DE69534976T2 - Vertikales Zwischenverbindungsverfahren für Silikonsegmente - Google Patents
Vertikales Zwischenverbindungsverfahren für Silikonsegmente Download PDFInfo
- Publication number
- DE69534976T2 DE69534976T2 DE69534976T DE69534976T DE69534976T2 DE 69534976 T2 DE69534976 T2 DE 69534976T2 DE 69534976 T DE69534976 T DE 69534976T DE 69534976 T DE69534976 T DE 69534976T DE 69534976 T2 DE69534976 T2 DE 69534976T2
- Authority
- DE
- Germany
- Prior art keywords
- segments
- stack
- segment
- wafer
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000008569 process Effects 0.000 title description 29
- 229920001296 polysiloxane Polymers 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 239000004593 Epoxy Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims 2
- 239000000543 intermediate Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 135
- 239000004642 Polyimide Substances 0.000 description 42
- 229920001721 polyimide Polymers 0.000 description 42
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 150000001875 compounds Chemical class 0.000 description 17
- 230000002950 deficient Effects 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 15
- 229920000647 polyepoxide Polymers 0.000 description 15
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 150000002344 gold compounds Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 240000007124 Brassica oleracea Species 0.000 description 1
- 235000003899 Brassica oleracea var acephala Nutrition 0.000 description 1
- 235000012905 Brassica oleracea var viridis Nutrition 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001077885 Gesta Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000003113 dilution method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R29/00—Coupling parts for selective co-operation with a counterpart in different ways to establish different circuits, e.g. for voltage selection, for series-parallel selection, programmable connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10719—Land grid array [LGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
- HINTERGRUND DER ERFINDUNG
- Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Übereinanderstapeln und Verbinden von Segmenten aus Silicium, und insbesondere ein Verfahren und eine Vorrichtung zum Übereinanderstapeln von Segmenten, die eine Vielzahl von Mikroplättchen und abgeschrägte Randwände aufweisen, und zum Verbinden der Segmente an den Rändern des Stapels unter Verwendung von elektrisch leitfähigem Epoxidharz.
- Über viele Jahre wurden elektrische Komponenten wie etwa Transistoren und integrierte Schaltungen unter Verwendung von Wafern aus Halbleitermaterial hergestellt, einschließlich Silicium und Germanium. Auf die Wafer wurden integrierte Schaltungen unter Anwendung verschiedenartiger Techniken aufgebracht, die als Ätzen, Dotieren, und Schichten bekannt sind. Individuelle integrierte Schaltungen, die auf dem Wafer vorgesehen sind, werden als Mikroplättchen bezeichnet und umfassen Kontaktpunkte, die als Anschlussflächen zur externen elektrischen Verbindung bezeichnet werden. Typischerweise werden die Mikroplättchen auf dem Wafer voneinander getrennt, indem der Wafer entlang der Grenzlinien, die das Mikroplättchen definieren, geschnitten wird. Sobald die Mikroplättchen aus dem Wafer geschnitten sind, werden sie als Chips bezeichnet und werden zur Verwendung verpackt. In den letzten Jahren hat die Verbreitung von immer leistungsfähigeren elektronischen Systemen zu einem gesteigerten Bedarf nach mit höherer Dichte gepackten integrierten Schaltungen geführt.
- Ein Verfahren zum Erzeugen von höheren Packungsdichten machte den Versuch, ein gesamtes Computersystem auf einem ein zigen Wafer unter Verwendung von Wafer-Scale-Integration (WSI)-Techniken zu erzeugen. Die WSI-Technologie versucht, alle Mikroplättchen auf einem Wafer in seitleicher Richtung miteinander zu verdrahten, indem Drähte zur Verbindung der Mikroplättchen untereineander verwendet werden. Um jedoch die notwendigen Verbindungen zwischen den Mikroplättchen zu erzeugen, werden sehr viele Drähte benötigt, die extrem dünn und schwer herzustellen sind.
- Ein zweites Verfahren zum Herstellen von Packungen hoher Dichte versucht, die zur Platzierung der Chips auf einer Schaltungsplatte benötigte Fläche zu reduzieren, indem die Chips vertikal übereinander gestapelt werden. Bei einer Stapeltechnik für Chips werden die individuellen Mikroplättchen auf keramische Träger platziert, das Mikroplättchen und der Träger eingekapselt, die Träger gestapelt und der Stapel dann auf einer gedruckten Schaltungsplatte angebracht. Bei dieser Technik sind alle Mikroplättchen in dem Stapel untereinander verbunden, indem die Anschlussleiter (Leads) der Mikroplättchen über Metallstifte mit der gedruckten Schaltungsplatte verbunden werden. Dieses Verfahren führt zu einer ungewöhnlich hohen Anschlusszahl auf der Schaltungsplatte, was die Verlässlichkeit der Schaltungen reduziert, da eine hohe Anschlussanzahl die Wahrscheinlichkeit erhöht, dass einer der vielen Anschlüsse sich von der Platte löst.
- Ein anderes Stapelverfahren für Chips wendet ein komplexeres Verfahren zum Stapeln der Mikroplättchen an, wie in US-Patent Nr. 5,104,820, erteilt am 14. April 1992, beschrieben ist. Wie in
1 gezeigt, modifiziert dieses Verfahren die individuellen Chips10 so, dass sie übereinander gestapelt werden können, indem ein Metallisierungsmuster, das als Umleitungsleiter12 bezeichnet wird, auf die Oberfläche des Wafers aufgebracht wird. Die Umleitungsleiter12 verlaufen von den Anschlussflächen14 auf dem Chip10 zu neugebildeten Anschlussflächen11 und sind so ausgebildet, dass alle Umleitungsleiter12 an einer Seite des modifizierten Chips10 enden. Die modifizierten Chips10 werden dann aus dem Wafer geschnitten, wie durch die gepunkteten Linien angedeutet, und zu einem Stapel zusammengebaut (nicht gezeigt). Der Stapel wird in einer Weise zusammengesetzt, so dass alle Leiter12 der modifizierten Chips10 entlang derselben Seite des Stapels ausgerichtet sind. Die Seite des Stapels mit den Leitern12 wird dann geätzt und poliert, so dass ein Querschnitt der Leiter12 an jedem der modifizierten Chips12 zugänglich ist. Nachdem die Leiter12 freigelegt sind, wird eine Metallisierungsschicht auf die Leiter12 entlang der Seite des Stapels aufgebracht, um die modifizierten Chips10 in dem Stapel zu verbinden. Der Stapel wird dann auf einem Träger platziert und befestigt, der dann mit herkömmlichen Schaltungen verbunden wird. - Das Verfahren der Umleitungsleiter bietet gegenüber vorhergehenden Verfahren eine Verbesserung in Bezug auf die Schaltungsdichte, aber es ist kompliziert und teuer. Außerdem erstrecken sich die Umleitungsleiter
12 , wie in1 gezeigt, über fünf benachbarte Mikroplättchen15 bis19 , die zerstört werden, wenn der modifizierte Chip10 aus dem Wafer geschnitten wird. Bei diesem Verfahren werden fünf Mikroplättchen für jeden Chip10 , der modifiziert wird, verschwendet. - Ein anderes Verfahren zum Herstellen höherer Schaltungsdichten erzeugt Stapel ganzer Wafer, im Gegensatz zu individuellen Chips, um ein Wafer-Feld zu bilden. In einigen Geräten sind die Wafer in dem Stapel untereinander elektrisch verbunden durch Verwendung von festen vertikalen Säulen aus metallischen, leitfähigen Durchführungen, wie etwa aus Kupfer. Die Verwendung von festen Durchführungen zum Verbinden der Wafer kann während thermischer Zyklen Schäden an dem Feld aufgrund verschiedener thermischer Ausdehnungskoeffizienten hervorrufen. Ferner ist das Verfahren kostenaufwendig und macht es schwierig, die Wafer für Reparaturen voneinander zu trennen.
- Es gibt noch andere Verfahren zum Verbinden von Stapeln von Wafern, wie beispielsweise in US-Patent Nr. 4,897,708, erteilt am 30. Juni 1990, und US-Patent Nr. 4,954,875, erteilt am 4. September 1990, beschrieben. Bei diesen Verfahren wird jeder Wafer in dem Stapel mit konisch geformten hindurchgehenden Löchern versehen, die Anschlussflächen auf den Wafern zugänglich machen. Die Anschlussflächen der Wafer in dem Stapel werden dann elektrisch verbunden, indem entweder in die hindurchgehenden Löcher eine elektrisch leitfähige Flüssigkeit gefüllt wird oder ein elektrisch leitfähiges, nachgiebiges Material in die Löcher eingeführt wird, um eine kontinuierliche, vertikale elektrische Verbindung zwischen den Wafern zu schaffen. Während so die Nachteile der Verwendung von festen vertikalen Säulen aus Metall zur Verbindung der Wafer vermieden werden, macht die Verwendung von elektrisch leitfähigen Flüssigkeiten und leitfähigen Materialien Spezialwerkzeuge erforderlich, um die hindurchgehenden Löcher zu füllen. Ferner kann es in einigen Anwendungen, aufgrund von Größenbegrenzungen des elektrischen Geräts, nicht erwünscht sein, Stapel ganzer Wafer zu verwenden.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Demgemäß ist es eine Aufgabe der vorliegenden Erfindung ein verbessertes Verfahren und eine verbesserte Vorrichtung zum Stapeln und untereinander Verbinden von Siliciumsegmenten zu schaffen.
- Gemäß einem ersten Aspekt der Ausführungsformen der vorliegenden Erfindung wird wenigstens ein Segment aus Silicium mit einer Vielzahl von Rändern bereitgestellt, die das Segment definieren, weiterhin mit:
Wenigstens einer Randanschlussfläche, die an mehr als einem der Ränder angeordnet ist, wenigstens einem Mikroplättchen, das wenigstens eine erste Anschlussfläche hat, und einer Lage von Metallspuren, die zwischen der ersten Anschlussfläche angeschlossen sind, um das wenigstens eine Mikroplättchen zu verbinden, dadurch gekennzeichnet, dass die Metallspuren vollständig innerhalb der Ränder der Mikroplättchen enthalten sind und weiter zwischen der Randanschlussfläche und der ersten Anschlussfläche angeschlossen sind, um das Mikroplättchen mit externen Anschlüssen zu verbinden. - Gemäß einem weiteren Aspekt der Ausführungsformen der vorliegenden Erfindung wird ein Stapel aus elektrischen Schaltungen bereitgestellt, mit: Einem Stapel von Segmenten, die übereinander angeordnet sind, wobei jedes der Segmente eine Mehrzahl von Rändern aufweist, die jedes der Segmente definieren, und wenigstens einem Mikroplättchen auf jedem der Segmente und wenigstens einer Randanschlussfläche, die auf mehr als einem der Ränder von jedem der Segmente für vertikale externe elektrische Verbindungen angeordnet sind, dadurch gekennzeichnet, dass eine Lage von Metallspuren auf jedem der Segmente vorhanden ist, die zwischen der wenigstens einen Randanschlussfläche und wenigstens einer ersten Anschlussfläche zur Verbindung des Mikroplättchens mit externen Anschlüssen verbunden sind, wobei die Metallspuren vollständig innerhalb der Ränder der Mikroplättchen enthalten sind.
- Gemäß einem weiteren Aspekt der Ausführungsformen der vorliegenden Erfindung wurde ein Verfahren zum Bilden eines Stapels aus Segmenten bereitgestellt, das die Schritte umfasst: Bereitstellen eines Wafers mit einer Vielzahl von Mikroplättchen, Schaffung einer Vielzahl von Segmenten, wobei jedes aus der Vielzahl von Segmenten durch Gruppierung einer Vielzahl von benachbarten Mikroplättchen auf dem Wafer gebildet ist, Bereitstellen interner elektrisch leitfähiger Kontaktpunkte auf jeder der Vielzahl von Mikroplättchen, Bereitstellen von externen elektrisch leitfähigen Kontaktpunkten, die an Rändern von jedem aus der Vielzahl der Segmente liegen, Bereitstellen einer Schicht von Metallspuren auf jedem der Vielzahl von Segmenten, wobei die Metallspuren vollständig innerhalb der Ränder der Vielzahl von Mikroplättchen enthalten sind und zwischen den internen elektrisch leitfähigen Kontaktpunkten auf der Vielzahl von Mikroplättchen und den externen elektrisch leitfähigen Kontaktpunkten an jedem aus der Vielzahl der Segmente verlaufen, Abtrennen jedes einzelnen aus der Vielzahl von Segmenten von dem Wafer, Anordnen der Vielzahl von Segmenten aufeinander zur Herstellung eines Stapels von Segmenten, wobei der Stapel externe vertikale Seiten aufweist, und elektrisches Verbinden des Stapels von Segmenten.
- Die vorliegende Erfindung beschreibt ein Verfahren und eine Vorrichtung zum vertikalen Verbinden von Stapeln aus Siliciumsegmenten. Jedes Segment umfasst eine Vielzahl von benachbarten Mikroplättchen auf einem Halbleiter-Wafer. Die Vielzahl von Mikroplättchen auf einem Segment sind auf dem Segment untereinander verbunden unter Verwendung einer oder mehrerer Lagen von Metallverbindungen, die sich zu allen vier Seiten des Segments erstrecken, um Randanschlussflächen für externe elektrische Verbindungspunkte bereitzustellen. Nachdem die Mikroplättchen untereinander verbunden sind, wird jedes Segment von der Rückseite des Wafers unter Anwendung eines Schrägschnittes geschnitten, um vier nach innen geneigte Randwände an jedem Segment zu bilden.
- Nachdem die Segmente vom Wafer abgeschnitten sind, werden die Segmente übereinander gestapelt, um einen Stapel zu bilden, was sowohl von einem Stapel individueller Chips als auch von einem Stapel ganzer Wafer zu unterscheiden ist. Vertikal benachbarte Segmente in dem Stapel werden elektrisch untereinander verbunden, indem elektrisch leitfähiger Epoxidharz auf alle vier Seiten des Stapels aufgebracht wird.
- Die nach innen geneigten Randwände jedes Segments in dem Stapel bilden eine Vertiefung, die es ermöglicht, dass das elektrisch leitfähige Epoxidharz zu den Randanschlussflächen und zu den seitlichen Schaltungen auf jedem der Segmente vordringt, sobald die Segmente gestapelt sind. Der Stapel aus elektrisch verbundenen Segmenten wird dann unter der Oberfläche einer Leiterplatte angebracht und elektrisch mit den Schaltungen auf der Leiterplatte verbunden, indem Bahnen aus elektrisch leitfähigem Epoxidharz zwischen den Anschlussflächen an dem obersten Segment des Stapels und der Leiterplatte aufgebracht werden.
- Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den zugehörigen Zeichnungen deutlich werden.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die zugehörigen Zeichnungen, die in diese Beschreibung einbezogen werden und ein Teil derselben bilden, illustrieren Ausführungsformen der Erfindung und dienen zusammen mit der folgenden detaillierten Beschreibung zur Erläuterung der Prinzipien der Erfindung:
-
1 ist ein Diagramm, das ein Verfahren des Standes der Technik zur Bildung von Umleitungsleitern entlang einer Seite eines Chips darstellt. -
2 ist ein Diagramm, das einen herkömmlichen Silicium-Wafer darstellt, der eine Vielzahl von Mikroplättchen umfasst. -
3 ist ein Diagramm, das zwei Segmente gemäß der vorliegenden Erfindung darstellt, wobei jedes Segment ein Feld von 2 × 2-Mikroplättchen umfasst. -
4 ist ein Diagramm, das eine Vielzahl von über einen Wafer verteilten Segmenten darstellt. -
5A bis5H sind Querschnittsansichten eines Bereiches eines Wafers und illustrieren die Vielfach-Materialschichten, die auf den Wafer aufgebracht werden, um die Mikroplättchen eines Segments untereinander zu verbinden. -
6A und6B zeigen die Profile der Randwände einer Polyimidschicht. -
7A und7B illustrieren den Metallablösevorgang, der Metallverbindungen auf einem Wafer schafft. -
8A ist ein Diagramm, das die Unterseite eines Segments mit vier abgeschrägten Randwänden zeigt, nachdem das Segment aus einem Wafer geschnitten ist. -
8B ist ein Diagramm, das die Oberseite und die abgeschrägten Seitenwände von drei Segmenten nach dem Schneiden aus einem Wafer zeigt. -
9 ist ein Diagramm, das ein Verfahren zum Stapeln und Kleben von Segmenten illustriert, indem Segmente übereinander gestapelt und mit Epoxidharz geklebt werden. -
10A und10B sind Diagramme, die ein Verfahren zum Bereitstellen eines vertikalen elektrischen Wegs zwischen Segmenten in einem Stapel gemäß der vorliegenden Erfindung illustrieren. -
11 ist ein Diagramm, das den Mechanismus illustriert, durch den Epoxidharzspuren entlang der Ränder eines Stapels aufgebracht werden. -
12 ist eine Querschnittsansicht eines signaltragenden Substrats mit einer Mehrzahl von Stapeln, die darin von der unteren Oberfläche aus gemäß der vorliegenden Erfindung daran angebracht sind. -
13 ist ein Diagramm, das ein Verfahren zum elektrischen Verbinden eines an der unteren Oberfläche angebrachten Stapels an einer Schaltungsplatte illustriert. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- Es wird nun im Detail auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, die in Beispielen in den zugehörigen Zeichnungen illustriert sind. Während die Erfindung in Verbindung mit den bevorzugten Ausführungsformen beschrieben wird, ist dies so zu verstehen, dass diese nicht zur Einschränkung der Erfindung auf diese Ausführungsformen gedacht sind. Die Erfindung soll im Gegenteil Alternativen, Modifikationen und Äquivalente abdecken, die von dem Grundgedanken und dem Umfang der Erfindung wie in den angefügten Patentansprüchen definiert umfasst sind.
- Unter Bezugnahme auf
2 wird der vertikale Verbindungsprozess der vorliegenden Erfindung beginnend mit einem Standard-Wafer30 beschrieben, der von einem Hersteller geliefert wird. Die Quadrate auf dem Wafer30 deuten die Positionen der individuellen Mikroplättchen32 auf dem Wafer30 an. Die Wafer30 kommen normalerweise vom Hersteller auch mit nicht-funktionierenden oder defekten Mikroplättchen an, die mit einem Tintentropfen34 markiert sind. In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist der Wafer30 aus Silicium hergestellt. Der Wafer30 könnte jedoch auch aus anderen Materialien hergestellt sein, wie etwa Galliumarsenid. Typischerweise werden die Mikroplättchen32 aus dem Wafer30 geschnitten, um einen Vorrat individueller Chips zu ergeben, wie beispielsweise Speicherchips. Gemäß der vorliegenden Erfindung werden die Mikroplättchen32 jedoch nicht einzeln aus dem Wafer30 geschnitten. Stattdessen wird eine Mehrzahl von benachbarten Mikroplättchen32 auf dem Wafer30 zusammengefasst, um das zu bilden, was als ein Segment32 bezeichnet wird, wie in3 gezeigt. -
3 zeigt eine Draufsicht auf zwei Segmente36A und36B (im Folgenden Segmente36 ) auf einem Wafer30 , wobei jedes Rechteck ein Mikroplättchen32 repräsentiert. Jedes Segment36 wird durch vertikale Grenzlinien38 und horizontale Grenzlinien40 definiert und enthält eine Gruppe von benachbarten Mikroplättchen32 auf dem Wafer30 , was zu einem Segment36 mit einer bestimmten Größe und Form führt. In einer bevorzugten Ausführungsform umfasst ein Segment36 vier benachbarte Mikroplättchen32 , die in einer 2 × 2-Matrix, wie dargestellt, angeordnet sind. Ein solches Segment36 wird als 2 × 2-Segment bezeichnet. Ein Segment36 kann jedoch jedes Muster oder jede Anordnung von benachbarten Mikroplättchen32 umfassen, wie etwa ein 2 × 1-Segment, ein 2 × 4-Segment oder ein 4 × 4-Segment von Mikroplättchen32 . Jedes Segment36 ist mit Randanschlussflächen42 an allen vier Seiten des Segments36 versehen, die als elektrische Kontaktpunkte für externe Verbindungen verwendet werden. In ähnlicher Weise umfasst jedes Mikroplättchen32 interne Anschlussflächen44 zur Verbindung mit den internen Schaltungen des Mikroplättchens32 . Durch Schneiden des Wafers30 entlang der vertikalen Grenzlinien38 und der horizontalen Grenzlinien40 werden die individuellen Segmente36 aus dem Wafer30 abgetrennt, wobei die Grenzlinien typischerweise als Straßen bezeichnet werden. Der Schneidvorgang der Segmente36 aus dem Wafer30 wird weiter unten beschrieben. - Ein Merkmal der vorliegenden Erfindung besteht darin, dass die individuellen Mikroplättchen
32 auf einem Segment36 unter Verwendung von Vielfach-Schichten von Mikroplättchen-Verbindungsleitungen untereinander verbunden werden. Die Mikroplättchen-Verbindungsleitungen umfassen eine Mehrzahl von Metallspu ren, die sowohl in x- als auch in y-Richtung auf der Oberfläche des Segments32 angeordnet sind. Die Metallspuren werden als x-Verbindungen46 und y-Verbindungen48 bezeichnet und dienen dazu, Versorgungsspannung und Signale von den Randanschlussflächen42 des Segments36 zu ausgewählten internen Anschlussflächen44 der individuellen Mikroplättchen32 zu übertragen. -
4 zeigt ein Diagramm, das eine Vielzahl von Segmenten36 verteilt über einen Wafer30 illustriert. Am Rand des Wafers30 sind die Anschlussflächen der individuellen Mikroplättchen32 (siehe2 und3 ) geeignet verlegt, um ein 1 × 1-Segment50 zu bilden. - Es wird wieder auf
3 Bezug genommen; um die metallischen x- und y-Verbindungen46 und48 auf der Oberfläche des Wafers30 zur Verbindung der individuellen Mikroplättchen32 aufzubringen, müssen zunächst die Tintentropfen34 (2 ), die defekte Mikroplättchen anzeigen, entfernt werden, so dass die Tintentropfen34 die metallischen Verbindungen46 und48 nicht stören. Die Tintentropfen34 werden von dem Wafer30 unter Verwendung eines herkömmlichen Ablösers für positives Abdeckmittel entfernt. Ein Ablöser für positives Abdeckmittel ist ein Material, das in der Industrie allgemein verwendet wird, um unerwünschte Substanzen von einer bestimmten Oberfläche zu lösen und zu entfernen, ohne die ursprüngliche Oberfläche zu beschädigen. Nachdem die Tintentropfen34 entfernt sind, werden die metallischen Verbindungen46 und48 auf den Wafer30 während eines Wafer-Verbindungsvorgangs aufgebracht. - Es wird nun auf die
5A bis5H Bezug genommen, worin Querschnittsansichten eines Bereichs des Wafers gemäß der vorliegenden Erfindung gezeigt sind. Wie oben angegeben, umfasst die Oberfläche des Wafers30 eine Mehrzahl von internen Anschlussflächen44 , die zu den individuellen Mikroplättchen32 (siehe2 und3 ) gehören, und eine Vielzahl von externen Anschlussflächen42 , die zu den Segmenten36 gehören. Um die Mikroplättchen32 von den metallischen Verbindungen zu isolieren, die auf die Oberfläche des Wafers30 aufgebracht werden, wird zunächst ein Polyimidschicht60 auf den Wafer30 aufgebracht, wie in5D gezeigt. Obwohl die Wafer-Hersteller eine Passivierungsschicht auf der Oberfläche des Wafers30 bereitstellen, die die Schaltungen isolieren sollte, stellt die Polyimidschicht60 sicher, dass keine Löcher in dem Passivierungsmaterial vorhanden sind. Die Polyimidschicht60 hilft auch dabei, die Straßen38 und40 (siehe3 ) zwischen den Mikroplättchen32 auf dem Wafer30 zu füllen. In einer bevorzugten Ausführungsform wird die Polyimidschicht60 durch ein standardmäßiges Rotationsbeschichtungsverfahren aufgebracht, bei dem Polyimid in der Mitte auf den Wafer30 aufgebracht wird und der Wafer30 horizontal auf einem Rotationsmotor gedreht wird, um eine dünnen Polyimidschicht60 auf dem Wafer30 zu bilden, die eine Dicke von näherungsweise 2 im hat. - Es wird nun auf
5C Bezug genommen; nachdem die Oberfläche des Wafers30 mit der Polyimidschicht60 oder einem anderen Isolationsmaterial beschichtet ist, wird die Polyimidschicht60 von der Oberfläche des Wafers30 über den Anschlussflächen44 und42 entfernt. In einer bevorzugten Ausführungsform wird die Polyimidschicht60 über den Anschlussflächen44 und42 unter Verwendung eines standardmäßigen Fotolithographieprozesses entfernt. Während des Fotolithographieprozesses wird eine Schicht aus fotoempfindlichem Material, das als positiver Fotolack bezeichnet wird, auf die Oberfläche der Polyimidschicht60 aufgebracht und erwärmt. Als nächstes wird eine Maske mit Öffnungen, die die Orte der Anschlussflächen44 und42 auf dem Wafer30 definieren, über den Fotolack unter Verwendung einer herkömmlichen Ausrichtungseinrichtung gelegt. Die Maske wird mit ultravioletter Strahlung bestrahlt, und die unbedeckten Bereiche des Fotolacks über den Anschlussflächen44 und42 werden dem Licht ausgesetzt. Der belichtete Fotolack wird dann von der Oberfläche der Anschlussflächen44 und42 abgelöst und in einem Verdünnungsentwickler entwickelt. Nachdem die Anschlussflächen44 und24 freigelegt sind, wird zurückgebliebener positivier Fotolack von dem Wafer30 unter Verwendung von Aceton oder einem anderen Ablösungsmittel für positiven Fotolack entfernt. Aceton ist ein Material, das Fotolack abwäscht, aber die Polyimidschicht60 nicht beschädigt. - Nachdem der Fotolack entfernt ist, wird der Wafer
30 erwärmt, um die Polyimidschicht60 auszuhärten. Typischerweise wird das Polyimid bei 400 Grad für eine halbe Stunde ausgehärtet. In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die. Polyimidschicht60 für 6 Stunden bei einer Temperatur von 350 Grad ausgehärtet, um das Risiko, die Schaltungen auf dem Wafer30 zu beschädigen, zu reduzieren. - Es wird auf die
6A und6B Bezug genommen, wobei in einer bevorzugten Ausführungsform Polyimid für die Isolationsschicht60 verwendet wird, was abgerundete Randwände70 in den Gebieten erzeugt, wo die Polyimidschicht60 entfernt ist, wie in6A gezeigt. Die abgerundeten Randwände70 der Polyimidschicht60 sind wünschenswert, um die Ablagerung von Schichtmaterial48 , das auf die Polyimidschicht60 aufgebracht wird, zu erleichtern. Demgegenüber erzeugt ein fotoabbildbares Polyimid61 Randwände, die scharfe Ecken72 haben, die zu einer Unstetigkeit in der Metallschicht49 führen, wie in6B gezeigt. - Es wird nun auf
5D Bezug genommen; nachdem die Polyimidschicht60 über den Anschlussflächen44 und42 geöffnet ist, wird die nächste Stufe des vertikalen Verbindungsprozesses als der Metallablöseprozess bezeichnet, bei dem eine erste Metallschicht48 auf den Wafer30 aufgebracht wird, um jede der Mikroplättchen, die auf einem Segment36 liegen, elektrisch untereinander zu verbinden. Die auf dem Wafer30 aufgebrachte erste Metallschicht48 kommt in Kontakt mit den Anschlussflächen44 und42 und entspricht den metallischen y-Verbindungen48 aus3 . Die Wege der metallischen y-Verbindungen48 über den Wafer30 werden unter Verwendung eines standardmäßigen Fotolithographieprozesses definiert. - Es wird auf
7A und7B Bezug genommen, wobei der erste Schritt des Metallablöseprozesses in der Aufbringung einer Schicht von Ablösefotolack74 auf die Polyimidschicht60 besteht. In einer bevorzugten Ausführungsform wird ein kommerziell erhältlicher Bildumkehrfotolack auf den Wafer30 in bekannter Weise aufgebracht. Der Fotolack74 wird dann in ausgewählten Bereichen entfernt, um die Wege der metallischen y-Verbindungen48 zu definieren. Der Bildumkehrfotolack74 wird dann so entfernt, dass entlang des Weges der metallischen y-Verbindungen48 wie in7A gezeigt überhängende Wände gebildet werden, die als retrograde oder vorgewölbte Randwände76 bezeichnet werden. - Nachdem ausgewählte Bereiche des Fotolacks
74 entfernt sind, um die Wege der metallischen y-Verbindungen48 zu definieren, wird der Wafer30 in ein standardmäßiges Sputter-Gerät (nicht gezeigt) eingesetzt, das dazu verwendet wird, um die Metallschicht48 auf dem gesamten Wafer30 abzulagern. In einer bevorzugten Ausführungsform umfasst die Metallschicht48 mehrere Lagen aus Chrom, Titan-Wolfram, und Gold. Chrom und Titan-Wolfram werden vornehmlich aus Haftgründen mit dem Gold kombiniert, aber es können auch andere mehrschichtige Metallstrukturen verwendet werden. In einer bevorzugten Ausführungsform werden näherungsweise 2000 Å Chrom, 500 Å Titan-Wolfram und näherungsweise 1200 Å Gold auf dem Wafer30 abgelagert. - Sobald die Metallablagerung ausgeführt ist, wird der verbliebene Fotolack
74 von der Oberfläche des Wafers30 entfernt. Der Fotolack wird typischerweise entfernt, indem der Wafer30 in Aceton oder ein anderes positives Fotolackablösemittel eingetaucht wird, das den Fotolack74 löst. Es wird auf7B Bezug genommen, wobei die Metallschicht48 , wenn sich die Fotolackschicht74 auflöst, von der Oberfläche der ersten Polyimidschicht60 abhebt, wobei die metallischen Verbindungen48 (siehe3 ) zurückbleiben. Der Zweck der vorgewölbten Randwände76 besteht darin, es dem Aceton zu ermöglichen, um die Ränder der metallischen y-Verbindungen48 zu fließen und den Fotolack74 in effektiver Weise zu lösen. - Nachdem das Aceton den Fotolack
74 aufgelöst hat, wird der Wafer30 aufgeheizt, um das Aceton zu verdampfen, das die Polyimidschicht60 getränkt hat. Nach diesem Schritt läßt man eine Schicht aus Gold auf der Oberfläche der Polyimidschicht60 , die die y-Verbindungen definiert, welche in Kontakt mit den Anschlussflächen44 und42 sind, wie in5 gezeigt. - Nachdem die metallischen y-Verbindungen
48 auf der Oberfläche des Wafers30 hergestellt sind, wird eine zweite Metallschicht46 auf den Wafer aufgebracht, indem im Wesentlichen der oben beschriebene Prozess wiederholt wird. Die zweite Metallschicht46 entspricht den in3 gezeigten x-Verbindungen46 . - Es wird auf
5E Bezug genommen, wobei eine zweite Polyimidablagerung vorgenommen wird, um eine zweite Polyimidschicht80 auf dem Wafer30 bereitzustellen. Die zweite Polyimidschicht80 wird in derselben Weise wie die erste Polyimidschicht60 aufgebracht, aber muss nicht so dick sein. Nachdem die zweite Polyimidschicht80 aufgebracht ist, werden Löcher in der zweiten Schicht80 über Punkten auf den metallischen y-Verbindungen48 geöffnet, die elektrischen Kontakt mit den metallischen x-Verbindungen46 haben sollen, wie in5F gezeigt. Die zweite Polyimidschicht80 wird auch von den Randanschlussflächen42 auf jedem Segment36 entfernt, damit die zweite Schicht der metallischen Verbindungen46 die Randanschlussflächen42 elektrisch kontaktieren kann, sobald die Segmente36 gestapelt werden. - In einer alternativen Ausführungsform kann die erste Metallschicht
48 verwendet werden, um anstelle der zweiten Metallschicht46 die Randanschlussflächen42 zu kontaktieren. Nachdem die zweite Polyimidschicht80 von den ausgewählten Punkten auf dem Wafer30 entfernt ist, wird die zweite Polyimidschicht80 bei niedriger Temperatur gehärtet, um Wechselwirkungen zwischen den Goldverbindungen48 und den Aluminiumanschlussflächen44 und42 zu verhindern, die unerwünschte isolierende Substanzen erzeugen könnten. - Nach der zweiten Polyimidablagerung wird ein zweiter Metallablöseprozess ausgeführt, um die zweite Schicht der Verbindungen zu bilden, wie in
5G gezeigt. Wiederum wird ein Bildumkehrfotolack auf dem Wafer30 aufgebracht und der Fotolack an Stellen entfernt, die die Wege der zweiten Schicht der Goldverbindungen48 auf dem Wafer39 definieren. Wie oben beschrieben ergibt der Prozess eine Schicht von Fotolack, die die Wege mit vorgewölbten Randwänden definieren. In einer bevorzugten Ausführungsform wird dann eine Metallschicht umfassend eine Schichtstruktur aus Chrom, Titan-Wolfram und Gold durch Sputtern auf dem Fotolack abgelagert. Chrom ist in der zweiten Schicht48 nicht erforderlich, aber kann zur Standardisierung des Herstellungsprozesses eingesetzt werden. Nachdem die zweite Goldablagerung ausgeführt ist, wird der Ablöseschritt ausgeführt, um unerwünschten Fotolack und Metall zu entfernen, wonach die x-Verbindungen46 aus3 zurückbleiben. - Nachdem die zweite Metallschicht
46 abgelagert ist, wird eine dritte Polyimidschicht90 auf den Wafer30 aufgebracht, wie in5H gezeigt, um die metallischen x-Verbindungen46 gegen Kratzer zu schützen und um als mechanischer Schutz gegen die Außenwelt zu wirken. Die dritte Polyimidschicht90 wird um die Ränder jedes Segments36 entfernt, um die Randanschlussflächen42 freizulegen, die später in elektrischem Kontakt mit den Randanschlussflächen auf anderen Segmenten sind. Zum Schutz der metallischen x-Verbindungen46 ist entweder ein herkömmliches fotobelichtbares Polyimid90 oder ein nicht-fotobelichtbares Polyimid akzeptabel. - Wie in
5H gezeigt, schützt die erste Polyimidschicht60 die Schaltungen auf dem Wafer30 , während die erste Schicht der metallischen Verbindungen48 Kontakt mit den Anschlussflächen44 und42 hat. Die zweite Polyimidschicht80 isoliert die zweite Schicht der metallischen Verbindungen48 von der ersten Schicht der metallischen Verbindungen46 , außer an den Punkten, wo die beiden Schichten Kontakt haben. Schließlich schützt und isoliert die dritte Polyimidschicht90 die zweite Schicht der metallischen Verbindungen48 . - Die zwei Schichten der metallischen Verbindungen
46 und48 , die durch den Wafer-Verbindungsprozess der vorliegenden Erfindung bereitgestellt werden, steigern die Flexibilität der Führung von Verbindungsleitungen über den Wafer30 , um die Mikroplättchen32 auf jedem Segment36 zu verbinden. Das Verbinden der Mikroplättchen32 auf einem Segment36 und anschließendes Stapeln der Segmente36 ist weniger kostenaufwendig und verlässlicher als das herkömmliche Verfahren, individuelle Chips aus einem Wafer30 zu schneiden, die Chips zu stapeln, und die Chips auf einer Schaltungsplatte zu verbinden. - Nach dem Verbindungsprozess des Wafers
30 wird mit dem Wafer30 ein Segmentbildungsprozess durchgeführt. Es wird wieder auf3 Bezug genommen, wobei der Wafer30 in individuelle Segmente36 geteilt wird, indem der Wafer30 entlang der vertikalen und horizontalen Straßen38 und40 zwischen den Segmenten36 geschnitten wird. Nachdem die Segmente36 aus dem Wafer30 ausgeschnitten sind, werden die Segmente in einer gestapelten Struktur angeordnet. Um die Gesamtgröße der Struktur zu reduzieren, werden die Segmente36 dünner gemacht, indem Material von der Rückseite der Segmente36 abgetragen wird. Um diesen Verdünnungsvorgang zu unterstützen, wird der gesamte Wafer30 dünner gemacht, bevor die Segmente36 aus dem Wafer30 geschnitten werden. Der Verdünnungsprozess reduziert die Höhe des Wafers30 und der Segmente36 von einer Höhe von 25 mils bis auf etwa 8 bis 10 mils. - Herkömmlicherweise werden die Wafer
10 von der Vorderseite aus geschnitten, wo die Schaltungen liegen, so dass die Schaltungen leicht zu sehen sind und während des Sägevorgangs nicht beschädigt werden. In der vorliegenden Erfindung wird der Wafer jedoch von der Rückseite des Wafers30 aus entlang der Straßen38 und40 unter Anwendung eines Schrägschnitts gesägt. Wie dargestellt, wird das Segment36 durch den Schrägschnitt mit nach innen geneigten Randwänden102 an allen vier Seiten des Segments36 versehen. - Um den Wafer
30 von der Rückseite100 aus zu schneiden, wird auf der Rückseite100 des Wafers30 ein Muster von Straßen38 und40 , die die Segmentgrenzen definieren, vorgesehen, um die Säge zu führen. Ein Muster von Segmentgrenzen wird auf der Rückseite100 vorgesehen, indem der Wafer30 in ein Gerät mit einer Videokamera und einer Filzstift-Schreibeinrichtung in Kontakt mit der Rückseite100 des Wafers30 platziert wird. Das Bild der Vorderseite des Wafers30 wird auf einem Monitor angezeigt und eine Bedienungsperson bewegt den Wafer30 unter der Schreibeinrichtung entlang des Musters der Segmentgrenzen, um das Muster auf die Rückseite100 des Wafers30 zu zeichnen. - Alternativ kann die Rückseite des Wafers
30 auch mit einem Muster der Segmentgrenzen versehen werden, indem ein herkömmlicher Fotolithographieprozess verwendet wird. Während dieses Prozesses wird die Rückseite100 des Wafers30 mit Fotolack beschichtet, die Vorderseite des Wafers30 wird mit Infrarotlicht bestrahlt, so dass die Schaltungen auf der Rückseite100 des Wafers30 zu sehen sind, und ein Muster der Segmentgrenzen wird auf der Oberfläche der Rückseite100 des Wafers30 ausgerichtet und entwickelt, um die Säge zu führen. - Nachdem die Rückseite
100 des Wafers30 mit dem Muster der Segmentgrenzen versehen ist und bevor der Wafer30 gesägt wird, wird eine Lage Klebeband auf die Vorderseite des Wafers30 aufgebracht, um die Segmente36 während des Sägens zu halten. Nachdem die Vorderseite des Wafers30 mit Klebeband versehen ist, wird ein Schrägschnitt entlang der Segmentgrenzen auf der Rückseite100 des Wafers30 durchgeführt. In einer bevorzugten Ausführungsform der vorliegenden Erfindung erzeugt der Schrägschnitt Randwände102 mit einem 45° Winkel. Nachdem die Segmente36 geschnitten sind, wird das Klebeband vorsichtig von der Vorderseite des Wafers30 entfernt und die Segmente36 werden gesäubert, um Reste von dem Sägeprozess und von dem Klebeband zu entfernen. -
8B zeigt drei Segmente36 , die in vertikaler Ausrichtung übereinander platziert sind, nachdem die Segmente aus dem Wafer30 geschnitten sind und bevor die Segmente dauerhaft zu einem Stapel zusammengebaut sind. Wie dargestellt, umfasst die Vorderseite104 jedes Segments36 die metallischen Verbindungen48 und46 und die Randanschlussflächen42 . Nachdem die Segmente36 zu einem Stapel zusammengesetzt sind, sind die Randanschlussflächen42 eines Segments36 in elektrischem Kontakt mit den Randanschlussflächen42 von vertikal benachbarten Segmenten36 in dem Stapel. Der Zweck der abgeschrägten Randwände102 besteht darin, genügend Freiraum für vertikale elektrische Verbindungen zwischen den Randanschlussflächen42 eines Segments36 und den Randanschlussflächen42 des Segments36 unmittelbar unter dem ersten Segment in dem Stapel zu schaffen. - Nach einer Reinigung werden die Rückseite
100 und die abgeschrägten Randwände102 der Segmente36 durch einen Nitrid-Sputter-Vorgang isoliert. Ein Nitrid-Sputter-Prozess ähnelt dem Sputtern von Metallschichten, außer dass anstelle von Metall Siliciumnitrid auf die Unterseite100 des Segmentes36 gesputtert wird. Die Siliciumnitridisolation ist notwendig, damit Rausch- und Störsignale nicht in die Siliciumsubstratbasis der Mikroplättchen32 in einem Segment36 absorbiert werden. - Nachdem die Segmente
36 aus dem Wafer30 geschnitten und isoliert sind, werden die Schaltungen auf den Segmenten36 auf ihre Funktionsfähigkeit hin getestet. Da ein Bereich der Mikroplättchen32 auf einem Wafer30 defekt sein kann und da das defekte Mikroplättchen nicht aus dem Wafer30 herausgeschnitten und wie in herkömmlichen Verfahren ausgesondert werden kann, muss das defekte Mikroplättchen von den funktionierenden Mikroplättchen32 getrennt werden. Das defekte Mikroplättchen kann durch Verwendung eines Lasers getrennt werden, um die obere Schicht der Metallverbindungen46 zu verdampfen, die zwischen den Randanschlussflächen42 eines Segments36 und den Schaltungen des defekten Mikroplättchens Verbindung herstellen. Das defekte Mikroplättchen kann auch abgetrennt werden, indem die obere Schicht der metallischen Verbindungen46 mechanisch abgerieben oder elektrisch geschmolzen werden. Sobald die obere Schicht der metallischen Verbindungen46 zwischen den Randanschlussflächen42 eines Segments36 und den Schaltungen eines defekten Mikroplättchens geöffnet ist, ist das defekte Mikroplättchen mit dem Segment36 nicht mehr elektrisch verbunden. - Neben dem Trennen des defekten Mikroplättchens wird jedes Segment auch eindeutig identifizierbar gemacht, so dass Dekodierschaltungen, die als Schnittstellen mit dem fertiggestellten Stapel verbunden sind, auf jedes Segment
36 zugreifen können. Jedes Segment36 wird während eines Prozesses eindeutig identifizierbar gemacht, der als Ebenenprogrammierung (level-programming) bezeichnet wird und bei dem eine Mehrzahl von Steuersignalen unter Verwendung eines Lasers in jedes Segment eingebrannt wird. Es wird auf3 Bezug genommen, wobei eine Mehrzahl von Steuersignalen auf jedem Segment bereitgestellt werden, indem ein eindeutiges Muster auf die Steuerungsanschlussflächen106 jedes Segments36 gebrannt wird. - Nachdem die Segmente
36 untereinander eindeutig identifizierbar gemacht sind, werden die Segmente36 programmiert. Für die Zwecke dieser Beschreibung bezieht sich der Begriff Programmieren auf den Vorgang der Verbindung von Schaltungen, so dass überzählige funktionsfähige Mikroplättchen32 die abgetrennten defekten Mikroplättchen ersetzen. Dies geschieht, indem das Ersatzmikroplättchen32 mit geeigneten Steuersignalen versehen wird, die ursprünglich für das abgetrennte Mikroplättchen vorgesehen waren. Das Programmieren ist notwendig, weil, sobald die Segmente36 gestapelt sind und arbeitsfähig sind, ein Computer oder dergleichen versuchen könnte, auf ein abgetrenntes Mikroplättchen in dem Stapel zuzugreifen. Daher müssen die Segmente36 , die defekte Mikroplättchen enthalten, so programmiert werden, dass, wenn ein Versuch eines Zugriffs auf ein defektes Mikroplättchen in einem Stapel erfolgt, stattdessen auf ein funktionsfähiges Mikroplättchen32 zugegriffen wird. Die tatsächliche Programmierung des Segments36 erfolgt während der Herstellung des Stapels, wie weiter unten beschrieben. - Es wird auf
9 Bezug genommen, wobei ein Segmentkleberahmen110 gezeigt ist, in dem ein Stapel112 während einer Stapelprozedur zusammengesetzt wird, bei der die Segmente36 gestapelt und mit Epoxidharz verbunden werden. In einer bevorzugten Ausführungsform wird während der Stapelprozedur ein Stapel112 unter Verwendung von sechs benachbarten Segmenten36 zusammengesetzt. Ein Stapel112 wird zusammengesetzt, indem eine Schicht aus Epoxidharz114 zwischen jedem Paar von benachbarten Segmenten36 vorgesehen wird und die Segmente36 dann mit der Oberseite104 der Segmente36 nach oben gerichtet in einem Ausrichtungsrahmen116 gelegt werden. Der Ausrichtungsrahmen116 drückt den Stapel112 unter Verwendung von drei Gummistempeln118 ,119 und120 aus geschlossenzelligem Urethan in einer horizontalen Ebene gegen feste Wände des Rahmens und drückt den Stapel112 in einer vertikalen Ebene gegen den Fuß des Rahmens. Der Stapel112 wird dann bei 120 Grad gehärtet, während er in dem Rahmen verbleibt, um den Stapel112 zu verfestigen. Der Härtungszyklus umfasst eine 15minütige Stabilisierungsperiode, eine 60minütige Aushärtungsperiode und eine 10minütige Abkühlungsperiode. Die vorliegende Erfindung ist eine Verbesserung gegenüber herkömmlichen Verfahren, bei denen individuelle Mikroplättchen32 gestapelt werden, weil die Segmente36 , aus denen der Stapel112 der vorliegenden Erfindung besteht, verschiedene Dicke haben können und in jeder Anordnung gestapelt werden können. - Nachdem der Stapel
112 verfestigt ist, werden die Randanschlussflächen42 (siehe8B ) an jedem der Segmente36 in dem Stapel112 vertikal elektrisch verbunden, um einen elektrisch funktionsfähigen Stapel112 zu schaffen. - Herkömmliche Verfahren zum vertikalen Verbinden von Elementen eines Stapels umfassen das Verbinden der Elemente mit Metallstangen und das Vorsehen einer Vielzahl von Durchlässen in den Elementen und das Einsetzen von elektrisch leitfähigen Materialien in die Durchlässe oder das Auffüllen der Durchlässe mit einer leitfähigen Flüssigkeit, um einen elektrischen Weg zwischen den Elementen des Stapels zu schaffen.
- Es wird auf
10A und10B Bezug genommen, wobei ein Verfahren zum Bereitstellen eines vertikalen elektrischen Weges zwischen Segmenten36 des Stapels112 gemäß der vorliegenden Erfindung gezeigt ist.10A zeigt einen Stapel112 von der Unterseite100 der Segmente36 mit dem Stapel zur Seite angeordnet.10B zeigt eine Ansicht des Stapels112 auf die Oberseite104 der Segmente36 , wobei der Stapel vertikal aufgestellt ist. Um einen vertikalen elektrischen Weg zwischen den Segmenten36 des Stapels112 zu schaffen, werden Silber enthaltende leitfähige Epoxidharzspuren130 mit einer Spendevorrichtung132 entlang der abgeschrägten Randwände102 der Segmente36 ausgegeben. Die Spendevorrichtung132 bewegt sich in x- und y-Richtung und legt Epoxidharzspuren in Ausrichtung mit den externen Anschlussflächen42 der Segmente36 auf den Stapel112 . Die Epoxidharzspuren130 werden auf alle vier Seiten des Stapels112 in vorprogrammierten Positionen aufgebracht, und die Epoxidharzspuren130 fließen, um das freiliegende Metall der Anschlussflächen42 vertikal miteinander zu verbinden. Die abgeschrägten Randwände102 der Segmente36 erleichtern den Epoxidharzspuren130 den Zugang zu den externen Anschlussflächen42 . Die Verwendung von abgeschrägten Randwänden102 und Epoxidharzspuren130 der vorliegenden Erfindung ist eine Verbesserung gegenüber herkömmlichen Verfahren, die eine Metallisierungsschicht verwenden, um eine vertikale elektrische Verbindung eines Stapels zu schaffen. - Wie in
10A und10B gezeigt, werden die Epoxidharzspuren130 gemäß der Vorprogrammierung selektiv auf verschiedene Lagen des Stapels112 ausgegeben. Die verschiedenen Epoxidharzspuren130 definieren Schaltungswege einer bestimmten Einrichtung und schaffen auch Umgehungen um abgetrennte, defekte Mikroplättchen32 herum. Wenn die Segmente36 eines über das andere gestapelt werden, um einen Stapel112 zusammenzusetzen, definiert jeder Ort eines Mikroplättchens32 auf den Segmenten36 eine vertikale Säule in dem Stapel112 . Wenn beispielsweise jedes Segment36 in einem Stapel112 sechs Mikroplättchen32 enthält, umfasst der Stapel112 sechs vertikale Säulen von Mikroplättchen32 . Um eine funktionsfähige Schaltung zu erhalten, wie etwa eine Speicherschaltung, ist eine gewisse Anzahl von funktionsfähigen Mikroplättchen32 in jeder vertikalen Säule eines Segments36 erforderlich. In einer bevorzugten Ausführungsform wird die Schaltungswegeführung eines Stapels112 , der sechs Segmente enthält, während des Programmierens so gelegt, dass vier funktionierende Mikroplättchen32 in jeder Säule des Stapels bereitgestellt sind. - Es wird auf
11 Bezug genommen, wobei die Vorrichtung gezeigt ist, mit der die Epoxidharzspuren130 ausgegeben werden. Die Spendevorrichtung140 umfasst eine schrittweise rotierende Vakuumspannvorrichtung134 , einen Spendemechanismus132 , eine abgedichtete Rotationsvakuumverbindung138 , einen Motor142 und einen 90°-Stellmechanismus144 . Die abgedichtete Rotationsvakuumverbindung138 arbeitet in Verbindung mit einer Vakuumpumpe (nicht gezeigt), um einen Unterdruck an dem Ende der Vakuumspannvorrichtung134 zu erzeugen, das unterhalb des Spendemechanismus132 angeordnet ist. Ein Stapel112 wird horizontal an die Vakuumspannvorrichtung134 angelegt und die Spannvorrichtung134 hält durch Unterdruck den Stapel112 an seiner Oberseite194 . Nachdem der Stapel an die Spannvorrichtung134 angelegt ist, wird der Spendemechanismus132 über einen Rand des Stapels112 bewegt, um vorprogrammierte Kanäle von Epoxidharzspuren130 herunter an einer Seite des Stapels112 auszugeben, wie oben beschrieben. Der Spendemchanismus132 wird zurückgezogen und die Vakuumspannvorrichtung134 wird dann durch den 90°-Stellmechanismus um 90° gedreht, so dass der Epoxidharz entlang der anderen Seite des Stapels112 ausgegeben werden kann. Der Vorgang wiederholt sich, bis alle vier Seiten des Stapels112 mit Epoxidharz versehen sind. In einer bevorzugten Ausführungsform ist die Epoxidharzspendevorrichtung132 eine Maßzahl30 , mit Luer-Spitze versehene 5 cm3-Subkutanspritze mit einer Auslösung von 1000tel Zoll, die an einem programmierbaren Roboter (nicht gezeigt) montiert ist. - Nachdem die Epoxidharzspuren
130 verteilt sind, wird der Stapel112 unter spezieller Handhabung, da der Epoxidharz130 nass ist, in einen Aufbewahrungsbereich gebracht. Die mit Epoxidharz versehenen Segmentstapel112 werden dann zum Aushärten in einen Konvektionsofen gestellt, wobei eine 15minütige Vorheizung, eine 60minütige Aushärtung und eine 10minütige Abkühlung enthalten sind. Sobald der Stapel auf elektrische Funktionsfähigkeit getestet ist, ist der Stapelprozess abgeschlossen und der Stapel112 fertig zur Montage auf einem Schaltungsträgersubstrat, wie etwa einer gedruckten Schaltungsplatte. - In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der Stapel
112 mit der Schaltungsplatte verbunden, indem der Stapel112 von unten an der Schaltungsplatte angebracht wird. In12 ist eine Querschnittsansicht einer Schaltungsplatte150 gezeigt, an der an der unteren Oberfläche eine Mehrzahl von Stapeln112 gemäß der vorliegenden Erfindung angebracht sind. Um die Stapel112 von unten an der Schaltungsplatte150 anzubringen, ist eine Mehrzahl von Öffnungen154 , die etwas größer sind als der Umfang der Stapel112 , in die Schaltungsplatte150 geschnitten. Nachdem die Öffnungen154 in die Schaltungsplatte150 geschnitten sind, wird die Schaltungsplatte150 in einem Klemmrahmen152 eingesetzt. Die Stapel112 werden dann in den Öffnungen154 in der Schaltungsplatte150 so positioniert, dass die Oberseite104 des obersten Segments36 des Stapels112 in einer Ebene mit der gedruckten Schaltungsplatte150 liegt, wie dargestellt. Die Stapel112 werden für die weiteren Operationen fixiert, indem kleine Tropfen von schnellhärtendem Epoxidharz (nicht gezeigt) an verschiedenen Stellen um den Umfang des Stapels112 aufgebracht werden. - Obwohl der Stapel
112 auch auf der Oberseite der Schaltungsplatte mit Epoxidharz angebracht werden könnte, überwindet die Anbringung von unten Probleme, denen man begegnen kann, wenn Epoxidharz auf die Schaltungsplatte um den Stapel112 herum aufgebracht wird und dann Epoxidharz über die vertikalen Seiten der Stapel112 aufgebracht wird. Die Anbringung der Stapel112 von unten in eine Schaltungsplatte150 bietet zahlreiche Vorteile, darunter folgende: Zulassen eines thermischen Expansionskoeffizienten, Reduzieren der Gesamthöhe des Stapels112 auf der Schaltungsplatte150 , so dass die Stapel für erhöhte Dichte höher sein können, und Vereinfachen der elektrischen Verbindung zwischen den Stapeln112 und der Schaltungsplatte150 , wie nun beschrieben wird. - Es wird nun auf
13 Bezug genommen, in der ein Verfahren zum elektrischen Verbinden eines Stapels112 mit der Schaltungsplatte150 gezeigt ist. Nachdem Epoxidharz158 aufgebracht ist, um die Stapel112 an der Schaltungsplatte150 zu halten, werden die Stapel112 elektrisch mit Metallspuren160 auf der Schaltungsplatte150 verbunden, so dass die Computerschaltungen die Mikroplättchen32 auf jedem Level der Stapel112 erreichen können. Jeder Stapel112 wird in der Schaltungsplatte150 so positioniert, dass die Randanschlussflächen42 um den Umfang des obersten Segments36 zu den Positionen der Metallspuren160 auf der Schaltungsplatte150 passen. Um die Lücke zwischen den Anschlussflächen42 und den Metallspuren160 auf der Schaltungsplatte150 zu überbrücken, werden silbergefüllte, leitfähige Epoxidharzfäden162 von jeder Anschlussflächen42 zu einer gegenüberliegenden Metallspur160 auf der Schaltungsplatte150 unter Verwendung der Spendevorrichtung132 aufgebracht. Wie in13 gezeigt ist das Positionierungsepoxidharz158 , das zum Fixieren des Stapels112 an der Schaltungsplatte150 verwendet wird, so aufgebracht, dass es die leitfähigen Epoxidharzfäden162 nicht stört. Ein Merkmal der vorliegenden Erfindung liegt darin, dass der elektrische Kontakt zwischen dem Stapel112 und den Metallspuren160 auf der Schaltungsplatte150 mit leitfähigen Epoxidharzfäden162 hergestellt wird, die im Wesentlichen in derselben Ebene wie die Schaltungsplatte150 liegen. - Die horizontalen Epoxidharzfäden
162 der vorliegenden Er findung schaffen eine elektrische Verbindung zwischen der Schaltungsplatte150 und den Randanschlussflächen42 des obersten Segments36 in dem Stapel112 und zwischen den Randanschlussflächen42 des obersten Segments36 und den horizontalen Epoxidharzspuren130 , die nach unten entlang der Seiten des Stapels112 angebracht sind, um die Segmente36 untereinander zu verbinden. Die horizontalen und vertikalen leitfähigen Epoxidharzspuren160 und132 , die auf den Stapel112 aufgebracht sind, ermöglichen es, dass die Schaltungen auf der Schaltungsplatte150 auf jedes Segment36 in dem Stapel112 zugreifen können. - Nachdem die Segmente unter Verwendung der Epoxidharzspuren
130 (siehe10A und10B ) vertikal untereinander verbunden sind, kann eine weitere Ebene der Programmierung auf der Ebene der Schaltungsplatte150 vorgenommen werden, um dem Ausfall irgendeiner der Mikroplättchen auf den Segmenten36 abzuhelfen. Dem Ausfall von Mikroplättchen wird abgeholfen, indem Steuersignale von defekten Mikroplättchens auf der Ebene der Schaltungsplatte ausgesondert werden und die Signale durch Steuerungssignale von funktionierenden Mikroplättchen in dem Stapel112 ersetzt werden. Dies wird erreicht, indem geeignete Metallspuren160 auf der Schaltungsplatte150 mit den leitfähigen Epoxidharzfäden162 verbunden werden. - Nachdem die Epoxidharzfäden
162 auf die Schaltungsplatte150 aufgebracht sind, wird die Plattenanordnung150 für eine letzte Aushärtung in einem Konvektionsofen gestellt, wobei die Aushärtung umfasst: ein 15minütiges Vorheizen, eine 60minütige Aushärtung und eine 15minütige Abkühlung. Nach der Aushärtung kann die Plattenanordnung150 getestet und dann mit einer Polyimidschicht eingekapselt werden. Die fertiggestellte Schaltungsplatte150 der vorliegenden Erfindung kann dann für viele Einsatzzwecke verwendet werden, wie etwa in einer Personal Computer Memory Card International Association (PCMCIA)-Karte. Eine PCMCIA-Karte ist eine kleine, kreditkartengroße Einrichtung, die in ein Notebook und in tragbare Computer eingesetzt wird, um zusätzliche Eingabe/Ausgabe-Funktionen und erhöhten Speicherplatz zu liefern. Die Stapel der vorliegenden Erfindung können in einer PCMCIA-Karte eingebaut werden und als externe Speicherschaltungen für Notebook-Computer beispielsweise verwendet werden. - Die vorhergehende Beschreibung von speziellen Ausführungsformen der vorliegenden Erfindung wurde aus Gründen der Illustration und Beschreibung gegeben. Die Ausführungsbeispiele sollen nicht als erschöpfend oder die Erfindung auf die genau beschriebenen Formen beschränkend angesehen werden, und es ist davon auszugehen, dass im Licht der obigen Offenbarung viele Modifikationen und Variationen möglich sind. Die Ausführungsformen wurden ausgewählt und beschrieben, um die Prinzipien der Erfindung und ihre praktische Anwendung am besten zu beschreiben, um dadurch Fachleute in die Lage zu versetzen, die Erfindung und die vielfältigen Ausführungsformen mit verschiedenen Modifikationen, die für bestimmte Anwendungen geeignet erscheinen, zu verwenden. Der Umfang der Erfindung soll durch die folgenden Patentansprüche und ihre Äquivalente definiert sein.
Claims (26)
- Wenigstens ein Segment (
36 ) aus Silizium mit einer Vielzahl von Rändern (38 ,40 ), die das Segment definieren, weiterhin mit: wenigstens einer Randanschlussfläche (42 ), die an mehr als einem der Ränder angeordnet ist, wenigstens einem Mikroplättchen (32 ), das wenigstens eine erste Anschlussfläche (44 ) hat, und einer Lage von Metallspuren (46 ,48 ), die zwischen der ersten Anschlussfläche angeschlossen sind, um das wenigstens eine Mikroplättchen zu verbinden, dadurch gekennzeichnet, dass die Metallspuren vollständig innerhalb der Ränder der Mikroplättchen enthalten sind und weiter zwischen der Randanschlussfläche und der ersten Anschlussfläche angeschlossen sind, um das Mikroplättchen mit externen Anschlüssen zu verbinden. - Stapel (
112 ) aus elektrischen Schaltungen, mit: Einem Stapel von Segmenten (36 ), die übereinander angeordnet sind, wobei jedes der Segmente eine Mehrzahl von Rändern (38 ,40 ) aufweist, die jedes der Segmente definieren, und wenigstens einem Mikroplättchen (32 ) auf jedem der Segmente und wenigstens einer Randanschlussfläche (42 ), die auf mehr als einem der Ränder von jedem der Segmente für vertikale externe elektrische Verbindungen angeordnet sind, dadurch gekennzeichnet, dass eine Lage von Metallspuren (46 ,48 ) auf jedem der Segmente vorhanden ist, die zwi schen der wenigstens einen Randanschlussfläche und wenigstens einer ersten Anschlussfläche (44 ) zur Verbindung des Mikroplättchens mit externen Anschlüssen verbunden sind, wobei die Metallspuren vollständig innerhalb der Ränder der Mikroplättchen enthalten sind. - Wenigstens ein Segment (
36 ) aus Silizium nach Anspruch 1 mit drei oder mehr Rändern (38 ,40 ), die das Segment definieren, mit: Einer Vielzahl von Mikroplättchen (32 ) auf dem Segment, wobei jedes Mikroplättchen eine Mehrzahl von ersten Anschlussflächen (44 ) aufweist, einer Mehrzahl von Randanschlussflächen (42 ), die an einem oder mehreren der Ränder des Segments (36 ) für externe elektrische Verbindungen angeordnet sind, und einer Lage von Metallspuren (46 ,48 ), die zwischen der Vielzahl von ersten Anschlussflächen verbunden sind, um die Mikroplättchen zu verbinden, wobei die Metallspuren ferner zwischen der Vielzahl von Randanschlussflächen und der Vielzahl von ersten Anschlussflächen verbunden sind, um die Mikroplättchen mit den externen Verbindungen zu verbinden. - Wenigstens ein Segment (
36 ) aus Silizium nach Anspruch 3, wobei die Metallspuren (46 ,48 ) eine Schichtung aus Chrom, Titan-Wolfram und Gold enthalten. - Wenigstens ein Segment (
36 ) aus Silizium nach Anspruch 4, wobei das Segment ferner eine Vorderseite (104 ) und eine Rückseite (100 ) aufweist und wobei die Vielzahl von ersten Anschlussflächen (44 ), die Vielzahl von Randanschlussflä chen (42 ) und die Lage aus Metallspuren (46 ,48 ) auf der Vorderseite des Segments angeordnet sind. - Wenigstens ein Segment (
36 ) aus Silizium nach Anspruch 5, wobei die das Segment definierenden Ränder (38 ,40 ) ferner Randwände (102 ) definieren und wobei die Randwände und die Rückseite (100 ) des Segments mit Siliziumnitrid isoliert sind. - Wenigstens ein Segment (
36 ) aus Silizium nach Anspruch 6, wobei die Randwände (102 ) abgeschrägt sind. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 2, bei dem jedes der Segmente (36 ) drei oder mehr Ränder (38 ,40 ), eine Vielzahl von Mikroplättchen (32 ) mit Schaltungen darauf und elektrisch leitfähige Kontaktpunkte (42 ) umfasst, wobei der Stapel aufweist: Erste Verbindungsmittel (46 ,48 ) zum Verbinden der Vielzahl von Mikroplättchen auf jedem der Segmente und zum Verbinden einer oder mehrerer der Vielzahl von Mikroplättchen mit einem oder mehreren der elektrisch leitfähigen Kontaktpunkte auf jedem der Segmente, Zugangsmittel zur Bereitstellung eines Zugangs zu den elektrisch leitfähigen Kontaktpunkten an jedem der Segmente und zweite Verbindungsmittel (130 ) die an die Zugangsmittel zur elektrischen Verbindung der elektrisch leitfähigen Kontaktpunkte an jedem der Segmente in dem Stapel und zur Bereitstellung einer lateralen elektrischen Verbindung zu der Vielzahl von Mikroplättchen, die in jedem der Segmente des Stapels angeordnet sind, anpassbar sind. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 8, bei dem die elektrisch leitfähigen Kontaktpunkte (42 ) entlang von mehr als einem der Ränder (38 ,40 ) an jedem der Segmente (36 ) angeordnet sind. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 9, bei dem die ersten Verbindungsmittel (46 ,48 ) mehr als eine Schicht aus Metallspuren umfasst. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 10, bei dem die Lage aus Metallspuren (46 ,48 ) eine Schichtung aus Chrom, Titan-Wolfram und Gold aufweist. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 11, bei dem die Zugangsmittel nach innen geneigte Randwände (102 ) entlang jedem der Ränder der Segmente (36 ) aufweisen. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 12, bei dem die Verbindungsmittel elektrisch leitfähiges Epoxy umfassen. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 13, bei dem jedes der Segmente (36 ) die Steuerungsanschlussflächen (106 ) aufweist und die Segmente einzigartig in Bezug aufeinander ausgestaltet sind, indem in die Steuerungsanschlussflächen auf jedem der Segmente einzigartige Muster eingebrannt sind. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 14, bei dem die Segmente (36 ) verbundene funktionierende Mikroplättchen (32 ) und nicht-funktionierende Mikroplätt chen (32 ) aufweisen und bei dem die nicht-funktionierenden Mikroplättchen von den funktionierenden Mikroplättchen getrennt sind und die Metallspuren (46 ,48 ) auf jedem der Segmente so geleitet sind, dass spezielle der funktionierenden Mikroplättchen (32 ) die nicht-funktionierenden Mikroplättchen (32 ) ersetzen. - Stapel (
112 ) aus elektrischen Schaltungen nach Anspruch 15, bei dem der Stapel sechs Segmente (36 ) umfasst, wobei jedes der sechs Segmente vier Mikroplättchen (32 ) aufweist, wobei der Stapel vier vertikale Säulen aus den Mikroplättchen (32 ) aufweist, wobei jede vertikale Säule in der Höhe sechs der Mikroplättchen aufweist und wobei das elektrisch leitfähige Epoxy (130 ) auf die sechs Segmente so aufgebracht ist, dass vier der funktionierenden Mikroplättchen in jeder der vier vertikalen Säulen der Mikroplättchen in dem Stapel verbunden sind. - Verfahren zum Bilden eines Stapels (
112 ) aus Segmenten, das die Schritte umfasst: Bereitstellen eines Wafers (30 ) mit einer Vielzahl von Mikroplättchen (32 ), Schaffung einer Vielzahl von Segmenten (36 ), wobei jedes aus der Vielzahl von Segmenten durch Gruppierung einer Vielzahl von benachbarten Mikroplättchen auf dem Wafer gebildet ist, Bereitstellen interner elektrisch leitfähiger Kontaktpunkte (42 ) auf jeder der Vielzahl von Mikroplättchen, Bereitstellen von externen elektrisch leitfähigen Kontaktpunkten (42 ), die an Rändern von jedem aus der Vielzahl der Segmente liegen, Bereitstellen einer Schicht von Metallspuren (46 ,48 ) auf jedem der Vielzahl von Segmenten, wobei die Metallspuren vollständig innerhalb der Ränder der Vielzahl von Mikroplättchen enthalten sind und zwischen den internen elektrisch leitfähigen Kontaktpunkten auf der Vielzahl von Mikroplättchen und den externen elektrisch leitfähigen Kontaktpunkten an jedem aus der Vielzahl der Segmente verlaufen, Abtrennen jedes einzelnen aus der Vielzahl von Segmenten von dem Wafer, Anordnen der Vielzahl von Segmenten aufeinander zur Herstellung eines Stapels von Segmenten, wobei der Stapel externe vertikale Seiten aufweist, und elektrisches Verbinden des Stapels von Segmenten. - Verfahren zur Bildung eines Stapels (
112 ) aus Segmenten nach Anspruch 17, das ferner den Schritt umfasst: Aufbringen von elektrisch leitfähigem Epoxy auf mehr als eine der externen vertikalen Seiten des Stapels, so dass das elektrisch leitfähige Epoxy in Kontakt mit den externen elektrisch leitfähigen Kontaktpunkten auf jedem der Segmente in dem Stapel ist, um dadurch die Vielzahl von Segmenten in dem Stapel elektrisch zu verbinden. - Verfahren zur Bildung eines Stapels (
112 ) aus Segmenten nach Anspruch 18, das ferner die Schritte umfasst: Bereitstellen von Steuerungsanschlussflächen (106 ) auf jedem der Segmente (36 ), Bereitstellen von Steuerungssignalen zu dem Stapel aus einer externen Quelle zum Zugang zu den Segmenten in dem Stapel, und Ausgestalten der Steuerungssignale in einzigartiger Weise für jedes der Segmente, indem in die Steuerungsanschlussflächen auf jedem der Segmente ein einzigartiges Muster eingebrannt wird. - Verfahren zur Bildung eines Stapels (
112 ) aus Segmenten nach Anspruch 19, bei dem der Stapel ein oberes Segment umfasst, wobei das Verfahren ferner die Schritte aufweist: Bereitstellen eines signaltragenden Substrats (150 ) mit einer Schaltung und einem Loch (154 ) darin, Befestigen des Stapels von Segmenten (36 ) in dem Loch, und elektrische Verbindung des Stapels von Segmenten (36 ) mit dem signaltragenden Substrat, indem Spuren von elektrisch leitfähigem Epoxy (162 ) zwischen dem signaltragenden Substrat und den externen elektrisch leitfähigen Kontaktpunkten (42 ) auf dem oberen Segment des Stapels aufgebracht werden. - Verfahren zur Bildung eines Stapels aus Segmenten nach Anspruch 20, bei dem der Stapeloberende koplanar mit der Oberfläche des signaltragenden Substrats ist.
- Verfahren zur Bildung eines Stapels aus Segmenten nach Anspruch 21, bei dem die Spuren aus elektrisch leitfähigem Epoxy im Wesentlichen in der gleichen Ebene wie das signaltragende Substrat liegen.
- Verfahren zur Anbringung des Stapels elektrischer Schaltungen nach einem der Ansprüche 2 und 8 bis 16, mit den Schritten: Bereitstellen eines signaltragenden Substrats (
150 ) mit Schaltungen, Schneiden eines Lochs (154 ) in das signaltragende Substrat, Befestigen des Stapels elektrischer Schaltungen in dem Loch, so dass das Oberende des Stapels koplanar mit der Oberfläche des signaltragenden Substrats liegt, und elektrisches Verbinden des Stapels aus elektrischen Schaltungen mit dem signaltragenden Substrat. - Verfahren zur Anbringung eines Stapels (
112 ) aus elektrischen Schaltungen nach Anspruch 23, mit dem Schritt: Aufbringen von Spuren aus elektrisch leitfähigem Epoxy (162 ) zwischen dem signaltragenden Substrat und der wenigstens einen Randanschlussfläche (42 ) des Stapels, um den Stapel elektrischer Schaltungen mit dem signaltragenden Substrat elektrisch zu verbinden. - Verfahren zur Anbringung eines Stapels (
112 ) elektrischer Schaltungen nach Anspruch 24, mit dem Schritt: Aufbringen der Spuren (162 ), so dass die Spuren im Wesentlichen in der gleichen Ebene wie das signaltragende Substrat (150 ) liegen. - Verfahren zur Anbringung eines Stapels (
112 ) elektrischer Schaltungen nach Anspruch 25, mit dem Schritt der Anbrin gung des Stapels aus Segmenten in einer gedruckten Schaltungskarte und Verkapseln der gedruckten Schaltungskarte und des Stapels elektrischer Schaltungen in einer PC-Karte.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US265081 | 1994-06-23 | ||
US08/265,081 US5675180A (en) | 1994-06-23 | 1994-06-23 | Vertical interconnect process for silicon segments |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69534976D1 DE69534976D1 (de) | 2006-06-08 |
DE69534976T2 true DE69534976T2 (de) | 2006-12-28 |
Family
ID=23008886
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69524756T Expired - Fee Related DE69524756T2 (de) | 1994-06-23 | 1995-06-08 | Vertikales zwischenverbindungsverfahren für silikonsegmente |
DE69534976T Expired - Fee Related DE69534976T2 (de) | 1994-06-23 | 1995-06-08 | Vertikales Zwischenverbindungsverfahren für Silikonsegmente |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69524756T Expired - Fee Related DE69524756T2 (de) | 1994-06-23 | 1995-06-08 | Vertikales zwischenverbindungsverfahren für silikonsegmente |
Country Status (9)
Country | Link |
---|---|
US (4) | US5675180A (de) |
EP (2) | EP0766909B1 (de) |
JP (2) | JP3895768B2 (de) |
KR (1) | KR100377657B1 (de) |
AT (2) | ATE211350T1 (de) |
AU (1) | AU2815395A (de) |
DE (2) | DE69524756T2 (de) |
TW (1) | TW271487B (de) |
WO (1) | WO1996000494A1 (de) |
Families Citing this family (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
IL110261A0 (en) * | 1994-07-10 | 1994-10-21 | Schellcase Ltd | Packaged integrated circuit |
MY114888A (en) * | 1994-08-22 | 2003-02-28 | Ibm | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips |
DE4435121A1 (de) * | 1994-09-30 | 1996-04-04 | Siemens Ag | An Datenbus betreibbare tragbare Datenträgeranordnung |
US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
US5973396A (en) | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
US5952725A (en) * | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
US6784023B2 (en) * | 1996-05-20 | 2004-08-31 | Micron Technology, Inc. | Method of fabrication of stacked semiconductor devices |
US5801452A (en) * | 1996-10-25 | 1998-09-01 | Micron Technology, Inc. | Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member |
KR100214562B1 (ko) * | 1997-03-24 | 1999-08-02 | 구본준 | 적층 반도체 칩 패키지 및 그 제조 방법 |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
WO1999009599A2 (en) * | 1997-08-21 | 1999-02-25 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with dielectric isolation |
AU9105298A (en) * | 1997-08-22 | 1999-03-16 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with thermally conductive epoxy preform |
RU2133523C1 (ru) * | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Трехмерный электронный модуль |
US7786562B2 (en) * | 1997-11-11 | 2010-08-31 | Volkan Ozguz | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias |
KR100253352B1 (ko) * | 1997-11-19 | 2000-04-15 | 김영환 | 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법 |
US6235551B1 (en) | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
US6624505B2 (en) | 1998-02-06 | 2003-09-23 | Shellcase, Ltd. | Packaged integrated circuits and methods of producing thereof |
IL123207A0 (en) * | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
NO307360B1 (no) * | 1998-02-25 | 2000-03-20 | Thin Film Electronics Asa | Flersjikts matriseadresserbar logisk innretning med flere individuelt matriseadresserbare og stablede tynnsjikt av et aktivt materiale |
US6207474B1 (en) | 1998-03-09 | 2001-03-27 | Micron Technology, Inc. | Method of forming a stack of packaged memory die and resulting apparatus |
US6072233A (en) | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
US6143586A (en) * | 1998-06-15 | 2000-11-07 | Lsi Logic Corporation | Electrostatic protected substrate |
US7030466B1 (en) | 1999-05-03 | 2006-04-18 | United Microelectronics Corporation | Intermediate structure for making integrated circuit device and wafer |
US7179740B1 (en) | 1999-05-03 | 2007-02-20 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
US6429509B1 (en) | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6621155B1 (en) | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
US6344401B1 (en) | 2000-03-09 | 2002-02-05 | Atmel Corporation | Method of forming a stacked-die integrated circuit chip package on a water level |
JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
EP1356718A4 (de) * | 2000-12-21 | 2009-12-02 | Tessera Tech Hungary Kft | Verpackte integrierte schaltungen und verfahren zu ihrer herstellung |
US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
JP3999945B2 (ja) * | 2001-05-18 | 2007-10-31 | 株式会社東芝 | 半導体装置の製造方法 |
US6856007B2 (en) | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
US7332819B2 (en) * | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
SG152909A1 (en) * | 2002-01-09 | 2009-06-29 | Micron Technology Inc | Stacked die in die bga package |
US7242082B2 (en) | 2002-02-07 | 2007-07-10 | Irvine Sensors Corp. | Stackable layer containing ball grid array package |
WO2003073505A1 (en) * | 2002-02-26 | 2003-09-04 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
US6682955B2 (en) * | 2002-05-08 | 2004-01-27 | Micron Technology, Inc. | Stacked die module and techniques for forming a stacked die module |
KR100442880B1 (ko) * | 2002-07-24 | 2004-08-02 | 삼성전자주식회사 | 적층형 반도체 모듈 및 그 제조방법 |
US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
JP2004221372A (ja) * | 2003-01-16 | 2004-08-05 | Seiko Epson Corp | 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法 |
US6972480B2 (en) * | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
KR101078621B1 (ko) | 2003-07-03 | 2011-11-01 | 테쎄라 테크놀로지스 아일랜드 리미티드 | 집적회로 디바이스를 패키징하기 위한 방법 및 장치 |
FR2858912B1 (fr) * | 2003-08-11 | 2006-12-01 | Wavecom | Module electronique forme de composants empiles et solidarises, composant, procede, moyens d'assemblage et machine d'assemblage correspondants |
WO2005031861A1 (en) | 2003-09-26 | 2005-04-07 | Tessera, Inc. | Structure and method of making capped chips including a flowable conductive medium |
JP5197961B2 (ja) * | 2003-12-17 | 2013-05-15 | スタッツ・チップパック・インコーポレイテッド | マルチチップパッケージモジュールおよびその製造方法 |
DE102004008135A1 (de) * | 2004-02-18 | 2005-09-22 | Infineon Technologies Ag | Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
US7215018B2 (en) * | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7245021B2 (en) * | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
JP2006310663A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 演算処理装置 |
US7972650B1 (en) * | 2005-07-13 | 2011-07-05 | Nscrypt, Inc. | Method for manufacturing 3D circuits from bare die or packaged IC chips by microdispensed interconnections |
US7566853B2 (en) * | 2005-08-12 | 2009-07-28 | Tessera, Inc. | Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture |
US7352602B2 (en) | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
TWI293499B (en) | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
TWI287273B (en) * | 2006-01-25 | 2007-09-21 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
US7511379B1 (en) | 2006-03-23 | 2009-03-31 | National Semiconductor Corporation | Surface mountable direct chip attach device and method including integral integrated circuit |
US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
US7901989B2 (en) * | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US8513789B2 (en) * | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US8154881B2 (en) * | 2006-11-13 | 2012-04-10 | Telecommunication Systems, Inc. | Radiation-shielded semiconductor assembly |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
WO2008157722A1 (en) * | 2007-06-19 | 2008-12-24 | Vertical Circuits, Inc. | Wafer level surface passivation of stackable integrated circuit chips |
WO2008157779A2 (en) * | 2007-06-20 | 2008-12-24 | Vertical Circuits, Inc. | Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication |
US7714426B1 (en) * | 2007-07-07 | 2010-05-11 | Keith Gann | Ball grid array package format layers and structure |
EP2186134A2 (de) * | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Kapselung eines stapels rekonstituierter wafer mit danach aufgebrachten pad-erweiterungen |
WO2009020572A2 (en) | 2007-08-03 | 2009-02-12 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US8704379B2 (en) | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
CN101999167B (zh) | 2008-03-12 | 2013-07-17 | 伊文萨思公司 | 支撑安装的电互连管芯组件 |
US8829677B2 (en) | 2010-10-14 | 2014-09-09 | Invensas Corporation | Semiconductor die having fine pitch electrical interconnects |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
WO2009154761A1 (en) * | 2008-06-16 | 2009-12-23 | Tessera Research Llc | Stacking of wafer-level chip scale packages having edge contacts |
KR100994978B1 (ko) * | 2008-07-23 | 2010-11-18 | (주) 이피웍스 | 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법 |
JP5126002B2 (ja) * | 2008-11-11 | 2013-01-23 | セイコーエプソン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5700927B2 (ja) | 2008-11-28 | 2015-04-15 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US8127185B2 (en) * | 2009-01-23 | 2012-02-28 | Micron Technology, Inc. | Memory devices and methods for managing error regions |
US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
CN102422412A (zh) * | 2009-03-13 | 2012-04-18 | 德塞拉股份有限公司 | 具有穿过结合垫延伸的通路的堆叠式微电子组件 |
US8533853B2 (en) * | 2009-06-12 | 2013-09-10 | Telecommunication Systems, Inc. | Location sensitive solid state drive |
JP5215244B2 (ja) * | 2009-06-18 | 2013-06-19 | 新光電気工業株式会社 | 半導体装置 |
US8004080B2 (en) | 2009-09-04 | 2011-08-23 | Freescale Smeiconductor, Inc. | Edge mounted integrated circuits with heat sink |
US9147583B2 (en) | 2009-10-27 | 2015-09-29 | Invensas Corporation | Selective die electrical insulation by additive process |
US8677617B2 (en) * | 2010-04-28 | 2014-03-25 | International Business Machines Corporation | Printed circuit board edge connector |
US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
US9076664B2 (en) | 2011-10-07 | 2015-07-07 | Freescale Semiconductor, Inc. | Stacked semiconductor die with continuous conductive vias |
US8796822B2 (en) | 2011-10-07 | 2014-08-05 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
CN103988300A (zh) * | 2011-12-22 | 2014-08-13 | 英特尔公司 | 具有穿模的第一级互连的3d集成电路封装件 |
US9190390B2 (en) | 2012-08-22 | 2015-11-17 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9064977B2 (en) | 2012-08-22 | 2015-06-23 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9093457B2 (en) | 2012-08-22 | 2015-07-28 | Freescale Semiconductor Inc. | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof |
US9299670B2 (en) | 2013-03-14 | 2016-03-29 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9524950B2 (en) | 2013-05-31 | 2016-12-20 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9036363B2 (en) | 2013-09-30 | 2015-05-19 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication |
US9025340B2 (en) | 2013-09-30 | 2015-05-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication |
US9082757B2 (en) | 2013-10-31 | 2015-07-14 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
US9263420B2 (en) | 2013-12-05 | 2016-02-16 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication |
US9305911B2 (en) | 2013-12-05 | 2016-04-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication |
KR102245134B1 (ko) | 2014-04-18 | 2021-04-28 | 삼성전자 주식회사 | 반도체 칩을 구비하는 반도체 패키지 |
US10129986B2 (en) * | 2014-09-24 | 2018-11-13 | Koninklijke Philips N.V. | Printed circuit board and printed circuit board arrangement |
US10002653B2 (en) | 2014-10-28 | 2018-06-19 | Nxp Usa, Inc. | Die stack address bus having a programmable width |
US10388607B2 (en) | 2014-12-17 | 2019-08-20 | Nxp Usa, Inc. | Microelectronic devices with multi-layer package surface conductors and methods of their fabrication |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US10636767B2 (en) * | 2016-02-29 | 2020-04-28 | Invensas Corporation | Correction die for wafer/die stack |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
US11171101B2 (en) | 2020-03-31 | 2021-11-09 | Raytheon Company | Process for removing bond film from cavities in printed circuit boards |
US11122692B1 (en) * | 2020-06-11 | 2021-09-14 | Raytheon Company | Preparation of solder bump for compatibility with printed electronics and enhanced via reliability |
Family Cites Families (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702025A (en) * | 1969-05-12 | 1972-11-07 | Honeywell Inc | Discretionary interconnection process |
US3679941A (en) * | 1969-09-22 | 1972-07-25 | Gen Electric | Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator |
US3691628A (en) * | 1969-10-31 | 1972-09-19 | Gen Electric | Method of fabricating composite integrated circuits |
US3704455A (en) * | 1971-02-01 | 1972-11-28 | Alfred D Scarbrough | 3d-coaxial memory construction and method of making |
US3813773A (en) * | 1972-09-05 | 1974-06-04 | Bunker Ramo | Method employing precision stamping for fabricating the wafers of a multiwafer electrical circuit structure |
US3999105A (en) * | 1974-04-19 | 1976-12-21 | International Business Machines Corporation | Liquid encapsulated integrated circuit package |
US4300153A (en) * | 1977-09-22 | 1981-11-10 | Sharp Kabushiki Kaisha | Flat shaped semiconductor encapsulation |
US4209356A (en) * | 1978-10-18 | 1980-06-24 | General Electric Company | Selective etching of polymeric materials embodying silicones via reactor plasmas |
US4646128A (en) * | 1980-09-16 | 1987-02-24 | Irvine Sensors Corporation | High-density electronic processing package--structure and fabrication |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
EP0082148A1 (de) * | 1981-06-30 | 1983-06-29 | VICTOR ROYAL A/S MANUFACTURING & GASKET COMPANY | Verpackungsanlage für einen stapel von dichtungselementen, insbesondere solche aus thermoplastisch-verformbarem material |
US4525921A (en) * | 1981-07-13 | 1985-07-02 | Irvine Sensors Corporation | High-density electronic processing package-structure and fabrication |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
JPS58178547A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electric Ind Co Ltd | 電気部品組立体およびその製造方法 |
JPS58176962A (ja) * | 1982-04-12 | 1983-10-17 | Origin Electric Co Ltd | 双方向性半導体バリスタの製造方法 |
WO1983004141A1 (en) * | 1982-05-06 | 1983-11-24 | James William Harris | Three dimensional integrated circuit structure |
US4761681A (en) * | 1982-09-08 | 1988-08-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration |
US4672737A (en) * | 1984-01-23 | 1987-06-16 | Irvine Sensors Corporation | Detector array module fabrication process |
US4613891A (en) * | 1984-02-17 | 1986-09-23 | At&T Bell Laboratories | Packaging microminiature devices |
US4677528A (en) * | 1984-05-31 | 1987-06-30 | Motorola, Inc. | Flexible printed circuit board having integrated circuit die or the like affixed thereto |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPS61111561A (ja) * | 1984-10-05 | 1986-05-29 | Fujitsu Ltd | 半導体装置 |
WO1993013557A1 (en) * | 1985-02-14 | 1993-07-08 | Yoshiyuki Sato | Structure for mounting the semiconductor chips in a three-dimensional manner |
US4703170A (en) * | 1985-04-12 | 1987-10-27 | Grumman Aerospace Corporation | Infrared focal plane module |
JPS61239649A (ja) * | 1985-04-13 | 1986-10-24 | Fujitsu Ltd | 高速集積回路パツケ−ジ |
US4659931A (en) * | 1985-05-08 | 1987-04-21 | Grumman Aerospace Corporation | High density multi-layered integrated circuit package |
US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US4706166A (en) * | 1986-04-25 | 1987-11-10 | Irvine Sensors Corporation | High-density electronic modules--process and product |
US4835593A (en) * | 1986-05-07 | 1989-05-30 | International Business Machines Corporation | Multilayer thin film metallurgy for pin brazing |
US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
US4803595A (en) * | 1986-11-17 | 1989-02-07 | International Business Machines Corporation | Interposer chip technique for making engineering changes between interconnected semiconductor chips |
US4801992A (en) * | 1986-12-01 | 1989-01-31 | Motorola Inc. | Three dimensional interconnected integrated circuit |
US4764846A (en) * | 1987-01-05 | 1988-08-16 | Irvine Sensors Corporation | High density electronic package comprising stacked sub-modules |
US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
US5138437A (en) * | 1987-07-27 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner |
US4983533A (en) * | 1987-10-28 | 1991-01-08 | Irvine Sensors Corporation | High-density electronic modules - process and product |
US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
US5025306A (en) * | 1988-08-09 | 1991-06-18 | Texas Instruments Incorporated | Assembly of semiconductor chips |
US4956694A (en) * | 1988-11-04 | 1990-09-11 | Dense-Pac Microsystems, Inc. | Integrated circuit chip stacking |
FR2638894A1 (fr) * | 1988-11-04 | 1990-05-11 | Thomson Csf | Dispositif et procede de connexion et de fixation de composants |
US4989063A (en) * | 1988-12-09 | 1991-01-29 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
US4907128A (en) * | 1988-12-15 | 1990-03-06 | Grumman Aerospace Corporation | Chip to multilevel circuit board bonding |
US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
JPH02174255A (ja) * | 1988-12-27 | 1990-07-05 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
US4996583A (en) * | 1989-02-15 | 1991-02-26 | Matsushita Electric Industrial Co., Ltd. | Stack type semiconductor package |
US4956746A (en) * | 1989-03-29 | 1990-09-11 | Hughes Aircraft Company | Stacked wafer electronic package |
US5075253A (en) * | 1989-04-12 | 1991-12-24 | Advanced Micro Devices, Inc. | Method of coplanar integration of semiconductor IC devices |
US4956695A (en) * | 1989-05-12 | 1990-09-11 | Rockwell International Corporation | Three-dimensional packaging of focal plane assemblies using ceramic spacers |
US5200300A (en) * | 1989-06-01 | 1993-04-06 | Hewlett-Packard Company | Methods for forming high density multi-chip carriers |
US5055425A (en) * | 1989-06-01 | 1991-10-08 | Hewlett-Packard Company | Stacked solid via formation in integrated circuit systems |
US5104820A (en) * | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
US5013687A (en) * | 1989-07-27 | 1991-05-07 | Grumman Aerospace Corporation | Framed chip hybrid stacked layer assembly |
US5231304A (en) * | 1989-07-27 | 1993-07-27 | Grumman Aerospace Corporation | Framed chip hybrid stacked layer assembly |
US4959749A (en) * | 1989-08-16 | 1990-09-25 | Unisys Corporation | Layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets |
US5032896A (en) * | 1989-08-31 | 1991-07-16 | Hughes Aircraft Company | 3-D integrated circuit assembly employing discrete chips |
US5006923A (en) * | 1989-09-14 | 1991-04-09 | Litton Systems, Inc. | Stackable multilayer substrate for mounting integrated circuits |
DK162133C (da) * | 1989-10-11 | 1992-02-24 | Cabinplant Developments A S | Fremgangsmaade til drift af rejebehandlingsapparater og apparat til brug ved udoevelse af fremgangsmaaden |
US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
US5019943A (en) * | 1990-02-14 | 1991-05-28 | Unisys Corporation | High density chip stack having a zigzag-shaped face which accommodates connections between chips |
US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
US5475920A (en) | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5499160A (en) * | 1990-08-01 | 1996-03-12 | Staktek Corporation | High density integrated circuit module with snap-on rail assemblies |
WO1992003035A1 (en) | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5093708A (en) * | 1990-08-20 | 1992-03-03 | Grumman Aerospace Corporation | Multilayer integrated circuit module |
US5061496A (en) | 1990-08-21 | 1991-10-29 | Warner-Lambert Company | Stabilized chlorodeoxysugar sweetening agents in liquid medium and methods for preparing same |
US5117282A (en) * | 1990-10-29 | 1992-05-26 | Harris Corporation | Stacked configuration for integrated circuit devices |
US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
FR2670323B1 (fr) * | 1990-12-11 | 1997-12-12 | Thomson Csf | Procede et dispositif d'interconnexion de circuits integres en trois dimensions. |
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
US5135556A (en) * | 1991-04-08 | 1992-08-04 | Grumman Aerospace Corporation | Method for making fused high density multi-layer integrated circuit module |
EP0516866A1 (de) * | 1991-05-03 | 1992-12-09 | International Business Machines Corporation | Modulare mehrschichtige Verbindungsstruktur |
US5311401A (en) * | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
US5270261A (en) * | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
US5202754A (en) * | 1991-09-13 | 1993-04-13 | International Business Machines Corporation | Three-dimensional multichip packages and methods of fabrication |
JP2568507Y2 (ja) * | 1991-09-27 | 1998-04-15 | 株式会社小松製作所 | 建設機械の微操作モード制御装置 |
US5270571A (en) * | 1991-10-30 | 1993-12-14 | Amdahl Corporation | Three-dimensional package for semiconductor devices |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
JPH05160290A (ja) * | 1991-12-06 | 1993-06-25 | Rohm Co Ltd | 回路モジュール |
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
EP0558855A3 (en) * | 1992-03-02 | 1996-05-01 | American Telephone & Telegraph | Circuit board stack with novel cross-over cells |
US5313096A (en) * | 1992-03-16 | 1994-05-17 | Dense-Pac Microsystems, Inc. | IC chip package having chip attached to and wire bonded within an overlying substrate |
US5259110A (en) * | 1992-04-03 | 1993-11-09 | International Business Machines Corporation | Method for forming a multilayer microelectronic wiring module |
WO1993023982A1 (en) * | 1992-05-11 | 1993-11-25 | Nchip, Inc. | Stacked devices for multichip modules |
US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
AU4663293A (en) * | 1992-07-07 | 1994-01-31 | Rtb Technology, Inc. | High density memory and method of forming the same |
US5330359A (en) * | 1993-03-26 | 1994-07-19 | The Whitaker Corporation | Socket for stacking integrated circuit chips |
US5455740A (en) | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
-
1994
- 1994-06-23 US US08/265,081 patent/US5675180A/en not_active Expired - Lifetime
- 1994-08-12 TW TW083107388A patent/TW271487B/zh active
-
1995
- 1995-06-07 US US08/476,623 patent/US5661087A/en not_active Expired - Lifetime
- 1995-06-08 EP EP95923676A patent/EP0766909B1/de not_active Expired - Lifetime
- 1995-06-08 JP JP50316496A patent/JP3895768B2/ja not_active Expired - Fee Related
- 1995-06-08 DE DE69524756T patent/DE69524756T2/de not_active Expired - Fee Related
- 1995-06-08 EP EP01115235A patent/EP1158570B1/de not_active Expired - Lifetime
- 1995-06-08 AU AU28153/95A patent/AU2815395A/en not_active Abandoned
- 1995-06-08 AT AT95923676T patent/ATE211350T1/de not_active IP Right Cessation
- 1995-06-08 DE DE69534976T patent/DE69534976T2/de not_active Expired - Fee Related
- 1995-06-08 KR KR1019960707364A patent/KR100377657B1/ko not_active IP Right Cessation
- 1995-06-08 AT AT01115235T patent/ATE325426T1/de not_active IP Right Cessation
- 1995-06-08 WO PCT/US1995/006884 patent/WO1996000494A1/en active IP Right Grant
-
1997
- 1997-04-24 US US08/842,448 patent/US6188126B1/en not_active Expired - Lifetime
- 1997-04-24 US US08/847,309 patent/US5837566A/en not_active Expired - Lifetime
-
2006
- 2006-08-11 JP JP2006220350A patent/JP2007019527A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
ATE211350T1 (de) | 2002-01-15 |
ATE325426T1 (de) | 2006-06-15 |
JP3895768B2 (ja) | 2007-03-22 |
DE69524756D1 (de) | 2002-01-31 |
EP1158570A1 (de) | 2001-11-28 |
KR100377657B1 (ko) | 2004-02-05 |
EP0766909B1 (de) | 2001-12-19 |
US5661087A (en) | 1997-08-26 |
DE69524756T2 (de) | 2002-08-14 |
JPH10508154A (ja) | 1998-08-04 |
EP0766909A1 (de) | 1997-04-09 |
EP1158570B1 (de) | 2006-05-03 |
WO1996000494A1 (en) | 1996-01-04 |
US5675180A (en) | 1997-10-07 |
US5837566A (en) | 1998-11-17 |
EP0766909A4 (de) | 1997-10-22 |
US6188126B1 (en) | 2001-02-13 |
AU2815395A (en) | 1996-01-19 |
JP2007019527A (ja) | 2007-01-25 |
DE69534976D1 (de) | 2006-06-08 |
TW271487B (de) | 1996-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69534976T2 (de) | Vertikales Zwischenverbindungsverfahren für Silikonsegmente | |
DE102008039388B4 (de) | Gestapelte Halbleiterchips und Herstellungsverfahren | |
DE102018132701B4 (de) | Halbleiter-Package und Herstellungsverfahren dafür | |
DE112005001949B4 (de) | Verfahren zum Bereitstellen von Stapelchipelementen | |
DE10234208B4 (de) | Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür | |
EP1412978B1 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
DE2554965C2 (de) | ||
DE602004009821T2 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
DE10229182B4 (de) | Verfahren zur Herstellung einer gestapelten Chip-Packung | |
DE102019103952A1 (de) | Kreuzwafer-RDLs in konstruierten Wafern | |
DE10320646A1 (de) | Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben | |
DE102004033057A1 (de) | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben | |
EP1532681A1 (de) | Mehrlagiger schaltungsträger und herstellung desselben | |
DE102004012845A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat | |
WO2003075347A2 (de) | Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE112012002654T5 (de) | Integration sekundärer Bauelemente in kernlose mikroelektronische Bauelement-Packages | |
DE102004039906A1 (de) | Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen | |
DE3817600A1 (de) | Halbleitervorrichtung | |
DE102019117199A1 (de) | Fan-out-packages und verfahren zu deren herstellung | |
DE10240460A1 (de) | Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben | |
DE102019123780A1 (de) | Verfahren zum herstellen eines halbleiter-package und halbleiter-package | |
DE4113034A1 (de) | System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern | |
DE102021101010A1 (de) | Vorgehäuster chip, verfahren zum herstellen eines vorgehäusten chips, halbleitergehäuse und verfahren zum herstellen eines halbleitergehäuses | |
DE102021112657A1 (de) | Packungen mit mehreren eingekapselten Substratblöcken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |