DE69534838T2 - Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung - Google Patents
Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung Download PDFInfo
- Publication number
- DE69534838T2 DE69534838T2 DE69534838T DE69534838T DE69534838T2 DE 69534838 T2 DE69534838 T2 DE 69534838T2 DE 69534838 T DE69534838 T DE 69534838T DE 69534838 T DE69534838 T DE 69534838T DE 69534838 T2 DE69534838 T2 DE 69534838T2
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- layer
- power transistor
- thick metal
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 114
- 239000002184 metal Substances 0.000 title claims description 114
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010410 layer Substances 0.000 claims description 187
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 40
- 238000002161 passivation Methods 0.000 claims description 38
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 21
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 20
- 229910052725 zinc Inorganic materials 0.000 claims description 20
- 239000011701 zinc Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 239000012790 adhesive layer Substances 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 24
- 238000001020 plasma etching Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 229920001817 Agar Polymers 0.000 description 1
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QFSBUAQADJMBQB-UHFFFAOYSA-J [Ni+4].P(=O)([O-])([O-])P(=O)([O-])[O-] Chemical compound [Ni+4].P(=O)([O-])([O-])P(=O)([O-])[O-] QFSBUAQADJMBQB-UHFFFAOYSA-J 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000001117 sulphuric acid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48655—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48755—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Description
- Die vorliegende Erfindung betrifft vertikale Leistungstransistoren, die in Form einer integrierten Schaltung gefertigt werden.
- In vertikaler Leistungs-MOSFET-Technologie konnten außerordentlich niedrige Einschaltwiderstände durch das Abwärtsskalieren der Durchbruchspannung der Leistungsvorrichtung bzw. des Leistungsbausteins sowie durch das Hinzufügen von Graben-Gate-Strukturen erreicht werden. Mit der Entwicklung dieser Leistungs-MOSFETs mit ultra-niedrigem Einschaltwiderstand wurde die Bedeutung der Minimierung des parasitären Widerstands in der Halbleitereinheit sowie in den metallischen Zwischenverbindungen auf der Oberfläche des Halbleiterchips wieder untermauert. Diese Frage wird in einem Artikel mit dem Titel „Benefits of DMOS Voltage Scaling on Synchronous Buck Regulator Efficiency", International Symposium on Power Semiconductor Devices (1993), S. 151,
5 , erörtert. - Ein vertikaler Leistungstransistor, der in der Abbildung aus
1A in beispielhafter Ausführung dargestellt ist, ist eine Vorrichtung, in welcher der Strom von einer Oberfläche der Halbleiterscheibe vertikal zu einem Bereich in dem Inneren der Halbleiterscheibe oder auf der gegenüber liegenden Oberfläche der Halbleiterscheibe fließt. In dem in der Abbildung aus1A dargestellten MOSFET strömen Elektronen zum Beispiel aus einem Source-Bereich10 durch einen Körperbereich11 und einen leicht dotierten oder „Drift-Bereich"12 zu einem Drain-Bereich13 . Der Stromfluss wird durch ein Gate14 geregelt, das in einem Graben15 ausgebildet ist. Wenn das Gate14 eingeschaltet wird, bildet sich in dem Körperbereich11 an der Oberfläche des Grabens15 ein Kanalbereich. Ein Drain-Kontakt kann auf der unteren Oberfläche der Struktur ausgebildet werden oder in so genannten „quasivertikalen" Vorrichtungen kann der Drain-Anschluss von der oberen Oberfläche der Halbleiterscheibe zum Beispiel durch einen „Sinker" kontaktiert sein, der sich von der oberen Oberfläche der Struktur nach unten erstreckt. - Ein Kontakt mit den Source-Bereichen, die für gewöhnlich mit dem Körperbereich kurzgeschlossen werden, wird durch eine dünne Metallschicht
16 hergestellt, die häufig durch Verdampfung oder Sputtern abgeschieden wird. Die Abbildung aus1B zeigt eine Draufsicht der dünnen Metallschicht16 auf einer Halbleiterscheibe17 . Wie dies ersichtlich ist, bedeckt die dünne Metallschicht16 im Wesentlichen die ganze obere Oberfläche der Halbleiterscheibe, mit Ausnahme der für die Gate-Anschlussfläche, die für den Kontakt mit dem Gate verwendeten Busse und einen schmalen Streifen um den Perimeter der Halbleiterscheibe reservierten Positionen. Die Abbildung aus1C zeigt eine Detailansicht eines Bereichs16A der dünnen Metallschicht16 , welche offenbart, dass das Gate14 tatsächlich in einem Rastermuster gebildet wird, das die einzelnen Zellen18 umgibt, welche die frei liegenden Oberflächen des Source-Bereichs10 und des Körperbereichs11 aufweisen. Innerhalb jeder Zelle18 umgibt die frei liegende Oberfläche der Source10 die frei liegende Oberfläche des Körpers11 . - Wenn angenommen wird, dass die Metallschicht ausreichend leitfähig ist, so dass kein Spannungsabfall über die Oberfläche der Halbleiterscheibe erfolgt, so kann von einem Kurzschluss des Source-Kontakts jeder Zelle mit den anderen Source-Kontakten ausgegangen werden, d.h. dass die Zellen parallel verbunden sind, wie dies in der Prinzipskizze aus
2 dargestellt ist, wobei der Verbindungsdrahtwiderstand tatsächlich einem idealen Reihenelement entspricht, selbst wenn mehr als ein Verbindungsdraht eingesetzt wird. Bei MOSFETs mit einem Widerstand von mehreren hundert Milliohm ist diese Annahme allgemein gültig. - Diese Annahme ist jedoch bei niedrigeren Widerstandswerten nicht gültig, im Besonderen, wenn der Widerstand der MOSFETs durch eine Spannungsskalierung oder durch Graben-Gate-Technologien mit hoher Dichte reduziert wird. Wenn in Bezug auf den MOSFET
30 gemäß der Abbildung aus3A zum Beispiel die Metallschicht31 einen nicht zu vernachlässigenden Widerstand beiträgt, so muss die äquivalente Schaltung des MOSFET Widerstände aufweisen, die sich zwischen allen Source-Kontakten befinden, wie dies in der Abbildung aus3B dargestellt ist. In der Abbildung aus3B zeigt Rwire den Widerstand des Verbindungsdrahtes, und Rmetal stellt den Widerstand der Metallschicht31 zwischen allen Source-Kontakten dar. Die Transistoren (z.B. MOSFET32 ), die am weitesten von der Position des Verbindungsdrahtes entfernt angeordnet sind, weisen einen höheren Reihenwiderstand auf als die Transistoren (z.B. MOSFET33 ), die nah an dem Verbindungsdraht angeordnet sind. Folglich können die MOSFET-Zellen nicht parallel berücksichtigt werden, und die Vorrichtung weist einen höheren Einschaltwiderstand insgesamt auf, als wie dies ansonsten erwartet werden würde. - Eine Erhöhung der Dicke der Metallschicht
31 vor der Bildung der Passivierungsschicht ist keine Lösung für das Problem. Zuerst ist die Dicke, die praktisch gefertigt werden kann, auf etwa 4 μm beschränkt, und wobei es sich dabei um eine Größenordnung handelt, die um eine Größenordnung dünner ist als wie dies erforderlich wäre, um einen Graben von 60 Volt oder eine planare doppelt diffundierte (DMOS) Vorrichtung mit 30 Volt zu ignorieren. Ferner birgt die Fabrikation einer dicken Metallschicht das Risiko der Rissbildung der Passivierungsschicht in sich, wobei die Passivierungsschicht das Metall am Rand der Halbleiterscheibe überlappt (als „Übergangsabschluss" bezeichnet) oder entlang der Gate-Busse innerhalb der Vorrichtung. Die Abscheidung und das Ätzen einer dicken Metallschicht ist ebenfalls ein Problem und kann mit der Fertigungsausrüstung inkompatibel sein. Zum Beispiel leiden lange Metallabscheidungszyklen unter den Effekten der Zielüberhitzung und der Zielverarmung, was den Einsatz einer Mehrzahl von Source-Zielen erforderlich macht. Das Trockenätzen einer dicken Metallschicht setzt eine sehr dicke Schicht Photoresist (z.B. 6 μm) im Vergleich zu der normalen Dicke von etwa 1 μm voraus. Das Nassätzen einer dicken Metallschicht setzt große Metall-Metall-Zwischenabstände (z.B. 15 μm) voraus und kann Kerben („Mäusezähnchen") an den Gate-Busleitungen erzeugen. - Wie dies in der Draufsicht aus
4 dargestellt ist, wurden mehrere Source-Verbindungsdrähte eingesetzt, in dem Bestreben, den Widerstand der Metallschicht31 durch Kurzschließen auszuschließen. Wie dies jedoch in der äquivalenten Schaltung aus5 dargestellt ist, ist dies jedoch nur eine teilweise Lösung. Da jeder Verbindungsdraht einen Widerstand von 30 bis 50 mΩ aufweisen kann, kompensieren die zusätzlichen Verbindungsdrähte nicht vollständig den Widerstand der Metallschicht. Ferner kann es sein, dass das Pinout bzw. die Stiftbelegung der MOSFET-Einheit die Anzahl der gewünschten Verbindungsdrähte oder die ideale Platzierung der Drähte nicht unterbringt bzw. bereitstellt. Die resultierende Uneinheitlichkeit der Stromverteilung ist in der5 eines Artikels mit dem Titel „P-DMOSFET and TSSOP Turns On With 2.7 Vgs" von Frank Goodenough, Electronic Design, 2. Mai 1994, Seiten 89 bis 95, das hierin durch Verweis vollständig enthalten ist, dargestellt, wobei in dem Artikel der höhere äquivalente Widerstand der Halbleiterscheibe beschrieben wird. - Der der Metallschicht zuweisbare Widerstand kann einen erheblichen prozentualen Anteil des Gesamtwiderstands eines Leistungs-MOSFET berücksihtigen. Bei einem MOSFET mit 12 mΩ kann der Widerstand der Metallschicht ganze 5 mΩ des Gesamtwertes berücksichtigen.
- Das Problem ist so schwer wiegend, dass in einigen Fällen sogar extreme Lösungen versucht worden sind. Ein derartiger Ansatz ist das „Nähverbinden", das in den Abbildungen der
6A und6B dargestellt ist, wobei der Verbindungsdraht wiederholt mit der Oberfläche der Halbleiterscheibe in einem Schlangenmuster verbunden ist. Dieser Ansatz leidet unter zahlreichen Problemen. Er setzt spezielle Verbindungseinrichtungen voraus. Der Verbindungsdraht muss einer geraden Linie folgen, während die Gate-Busse vermieden werden. Dies ist in einer besonderen Halbleiterscheibe unter Umständen nicht möglich. Die Anzahl und die Winkel der Nähverbindungen sind darüber hinaus unter Umständen nicht mit einer bestimmten Einheit und einem bestimmten Pinout kompatibel, und das wiederholte Verbinden mit engen Zwischenabständen setzt die Halbleiterscheibe höheren mechanischen Belastungen als wie bei einer normalen Drahtverbindung aus. Die Mehrzahl der Bindungen verwendet ferner Verbindungen, die länger sind als normal, so dass sich der Produktionsdurchsatz verringert. - Benötigt wird somit eine einfache, kostenwirksame Technik zum Reduzieren des verteilten Widerstands der Source-Metallschicht in einem vertikalen Leistungstransistor. Die ideale Lösung würde den Zwischenabstand zwischen dem Source-Metall und dem Gate-Metal nicht beeinflussen, sie würde eine einfache Drahtverbindung mit Gold- oder Aluminiumdraht ermöglichen, und sie würde die Integrität der Passivierungsschicht an dem Rand der Halbleiterscheibe oder entlang jeder Metallstufe nicht nachteilig beeinflussen. Schließlich sollte die Lösung nicht mehr als einen Source-Verbindungsdraht voraussetzen (mit Ausnahme zur Reduzierung des Drahtwiderstands selbst), und sie sollte die Platzierung oder den Winkel des Source-Verbindungsdrahts nicht einschränken. Ein vertikaler Leistungstransistor gemäß dem vorkennzeichnenden Abschnitt des gegenständlichen Anspruchs 1 ist aus JP-A-60 225 467 bekannt.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Vorgesehen ist gemäß einem Aspekt der vorliegenden Erfindung ein vertikaler Leistungstransistor, der folgendes umfasst:
einen Chip, der ein Halbleitermaterial umfasst; eine Mehrzahl von Transistorzellen, die an dem genannten Chip angeordnet sind, wobei jede der genannten Zellen einen Source-Bereich (N+) aufweist, der sich in der Nähe einer Oberfläche des genannten Chips und mit einem Steuerelement, und mit einer Anordnung, die einen Stromfluss zwischen dem Source-Bereich (N+) und einem Drain-Bereich ermöglicht, der an einer von der genannten Oberfläche getrennten Position angeordnet ist, wobei die Höhe des genannten Stroms durch ein elektrisches Signal geregelt wird, das dem genannten Steuerelement zugeführt wird; eine dünne Metallschicht, die sich in elektrischem Kontakt mit dem genannten Source-Bereich (N+) jeder der genannten Zellen befindet; eine dicke Metallschicht, die auf der genannten dünnen Metallschicht abgeschieden ist, so dass ein niederohmiger Pfad zwischen den Source-Bereichen (N+) jeder der genannten Zellen gebildet wird; und eine Passivierungsschicht über einem Abschnitt einer oberen Oberfläche des genannten Chips, wobei die genannte Passivierungsschicht eine obere Oberfläche der genannten dicken Metallschicht nicht überlappt, wobei mindestens ein Abschnitt der genannten Passivierungsschicht unbedeckt bleibt. - In einem bevorzugten Ausführungsbeispiel kann eine verhältnismäßig dünne Adhäsions-Teilschicht direkt über der dünnen Metallschicht ausgebildet werden, gefolgt von einer dicken plattierten Teilschicht und einer verhältnismäßig dünnen Verbindungsteilschicht. Ein Draht wird an einer gewünschten Position mit der dicken Metallschicht verbunden. Die dicke Metallschicht stellt im Wesentlichen keinen Widerstand zwischen den Transistorzellen bereit, und somit wird der Gesamtwiderstand des Leistungstransistors drastisch reduziert.
- Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung ein Verfahren zur Fertigung eines vertikalen Stromflussbausteins in einem Halbleiterchip, wobei das genannte Verfahren die folgenden Schritte umfasst: das Bilden einer Anordnung von Bausteinzellen in dem genannten Chip, wobei jede der genannten Zellen durch ein Steuerelement begrenzt ist und einen Halbleiterbereich mit einer ausgesuchten Leitfähigkeit angrenzend an eine obere Oberfläche des genannten Chips aufweist; das Abscheiden einer verhältnismäßig dünnen Metallschicht über dem genannten Chip, wobei sich die genannte verhältnismäßig dünne Metallschicht in elektrischem Kontakt mit den genannten Halbleiterbereichen befindet; das Abscheiden einer Passivierungsschicht über der genannten dünnen Metallschicht; das Ätzen einer Öffnung in die genannte Passivierungsschicht, so dass ein frei liegender Bereich der genannten verhältnismäßig dünnen Metallschicht über den genannten Bausteinzellen erzeugt wird; wobei der genannte Schritt des Ätzens einer Öffnung einen Abschnitt der genannten ersten Metallschicht entlang eines Perimeters des genannten frei liegenden Bereichs hinterlässt, der durch die genannte Passivierungsschicht abgedeckt wird; das Abscheiden einer Zinkschicht auf den genannten frei liegenden Bereich und auf mindestens einen Abschnitt der genannten Passivierungsschicht; das Abscheiden einer Nickelschicht auf die genannte Zinkschicht; das Bilden einer verhältnismäßig dicken Metallschicht, so dass sich die genannte dicke Metallschicht in elektrischem Kontakt mit dem genannten frei liegenden Bereich der genannten verhältnismäßig dünnen Metallschicht befindet und so dass die genannte Passivierungsschicht an eine laterale Kante der genannten Zinkschicht anstößt, wobei die genannte verhältnismäßig dicke Metallschicht zumindest teilweise durch Plattieren gebildet wird; und das Bilden einer Goldschicht auf der genannten dicken Metallschicht bis auf eine Dicke zwischen 0,1 bis 0,3 Mikron.
- Die dicke Metallschicht kann in der Öffnung abgeschieden werden, vorzugsweise durch Abscheiden einer dünnen Adhäsions-Teilschicht und das folgende Plattieren einer dicken Metall-Teilschicht auf die Oberseite der Adhäsions-Teilschicht. Eine dünne Verbindungsteilschicht wird vorzugsweise oben auf die dicke Metall-Teilschicht abgeschieden. In dem bevorzugten Ausführungsbeispiel handelt es sich bei der Adhäsions-Teilschicht um Zink, bei der dicke plattierten Teilschicht um Nickel und bei der Verbindungsteilschicht um Gold.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Es zeigen:
-
1A eine Querschnittsansicht eines vertikalen Leistungstransistors mit einer herkömmlichen dünnen Metallschicht, die zur Herstellung eines Kontakts mit den einzelnen Zellen der Vorrichtung verwendet wird; -
1B eine Draufsicht des Leistungstransistors aus1A , und1C eine detaillierte Draufsicht auf einen Abschnitt der Metallschicht aus1B ; -
2 eine äquivalente Schaltung eines idealen Leistungstransistors; - die
3A und3B eine Draufsicht und eine äquivalente Schaltung eines Leistung-MOSFET, wobei die Abbildung aus3B den Widerstand der oberen Metallschicht zeigt; -
4 einen Leistungstransistor mit mehreren Verbindungsdrähten; -
5 eine äquivalente Schaltung des Transistors aus4 ; - die
6A und6B entsprechend Drauf- und Seitenansichten eines Leistungstransistors, wobei der Verbindungsdraht über „Naht" mit der oberen Metallschicht verbunden ist; -
7A eine Querschnittsansicht eines vertikalen Leistungs-MOSFET gemäß der vorliegenden Erfindung, wobei eine Kante der dicken Metallschicht die Passivierungsschicht überlagert; -
7B eine Draufsicht mehrerer der MOSFET-Zellen aus der Abbildung aus7A ; -
8 eine Querschnittsansicht eines alternativen Ausführungsbeispiels eines vertikalen Leistungs-MOSFET gemäß der vorliegenden Erfindung, wobei die dicke Metallschicht die Passivierungsschicht nicht überlappt; - die
9A und9B entsprechend Querschnitts- und Draufsichten eines vertikalen Leistungstransistors, wobei eine dicke Metallschicht über den Transistorzellen und der Gate-Kontaktanschlussfläche dargestellt ist; und - die
10A bis10C alternative Ausführungen von Transistorzellen, die in einem Leistungstransistor gemäß der vorliegenden Erfindung enthalten sein können. - BESCHREIBUNG DER ERFINDUNG
- Die Abbildung aus
7A zeigt eine Querschnittsansicht eines vertikalen Leistungs-MOSFET gemäß der vorliegenden Erfindung. Der Leistungs-MOSFET70 wird in einer N-Typ Epitaxialschicht71 gebildet, die auf der oberen Oberfläche eines N+ Substrats72 gewachsen wird. Der Leistungs-MOSFET70 weist einzelne Transistorzellen70A bis70D auf, die entsprechend zwischen den Gräben71A bis71E ausgebildet sind. Wie dies in der Draufsicht aus7B dargestellt ist, sind die Gräben71A bis71E in dem vorliegenden Ausführungsbeispiel in einem geradlinigen Muster ausgebildet, wobei sie in anderen Ausführungsbeispielen aber auch in einem anderen polygonalen Muster oder als eine Reihe von parallelen Gräben ausgebildet werden können. Wie dies aus der Abbildung aus7B deutlich wird, sind die Gräben innerhalb der Gates71A bis71E in der Realität in einem Raster miteinander verbunden. Die Abbildung aus7A ist entlang dem Querschnitt7A –7A vorgesehen, der teilweise in der Abbildung aus7B dargestellt ist. - Der MOSFET
70 ist ein N-Kanal-Baustein. Wenn die Spannung an dem Gate-Anschluss somit erhöht wird, fließt ein Elektronenstrom von den N+ Source-Bereichen, die an der Oberfläche der N-Epitaxialschicht71 angeordnet sind, nach unten durch einen an den Graben angrenzenden Kanal und in den Drain, der durch die Epitaxialschicht71 und das Substrat72 dargestellt ist. - Der Kontakt mit den N+ Source-Bereichen wird über eine dünne Metallschicht
73 hergestellt, die für gewöhnlich aus Aluminium besteht, wobei die Schicht auf der oberen Oberfläche der Epitaxialschicht71 ausgebildet ist. Die Dicke der dünnen Metallschicht73 liegt für gewöhnlich im Bereich von 0,8 bis 2,8 μm. Wie dies in Leistungsbausteinen üblich ist, wird der P-Körperbereich innerhalb jeder Zelle mit dem N+ Source-Bereich durch die dünne Metallschicht73 kurzgeschlossen. Eine Passivierungsschicht74 , die in dem vorliegenden Ausführungsbeispiel aus Si3N4 besteht, ist über der oberen Oberfläche des MOSFET70 ausgebildet. - Gemäß der vorliegenden Erfindung ist eine Öffnung
75 in der Passivierungsschicht74 über der dünnen Metallschicht73 ausgebildet. Eine dicke Metallschicht76 ist in der Öffnung75 ausgebildet. In dem vorliegenden Ausführungsbeispiel weist die dicke Metallschicht76 vier Teilschichten auf. Die dünne metallische Adhäsions-Teilschicht76A stellt Kontakt mit der Metallschicht73 her. Wenn angenommen wird, dass die dünne Metallschicht73 aus Aluminium besteht, kann die Adhäsions-Teilschicht76A aus Zink gebildet werden, und die Teilschicht76B kann aus Aluminium gebildet oder weggelassen werden. Die Adhäsions-Teilschicht76A ist so dünn wie möglich, jedoch dünner als 1.000 A. Alternativ kann die Teilschicht76A aus Titan bestehen, und wobei es sich bei der Teilschicht76B um Nickel handeln kann. - Auf die Oberseite der Adhäsions-Teilschichten
76A und76B wird eine dicke metallische Teilschicht76C abgeschieden, vorzugsweise mit einer Dicke im Bereich von 10 bis 30 μm. In dem vorliegenden Ausführungsbeispiel wird die dicke metallische Teilschicht76C aus Nickel gebildet. Schließlich wird eine dünne Oberflächen-Teilschicht76D auf der Oberseite der Teilschicht76C abgeschieden In dem vorliegenden Ausführungsbeispiel wird die Oberflächen-Teilschicht76D aus gold gebildet, um eine einfache Drahtverbindung mit der dicken Metallschicht76 zu ermöglichen. Alternativ kann es sich bei der dicken Teilschicht76C um Gold handeln, wobei in diesem Fall auf die Oberflächen-Teilschicht76D verzichtet werden kann. In der Abbildung aus7A ist ein Aluminiumdraht77 mit der oberen Oberfläche der Metallschicht76 verbunden. - Wie dies aus der Abbildung aus
7A ersichtlich ist, überlappt die dicke Metallschicht76 die Kanten bzw. die Ränder der Passivierungsschicht74 . Wie dies nachstehend im Text näher beschrieben wird, wird dadurch die dünne Metallschicht73 während dem Ätzen der Teilschichten76A und76B geschützt. - Die dicke Metallschicht
76 schließt durch Kurzschluss im Wesentlichen die Metallschicht73 aus, was dazu führt, dass die Transistorzellen70A bis70D parallel miteinander verbunden sind. Der Einschaltwiderstand des Leistungs-MOSFET70 insgesamt wird somit deutlich reduziert im Vergleich zu einem Ausführungsbeispiel, in dem auf die dicke Metallschicht76 verzichtet wird. - Die Abbildung aus
8 zeigt ein ähnliches Ausführungsbeispiel mit der Ausnahme, dass die dicke Metallschicht80 die Ränder bzw. Kanten der Passivierungsschicht74 nicht überlappt und stattdessen auf den Bereich der Öffnung75 begrenzt ist. Die dicke Metallschicht80 besteht aus einer Zink-Adhäsions-Teilschicht80A , einer dicken Nickel-Teilschicht80B und einer Oberflächen-Teilschicht80C aus Gold. - Es folgt eine Beschreibung eines Verfahrens zur Bildung der dicken Metallschicht
76 . Das Verfahren beginnt, nachdem die Passivierungsschicht74 gebildet worden ist. - 1. Die gleiche Maske, die zur Bildung
der Anschlussflächenöffnungen
in der Passivierungsschicht
74 verwendet wird (siehe zum Beispiel1B ), wird zur Begrenzung der Position der Öffnung75 über der dünnen Metallschicht73 verwendet, bei der es sich in dem vorliegenden Ausführungsbeispiel um Aluminium handelt. - 2. Die Passivierungsschicht
74 wird mit einem nassen chemischen oder einem trockenen Ätzmittel geätzt, so dass die Öffnung75 gebildet wird. Zum Beispiel kann reaktives Ionenätzen (RIE) verwendet werden. - 3. Die frei liegende Oberfläche
der dünnen
Metallschicht
73 wird mit Trichlorethan (TCA) entfettet, und unmittelbar vor dem folgenden Schritt wird Fluorwasserstoffsäure (HF) zum Ätzen jedes Oxids verwendet, das sich auf der frei liegenden Oberfläche gebildet hat. - 4. In Bezug auf das in der Abbildung aus
7A dargestellte Ausführungsbeispiel wird eine Zinkschicht durch Bedampfung oder Sputtern auf die obere Oberfläche der Metallschicht73 und der Passivierungsschicht74 abgeschieden. Die Zinkschicht ist vorzugsweise mehrere Monoschichten dick, und darauf folgt die Abscheidung einer dünnen Nickelschicht durch Bedampfung oder Besputtern. Die Zink- und Nickelschichten werden danach maskiert und geätzt, zum Beispiel unter Verwendung von reaktivem Ionenätzen (RIE), so dass die Teilschichten76A und76B gebildet werden. Wie dies in der Abbildung aus7A dargestellt ist, erstrecken sich die Teilschichten76A und76B über die Kanten der Passivierungsschicht74 (vorzugsweise um etwa 5 μm). Diese Überlappung wird empfohlen, um sicherzustellen, dass die dünne Metallschicht73 während dem Ätzen der Zink- und Nickelschichten oder während folgenden Ätzvorgängen oder die Nasschemikalien nicht beschädigt wird. - 5. Danach wird die dicke Nickel-Teilschicht
76C chemisch bzw. autokatalytisch auf die obere Oberfläche der dünnen Nickelschicht76B plattiert. In einem bevorzugten Ausführungsbeispiel ist die Nickel-Teilschicht76C vorzugsweise 10 bis 30 μm dick, wobei aber auch andere Dicken möglich sind. Während dem chemischen Plattierungsvorgang haftet Nickel nicht an der oberen Oberfläche der Passivierungsschicht74 . In dem veranschaulichten Ausführungsbeispiel aus8 wird eine Zinkatlösung verwendet, um eine dünne Zinkschicht chemisch zu plattieren, und die Oberfläche der Zinkschicht wird mit Schwefelsäure geätzt, vorzugsweise mehrfach, so dass eine glatte, einheitliche Zinkschicht gebildet wird. Das Ergebnis ist eine Zink-Teilschicht80A , die vorzugsweise eine Monoschicht darstellt. Dies macht das Maskieren und das Ätzen der Adhäsionsschicht überflüssig. Danach wird die dicke Nickel-Teilschicht80B chemisch auf die obere Oberfläche der Zink-Teilschicht80A plattiert. - 6. Die dicke Nickel-Teilschicht (Teilschicht
76C aus7A , Teilschicht80B aus8 ) wird chemisch plattiert unter Verwendung einer Hypophosphat-Nickellösung bis auf eine Zieldicke (z.B. 12 bis 25 μm). - 7. Die frei liegende Oberfläche der Nickel-Teilschicht wird mit Wasser gespült.
- 8. Der Wafer wird in eine Goldlösung getaucht, so dass eine dünne Goldschicht mit einer Dicke von 0,1 bis 0,3 μm auf die Nickel-Teilschicht plattiert wird.
- 9. Die Goldschicht wird mit Chlorwasserstoffsäure gereinigt.
- 10. Gold wird chemisch auf die dünne Goldschicht plattiert,
und zwar unter Verwendung einer autokatalytischen Cyanid-/Goldlösung. Das
Ergebnis ist eine Goldschicht
76D aus7A bzw.80C aus8 . - 11. Es wird ein abschließender Wasserspülvorgang ausgeführt. Nach der Anbringung der Halbleiterscheibe werden die Drähte mit dem frei liegenden Gold verbunden, vorzugsweise nahe dem Rand der Halbleiterscheibe. Es können Gold- oder Aluminiumdrähte verwendet werden.
- 12. Die Oberseite des Wafers wird danach mit Plastikfolie geschützt, und
der Wafer wird mechanisch dünner
gestaltet. Danach wird das Band entfernt. Darauf folgt das elektrische
Prüfen
der Halbleiterscheiben, woraufhin diese sortiert und auf herkömmliche
Art und Weise geritzt werden. Die Halbleiterscheiben, die die Tests
erfolgreich bestanden haben, werden ausgewählt und mit Epoxidharz an der
Einheit angebracht, und die Stifte für die Source- und Gate-Anschlüsse werden
mittels Draht mit der Source (Schichten
76 und80 ) und dem Gate (nicht abgebildet) des MOSFET verbunden. Die Einheit wird danach mit Kunststoffformstoff gefüllt oder versiegelt, und es wird der Leadframe bzw. das Stanzgitter gebildet. Alternativ kann der Chip auch ohne Einheit vorgesehen werden, wobei er zum Beispiel in einer hybriden integrierten Schaltung verwendet werden kann. Ferner können die Verbindungen zu dem Chip auf herkömmliche Art und Weise durch automatisches Filmbonden (TAB als englische Abkürzung von Tape Automated Bonding) hergestellt werden. - Weitere Informationen zu diesem Verfahren finden sich in Engineering Handbook von Lawrence Durani, 4. Ausgabe, Seite 438.
- Die Abbildungen der
9A und9B zeigen entsprechend eine Querschnittsansicht und eine Draufsicht eines Halbleiterchips90 , der eine dicke Metallschicht91 zur Verbindung mit den aktiven Zellen und eine zweite dicke Metallschicht92 zur Verbindung mit der Gate-Anschlussfläche aufweist. Die Abbildung aus9A ist im Aufriss9A-9A aus9B dargestellt. Ferner abgebildet sind die Drähte92 und93 , die mit der dicken Metallschicht91 verbunden sind, und ein Draht94 , der mit der dicken Metallschicht92 verbunden ist. - Die vorstehend beschriebenen Ausführungsbeispiele weisen zwar Leistungs-MOSFETs auf, die ein Gate mit Graben aufweisen, wobei die Grundsätze der vorliegenden Erfindung im weiteren Sinne auch auf jede Art von vertikalem Leistungstransistor anwendbar sind, der eine Anordnung von Zellen aufweist, die mit einem einzelnen Anschluss verbunden werden sollen. Zum Beispiel können die Zellen jeweils einen planaren vertikalen DMOS-Feldeffekttransistor (
10A ), einen vertikalen bipolaren Leistungstransistor (10B ) oder einen vertikalen isolierten bipolaren Gate-Transistor (IGBT als englische Abkürzung von Insulated Gate Bipolar Transistor) (10C ) aufweisen. Die einzelnen Zellen können in einem vierseitigen, hexagonalen oder jedem andersartigen Muster angeordnet sein. In Bezug auf die Abbildung aus10B wird hiermit festgestellt, dass die dicke Metallschicht76 „Finger" aufweist, die sich über die Emitter der Transistorzellen erstrecken, wodurch Platz für Metallkontakte mit dem Basisbereich in jeder Zelle ermöglicht wird. - Die vorstehende Beschreibung dient Veranschaulichungszwecken und schränkt die Erfindung nicht ein. Die Grundsätze der vorliegenden Erfindung im weiteren Sinne sind ausschließlich in den folgenden Ansprüchen definiert.
Claims (29)
- Vertikaler Leistungstransistor, der folgendes umfasst: einen Chip, der ein Halbleitermaterial umfasst; eine Mehrzahl von Transistorzellen (
70 ), die an dem genannten Chip angeordnet sind, wobei jede der genannten Zellen einen Source-Bereich (N+) aufweist, der sich in der Nähe einer Oberfläche des genannten Chips und mit einem Steuerelement, und mit einer Anordnung, die einen Stromfluss zwischen dem Source-Bereich (N+) und einem Drain-Bereich (72 ) ermöglicht, der an einer von der genannten Oberfläche getrennten Position angeordnet ist, wobei die Höhe des genannten Stroms durch ein elektrisches Signal geregelt wird, das dem genannten Steuerelement zugeführt wird; eine dünne Metallschicht (73 ), die sich in elektrischem Kontakt mit dem genannten Source-Bereich (N+) jeder der genannten Zellen befindet; eine dicke Metallschicht (76 ,80 ), die auf der genannten dünnen Metallschicht (73 ) abgeschieden ist, so dass ein niederohmiger Pfad zwischen den Source-Bereichen (N+) jeder der genannten Zellen gebildet wird; und eine Passivierungsschicht (74 ) über einem Abschnitt einer oberen Oberfläche des genannten Chips, wobei die genannte Passivierungsschicht eine obere Oberfläche der genannten dicken Metallschicht (76 ,80 ) nicht überlappt, wobei mindestens ein Abschnitt der genannten Passivierungsschicht unbedeckt bleibt, dadurch gekennzeichnet, dass die genannte Passivierungsschicht an eine laterale Kante der genannten dicken Metallschicht anstößt. - Leistungstransistor nach Anspruch 1, wobei die genannte Passivierungsschicht (
74 ) Siliziumnitrid umfasst. - Leistungstransistor nach Anspruch 1 oder 2, wobei die genannte dicke Metallschicht (
76 ,80 ) eine Adhäsions-Teilschicht (76A ,80A ) aufweist, die sich in Kontakt mit der genannten dünnen Metallschicht befindet. - Leistungstransistor nach Anspruch 3, wobei die genannte dicke Metallschicht (
76 ,80 ) eine dicke Metall-Teilschicht (76C ,80B ) aufweist, die sich in Kontakt mit der genannten Adhäsionsschicht befindet. - Leistungstransistor nach Anspruch 4, wobei die genannte dicke Metallschicht (
76 ,80 ) eine Oberflächen-Teilschicht (76D ,80C ) aufweist, die sich in Kontakt mit der genannten dicken Metall-Teilschicht (76C ,80B ) befindet. - Leistungstransistor nach Anspruch 5, wobei die genannte Oberflächen-Teilschicht (
76D ,80C ) Gold umfasst. - Leistungstransistor nach einem der Ansprüche 3 bis 6, wobei die genannte Adhäsions-Teilschicht (
76A ,80A ) Zink umfasst. - Leistungstransistor nach einem der Ansprüche 1 bis 7, wobei der genannte Leistungstransistor einen MOSFET umfasst, und wobei das Steuerelement ein in einem Graben des genannten Chips ausgebildetes Gate umfasst.
- Leistungstransistor nach Anspruch 8, wobei dieser ferner einen Gate-Anschlusspfad umfasst.
- Leistungstransistor nach Anspruch 9, wobei der genannte Gate-Anschlusspfad aus dem gleichen Material wie die genannte dicke Metallschicht gebildet wird.
- Leistungstransistor nach einem der Ansprüche 1 bis 10, wobei der genannte Leistungstransistor einen planaren, vertikalen DMOS-Feldeffekttransistor umfasst.
- Leistungstransistor nach einem der Ansprüche 1 bis 11, wobei der genannte Leistungstransistor einen vertikalen, bipolaren Transistor umfasst.
- Leistungstransistor nach einem der Ansprüche 1 bis 10, wobei der genannte Leistungstransistor einen vertikalen, isolierten Gate-Bipolartransistor umfasst.
- Vertikaler Leistungstransistor nach Anspruch 1, wobei dieser ferner einen Anschlussdraht umfasst, der mit der genannten dicken Metallschicht (
76 ,80 ) verbunden ist. - Vertikaler Leistungstransistor nach einem der Ansprüche 1 bis 14, wobei die genannte dicke Metallschicht (
76 ,80 ) eine Kante der genannten Passivierungsschicht (74 ) überlappt. - Vertikaler Leistungstransistor nach einem der Ansprüche 1 bis 14, wobei die Passivierungsschicht (
74 ) eine Kante der genannten dünnen Metallschicht (16 ,73 ) überlappt. - Leistungstransistor nach Anspruch 1, wobei die genannte dicke Metallschicht (
76 ,80 ) eine Sandwich-Konstruktion aus Nickel-, Zink- und Gold-Teilschichten umfasst. - Leistungstransistor nach Anspruch 14, wobei der genannte Anschlussdraht Aluminium umfasst.
- Leistungstransistor nach Anspruch 14, wobei der genannte Anschlussdraht Gold umfasst.
- Verfahren zur Fertigung eines vertikalen Stromflussbausteins in einem Halbleiterchip, wobei das genannte Verfahren die folgenden Schritte umfasst: das Bilden einer Anordnung von Bausteinzellen (
70 ) in dem genannten Chip, wobei jede der genannten Zellen durch ein Steuerelement begrenzt ist und einen Halbleiterbereich mit einer ausgesuchten Leitfähigkeit angrenzend an eine obere Oberfläche des genannten Chips aufweist; das Abscheiden einer verhältnismäßig dünnen Metallschicht (73 ) über dem genannten Chip, wobei sich die genannte verhältnismäßig dünne Metallschicht in elektrischem Kontakt mit den genannten Halbleiterbereichen befindet; das Abscheiden einer Passivierungsschicht (74 ) über der genannten dünnen Metallschicht; das Ätzen einer Öffnung in die genannte Passivierungsschicht (74 ), so dass ein frei liegender Bereich der genannten verhältnismäßig dünnen Metallschicht über den genannten Bausteinzellen erzeugt wird; wobei der genannte Schritt des Ätzens einer Öffnung einen Abschnitt der genannten ersten Metallschicht entlang eines Perimeters des genannten frei liegenden Bereichs hinterlässt, der durch die genannte Passivierungsschicht abgedeckt wird; das Abscheiden einer Zinkschicht (76A ) auf den genannten frei liegenden Bereich und auf mindestens einen Abschnitt der genannten Passivierungsschicht; das Abscheiden einer Nickelschicht (76B ) auf die genannte Zinkschicht; das Bilden einer verhältnismäßig dicken Metallschicht (76C ), so dass sich die genannte dicke Metallschicht in elektrischem Kontakt mit dem genannten frei liegenden Bereich der genannten verhältnismäßig dünnen Metallschicht befindet und so dass die genannte Passivierungsschicht an eine laterale Kante der genannten Zinkschicht anstößt, wobei die genannte verhältnismäßig dicke Metallschicht zumindest teilweise durch Plattieren gebildet wird; und das Bilden einer Goldschicht (76D ) auf der genannten dicken Metallschicht bis auf eine Dicke zwischen 0,1 bis 0,3 Mikron. - Verfahren nach Anspruch 20, wobei die Fläche der genannten verhältnismäßig dicken Metallschicht größer ist als die genannte Öffnung, so dass ein Abschnitt der genannten dicken Metallschicht die genannte Passivierungsschicht überlappt.
- Verfahren nach Anspruch 20, wobei die genannte verhältnismäßig dicke Metallschicht stromlos plattiert wird.
- Leistungstransistor nach einem der Ansprüche 1 bis 19 oder Verfahren nach einem der Ansprüche 21 oder 22, wobei die genannte verhältnismäßig dicke Metallschicht primär Nickel umfasst.
- Verfahren nach Anspruch 20, wobei der Schritt des Ätzens das Ätzen einer Öffnung in die genannte Passivierungsschicht für einen Gate-Anschlusspfad aufweist.
- Verfahren nach Anspruch 20, wobei der genannte Schritt des Bildens der genannten verhältnismäßig dicken Metallschicht das Abscheiden einer Metall-Adhäsions-Teilschicht auf die genannte verhältnismäßig dicke Metallschicht aufweist.
- Verfahren nach Anspruch 20, wobei der genannte Schritt des Bildens der genannten verhältnismäßig dicken Metallschicht das Abscheiden einer Oberflächen-Teilschicht über eine plattierte Schicht aufweist.
- Leistungstransistor nach Anspruch 8, wobei das genannte Substrat eine Epitaxialschicht umfasst, wobei sich die genannten Gräben in die genannte Epitaxialschicht erstrecken.
- Leistungstransistor nach Anspruch 8, wobei eine Dicke der genannten dünnen Metallschicht im Bereich von 0,8 bis 2,8 μm liegt.
- Leistungstransistor nach Anspruch 8, wobei eine Dicke der genannten dicken Metallschicht im Bereich von 10 bis 30 μm liegt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US367486 | 1994-12-30 | ||
US08/367,486 US5665996A (en) | 1994-12-30 | 1994-12-30 | Vertical power mosfet having thick metal layer to reduce distributed resistance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69534838D1 DE69534838D1 (de) | 2006-05-04 |
DE69534838T2 true DE69534838T2 (de) | 2006-10-12 |
Family
ID=23447366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69534838T Expired - Lifetime DE69534838T2 (de) | 1994-12-30 | 1995-12-29 | Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung |
Country Status (4)
Country | Link |
---|---|
US (3) | US5665996A (de) |
EP (1) | EP0720234B1 (de) |
JP (1) | JPH08255911A (de) |
DE (1) | DE69534838T2 (de) |
Families Citing this family (201)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5665996A (en) * | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
EP0746042B1 (de) * | 1995-06-02 | 2004-03-31 | SILICONIX Incorporated | Bidirektional sperrender Graben-Leistungs-MOSFET |
KR0182503B1 (ko) * | 1995-12-30 | 1999-04-15 | 김광호 | 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법 |
EP0821407A3 (de) * | 1996-02-23 | 1998-03-04 | Matsushita Electric Industrial Co., Ltd. | Halbleitervorrichtungen mit herausragenden Kontakten und Herstellungsverfahren |
US6096608A (en) * | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
JP3276003B2 (ja) * | 1997-12-15 | 2002-04-22 | 日本電気株式会社 | 半導体集積回路装置およびそのレイアウト方法 |
DE19801096B4 (de) * | 1998-01-14 | 2010-04-08 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit Grabenisolation |
US6396102B1 (en) | 1998-01-27 | 2002-05-28 | Fairchild Semiconductor Corporation | Field coupled power MOSFET bus architecture using trench technology |
WO1999044240A1 (de) * | 1998-02-27 | 1999-09-02 | Asea Brown Boveri Ag | Bipolartransistor mit isolierter gateelektrode |
US6147410A (en) * | 1998-03-02 | 2000-11-14 | Motorola, Inc. | Electronic component and method of manufacture |
DE19820816B4 (de) * | 1998-05-09 | 2006-05-11 | Robert Bosch Gmbh | Bondpadstruktur und entsprechendes Herstellungsverfahren |
US6593605B2 (en) | 1998-06-01 | 2003-07-15 | Motorola, Inc. | Energy robust field effect transistor |
US6140184A (en) | 1998-06-01 | 2000-10-31 | Motorola, Inc. | Method of changing the power dissipation across an array of transistors |
US6249041B1 (en) | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6040626A (en) * | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
US6396127B1 (en) * | 1998-09-25 | 2002-05-28 | International Rectifier Corporation | Semiconductor package |
KR100302594B1 (ko) * | 1998-10-14 | 2001-09-22 | 김영환 | 반도체패키지용부재,반도체패키지및그제조방법 |
US6936531B2 (en) * | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
US7405149B1 (en) | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
US7381642B2 (en) * | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
US6495442B1 (en) | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
US6410989B1 (en) * | 1999-01-04 | 2002-06-25 | International Rectifier Corporation | Chip-scale package |
US6307755B1 (en) | 1999-05-27 | 2001-10-23 | Richard K. Williams | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die |
US6521521B1 (en) * | 1999-06-18 | 2003-02-18 | Fu Sheng Industrial Co., Ltd. | Bonding pad structure and method for fabricating the same |
US6506672B1 (en) | 1999-06-30 | 2003-01-14 | University Of Maryland, College Park | Re-metallized aluminum bond pad, and method for making the same |
GB9917099D0 (en) * | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
US7211877B1 (en) * | 1999-09-13 | 2007-05-01 | Vishay-Siliconix | Chip scale surface mount package for semiconductor device and process of fabricating the same |
KR100379089B1 (ko) | 1999-10-15 | 2003-04-08 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US6459147B1 (en) * | 2000-03-27 | 2002-10-01 | Amkor Technology, Inc. | Attaching semiconductor dies to substrates with conductive straps |
US6521982B1 (en) | 2000-06-02 | 2003-02-18 | Amkor Technology, Inc. | Packaging high power integrated circuit devices |
US6319755B1 (en) | 1999-12-01 | 2001-11-20 | Amkor Technology, Inc. | Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe |
KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6639308B1 (en) | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
JP2001196529A (ja) * | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置及びその配線方法 |
US6284606B1 (en) * | 2000-01-18 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd | Process to achieve uniform groove depth in a silicon substrate |
JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6417088B1 (en) * | 2000-07-24 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method of application of displacement reaction to form a conductive cap layer for flip-chip, COB, and micro metal bonding |
DE60132855T2 (de) * | 2000-07-27 | 2009-02-26 | Texas Instruments Inc., Dallas | Kontaktierungsstruktur einer integrierten Leistungsschaltung |
US7271489B2 (en) | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US7372161B2 (en) * | 2000-10-18 | 2008-05-13 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US6566164B1 (en) | 2000-12-07 | 2003-05-20 | Amkor Technology, Inc. | Exposed copper strap in a semiconductor package |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US6734476B2 (en) * | 2001-06-14 | 2004-05-11 | Ixys Corporation | Semiconductor devices having group III-V compound layers |
US6528880B1 (en) * | 2001-06-25 | 2003-03-04 | Lovoltech Inc. | Semiconductor package for power JFET having copper plate for source and ribbon contact for gate |
US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
JP2003100976A (ja) * | 2001-09-27 | 2003-04-04 | Sanyo Electric Co Ltd | 半導体装置 |
US6630715B2 (en) * | 2001-10-01 | 2003-10-07 | International Business Machines Corporation | Asymmetrical MOSFET layout for high currents and high speed operation |
US6657255B2 (en) * | 2001-10-30 | 2003-12-02 | General Semiconductor, Inc. | Trench DMOS device with improved drain contact |
US6630726B1 (en) | 2001-11-07 | 2003-10-07 | Amkor Technology, Inc. | Power semiconductor package with strap |
US6646347B2 (en) * | 2001-11-30 | 2003-11-11 | Motorola, Inc. | Semiconductor power device and method of formation |
US7932603B2 (en) * | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
TW518700B (en) * | 2002-01-07 | 2003-01-21 | Advanced Semiconductor Eng | Chip structure with bumps and the manufacturing method thereof |
GB0208833D0 (en) * | 2002-04-18 | 2002-05-29 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices |
US6784505B2 (en) | 2002-05-03 | 2004-08-31 | Fairchild Semiconductor Corporation | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
US7161208B2 (en) * | 2002-05-14 | 2007-01-09 | International Rectifier Corporation | Trench mosfet with field relief feature |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US6919620B1 (en) | 2002-09-17 | 2005-07-19 | Amkor Technology, Inc. | Compact flash memory card with clamshell leadframe |
US7288845B2 (en) * | 2002-10-15 | 2007-10-30 | Marvell Semiconductor, Inc. | Fabrication of wire bond pads over underlying active devices, passive devices and/or dielectric layers in integrated circuits |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
JP4258205B2 (ja) * | 2002-11-11 | 2009-04-30 | パナソニック株式会社 | 半導体装置 |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
TW583748B (en) * | 2003-03-28 | 2004-04-11 | Mosel Vitelic Inc | The termination structure of DMOS device |
US7095103B1 (en) | 2003-05-01 | 2006-08-22 | Amkor Technology, Inc. | Leadframe based memory card |
US6879034B1 (en) | 2003-05-01 | 2005-04-12 | Amkor Technology, Inc. | Semiconductor package including low temperature co-fired ceramic substrate |
US7319277B2 (en) * | 2003-05-08 | 2008-01-15 | Megica Corporation | Chip structure with redistribution traces |
WO2004105133A1 (en) * | 2003-05-26 | 2004-12-02 | Axalto Sa | Wire bonding on in-line connection pads |
US7008825B1 (en) | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
DE10324751B4 (de) * | 2003-05-30 | 2009-01-22 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur |
US6897550B1 (en) | 2003-06-11 | 2005-05-24 | Amkor Technology, Inc. | Fully-molded leadframe stand-off feature |
US7193326B2 (en) * | 2003-06-23 | 2007-03-20 | Denso Corporation | Mold type semiconductor device |
US20050001316A1 (en) * | 2003-07-01 | 2005-01-06 | Motorola, Inc. | Corrosion-resistant bond pad and integrated device |
US6921967B2 (en) | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
US7394161B2 (en) * | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
US7678680B2 (en) * | 2004-06-03 | 2010-03-16 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
US8390131B2 (en) * | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
TWI283443B (en) | 2004-07-16 | 2007-07-01 | Megica Corp | Post-passivation process and process of forming a polymer layer on the chip |
DE102004036140A1 (de) * | 2004-07-26 | 2006-03-23 | Infineon Technologies Ag | Halbleiterbauelement |
US7521805B2 (en) * | 2004-10-12 | 2009-04-21 | Megica Corp. | Post passivation interconnection schemes on top of the IC chips |
JP4414863B2 (ja) * | 2004-10-29 | 2010-02-10 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006147700A (ja) * | 2004-11-17 | 2006-06-08 | Sanyo Electric Co Ltd | 半導体装置 |
US7721232B2 (en) * | 2004-11-29 | 2010-05-18 | Infineon Technologies Ag | Designated MOSFET and driver design to achieve lowest parasitics in discrete circuits |
DE102005019574B4 (de) * | 2005-04-27 | 2009-07-30 | Infineon Technologies Ag | Kontaktierungsanordnung für ein Halbleiterbauelement |
TWI269420B (en) | 2005-05-03 | 2006-12-21 | Megica Corp | Stacked chip package and process thereof |
US20070004116A1 (en) * | 2005-06-06 | 2007-01-04 | M-Mos Semiconductor Sdn. Bhd. | Trenched MOSFET termination with tungsten plug structures |
KR100778986B1 (ko) * | 2005-08-02 | 2007-11-22 | 산요덴키가부시키가이샤 | 절연 게이트형 반도체 장치 및 그 제조 방법 |
JP2007042817A (ja) | 2005-08-02 | 2007-02-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
DE102005044510B4 (de) * | 2005-09-16 | 2011-03-17 | Infineon Technologies Ag | Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
TWI339419B (en) * | 2005-12-05 | 2011-03-21 | Megica Corp | Semiconductor chip |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US8344524B2 (en) * | 2006-03-07 | 2013-01-01 | Megica Corporation | Wire bonding method for preventing polymer cracking |
JP4706551B2 (ja) * | 2006-05-08 | 2011-06-22 | 株式会社日立製作所 | パワー半導体素子及びパワーモジュール |
US8420520B2 (en) * | 2006-05-18 | 2013-04-16 | Megica Corporation | Non-cyanide gold electroplating for fine-line gold traces and gold pads |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
US8421227B2 (en) * | 2006-06-28 | 2013-04-16 | Megica Corporation | Semiconductor chip structure |
US7960825B2 (en) * | 2006-09-06 | 2011-06-14 | Megica Corporation | Chip package and method for fabricating the same |
US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US8193636B2 (en) * | 2007-03-13 | 2012-06-05 | Megica Corporation | Chip assembly with interconnection by metal bump |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
SG193796A1 (en) * | 2007-07-30 | 2013-10-30 | Stats Chippac Ltd | Semiconductor device and method of providing common voltage bus and wire bondable redistribution |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
TWI368286B (en) | 2007-08-27 | 2012-07-11 | Megica Corp | Chip assembly |
US7939949B2 (en) * | 2007-09-27 | 2011-05-10 | Micron Technology, Inc. | Semiconductor device with copper wirebond sites and methods of making same |
DE102007046556A1 (de) * | 2007-09-28 | 2009-04-02 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Kupfermetallisierungen |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
TWI383500B (zh) * | 2007-10-12 | 2013-01-21 | Promos Technologies Inc | 功率金氧半導體陣列 |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7800239B2 (en) * | 2007-12-14 | 2010-09-21 | Semiconductor Components Industries, Llc | Thick metal interconnect with metal pad caps at selective sites and process for making the same |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8791525B2 (en) * | 2008-02-25 | 2014-07-29 | International Rectifier Corporation | Power semiconductor device including a double metal contact |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
CN102414825B (zh) * | 2009-04-28 | 2014-12-24 | 三菱电机株式会社 | 功率用半导体装置 |
EP2256802A1 (de) | 2009-05-26 | 2010-12-01 | Nxp B.V. | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
US8330214B2 (en) * | 2009-05-28 | 2012-12-11 | Maxpower Semiconductor, Inc. | Power semiconductor device |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
DE102009045184B4 (de) * | 2009-09-30 | 2019-03-14 | Infineon Technologies Ag | Bondverbindung zwischen einem Bonddraht und einem Leistungshalbleiterchip |
TW201113993A (en) * | 2009-10-01 | 2011-04-16 | Anpec Electronics Corp | Pre-packaged structure |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8394713B2 (en) * | 2010-02-12 | 2013-03-12 | Freescale Semiconductor, Inc. | Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US9728868B1 (en) | 2010-05-05 | 2017-08-08 | Cree Fayetteville, Inc. | Apparatus having self healing liquid phase power connects and method thereof |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
JP2012028708A (ja) * | 2010-07-27 | 2012-02-09 | Renesas Electronics Corp | 半導体装置 |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
JP2012109455A (ja) * | 2010-11-18 | 2012-06-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
US8502313B2 (en) | 2011-04-21 | 2013-08-06 | Fairchild Semiconductor Corporation | Double layer metal (DLM) power MOSFET |
US8502314B2 (en) | 2011-04-21 | 2013-08-06 | Fairchild Semiconductor Corporation | Multi-level options for power MOSFETS |
US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US8716787B2 (en) * | 2012-03-27 | 2014-05-06 | Super Group Semiconductor Co., Ltd. | Power semiconductor device and fabrication method thereof |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US8963305B2 (en) * | 2012-09-21 | 2015-02-24 | Freescale Semiconductor, Inc. | Method and apparatus for multi-chip structure semiconductor package |
JP6027452B2 (ja) * | 2013-02-01 | 2016-11-16 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
JP2015204374A (ja) * | 2014-04-14 | 2015-11-16 | 株式会社ジェイテクト | 半導体装置 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
US9812380B2 (en) * | 2014-05-22 | 2017-11-07 | Microchip Technology Incorporated | Bumps bonds formed as metal line interconnects in a semiconductor device |
JP6244272B2 (ja) * | 2014-06-30 | 2017-12-06 | 株式会社日立製作所 | 半導体装置 |
JP2016040807A (ja) * | 2014-08-13 | 2016-03-24 | 株式会社東芝 | 半導体装置 |
DE102015100521B4 (de) | 2015-01-14 | 2020-10-08 | Infineon Technologies Ag | Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips |
US10439062B2 (en) * | 2016-09-09 | 2019-10-08 | Infineon Technologies Ag | Metallization layers for semiconductor devices and methods of forming thereof |
US10720380B1 (en) | 2017-06-13 | 2020-07-21 | Starlet R. Glover | Flip-chip wire bondless power device |
JP2019046991A (ja) * | 2017-09-04 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10438813B2 (en) | 2017-11-13 | 2019-10-08 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor device having one or more titanium interlayers and method of making the same |
US10566300B2 (en) * | 2018-01-22 | 2020-02-18 | Globalfoundries Inc. | Bond pads with surrounding fill lines |
JP7383881B2 (ja) * | 2019-01-16 | 2023-11-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
TWI791871B (zh) | 2019-07-19 | 2023-02-11 | 力晶積成電子製造股份有限公司 | 通道全環繞半導體裝置及其製造方法 |
TWI707438B (zh) | 2019-07-19 | 2020-10-11 | 力晶積成電子製造股份有限公司 | 電路架構 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1397424A (fr) * | 1964-03-19 | 1965-04-30 | Radiotechnique | Procédé permettant la réalisation de contacts pour dispositifs semi-conducteurs au silicium |
US4268849A (en) * | 1978-11-03 | 1981-05-19 | National Semiconductor Corporation | Raised bonding pad |
JPS5851511A (ja) * | 1981-09-22 | 1983-03-26 | Mitsubishi Electric Corp | 半導体装置の電極形成方法 |
JPS60225467A (ja) * | 1984-04-23 | 1985-11-09 | Toshiba Corp | 縦型mosゲ−ト入力半導体装置 |
US5310699A (en) * | 1984-08-28 | 1994-05-10 | Sharp Kabushiki Kaisha | Method of manufacturing a bump electrode |
JPS61210668A (ja) * | 1985-03-15 | 1986-09-18 | Toshiba Corp | 半導体装置 |
JPS62132345A (ja) * | 1985-12-04 | 1987-06-15 | Mitsubishi Electric Corp | 半導体装置 |
US5270253A (en) * | 1986-01-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device |
US5045903A (en) * | 1988-05-17 | 1991-09-03 | Advanced Power Technology, Inc. | Topographic pattern delineated power MOSFET with profile tailored recessed source |
US4767722A (en) * | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
JPS63283040A (ja) * | 1987-05-15 | 1988-11-18 | Toshiba Corp | 半導体装置 |
US4864370A (en) * | 1987-11-16 | 1989-09-05 | Motorola, Inc. | Electrical contact for an LED |
JPH01196852A (ja) * | 1988-02-02 | 1989-08-08 | Seiko Epson Corp | 半導体集積回路装置の電極配線 |
JPH01206668A (ja) * | 1988-02-15 | 1989-08-18 | Toshiba Corp | 半導体装置 |
JPH07120798B2 (ja) * | 1988-03-18 | 1995-12-20 | 三洋電機株式会社 | 縦型mosfet |
JPH0224541U (de) * | 1988-07-30 | 1990-02-19 | ||
JPH02268467A (ja) * | 1989-04-10 | 1990-11-02 | New Japan Radio Co Ltd | 半導体集積回路 |
US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
JPH03104230A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
US5023692A (en) * | 1989-12-07 | 1991-06-11 | Harris Semiconductor Patents, Inc. | Power MOSFET transistor circuit |
US5008734A (en) * | 1989-12-20 | 1991-04-16 | National Semiconductor Corporation | Stadium-stepped package for an integrated circuit with air dielectric |
JPH03278579A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体装置 |
US5321302A (en) * | 1990-07-25 | 1994-06-14 | Nec Corporation | Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency |
JPH04111324A (ja) * | 1990-08-30 | 1992-04-13 | Hitachi Ltd | 半導体装置 |
JPH04130667A (ja) * | 1990-09-20 | 1992-05-01 | Nec Ic Microcomput Syst Ltd | 半導体素子 |
US5272098A (en) * | 1990-11-21 | 1993-12-21 | Texas Instruments Incorporated | Vertical and lateral insulated-gate, field-effect transistors, systems and methods |
JP2731040B2 (ja) * | 1991-02-05 | 1998-03-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5349239A (en) * | 1991-07-04 | 1994-09-20 | Sharp Kabushiki Kaisha | Vertical type construction transistor |
JP3264517B2 (ja) * | 1991-07-04 | 2002-03-11 | シャープ株式会社 | 縦型構造へテロ接合バイポーラトランジスタ |
JPH05102143A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 半導体装置の配線形成方法 |
JPH05218036A (ja) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | 半導体装置 |
JPH0621055A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH06120292A (ja) * | 1992-10-01 | 1994-04-28 | Nec Corp | 電界効果トランジスタ |
US5315156A (en) * | 1992-11-30 | 1994-05-24 | Sgs-Thomson Microelectronics, Inc. | Transistor device layout |
US5359220A (en) * | 1992-12-22 | 1994-10-25 | Hughes Aircraft Company | Hybrid bipolar/field-effect power transistor in group III-V material system |
JP3156417B2 (ja) * | 1993-02-02 | 2001-04-16 | 松下電器産業株式会社 | 半導体素子の電極形成方法 |
JPH06296012A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
US5468688A (en) * | 1993-11-01 | 1995-11-21 | Georgia Tech Research Corporation | Process for the low temperature creation of nitride films on semiconductors |
US5473193A (en) * | 1994-01-06 | 1995-12-05 | Harris Corporation | Package for parallel subelement semiconductor devices |
US5508229A (en) * | 1994-05-24 | 1996-04-16 | National Semiconductor Corporation | Method for forming solder bumps in semiconductor devices |
US5405794A (en) * | 1994-06-14 | 1995-04-11 | Philips Electronics North America Corporation | Method of producing VDMOS device of increased power density |
US5468984A (en) * | 1994-11-02 | 1995-11-21 | Texas Instruments Incorporated | ESD protection structure using LDMOS diodes with thick copper interconnect |
US5665996A (en) * | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
-
1994
- 1994-12-30 US US08/367,486 patent/US5665996A/en not_active Expired - Lifetime
-
1995
- 1995-12-28 JP JP7353916A patent/JPH08255911A/ja active Pending
- 1995-12-29 DE DE69534838T patent/DE69534838T2/de not_active Expired - Lifetime
- 1995-12-29 EP EP95309537A patent/EP0720234B1/de not_active Expired - Lifetime
-
1997
- 1997-01-06 US US08/779,176 patent/US6066877A/en not_active Expired - Lifetime
- 1997-11-10 US US08/966,553 patent/US6043125A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0720234B1 (de) | 2006-03-08 |
US6066877A (en) | 2000-05-23 |
DE69534838D1 (de) | 2006-05-04 |
EP0720234A3 (de) | 1997-09-10 |
EP0720234A2 (de) | 1996-07-03 |
JPH08255911A (ja) | 1996-10-01 |
US5665996A (en) | 1997-09-09 |
US6043125A (en) | 2000-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69534838T2 (de) | Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung | |
DE69533691T2 (de) | Laterales Leistungs-MOSFET mit einer Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung | |
DE102006021959B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE112005001296B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit reduziertem Kontaktwiderstand | |
DE102005054872B4 (de) | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE102006031405B4 (de) | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben | |
DE102007027378B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102005049575A1 (de) | Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode | |
DE102007007142A1 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102015219183B4 (de) | Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
DE102014114004B4 (de) | Metallumverdrahtungsschicht für geformte Substrate | |
DE102019210821A1 (de) | Halbleitervorrichtung und Leistungsumsetzungsvorrichtung | |
DE10345247B4 (de) | Verwendung von Leiterbahnen als Krallkörper | |
WO2021008813A1 (de) | Bauteil und verfahren zur herstellung eines bauteils | |
DE112019005209T5 (de) | Halbleiterbauelement | |
DE102006018765A1 (de) | Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102004027176B4 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE102008051466B4 (de) | Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements | |
DE102004047306A1 (de) | Leistungs-Halbleiterbauteil | |
DE102008036285B4 (de) | Integrierte Schaltung mit einer durch einen galvanischen Prozess erzeugten Verbindung mit einem Kühlkörper und Verfahren dazu | |
EP0976156A1 (de) | Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung | |
DE212021000165U1 (de) | Halbleiterbauteil | |
DE102012108610B4 (de) | Chipmodul und Verfahren zum Herstellen eines Chipmoduls | |
DE102020106929B4 (de) | Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee | ||
8370 | Indication of lapse of patent is to be deleted |