-
Die
vorliegende Erfindung bezieht sich auf eine Telekommunikationsanlage
zum Durchschalten von Telekommunikationsverbindungen, wobei diese Anlage
ein Prozessorsystem aufweist zur Steuerung der Telekommunikationsanlage,
wobei das Prozessorsystem eine Anzahl Module aufweist, die je einen Prozessor
aufweisen, wobei die Prozessoren dazu vorgesehen sind um synchron
zueinander in einer Arbeitsmode des Prozessorsystems zu arbeiten
und wobei das Prozessorsystem einen fehlertoleranten Code benutzt,
und das Prozessorsystem weiterhin vorgesehen ist, um in einer Softwarelademode
zu arbeiten, wobei das Prozessorsystem in eine erste und eine zweite
Gruppe von Modulen aufgeteilt ist, wobei die Prozessoren der Module
der ersten Gruppe synchron zueinander arbeiten und die Prozessoren
der Module der zweiten Gruppe synchron zueinander arbeiten aber
unabhängig
von den Prozessoren der Module der ersten Gruppe, und wobei die
erste und die zweite Gruppe von Modulen einen ersten bzw. einen
zweiten Codeteil benutzen um zu arbeiten.
-
Die
vorliegende Erfindung bezieht sich weiterhin auf ein Prozessorsystem
mit einer Anzahl Module, die je einen Prozessor enthalten, wobei
die Prozessoren zur gegenseitigen Synchronbetrieb in der Arbeitsmode
des Prozessorsystems vorgesehen sind und das Prozessorsystem einen
fehlertoleranten Code benutzt.
-
Ein
in einer Telekommunikationsanlage anzuwendendes Prozessorsystem
der eingangs beschriebenen Art ist bekannt aus: "The '(4,2)
concept' fault-tolerant
computer" von Th.
Krol, "Philips Technical
Review", Heft 41,
1983/84, Nr. 1. Das in dem betreffenden Dokument beschriebene Prozessorsystem
benutzt einen (4,2) fehlertoleranten Code, der zu der allgemeinen
Klasse von (N, K) Codes gehört.
Das Ergebnis der Verwendung des fehlertoleranten Codes ist, dass
bestimmte Fehler in den Modulen detektiert und korrigiert werden
können.
Dies ergibt, dass sogar wenn bestimmte Fehler in den Modulen auftreten,
das Prozessorsystem als Ganzes nach wie vor einwandfrei funktioniert.
Dies ist äußerst wichtig,
insbesondere wenn das Prozessorsystem angewandt wird zur Steuerung
einer Telekommunikationsanlage, weil eine derartige Telekommunikationsanlage
eine nur sehr geringe Aussetzrate haben darf.
-
Eine
Telekommunikationsanlage der eingangs beschriebenen Art ist aus
dem Dokument US-A 5327418 bekannt. Dieses Dokument beschreibt eine
Telekommunikati onsanlage mit doppelten Prozessoren und doppelten
Schaltmatrizen. In jedem Teil stellt ein Prozessor die Schaltmatrix
auf eine identische Weise auf. Im Falle eines Fehlers in einem Teil
kann die Telekommunikationsanlage auf einen anderen teil umschalten
um die Wirkung nahtlos weitergehen zu lassen.
-
Ein
Problem einer derartigen Telekommunikationsanlage ist, dass diese
längere
Zeit außer
Betrieb gesetzt werden muss, wenn die neue Software in das Prozessorsystem
geladen werden soll. Dies ist äußerst nachteilig,
insbesondere in einer derartigen Telekommunikationsanlage, die dazu
entworfen ist, dass sie eine sehr niedrige Aussetzrate hat.
-
Es
ist daher u. a. eine Aufgabe der vorliegenden Erfindung, eine Telekommunikationsanlage
der eingangs beschriebenen Art zu schaffen, die nicht außer Betrieb
gesetzt zu werden braucht, wenn neue Software geladen werden soll.
-
Dazu
weist eine Telekommunikationsanlage der eingangs beschriebenen Art
das Kennzeichen auf, dass der fehlertolerante Code ein (N, K) Code von
dem "Maximum Distance
Separable"-Typ ist,
wobei N = 2K und K = 2, 3, .. und dass die erste Gruppe und die
zweite Gruppe eine gleiche Anzahl Module aufweist. Der untereinander
unabhängige
Betrieb der zwei Gruppen schafft, dass die Module jeder der zwei Gruppen
mit neuer Software geladen werden kann, während die Module der anderen
Gruppe die Überwachung
der Arbeitsaufgaben des Systems fortsetzen. Dadurch braucht das
System im Grunde nicht außer
Betrieb gesetzt zu werden, wenn die neue Software geladen wird.
Die Softwarelademode kann auch zur vorübergehenden Steigerung der
Prozessorkapazität
des Systems angewandt werden. In dem Fall übernimmt die andere Gruppe
die Arbeitsaufgaben des Systems unabhängig voneinander.
-
Eine
Ausführungsform
der Telekommunikationsanlage nach der vorliegenden Erfindung weist das
Kennzeichen auf, dass der fehlertolerante Code ein (N, K) Code von
dem "Maximum Distance
Separable"-Typ ist,
wobei N = 2K und K = 2, 3, ... ist und dass die erste Gruppe und
die zweite Gruppe eine gleiche Anzahl Module enthält. Einem
derartigen System liegt die Erkenntnis zugrunde, dass wenn ein (N,
K) .. Maximum Distance Separable" Code
angewandt wird, der Code auf Basis des durch eine beliebige Kombination
von K Modulen erzeugten Codeteils decodiert werden kann, vorausgesetzt,
dass in diesem Teil keine Fehler auftreten. Da N = 2K ist, schafft
dies die Möglichkeit,
dass man zwei Gruppen von K Modulen hat, die je unabhängig voneinander arbeiten,
während
jede Grup pe nur denjenigen Teil in Betracht zieht, der von dieser
bestimmten Gruppe erzeugt worden ist. In den einzelnen Gruppen aber
tritt nicht länger
eine Fehlerredundanz auf.
-
Eine
weitere Ausführungsform
des Systems nach der vorliegenden Erfindung weist das Kennzeichen
auf, dass die Module Decoder aufweisen zum Decodieren des Codes,
wobei die Decoder Umwandlungsmittel aufweist, die je entworfen sind
zum Decodieren des Codes, und zwar in Reaktion auf einen Codeteil,
der von K spezifischen Modulen herrührt, wobei die Decoder der
Module der ersten Gruppe und der zweiten Gruppe dazu vorgesehen
sind, um in der Softwarelademode die Umwandlungsmittel zu benutzen,
die in Reaktion auf den ersten Codeteil, erzeugt von Modulen der
ersten Gruppe und den zweiten Codeteil, erzeugt von Modulen der
zweiten Gruppe arbeiten. In der Arbeitsmode wird in den Decodern Module
gebildet, wobei diese Module fehlerfrei arbeiten. Die Wandlermittel,
die in Reaktion auf den von K fehlerfreien Modulen erzeugten Codeteil
arbeiten, werden zur Decodierung verwendet. In der Softwarelademode
werden diejenigen Wandlermittel angegeben, die in Reaktion auf den
von den Modulen dieser betreffenden Gruppe erzeugten Code arbeiten.
Dies bedeutet, dass die Decoder auf einfache Art und Weise von der
Arbeitsmode in die Softwarelademode umgeschaltet werden können.
-
Eine
weitere Ausführungsform
des Systems nach der vorliegenden Erfindung weist das Kennzeichen
auf, dass die Decoder Fehlerortungs- und -bewertungsmittel aufweisen
zum Umformen von Fehlern in der Arbeitsmode, wobei diese Fehlerortungs- und
-bewertungsmittel dazu vorgesehen sind, Fehler in der Softwarelademode
nicht anzugeben. In Reaktion auf Information, die durch diese Fehlerortungs- und
-bewertungsmittel erzeugt wird, wird in der Arbeitsmode bestimmt,
welche Wandlermittel verwendet werden. Dies wurde bereits in der
Softwarelademode bestimmt, so dass die Information, die von den Fehlerortungs-
und -bewertungsmitteln herrührt
nicht notwendig ist.
-
Ausführungsbeispiele
der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.
Es zeigen:
-
1a eine
Telekommunikationsanlage mit einem Prozessorsystem,
-
1b ein
Prozessorsystem, das entsprechend dem (4,20 fehlertoleranten Konzept
zusammen mit den Eingangs/Ausgangsanordnungen arbeiten,
-
2 eine
detaillierte Darstellung des Prozessorsystems,
-
3 einen
Decoder,
-
4a das
Prozessorsystem in der Situation, in der zwei Gruppen Module unabhängig voneinander
arbeiten,
-
4b das
Prozessorsystem in der Situation, in der es in einer sog. Einzelmode
arbeitet, und
-
5 ein
Flussdiagramm zum Laden des Prozessorsystems mit Software.
-
1a zeigt
ein vereinfachtes Blockschaltbild einer Telekommunikationsanlage 1.
Eine Telekommunikationsanlage umfasst eine Anzahl Leitungskarten 2-1 ... 2-N,
die mit den Teilnehmerleitungen A sowie mit einer anderen Telekommunikationsanlage
(PABX) verbunden sind. Derartige Leitungskarten 2 bilden
die Schnittstelle zwischen eintreffenden und ausgehenden Leitungen
in einem Schaltnetzwerk 3. Dieses Schaltnetzwerk schafft
die eigentliche Umschaltung zwischen Teilnehmerleitungen untereinander
und zwischen den Teilnehmerleitungen und anderen Telekommunikationsanlagen.
Ein Steuerteil 4 wird beispielsweise zur Steuerung des
Schaltnetzwerkes benutzt. Dieser Steuerteil 4 umfasst ein Prozessorsystem 5,
das einen fehlertoleranten Code benutzt.
-
1b zeigt
ein Prozessorsystem 5, das entsprechend dem (4,2) fehlertoleranten
Konzept arbeitet. Das Prozessorsystem umfasst Module 10, 20, 30, 40,
die unter normalen Umständen
normal funktionieren. Die Module 10, 20, 30, 40 sind
alle über
erste Gates 15, 25, 35, 45 mit
einem ersten Bus 80 und über zweite Gates 16, 26, 36, 46 mit
dem zweiten Bus 90 verbunden. Die Eingangs/Ausgangsanordnungen 120, 121, 140, 141 sind
mit diesen Bussen verbunden. Es werden zwei Busse verwendet um einen
totalen Systemausfall als Ergebnis eines Fehlers eines einzigen
Busses zu vermeiden. Die zwei Busse umfassen je vier Leitungen.
So genannte Voter 110, 111, 130, 131 werden
zwischen die Eingangs/Ausgangsanordnungen und die Busse 80, 90 eingefügt. Diese
Voter betreiben alle Leitungen des Busses, wenn die betreffende
Eingangs/Ausgangsanordnung eine Nachricht sendet. Die Voter treffen
eine Hauptentscheidung auf Basis des Zustandes der 4 Leitungen und übertragen
das Ergebnis zu der Eingangs/Ausgangsanordnung. Die Module haben
je ein drittes Gate 17, 27, 37, 47 vorgesehen
zu gegenseitigen Kommunikation und die Module sind alle mit einem
fehlertoleranten Bus 50 verbunden.
-
2 zeigt
detailliert das Prozessorsystem nach dem (4.2) Konzept. Jedes Modul 10, 20, 30, 40 umfasst
einen Prozessor 11, 21, 31, 41,
einen Speicher 12, 22, 32, 42,
einen Codierer 13, 23, 33, 43 und einen
Decoder 14, 24, 34, 44. Unter
normalen Umständen
arbeiten alle Prozessoren synchron. 8-Bit Datenwörter d, die durch zwei 4-Bit
Informati onssymbole gebildet werden können, werden von den Prozessoren
den Speichern zugeführt.
Diese Datenwörter
werden in 4-Bit Symbole C1, C2, C3, C4 von Codierern codiert, und
zwar bevor sie in dem Speicher untergebracht werden. Die Module
haben untereinander verschiedene Codierer. Die 4 Symbole zusammen
bilden ein 16-Bit Codewort. Wenn die Prozessoren die Symbole aus
dem Speicher auslesen, werden all diese Symbole zu dem fehlertoleranten
Bus 50 transportiert. Der fehlertolerante Bus 50 umfasst
4 Leitungen 51, 52, 53, 54.
In jeder Leitung wird, wie dargestellt, ein einziges Symbol untergebracht. Wenn
das Prozessorsystem in der fehlertoleranten Mode arbeitet, ziehen
die Decoder alle Symbole (als das komplette Codewort) in Betracht.
Die Decoder decodieren das Codewort in das ursprüngliche Datenwort.
-
Das
Prozessorsystem benutzt einen (4.2) Maximum Distance Separable Code.
Ein Beispiel eines derartigen Codes ist gegeben in: "The '(4,2) concept' fault-tolerant computer" von Th. Krol, "Philips Technical
Review", Heft 41,
19983/84, Nr. 1, Seiten 5 bis 8. Die Codierungsregel darin kann
mit Hilfe einer Generatormatrix aufgezeichnet werden. Zum Herausfinden
des Codewortes reicht es, nur eine Matrixmultiplikation der Generatormatrix
mit einem Spaltenvektor durchzuführen,
der aus 2 Informationssymbolen besteht, die zusammen ein Datenwort
bilden. Die Codierer führen
alle einzeln Multiplikationen einer Submatrix der Generatormatrix
mit dem Spaltenvektor durch zum Ermitteln des von ihnen zu erzeugenden
Symbols.
-
Die
Decoder werden mit dem kompletten Codewort versehen, wie oben gesehen.
Die Decoder aller Module sind identisch. In 3 ist ein
Decoder detailliert dargestellt. Ein Decoder, der geeignet ist zum
Arbeiten in einem Prozessorsystem, das entsprechend der Regel arbeitet,
die in "The '(4,2) concept' fault-tolerant computer" von Th. Krol, "Philips Technical
Review", Heft 41,
19983/84, Nr. 1, Seiten 5 bis 8 beschrieben ist, ist in dem Abschnitt
6 von "(N, K) Concept
Fault Tolerance" von
Thijs Krol, in "IEEE Transactions
on Computers" Heft
C-35, Nr 4, April 1986 beschrieben. Der Decoder umfasst eine Wandleranordnung 401,
ein Fehlerortungs-und-Bewertungsmittel 402, ein Fehlerregister 403 und
ein Moderegister 404. Die Wandleranordnung 401 umfasst
6 Wandlermittel 410, 411, 412, 413, 414, 415.
Diese Wandlermittel berechnen ein Datenwort, und zwar auf Basis
von zwei Symbole, die von dem fehlertoleranten Bus geliefert werden.
Eine Eigenschaft des (4.2) "Maximum
Distance Separable"-Codes
ist, dass das ursprüngliche
Datenwort aus jeder beliebigen Kombination von 2 fehlerfreien Symbolen
berechnet werden kann. Die Wandlermittel berechnen das Datenwort
durch Multiplikation der Symbole mit der reziproken Matrix der entsprechenden
Submatrix der Generatormatrix, mit der die Symbole von den Codierern
berechnet werden. Die Fehlerortungs-und-Bewertungsmittel 402 berechnen
einen sog. Syndrom-Vektor durch Multiplikation der Symbole mit einer
Paritätsprüfungsmatrix.
Aus dem Wert dieses Syndromvektors kann detektiert werden, welche Symbolfehler
auftreten und (unter den Umständen) um
welche Art von Fehlern es sich handelt. Dies ergibt auch, welche
Symbole fehlerfrei sind. Die Hauptdaten eines Fehlers werden in
dem Fehlerregister 403 gespeichert. Wenn ein einziges Symbol
nach wie vor Fehler enthält,
kann entschieden werden, dass die Fehlerortungs-und-Bewertungsmittel 402 dieses Symbol
streichen. Dies wird in das Moderegister eingeschrieben. Die Wandleranordnung 401 wird
darüber
informiert, welche Symbole fehlerfrei sind. Auf Basis dieser Information
kann entschieden werden, welche Wandlermittel zum Zuführen des
Datenwortes zu dem Prozessor verwendet werden. Die genaue Prozedur
der Umwandlung von Symbolen in Datenwörter und die Fehlerortung-und-Bewertung
ist in dem genannten Paragraphen 6 von "(N, K) Concept Fault Tolerance" von Thijs Krol,
in "IEEE Transactions
on Computers" Heft
C-35, Nr 4, April 1986 beschrieben.
-
Beispiele
von Fehlern die von dem Prozessorsystem, das nach dem 4.2-Konzept arbeitet,
detektiert und korrigiert werden können sind:
- – das Auftreten
einer beliebigen Anzahl Bitfehler in einem einzigen Symbol,
- – das
Auftreten von Einbitfehlern in zwei verschiedenen Symbolen,
- – das
Auftreten eines Einbitfehlers in einem Symbol, wenn bekannt ist,
dass das andere Symbol völlig
falsch ist.
-
Nachstehend
wird beschrieben, wie das Prozessorsystem funktioniert, wenn neue
Software geladen wird. Das Prozessorsystem wird dann in zwei Gruppe
aufgeteilt. Die erste Gruppe wird durch die ersten zwei Module 10, 20 gebildet
und die zweite Gruppe wird durch die anderen zwei Module 30, 40 gebildet.
Die erste Gruppe wird über
eine Eingangs/Ausgangsanordnung 120 mit Software versehen.
Die zweite Gruppe übernimmt
die Arbeitsaufgaben. Die unabhängige
Wirkung der Gruppen wird als die Softwarelademode bezeichnet. Die
zweite Gruppe kommuniziert mit den Eingangs/Ausgangsanordnungen,
die mit dem zweiten Bus 90 verbunden sind. Die Module werden über eine
Eingangs/Ausgangsanordnung mit einem Befehl versehen, der von einem Operator
gegeben wird. Dieser Befehl wird dem Moderegister aller Decoder
zugeführt.
Dies bedeutet, dass die Fehlerortungs-und-Bewertungsmittel nicht länger Fehler
angeben und es bedeutet weiterhin, welche Symbole von dem Decoder
berücksichtigt werden
müssen
um das ursprüngliche
Datenwort wiederherzustellen. 4a zeigt
das Prozessorsystem in der Situation, in der die erste Gruppe Module 10, 20 und
die zweite Gruppe Module 30, 40 unabhängig voneinander
arbeiten. Die Prozessoren der zwei Gruppen erzeugen verschiedene
Datenwörter d1,
d2. Die Symbole c'1,
c'2 werden von den
Codierern der ersten Gruppe erzeugt, und zwar auf Basis des ersten
Datenwortes d1 und die Symbole c''3, c''4 werden von den Codierern der zweiten
Gruppe erzeugt, und zwar auf Basis des anderen Datenwortes d2. Diese
Datenwörter
werden von den Decodern dadurch wiederhergestellt, dass die Symbole,
die von den eigenen Gruppen herrühren,
berücksichtigt
werden. 4a zeigt schematisch mit Hilfe
gezogener Linien von dem fehlertoleranten Bus zu einem Decoder,
den Decoder der Symbole berücksichtigt
und mit Hilfe gestrichelter Linien einen Decoder, der keine Symbole
berücksichtigt.
-
Der
Befehl stellt die Decoder 14, 24 der ersten Gruppe
derart ein, dass nur die Symbole an den ersten zwei Leitungen 51, 52 des
fehlertoleranten Busses 50 berücksichtigt werden. In diesen
Decodern wird das den Prozessoren zuzuführende Datenwort durch die
Wandlermittel 410 berechnet, die auf Basis der Symbole
c'1 und c'2 arbeiten. Der Befehl stellt
die Decoder 34, 44 der zweiten Gruppe derart ein,
dass sie die Symbole an den anderen zwei Leitungen 53, 54 des
fehlertoleranten Busses 50 berücksichtigen. Auf diese Art
und Weise wird in diesem Decodern das zuzuführende Datenwort von den Wandlermitteln 415 auf
Basis der Symbole c''3 und c''4 berechnet. In keiner der beiden Gruppen
tritt noch Fehlertoleranz auf. In der Softwarelademode werden die
Fehlerortungs-und-Bewertungsmittel 402 derart eingestellt,
dass sie nicht länger
Fehler angeben.
-
Auch
die Eingangs/Ausgangsanordnungen werden derart eingestellt, dass
sie das Prozessorsystem in der Softwarelademode arbeiten lassen. Die
erste Gruppe mit Software geladener Module kommuniziert mit der
Eingangs/Ausgangsanordnung 120 an dem ersten Bus 80 über die
ersten Gates 15, 25 dieser Module. Die zweite
Gruppe Module, welche die Arbeitsaufgaben übernimmt, kommuniziert mit den
Eingangs/Ausgangsanordnungen 140, 141 an dem zweiten
Bus 90 über
die zweiten Gates 36, 46 dieser Module. Die Module
der ersten Gruppe ignorieren Nachrichten, die an ihren zweiten Gates 16, 26 eintreffen.
Sie senden überhaupt
keine Nachrichten über
diese zweiten Gates. Die Module der zweiten Gruppe ignorieren Nachrichten,
die an ihren ersten Gates 35, 45 eintreffen. Sie senden überhaupt
keine Nachrichten über
diese ersten Gates. Die Voter werden durch den von dem Operator
gegebenen Befehl gesetzt, so dass sie den richtigen Eingangs/Ausgangsanordnungen
den Spannungspegel an den Leitungen der Gruppe von Modulen zuführen, mit
denen die betreffenden Eingangs/Ausgangsanordnungen kommunizieren.
-
Das
Prozessorsystem kann auch in einer sog. Einzelmode arbeiten. In
dieser Mode arbeiten alle Module synchron. Die Decoder aller Module
benutzen dieselben zwei Symbole zur Wiederherstellung des Datenwortes.
Die anderen zwei Symbole werden von allen Decodern ausgeschaltet.
Dadurch gibt es keine Fehlertoleranz, auch nicht in der Einzelmode. 4b zeigt
das Prozessorsystem in der Einzelmode, wobei alle Decoder Symbole
c1, c2 benutzen, die von der ersten Gruppe Module 10, 20 erzeugt
sind und die Symbole c3, c4, die von der zweiten Gruppe Module 30, 40 erzeugt
sind, ausschalten. Die Zeichnung zeigt schematisch mit Hilfe gezogener Linien
von dem fehlertoleranten Bus die Symbole, die von einem Decoder
berücksichtigt
werden und mit Hilfe der gestrichelten Linien die Ausschaltung von Symbolen
durch den Decoder. In der in 4b dargestellten
Situation ist es nicht notwendig, dass die Speicher 32, 42 der
zweiten Gruppe Module 30, 40 dieselbe Software
haben wie die Speicher 12, 22 der ersten Gruppe
Module 10, 20. Die von der zweiten Gruppe Module 30, 40 erzeugten
Symbole werden aus diesem Grund gestrichen. In der in 4b dargestellten
Situation arbeiten alle Module mit der in den Speichern 12, 22 der
ersten Gruppe Module 10, 20 vorhandenen Software.
-
5 zeigt
ein Flussdiagramm der Ladung des Prozessorsystems mit neuer Software.
Es wird die Situation vorausgesetzt, dass die Prozessoren in der
Arbeitsmode arbeiten und alte Software haben, die ersetzt werden
soll (201). Daraufhin wird auf einen von einem Operator
gegebenen Befehl die Softwarelademode (202) umgeschaltet.
Wie oben beschrieben, arbeiten die zwei Gruppen nun einzeln und
ohne Fehlertoleranz. Die erste Gruppe Module 10, 20 wird
mit neuer Software versehen, während die
zweite Gruppe von Modulen 30, 40 die Arbeitsaufgaben übernehmen.
Wenn die Software völlig
geladen worden ist, wird in eine Einzelmode umgeschaltet, in der
die Decoder aller Module 10, 20, 30, 40 auf
Basis der von der ersten Gruppe Module 10, 20 (203)
erzeugten Symbole arbeiten. Dies bedeutet, dass das Prozessorsystem
nun mit der in den Speichern der ersten Gruppe Module 10, 20 geladenen Software
arbeitet. Daraufhin wird getestet, ob die neue Software einwandfrei
funktioniert (204). Dies wird auf einfache Art und Weise
dadurch effektuiert, dass nach einer bestimmten Zeit geprüft wird,
ob Fehler aufgetreten sind. Sollten keine Fehler aufgetreten sein,
so wird neue Software von der ersten Gruppe Module 10, 20 in
die zweite Gruppe Module 30, 40 (205)
kopiert. Danach wird in die normale Mode (206) umgeschaltet,
in der die Module synchron und mit Fehlertoleranz arbeiten. Das
Prozessorsystem funktioniert nun mit der neuen Software (207).
-
Sollte
die neue Software keine Fehler aufweisen, so wird in eine andere
Einzelmode (208) umgeschaltet, in der die Decoder aller
Module 10, 20, 30, 40 auf Basis
der von der zweiten Gruppe Module 30, 40 erzeugten
Symbole funktionieren. Dies bedeutet, dass das Prozessorsystem nicht
mit der in den Speichern der zweiten Gruppe Module 30, 40 vorhandenen
Software arbeitet. Diese Gruppe Module enthält die alte Software, die dennoch
zu dem Zeitpunkt durchgeführt
wird, an den in die Softwarelademode umgeschaltet wurde. Daraufhin
wird die alte Software in die erste Gruppe Module 10, 20 (209)
kopiert. Danach wird in die normale Fehlertoleranzmode (210)
umgeschaltet. Das Prozessorsystem arbeitet nun wieder mit der alten
Software (211). Dadurch aber, dass zunächst die neue Software getestet
wird, wird vermieden, dass das Prozessorsystem eine lange Periode
außer
Betrieb ist, wenn Fehler in der neuen Software auftreten.
-
5
- 201
- alte
Software Version
- 202
- Umschaltung
in die Dual-Mode Module 30 und 40: Umschaltung
ARBEI Module 10 und 20: Laden mit neuer Software
- 203
- Umschaltung
in die Einzelmode: Benutzung Symbole C1, C2, erzeugt von den Modulen 10 und 20
- 204
- Funktioniert
neue Software einwandfrei?
- 205
- Kopieren
neuer Software von Modulen 10 und 20 in die Module 30 und 40
- 206
- Umschaltung
in die normale Mode
- 207
- Neue
Softwareversion
- 208
- Umschaltung
in die Einzelmode: Benutzung Symbole C1, C2, erzeugt von den Modulen 10 und 20
- 209
- Kopieren
alter Software von Modulen 30 und 40 in die Module 10 und 20
- 210
- Umschaltung
in die normale Mode
- 211
- Alte
Softwareversion