DE69531926T2

DE69531926T2 - Mikrospiegel-Vorrichtung mit Herstellungsfehlern sowie Verfahren zu ihrem Betrieb

Info

Publication number: DE69531926T2
Application number: DE69531926T
Authority: DE
Inventors: Rohit L. Bhuva
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1994-11-30
Filing date: 1995-11-30
Publication date: 2004-05-19
Anticipated expiration: 2015-12-01
Also published as: KR960018639A; JPH08227044A; EP0715199A2; EP0715199A3; DE69531926D1; US5610624A; EP0715199B1; TW303447B

Description

Diese Erfindung betrifft im allgemeinen räumliche Lichtmodulatoren (SLMs), speziell solche, die als Verformbare-Spiegel-Vorrichtungen (DMD) bekannt sind und insbesondere eine Mikrospiegelvorrichtung wie in dem Oberbegriff des Anspruches 1 definiert, sowie das Verfahren zum Betreiben einer solchen Vorrichtung.
Hintergrund der Erfindung
Räumliche Lichtmodulatoren (SLMs) sind Vorrichtungen, die einfallendes Licht in räumliche Lichtraster entsprechend einem elektrischen oder optischen Eingang modulieren. Das einfallende Licht kann in seiner Phase, Intensität, Polarisation oder Richtung moduliert werden.
Die Lichtmodulation kann durch eine Vielzahl von Materialien erzielt werden, die vielfältige elektrooptische oder magnetooptische Effekte bereitstellen, und durch Materialien, die Licht durch Oberflächenverformung modulieren. SLMs werden in zahlreichen Anwendungen in Gebieten der optischen Informationsverarbeitung, bei Projektionsdisplays und beim elektrostatischen Drucken verwendet. Verwiesen sei hier auf die veröffentlichte Europäische Patentschrift 0,332,953; das U.S.-Patent 5,079,544 mit dem Titel „Standard Independent Digitized Video System" von DeMond et al. und auf die veröffentliche Europäische Patentschrift 0,433,981.
Der SLM kann binär sein, so dass jedes Pixelelement einer Fläche oder eines linearen Feldes einen verbiegbaren Balken aufweist, der so ansteuerbar ist, dass er einen von zwei Zuständen annimmt. Das Pixelelement kann „ausgeschaltet" sein und kein Licht an den Empfänger abgeben. Umgekehrt kann das Pixelelement „eingeschaltet" sein und Licht mit maximaler Intensität an den Empfänger abgeben. Ein solcher SLM ist als digitale Mikrospiegelvorrichtung (DMD) mit einem als verbiegbaren Balken ausgeführten Spiegelelement bekannt. Um eine bessere Wahrnehmung von Zwischenstufen von Licht durch den Betrachter zu erreichen, können verschiedene Impulsbreitenmodulationsverfahren verwendet werden. Ein Modulationsverfahren ist in der Europäischen Patentschrift 0,507,270 beschrieben.
Ein existierendes DMD Pixel-Ladungsverfahren benötigt mindestens eine Speicherzelle pro Pixelelement. Wenn die Zahl der Pixel pro Fenster ansteigt, führen die Speicheranforderungen für eine solche SLM-Vorrichtung zu erhöhten Kosten und einer reduzierten Produktionsausbeute. Gegenwärtig werden lineare Feldanordnungen mit 64 × 7056 Pixel und flächige Feldanordnungen mit 1000 × 2000 Pixel entwickelt. Eine Verbesserung dieses Verfahrens ist das Zeitmultiplexen einer Speicherzelle bezüglich einer zu einer Gruppe zusammengefassten Mehrzahl von Pixeln. Dieses Verfahren ist auch als Einzelrücksetzen bekannt, wobei jedes Pixel der Pixelgruppe individuell zurückgesetzt (adressiert) werden kann, um Daten von einer zugeordneten Speicherzelle selektiv zu laden. In einer Ausführungsform können vier Pixel mit einer einzelnen Speicherzelle verbunden sein, wobei die Inhalte dieser Speicherzelle verwendet werden, um die Position der Pixel, die der Speicherzelle zugeordnet sind, selektiv anzusteuern. Da nur jeweils ein Pixel angesteuert werden kann, führt das zu dem Verfahren, das als Einzel-Rücksetz-Steuerung bekannt ist. Für eine weitere Erörterung dieses Verfahrens wird hier auf die Europäische Patentschrift 0,610,665 Bezug genommen.
Diese Spiegel in einem DMD-artigen Feld sind dicht angeordnet und können eine Breite von etwa 17 μm haben. So hat auch die unter den Pixelspiegeln angeordnete, zugeordnete Adress- und Steuerschaltung entsprechend kleine Ausmaße. Zum Beispiel können Schaltungsleitungen in einem Halbleiter-SLM Leitungsbreiten im Bereich von einem Mikrometer und einen Abstand zu einer benachbarten Leitung von annähernd einem Mikrometer haben. Sogar bei verbesserten Halbleiterproduktionsverfahren können Kurzschlüsse zwischen den Leitungen gelegentlich vorkommen.
In diesem Zusammenhang wird auf US-A-5 369 620 verwiesen, welche eine dynamische Speichervorrichtung mit wahlfreiem Zugriff umfasst, die einen Spaltenselektor aufweist, um Datenleitungen, die mit Bitleitungen verbindbar sind, auszuwählen. Um auf einem Halbleiterchip Platz zu sparen, wird vorgeschlagen, über selektiv vorgeladene Datenleitungen, die parallel zu Bitleitungen über Schaltungskomponenten angeordnet sind, Datenbits zwischen einem Schreib-/Lese-Verstärker und einer Abtasteinheit treiben zu lassen.
Während stabile Produktionsverfahren implementiert werden können, die bekanntlich zu einer hohen Ausbeute an Halbleiterbausteinen mit einem Minimum an Defekten führen, müssen Halbleiterbausteine ebenfalls so gestaltet sein, dass die Wahrscheinlichkeit von Fehlern oder Leitungsfehlern, die während des Herstellungsverfahrens auftreten können, reduziert wird.
Zusammenfassung der Erfindung
Diese Erfindung umfasst einen SLM mit ausgefeilten Steuer- und Adress-Schaltungsleitungen. Insbesondere umfasst diese Erfindung eine Mikrospiegelvorrichtung des vorbezeichneten Typs und die Merkmale des kennzeichnenden Teils des Anspruchs 1. Ein technischer Vorteil dieser Erfindung ist ein SLM, welcher sicherstellt, dass bestimmte Herstellungsfehler in einem zugeordneten Pixel eher dazu führen, dass er „ausgeschaltet" als „eingeschaltet" ist. Diese Erfindung findet Verwendung in SLMs, bei denen ein „Off"-Fehler gegenüber einem „On"-Fehler bevorzugt ist, weil, wenn sie in einen Bildschirm, wie zum Beispiel in ein Projektionsfernsehgerät, eingebaut sind, dem Betrachter der „Off"-Fehler (schwarzes Pixelbild) weniger auffällt als der „On"-Fehler (weisses Pixelbild), oder falls sie in einem Drucker eingebaut sind, ein „On"-Fehler keine schwarze Linie über dem gedruckten Bild erzeugt.
Daten transportierende Leitungen werden überspannt von Adresselektrodenleitungen, wobei diese Adresselektrodenleitungen mit einer Gruppe oder einer Reihe von Adresselektroden verbunden sind, die die Verformung eines zugeordneten Verformungselement steuern, wie z. B. ein Spiegel in einer DMD-Vorrichtung. Mit dieser Gestaltung führen Kurzschlüsse, welche zwischen zwei beliebigen nebeneinander liegenden Leitungen auftreten können, nicht dazu, dass die Adresselektrodenleitungen miteinander kurzgeschlossen werden, was andernfalls, abhängig von den Daten auf der Daten transportierenden Leitung, die Entstehung entweder eines „Off- oder eines „On"-Pixelfehlers begünstigen würde.
Gemäß dieser Erfindung umfasst ein Verfahren zum Betreiben einer Mikrospiegelvorrichtung die Schritte des Anspruchs 7. Die Daten transportierenden Leitungen werden mit einem Spannungspotential geladen, das dem „Off"-Pixelzustand nach dem Laden einer Speicherzelle entspricht, die einem oder mehreren Pixeln zugeordnet ist, bevor der Spiegel eingestellt ist. Dies stellt sicher, dass, falls ein Kurzschluss zwischen einer der Daten transportierenden Leitungen und einer Adresselektrodenleitung auftritt, der/die der kurzgeschlossenen Elektrodenleitung zugeordnete/n DMD-Spiegel als ein „Off"-Fehler und nicht als ein „On"-Fehler" erscheint/erscheinen. Diese Erfindung erhöht die Ausbeute von DMD-Silizium mit akzeptierbaren Fehlern erheblich.
Kurzbeschreibung der Zeichnung
Diese Erfindung wird nun weiter beispielhaft mit Bezug auf die beiliegenden Zeichnungen beschrieben, in denen:
1 ein Blockschaltbild eines Teiles einer SLM-Feldanordnung ist, die über Speicherzellen verfügt, die mit Gruppen von Pixelelementen verbunden sind;
2 eine Speicherzelle mit einem Fan-Out von vier Pixel darstellt;
3 einen bistabilen Betrieb eines Spiegelelements eines SLM vom DMD-Typ zeigt; und
4 eine Anordnung von Daten- oder Bit-Leitungen und Adresselektrodenleitungen, welche Steuersignale an die Pixel adressierenden Elektroden senden, zeigt, wobei das Einstellen der Spannung an diesen Adresselektroden die Verformung des zugeordneten, darüber platzierten Spiegelelements, im adressierten Zustand phantomartig gezeigt, bestimmt.
Ausführliche Beschreibung der Erfindung
Bezugnehmend auf 1 wird dort ein Blockdiagramm eines Teils einer monolithischen SLM-Feldanordnung 10 gezeigt. Die Feldanordnung 10 hat eine Mehrzahl von Pixelelementen 11, die durch die zugeordneten Speicherzellen 12 und durch die Rücksetzleitungen 13 gesteuert werden. Nur eine geringe Zahl der Pixelelemente 11 und ihrer zugeordneten Steuerschaltkreise sind zum Zwecke der Erläuterung dargestellt. Eine typische SLM-Feldanordnung 10 hätte Tausende solcher Elemente 11 und Speicherzellen 12 und zugeordnete Rücksetzleitungen 13. Flächige Feldanordnungen von 1000 mal 2000 Pixel und lineare Feldanordnungen von 64 mal 7056 Pixel befinden sich in der Entwicklung. 1 zeigt, wie jede Speicherzelle 12 eine einzige Gruppe von Pixelelementen 11 ansteuert, in dem sie ein Zeitmultiplex- oder ein Einzel-Rücksetz Adressierungsschema verwendet. Während jede gezeigte Speicherzelle 12 nur eine einzige Gruppe von vier Pixelelementen 11 steuert, könnte jede Speicherzelle 12 Gruppen von vier oder mehr Pixelelementen 11 mit einem geeigneten Zeitmultiplexverfahren ansteuern, das notwendig ist, um diese Pixel für jedes Fenster einer zugeordneten Ausgabeeinheit richtig zu adressieren und zu steuern. Solche Ausführungen liegen im Bereich dieser Erfindung.
Zum Zwecke dieser Beschreibung ist der SLM 10 eine Vorrichtung, die als digitale Mikrospiegelvorrichtung (DMD) bezeichnet wird. DMDs sind dichte Feldanordnungen von kleinen mikromechanischen Spiegelelementen, welche moduliert werden können, damit sie dem Betrachter eine Anzeige, die durch die DMD erzeugt wird, unter Wahrnehmung einer variierenden Intensität vermitteln, oder in einem Drucker verwendet werden können, um ein Druckmedium zu belichten. Ein Beispiel für eine DMD ist jene von Texas Instruments Incorporated, Dallas (Texas) Hergestellte. Jedoch ist diese Erfindung nicht begrenzt auf den Einsatz von SLMs 10 in DMDs und kann in anderen Typen von SLMs mit adressierbaren Pixelelementen genutzt werden, z. B. in Flüssigkristallbildschirmen (LCDs).
In dem vorangegangenen, als Querverweis genannten Zeitmultiplex-Steuerungsschema steuert die Rücksetz-(Adress)-Leitung 13 den Zeitpunkt, an dem die zugeordneten Pixelelemente 11 ihren Auslenkzustand, abhängig vom Inhalt der zugeordneten Speicherzellen 12, ändern. Gleichzeitig, als Antwort auf ein Rücksetzsignal auf der jeweiligen Leitung 13, ändert sich der Auslenkzustand der Pixelelemente 11 oder bleibt gleich, in Abhängigkeit von den in der zugeordneten Speicherzelle 12 gespeicherten Daten. Mit anderen Worten, die Pixelelemente 11 behalten ihren aktuellen Auslenkzustand so lange bei, bis sich die von ihrer zugeordneten Speicherzelle 12 an ihre Adresseelektrode gelieferten Daten ändern, und nehmen dann ihren nächsten Auslenkzustand als Funktion des Inhaltes der zugeordneten Speicherzelle nach dem Empfang eines Rücksetzsignals von der Leitung 13 an.
Zum Zwecke der Beschreibung dieser Erfindung ist jedem Pixelelement 11 in der Reihe der vier Pixelelemente eine Speicherzelle 12 zugeordnet, wobei jedem Pixel 11 jeweils eine der vier Rücksetzleitungen 13 zugeordnet ist. So kann jedes Pixelelement 11 der Reihe seinen Auslenkzustand bezüglich eines anderen Pixelelementes 11 derselben Reihe zu verschiedenen Zeiten als Funktion seiner Rücksetzleitung ändern.
2 zeigt eine Reihe von vier Pixelelementen 11, die ihnen zugeordneten Speicherzellen 12 und Rücksetzleitungen 13 und die zugehörigen Verbindungen. Jedes Pixelelement 11 ist hinsichtlich der Rücksetzleitung gekennzeichnet, mit der es verbunden ist, beispielsweise ist Pixelelement 11(A) mit der Rücksetzleitung 13(A) verbunden, und so weiter. Jedes Pixel 11 ist damit einem Paar von Halbleiteradresselektroden 20 und 22 zugeordnet (siehe 4), die mit der zugehörigen Speicherzelle 12 verbunden sind. Dadurch wird entweder ein Wert „Eins" oder ein Wert „Null" an die Pixelelemente 11 geliefert. Wenn die Speicherzelle 12 geschaltet wird, d. h. veranlaßt wird, ihren gespeicherten Wert zu senden, wird dieser Wert an die Adresselektroden 20 und 22 aller Pixelelemente 11 gesendet, die mit der Speicherzelle 12 verbunden sind. Jedoch ist ein Signal an der dem Pixelelement 11 zugeordneten Rücksetzungsleitung 13 notwendig, um dieses Pixelelement 11, abhängig vom Wert der zugeordneten Speicherzelle 12, zum Wechsel oder zur Beibehaltung seines Auslenkzustandes zu veranlassen.
Bezugnehmend auf 3 ist eine Querschnitts-Darstellung des Signalpixelelements 11 einer typischen DMD vom Typ SLM 10 gezeigt. Räumliche Lichtmodulation wird durch einen Reflektorspiegel 31 bereitgestellt, der in eine von zwei Richtungen kippt. Die zwei stabilen Zustände des Spiegel 31 sind mittels gepunkteter Linien angegeben. In den stabilen Spiegelpositionen hat sich ein Ende des Spiegels 31 auf eine von zwei Landungselektroden 32 zu bewegt. Die zwei Adresselektroden 20 und 22 sind mit den Ausgängen V₁ und V₂ der Speicherzelle 12 verbunden, deren Fan-Out das Pixelelement 11 (siehe 2) umfasst. Eine Rücksetzspannung wird an den leitenden Spiegel 31 mittels leitender Spiegelaufhängungen 34 angelegt, die mit der Rücksetzleitung 13 über leitende Halterstifte (nicht dargestellt) verbunden sind. Die Adresselektroden 20 und 22 werden genutzt, um eine Spannungsdifferenz anzulegen, so dass ein Ende des Spiegels 31 von der darunter liegenden Adresselektrode mit dem größtmöglichen Potential elektrostatisch angezogen wird. Die Rücksetzspannung am Spiegel 31 bestimmt, ob der Spiegel 31 über ein ausreichend großes Potential bezüglich einer der Elektroden 20 oder 22 verfügt, um tatsächlich zur entsprechenden Landungselektrode 32 zu schwenken. Folglich sind die Pixelelektroden 20 und 22 über die Speicherzelle 12 „geladen" und der Spiegel 31 wird durch die voreinstellende Rücksetzleitung 13 zurückgesetzt. Wenn der Spiegel 31 in eine gewählte Richtung geneigt wird, wie zum Beispiel in Richtung auf eine Ausgabeeinheit, richten die Pixelelemente das Quellen-Licht darauf und sind damit eingeschaltet; im anderen Falle wird er so geneigt, dass das Licht irgendwo anders hin gerichtet wird, wie zum Beispiel in eine Lichtfalle, und sind damit ausgeschaltet.
Bezugnehmend auf die 4 wird eine Draufsicht auf vier Pixelelemente 11A–11D gezeigt, wobei die zugeordneten Spiegel 31 entfernt wurden. Eine Speicherzelle 12 speichert und sendet Daten an die Adresselektroden 20 und 22 der zugeordneten vier Pixel, wobei der Spiegel 31 um die Achse „A" schwenkbar ist. Bei 40 und 42 erkennt man ein Paar längliche, Daten oder Bit transportierende Ätzbereiche, die sich parallel und eng zueinander benachbart erstrecken. Der Ätzbereich 40 wird als Bit-Ätzbereich bezeichnet, und der komplementäre Ätzbereich 42 als Bit-Ätzbereich bezeichnet. Die überspannenden Daten-Ätzbereiche 40 und 42 sind ein Paar länglicher Adresselektroden-Ätzbereiche, mit 44 und 46 bezeichnet. Der Adresselektroden-Ätzbereich 44 wird als der E-Ätzbereich bezeichnet und der gegenüberliegende, komplementäre Adresselektroden-Ätzbereich 46 wird als E-Ätzbereich bezeichnet. Der Adresselektroden-Ätzbereich 44 ist durch jeweilige Durchgangsöffnungen 48 mit jeder Pixeladresselektrode 20 verbunden und der Adresselektroden-Ätzbereich 46 ist durch jeweilige Durchgangsöffnungen 52 mit jeder Pixeladresselektrode 22 für die Gruppe der vier Pixel 11 verbunden, wie gezeigt. So steht jeder Adresselektroden-Ätzbereich 44 mit jeder Pixeladresselektrode 20 und jeder Adresselektroden-Ätzbereich 46 mit jeder Pixeladresselektrode 22 in elektrischer Verbindung.
Die Speicherzelle 12 ist eine Zelle mit sechs Transistoren, die schematisch als ein Inverter-Paar 60 dargestellt ist, das zwischen jedem der Adresselektroden-Ätzbereiche 44 und 46 angeschlossen ist, und ein Paar Durchgangsgatter aufweist, die die dargestellten MOS-Transistoren 62 umfassen. Die Speicherzelle 12 ist vorzugsweise eine statische Speicherzelle mit wahlfreiem Zugriff (SRAM -Zelle), wobei jeder Inverter 60 ein Paar MOS-Transistoren umfasst, wie aus dem Stand der Technik wohlbekannt. Die Speicherzelle 12 wird auf den Metalllagen 1 und 2 hergestellt und in NMOS, PMOS oder CMOS-Technologie realisiert. Jeder der Ätzbereiche 40, 42, 44 und 46 wird auf der Metalllage 2 hergestellt, wobei auf der Metallschicht 3 die Adresselektroden 20 und 22, sowie Aufsetzbereiche 32 und Voreinstellungsbereiche 80 hergestellt werden. So erstrecken sich die Durchgangsöffnungen 48 und 52 zwischen den Metalllagen 2 und 3.
Bezüglich 2 in Verbindung mit 4 werden Pixeldaten von Schieberegistern (nicht dargestellt) über den Bit-Leitungs-Ätzbereich 40 und den Bit-Leitungs-Ätzbereich 42 in die Speicherzelle 12 geladen. Die Daten werden in die Speicherzelle 12 geschrieben, indem die Schreibleitung 64 adressiert wird, um die Transistoren 62 zu aktivieren, und dann wird die Schreibleitung 64 deaktiviert, wodurch die Daten der Bit-Leitungen 40 und 42 in der SRAM-Speicherzelle 12 zwischengespeichert werden. Die Inhalte der Speicherzelle 12 werden so an jede Adresselektrode 20 und 22 der Pixel 11 dieser Reihe weitergeleitet.
Der Inhalt von Speicherzelle 12 wird verwendet, um den Spiegel 31 eines ausgewählten Pixels 11 mittels Bereitstellung eines Rücksetz-(Adress)-Signals an der entsprechenden Rücksetzleitung 13 gezielt ablenken zu können. Wenn eine „eins" in der Speicherzelle 12 gespeichert wird, wird ein Spannungspotential, wie z. B. +5 Volt, jeder Adresselektrode 20 und kein Potential an den Adresselektroden 22 zur Verfügung gestellt. Ein von der Rücksetzleitung 13A bereitgestelltes Rücksetzsignal bewirkt, daß der jeweilige Spiegel 31 durch elektrostatische Aufladung zu dieser Elektrode 20 hin ausgelenkt wird und den „On"-Zustand annimmt. Wenn auf der anderen Seite eine „null" in Speicherzelle 12 gespeichert wird, wird ein Spannungspotential, wie z. B. +5 Volt, an jeder Adresselektrode 22 zur Verfügung gestellt. Ein Rücksetzsignal zum Rücksetzen der Leitung 13A bewirkt dann, daß der Spiegel 31 zu der entsprechenden Adresselektrode 22 hin ausgelenkt wird und somit einen "Off-„-Zustand einnimmt. Die anderen Spiegel 31, die den Pixeln 11B, 11C oder 11D zugeordnet sind, behalten jedoch ihren aktuellen Zustand bei, da an ihren Rücksetzleitungen 13B, 13C oder 13D kein Rücksetzsignal anliegt.
Wie 4 zeigt, werden die Bit-Ätzbereiche 40 und 42 so hergestellt, dass sie parallel sind und sich und dicht nebeneinander liegend erstrecken. Typischerweise haben die Ätzbereiche jeweils eine Breite von 2 Mikrometer und weisen zueinander einen Abstand von 2,2 Mikrometer auf. Die Adresselektroden-Ätzbereiche 44 und 46 sind so gestaltet, dass sie diese Bit-Ätzbereiche 40 und 42 überspannen. Die Adresselektroden-Ätzbereiche 44 und 46 sind also parallel zueinander, weisen Breiten von ungefähr 2 Mikrometern auf und sind ungefähr im Abstand von 2,2 Mikrometern von dem jeweils benachbarten Bit-Ätzbereich 40 oder 42 angeordnet.
Nachdem erfindungsgemäß die Daten von einem Schieberegister (nicht gezeigt) über die Bit-Ätzbereiche 40 und 42 in die Speicherzelle 12 geladen wurden, werden die Ätzbereiche 40 und 42 auf einen „Off"-Zustand geladen. D. h. die Ätzbereiche 40 und 42 werden geladen, als wäre die Speicherzelle 12 mit „null" geladen, so dass der Ätzbereich 40 kein Potential hat und der komplementäre Ätzbereich 42 ein Potential von +5 Volt hat. Diese Anordnung bewirkt zwischen dem Bit-Ätzbereich 40 und dem Adresselektroden-Ätzbereich 44 einen Kurzschuuß, wie in der Phantomdarstellung bei 70 gezeigt, oder zwischen dem Bit-Ätzbereich 42 und dem Adresselektroden-Ätzbereich 46 einen Kurzschluß, wie in der Phantomdarstellung 72 gezeigt. Wenn ein Rücksetz-Impuls an einer der Rücksetzleitungen 13A bis 13D angelegt ist, behält der zugehörige Spiegel 31 den "Off"-Zustand bei, in Richtung der zugeordneten Adresselektrode 22. Deshalb veranlasst der entweder an 70 oder 72 auftretende Kurzschluss einen Spiegel 31, jederzeit die „Off"-Ablenkungsposition anzunehmen, wenn ein Rücksetzsignal an der entsprechenden Rücksetzleitung 13 angelegt ist. Das liegt daran, dass ein +5 Volt-Potential am Ätzbereich 42, und somit an der Adresselektrode 22, und ein 0 Volt-Potential am Ätzbereich 40, und somit an der Adresselektrode 22 anliegt, was bedeutet, dass die Speicherzelle 12 mit einer „null" geladen ist.
Da die Spiegel, die den Kurzschlüssen 70 und 72 zugeordnet sind, fortlaufend „aus"-geschaltet werden können, werden die Kurzschlüsse bei 70 und 72 nicht als „schwerwiegende" Fehler erachtet. Sollte jedoch ein Kurzschluss zwischen den Bit-Ätzbereichen 40 und 42 auftreten, wie in der Phantomdarstellung bei 74 gezeigt, würde der Fehler als „schwerwiegend" erachtet, da eine logische „eins" nicht an nur die eine Adresselektrode 20 oder die andere Adresselektrode 22 gesendet werden kann, um eine voraussagbare Ablenkung aufgrund eines Rücksetz-Impulses auf Leitung 13 sicherzustellen. So könnte der zugeordnete Spiegel 31 während eines Rücksetz-Impulses seine Ablenkposition willkürlich annehmen. Dies geschieht, weil die elektrostatische Anziehungskraft von der Adresselektrode 20 und der anderen Adresselektrode 22 für ein Pixel als nicht stärker angenommen werden als für die andere. Natürlich könnte der Spiegel 31 einfach eine flache Stellung einnehmen und nicht in Richtung einer der Aufsetz-Elektroden 32 auslenken.
Bei der SLM 10 erstrecken sich die Bit-Ätzbereiche 40 und 42 in vertikaler Richtung und liefern Daten an eine Spalte von Pixel 11. Wie in 1 dargestellt, kann diese Spalte von Pixeln mehr als eine Reihe von Pixeln 11 umfassen. Wie in 1 gezeigt erstrecken sich die Ätzbereiche 44 und 46 jedoch nur zwischen den jeweiligen Adresselektroden 20 und 22, und verbinden diese, wie dargestellt. Das Paar der Aufsetzelektroden 32 ist elektrisch mit einem Paar von Voreinstellungsbereichen 80 verbunden. Diese Bereiche 80 tragen die leitenden Spiegelhaltestifte (nicht dargestellt) und sind mit diesen verbunden. Diese Haltestifte tragen abwechselnd die leitenden Spiegelaufhängungen 82 (siehe 3) und sind mit diesen verbunden. So ist das über die Rücksetzleitung 13 an den Bereichen 80 bereitgestellte Voreinstellungspotential über die Aufhängung und die Haltestifte ebenso am zugeordneten Spiegel 31 zur Verfügung gestellt.
Entsprechend dieser Erfindung, kann das Zeitmultiplex-Verfahren oder das Einzel-Rücksetz-Adressierungsverfahren implementiert werden, wobei eventuell zwischen den benachbarten Ätzbereichen auftretende Kurzschlüsse nicht zu „schweren" Zustandsfehlern führen. Vielmehr werden diese Fehler so gehandhabt, dass sie zu einem „Off"-Zustandsfehler für die Gruppe der Pixel 11 führen, die von dem Kurzschluss betroffen sind, wie dargestellt in 70 und 72. Der Aufbau der Ätzbereiche und das Verfahren der Ladung der Bit-Ätzbereiche 40 und 42 mit einer „null", die nicht in die Speicherzelle 11 geschrieben wird, stellt den "Off"-Zustand sicher. Diese Erfindung erhöht das akzeptable Fehler-Niveau von DMD-artigen SLMs.
Während diese Erfindung so dargelegt ist, daß sie mit einer Gruppe von vier Pixeln je Speicherzelle implementiert ist, soll der Bereich dieser Erfindung, eine Speicherzelle, die jedem Pixel zugeordnet ist, umfassen und ebenso pro Speicherzelle zwei oder mehr in Gruppen angeordnete Pixel umfassen, welche durch das im Querverweis verwiesene Zeitmultiplex- Adressierungsverfahren gesteuert werden. Eine Beschränkung bezüglich der An der Speicherzellen, der Größe der Elektroden; Ätzbereiche und Voreinstellungsbereiche soll nicht abgeleitet werden.
Wenngleich diese Erfindung bezüglich einer bestimmten bevorzugten Ausführungsform beschrieben wurden, sind dem Fachmann beim Lesen dieser Beschreibung viele Varianten und Veränderungen offensichtlich. Es ist deshalb die Absicht, dass die beigefügten Ansprüche so breit wie möglich bezüglich des Stands der Technik interpretiert werden, um alle solche Varianten und Abänderungen einzuschließen.

Claims

Mikrospiegelvorrichtung umfassend ein Feld (10) von individuell adressierbaren Pixeln (11), mindestens eine Speicherzelle (12), die jedem der Pixel (11) zugeordnet ist, mindestens ein Paar von Adresselektroden (20,22), das jedem der Pixel (11) zugeordnet ist, ein Paar elektrischer Verbindungen (44,46) zwischen der mindestens einen Speicherzelle und jeder der Adresselektroden (20,22), und ein Paar von Datenleitungen (40,42), das mit der mindestens einen Speicherzelle verbunden ist, dadurch gekennzeichnet, dass die Datenleitungen (40,42) zwischen dem Paar elektrischer Verbindungen (44,46) so angeordnet sind, dass Kurzschlüsse zwischen den elektrischen Verbindungen (44,46) und benachbarten Anschlüssen zu elektrischen Verbindungen zwischen den elektrischen Verbindungen (44,46) und den Datenleitungen (40,42) führen und dass eine geeignete Spannung, die an die Datenleitungen (40,42) angelegt ist, kurz geschlossene Pixelelemente in einen Off-Zustand zwingt.
Mikrospiegelvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jedes Paar der elektrischen Verbindungen (44,46) mit mehreren Paaren der Adresselektroden (20,22) verbunden ist.
Mikrospiegelvorrichtung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass jede der Speicherzellen (12) mit mehreren Pixeln (11) verbunden ist.
Mikrospiegelvorrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine jedem Pixel (11) zugeordnete Rücksetzleitung (13).
Mikrospiegelvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Speicherzelle (12 ) ein Inverterpaar (60) aufweist.
Mikrospiegelvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elektrischen Verbindungen (44,46) und das Datenleitungspaar (40,42) in einer gemeinsamen Bauelementeebene gebildet sind.
Verfahren zum Betreiben einer Mikrospiegelvorrichtung, wobei die Mikrospiegelvorrichtung ein Feld (10) individuell adressierbarer Pixel (11), mindestens eine Speicherzelle (12), die jedem der Pixel (11) zugeordnet ist, mindestens ein Paar von Adresselektroden (20,22), das jedem der Pixel (11) zugeordnet ist, ein Paar von elektrischen Verbindungen (44,46), wobei jede der elektrischen Verbindungen (44,46) zwischen der mindestens einen Speicherzelle (12) und jeder der Adresselektroden (20,22) angeordnet ist, und ein Paar von Datenleitungen (40,42), das mit der mindestens einen Speicherzelle (12) verbunden ist, aufweist, wobei das Verfahren folgende Schritte umfasst: Anordnen des Paares der Datenleitungen (40,42) zwischen dem Paar der elektrischen Verbindungen (44,46); Speichern von Pixeldaten für einen Pixel (11) in der Speicherzelle (12), die dem Pixel (11) zugeordnet ist; und Anlegen eines Spannungspotentials, das einem Off-Zustand des Pixels (11) zugeordnet ist, auf das Paar von Datenleitungen (40,42), um sicherzustellen, dass Kurzschlüsse zwischen den elektrischen Verbindungen (44,46) und benachbarten Anschlüssen dazu führen, dass die zugeordneten Pixel (11) einen Off-Zustand annehmen.
Verfahren nach Anspruch 7 mit dem weiteren Schritt: Rücksetzen der individuell adressierbaren Pixel (11).
Verfahren nach Anspruch 7 oder 8 mit dem weiteren Schritt Erstrecken des Paares von elektrischen Verbindungen (44,46) zwischen mindestens zwei Paare der Adresselektroden (20,22).