DE69530509T2 - Herstellung eines prüfkopfs auf siliziumbasis zum prüfen nackter halbleiterchips - Google Patents
Herstellung eines prüfkopfs auf siliziumbasis zum prüfen nackter halbleiterchips Download PDFInfo
- Publication number
- DE69530509T2 DE69530509T2 DE69530509T DE69530509T DE69530509T2 DE 69530509 T2 DE69530509 T2 DE 69530509T2 DE 69530509 T DE69530509 T DE 69530509T DE 69530509 T DE69530509 T DE 69530509T DE 69530509 T2 DE69530509 T2 DE 69530509T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contact
- silicon
- substrate
- contact elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06738—Geometry aspects related to tip portion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49453—Pulley making
Description
- Die vorliegende Erfindung bezieht sich im Allgemeinen auf die Halbleiter-Herstellung, und im Besonderen auf Verfahren zur Herstellung einer Verbindung bzw. einer Verdrahtung zum Testen der Funktionsfähigkeit einer integrierten Schaltung auf einem nackten, diskreten Halbleiter-Chip.
- Eines der am schnellsten wachsenden Segmente der Halbleiter-Industrie ist die Herstellung von Multichip-Modulen (MCM). Multichip-Module werden immer häufiger in Computern, um PC-Chip-Sätze herzustellen, und in Telekommunikationsvorrichtungen wie Modems und Mobiltelefonen verwendet. Darüber hinaus umfassen auch Konsumelektronikprodukte wie Uhren und Taschenrechner typischerweise Multichip-Module.
- Mit Hilfe eines Multichip-Moduls werden nicht eingekapselte Substrate (d. h. Chips) mittels eines Klebers auf einem Substrat befestigt. Auf jedem Chip werden dann direkt mit den Kontaktflächen sowie mit den elektrischen Anschlüssen auf dem Substrat elektrische Verbindungen erstellt. Multichip-Module werden bevorzugt, da sie gegenüber gekapselten Chips deutliche Kosten- und Leistungsverbesserungen aufweisen. Schätzungen zufolge werden bis zum Jahr 2000 25% aller Chips in ihrer nackten oder ungekapselten Form verwendet.
- Hinsichtlich des Trends in Richtung Multichip-Module müssen Halbleiter-Hersteller nicht eingekapselte Chips produzieren, die getestet und als „known good die" (KGD) zertifiziert worden sind. Dies hat dazu geführt, dass Testvorrichtungen entwickelt worden sind, die sich zum Testen einzelner oder diskreter Halbleiter-Chips eignen. Ein Beispiel dafür sind die in der US-A-4.899.107 (Corbett et al.) und in der US-A-5.302.891 (Wood et al.), die an von Micron Technology Inc. übertragen worden ist, offenbarten Testvorrichtungen zum Durchführen von Burn-In-Tests für diskrete Chips. Weitere Testvorrichtungen für diskrete Chips sind in der US-A-5.123.850 an Elder et al. und in der US-A-5.073.117 (Malhi et al.), die an Texas Instruments übertragen worden ist, offenbart.
- Bei dieser Art von Testvorrichtungen muss eine nicht-permanente elektrische Verbindung zwischen den Kontaktflächen oder anderen Kontaktstellen auf einem nackten, diskreten Chip und der externen Test-Schaltungsanordnung der Testvorrichtung hergestellt werden. Die Kontaktflächen stellen eine Anschlussstelle für das Testen der integrierten Schaltungsanordnung des Chips bereit. Kontaktflächen auf Halbleiter-Chips sind typischerweise entweder aus Aluminium, Gold oder Lot, wobei unterschiedliche Flächen-Metallurgien verwendet werden. Darüber hinaus kann eine Kontaktfläche flach und planar oder als erhabener Vorsprung ausgebildet sein.
- In den Testvorrichtungen für diskrete Chips werden unterschiedliche Verfahren zum Herstellen einer nicht-permanenten Verbindung zu den Bond-Kontaktflächen des Chips herangezogen. In der oben erwähnten Vorrichtung von Wood et al. wird z. B. ein Chip-Kontaktelement verwendet, das auf nicht-gebondeter TAB-Technologie (tape automated bonding, Filmbonden) beruht. In der Vorrichtung von Elder et al. wird ein flexibles Zwischenverbindungselement eingesetzt, das eine Anordnung von Test-Kontakthöckern oder -Elementen aufweist, um die Kontaktflächen zu kontaktieren. Die Vorrichtung von Malhi et al. verfügt über eine Anordnung von freitragenden Tastspitzen, die die Band-Kontaktflächen kontaktieren.
- Als Alternative dazu kann nicht-permanentes Drahtbonden eingesetzt werden, um die elektrische Verbindung zu bewirken. Die US-A-5.173.451 (Kinsman), die an Micron Technology Inc. übertragen worden ist, offenbart ein Verfahren, bei dem jeder Chip in einem Träger befestigt ist, und die Kontaktdrähte mittels Ultraschall-Keilbondierung nicht-dauerhaft mit den Kontaktflächen verbunden sind. Die Träger mit den Chips werden in der Testvorrichtung angeordnet und die Kontaktdrähte mit der externen Test-Schaltungsanordnung verbunden, um die integrierten Schaltungen auf den Chips zu testen. Nach erfolgtem Testverfahren werden die vorübergehend angebrachten Kontaktdrähte von den Kontaktflächen getrennt und der Chip aus dem Träger entfernt.
- Neben Drahtbondierung, TAB-Verbindungen und Tastspitzen sind auch andere Verbindungsstrukturen verwendet worden, um die Kontaktflächen auf einem Chip mit der Schaltungsanordnung einer Testvorrichtung zu verbinden. Die US-A-5.177.439 (Liu et al.) beschreibt z. B. eine Testvorrichtung, die eine Tastkarte umfasst, um einen elektrischen Kontakt mit den Kontaktflächen eines Chips herzustellen. Die Tastkarte ist eine Verbindungsstruktur, die aus einem Halbleiter-Material wie Silizium ausgebildet ist. Die Tastkarte von Liu schließt spitze Siliziumvorsprünge ein, die mit einer leitenden Schicht zum Kontaktieren der Kontaktflächen überzogen sind. In der US-A-5.207.585 (Byrnes et al.) wird eine Verbindungsstruktur offenbart, die als eine flexible Membran ausgebildet ist, die Elektroden zum Herstellen einer vorübergehenden Verbindung mit den Kontaktflächen, die als ebene Fläche oder leitender Höcker gestaltet sind, aufweist.
- Unabhängig davon, welche Kontaktflächen-Verbindungstechnik angewendet wird, ist es wünschenswert, eine Verbindung zu bewirken, die die Kontaktfläche so wenig wie möglich beschädigt. Wenn die vorübergehende Verbindung zu einer Kontaktfläche diese beschädigt, dann ist der gesamte Chip fehlerhaft. Da die Verbindung auch einen geringen Widerstand oder ohmschen Kontakt zur Kontaktfläche aufweisen muss, ist dies nur schwer zu erreichen. Eine Kontaktfläche schließt typischerweise eine Metalloxid-Schicht ein, die durchdrungen werden muss, um einen ohmschen Kontakt herzustellen. Einige Verbindungsstrukturen nach dem Stand der Technik, wie z. B. Tastkarten, rauhen die Kontaktflächen auf, wodurch die Oxidschicht entfernt wird und die Kontaktflächen schwer beschädigt werden. Tastspitzen können sowohl die Oxidschicht als auch die Metall-Kontaktfläche durchdringen und hinterlassen somit eine tiefe Rille. Mit anderen Verbindungsstrukturen, wie z. B. Tastvorsprüngen, kann nicht einmal die Oxidschicht durchdrungen werden, und somit auch kein ohmscher Kontakt erzeugt werden.
- Eine weitere wichtige Überlegung, die bei KGD-Testverfahren zu berücksichtigen ist, ist die Auswirkung der Wärmeexpansion während des Testverfahrens. Beim Burn-In-Testverfahren wird ein Chip auf eine erhöhte Temperatur erhitzt. Dies führt zu einer Wärmeexpansion des Chips sowie der Test-Fixiervorrichtung. Wenn sich die Kontaktflächen und die Verbindungsstruktur in einem unterschiedlichen Ausmaß ausdehnen, kann es zwischen diesen Komponenten zu Spannungen kommen, wodurch die elektrische Verbindung zwischen diesen nachteilig beeinträchtigt wird. Des Weiteren kann dadurch auch schwerer Schaden an den Bond-Kontaktflächen entstehen.
- Im Allgemeinen stellen derzeitig verfügbare physikalische Testvorrichtungen zum Testen diskreter Halbleiter-Chips ein Hindernis für das Bereitstellen von KGD mit optimalen Resultaten dar. Es ist offensichtlich, dass verbesserte Testverfahren sowie -strukturen für diskrete Chips auf diesem Gebiet benötigt werden, die wirtschaftlich sind und in vorhandene industrielle Halbleiter-Herstellungstechnologie eingegliedert werden können.
- Die US-A-5.326.428 offenbart ein Verfahren zum in Eingriff bringen von elektrisch leitenden Testflächen auf einem Halbleiter-Substrat, das eine integrierte Schaltungsanordnung zum Testen der Funktionsfähigkeit desselben aufweist, das Folgendes umfasst:
-
- a) Bereitstellen einer Eingriffssonde mit einer Außenfläche, die eine Anordnung einer Vielzahl von elektrisch leitenden, vorragenden Spitzen aufweist, die nahe beieinander liegen, um mit einer Einzel-Testfläche auf einem Halbleiter-Substrat in Eingriff gebracht zu werden;
- b) In Eingriff bringen der Anordnung von Spitzen mit der Einzel-Testfläche auf dem Halbleiter-Substrat;
- c) Senden eines elektrischen Signals zwischen der Anordnung von Spitzen und der Testfläche, um die Funktionsfähigkeit der integrierten Schaltungsanordnung auf dem Halbleiter-Substrat zu überprüfen.
- Darüber hinaus ist ein Verfahren zum Herstellen der Eingriffssonde offenbart, worin erhabene Kontaktelemente, die vorragende Spitzen aufweisen, auf einem Substrat ausgebildet und durch Elektroplattierung oder stromloses Plattieren mit einem Metall überzogen werden.
- Dementsprechend ist es ein Ziel der vorliegenden Erfindung ein verbessertes Verfahren zur Herstellung vorübergehender Verbindungen zum Testen diskreter Halbleiter-Chips bereitzustellen. Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zur Herstellung vorübergehender Verbindungen vorzusehen, das mit industriellen Halbleiter-Herstellungsverfahren kompatibel ist und eine verbesserte Verbindungsstruktur bereitstellt. Darüber hinaus hat sich die vorliegende Erfindung zum Ziel gesetzt, ein verbessertes Verfahren zu Herstellung vorübergehender Verbindungen bereitzustellen, dadurch gekennzeichnet, dass Kontaktelemente eine leitende Spitze und einen Leiterzug mit geringem Widerstand für die Verbindung zur externen Test-Schaltungsanordnung aufweisen.
- Gemäß der vorliegenden Erfindung wird nach Anspruch 1 ein Verfahren zur Herstellung einer Verbindung bereitgestellt, die für die Verwendung beim Testen nackter, diskreter Halbleiter-Chips geeignet ist. Die Verbindung beinhaltet ein Substrat, das vorragende Kontaktelemente besitzt, die angepasst sind, um Kontaktflächen oder andere Kontaktstellen auf einem Chip zu kontaktieren. Die Kontaktelemente sind auf dem Substrat so angeordnet, dass sie in Größe und Abstand mit den Kontaktflächen auf dem Chip übereinstimmen. Die Spitze jedes Kontaktelements ist mit einer leitenden Schicht überzogen. Die leitende Schicht ist ein Silicid. Leiterzüge oder -kanäle sind in elektrischem Kontakt mit der leitenden Schicht ausgebildet. Kontaktdrähte können an den Leiterzügen befestigt sein, um einen Leiterpfad zur externen Test-Schaltungsanordnung bereitzustellen. Zusätzlich dazu beinhaltet die Spitze jedes Kontaktelements einen oder mehrere erhabene Vorsprünge, die mit der leitenden Schicht überzogen und dazu ausgebildet sind, dass sie die Kontaktflächen des Chips durchdringen, um einen ohmschen Kontakt herzustellen. In einer illustrativen Ausführungsform sind die erhabenen Vorsprünge als gespitzte Messerblätter oder Schneidklingen ausgebildet. Wie tief die erhabenen Vorsprünge die Kontaktfläche durchdringen, ist durch die Dimensionen und die Struktur der Kontaktelemente und der erhabenen Vorsprünge vorgegeben. Im Konkreten dient eine Deckfläche der Kontaktelemente als Eindringanschlagebene für die erhabenen Vorsprünge.
- Das Verfahren der Endung umfasst allgemein formuliert ein Verfahren zum Ausbilden der Kontaktelemente, der leitenden Schicht auf den Spitzen der Kontaktelemente und der Leiterzüge zur leitenden Schicht. Zum Ausbilden der leitenden Silicidschicht werden eine siliziumhältige Schicht (z. B. Polysilizium, amorphes Silizium) und eine Metallschicht (z. B. Platin, Titan) auf dem Kontaktelement abgelagert und umgesetzt, um ein Silicid (z. B. PtSi2, TiSi2) zu erzeugen. Die siliziumhältige Schicht und die Metallschicht werden dann durch Ätzen selektive bezüglich der Silicidschicht entfernt. In einer bevorzugten Ausführungsform folgt auf die Ausbildung der Silcidschicht die Ablagerung einer leitenden Schicht (z.B. Aluminium) (zur Herstellung des Kontakts zur Silicidschicht), die so gestaltet ist, dass sie die Leiterzüge ausbildet.
- Vorzugsweise wird auf einem Einzelsubstrat oder einem Wafer eine Vielzahl an Verbindungen ausgebildet. Dieses Substrat kann anschließend in Chips zerschnitten werden (d. h. mit der Säge geschnitten), um die Verbindungen zu vereinzeln.
- Das Verfahren der Erfindung umfasst im Detail folgende Schritte: das Ausbilden einer Anordnung erhabener Kontaktelemente auf einem Substrat, wobei jedes Kontaktelement eine vorragende Spitze (z. B. Schneidklinge, spitzer Vorsprung) aufweist, um eine Kontaktfläche auf dem Chip zu durchdringen; das Ausbilden einer siliziumhältigen Schicht auf dem Substrat; das Ausbilden einer Isolierungsschicht auf der siliziumhältigen Schicht; das Entfernen der zweiten Isolierungsschicht auf dem Kontaktelement, um die darunterliegende siliziumhältige Schicht freizulegen; das Ablagern einer Metallschicht auf den Kontaktelementen und dem Substrat; das Reagieren lassen der Metallschicht mit der siliziumhältigen Schicht, um eine Silicidschicht auszubilden; das Ätzen der Metallschicht selektiv bezüglich der Silicidschicht, um einen Silicidschicht-Überzug auf dem Kontaktelement beizubehalten; das Entfernen der Isolierungsschicht und das Ätzen der siliziumhältigen Schicht selektiv bezüglich der Silicidschicht; und das Ausbilden von Leiterzügen in Kontakt mit der Silicidschicht.
- Ein weiterer Vorteil des Verfahrens liegt darin, dass es ein einfaches Ausbilden der Kontaktelemente mit einer selbstausrichtenden Silicidschicht mit geringem spezifischen Widerstand zulässt. Außerdem verwendet dieses Verfahren Standard-Photoresist-Musterverfahren, die einfach und kostenverringernd durchgeführt werden können. Die Leiterzüge zur Silicidschicht besitzen zudem einen geringen spezifischen Widerstand. Weitere Ziele, Vorzüge und Eigenschaften der vorliegenden Endung werden im Zuge der fortschreitenden Beschreibung offensichtlicher werden.
-
1 zeigt eine schematische Querschnittsansicht eines Abschnittes eines Halbleiter-Substrats, das einen ersten Verfahrensschritt zum Ausbilden einer Verbindung gemäß einer Ausführungsform der Erfindung veranschaulicht; -
2 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in einer Ausführungsform des Verfahrens der Erfindung zeigt; -
3 zeigt eine Ansicht von2 von oben; -
4 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in einer Ausführungsform des Verfahrens der Erfindung zeigt; -
5 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in einer Ausführungsform des Verfahrens der Erfindung zeigt; -
6 zeigt eine Ansicht von5 von oben; -
7 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in einer Ausführungsform des Verfahrens der Erfindung zeigt; -
8 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in einer Ausführungsform des Verfahrens der Erfindung zeigt; -
9 zeigt eine schematische Perspektive, die einen weiteren Schritt in einer Ausführungsform der Erfindung zeigt, wobei teilweise fertiggestellte Kontaktelemente veranschaulicht werden; -
10 ist eine schematische Querschnittsansicht, die einen weiteren Schritt in einer Ausführungsform des Verfahrens der Erfindung zeigt, wobei eine leitende Silicidschicht auf der Spitze des Kontaktelements ausgebildet wird; -
11 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in der Ausbildung der Silicidschicht zeigt; -
12 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in der Ausbildung der leitenden Silicidschicht zeigt; -
13 ist eine schematische Querschnittsansicht des Substrats, die einen weiteren Schritt in der Ausbildung der Silicidschicht zeigt; -
14 ist eine schematische Querschnittsansicht des Substrats, die die fertiggestellten Kontaktelemente und Leiterzüge zeigt; -
15 ist eine schematische Querschnittsansicht, die eine Verbindung, die mittels eines Verfahrens gemäß einer Ausführungsform der Erfindung hergestellt worden ist, in elektrischem Kontakt mit den Kontaktflächen eines Halbleiter-Chips während dem Testen des Chips zeigt; -
16 ist eine schematische Querschnittsansicht, die eine alternative Ausführungsform des fertigen Kontaktelements und der Leiterzüge zeigt; und -
17 ist eine Draufsicht auf die fertige Verbindung, wobei ein Chip darauf angeordnet ist. - Mit Verweis auf
1 ist eine detaillierte Ausführungsform des Verfahrens zum Ausbilden einer Verbindung 10 zum Testen diskreter Halbleiter-Chips dargestellt. Die Verbindung 10 beinhaltet ein Substrat12 , das auf einem Halbleiter-Material wie monokristallines Silizium ausgebildet ist. Das Substrat12 umfasst eine planare Außenfläche14 , auf der eine Maskenschicht16 aus einem Material wie Siliziumnitrid (Si3N4) angeordnet ist. Die typische Dicke der Maskenschicht16 liegt bei etwa 500 Å bis 3000 Å (10 Å = 1 nm). Die Maskenschicht16 kann mittels eines geeigneten Bedampfungsverfahrens wie CVD (chemical vapour desposition, chemisches Aufdampfen) erzeugt werden. - Als nächstes wird die Maskenschicht
16 , wie in2 veranschaulicht wird, mit einem Muster versehen und selektiv bezüglich des Substrats12 geätzt, um eine harte Maske auszubilden, die Maskierungselemente18 ,20 ,24 und26 einschließt. Je nach den für die Maskenschicht16 verwendeten Materialien kann der Ätzschritt durch Nass- oder Trocken-Ätzen vorgenommen werden. Beispielsweise kann eine Schicht aus Siliziumnitrid mittels heißer Phosphorsäure (z. B. 180°C) geätzt werden. - Wie in der Ansicht von
3 ersichtlich wird, sind die Maskierungselemente18 ,20 24 und26 parallel beabstandet angeordnet und weisen eine solche Größe und einen solchen Abstand auf, dass sie in den Umfang einer im Allgemeinen rechteckig oder quadratisch ausgebildeten Kontaktfläche eines Halbleiter-Chips (z. B. 100 μm × 100 μm) passen. Es ist offensichtlich, dass eine derartige parallel beabstandete Anordnung rein beispielhaft ist und auch andere Konfigurationen möglich sind. Weitere geeignete Anordnungsmöglichkeiten für die Maskierungselemente schließen geschlossene Rechtecke, Quadrate, Dreiecke, T-Formen oder X-Formen ein. - Nun werden, wie in
4 gezeigt ist, durch ein isotropes oder anisotropes Nass- oder Trocken-Ätzverfahren vorragende Spitzen40 ,42 ,44 und46 auf dem Substrat ausgebildet. Für anisotropes Ätzen, bei dem die Ätzgeschwindigkeit je nach Richtung unterschiedlich ist, kann eine Ätzlösung aus einem Gemisch von KOH und H2O verwendet werden. Derartiges Ätzen führt, wie in5 dargestellt, zur Bildung von dreieckigen Spitzen, was ein Resultat der unterschiedlichen Ätzgeschwindigkeiten des monokristallinen Siliziums entlang der verschiedenen Kristallausrichtungen ist. Für isotropes Ätzen, bei dem die Ätzgeschwindigkeit in alle Richtungen gleich ist, kann eine Ätzlösung aus einem Gemisch von HF, HNO3 und H2O verwendet werden. - Alternativ dazu kann das Substrat anstatt einem isotropen oder anisotropen Ätzverfahren auch einer oxidierenden Atmosphäre ausgesetzt werden, um Teile des Substrats
12 , die nicht von den Maskierungselementen18 ,20 ,24 und26 der Maskenschicht16 bedeckt sind, zu oxidieren. Die oxidierende Atmosphäre kann z. B. Dampf und O2 bei einer erhöhten Temperatur (z. B. 950°C) umfassen. Die oxidierende Atmosphäre oxidiert die freiliegenden Abschnitte des Substrats12 und bildet eine Isolierungsschicht49 (z. B. Siliziumoxid). Gleichzeitig entstehen unter den Maskierungselementen vorragende Spitzen40 ,42 ,44 und46 . Die vorragenden Spitzen40 ,42 ,44 und46 können auch durch ein Bedampfungsverfahren aus einem unterschiedlichen Material als das Substrat ausgebildet werden. - Als nächstes werden die Maskierungselemente
18 ,20 ,24 und26 , wie in5 veranschaulicht, mittels eines Nass-Ätzmittels wie H3PO4 gestrippt, das selektiv bezüglich des Substrats12 ist. Durch einen Oxidierungsvorgang mit einem geeigneten Nass-Ätzmittel wie HF wird die Isolierungsschicht49 gestrippt. - Durch die Musterbildungs-, Ätz- und Stripschritte werden, wie in
6 deutlich wird, vorragende Spitzen40 ,42 ,44 und46 ausgebildet, die die Form von parallel beabstandeten Schneidklingen aufweisen. Die vorragenden Spitzen40 ,42 ,44 und46 bilden einen Spitzengruppe43 , die einen Gesamtumfang besitzt, der innerhalb der Grenzen einer im Allgemeinen rechteckigen oder quadratischen Kontaktfläche eines Halbleiter-Chips liegt. Obwohl auf jeder Kontaktfläche zahlreiche Schneidklingen ausgebildet werden, ist es zu verstehen, dass eine einzige Schneidklinge pro Kontaktfläche ebenso geeignet wäre. - Die vorragenden Spitzen
40 ,42 ,44 und46 ragen von einer Oberfläche56 des Substrats12 vor und schließen Spitzen58 und Grundflächen60 ein. Die Grundflächen60 der aneinander angrenzenden vorragenden Spitzen40 ,42 ,44 und46 sind voneinander ausreichend beabstandet, um zwischen ihnen eine Eindringanschlagebene62 zu definieren. Der Abstand zwischen den Spitzen kann beispielsweise 10 μm betragen, während die Länge einer einzelnen Anschlagebene62 beispielsweise von 3 bis 10 μm reichen könnte. Die Funktion der Eindringanschlagebene wird aus der nachfolgenden Erläuterung ersichtlich. Die Spitze58 und die Grundfläche60 jeder vorragenden Spitze40 ,42 ,44 und46 ist in einem Schutzabstand beabstandet, der vorzugsweise etwa der halben Dicke einer Kontaktfläche auf einem Halbleiter-Chip entspricht. Der Schutzabstand kann z. B. im Bereich von 0,5 bis 1 μm liegen. Nach der Ausbildung der vorragenden Spitzen40 ,42 ,44 und46 kann durch weiteres Ätzen ein zusätzliches Schärfen der Spitzen40 ,42 ,44 und46 vorgenommen werden. - Wie in
7 dargestellt ist, werden nun alle vorragenden Spitzen40 ,42 ,44 und46 der Spitzengruppe43 mit einer Nitrid-Maskenschicht64 überzogen und einem Photomusterverfahren unterzogen. Anschließend wird das Substrat12 , wie in8 ersichtlich, um die Maskenschicht64 geätzt, um erhabene Kontaktelemente65 auszubilden. Typische Ätzverfahren umfassen anisotropes Nass-Ätzen mit einem Gemisch aus KOH : H2O. Diese Art von Ätzverfahren ist auf dem Gebiet der Erfindung auch unter dem Begriff Mikro-Materialbearbeitung bekannt. Die Kontaktelemente65 weisen eine solche Größe und einen solchen Abstand auf, das sie eine Kontaktfläche eines Halbleiter-Chips kontaktieren. Jedes Kontaktelement65 weist, von oben betrachtet, einen im Allgemeinen quadratisch-rechteckigen Umfang auf und ist so dimensioniert, dass er innerhalb des Umfangs einer Kontaktfläche liegt. Die Kontaktelemente65 können auch andere Umfangsformen aufweisen, wie z. B. Dreiecke, Polygone oder Kreise. Die Höhe jedes Kontaktelements65 liegt normalerweise im Bereich von 50 bis 100 μm, und die Breite jeder Seite bei etwa 40 bis 80 μm.9 veranschaulicht zwei aneinander grenzende Kontaktelemente65a und65b , die sich vom Substrat weg erstrecken. Die Abstände zwischen den Kontaktelementen65a und65b entsprechen den Abständen der aneinander angrenzenden Kontaktflächen auf dem Halbleiter-Chip (z. B. 50 bis 100 μm). - Das Verfahren der Erfindung bildet auf der Spitze jedes Kontaktelements
65 eine leitende Silicidschicht78A aus (14 ). Zusätzlich dazu sind Leiterzüge80 (14 ) ausgebildet, um einen Leiterpfad zur Silicidschicht78A (14 ) bereitzustellen. Eine detaillierte Ausführungsform dieser Komponente des Verfahrens ist in den10– 14 dargestellt. - Anfänglich, wie in
10 gezeigt ist, wird auf dem Substrat12 und den Kontaktelementen65 eine Isolierungsschicht68 (z. B. SiO2) ausgebildet. Die Isolierungsschicht68 wird durch Oxidation auf dem Substrat12 gebildet und kann erzeugt werden, indem das Substrat12 für kurze Zeit einer oxidierenden Atmosphäre ausgesetzt wird. SiO2 kann auch durch CVD aufgebracht werden. Ein weiteres häufig verwendetes Isolationsmittel, das für diesen Zweck geeignet ist, ist Si3N4. - Wie in
10 ebenso ersichtlich ist, ist auf der Isolierungsschicht68 eine siliziumhältige Schicht wie die Polysiliziumschicht70 ausgebildet. Die Polysiliziumschicht70 muss im Zuge der nachfolgenden Bearbeitung mit einer Metallschicht78 (13 ) ein Silicid bilden. Die Polysiliziumschicht70 kann aus einem gedopten oder einem ungedopten Polysilizium bestehen. Als Alternative dazu können anstelle von Polysilizium auch andere siliziumhältige Schichten wie gedoptes oder ungedoptes amorphes Silizium verwendet werden. Für die meisten Anwendungen wird jedoch Polysilizium bevorzugt, da es einen geringeren spezifischen Widerstand sowie bessere elektrische und strukturelle Eigenschaften aufweist und sich einfacher Ätzverfahren unterziehen lässt. Die Polysiliziumschicht70 kann auf der Isolierungsschicht68 mittels eines geeigneten Abscheidungsverfahrens, wie z. B. CVD (chemical vapour deposition), oder eines Epitaxial-Wachstumsprozesses aufgebracht werden. Die Dicke der Polysiliziumschicht70 würde typischerweise von 500 Å bis 3000 Å betragen. - Als nächstes wird, wie in
11 gezeigt wird, eine zweite Isolierungsschicht72 (z. B. SiO2) auf der Polysiliziumschicht70 ausgebildet. Die zweite Isolierungsschicht72 kann mittels CVD-Verfahren aufgebracht oder durch das Aussetzen der Polysiliziumschicht70 einer oxidierenden Atmosphäre erzeugt werden. Die Dicke der zweiten Isolierungsschicht72 würde typischerweise von 500 Å bis 3000 Å betragen. - Wie in
12 dargestellt ist, wird nun durch ein Aufschleuderverfahren oder ein anderes geeignetes Bedampfungsverfahren eine Photoresistschicht74 auf dem Substrat12 ausgebildet. Die Photoresistchicht74 wird anschließend entwickelt, so dass die Kontaktelemente65 freigelegt sind. Dies kann relativ einfach durchgeführt werden, da die Photolackschicht74 dazu neigt, sich auf den niedrigeren Abschnitten der Struktur, wie z. B. die Oberfläche des Substrats12 , abzusetzen, wodurch die vorragenden Kontektelemente65 freiliegen. - Nach der Entwicklung des Photoresists
74 wird die zweite Isolierungsschicht72 (11 ) auf dem Kontaktelement65 entfernt, wodurch die Polysiliziumschicht70 auf der Spitze des Kontaktelements65 freiliegt. Dies kann durch ein Trocken-Ätzverfahren mit einem Ätzmittel auf Chlor- oder Fluor-Basis, wie CF4, CHF3, C2F6 oder C3F8, erfolgen. - Nun wird, wie in
13 dargestellt, die Photolackschicht74 entfernt und auf der freiliegenden Polysiliziumschicht70 eine Metallschicht78 aufgebracht. Die Metallschicht78 bedeckt die Polysiliziumschicht70 auf der Spitze und den Seitenflächen der Kontaktelemente65 sowie die gesamte Spitzengruppe43 . Zusätzlich dazu bedeckt die Metallschicht78 die zweite Isolierungsschicht72 auf dem Substrat12 . Die Metallschicht78 kann bis zu einer Dicke von etwa 500 Å bis 3000 Å mittels eines geeigneten Bedampfungsverfahrens wie Niederdruck-CVD (LPCVD, low pressure chemical vapour deposition) oder mittels Standard-Metall-Sputtern oder Bedampfungsverfahren aufgetragen werden. - Die Metallschicht
78 besteht aus einem Metall, das mit der Polysiliziumschicht70 umgesetzt wird, um ein Metallsilicid auszubilden. Zu den geeigneten Metallen gehören schwerschmelzende Metalle, wie Titan (Ti), Wolfram (W), Tantal (Ta), Platin (Pt) und Molybdän (Mo). Im Allgemeinen werden Silicide dieser Metalle (WSi2, TaSi2, MOSi2, PtSi2 und TiSi2) durch Legieren mit einer Siliziumoberfläche erzeugt. Andere geeignete Metalle beinhalten Kobalt (Co), Nickel (Ni), Molybdän (Mo), Kupfer (Cu), Gold (Au) und Iridium (Ir). - Nachdem die Metallschicht
78 aufgebracht worden ist, wird ein Sintervorgang durchgeführt, in welchem die Metallschicht78 erhitzt und der Polysiliziumschicht70 umgesetzt wird, um ein Silicid auszubilden. Diese Art von Sinterverfahren ist auf dem Gebiet auch unter dem Begriff Salicid-Sintern bekannt. Ein solcher Salicid-Sintervorgang kann durch Erhitzen der Polysiliziumschicht70 und der Metallschicht78 auf eine Temperatur von etwa 650°C bis 820°C durchgeführt werden, um eine typische Dicke in einem vierstelligen Angstrom-Bereich (z. B. 2000 Å–3000 Å) zu erzielen. Das Sinterverfahren kann in einem einzigen Schritt oder in mehreren Temperaturschritten ausgeführt werden. An der Grenzfläche zwischen der Metallschicht78 und der Polysiliziumschicht70 bildet sich eine Silicidschicht78A . - Als nächstes werden, wie in
14 ersichtlich ist, die unreagierten Abschnitte der Metallschicht78 und der Polysiliziumschicht70 entfernt, während die Silicidschicht78A auf der Spitze des Kontaktelements65 bestehen bleibt. Dies kann durch Ätzen der Metallschicht78 und der Polysiliziumschicht70 selektiv bezüglich der Silicidschicht78A erfolgen. Beispielsweise wird beim TiSi2 ein Nass-Ätzmittel, wie eine Lösung aus Ammoniak und Wasserstoffperoxid oder ein Gemisch aus H2SO4 und N2O2, zum Ätzen der unreagierten Abschnitte einer Titan-Metallschicht78 verwendet, das die Metallschicht78 aber nicht die Silicidschicht78A angreift. Als Alternative dazu kann ein Trocken-Ätzverfahren mit einem Ätzmittel wie Cl2 oder BCl3 herangezogen werden, um die Metallschicht78 selektiv bezüglich der Silicidschicht78A zu ätzen. - Zum Ätzen des unreagierten Abschnitts der Polysiliziumschicht
70 selektiv bezüglich der Silicidschicht78A , kann ein Nass-Ätzmittel wie ein Säuregemisch aus HF : NNO3 : H2O (übliches Verhältnis 1 : 10 : 10) verwendet werden, um den unreagierten Abschnitt zu entfernen. Es kann auch ein isotropes Nass-Ätzmitttel für diesen Zweck verwendet werden. Alternativ dazu kann die Polysiliziumschicht70 selektiv bezüglich der Silicidschicht78A mittels eines Trocken-Ätzverfahrens und eines Ätzmittels wie NF3 bei Niederdruck (üblicherweise 30 m Torr) oder CL2 und HBr bei 130 m Torr geätzt werden. Die restliche zweite Isolierungsschicht72 auf dem Substrat12 muss vor obiger Polysiliziumätzung entfernt werden. Dies kann durch Verwendung eines Trockenätz-Prozesses, wie zuvor beschrieben, erreicht werden. Wie in14 veranschaulicht ist, beinhaltet die fertige Verbindung 10 eine Silicidschicht78A ein, die die Spitze des Kontaktelements65 , die Spitzengruppe43 und einen Abschnitt der Seitenflächen des Kontaktelements65 bedeckt. Alternativ dazu kann die Silicidschicht78A verlängert werden, so dass sie einen Teil der Grundfläche des Kontaktelements65 , wie in16 dargestellt bedeckt. - Der spezifische Widerstand der Silicidschicht
78A kann durch ein Ausglühverfahren gesenkt werden. Dies kann durch das Erhitzen des Substrats12 sowie der Silicidschicht78A auf eine Temperatur zwischen etwa 780°C und 850°C für mehrere Minuten erzielt werden. - In
14 wird zudem gezeigt, dass Leiterzüge80 auf dem Substrat12 ausgebildet werden, um einen Leiterpfad in Kontakt mit der Silicidschicht78A bereitzustellen. Die Leiterzüge80 entstehen durch Abscheidung und Ätzen einer zweiten Metallschicht, die ein gut leitendes Metall wie Aluminium, Kupfer oder Legierungen dieser Metalle oder ein schwerschmelzendes Metall wie Titan, Wolfram, Tantal und Molybdän oder Legierungen dieser Metalle umfasst. Andere leitende Materialien wie Polysilizium können ebenso verwendet werden, um die Leiterzüge80 auszubilden. Die Leiterzüge80 können durch ein Standard-Metallisierungverfahren wie Mantel-CVD-Abscheiden oder Sputtern gefolgt durch ein Photomusterverfahren und Ätzen hergestellt werden. Ein Nass-Ätzmittel wie HP3O4 kann z. B. verwendet werden, um eine mit einem Muster versehene Aluminiumschicht selektiv bezüglich der gewünschten Bereiche auf dem Substrat12 zu ätzen, um Aluminium-Leiterzüge80 auszubilden. -
17 veranschaulicht ein eine exemplarische Anordnung der Leiterzüge80 und der Kontaktelemente65 in der fertigen Verbindung10 . Die Anordnung ist von der Konfiguration der Kontaktflächen des zu testenden Chips abhängig. Vorzugsweise kann durch Halbleiterschaltungs-Herstellungsverfahren eine Vielzahl an Verbindungen10 auf einem einzelnen Substrat oder einem Wafer (nicht dargestellt) ausgebildet werden. Der Wafer kann dann zersägt (d. h. in Chips zerschnitten) werden, um die Verbindungen10 zu vereinzeln. - Unter Verweis auf
14 sind Kontaktdrähte82 durch ein herkömmliches Drahtkontaktierungsverfahren (z. B. Lötperle) mit den Leiterzügen80 verbunden, um einen Leiterpfad von der fertigen Verbindung 10 hin zur externen Test-Schaltungsanordnung bereitzustellen. Wie in17 gezeigt wird, beinhaltet jeder Leiterzug eine Kontaktstelle92 für die Drahtkontaktierung der Kontaktdrähte82 . Anstatt eines Drahtkontaktierungsverfahrens können auch andere Leiterpfade wie externe Verbindungsflächen, Gleitverbindungselemente und andere mechanische Verbindungsanordnungen verwendet werden (nicht dargestellt). - Mit Verweis auf
15 ist eine Verbindung10 dargestellt, die in einen Halbleiter-Chip85 als Prüfling (DUT, die under test) eingreift. Der Chip85 beinhaltet ein Substrat86 sowie eine Anordnung freiliegender Kontaktflächen88 . Eine Schutzschicht90 bedeckt den Chip85 , so dass lediglich die Kontaktflächen88 freiliegen. Die Kontaktflächen88 weisen eine Dicke „A" auf und können, je nach der für die Kontaktflächen verwendeten Metallisierung, von einer dünnen Oxidschicht (nicht dargestellt) überzogen sein. - Bei der Verwendung der Verbindung 10 durchdringen die vorragenden Spitzen
40 ,42 ,44 und46 , die durch die Spitzengruppe43 eines Kontaktelements65 repräsentiert werden, die Kontaktfläche88 sowie dessen Oxidbeschichtung. Das Eindringen der Spitzengruppe43 ist durch die Anschlagebene62 (8 ) begrenzt, die durch die Oberfläche des Kontaktelements65 gebildet wird. Als Hinweis auf die Eindringtiefe kann auch die Kraft überwacht werden, die notwendig ist, um die Spitzengruppe43 in die Kontaktfläche88 zu drücken. Im optimalen Fall erstreckt sich die Spitzengruppe43 durch etwa die Hälfte der Dicke der Kontaktfläche88 (d. h. die Hälfte der Distanz A in15 ). Dies führt zwischen der Silicidschicht78A und der Kontaktfläche88 zu einem ohmschen Kontakt mit geringem Widerstand. Gleichzeitig ist die Eindringtiefe in der Kontaktfläche88 durch die Abmessungen der vorragenden Spitzen40 ,42 ,44 und46 sowie durch die Anschlagebene begrenzt, die durch die Deckfläche des erhabenen Kontaktelements65 bereitgestellt wird. - Der Leiterzug
80 und der Kontaktdraht82 stellen eine Verbindung von der Silicidschicht78A zur Test-Schaltungsanordnung zum Testen des Chips85 her. Das gegenüberliegende Ende des Kontaktdrahtes82 kann z. B. mit einem vorübergehenden Halteelement für den Chip85 verbunden sein, das dazu ausgebildet ist, zusammen mit der Verbindung 85 in einer Testvorrichtung (nicht dargestellt) angeordnet zu werden. Die Testvorrichtung kann eine Verbindung zum vorübergehenden Halteelement sowie zur Test-Schaltungsanordnung umfassen. Eine derartige Anordnung ist in der US-A-5.302.891 mit dem Titel „Discrete Die Burn-In For Non-Packaged Die" (Verfahren zum Einbrennen diskreter Chips für ungekapselte Chips) detaillierter beschrieben. - Die Endung sieht somit ein Verfahren zur Herstellung einer Verbindung vor, die bei der Erstellung einer elektrischen Verbindung zu den Kontaktflächen eines Halbleiter-Chips, um diesen zu testen, oder für andere Zwecke nützlich eingesetzt werden kann. Obwohl bevorzugte Materialien beschrieben worden sind, ist es zu verstehen, dass auch andere Materialien verwendet werden können. Zudem ist zwar das Verfahren der Erfindung mit Verweis auf gewisse bevorzugte Ausführungsformen erläutert worden, es wird aber für Fachleute auf dem Gebiet offensichtlich sein, dass bestimmte Veränderungen und Modifikationen vorgenommen werden können, ohne dass dabei vom Schutzumfang, wie er in den nachfolgenden Ansprüchen definiert ist, abgewichen wird.
Claims (12)
- Verfahren zur Herstellung einer Verdrahtung zum Testen eines Halbleiter-Chips mit einer integrierten Schaltung, umfassend: das Ausbilden einer Anordnung erhabener Kontaktelemente (
65 ) auf einem Substrat (12 ), wobei die Kontaktelemente (65 ) eine solche Größe und einen solchen Abstand zueinander aufweisen, dass sie an elektrisch leitende Kontaktstellen auf dem Chip angreifen; worin die Kontaktelemente eine vorragende Spitze (40 ,42 ,44 ,46 ) umfassen, die dazu ausgebildet ist, die Kontaktstellen auf dem Chip zu durchdringen, um einen ohmschen Kontakt herzustellen; das Ausbilden einer siliziumhältigen Schicht (70 ) aus Material auf den Kontaktelementen (65 ) und auf dem Substrat (12 ) in den Bereichen zwischen den Kontaktelementen; das selektive Ausbilden einer Isolierungsschicht (72 ) auf der siliziumhältigen Schicht (70 ) in den Bereichen zwischen den Kontaktelementen; das Ausbilden einer Metallschicht (78 ) auf den Kontaktelementen (65 ) und in den Bereichen zwischen den Kontaktelementen; das Reagieren lassen der siliziumhältigen Schicht (70 ) mit der Metallschicht (78 ), um auf den Kontaktelementen (65 ) eine Silicidschicht (78A ) auszubilden; das Ätzen der verbleibenden unreagierten Abschnitte der Metallschicht (78 ) selektiv bezüglich der Silicidschicht (78A ), gefolgt vom Entfernen der Isolierungsschicht (72 ) und dann dem Ätzen der (freiliegenden) unreagierten Abschnitte auf der siliziumhältigen Schicht (70 ) selektiv bezüglich der Silicidschicht; und das Ausbilden von Leiterzügen (80 ) auf dem Substrat in Kontakt mit der Silicidschicht (78A ). - Verfahren nach Anspruch 1, worin die siliziumhältige Schicht (
70 ) und die Metallschicht (78 ) erwärmt werden, um die Silicidschicht (78A ) zu bilden. - Verfahren nach Anspruch 1, worin die siliziumhältige Schicht (
70 ) aus der Gruppe von Materialien ausgewählt ist, die aus Polysilizium und amorphem Silizium besteht. - Verfahren nach Anspruch 1, worin die Metallschicht (
78 ) aus der Gruppe von Materialien ausgewählt ist, die aus Titan, Platin, Wolfram, Cobalt, Tantal, Nickel, Molybdän, Kupfer, Gold und Iridium besteht. - Verfahren nach Anspruch 1, worin die vorragende Spitze (
40 ,42 ,44 ,46 ) als Schneidklinge ausgebildet ist, die dazu ausgebildet ist, die Kontaktflächen (88 ) zu durchdringen und eine Anschlagebene bereitzustellen, um das Eindringen in die Kontaktflächen (88 ) zu begrenzen. - Verfahren nach Anspruch 1, worin das Substrat (
12 ) monokristallines Silizium umfasst, auf dessen Oberfläche eine Isolierungsschicht (68 ) ausgebildet ist. - Verfahren nach Anspruch 1, das weiters das Ausglühen der Silicidschicht (
78A ) umfasst, um ihren spezifischen Widerstand zu senken. - Verfahren nach Anspruch 1, das weiters das Befestigen von Kontaktdrähten (
82 ) an den Leiterzügen (80 ) umfasst. - Verfahren nach Anspruch 1, das weiters das Ausbilden einer Vielzahl von Verdrahtungen (
10 ) auf einem einzigen Substrat und anschließend das Vereinzeln der Verdrahtungen umfasst. - Verfahren nach Anspruch 1, worin die Leiterzüge (
80 ) durch ein Metallisierungsverfahren aus einem Metall gebildet werden, das aus der aus Aluminium, Kupfer, Platin, Titan, Wolfram, Tantal, Molybdän und Legierungen dieser Metalle bestehenden Gruppe ausgewählt ist. - Verfahren nach Anspruch 1, das weiters das Anordnen der Verdrahtung (
10 ) in einer Testvorrichtung umfasst, um eine vorübergehende elektrische Verbindung zwischen dem Chip und einer Testschaltung herzustellen. - Verfahren nach Anspruch 1, worin der Schritt des selektiven Ausbildens einer Isolierungsschicht auf der siliziumhältigen Schicht in den Bereichen zwischen dem Kontaktelement die folgenden Schritte umfasst: das Ausbilden einer Isolierungsschicht (
72 ) auf der siliziumhältigen Schicht (70 ); das Ausbilden einer Maske (74 ) in den Bereichen zwischen den Kontaktelementen, wobei die Kontaktelemente (65 ) freiliegend bleiben; das Entfernen der Isolierungsschicht (72 ) auf den Kontaktelementen (65 ); und das Entfernen der Maske.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/335,267 US5483741A (en) | 1993-09-03 | 1994-11-07 | Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice |
US335267 | 1994-11-07 | ||
PCT/US1995/014483 WO1996014660A1 (en) | 1994-11-07 | 1995-11-06 | Method for fabricating a self-limiting silicon based interconnect for testing bare semiconductor dice |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69530509D1 DE69530509D1 (de) | 2003-05-28 |
DE69530509T2 true DE69530509T2 (de) | 2004-03-04 |
Family
ID=23311023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69530509T Expired - Lifetime DE69530509T2 (de) | 1994-11-07 | 1995-11-06 | Herstellung eines prüfkopfs auf siliziumbasis zum prüfen nackter halbleiterchips |
Country Status (8)
Country | Link |
---|---|
US (1) | US5483741A (de) |
EP (1) | EP0792518B1 (de) |
JP (1) | JP3195359B2 (de) |
KR (1) | KR100285224B1 (de) |
AT (1) | ATE238606T1 (de) |
AU (1) | AU4232396A (de) |
DE (1) | DE69530509T2 (de) |
WO (1) | WO1996014660A1 (de) |
Families Citing this family (169)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6828812B2 (en) * | 1991-06-04 | 2004-12-07 | Micron Technology, Inc. | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections |
US5686317A (en) * | 1991-06-04 | 1997-11-11 | Micron Technology, Inc. | Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die |
US5815000A (en) | 1991-06-04 | 1998-09-29 | Micron Technology, Inc. | Method for testing semiconductor dice with conventionally sized temporary packages |
US5578934A (en) * | 1991-06-04 | 1996-11-26 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
US5781022A (en) * | 1991-06-04 | 1998-07-14 | Micron Technology, Inc. | Substrate having self limiting contacts for establishing an electrical connection with a semiconductor die |
US5691649A (en) * | 1991-06-04 | 1997-11-25 | Micron Technology, Inc. | Carrier having slide connectors for testing unpackaged semiconductor dice |
US6340894B1 (en) | 1991-06-04 | 2002-01-22 | Micron Technology, Inc. | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect |
US5716218A (en) * | 1991-06-04 | 1998-02-10 | Micron Technology, Inc. | Process for manufacturing an interconnect for testing a semiconductor die |
US5946553A (en) * | 1991-06-04 | 1999-08-31 | Micron Technology, Inc. | Process for manufacturing a semiconductor package with bi-substrate die |
US5607818A (en) * | 1991-06-04 | 1997-03-04 | Micron Technology, Inc. | Method for making interconnects and semiconductor structures using electrophoretic photoresist deposition |
US5495179A (en) * | 1991-06-04 | 1996-02-27 | Micron Technology, Inc. | Carrier having interchangeable substrate used for testing of semiconductor dies |
US5519332A (en) * | 1991-06-04 | 1996-05-21 | Micron Technology, Inc. | Carrier for testing an unpackaged semiconductor die |
US5578526A (en) * | 1992-03-06 | 1996-11-26 | Micron Technology, Inc. | Method for forming a multi chip module (MCM) |
US6452406B1 (en) | 1996-09-13 | 2002-09-17 | International Business Machines Corporation | Probe structure having a plurality of discrete insulated probe tips |
US7368924B2 (en) | 1993-04-30 | 2008-05-06 | International Business Machines Corporation | Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof |
US5592736A (en) * | 1993-09-03 | 1997-01-14 | Micron Technology, Inc. | Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads |
US6414506B2 (en) | 1993-09-03 | 2002-07-02 | Micron Technology, Inc. | Interconnect for testing semiconductor dice having raised bond pads |
US6246247B1 (en) | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US6624648B2 (en) | 1993-11-16 | 2003-09-23 | Formfactor, Inc. | Probe card assembly |
US5546012A (en) * | 1994-04-15 | 1996-08-13 | International Business Machines Corporation | Probe card assembly having a ceramic probe card |
US5854558A (en) * | 1994-11-18 | 1998-12-29 | Fujitsu Limited | Test board for testing a semiconductor device and method of testing the semiconductor device |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US6483328B1 (en) * | 1995-11-09 | 2002-11-19 | Formfactor, Inc. | Probe card for probing wafers with raised contact elements |
US5876580A (en) * | 1996-01-12 | 1999-03-02 | Micromodule Systems | Rough electrical contact surface |
US5869974A (en) * | 1996-04-01 | 1999-02-09 | Micron Technology, Inc. | Micromachined probe card having compliant contact members for testing semiconductor wafers |
US5838161A (en) * | 1996-05-01 | 1998-11-17 | Micron Technology, Inc. | Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect |
US5982185A (en) * | 1996-07-01 | 1999-11-09 | Micron Technology, Inc. | Direct connect carrier for testing semiconductor dice and method of fabrication |
US5929647A (en) * | 1996-07-02 | 1999-07-27 | Micron Technology, Inc. | Method and apparatus for testing semiconductor dice |
US6255833B1 (en) | 1997-03-04 | 2001-07-03 | Micron Technology, Inc. | Method for testing semiconductor dice and chip scale packages |
US6639416B1 (en) | 1996-07-02 | 2003-10-28 | Micron Technology, Inc. | Method and apparatus for testing semiconductor dice |
US5693565A (en) * | 1996-07-15 | 1997-12-02 | Dow Corning Corporation | Semiconductor chips suitable for known good die testing |
US5789278A (en) * | 1996-07-30 | 1998-08-04 | Micron Technology, Inc. | Method for fabricating chip modules |
US5707881A (en) * | 1996-09-03 | 1998-01-13 | Motorola, Inc. | Test structure and method for performing burn-in testing of a semiconductor product wafer |
US7282945B1 (en) | 1996-09-13 | 2007-10-16 | International Business Machines Corporation | Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof |
DE69737599T2 (de) | 1996-09-13 | 2007-12-20 | International Business Machines Corp. | Integrierte nachgiebige sonde für waferprüfung und einbrennen |
US5886414A (en) * | 1996-09-20 | 1999-03-23 | Integrated Device Technology, Inc. | Removal of extended bond pads using intermetallics |
US5783868A (en) * | 1996-09-20 | 1998-07-21 | Integrated Device Technology, Inc. | Extended bond pads with a plurality of perforations |
US6258609B1 (en) | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
US5783461A (en) * | 1996-10-03 | 1998-07-21 | Micron Technology, Inc. | Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication |
US5801452A (en) * | 1996-10-25 | 1998-09-01 | Micron Technology, Inc. | Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member |
US6037786A (en) * | 1996-12-13 | 2000-03-14 | International Business Machines Corporation | Testing integrated circuit chips |
US5952840A (en) | 1996-12-31 | 1999-09-14 | Micron Technology, Inc. | Apparatus for testing semiconductor wafers |
US5834945A (en) | 1996-12-31 | 1998-11-10 | Micron Technology, Inc. | High speed temporary package and interconnect for testing semiconductor dice and method of fabrication |
US6798224B1 (en) | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
US6060891A (en) * | 1997-02-11 | 2000-05-09 | Micron Technology, Inc. | Probe card for semiconductor wafers and method and system for testing wafers |
US5894161A (en) * | 1997-02-24 | 1999-04-13 | Micron Technology, Inc. | Interconnect with pressure sensing mechanism for testing semiconductor wafers |
US6040618A (en) * | 1997-03-06 | 2000-03-21 | Micron Technology, Inc. | Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming |
US6025730A (en) * | 1997-03-17 | 2000-02-15 | Micron Technology, Inc. | Direct connect interconnect for testing semiconductor dice and wafers |
US6025731A (en) * | 1997-03-21 | 2000-02-15 | Micron Technology, Inc. | Hybrid interconnect and system for testing semiconductor dice |
US6016060A (en) * | 1997-03-25 | 2000-01-18 | Micron Technology, Inc. | Method, apparatus and system for testing bumped semiconductor components |
US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
US5962921A (en) | 1997-03-31 | 1999-10-05 | Micron Technology, Inc. | Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps |
FR2762140B1 (fr) * | 1997-04-10 | 2000-01-14 | Mesatronic | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices |
US6025728A (en) * | 1997-04-25 | 2000-02-15 | Micron Technology, Inc. | Semiconductor package with wire bond protective member |
US6004869A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method for making a low resistivity electrode having a near noble metal |
JPH10303252A (ja) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
US6051489A (en) * | 1997-05-13 | 2000-04-18 | Chipscale, Inc. | Electronic component package with posts on the active side of the substrate |
US6414585B1 (en) | 1997-05-13 | 2002-07-02 | Chipscale, Inc. | Integrated passive components and package with posts |
US5931685A (en) * | 1997-06-02 | 1999-08-03 | Micron Technology, Inc. | Interconnect for making temporary electrical connections with bumped semiconductor components |
US6040702A (en) * | 1997-07-03 | 2000-03-21 | Micron Technology, Inc. | Carrier and system for testing bumped semiconductor components |
US6107122A (en) * | 1997-08-04 | 2000-08-22 | Micron Technology, Inc. | Direct die contact (DDC) semiconductor package |
US6040239A (en) * | 1997-08-22 | 2000-03-21 | Micron Technology, Inc. | Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication |
US6072326A (en) * | 1997-08-22 | 2000-06-06 | Micron Technology, Inc. | System for testing semiconductor components |
US6329829B1 (en) | 1997-08-22 | 2001-12-11 | Micron Technology, Inc. | Interconnect and system for making temporary electrical connections to semiconductor components |
EP0899538B1 (de) * | 1997-08-27 | 2003-05-14 | IMEC vzw | Taststift-Konfiguration sowie Herstellungsverfahren und Verwendung von Taststiften |
US6285201B1 (en) | 1997-10-06 | 2001-09-04 | Micron Technology, Inc. | Method and apparatus for capacitively testing a semiconductor die |
US5924003A (en) * | 1997-11-14 | 1999-07-13 | Kinetrix, Inc. | Method of manufacturing ball grid arrays for improved testability |
US6048750A (en) | 1997-11-24 | 2000-04-11 | Micron Technology, Inc. | Method for aligning and connecting semiconductor components to substrates |
US6028436A (en) | 1997-12-02 | 2000-02-22 | Micron Technology, Inc. | Method for forming coaxial silicon interconnects |
US6130148A (en) * | 1997-12-12 | 2000-10-10 | Farnworth; Warren M. | Interconnect for semiconductor components and method of fabrication |
US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
US6620731B1 (en) | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
US6833613B1 (en) | 1997-12-18 | 2004-12-21 | Micron Technology, Inc. | Stacked semiconductor package having laser machined contacts |
US6114240A (en) * | 1997-12-18 | 2000-09-05 | Micron Technology, Inc. | Method for fabricating semiconductor components using focused laser beam |
DE19800574B4 (de) * | 1998-01-09 | 2013-11-14 | Robert Bosch Gmbh | Mikromechanisches Bauelement |
US6456100B1 (en) | 1998-01-20 | 2002-09-24 | Micron Technology, Inc. | Apparatus for attaching to a semiconductor |
US6045026A (en) | 1998-02-23 | 2000-04-04 | Micron Technology, Inc. | Utilize ultrasonic energy to reduce the initial contact forces in known-good-die or permanent contact systems |
JPH11237729A (ja) * | 1998-02-24 | 1999-08-31 | Oki Electric Ind Co Ltd | マスクのペリクル構造、そのペリクルid識別装置及びそのペリクルid識別方法 |
US6181144B1 (en) | 1998-02-25 | 2001-01-30 | Micron Technology, Inc. | Semiconductor probe card having resistance measuring circuitry and method fabrication |
US6103613A (en) | 1998-03-02 | 2000-08-15 | Micron Technology, Inc. | Method for fabricating semiconductor components with high aspect ratio features |
US6217232B1 (en) | 1998-03-24 | 2001-04-17 | Micron Technology, Inc. | Method and apparatus for aligning an optic fiber with an opto-electronic device |
US6299456B1 (en) * | 1998-04-10 | 2001-10-09 | Micron Technology, Inc. | Interposer with contact structures for electrical testing |
US6337577B1 (en) | 1998-05-11 | 2002-01-08 | Micron Technology, Inc. | Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources |
US6677776B2 (en) * | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
US6246250B1 (en) | 1998-05-11 | 2001-06-12 | Micron Technology, Inc. | Probe card having on-board multiplex circuitry for expanding tester resources |
US6239590B1 (en) | 1998-05-26 | 2001-05-29 | Micron Technology, Inc. | Calibration target for calibrating semiconductor wafer test systems |
US6164523A (en) * | 1998-07-01 | 2000-12-26 | Semiconductor Components Industries, Llc | Electronic component and method of manufacture |
US6369600B2 (en) | 1998-07-06 | 2002-04-09 | Micron Technology, Inc. | Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure |
US6758958B1 (en) * | 1998-07-24 | 2004-07-06 | Interuniversitair Micro-Elektronica Centrum | System and a method for plating of a conductive pattern |
US6235630B1 (en) * | 1998-08-19 | 2001-05-22 | Micron Technology, Inc. | Silicide pattern structures and methods of fabricating the same |
US6353326B2 (en) | 1998-08-28 | 2002-03-05 | Micron Technology, Inc. | Test carrier with molded interconnect for testing semiconductor components |
US6337575B1 (en) | 1998-12-23 | 2002-01-08 | Micron Technology, Inc. | Methods of testing integrated circuitry, methods of forming tester substrates, and circuitry testing substrates |
US6307394B1 (en) | 1999-01-13 | 2001-10-23 | Micron Technology, Inc. | Test carrier with variable force applying mechanism for testing semiconductor components |
US6819127B1 (en) | 1999-02-19 | 2004-11-16 | Micron Technology, Inc. | Method for testing semiconductor components using interposer |
US6242932B1 (en) | 1999-02-19 | 2001-06-05 | Micron Technology, Inc. | Interposer for semiconductor components having contact balls |
US6980017B1 (en) | 1999-03-10 | 2005-12-27 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
US6222280B1 (en) | 1999-03-22 | 2001-04-24 | Micron Technology, Inc. | Test interconnect for semiconductor components having bumped and planar contacts |
US6437591B1 (en) | 1999-03-25 | 2002-08-20 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
US6396291B1 (en) | 1999-04-23 | 2002-05-28 | Micron Technology, Inc. | Method for testing semiconductor components |
US6263566B1 (en) | 1999-05-03 | 2001-07-24 | Micron Technology, Inc. | Flexible semiconductor interconnect fabricated by backslide thinning |
US6365967B1 (en) * | 1999-05-25 | 2002-04-02 | Micron Technology, Inc. | Interconnect structure |
US6285203B1 (en) | 1999-06-14 | 2001-09-04 | Micron Technology, Inc. | Test system having alignment member for aligning semiconductor components |
US6297653B1 (en) | 1999-06-28 | 2001-10-02 | Micron Technology, Inc. | Interconnect and carrier with resistivity measuring contacts for testing semiconductor components |
US6556030B1 (en) * | 1999-09-01 | 2003-04-29 | Micron Technology, Inc. | Method of forming an electrical contact |
US6563215B1 (en) | 2000-01-10 | 2003-05-13 | Micron Technology, Inc. | Silicon carbide interconnect for semiconductor components and method of fabrication |
US6975030B1 (en) | 2000-01-10 | 2005-12-13 | Micron Technology, Inc. | Silicon carbide contact for semiconductor components |
US7033920B1 (en) * | 2000-01-10 | 2006-04-25 | Micron Technology, Inc. | Method for fabricating a silicon carbide interconnect for semiconductor components |
DE10001117A1 (de) | 2000-01-13 | 2001-07-26 | Infineon Technologies Ag | Testvorrichtung für ein Halbleiterbauelement |
US6469394B1 (en) | 2000-01-31 | 2002-10-22 | Fujitsu Limited | Conductive interconnect structures and methods for forming conductive interconnect structures |
US6638831B1 (en) | 2000-08-31 | 2003-10-28 | Micron Technology, Inc. | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
US6543674B2 (en) | 2001-02-06 | 2003-04-08 | Fujitsu Limited | Multilayer interconnection and method |
EP1500041B1 (de) * | 2002-04-16 | 2011-06-29 | W.C. Heraeus GmbH | Modul für einen datenträger mit verbesserten bump-gegenstücken |
US20030204949A1 (en) * | 2002-05-01 | 2003-11-06 | Ultratera Corporation | Method of forming connections on a conductor pattern of a printed circuit board |
US6909300B2 (en) * | 2002-05-09 | 2005-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating microelectronic fabrication electrical test apparatus electrical probe tip having pointed tips |
US7705349B2 (en) * | 2002-08-29 | 2010-04-27 | Micron Technology, Inc. | Test inserts and interconnects with electrostatic discharge structures |
US6982565B2 (en) * | 2003-03-06 | 2006-01-03 | Micron Technology, Inc. | Test system and test method with interconnect having semiconductor spring contacts |
US7628617B2 (en) * | 2003-06-11 | 2009-12-08 | Neoconix, Inc. | Structure and process for a contact grid array formed in a circuitized substrate |
US7597561B2 (en) * | 2003-04-11 | 2009-10-06 | Neoconix, Inc. | Method and system for batch forming spring elements in three dimensions |
US8584353B2 (en) * | 2003-04-11 | 2013-11-19 | Neoconix, Inc. | Method for fabricating a contact grid array |
US7114961B2 (en) * | 2003-04-11 | 2006-10-03 | Neoconix, Inc. | Electrical connector on a flexible carrier |
US20050120553A1 (en) * | 2003-12-08 | 2005-06-09 | Brown Dirk D. | Method for forming MEMS grid array connector |
US7113408B2 (en) * | 2003-06-11 | 2006-09-26 | Neoconix, Inc. | Contact grid array formed on a printed circuit board |
US20070020960A1 (en) * | 2003-04-11 | 2007-01-25 | Williams John D | Contact grid array system |
US7758351B2 (en) * | 2003-04-11 | 2010-07-20 | Neoconix, Inc. | Method and system for batch manufacturing of spring elements |
US7056131B1 (en) * | 2003-04-11 | 2006-06-06 | Neoconix, Inc. | Contact grid array system |
US20100167561A1 (en) * | 2003-04-11 | 2010-07-01 | Neoconix, Inc. | Structure and process for a contact grid array formed in a circuitized substrate |
US7244125B2 (en) * | 2003-12-08 | 2007-07-17 | Neoconix, Inc. | Connector for making electrical contact at semiconductor scales |
US7042080B2 (en) * | 2003-07-14 | 2006-05-09 | Micron Technology, Inc. | Semiconductor interconnect having compliant conductive contacts |
US20050227510A1 (en) * | 2004-04-09 | 2005-10-13 | Brown Dirk D | Small array contact with precision working range |
US7142449B2 (en) * | 2004-01-16 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Low temperature silicided tip |
JP2005241275A (ja) * | 2004-02-24 | 2005-09-08 | Japan Electronic Materials Corp | プローブカード |
US7282932B2 (en) * | 2004-03-02 | 2007-10-16 | Micron Technology, Inc. | Compliant contact pin assembly, card system and methods thereof |
JP4723195B2 (ja) * | 2004-03-05 | 2011-07-13 | 株式会社オクテック | プローブの製造方法 |
US7090503B2 (en) * | 2004-03-19 | 2006-08-15 | Neoconix, Inc. | Interposer with compliant pins |
US7347698B2 (en) * | 2004-03-19 | 2008-03-25 | Neoconix, Inc. | Deep drawn electrical contacts and method for making |
TWI309094B (en) * | 2004-03-19 | 2009-04-21 | Neoconix Inc | Electrical connector in a flexible host and method for fabricating the same |
US20050205988A1 (en) * | 2004-03-19 | 2005-09-22 | Epic Technology Inc. | Die package with higher useable die contact pad area |
US7025601B2 (en) * | 2004-03-19 | 2006-04-11 | Neoconix, Inc. | Interposer and method for making same |
US20060000642A1 (en) * | 2004-07-01 | 2006-01-05 | Epic Technology Inc. | Interposer with compliant pins |
US7354276B2 (en) * | 2004-07-20 | 2008-04-08 | Neoconix, Inc. | Interposer with compliant pins |
US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
US7371676B2 (en) | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
US7502606B2 (en) * | 2005-04-11 | 2009-03-10 | Microsoft Corporation | Computer-readable medium, method, and device for associating information with a contact |
US7393770B2 (en) * | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
US20070050738A1 (en) * | 2005-08-31 | 2007-03-01 | Dittmann Larry E | Customer designed interposer |
US7517798B2 (en) | 2005-09-01 | 2009-04-14 | Micron Technology, Inc. | Methods for forming through-wafer interconnects and structures resulting therefrom |
US7307348B2 (en) * | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
US7357644B2 (en) * | 2005-12-12 | 2008-04-15 | Neoconix, Inc. | Connector having staggered contact architecture for enhanced working range |
US20080045076A1 (en) * | 2006-04-21 | 2008-02-21 | Dittmann Larry E | Clamp with spring contacts to attach flat flex cable (FFC) to a circuit board |
US7659612B2 (en) | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
CN101164863B (zh) * | 2006-10-20 | 2012-06-13 | 精工爱普生株式会社 | Mems器件及其制造方法 |
JP4737140B2 (ja) * | 2006-10-20 | 2011-07-27 | セイコーエプソン株式会社 | Memsデバイスおよびその製造方法 |
JP2009194196A (ja) * | 2008-02-15 | 2009-08-27 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
US8119576B2 (en) * | 2008-10-10 | 2012-02-21 | Halliburton Energy Services, Inc. | Ceramic coated particulates |
US8641428B2 (en) | 2011-12-02 | 2014-02-04 | Neoconix, Inc. | Electrical connector and method of making it |
JP5702416B2 (ja) * | 2012-07-11 | 2015-04-15 | 本田技研工業株式会社 | 電流印加装置 |
DE102013215771B4 (de) * | 2012-08-10 | 2019-06-13 | Smartrac Technology Gmbh | Kontakthöckerverbindung sowie Kontakthöcker und Verfahren zur Herstellung einer Kontakthöckerverbindung und Anwendung des Verfahrens zur Herstellung eines einen Chip und eine Antenne umfassenden Transponders |
US9711424B2 (en) * | 2012-09-17 | 2017-07-18 | Littelfuse, Inc. | Low thermal stress package for large area semiconductor dies |
US9494618B2 (en) * | 2012-12-26 | 2016-11-15 | Translarity, Inc. | Designed asperity contactors, including nanospikes, for semiconductor test using a package, and associated systems and methods |
US9680273B2 (en) | 2013-03-15 | 2017-06-13 | Neoconix, Inc | Electrical connector with electrical contacts protected by a layer of compressible material and method of making it |
US9391040B2 (en) | 2014-10-17 | 2016-07-12 | International Business Machines Corporation | Planarity-tolerant reworkable interconnect with integrated testing |
US9577358B2 (en) * | 2014-10-25 | 2017-02-21 | ComponentZee, LLC | Fluid pressure activated electrical contact devices and methods |
US10003149B2 (en) | 2014-10-25 | 2018-06-19 | ComponentZee, LLC | Fluid pressure activated electrical contact devices and methods |
KR102523979B1 (ko) * | 2018-02-14 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 |
US11525739B2 (en) * | 2018-05-08 | 2022-12-13 | Texas Instruments Incorporated | Thermistor die-based thermal probe |
US11555830B2 (en) * | 2019-08-29 | 2023-01-17 | Hrl Laboratories, Llc | Small pitch integrated knife edge temporary bonding microstructures |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4312117A (en) * | 1977-09-01 | 1982-01-26 | Raytheon Company | Integrated test and assembly device |
US4585991A (en) * | 1982-06-03 | 1986-04-29 | Texas Instruments Incorporated | Solid state multiprobe testing apparatus |
US4754316A (en) * | 1982-06-03 | 1988-06-28 | Texas Instruments Incorporated | Solid state interconnection system for three dimensional integrated circuit structures |
JPS60198838A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | プロ−ブカ−ド |
DE3856336T2 (de) * | 1987-09-24 | 2000-01-27 | Canon Kk | Mikrosonde |
US5103557A (en) * | 1988-05-16 | 1992-04-14 | Leedy Glenn J | Making and testing an integrated circuit using high density probe points |
US5323035A (en) * | 1992-10-13 | 1994-06-21 | Glenn Leedy | Interconnection structure for integrated circuits and method for making same |
US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
JPH0817192B2 (ja) * | 1988-05-30 | 1996-02-21 | 株式会社日立製作所 | 半導体lsi検査装置用プローブヘッドの製造方法 |
US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
US4899107A (en) * | 1988-09-30 | 1990-02-06 | Micron Technology, Inc. | Discrete die burn-in for nonpackaged die |
US5408190A (en) * | 1991-06-04 | 1995-04-18 | Micron Technology, Inc. | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die |
US5073117A (en) * | 1989-03-30 | 1991-12-17 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
JPH0369131A (ja) * | 1989-08-08 | 1991-03-25 | Fujitsu Ltd | 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法 |
US4943343A (en) * | 1989-08-14 | 1990-07-24 | Zaher Bardai | Self-aligned gate process for fabricating field emitter arrays |
DE68903951T2 (de) * | 1989-08-16 | 1993-07-08 | Ibm | Verfahren fuer die herstellung mikromechanischer messfuehler fuer afm/stm-profilometrie und mikromechanischer messfuehlerkopf. |
US4963225A (en) * | 1989-10-20 | 1990-10-16 | Tektronix, Inc. | Method of fabricating a contact device |
US5123850A (en) * | 1990-04-06 | 1992-06-23 | Texas Instruments Incorporated | Non-destructive burn-in test socket for integrated circuit die |
US5088190A (en) * | 1990-08-30 | 1992-02-18 | Texas Instruments Incorporated | Method of forming an apparatus for burn in testing of integrated circuit chip |
US5207585A (en) * | 1990-10-31 | 1993-05-04 | International Business Machines Corporation | Thin interface pellicle for dense arrays of electrical interconnects |
US5116460A (en) * | 1991-04-12 | 1992-05-26 | Motorola, Inc. | Method for selectively etching a feature |
US5173451A (en) * | 1991-06-04 | 1992-12-22 | Micron Technology, Inc. | Soft bond for semiconductor dies |
US5302891A (en) * | 1991-06-04 | 1994-04-12 | Micron Technology, Inc. | Discrete die burn-in for non-packaged die |
US5177438A (en) * | 1991-08-02 | 1993-01-05 | Motorola, Inc. | Low resistance probe for semiconductor |
US5177439A (en) * | 1991-08-30 | 1993-01-05 | U.S. Philips Corporation | Probe card for testing unencapsulated semiconductor devices |
US5326428A (en) * | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
US5419807A (en) * | 1993-09-03 | 1995-05-30 | Micron Technology, Inc. | Method of providing electrical interconnect between two layers within a silicon substrate, semiconductor apparatus, and method of forming apparatus for testing semiconductor circuitry for operability |
-
1994
- 1994-11-07 US US08/335,267 patent/US5483741A/en not_active Expired - Lifetime
-
1995
- 1995-11-06 AT AT95940644T patent/ATE238606T1/de not_active IP Right Cessation
- 1995-11-06 DE DE69530509T patent/DE69530509T2/de not_active Expired - Lifetime
- 1995-11-06 EP EP95940644A patent/EP0792518B1/de not_active Expired - Lifetime
- 1995-11-06 KR KR1019970703033A patent/KR100285224B1/ko not_active IP Right Cessation
- 1995-11-06 AU AU42323/96A patent/AU4232396A/en not_active Abandoned
- 1995-11-06 WO PCT/US1995/014483 patent/WO1996014660A1/en active IP Right Grant
- 1995-11-06 JP JP51550196A patent/JP3195359B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ATE238606T1 (de) | 2003-05-15 |
JP3195359B2 (ja) | 2001-08-06 |
DE69530509D1 (de) | 2003-05-28 |
JPH10506196A (ja) | 1998-06-16 |
EP0792518A1 (de) | 1997-09-03 |
WO1996014660A1 (en) | 1996-05-17 |
KR970707578A (ko) | 1997-12-01 |
AU4232396A (en) | 1996-05-31 |
EP0792518B1 (de) | 2003-04-23 |
US5483741A (en) | 1996-01-16 |
KR100285224B1 (ko) | 2001-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69530509T2 (de) | Herstellung eines prüfkopfs auf siliziumbasis zum prüfen nackter halbleiterchips | |
US5592736A (en) | Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads | |
US6124721A (en) | Method of engaging electrically conductive test pads on a semiconductor substrate | |
US5686317A (en) | Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die | |
US6028436A (en) | Method for forming coaxial silicon interconnects | |
US6414506B2 (en) | Interconnect for testing semiconductor dice having raised bond pads | |
DE10037216A1 (de) | Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur | |
DE112007001350T5 (de) | Verfahren zur Herstellung einer Sonde vom Ausleger-Typ und Verfahren zur Herstellung einer Sondenkarte unter Verwendung derselben | |
US6365967B1 (en) | Interconnect structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |