DE69433582T2 - Verfahren zur Bildung einer Halbleiteranordnung - Google Patents

Verfahren zur Bildung einer Halbleiteranordnung Download PDF

Info

Publication number
DE69433582T2
DE69433582T2 DE69433582T DE69433582T DE69433582T2 DE 69433582 T2 DE69433582 T2 DE 69433582T2 DE 69433582 T DE69433582 T DE 69433582T DE 69433582 T DE69433582 T DE 69433582T DE 69433582 T2 DE69433582 T2 DE 69433582T2
Authority
DE
Germany
Prior art keywords
layer
ferroelectric
electrode
ruthenium
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69433582T
Other languages
English (en)
Other versions
DE69433582D1 (de
Inventor
Papu D. Austin Maniar
Reza Austin Moazzami
Joseph C. Austin Mogab
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE69433582D1 publication Critical patent/DE69433582D1/de
Application granted granted Critical
Publication of DE69433582T2 publication Critical patent/DE69433582T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterbauelemente und insbesondere ein Verfahren zum Bilden eines Halbleiterbauelementes mit einer Schicht, welche ein Elementarmetall und dessen leitfähiges Metalloxid aufweist.
  • Hintergrund der Erfindung
  • Halbleiterbauelemente können eine Schicht aufweisen, in welcher elektrische Charakteristiken verändert werden, wenn die Schicht oxidiert oder reduziert wird. Mit leitfähigen Werkstoffen, wie zum Beispiel Substratbereichen, Siliziumteilen, Kontakten, Kontaktlöchern und Zwischenverbindungen und ähnlichem, soll eine Oxidation typischerweise verhindert oder zumindest minimiert werden. Für leitfähige Werkstoffe verwendete konventionelle Werkstoffe können Si lizium (monokristallin, polykristallin und amorph), Metalle und Metall aufweisende Verbindungen aufweisen. Oxide der meisten dieser Werkstoffe sind typischerweise Isolatoren. Die Bildung von Isolieroxiden kann zu elektrischen Unterbrechungen führen, welche nicht erwünscht sein dürften.
  • Bei einigen Halbleiterbauelementen können Reduzieragenzien ein Problem darstellen. Bei Kondensatoren, die oxidferroelektrische Werkstoffe als das Dielektrikum verwenden, kann eine Reduzieratmosphäre bewirken, dass sich das Ferroelektrikum verschlechtert. Das Ferroelektrikum kann von seinen Eigenschaften so viel verlieren, dass es als ferroelektrischer Kondensator beinahe nutzlos wird. Ferroelektrische Kondensatoren scheinen bezüglich dieses Problems empfindlicher zu sein als viele Halbleiterbauelemente. Die Herstellung in einer relativ inerten Umgebung, wie zum Beispiel Stickstoff, Argon, Helium und ähnlichem, ohne irgendwelche oxidierenden Gase, kann dennoch bewirken, dass sich ferroelektrische Kondensatoren verschlechtern.
  • Zusätzlich zu ferroelektrischen Kondensatoren können andere Halbleiterbauelemente Probleme mit Reduzieragenzien, wie zum Beispiel Wasserstoff, haben. Wasserstoff kann eine Heißelektronen-Verschlechterung vieler elektrisch programmierbarer Nur-Lese-Speicher (EPROMs) und besonders elektrisch löschbarer EPROMs (EEPROMs) beschleunigen. Heißladungsträger-Transport durch eine dielektrische Gate- oder Tunnelschicht verringert allgemein die Anzahl, mit der der EEPROM zyklisch betrieben werden kann, wobei ein Zyklus die Kombination eines Programmierschrittes und eines Löschschrittes ist. Ferner kann Wasserstoff mit Sauerstoff reagieren, so dass Dampf gebildet wird. Dampf in einem EPROM verursacht im Allgemeinen Datenspeicherzeitprobleme.
  • Die EP 0 478 799 betrifft ein Halbleiterbauelement mit einem ferroelektrischen Kondensator. Nach dem Bilden eines Transistors werden ein Kontakt und eine untere Elektrode für den ferroelektrischen Kondensator gebildet. Nachdem eine Kontaktöffnung zu einem Source-Gebiet des Transistors gebildet ist, wird ein leitfähiges Metalloxid innerhalb des Kontaktes gebildet, wobei anschließend eine Platinschicht gebildet wird. Das leitfähige Metalloxid schützt das darunter liegende Source-Gebiet vor Oxidation. Über die Platinschicht wird eine Blei aufweisende ferroelektrische Schicht gebildet. Nach dem Strukturieren des leitfähigen Metalloxids, Platins und der ferroelektrischen Schichten wird eine Isolierschicht gebildet und strukturiert, um Kontaktöffnungen zum Drain-Gebiet und der ferroelektrischen Schicht zu definieren. Eine Aluminiumschicht wird abgeschieden und strukturiert, um Kontakte und die Oberplatte des ferroelektrischen Kondensators zu bilden.
  • Obgleich das leitfähige Metalloxid innerhalb des Bauelementes während der Bildung der Isolierschicht vorhanden ist, wird die ferroelektrische Schicht während der Isolierschichtbildung freigelegt. Viele Isolierschichten werden bei einer Umgebung gebildet, welche Wasserstoff innerhalb einer Siliziumquelle (Silan oder Tetraethylorthosilikat) aufweist. Der Wasserstoff kann die ferroelektrische Schicht reduzieren, nachdem die ferroelektrische Schicht oxidiert wurde. Daher gibt es ein signifikantes Risiko, die ferroelektrische Schicht von ihrem Perowskit-Zustand zu konvertieren.
  • Die US 4,851,895 betrifft den Gebrauch von Ruthenium als eine Zwischenverbindungsmetallisierung. Während nach folgender Verarbeitung kann etwas von dem Ruthenium zu Rutheniumdioxid umgewandelt werden.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Halbleiterbauelementes wie in den angehängten Ansprüchen formuliert.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden von der angehängten Zeichnung und aus der nachfolgenden detaillierten Beschreibung ersichtlich.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung ist mittels Beispiel und ohne Begrenzung in den Figuren der begleitenden Zeichnungen, in welchen gleiche Bezugszeichen ähnliche Elemente bezeichnen, illustriert, und in welchen:
  • 1 und 2 jeweils eine Querschnittsansicht eines Abschnittes eines Substrates bei unterschiedlichen Verfahrensschritten zeigen, bei denen eine Schicht mit einer Metallzusammensetzung gebildet ist, welche ein Elementarmetall und dessen leitfähiges Metalloxid über einem Kontakt-Plug aufweist.
  • 3, 5 und 6 jeweils eine Querschnittsansicht eines Abschnittes eines Substrates bei unterschiedlichen Verfahrensschritten zeigen, bei denen eine Schicht mit einer Metallzusammensetzung gebildet ist, welche ein Elementarmetall und dessen leitfähiges Metalloxid über einer Zwischenverbindung aufweist.
  • 4 und 9 jeweils ein Schaubild umfassen, welches unterschiedliche Werkstoffe und ihre Oxidationszustände zeigt, wobei der Logarithmus des Sauerstoff-Partialdrucks am Werkstoff und die Temperatur des Werkstoffs dargestellt sind.
  • 7, 8, 10 und 11 jeweils eine Querschnittsansicht eines Abschnitts eines Substrates bei unterschiedlichen Verfahrensschritten umfassen, bei denen eine Elektrode für einen ferroelektrischen Kondensator gebildet wird, wobei die Elektrode ein Elementarmetall und dessen leitfähiges Metalloxid gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.
  • 12 bis 17 jeweils eine Querschnittsansicht eines Abschnittes eines Substrates umfassen, wobei eine Schicht dargestellt ist, welche ein Elementarmetall und dessen leitfähiges Metalloxid gemäß einer anderen Ausführungsform der vorliegenden Erfindung aufweist.
  • Ausführliche Beschreibung der Ausführungsformen
  • Die vorliegende Erfindung umfasst ein Verfahren zum Bilden eines Halbleiterbauelementes mit einem Werkstoff, welcher ein Elementarmetall und dessen Metalloxid aufweist, wobei das leitfähige Metalloxid geeignet ist, reduziert zu werden, vorzugsweise zu einem benachbarten dielektrischen Gebiet des Bauelementes. Der Werkstoff verringert die Wahrscheinlichkeit, dass das benachbarte Gebiet reduziert wird, wenn dies unerwünscht ist. Einer allgemeinen Beschreibung folgen Anwendungen, bei denen der Werkstoff verwendet werden kann. Die Anwendungen, welche unten beschrieben sind, dienen zur Erläuterung und sind nicht begrenzend gemeint.
  • Allgemeine Beschreibung
  • Änderungen der Gibbsschen freien Energie werden verwendet, um zu bestimmen, welcher Werkstoff benachbart zu einem Gebiet platziert werden sollte, um die Wahrscheinlichkeit der Oxidation oder Reduktion des Gebietes zu verringern. Wenn zum Beispiel das benachbarte Gebiet nicht reduziert werden soll, sollte der Werkstoff im Vergleich zum benachbarten Gebiet leichter reduziert werden, und wenn das benachbarte Gebiet nicht oxidiert werden soll, sollte der Werkstoff im Vergleich zum benachbarten Gebiet leichter oxidiert werden. Innerhalb eines Halbleiterbauelementes können viele Werkstoffe nicht verwendet werden, weil eine Änderung im Oxidationszustand die elektrischen Eigenschaften des Werkstoffes ändern. Zum Beispiel ist Titan ein Leiter und kann oxidiert werden, um ein Titanoxid (TiOx, wobei x nicht mehr als 2 ist) zu bilden. Titanmonooxid (TiO) ist ein Halbleiter, und Titandioxid (TiO2) ist ein Isolator. Daher kann sich der Titan-Werkstoff von einem Leiter zu einem Halbleiter oder einem Isolator oder umgekehrt verändern. Diese Veränderungen verursachen gewöhnlich unerwünschte elektrische Charakteristiken innerhalb eines Halbleiterbauelementes. Um die Umwandlung von einem Leiter zu einem Halbleiter oder Isolator oder umgekehrt zu vermeiden, sollte der Werkstoff sowohl in seiner oxidierten als auch reduzierten Form entweder in beiden Fällen Leiter, in beiden Fällen Halbleiter oder in beiden Fällen Isolator sein.
  • Eine Kategorie von Werkstoffen, welche verwendet werden können, sind Metalle, welche leitfähige Metalloxide bilden können. Ruthenium (Ru), Rhenium (Re), Iridium (Ir) und Osmium (Os) sind leitfähig und können oxidiert werden, um jeweils Rutheniumoxid (RuO2), Rheniumdioxid (ReO2) oder Rheniumtrioxid (ReO3), Iridiumdioxid (IrO2) und Osmiumtetraoxid (OsO4) zu bilden, welche ebenfalls leitfähig sind. Nachfolgende Gleichung erläutert die Reaktion für Ruthenium: Ru + O2 ↔ RuO2
  • Der Doppelpfeil zeigt an, dass die Reaktion reversibel ist. Ruthenium kann oxidiert werden, so dass Rutheniumdioxid gebildet wird, und Rutheniumdioxid kann reduziert werden, so dass Ruthenium und Sauerstoff gebildet wird, so dass es innerhalb der vorliegenden Erfindung verwendet werden kann.
  • Die vorliegende Erfindung verlangt ein Gemisch des Metalls und seines leitfähigen Metalloxides. Das Gemisch ermöglicht, dass die Reaktionen freier reversibel sind, verglichen mit der Situation, wenn nur das Metall oder nur das leitfähige Metalloxid verwendet wird. Wenn beide nicht verfügbar sind, werden zusätzliche Energie und, noch bedeutender, längere Zeiten benötigt, um ein Gemisch zu bilden. Da das Gemisch vorzugsweise reduziert werden soll, sollte das Gemisch genug von dem leitfähigen Metalloxid haben, wie zum Beispiel RuO2, um die Wahrscheinlichkeit zu verringern, ein benachbartes Gebiet zu reduzieren. Die vorliegende Erfindung kann in einer Vielzahl von Anwendungen verwendet werden, einschließlich ferroelektrischer Kondensatoren. "Elementarmetall", wie es hier nachfolgend verwendet wird, ist ein monoatomarer metallischer Werkstoff, wie zum Beispiel Ru, Re, Ir, Os. Einige Elementarmetalle haben leitfähige Metalloxide, wie zum Beispiel RuO2, ReO2, ReO3, IrO2, OsO4.
  • Ein Beispiel, das nicht Teil der vorliegenden Erfindung ist, betrifft einen Kontakt oder einen Via-Plug innerhalb eines Halbleiterbauelementes. Der Plug kann verwendet werden, um die Wahrscheinlichkeit zu verringern, dass eine darunter liegende Schicht oxidiert oder reduziert würde. 1 weist eine Querschnittsansicht eines Abschnittes eines Halbleiterbauelementes mit einem Substrat 10, einem dotierten Gebiet 11 innerhalb des Substrates 10, einer strukturierten Oxidschicht 12 und einem Silizium-Plug 13 auf. Wenn das Substrat oxidiert wäre, würde ein Teil des Silizum-Plug 13 eine Silizumdioxidschicht bilden. Bevor eine Zwischenverbindung über den Plug 13 gebildet wird, müsste die Siliziumdioxidschicht entfernt werden. Das Entfernen der Siliziumdioxidschicht kann auch den Teil der strukturierten Oxidschicht 12 entfernen. Daher ist es vorteilhaft, den Silizium-Plug 13 vor einem Oxidationsschritt zu schützen.
  • Eine leitfähige Schicht 21 wird über die Oxidschicht 12 gebildet und strukturiert, um eine Schutzkappe über den Silizium-Plug 13 zu bilden, wie in 2 gezeigt. Die Leitschicht 21 weist eine Mischung eines Elementarmetalls und seines leitfähigen Metalloxids auf. Die Schicht 21 kann durch Abscheidung mittels Kathodenzerstäuben (Sputtern) gebildet werden, wobei ein Target mit einer Mischung des Elementarmetalls und des leitfähigen Metalloxids verwendet wird. Wenn die Schicht Ru und RuO2 aufweist, ist etwa 5–95 Prozent des gesamten atomaren Rutheniums im Kathodenzerstäuber-Target Ru, und der Rest des atomaren Rutheniums im Target ist RuO2. In diesem Fall haben das Kathodenzerstäu ber-Target und die Schicht 21 eine ähnliche Zusammensetzung. Die Schicht 21 kann unter Verwendung anderer Verfahren gebildet werden. Zum Beispiel kann reaktives Ionen-Sputtern verwendet werden, bei dem ein Ru-Target und ein Plasma mit Sauerstoff verwendet wird, um die Schicht 21 abzuscheiden. Zusätzlich kann eine Ru-Schicht durch Sputter-Abscheidung oder chemische Abscheidung aus der Dampfphase (CVD-Verfahren) gebildet und anschließend oxidiert werden, um nur einen Teil des Ru zu RuO2 umzuwandeln. Bei einer anderen Ausführungsform kann eine Schicht aus Ru und eine Schicht aus RuO2 sequentiell abgeschieden werden. Zusätzliche Schichten aus Ru und RuO2 können abgeschieden werden. Unabhängig von dem Verfahren, welches verwendet wird, um die Schicht 21 zu bilden, ist etwa 5–95 Prozent des gesamten atomaren Rutheniums, welches in der Schicht 21 vorhanden ist, Ru, und der Rest des atomaren Rutheniums in der Schicht 21 ist RuO2. In anderen Ausführungsformen kann die Schicht 21 Re und irgendeines seiner Oxide, Ir und IrO2, Os und OsO4 oder ähnliches aufweisen. "Re und irgendeines seiner Oxide", wie in dieser Beschreibung verwendet, bedeutet Re und ReO2, Re und ReO3 oder Re und ReO2 und ReO3.
  • Eine (nicht gezeigte) Maskenschicht ist über der Schicht 21 gebildet und strukturiert, wobei eine konventionelle lithographische Technik verwendet wird. Die Schicht 21 wird durch Ionenätzen der freigelegten Abschnitte der Schicht 21 oder durch Plasmaätzen der freigelegten Abschnitte der Schicht 21 strukturiert. Wenn die Schicht 21 Ru und RuO2 aufweist, kann die Plasmaätzchemie Sauerstoff oder Fluor enthaltende Verbindungen aufweisen, wie zum Beispiel Kohlenstofftetrafluorid (CF4) oder ähnliches. Wenn andere Werkstoffe verwendet werden, können andere Ätzchemi kalien verwendet werden. Nach dem Strukturierungsschritt wird die Maskenschicht (nicht gezeigt) entfernt.
  • Wie aus 2 ersichtlich ist, deckt die Schicht 21 den Silizium-Plug 13 ab. Die Schicht 21 verringert die Wahrscheinlichkeit, dass der Silizium-Plug 13 während eines nachfolgenden Oxidationsschrittes oxidiert würde. Das Ru in der Schicht 21 kann oxidiert werden, so dass RuO2 gebildet wird. Damit der Silizium-Plug 13 unter der Schicht 21 oxidiert wird, muss Sauerstoff unter die Schicht 21 migrieren, bevor er mit dem Ru in der Schicht 21 reagiert. Ferner bleibt die Schicht 21 leitfähig, sogar wenn das Ru oxidiert ist. Eine Titanschicht kann nicht anstelle der Schicht 21 verwendet werden, weil Titan, welches ein Leiter ist, oxidiert, so dass es Titandioxid wird, welches ein Isolator ist. Bei anderen Beispielen kann der Plug 13 anstelle von Silizium ein Metall und sein leitfähiges Metalloxid aufweisen. Auf diese Art kann das Substrat 10 und das Gebiet 11 besser vor Oxidation geschützt werden, und elektrische Verbindungen durch den Plug 13 können beibehalten werden.
  • Sowohl Kontaktanschlüsse als auch Via-Plugs können unter Verwendung der vorliegenden Lehre gebildet werden. Zum Beispiel kann der in 1 gezeigte Plug 13 Ru und RuO2 aufweisen, welche die Wahrscheinlichkeit der Oxidation eines Gebietes innerhalb des Substrates benachbart zum Plug 13 verringern können. In ähnlicher Weise kann der Plug 13 ein Siliziumteil kontaktieren, wie zum Beispiel eine Gate-Elektrode, um seine Oxidation zu verhindern. Wenn der Plug 13 Ru und RuO2 aufweist, ist die in 2 gezeigte Schicht 21 nicht erforderlich. Wenn Wasserstoffmigration in Gebiete innerhalb des Substrates von Belang ist, sollte 5– 95 Atomprozent des gesamten Rutheniums innerhalb des Plugs 13 RuO2 sein.
  • Ein Beispiel, welches nicht Teil der vorliegenden Erfindung ist und Zwischenverbindungen betrifft, ist ähnlich zu jenem Beispiel für einen Kontakt oder Via-Plugs: 3 zeigt eine Querschnittsansicht eines Abschnitts eines integrierten Schaltkreises, aufweisend: ein Halbleitersubstrat 10, ein dotiertes Gebiet 11 innerhalb des Substrates 10, eine erste Isolierschicht 12 mit einer Kontaktöffnung, einen Kontaktanschluss in der Kontaktöffnung welche eine Titannitridschicht 141 und und eine Wolframschicht 142 aufweist. Eine zweite Isolierschicht 143 ist über der ersten Isolierschicht 12 und dem Kontakt-Plug angeordnet. Die zweite Isolierschicht 143 weist einen Zwischenverbindungskanal auf. Eine Molybdänschicht 144 und eine Kupferschicht 145 sind über der zweiten Isolierschicht 143 und innerhalb des Zwischenverbindungskanals abgeschieden. Das Substrat wird chemisch-mechanisch poliert, um Abschnitte der Molybdänschicht 144 und der Kupferschicht 145 zu entfernen, welche außerhalb des Zwischenverbindungskanals liegen, um die Zwischenverbindung zu bilden. Die Bildung des Halbleiterbauelementes bis zu diesem Schritt in dem Verfahren wird durch konventionelle Methoden durchgeführt.
  • Ein Problem mit Kupfer besteht darin, dass es oxidiert werden kann. Nachfolgende Gleichung verdeutlicht die Reaktionen zum Bilden unterschiedlicher Kupferverbindungen: 4Cu + 2O2 ↔ 2Cu2O + O2 ↔ 4CuO
  • 4 zeigt einen Graph, welcher die Beziehung des Logarithmus des Partialdruckes von Sauerstoff und Tempera tur zu der Reduktion/Oxidation der Kupferverbindungen verdeutlicht. Die y-Achse für den Graph ist der Logarithmus des Sauerstoffpartialdrucks (log pO2), mit dem Druck in Atmosphäreneinheiten. Der Graph weist drei Kurven auf, von denen sich zwei auf Kupferverbindungen beziehen. In dem oberen, linksseitigen Teil der obersten Kurve begünstigen die Reaktionsbedingungen die Bildung von CuO. In dem Gebiet zwischen der obersten und mittleren Kurve begünstigen die Reaktionsbedingungen die Bildung von Cu2O. In dem unteren, rechtsseitigen Teil der mittleren Kurve begünstigen die Reaktionsbedingungen die Bildung von Cu. Für eine gegebene Temperatur und einen Sauerstoffpartialdruck kann man vorhersagen, welches Produkt (Cu, Cu2O oder CuO) gebildet werden sollte. Wenn zum Beispiel die Temperatur etwa 400 Kelvin beträgt und Log pO2 etwa –60 ist, sollte Cu gebildet werden. In ähnlicher Weise sollte bei etwa 400 Kelvin und Log pO2 von etwa –20 CuO gebildet werden. Die Kurve zeigt, dass bei höheren Temperaturen ein höherer Sauerstoffpartialdruck erforderlich ist, um Cu zu oxidieren.
  • Die Erfinder sind der Ansicht, dass das Platzieren eines Werkstoffes, welcher leichter oxidiert wird als Cu, die Wahrscheinlichkeit verringert, dass Cu zu Cu2O oder CuO oxidiert wird. Die in 4 dargestellte unterste Kurve gilt für Re und ReO2. Diese Kurve ist ähnlich zu den auf Kupfer bezogenen Kurven, welche oben diskutiert wurden. Es wird darauf hingewiesen, dass die Kurve für ReO2/ReO3 nicht in 4 gezeigt ist, sie würde aber zwischen der Kurve für Cu2O/Cu und der Kurve für Re/ReO2 liegen. 4 zeigt, dass Re leichter zu ReO2 oxidiert wird, verglichen mit Cu, welches zu Cu2O oder CuO oxidiert wird, weil Re bei einem niedrigeren Log pO2 im Vergleich zu Cu bei einer ge gebenen Temperatur oxidiert wird. Sowohl Re als auch ReO2 sind leitfähig, und eine Schicht aus Re und ReO2 kann über der Zwischenverbindung 145 verwendet werden, um die Wahrscheinlichkeit zu verringern, dass das Cu innerhalb der Zwischenverbindung 145 oxidiert wird.
  • Eine leitfähige Schicht 161 ist über der Molybdänschicht 144 und der Kupferschicht 145 gebildet, wie in 5 gezeigt ist. Die leitfähige Schicht 161 weist Re und ReO2 auf, wobei etwa 5–95 Atomprozent des gesamten atomaren Rheniums in der Schicht Re ist und und der Rest des atomaren Rheniums in der Schicht ReO2 ist. Die Bildung der leitfähigen Schicht 161 kann durchgeführt werden, indem die Abscheide- und Strukturierverfahren verwendet werden, welche zuvor für Ru und RuO2 beschrieben worden sind, mit der Ausnahme, dass Ruthenium durch Rhenium ersetzt ist. Eine Passivierungsschicht 171 wird über der leitfähigen Schicht 161 gebildet, um einen im Wesentlichen vervollständigten integrierten Schaltkreis zu bilden, wie er in 6 gezeigt ist. Andere Schichten und elektrische Verbindungen (nicht gezeigt) können gebildet werden, falls dies erforderlich ist.
  • Die vorliegende Erfindung kann verwendet werden, um ferroelektrische Kondensatoren zu bilden. 7 zeigt eine Querschnittsansicht eine Abschnittes eines Halbleiterbauelementes, welches aufweist: ein Halbleitersubstrat 10, einen Metalloxid-Halbleiter-Transistor 30 mit Source/Drain-Gebieten 301, eine Gate-Dielektrikumsschicht 302 und eine Gate-Elektrode 303, Feldisolationsgebiete 31 benachbart zum Transistor 30, eine erste eingeebnete Isolierschicht 32, eine Titandioxidschicht 33, einen Kontakt-Plug 34 und eine Bodenelektrode 35, welche etwa 50–200 nm (500–2000 Ångström) dick ist und Platin aufweist. Konventionelle Techniken werden verwendet, um das Halbleiterbauelement bis zu diesem Schritt in dem Verfahren zu bilden. Die Titandioxidschicht 33 und die Bodenelektrode 35 kontaktieren eine später gebildete ferroelektrische Schicht. Die Schicht 33 und 35 kann durch andere Werkstoffe ersetzt oder in Verbindung mit anderen Werkstoffen verwendet werden, aber diese Werkstoffe dürfen nicht mit der ferroelektrischen Schicht reagieren oder es darunter liegenden, Silizium enthaltenden Schichten erlauben, mit der ferroelektrischen Schicht zu reagieren. Ferner muss die Schicht 33 als ein Isolator wirken. Bei anderen Ausführungsformen kann die Schicht 33 Oxide von Magnesium, Zirkon, Tantal oder ähnliches aufweisen. Die Elektrode 35 muss als ein Leiter wirken. Bei anderen Ausführungsformen kann die Elektrode 35 Palladium, Titan, Nitrid, Metalle und/oder deren leitfähige Metalloxide (wenn das Metall ein leitfähiges Metalloxid bilden kann) oder ähnliches aufweisen.
  • Eine strukturierte ferroelektrische Schicht 41, welche etwa 70–200 nm (700–2000 Ångström) dick ist, ist über der Bodenelektrode 35 gebildet, wie aus 8 ersichtlich ist. Die ferroelektrische Schicht 41 weist Bleizirkonattitanat (PZT) auf. Es wird darauf hingewiesen, dass das Wort "Zirkon" manchmal anstelle von "Zirkonat" verwendet wird, aber es ist dennoch der gleiche Werkstoff. Die ferroelektrische Schicht wird durch Rotationsbeschichtung, Sputter-Abscheidung, oder metallorganische Abscheidung aus der Dampfphase (CVD-Verfahren) abgeschieden. Die ferroelektrische Schicht wird in einer Oxidationsumgebung bei etwa Atmosphärendruck und einer Temperatur im Bereich von 550–750 Grad Celsius geglüht. Die Glühzeit beträgt etwa 5–30 Minu ten, wenn ein Ofen verwendet wird, und etwa 10–300 Sekunden, wenn ein schneller thermischer Prozessor verwendet wird. Die Oxidationsumgebung kann nur Sauerstoff oder Sauerstoff in Verbindung mit relativ inerten Gasen, wie zum Beispiel Stickstoff, Argon, Helium oder ähnliches, aufweisen. Nicht-oxidierende Umgebungen, wie zum Beispiel relativ inerte Gase ohne Sauerstoff (Stickstoff, Argon, Helium oder ähnliches) und besonders reduzierende Umgebungen, wie zum Beispiel Wasserstoff, sollten vermieden werden, wenn nicht die ferroelektrische Schicht später in einer Oxidationsumgebung geglüht wird.
  • Eine Maskenschicht (nicht gezeigt) ist über der ferroelektrischen Schicht 41 gebildet. Die ferroelektrische Schicht 41 wird durch Nassätztechniken oder Trockenätztechniken strukturiert. Nassätzen kann mit einer Lösung durchgeführt werden, welche Flusssäure, Salpetersäure und Wasserstoffperoxid aufweist. Während des Ätzens wird die Lösung bei etwa Raumtemperatur beibehalten. Trockenätzen kann durchgeführt werden, indem Plasmaätzen oder Ionenätzen druchgeführt wird. Für Plasmaätzen sollte die Ätzchemie Sauerstoff, Fluor enthaltende Verbindungen, wie zum Beispiel Kohlenstofftetrafluoride (CF4) und ähnliches, und Chlor enthaltende Verbindungen, wie zum Beispiel Kohlenstofftetrachlorid (CCl4), molekulares Chlor (Cl2) und ähnliches aufweisen. Nach dem Strukturieren wird die Maskenschicht (nicht gezeigt) entfernt, so dass sich die ferroelektrische Schicht 41 ergibt, wie aus 8 ersichtlich ist.
  • Wie zuvor diskutiert worden ist, liegt ein Problem bei den ferroelektrischen Kondensatoren in ihrem Unvermögen, ihre ferroelektrischen Eigenschaften beizubehalten. Ob gleich die Quelle des Problems nicht bekannt ist, ist es möglich, dass die ferroelektrische Schicht zumindest teilweise während der nachfolgenden Verarbeitung reduziert wird. Von den in PZT enthaltenden Werkstoffen wird Blei am leichtesten reduziert. 9 ist ähnlich zu 4, außer dass der Graph eine Kurve für elementares Blei (Pb) und Bleioxid (PbO) und eine Kurve für Ru und RuO2 aufweist. Die Kurve verdeutlicht, dass bei höheren Temperaturen ein höherer Sauerstoffpartialdruck erforderlich ist, um zu verhindern, dass PbO zu Pb reduziert wird. Aus 9 ist ersichtlich, dass RuO2 leichter zu Ru als PbO zu Pb reduziert wird. Sowohl Ru als auch RuO2 sind leitfähig, und beide reagieren nicht signifikant mit PZT. Daher kann Ru und RuO2 als die Oberelektrode für den ferroelektrischen Kondensator verwendet werden. Auf gleiche Weise können Re und irgend eines seiner Oxide, Ir und IrO2, Os und OsO4 als Oberelektrode verwendet werden. Die Oberelektrode muss sowohl das elementare Metall und sein leitfähiges Metalloxid aufweisen.
  • Wie aus 10 ersichtlich ist, wird eine strukturierte Oberelektrode 61 gebildet, um die Oberseite und Außenseite der ferroelektrischen Schicht 41 zu bedecken. Die Oberelektrode 61 weist Ru und RuO2 auf, wobei etwa 5–95 Prozent des gesamten atomaren Rutheniums in der Oberelektrode 61 RuO2 ist und der Rest des atomaren Rutheniums in der Oberelektrode 61 Ru ist. Es wird darauf hingewiesen, dass die Oberelektrode 61 eine höhere RuO2-Konzentration im Vergleich zur Schicht 21 oder 161 aufweist, weil die Oberelektrode 61 das PZT in der ferroelektrischen Schicht 41 schützen soll. Die Oberelektrode 61 wird durch Sputter-Abscheidung einer Schicht von etwa 50–500 nm (500–5000 Ångström) Dicke gebildet, wobei irgend eines der oben beschriebenen Verfahren zum Bilden der Oberelektrode 61 verwendet wird. Ähnliche Verfahren werden verwendet, wenn die Schicht Re und irgendeines seiner Oxide, Ir und IrO2, Os und OsO4 oder ähnliches aufweist.
  • Über die Schicht aus Ru und RuO2 wird eine Maskenschicht (nicht gezeigt) gebildet und strukturiert, wobei eine konventionelle lithographische Technik verwendet wird. Die Schicht aus Ru und RuO2 wird mittels Ionenätzen oder Plasmaätzen des frei liegenden Schichtabschnittes strukturiert. Wenn die Schicht Ru und RuO2 aufweist, kann die Plasmaätzchemie Sauerstoff oder Fluor enthaltende Verbindungen, wie zum Beispiel Kohlenstrofftetrafluorid (CF4) und ähnliches, aufweisen. Wenn andere Werkstoffe verwendet werden, können andere Ätzchemikalien verwendet werden. Nach dem Strukturierungsschritt wird die Maskenschicht (nicht gezeigt) entfernt, wodurch die Oberelektrode 61 übrig bleibt, wie aus 10 ersichtlich ist.
  • Die Oberelektrode 61 schützt die Oberseite und Außenseite der ferroelektrischen Schicht 41, wie aus 10 ersichtlich ist. Das RuO2 in der Oberelektrode 61 kann reduziert werden, so dass Ru gebildet wird. Die Oberelektrode 61 verringert die Wahrscheinlichkeit, dass die ferroelektrische Schicht 41 während der nachfolgenden Verarbeitung reduziert würde. Um die ferroelektrische Schicht 41 zu reduzieren, muss ein Reduziermittel durch die Oberelektrode 61 migrieren, ohne RuO2 zu reduzieren. Auf diese Art kann die ferroelektrische Schicht 41 besser vor Reduktion geschützt werden. Die anderen Metalle und deren leitfähige Metalloxide können durch die Schicht aus Ru und RuO2 er setzt oder in Verbindung mit der Schicht aus Ru und RuO2 verwendet werden.
  • Wie aus 11 ersichtlich ist, ist ein im Wesentlichen vervollständigter integrierter Schaltkreis gebildet. Eine zweite, eingeebnete Isolierschicht 71 wird auf der Titandioxidschicht 33 und der Oberelektrode 61 gebildet. In der Schicht 71 wird eine Öffnung gebildet, welche sich zur Oberelektrode 61 erstreckt. Innerhalb der Öffnung wird ein leitfähiger Plug gebildet, welcher eine Titannitridschicht 72 und eine Wolframschicht 73 aufweist. In dem leitfähigen Plug können andere Werkstoffe verwendet werden, aber die Fähigkeit des Ru und RuO2, zu oxidieren und zu reduzieren, kann die Auswahl begrenzen. Der für den leitfähigen Plug verwendete Werkstoff sollte leitfähig bleiben. Außer Titannitrid kann die Schicht, welche die Oberelektrode kontaktiert, Titan-Wolfram, Wolfram, Elementarmetalle und deren leitfähige Metalloxide oder ähnliches aufweisen. Eine Zwischenverbindung 74 und eine Passivierungsschicht 75 werden über den leitfähigen Plug und die Schicht 71 gebildet. Falls erforderlich, werden andere zwischenliegende Isolierschichten und Verbindungsschichten gebildet. Zu anderen Teilen des integrierten Schaltkreises, wie zum Beispiel die Gate-Elektrode 303 und dem linksseitigen Source/Drain-Gebiet 301, werden elektrische Verbindungen gebildet, welche jedoch nicht in 11 gezeigt sind.
  • Die vorliegende Erfindung kann verwendet werden, um eine Schutzschicht zu bilden. Obgleich diese Ausführungsform in Verbindung mit einer ferroelektrischen Schicht beschrieben ist, kann die Schutzschicht für irgendeine Anzahl von Bauelementen verwendet werden. Siliziumnitrid ist eine gute Wasserstoffbarriere, aber Siliziumnitrid kann mit ei ner PZT-Schicht aufgrund möglicher Reaktionen zwischen Silizium und den PZT-Werkstoffen nicht direkt in Kontakt kommen. Ferner kann Wasserstoff während der Bildung der Siliziumnitridschicht in Abhängigkeit von der gewählten Abscheidechemikalie produziert werden, welcher die Oxidverbindungen innerhalb der ferroelektrischen Schicht reduzieren kann. Diese Anwendung zeigt, wie eine ferroelektrische Schicht durch Schutzschichten, welche Siliziumnitrid aufweisen, nahezu eingekapselt werden kann. 12 zeigt eine Querschnittsansicht eines Abschnittes des Halbleiterbauelementes, welches eine erste Isolierschicht 80 und eine Bodenelektrode 81 aufweist, welche elementares Iridium (Ir) oder eine Mischung aus Ir und Iridiumdioxid (IrO2) aufweist. Die Bodenelektrode 81 wird ähnlich zu den zuvor beschriebenen anderen Schichten, welche Metalle und ihre leitfähigen Metalloxide aufweisen, abgeschieden und strukturiert. Über der ersten Isolierschicht 80 und einem Teil der Bodenelektrode 81 wird eine strukturierte zweite Isolierschicht 91 gebildet. Eine Siliziumnitridschicht wird abgeschieden und anisotrop geätzt, um Nitrid-Seitenwand-Abstandshalter 92 zu bilden, wie in 13 gezeigt. Ferner wird eine Schicht aus Titandioxid abgeschieden und anisotrop geätzt, um Titandioxid-Abstandshalter 93 zu bilden, wie in 13 gezeigt. Bei einer anderen Ausführungsform kann die Titandioxidschicht durch Oxide von Magnesium, Zirkon, Tantal oder ähnlichem ersetzt werden oder in Verbindung mit diesen Oxiden verwendet werden. Optional ist es nicht erforderlich, dass die Titandioxidschicht anisotrop geätzt wird, sollte aber die gesamte freiliegende Oberfläche des Halbleiterbauelementes abdecken. Die optionale Ausführungsform ist nicht in 13 gezeigt. Während der Bildung der Abstandshalter kann Wasserstoff erzeugt und IrO2 reduziert worden sein, wenn davon ursprünglich etwas vorhanden war. Es kann ein kurzes Glühen, bei dem eine Oxidationsumgebung verwendet wird, durchgeführt werden, falls erforderlich, um etwas Ir zu IrO2 zu oxidieren. Nach der Bildung des Abstandshalters sollte IrO2 zwischen 5–95 Atomprozent des gesamten Iridiums innerhalb der Bodenelektrode 81 ausmachen.
  • Wie aus 14 ersichtlich ist, wird eine ferroelektrische Schicht 101 gebildet, welche Lanthan dotiertes PZT aufweist. Die ferroelektrische Schicht 101 wird mittels eines der zuvor diskutierten Verfahren in Verbindung mit Schichten, welche PZT aufweisen, abgeschieden. Das Substrat, welches die ferroelektrische Schicht 101 aufweist, wird durch chemisch-mechanisches Polieren strukturiert. Um sicherzustellen, dass die gesamte ferroelektrische Schicht 101 über der Isolierschicht 91 entfernt wird, wird die ferroelektrische Schicht 101 nassgeätzt, wobei eine Lösung verwendet wird, welche Flusssäure, Salpetersäure und Wasserstoffperoxid aufweist. Zusätzlich zum Entfernen jedes Restes der ferroelektrischen Schicht 101 wird durch den Nassätzschritt auch etwas von der ferroelektrischen Schicht 101 innerhalb der Öffnung geätzt, um sicherzustellen, dass die ferroelektrische Schicht 101 nur den Titandioxid-Abstandshalter 93 und die Bodenelektrode 81 kontaktiert. Das Substrat, welches die ferroelektrische Schicht 101 aufweist, wird in einer Art geglüht, welche ähnlich zu jener der ferroelektrischen Schicht 41 ist, welche zuvor beschrieben wurde.
  • Eine Oberelektrode 111 wird gebildet und weist elementares Osmium (Os) und Osmiumtetraoxid (OsO4) auf, wie aus 15 ersichtlich ist. Das OsO4 macht etwa 5–95 Atomprozent des gesamten Osmiums in der Oberelektrode 111 aus, und der Rest des Osmiums in der Oberelektrode 111 ist Os. Die Oberelektrode 111 wird ähnlich zu den zuvor beschriebenen anderen Schichten, welche Metalle und ihre leitfähigen Metalloxide aufweisen, abgeschieden und strukturiert. Andere Schichten und elektrische Verbindungen werden zum ferroelektrischen Kondensator zugefügt, sind aber nicht in den Figuren gezeigt.
  • Bei dieser Ausführungsform weist die ferroelektrische Schicht Elektroden 81 und 111 auf, welche Metalle und ihre leitfähigen Metalloxide aufweisen. Nitrid-Abstandshalter 92 umgeben die Seiten der ferroelektrischen Schicht 101, kontaktieren aber nicht die ferroelektrische Schicht 101. Wasserstoff sollte die ferroelektrische Schicht 101 mittels der Seiten nicht kontaktieren, weil die Nitrid-Abstandshalter 92 als eine Wasserstoffbarriere wirken sollten. Die ferroelektrische Schicht 101 wurde nicht mittels Wasserstoff reduziert, welches während des Bildens des Nitrid-Abstandshalters erzeugt wird, weil die Nitrid-Abstandshalter vor der ferroelektrischen Schicht 101 gebildet wurden. Die Titandioxid-Abstandshalter 93 trennen die Nitrid-Abstandshalter 92 und die ferroelektrische Schicht 101. Daher sollte das Silizium innerhalb des Nitrid-Abstandshalters 92 nicht mit der ferroelektrischen Schicht 101 reagieren. Die Elektroden 81 und 111 und der Siliziumnitrid-Abstandshalter 92 kapseln geradezu die ferroelektrische Schicht 101 ein. Bei dieser Ausführungsform ist die Reduktion der ferroelektrischen Schicht 101 weniger wahrscheinlich als mit konventionellen ferroelektrischen Kondensatoren.
  • In 16 ist eine andere Ausführungsform mit einer geschützten ferroelektrischen Schicht dargestellt. 16 zeigt eine Oxidschicht 80 und eine erste Siliziumnitridschicht 81. Eine leitfähige Schicht 121, welche Re und ReO2 aufweist, und eine ferroelektrische Schicht 122, welche PZT aufweist, sind über der ersten Siliziumnitridschicht 81 gebildet. Die leitfähige Schicht 121 wirkt als die Bodenelektrode, und ReO2 innerhalb der leitfähigen Schicht 121 verringert die Wahrscheinlichkeit, die ferroelektrische Schicht 122 zu reduzieren. Die Schichten 121 und 122 sind strukturiert, wobei Ionenätzen verwendet wird. Das Ionenätzen strukturiert die Schichten 121 und 122, so dass sie miteinander übereinstimmen. Über der Isolierschicht 80 einschließlich der Schichten 121 und 122 werden eine Titandioxidschicht 123 und eine zweite Siliziumnitridschicht 124 gebildet. Die Schichten 123 und 124 werden anisotrop geätzt, um Seitenwand-Abstandshalter zu bilden. Das Ätzen zum Bilden der Seitenwand-Abstandshalter kann in einem Schritt oder in mehreren Schritten durchgeführt werden. Die Abscheidung von Siliziumnitrid erzeugt Wasserstoff, welcher das PbO innerhalb der ferroelektrischen Schicht reduzieren kann. Nachdem die Abstandshalter gebildet worden sind, wird das Substrat einschließlich der ferroelektrischen Schicht 122 in einer Sauerstoffumgebung geglüht. Das Glühen ist ähnlich zu dem Glühen, welches für die ferroelektrische Schicht 41, welche zuvor beschrieben worden ist, verwendet wurde. Über der ferroelektrische Schicht 122 und den Seitenwand-Abstandshaltern wird eine Oberelektrode 125 einschließlich Ru und RuO2 gebildet. RuO2 innerhalb der Oberelektrode 125 verringert die Wahrscheinlichkeit, die ferroelektrische Schicht 122 zu reduzieren. Sowohl die leitfähi ge Schicht 121, welche als die Bodenelektrode wirkt, als auch die ferroelektrische Schicht 122 werden von der ersten Siliziumnitridschicht 81, der zweiten Siliziumnitridschicht 124 der Seitenwand-Abstandshalter und der Oberelektrode 125 geradezu eingekapselt. Weil es nicht vollständig bekannt ist, ob die Degradationsprobleme mit ferroelektrischen Kondensatoren die Bodenelektrode oder die ferroelektrische Schicht betreffen, kann diese Ausführungsform gegen Degradationsprobleme wirksam sein, weil die Bodenelektrode und die ferroelektrische Schicht stärker eingekapselt sind als in anderen Ausführungsformen.
  • 17 zeigt eine Querschnittsansicht eines Abschnittes eines Halbleiterbauelementes mit einem ferroelektrischen Kondensatoren und Abschirmschichten, um die ferroelektrischen Kondensatoren vor Reduzieragenzien zu schützen. Das Substrat weist eine erste Isolierschicht 130 und eine Titandioxidschicht 131 auf. Ein Polysilizium-Plug 132 wird von einer ersten leitfähigen Schicht 133 abgedeckt, welche zum Beispiel aus Ru und RuO2 hergestellt ist, welche die erste Elektrode des Kondensators definiert. Eine ferroelektrische Schicht 134 liegt über der ersten leitfähigen Schicht 133, und eine Schicht 135 einschließlich Platin liegt über der ferroelektrischen Schicht 134. Die Schicht 135 wirkt als die zweite Elektrode für den Kondensator. Die Bildung des Bauelementes bis zu diesem Verfahrensschritt einschließlich des Glühens der ferroelektrischen Schicht 134, sind konventionell. Über der Elektrode wird eine zweite Isolierschicht 136 gebildet, die dick genug ist, so dass es wenig, wenn überhaupt, kapazitive Kopplung zwischen der Schicht 135 und der nachfolgend gebildeten Abschirmschicht gibt. Typischerweise ist die zweite I solierschicht 136 mindestens etwa 500 nm (5000 Ångström) dick. Das Substrat einschließlich der zweiten Isolierschicht 136 wird in einer Oxidationsumgebung geglüht, um den Betrag an Wasserstoff zu verringern, welcher innerhalb der zweiten Isolierschicht 136 eingefangen sein kann.
  • Über der zweiten Isolierschicht werden Abschirmschichten 137 und 138 gebildet. Die Abschirmschichten 137 und 138 weisen eine Mischung aus Ru und RuO2 ähnlich zur Schicht 61 auf. Die Abschirmschicht 138 weist Siliziumnitrid auf und wird durch Sputter-Abscheidung oder Plasma-verstärktes Abscheiden aus der Dampfphase (CVD-Verfahren) gebildet. Die während der Siliziumnitridabscheidung vorhandene Temperatur und der Betrag an Wasserstoff sollten relativ niedrig sein, um die Reduktion von RuO2 auf Ru innerhalb der Schicht 137 zu minimieren. Nach der Abscheidung der Schicht 138 wird das Substrat in einer Oxidationsumgebung geglüht, um die Oxidation von etwas Ru innerhalb der Schicht 137 zu fördern und irgendwelche kleinen Löcher innerhalb der Schicht 138 abzudichten. Damit ein Reduziermittel, wie zum Beispiel Wasserstoff, mit dem ferroelektrischen Kondensator interferiert, darf das Reduziermittel nicht nur durch die Schicht 138, sondern auch durch die Schicht 137 passieren, ohne innerhalb der Schicht 137 das RuO2 auf Ru zu reduzieren. Diese Ausführungsform zeigt nicht nur eine gute Wasserstoffbarriere, sondern zeigt auch, dass die Abschirmschichten an dem Halbleiterbauelement nicht elektrisch teilhaben müssen, wenn dies so erwünscht ist.

Claims (10)

  1. Verfahren zum Bilden eines Halbleiterbauelementes, wobei das Verfahren die Schritte aufweist: Bereitstellen eines Substrates (10; 80; 81; 130; 131) mit einer Primäroberfläche; Bilden eines ersten Gebietes (41; 101; 122; 134) an einem Ort, welcher über dem Substrat liegt, und wobei das erste Gebiet ein dielektrisches Gebiet ist; Abscheiden einer ersten Schicht (61; 111; 125; 137) über das erste Gebiet, wobei der Schritt des Abscheidens der ersten Schicht derart ist, dass die erste Schicht, wie abgeschieden, eine Mischung aufweist, welche ein Elementarmetall und sein leitfähiges Metalloxid aufweist; wobei das leitfähige Metalloxid imstande ist, bevorzugt gegenüber einer Reduzierung des ersten Gebietes zum Elementarmetall reduziert zu werden.
  2. Verfahren nach Anspruch 1, wobei das Elementarmetall und sein leitfähiges Metalloxid eines der folgenden Paare ist: Ruthenium und Rutheniumdioxid, Rhenium und irgendeines seiner Oxide, Iridium und Iridiumdioxid oder Osmium und Osmiumtetraoxid.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei: die erste Schicht eine Mehrzahl von ersten Atomen aufweist; das leitfähige Metalloxid eine Mehrzahl der ersten Atome aufweist; und sich mindestens 5 Atomprozent der ersten Atome innerhalb der ersten Schicht in dem leitfähigen Metalloxid befinden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement einen ferroelektrischen Kondensator aufweist, welcher: eine erste Elektrode (35; 81; 121; 133), eine ferroelektrische Schicht (41; 101; 122; 134), welche über der ersten Elektrode liegt; und eine zweite Elektrode (61; 111; 125; 135) aufweist, welche über der ferroelektrischen Schicht liegt, wobei die ferroelektrische Schicht (41; 101; 122; 134) das erste Gebiet ist.
  5. Verfahren nach Anspruch 4, welches ferner den Schritt aufweist: Bilden der ersten Elektrode vor dem Bilden der ferroelektrischen Schicht, wobei das Strukturieren der ersten Schicht die zweite Elektrode bildet.
  6. Verfahren nach Anspruch 4 oder 5, wobei der ferroelektrische Kondensator ferner derart ist, dass: die ferroelektrische Schicht (41; 101; 122) Blei aufweist; das Elementarmetall Ruthenium ist und sein leitfähiges Metalloxid Rutheniumdioxid ist; die erste Schicht (61; 111; 125) eine Mehrzahl von Rutheniumatomen aufweist; und sich mindestens 5 Atomprozent der Rutheniumatome innerhalb der ersten Schicht (61; 111; 125) in dem Rutheniumdioxid befinden.
  7. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Halbleiterbauelement einen ferroelektrischen Kondensator aufweist, welcher eine erste Elektrode (133), eine ferroelektrische Schicht (134), welche über der ersten Elektrode (133) liegt, und eine zweite Elektrode (135) aufweist, welche über der ferroelektrischen Schicht (134) liegt, wobei die ferroelektrische Schicht (134) das erste Gebiet ist, und das Verfahren ferner die Schritte aufweist: Bilden der ersten Elektrode (133); und Bilden der zweiten Elektrode (135), wobei das Verfahren ferner durch Abscheiden der ersten Schicht (137) in der Weise gekennzeichnet ist, dass: die erste Schicht (137) über der zweiten Elektrode (135) liegt und mittels einer Isolierschicht (136) im Abstand von der zweiten Elektrode (135) angeordnet ist; die erste Schicht (137) einen Oberbereich und Seiten der ferroelektrischen Schicht (134) umgibt.
  8. Verfahren nach Anspruch 7, wobei der ferroelektrische Kondensator ferner derart ist, dass: das Elementarmetall Ruthenium ist und sein leitfähiges Metalloxid Rutheniumdioxid ist; die erste Schicht (137) eine Mehrzahl von Rutheniumatomen aufweist; und sich mindestens 5 Atomprozent der Rutheniumatome innerhalb der ersten Schicht (137) in dem Rutheniumdioxid befinden.
  9. Verfahren nach Anspruch 7 oder 8, wobei die ferroelektrische Schicht Blei aufweist.
  10. Verfahren nach den Ansprüchen 7, 8 oder 9, wobei die zweite Elektrode Platin aufweist.
DE69433582T 1993-06-07 1994-06-06 Verfahren zur Bildung einer Halbleiteranordnung Expired - Lifetime DE69433582T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72012 1993-06-07
US08/072,012 US5407855A (en) 1993-06-07 1993-06-07 Process for forming a semiconductor device having a reducing/oxidizing conductive material

Publications (2)

Publication Number Publication Date
DE69433582D1 DE69433582D1 (de) 2004-04-08
DE69433582T2 true DE69433582T2 (de) 2005-02-17

Family

ID=22105010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69433582T Expired - Lifetime DE69433582T2 (de) 1993-06-07 1994-06-06 Verfahren zur Bildung einer Halbleiteranordnung

Country Status (8)

Country Link
US (2) US5407855A (de)
EP (1) EP0629002B1 (de)
JP (1) JPH0799290A (de)
KR (1) KR100354578B1 (de)
CN (1) CN1093319C (de)
DE (1) DE69433582T2 (de)
SG (1) SG69959A1 (de)
TW (1) TW278208B (de)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US6052271A (en) * 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
JP2956485B2 (ja) * 1994-09-07 1999-10-04 日本電気株式会社 半導体装置の製造方法
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US6271077B1 (en) 1995-03-27 2001-08-07 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JP3526651B2 (ja) * 1995-04-28 2004-05-17 ローム株式会社 半導体装置および配線方法
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
KR0147639B1 (ko) * 1995-05-29 1998-08-01 김광호 고유전율 캐패시터의 하부전극 형성방법
US5702970A (en) * 1995-06-26 1997-12-30 Hyundai Electronics Industries Co., Ltd. Method for fabricating a capacitor of a semiconductor device
US5739049A (en) * 1995-08-21 1998-04-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
US5631804A (en) * 1995-11-13 1997-05-20 Micron Technology, Inc. Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6388272B1 (en) 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US5926359A (en) 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US5973342A (en) * 1996-04-25 1999-10-26 Rohm Co., Ltd. Semiconductor device having an iridium electrode
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JP3452763B2 (ja) 1996-12-06 2003-09-29 シャープ株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP3454058B2 (ja) * 1996-12-11 2003-10-06 富士通株式会社 半導体メモリおよびその製造方法
JP3299909B2 (ja) * 1997-02-25 2002-07-08 シャープ株式会社 酸化物導電体を用いた多層構造電極
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
US6287637B1 (en) * 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
JP3484324B2 (ja) 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置
JP3445925B2 (ja) * 1997-10-07 2003-09-16 シャープ株式会社 半導体記憶素子の製造方法
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
JP3212930B2 (ja) * 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
EP0968529B1 (de) * 1997-12-10 2008-01-23 Nxp B.V. Halblerteranordnung und verfahren zur herstellung
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
KR100458084B1 (ko) * 1997-12-27 2005-06-07 주식회사 하이닉스반도체 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
KR100436058B1 (ko) 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
KR100533991B1 (ko) 1997-12-27 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 고유전체 캐패시터 제조방법
JP3976288B2 (ja) * 1998-01-21 2007-09-12 ローム株式会社 半導体装置および半導体装置の製造方法
KR100404649B1 (ko) * 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
JP3116897B2 (ja) * 1998-03-18 2000-12-11 日本電気株式会社 微細配線形成方法
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US5998258A (en) * 1998-04-22 1999-12-07 Motorola, Inc. Method of forming a semiconductor device having a stacked capacitor structure
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
US6156619A (en) 1998-06-29 2000-12-05 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
US6452271B2 (en) 1998-07-31 2002-09-17 Micron Technology, Inc. Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6541067B1 (en) * 1998-08-27 2003-04-01 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6517616B2 (en) * 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
US6133159A (en) * 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US5962716A (en) * 1998-08-27 1999-10-05 Micron Technology, Inc. Methods for preparing ruthenium and osmium compounds
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6239028B1 (en) 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6537461B1 (en) * 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
JP3114710B2 (ja) 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
JP2000174219A (ja) * 1998-12-01 2000-06-23 Rohm Co Ltd 強誘電体メモリ装置およびその製造方法
JP3655113B2 (ja) * 1998-12-28 2005-06-02 シャープ株式会社 半導体記憶装置の製造方法
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
US6320263B1 (en) * 1999-02-18 2001-11-20 Advanced Micro Devices, Inc. Semiconductor metalization barrier and manufacturing method therefor
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6421223B2 (en) * 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6329286B1 (en) 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
KR100333667B1 (ko) 1999-06-28 2002-04-24 박종섭 강유전체 메모리 소자의 캐패시터 제조 방법
DE19937503C1 (de) 1999-08-09 2001-01-04 Siemens Ag Verfahren zum Ätzen von wismuthaltigen Oxidfilmen
JP3545279B2 (ja) * 1999-10-26 2004-07-21 富士通株式会社 強誘電体キャパシタ、その製造方法、および半導体装置
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6380080B2 (en) 2000-03-08 2002-04-30 Micron Technology, Inc. Methods for preparing ruthenium metal films
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US6420267B1 (en) * 2000-04-18 2002-07-16 Infineon Technologies Ag Method for forming an integrated barrier/plug for a stacked capacitor
JP2001308288A (ja) 2000-04-27 2001-11-02 Sharp Corp 半導体装置の製造方法および半導体装置
US6429127B1 (en) 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US6423632B1 (en) 2000-07-21 2002-07-23 Motorola, Inc. Semiconductor device and a process for forming the same
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
US6660631B1 (en) 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
JP4025829B2 (ja) * 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US6958508B2 (en) 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP2002260951A (ja) * 2000-12-28 2002-09-13 Denso Corp 積層型誘電素子及びその製造方法，並びに電極用ペースト材料
KR100359299B1 (en) * 2001-03-26 2002-11-07 Samsung Electronics Co Ltd Semiconductor memory device having resist pattern and method for forming metal contact thereof
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
ATE311606T1 (de) * 2001-04-11 2005-12-15 Kyocera Wireless Corp Abstimmbares ferroelektrisches element mit geringen verlusten und verfahren zu dessen charakterisierung
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6787831B2 (en) * 2002-01-15 2004-09-07 Infineon Technologies Aktiengesellschaft Barrier stack with improved barrier properties
US6583507B1 (en) * 2002-04-26 2003-06-24 Bum Ki Moon Barrier for capacitor over plug structures
JP4636834B2 (ja) * 2002-11-13 2011-02-23 パナソニック株式会社 半導体装置及びその製造方法
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
WO2005074032A1 (ja) * 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
US7189431B2 (en) 2004-09-30 2007-03-13 Tokyo Electron Limited Method for forming a passivated metal layer
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100881717B1 (ko) * 2006-12-27 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100823168B1 (ko) * 2007-01-08 2008-04-18 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
JP2008218782A (ja) 2007-03-06 2008-09-18 Seiko Epson Corp 半導体装置及びその製造方法
US7655556B2 (en) 2007-03-23 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for semiconductor devices
US9385034B2 (en) * 2007-04-11 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Carbonization of metal caps
KR100869343B1 (ko) 2007-08-31 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20090074396A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 강유전체를 이용한 정보저장매체, 그 제조방법, 및 이를채용한 정보저장장치
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US8120117B2 (en) * 2009-05-01 2012-02-21 Kabushiki Kaisha Toshiba Semiconductor device with metal gate
US20140179512A1 (en) * 2012-12-20 2014-06-26 Sunpower Technologies Llc Photocatalyst for the production of hydrogen
CN103219225A (zh) * 2013-03-29 2013-07-24 河北大学 用于硅基铁电电容器集成的一种阻挡层材料及集成方法
US10727070B2 (en) 2016-03-21 2020-07-28 International Business Machines Corporation Liner-less contact metallization
US9653311B1 (en) * 2016-05-13 2017-05-16 Applied Materials, Inc. 3D NAND staircase CD fabrication utilizing ruthenium material
US10312137B2 (en) 2016-06-07 2019-06-04 Applied Materials, Inc. Hardmask layer for 3D NAND staircase structure in semiconductor applications
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
US11177171B2 (en) 2019-10-01 2021-11-16 International Business Machines Corporation Encapsulated top via interconnects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
US5003428A (en) * 1989-07-17 1991-03-26 National Semiconductor Corporation Electrodes for ceramic oxide capacitors
US5122923A (en) * 1989-08-30 1992-06-16 Nec Corporation Thin-film capacitors and process for manufacturing the same
DE69123422T2 (de) * 1990-04-24 1997-06-05 Ramtron Int Corp Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung
JPH04364759A (ja) * 1991-06-12 1992-12-17 Kawasaki Steel Corp 半導体装置及びその製造方法
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5285017A (en) * 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material

Also Published As

Publication number Publication date
EP0629002A1 (de) 1994-12-14
JPH0799290A (ja) 1995-04-11
DE69433582D1 (de) 2004-04-08
SG69959A1 (en) 2000-01-25
KR950001909A (ko) 1995-01-04
US5407855A (en) 1995-04-18
CN1093319C (zh) 2002-10-23
US5510651A (en) 1996-04-23
TW278208B (de) 1996-06-11
CN1107611A (zh) 1995-08-30
EP0629002B1 (de) 2004-03-03
KR100354578B1 (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
DE69433582T2 (de) Verfahren zur Bildung einer Halbleiteranordnung
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE112009000670B4 (de) Verfahren zum Herstellen einer Metall-Gate-Struktur
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE4128421C2 (de) Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE102014107437B4 (de) Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht und Herstellungsverfahren dafür
DE19952177C2 (de) Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19950708A1 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019112264A1 (de) Metall-heteroübergangsstruktur mit metallkappenschicht
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE10231192A1 (de) Verunreinigungssteuerung für Herstellungsverfahren eingebetteter ferroelektrischer Bauelemente
DE19741891A1 (de) Verfahren zur gleichzeitigen Bildung von Metallsalicid und einer lokalen Verbindungsstruktur in einer IC-Struktur
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
EP1421619B1 (de) Kontaktierung des emitterkontakts einer halbleitervorrichtung
DE69837909T2 (de) Herstellungsverfahren für ein halbleiterbauelement

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FREESCALE SEMICONDUCTOR, INC., AUSTIN, TEX., US

8328 Change in the person/name/address of the agent

Representative=s name: SCHUMACHER & WILLSAU PATENTANWALTSGESELLSCHAFT MBH