DE69431231T2 - System zur Modellierung einer integrierten Schaltungschippackung und Betriebsverfahren - Google Patents

System zur Modellierung einer integrierten Schaltungschippackung und Betriebsverfahren

Info

Publication number
DE69431231T2
DE69431231T2 DE69431231T DE69431231T DE69431231T2 DE 69431231 T2 DE69431231 T2 DE 69431231T2 DE 69431231 T DE69431231 T DE 69431231T DE 69431231 T DE69431231 T DE 69431231T DE 69431231 T2 DE69431231 T2 DE 69431231T2
Authority
DE
Germany
Prior art keywords
modeling
integrated circuit
circuit chip
chip package
operating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69431231T
Other languages
English (en)
Other versions
DE69431231D1 (de
Inventor
Darvin R Edwards
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69431231D1 publication Critical patent/DE69431231D1/de
Application granted granted Critical
Publication of DE69431231T2 publication Critical patent/DE69431231T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
DE69431231T 1993-11-01 1994-10-31 System zur Modellierung einer integrierten Schaltungschippackung und Betriebsverfahren Expired - Lifetime DE69431231T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/146,665 US5579249A (en) 1993-11-01 1993-11-01 System for modeling an integrated chip package and method of operation

Publications (2)

Publication Number Publication Date
DE69431231D1 DE69431231D1 (de) 2002-10-02
DE69431231T2 true DE69431231T2 (de) 2003-02-06

Family

ID=22518425

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69431231T Expired - Lifetime DE69431231T2 (de) 1993-11-01 1994-10-31 System zur Modellierung einer integrierten Schaltungschippackung und Betriebsverfahren

Country Status (4)

Country Link
US (1) US5579249A (de)
EP (1) EP0651342B1 (de)
JP (1) JPH07306887A (de)
DE (1) DE69431231T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005011115B4 (de) * 2004-03-10 2009-12-24 Yazaki Corp. Verfahren zum Unterstützen einer Drahtgestaltung einer Linearstruktur, eine Unterstützungsvorrichtung zum Unterstützen einer Drahtgestaltung einer Linearstruktur und ein computerlesbares Aufzeichnungsmedium

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897215A (ja) * 1994-09-29 1996-04-12 Sony Corp 半導体装置の電気的特性のシミュレーション方法及び半導体装置の電気的特性のシミュレーション用入力データ生成装置
US7068270B1 (en) * 1994-12-02 2006-06-27 Texas Instruments Incorporated Design of integrated circuit package using parametric solids modeller
JPH08292938A (ja) * 1995-02-24 1996-11-05 Fujitsu Ltd 有限要素メッシュ発生方法及び装置、並びに解析方法及び装置
JP3242811B2 (ja) * 1995-03-20 2001-12-25 富士通株式会社 有限要素法解析用モデルの作成方法及び装置
US5946479A (en) * 1995-05-25 1999-08-31 Matsushita Electric Industrial Co., Ltd. Method and device for generating mesh for use in numerical analysis
JPH08320947A (ja) * 1995-05-25 1996-12-03 Matsushita Electric Ind Co Ltd 数値解析用メッシュ作成方法及び装置
JP2746204B2 (ja) * 1995-05-29 1998-05-06 日本電気株式会社 有限差分法における三角形および四面体メッシュ発生方法
WO1997020276A1 (en) * 1995-12-01 1997-06-05 Sonnet Software, Inc. Conformal meshing for electromagnetic analysis of planar circuits
JP3114612B2 (ja) * 1996-03-28 2000-12-04 日本電気株式会社 メッシュ発生方法
EP0954879A1 (de) * 1997-01-22 1999-11-10 Siemens Aktiengesellschaft Elektronisches bauelement
JP3501644B2 (ja) * 1998-02-02 2004-03-02 日本電気株式会社 半導体パッケージの熱抵抗計算方法および記録媒体および熱抵抗計算装置
US20060046321A1 (en) * 2004-08-27 2006-03-02 Hewlett-Packard Development Company, L.P. Underfill injection mold
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
JP2007213269A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 応力解析方法、配線構造設計方法、プログラム及び半導体装置の製造方法
JP5056393B2 (ja) * 2007-12-14 2012-10-24 富士通株式会社 解析モデル作成装置及び方法並びにプログラム
US20100063782A1 (en) * 2008-09-09 2010-03-11 Sangpil Yoon Finite Element Method for Simulating Combined Effects of Temperature and Thermal Residual Stress on Surface Acoustic Waves
US8352230B2 (en) * 2010-03-12 2013-01-08 International Business Machines Corporation Integrated framework for finite-element methods for package, device and circuit co-design

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104855B2 (ja) * 1985-03-28 1995-11-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 数値シミュレーション装置
JPH07120351B2 (ja) * 1986-03-14 1995-12-20 株式会社日立製作所 シミュレーションプログラム生成方法
JP2635617B2 (ja) * 1987-09-29 1997-07-30 株式会社東芝 半導体素子特性評価用の直交格子点の発生方法
JP2718935B2 (ja) * 1988-02-09 1998-02-25 株式会社日立製作所 プログラム生成方法
US5307296A (en) * 1989-11-17 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor workpiece topography prediction method
US5214752A (en) * 1991-01-22 1993-05-25 International Business Machines Corporation Point placement method for use in a three-dimensional automatic mesh generation system
US5315537A (en) * 1991-04-08 1994-05-24 Blacker Teddy D Automated quadrilateral surface discretization method and apparatus usable to generate mesh in a finite element analysis system
US5282140A (en) * 1992-06-24 1994-01-25 Intel Corporation Particle flux shadowing for three-dimensional topography simulation
US5442569A (en) * 1993-06-23 1995-08-15 Oceanautes Inc. Method and apparatus for system characterization and analysis using finite element methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005011115B4 (de) * 2004-03-10 2009-12-24 Yazaki Corp. Verfahren zum Unterstützen einer Drahtgestaltung einer Linearstruktur, eine Unterstützungsvorrichtung zum Unterstützen einer Drahtgestaltung einer Linearstruktur und ein computerlesbares Aufzeichnungsmedium

Also Published As

Publication number Publication date
EP0651342B1 (de) 2002-08-28
EP0651342A2 (de) 1995-05-03
US5579249A (en) 1996-11-26
DE69431231D1 (de) 2002-10-02
JPH07306887A (ja) 1995-11-21
EP0651342A3 (de) 1995-08-30

Similar Documents

Publication Publication Date Title
DE69431231T2 (de) System zur Modellierung einer integrierten Schaltungschippackung und Betriebsverfahren
DE69621517T2 (de) Integrierte monolithische Mikrowellenschaltung und Verfahren
DE69534700D1 (de) Halbleiteranordnungen und verfahren
DE69120751T2 (de) System zur Datenübertragung zwischen Chips von integrierten Schaltungen
GB2336471B (en) Laser based method and system for integrated circuit repair or reconfiguration
DE69434234D1 (de) Chipkarte und Herstellungsmethode
DE69705813D1 (de) Diagnosesystem und Verfahren bei einer integrierten Halbleiterschaltung
HK1109248A1 (en) Semiconductor integrated circuit and method for designing semiconductor integrated circuit
DE69734379D1 (de) Vorrichtung zur Prüfung von integrierten Schaltungen
DE69636335D1 (de) Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau
KR970703062A (ko) 전자 구성 요소용 밀봉 장치(encapsulation for electronic components)
DE69812986T2 (de) Integriertes datensammlungs und übertragungssystem und verfahren zur verfolgung von paketdaten
DE69818321D1 (de) Verfahren und Gerät zur Bereitstellung einer elektronischen Programmübersicht
DE69821572D1 (de) Verfahren und Schaltkreis zur Diodenlaseransteuerung
DE69528851D1 (de) Einchipsteuerungsspeicheranordnung und eine Speicherarchitektur und Verfahren zur Inbetriebnahme derselben
DE69708255T2 (de) Diagnosesystem und Verfahren bei einer integrierten Schaltung
DE69310255D1 (de) Methode und Vorrichtung zur Kontrolle mehrerer Chipkarten
DE69311615T2 (de) Kühlungssystem zur Kühlung von elektronischen Vorrichtungen
DE69812814D1 (de) Vorrichtung zur Ausgabe von kontaktlosen Datenträgern
DE69706043D1 (de) Integrierte schaltungsschutzanordnung und verfahren
DE69532631D1 (de) Einrichtung und verfahren zur datenausgabe
DE69733087D1 (de) Verfahren und vorrichtung zur scharfeinstellung einer halbleiterscheibe
DE69830967D1 (de) Verfahren und System zur Prüfung einer integrierten Schaltung
DE69728205D1 (de) Herstellungsverfahren von Verbindungen in einer integrierten Schaltung
DE69520634T2 (de) Verfahren und Gerät zur mechanischen Prüfung einer Chipkarte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition