DE69233314T2 - Verfahren zur Herstellung von Halbleiter-Produkten - Google Patents

Verfahren zur Herstellung von Halbleiter-Produkten Download PDF

Info

Publication number
DE69233314T2
DE69233314T2 DE69233314T DE69233314T DE69233314T2 DE 69233314 T2 DE69233314 T2 DE 69233314T2 DE 69233314 T DE69233314 T DE 69233314T DE 69233314 T DE69233314 T DE 69233314T DE 69233314 T2 DE69233314 T2 DE 69233314T2
Authority
DE
Germany
Prior art keywords
substrate
porous
layer
silicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69233314T
Other languages
English (en)
Other versions
DE69233314D1 (de
Inventor
Takeshi Ichikawa
Takao Yonehara
Masaru Sakamoto
Yasuhiro Naruse
Jun Nakayama
Kenji Yamagata
Kiyofumi Sakaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69233314D1 publication Critical patent/DE69233314D1/de
Application granted granted Critical
Publication of DE69233314T2 publication Critical patent/DE69233314T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterartikel zur Bildung von Halbleitervorrichtungen, wie integrierte Schaltungen, Halbleiterlaser und Licht-emitterende Dioden, und insbesondere auf ein Verfahren zur Herstellung eines Halbleiterartikels, das einen Schritt der Übertragung einer Halbleiterschicht, die auf einem Substrat gebildet ist, auf die Oberfläche von einem anderen Substrat einschließt.
  • Stand der Technik
  • Der Ausdruck "Halbleiterartikel" wird hierin verwendet, um auf einen Halbleiterwafer, ein Halbleitersubstrat, ein Halbleitersubstratmaterial, eine Halbleitervorrichtung, und ähnliches Bezug zunehmen. Nicht nur die, die Halbleitervorrichtungen aufweisen, die in ihren Halbleiterbereichen gebildet werden, aber auch die, die vor der Herstellung der Vorrichtung hergestellt werden und keine Vorrichtungen aufweisen, sind in das eingeschlossen, was dieser Begriff impliziert.
  • Unter derartig verschiedenen Halbleiterartikeln, schließen einige Halbleiterartikel eine Halbleiterschicht auf einem isolierenden Material ein. Die Bildung einer monokristallinen Silicium- (Si) -Halbleiterschicht auf isolierendem Material ist weithin bekannt als die Silicium auf einem Isolator ((SOI) = silcon on isulator) Technologie. Die Vorrichtungen, die die SOI Struktur verwenden, zeigen eine große Anzahl an Vorteilen, die nicht durch Vorrichtungen erreicht werden können, die einfach aus Bulk-Silicium-Substraten zur Herstellung von üblichen integrierten Siliciumschaltungen hergestellt werden. Daher sind viele Untersuchungen vorgenommen worden. Spezieller, indem eine SOI Struktur verwendet wird, können folgende Vorteile erhalten werden:
    • 1. Die dielektrische Isolation kann leicht hergestellt werden, um einen hohen Grad der Integration zu ermöglichen.
    • 2. Die Härte gegen Bestrahlung ist ausgezeichnet.
    • 3. Die Streukapazität kann reduziert werden, um eine hohe Betriebsgeschwindigkeit zu erhalten.
    • 4. Der Wellbildungsschritt kann weggelassen werden;
    • 5. Ein Latch-up wird verhindert; und
    • 6. Vollständig verarmte Feldeffekttransistoren können durch Dünnschichtbildung erhalten werden.
  • Um die vielen Vorteile bei den Eigenschaften der Vorrichtung, wie oben beschrieben, zu realisieren, sind Studien über das Verfahren zur Bildung der SOI Struktur über 10 Jahre gemacht worden.
  • Zum Beispiel eine typische Technologie ist die SOS (silicon on sapphire = Silicium auf Saphir) Struktur durch Heteroepitaxie von Silicium auf einem monokristallinen Saphirsubstrat durch das CVD (chemical vapor deposition = chemische Dampfabscheidung) Verfahren. Obwohl dies in einem gewissen Ausmaß als die am meisten ausgereifte Technik erfolgreich gewesen ist, gibt es immer noch viele Probleme, die gelöst werden müssen, um diese Technologie auf viele Anwendungen anzuwenden. Zum Beispiel gibt es eine große Anzahl an Kristalldefekten aufgrund der Gitterfehlanpassung an der Grenzfläche zwischen der Siliciumschicht und dem Saphirsubstrat. Ein anderes Problem ist die Einführung von Aluminium von dem Saphirsubstrat in die Siliciumschicht. Des weiteren sind die signifikantesten Probleme die hohen Kosten des Substrats und die Verzögerung bei der Verfügbarkeit von Substratwafern von großer Größe. Entsprechend ist in den letzten Jahren versucht worden die SOI Struktur ohne Gebrauch eines Saphirsubstrat zu realisieren. Derartige Versuche können in die folgenden zwei Verfahren eingeteilt werden:
    • (1) Nach der Oberflächenoxidation eines monokristallinen Siliciumsubstrats wird ein Fenster gebildet, um das Siliciumsubstrat teilweise zu exponieren und epitaxiales Wachstum wird in der lateralen Richtung durchgeführt, um den exponierten Teil des Siliciums als eine Einimpfung zu verwenden, um eine monokristalline Siliciumschicht auf SiO2 zu bilden (in diesem Fall wird sie von einer Abscheidung der Siliciumschicht auf SiO2 begleitet).
    • (2) Bei der Verwendung von monokristallinem Siliciumsubstrat selbst als aktive Schicht, wird SiO2 dazwischen gebildet. (Diese Verfahren wird von keiner Abscheidung einer Siliciumschicht begleitet).
  • Als ein Mittel zur Realisierung des obigen (1), ist hier das Verfahren bekannt, bei dem eine monokristalline Siliciumschicht direkt durch laterales epitaxiales Gasphasen-Wachstum durch CVD gebildet wird, wobei das Verfahren, bei dem amorphes Silicium abgeschieden wird und die resultierende amorphe Schicht wird dem lateralen epitaxialen Festphasenwachstum mittels Wärmebehandlung unterworfen, des Verfahrens, bei dem eine abgeschiedene Schicht aus amorphen oder polykristallinem Silicium mit einer Energie eines fokusierten Strahls, wie einem Elektronenstrahl, Laserstrahl etc. bestrahlt wird, um zu schmelzen und sie in eine monokristalline Schicht auf SiO2 umzukristallisieren und das Verfahren bei dem eine Zone einer amorphen Schicht durch eine stabförmige Heizvorrichtung geschmolzen wird und der geschmolzene Bereich wird abgetastet (Umkristallinisation durch Zonenschmelz). Diese Verfahren haben beide Vorteile und Nachteile, sie haben noch viele Probleme in Bezug auf die Kontrollierbarkeit, Produktivität, Einheitlichkeit und Qualität und keines von ihnen ist bis heute industriell angewendet worden. Zum Beispiel erfordert das CVD Verfahren eine Opferoxidation für die flache Dünnschichtbildung, während die Kristallinität schlecht beim Festphasenwachstumsverfahren ist. Auf der anderen Seite bei dem Strahltemperverfahren treten Probleme bei der Kontrollierbarkeit, wie der Behandlungszeit beim konvergierten Strahlabtasten, Übereinanderlappen von Strahlen, der Fokuseinstellung etc. auf. Unter diesen ist das Verfahren der Umkristallisierung mittels dem Zonenschmelzen, das ausgereifteste und eine integrierte Schaltung von relativ großem Ausmaß ist experimentell hergestellt worden, aber es bleibt stets eine große Anzahl an Kristalldefekten, wie Punktdefekte, Liniendefekte, Defekte der Gleichmäßigkeit (subboundary = untere Grenze) etc., und irgendeine Vorrichtung, die mit Minoritätsträgern arbeitet, ist noch nicht verwirklicht worden.
  • Bezugnehmend auf das Verfahren, das kein Siliciumsubstrat als Keim für das epitaxiale Wachstum gemäß dem obigen Verfahren (2) verwendet, können die folgenden drei Verfahren eingeschlossen werden.
  • (2-1) Ein Oxidfilm wird auf einem monokristallinen Siliciumsubstrat mit V-Rillen anisotropisch auf die Oberfläche geätzt, dann wird eine polykristalline Siliciumschicht auf die Dicke des Oxidfilm auf das Ausmaß wie das Siliciumsubstrat abgeschieden und danach werden durch Polieren des Siliciumsubstrat von der Rückseite die monokristallinen Siliciumbereiche dielektrisch durch Umrunden der V-Rillen getrennt, die auf der dicken polykristallinen Siliciumschicht gebildet sind.
  • Bei diesem Verfahren, obwohl die Kristallinität gut ist, gibt es Probleme in Bezug auf die Kontrollierbarkeit und Produktivität beim Schritt der Abscheidung des polykristallinen Siliciums in einer Dicke von einigen hundert Mikrometern und beim Schritt, worin das monokristalline Siliciumsubstrat von der rückwärtigen Oberfläche poliert wird, so dass nur die aktive Siliciumschicht als getrennt verbleibt.
  • (2-2) Dies ist ein Verfahren, das SIMOX (Seperation by ion-implanted oxygen = Trennung durch Ionen-implantierten Sauerstoff) genannt wird, bei dem eine SiO2 Schicht im Inneren eines monokristallinen Siliciumsubstrats durch implantierte Sauerstoffatome in das monokristalline Siliciumsubstrat gebildet wird, das eines der ausgereiftesten Verfahren auf Grund der guten Anpassung an das Si-IC (Integrated Circuit = Integierte Schaltung) Verfahren ist.
  • Jedoch zur Bildung der SiO2 Schicht, werden 1018 Ionen/cm2 oder mehr an Sauerstoffionen benötigt, um implantiert zu werden und die Implantationszeit ist zu lang, um gut bei der Produktivität zu sein und auch die Waferkosten sind zu hoch. Des weiteren wird von einem industriellen Standpunkt eine ausreichend gute Qualität nicht erreicht, um eine Vorrichtung herzustellen, die mit Minoritätsträgern arbeitet, weil viele Kristalldefekte zurückbleiben.
  • (2-3) Dies ist das Verfahren zur Bildung einer SOI-Struktur durch dielektrische Isolation, gemäß der Oxidation von porösen Silicium. Bei diesem Verfahren werden Inseln einer Siliciumschicht vom n-Typ auf der Oberfläche eines monokristallinen Siliciumsubstrats vom p-Typ durch die Implantation von Portonenionen (Imai et al., J. Crystal growth, Band 63, 547 (1983)) oder durch epitaxiales Wachstum in Verbindung mit dem Mustern gebildet. Dann wird nur das Siliciumsubstrat vom p-Typ durch Anodisierung in einer HF Lösung porös gemacht, wobei die Siliciuminseln von der Oberfläche umschlossen werden. So werden die Siliciuminseln vom n-Typ dielektrisch durch beschleunigte Oxidation isoliert.
  • Bei diesem Verfahren wird die mögliche Größe der getrennten Siliciumbereiche auf den Bereichen von einigen Mikrometern bis einigen hundert Mikrometern beschränkt. Diese Begrenzung führt zu signifikanten Problemen bei dem Verfahren der Herstellung und Gestaltung der Vorrichtung. Daneben verbleibt hier eine große Belastung bei den Siliciuminseln, die zu einer großen Anzahl an Kristalldefekten führt.
  • Des weiteren gibt es hier einige Probleme bei dem Verfahren zur Entfernung der porösen Schichten durch chemisches Ätzen, was durch das Verfahren (2-3) oben beschrieben wird.
  • Im allgemeinen wird Porosität definiert durch: P = (2, 33 -A) /2,33 (1)
  • Dieser Wert der Porosität kann während der Anodisierung geändert werden. Die Porosität kann auch beschrieben werden durch P = (m1 – m2) / (m1 – m3) (2)oder P = (m1 – m2) / ρAt (3)
    • worin m2: Gesamtes Gewicht vor der Anodisierung
    • m3: Gesamtes Gewicht nach der Anodisierung
    • ro: Dichte des monokristallinen Siliciums
    • A: Fläche des porösen Bereichs
    • t: Dicke des porösen Siliciums
  • Jedoch kann die Fläche des porösen Bereichs in vielen Fällen nicht genau berechnet werden. In diesem Fall, obwohl die Gleichung (2) gültig ist, muß das poröse Silicium geätzt werden, um die Messung des Werts m3 zu vollenden.
  • Auf der anderen Seite ist während des epitaxialen Wachstums auf dem porösen Silicium, das poröse Silicium in der Lage die Verformung auszugleichen, die während des heteroepitaxialen Wachstums hergestellt wird und der Unterdrückung der Bildung von Defekten. Auch in diesem Fall ist es klar, dass die Porosität ein sehr wichtiger Parameter ist, so dass die Messung der Porosität notwendig und unerläßlich ist.
  • Es sind die folgenden Verfahren zum Ätzen von porösen Silicium bekannt:
  • (2-3-1) Das Verfahren zum Ätzen von porösen Silicium mit einer wässirigen NaOH Lösung (G. Bonchil, R. Herino, K. Barla und J. C. Pfister, J. Electrochem. Soc., Band 130, Nr. 7, 1611 (1983)).
  • (2-3-2) Das Verfahren zum Ätzen von porösen Silicium mit einer Ätzlösung, die in der Lage ist monokristallines Silicium zu ätzen.
  • Bei dem obigen Verfahren (2-3-2) wird im allgemeinen eine Ätzlösung vom Fluorsalpetersäuretyp (Fluoronitric-acidtype) verwendet und das Ätzen des Silicium schreit voran wie folgt: Si + 20 -> SiO2 (10) SiO2 + 4 HF -> SiF4 + H2O (11)
  • Wie bei den obigen Reaktionsformeln gezeigt, wird Si zu SiO2 oxidiert und das resultierende SiO2 wird mit Fluorwasserstoffsäure geätzt, so dass Si geätzt wird.
  • Zusätzlich zu dem Ätzmittel für Siliciumkristall, das oben beschrieben wird, sind andere Ätzmittel bekannt, wie vom Ethylendiamintyp, KOH-Typ und Hydrazin-Typ.
  • Die Ätzlösungen gemäß dem obigen Verfahren (2-3-2) ätzt das kristalline Silicium so gut wie poröses Silicium. Daher, um das selektive Ätzen des porösen Silicium zu vollenden, ist es notwendig, die Ätzlösung auszuwählen, die in der Lage ist das poröse Silicium anders als die für kristallines Silicium, die oben beschrieben sind, zu ätzen. So ist nur wässrige NaOH Lösung verwendet worden, um poröses Silicium zu ätzen.
  • Jedoch bei dem üblichen Verfahren des selektiven Ätzens des porösen Siliciums mit einer wässrigen NaOH Lösung werden Na Ionen unausweichlich von der geätzten Oberfläche adsorbiert. Die Na Ionen verursachen die erste Verunreinigungskontamination, was zu einem Grenzflächen-Zustand führt. So müssen die Na Ionen daran gehindert werden in das Halbleiterverfahren eingeführt zu werden.
  • Zusätzlich, wie oben diskutiert, hat das Verfahren (2-3) signifikante Probleme, so dass die Größe des monokristallinen Silicium auf 10 × 10 µm im Quadrat beschränkt ist (G. Bomchil und A. Halimaoui, "Poröses Silicium: Das Material und seine Anwendung auf die SOI Technologien", Mikroelectronic Egineering, 8 (1998), Seiten 293 – 310) und das Substrat wird verzogen. Im Hinblick auf diese Probleme, entwickelten die Erfinder ein Verfahren zur Bildung einer monokristallinen Siliciumschicht auf einem isolierenden Material, wobei die große Verbesserung der üblichen Technologien typischer Weise das Verfahren (2-3) einschließt.
  • The Patent Abstracts of Japan, Band 14, Nr. 580, (E-1017), der zu JP-A-2 252 265 korrespondiert, offenbart ein Verfahren zur Herstellung eines Dünnfilmsubstrats, worin ein erstes Substrat, das entfernt werden soll, mit einer Dünnschicht vom N-Typ und einer isolierenden Schicht versehen ist, ein zweites Substrat (das verbleibende) ist mit einer isolierenden Schicht versehen, wobei beide Substrate mit einander über die isolierenden Schichten gebondet sind und darauf folgend wird das erste Substrat durch Schleifen dünn und porös gemacht und entfernt.
  • Gemäß der FR-A-2 232 080 wird das erste Substrat mit einer isolierenden Schicht aus SiO2 versehen, wobei diese Schicht durch bereitgestellte Rillen gemustert wird, die mit monokristallinem Si gefüllt sind, worauf folgend das erste Substrat auf das zweite Substrat gebondet wird, das mit einer isolierenden Schicht, die aus Glas gemacht ist, versehen ist und einer Haftschicht, die aus Glas gemacht ist und nach dem Bonden wird das erste Substrat entfernt.
  • Das EP-A- 0 209 173 offenbart ein Verfahren zur Herstellung von SOI, worin zwei Substrat beide mit einer isolierenden Schicht versehen sind, die miteinander gebondet sind, dann wird ein Teil von einem der Substrate weggeätzt, um einen Dünnschicht- Halbleiter zu erhalten oder eine epitaxial gewachsene Schicht wird zwischen einer der Substratschichten und der isolierenden Schicht angeordnet und dann wird diese Substratschicht geätzt. Des weiteren können abgetrennte oder isolierende Halbleiterbereiche nach dem Bonden gebildet werden.
  • H. Baumgart et al. beschreibt in " Materials Research Society Symposium", Band 33, Seiten 63 – 68 die Herstellung von SOI Strukturen, die epitaxiales Wachstum von Si Filmen auf porösen Silicium verwendet und darauf folgend eine verstärkte Oxidation von dem porösen Substrat.
  • Die EP-A-0 449 589 offenbart ein Verfahren zur Herstellung einer SOI Struktur, dass die Schritte ein Siliciumsubstrat porös zu machen, die Bildung eines einkristallinen Siliciumkristalls auf dem porösen Substrat und dem Oxidieren des porösen Siliciumsubstrats aufweist, um eine Halbleiterschicht zu bilden, die eine gute Kristallinität auf einem isolierenden Träger aufweist.
  • Des weiteren beschreibt die EP-A-0 469 630 einen Stand der Technik innerhalb der Bedeutung von Art. 54 (3) & (4) EPÜ wiedergibt, ein Verfahren zur Herstellung eines Halbleiterelements, das die Schritte der Bildung eines ersten Substrats, das eine nicht poröse monokristalline Halbleiterschicht auf einer porösen monokristallinen Halbleiterschicht aufweist, dem Bonden der Oberfläche eines zweiten Substrats, das eine isolierende Oberfläche auf der Oberfläche der nicht porösen Halbleiterschicht auf dem ersten Substrat aufweist und dann dem Entfernen der porösen monokristallinen Halbleiterschicht durch Ätzen, aufweist.
  • Die 1A bis 1D sind schematische Schnittansichten, die Verfahren zur Bildung einer monokristallinen Siliciumschicht auf einem isolierenden Material zeigen. Ein 200 µm dickes Siliciumsubstrat vom p-Typ (nicht gezeigt) wird mit einem Strom von der Stromdichte von 100 mA/cm2 in einer 50 % Fluorwasserstoffsäure Lösung für 24 Minuten anodisiert, dann werden alle Teile von dem Siliciumsubstrat vom p-Typ porös, so dass das poröse Siliciumsubstrat 1 erhalten wird, wie in 1A gezeigt. Als nächstes wird eine epitaktische Schicht 2 auf dem porösen Siliciumsubstrat 1 wachsen gelassen.
  • Nach diesem wird ein Quarzsubstrat 3 hergestellt und die epitaktische Schicht 2 auf dem porösen Siliciumsubstrat wird auf dieses Qurzsubstrat 3 gebondet, wie in 1B gezeigt. Dann wird das gebondete poröse Siliciumsubstrat entfernt, während die monokristalline epitaktische Schicht 2 auf dem Quartzsubstrat 3 verbleibt, wie in 1C gezeigt. Des weiteren wie in 1D gezeigt, wird die epitaktische Schicht teilweise geätzt, um in die isolierenden Elemente geteilt zu werden, das heißt, dass die epitaktische Schicht 2 in die epitaktischen Schichten 2a-2c geteilt wird.
  • Unglücklicher Weise hat das Verfahren zur Bildung einer monokristallinen Siliciumschicht auf einem isolierenden Material, wie oben beschrieben, das Problem, dass es eine lange Zeit bedarf, um das Verfahren der Bildung des porösen Siliciumsubstrats 1 durchzuführen, weil es erforderlich ist, dass gesamte Siliciumsubstrat vom p-Typ in das poröse Material umzuwandeln. Dies ist eines der Probleme, die verbessert werden sollen.
  • Ein anderes Problem, das gelöst werden soll, sind die hohen Kosten auf Grund der Tatsache, dass ein Siliciumsubstrat vom p-Typ nur einmal verwendet werden kann, weil das gesamte Siliciumsubstrat vom p-Typ weggeätzt werden muß, nachdem es in ein poröses Material anodisiert wurde.
  • Bei der Technologie von "SOI mit einem gebondeten Substrat", das typischer Weise das Verfahren (2-3) einschließt, ist das Verfahren zum Dünnermachen eines Siliciumsubstrats wichtig. Das heißt, es ist notwendig ein Siliciumsubstrat, das eine große Dicke wie einige hundert Mikrometer aufweist, auf eine sehr geringe Dicke von einigen Mikrometern oder weniger als einen Mikrometer mit einer sehr guten Einheitlichkeit bei der resultierenden Dicke mittels Polieren oder Ätzen dünner zu machen. Dies weist eine signifikante technische Schwierigkeit bei der Kontrollierbarkeit und der Einheitlichkeit der resultierenden Dicke auf. Auch zwischen verschiedenen SOI Technologien kann dieses Verfahren die höchste Qualität an eine dünne monokristalline Schicht verleihen, wobei diese Technologie nicht in Gebrauch für die Herstellung ist, auf Grund ihrer Schwierigkeit beim Kontrollieren der Dicke.
  • Wenn ein isolierendes Material anders als Silicium für ein Substrat verwendet wird, um eine Siliciumschicht zu tragen, gibt es ein anderes wichtiges Problem bei dem SOI mit einem gebondeten Substrat, dass die Belastung aus dem Unterschied beim thermischen Ausdehnungskoeffizient zwischen der Siliciumschicht und dem isolierenden Substrat, das die Siliciumschicht trägt, resultiert. Eine derartige Belastung geschieht fast niemals, wenn ein Siliciumsubstrat als ein tragendes Substrat verwendet wird (das heißt, Silicium wird auf ein Siliciumsubstrat gebondet), aber wenn ein isolierendes Substrat anders als Silicium, wie Glas als tragendes Element verwendet wird, treten hier einige Probleme während der Wärmebehandlung bei ungefähr 1000 °C auf, um die Bondingstärke zu steigern, nach dem zwei Substrate gebondet sind. Zum Beispiel kann hier ein Verziehen oder ein Brechen in dem Substrat mit zwei gebondeten Materialien auftreten oder ein Substrat kann vom anderen Substrat weg kommen, auf Grund des Unterschieds bei den thermischen Ausdehnungskoeffizienten zwischen den zwei Substraten. Es gibt einige Beispiele, die versuchen ein Material zu synthetisieren, das einen thermischen Asudehnungskoeffizient aufweist, der nahe dem von Silicium ist, zur Verwendung als Trägersubstrat, aber nach unsere Kenntnis weisen diese Materialien keine gute Widerstandsfähigkeit gegenüber von Wärme auf und sie können nicht hohen Temperaturen zur Behandlung, um die Bondingstärke zu verstärken oder für Verfahren zur Herstellung von einer Vorrichtung, standhalten. Falls die Dicke des Siliciumsubstrats dünner ist, dann gibt es weniger Möglichkeit des Verziehens oder Brechens bei dem Substrats oder der Trennung der zwei Substrate während der Wärmebehandlung. Jedoch, selbst wenn nur ein 0,1 µm dicker monokristalliner Siliciumfilm zu Verziehung führt, was groß genug ist, um einige Fehler bei der Photomaskenausrichtung nach der Wärmebehandlung bei den üblichen Verfahren bei der Halbleiterherstellung zu ermöglichen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung von Halbleiterartikeln zur Verfügung zu stellen, die nicht derartige technische Probleme aufweisen, wie oben beschrieben.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung von Halbleiterartikeln, die eine Halbleiterschicht von hoher Qualität auf einer isolierenden Schicht aufweisen, mit einer hohen Herstellungsausbeute bei niedrigen Kosten, ohne komplizierte Verfahren der Herstellung, zur Verfügung stellen.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterartikels, worin zwei Substrate von großer Größe leicht aneinander mit fast keinen Fehlstellen oder sehr geringen Anzahl an Fehlstellen zwischen den Substraten gebondet werden, zur Verfügung zu stellen.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterartikels zur Verfügung zu stellen, worin zwei Substrate, die verschiedene thermische Ausdehnungskoeffizienten aufweisen, leicht aneinander gebondet werden.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterartikels zur Verfügung zu stellen, worin eines der zwei Substrate, die aneinander gebondet sind, leicht vom anderen Substrat, ohne das Auftreten eines Brechens, Trennung oder Verziehen bei der Halbleiterschicht, die auf das Substrat übertragen wurde, entfernt wird.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterartikels zur Verfügung zu stellen, worin die dielektrische Isolation leicht zwischen vielen aktiven Bereichen hergestellt werden kann, wobei eine gute Ebenheit der Halbleiterschichten erhalten bleibt.
  • Es ist weiter eine Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung eines SOI Halbleiterartikels mit Halbleiterschichten, die eine ausgezeichnete Kristallinität und fast keine Defekte aufweist, bereitzustellen.
  • Um die obigen Aufgaben zu lösen, stellt die vorliegende Erfindung ein Herstellungsverfahren zur Herstellung eines Halbleiterartikels zur Verfügung, wie in Anspruch 1 beansprucht. Das vorliegende Herstellungsverfahren weist grundsätzlich die folgenden Schritte auf- Bereitstellen eines ersten Substrats, das eine nicht poröse monokristalline Halbleiterschicht auf einem porösen Halbleiterbereich aufweist; Bonden des ersten Substrats auf ein zweites Substrat; Entfernen des porösen Halbleiterbereichs in dem Zustand, dass die Halbleiterschicht auf das zweite Substrat gebondet wird, um dadurch die Halbleiterschicht auf das zweite Substrat zu übertragen; und Teilen der Halbleiterschicht in eine Vielzahl an Inselbereiche vor dem Schritt des Bondens des ersten Substrats auf das zweite Substrat.
  • Bei der vorliegende Erfindung, wie oben beschrieben, kann ein Verziehen und Abschälen der Halbleiterschicht verhindert werden, weil die Halbleiterschicht, die übertragen werden soll, in viele Halbleiterbereiche sowohl vor oder nach dem Übertragen der Halbleiterschicht geteilt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die 1A bis 1D sind schematische Wiedergaben der erfindungsgemäßenen Grundverfahren zur Herstellung eines Halbleiterartikels;
  • Die 2 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit 49 % HF : Alkohol : 30 % H2O2 (10 : 6 : 50) zeigt;
  • Die 3 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit BHF : Alkohol : 30 % H2O2 (10 : 6 : 50) zeigt;
  • Die 4 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit HF : H2O2 (1 : 5) zeigt;
  • Die 5 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit HF : Alkohol (5 : 3) zeigt;
  • Die 6 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit HF zeigt;
  • Die 7 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit BHF : Alkohol (5 : 3) zeigt;
  • Die 8 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit BHF : H2O2 (1 : 5) zeigt;
  • Die 9 ist ein Diagramm, das die Ätzeigenschaften des Ätzmittels mit BHF zeigt;
  • Die 10A und 10B sind schematische Wiedergaben der zwei Anodisierungsapparate zum Gebrauch in der vorliegenden Erfindung.
  • Die 11A bis 11G sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 1 der vorliegenden Erfindung;
  • Die 12 ist eine schematische perspektivische Ansicht eines Beispiels eines Halbleiterartikel gemäß der vorliegenden Erfindung;
  • 13 ist eine schematische perspektivische Ansicht eines Beispiels eines Halbleiterartikel gemäß der vorliegenden Erfindung;
  • Die 14A bis 14G sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 2 der vorliegenden Erfindung;
  • 15 ist eine schematische perspektivische Ansicht eines anderen Beispiels eines Halbleiterartikels gemäß der vorliegenden Erfindung;
  • 16 ist eine schematische perspektivische Ansicht eines anderen Beispiels eines Halbleiterartikels gemäß der vorliegenden Erfindung;
  • Die 17A bis 17D sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 3 der vorliegenden Erfindung;
  • Die 18A bis 18D sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 4 der vorliegenden Erfindung;
  • Die 19A bis 19D sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 5 der vorliegenden Erfindung;
  • Die 20A bis 20E sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 6 der vorliegenden Erfindung;
  • Die 21 bis 26 sind schematische Wiedergaben der Verfahrensschritte zur Herstellung eines Halbleiterartikels gemäß der Ausführungsform 7 der vorliegenden Erfindung;
  • Die 27A bis 27C sind schematische Wiedergaben des Beispiels gemäß der vorliegenden Erfindung;
  • Die 28A bis 28E sind schematische Wiedergaben des Beispiels 20 gemäß der vorliegenden Erfindung;
  • Die 29A bis 29E sind schematische Wiedergaben des Beispiels 21 gemäß der vorliegenden Erfindung;
  • Die 30A bis 30E sind schematische Wiedergaben des Beispiels 23 gemäß der vorliegenden Erfindung;
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im folgenden werden einige erfindungsgemäßen Ausführungsformen beschrieben werden, aber diese Erfindung ist nicht auf diese beschränkt und es sollte verstanden werden, dass es andere Modifikationen gibt, die die vorliegende Erfindung lösen, und die innerhalb des Schutzbereichs der Ansprüche fallen.
  • Eine erfindungsgemäße Ausführungsform schließt einen Schritt zur Übertragung einer Halbleiterschicht ein, die auf einem porösen Halbleitersubstrat auf einem anderen Substrat gebildet ist. In diesem Fall ist es bevorzugt ein selektives Ätzen zu verwenden, um nur das poröse Halbleitermaterial zu entfernen. Daher werden die selektiven Technologien des Ätzens für die vorliegende Erfindung zuerst beschrieben werden.
  • Selektives Ätzen
  • Es gibt einige Ätzmittel zum selektiven Ätzen, wie Fluorwasserstoff Salpeter Essigsäure, Fluorwasserstoffsäure (HF) und gepufferte Fluorwasserstoffsäure (BHF) (BHF = buffered hydrofluoric acid). Diese Ätzmittel können zusammen mit Wasserstoffperoxid (H2O2) oder einem Alkohol, wie erforderlich, verwendet werden.
  • In dem Fall der Fluorwasserstoffsäure, kann die HF Konzentration bevorzugt in einem Bereich von 1 bis 95 %, besonders bevorzugt im Bereich von 5 bis 90 % und ganz besonders bevorzugt in dem Bereich von 5 bis 80 % liegen. Falls gepufferte Fluorwasserstoffsäure als Ätzmittel verwendet wird, kann die HF Konzentration bevorzugt in einem Bereich von 1 bis 95 %, besonders bevorzugt im Bereich von 1 bis 85 % und ganz besonders bevorzugt in dem Bereich von 1 bis 70 % liegen, und die NH4F Konzentration kann bevorzugt in einem Bereich von 1 bis 95 %, besonders bevorzugt im Bereich von 5 bis 90 % und ganz besonders bevorzugt in dem Bereich von 5 bis 80 % liegen. Bei den Ätzmitteln kann die H2O2 Konzentration bevorzugt in einem Bereich von 1 bis 95 %, besonders bevorzugt im Bereich von 5 bis 90 % und ganz besonders bevorzugt in dem Bereich von 10 bis 80 % liegen. Die H2O2 Konzentration sollte auf einen effektiven Wert innerhalb des oben beschriebenen Bereichs eingestellt werden. Des weiteren kann die Alkoholkonzentration bevorzugt weniger als 80 %, besonders bevorzugt weniger als 60 % und ganz besonders bevorzugt weniger als 40 % sein. Die Alkoholkonzentration sollte auch auf einen effektiven Wert innerhalb des oben beschriebenen Bereichs eingestellt werden.
  • Bei dem Ätzschritt wirkt H2O2 als Oxidationsmittel für ein Silicium- Halbleitermaterial und es ist möglich die Reaktionsrate durch Änderung der H2O2 Konzentration zu kontrollieren. Auf der anderen Seite wirkt Alkohol als Oberflächen-aktives Mittel und entfernt sofort Blasen von gasförmigen Produkten, die durch eine Ätzreaktion gebildet werden, was zu einer guten Einheitlichkeit und hohen Effizienz bei dem selektiven Ätzen des porösen Siliciummaterials führt.
  • Als ein Beispiel eines Verfahrens zum auschließlichen selektiven Ätzen nur von porösen Silicium, wird als nächstes ein stromloses nass-chemisches Ätzverfahren beschrieben werden.
  • 2 ist ein Diagramm einer Ätztiefe von porösem und monokristallinem Silicium als eine Funktion der Ätzzeit, wenn sowohl poröses als auch monokristallines Silicium eingetaucht wird, ohne in der Mischungslösung aus 49% HF, einem Alkohol und 30% H2O2 gerührt zu werden. Hier wurde das poröse Silicium, das für dieses Experiment verwendet wird, durch Anodisierung eines monokristallinen Siliciummaterials unter den Bedingungen hergestellt, wie unten gezeigt wird:
    • Angelegte Spannung: 2,6 V
    • Stromdichte: 30 mA·m–2
    • Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1: 1
    • Zeit: 2,4 Stunden
    • Dicke des porösen Si: 300 µm
    • Porosität: 56 %
  • Das Ausgangsmaterial zur Anodisierung, um poröses Silicium zu erhalten, ist nicht auf monokristallines Silicium beschränkt, aber ein anderer Typ an Siliciumkristall kann auch verwendet werden. Das poröse Silicium, das unter der obigen Bedingung hergestellt wurde, wurde ohne Rühren in die Mischungslösung aus 49% HF, einem Alkohol und 30% H2O2 (10 : 6 : 50) bei Raumtemperatur getaucht, dann wurde die Abnahme bei der Dicke des porösen Siliciums durch eine Messung bestimmt. Wie in 2 (offene Kreise) gezeigt, wird das poröse Silicium sehr schnell geätzt und zum Beispiel wird es bei 80 µm nach 40 Minuten, 107 µm nach 80 Minuten jeweils mit ausgezeichnetem Oberflächenzustand und guter Einheitlichkeit bei der Dicke geätzt. Die Ätzrate hängt von der Konzentration des Ätzmittels und seiner Temperatur ab.
  • Bei dem Ätzen, wenn Wasserstoffperoxid zu dem Ätzmittel hinzugefügt wird, wird die Oxidation von Silicium beschleunigt und die chemische Reaktionsrate wird größer verglichen mit dem Fall von keiner Zugabe von Wasserstoffperoxid. Des weiteren kann die Reaktionsrate kontrolliert werden, indem die Menge des Wasserstoffperoxid geändert wird.
  • Auf der anderen Seite wurde auch 500 µm dickes nicht poröses Silicium ohne Rühren in die Mischungslösung aus 49% HF, einem Alkohol und 30% H2O2 (10 : 6 : 50) bei Raumtemperatur getaucht, dann wurde die Abnahme bei der Dicke des nicht porösen Siliciums durch eine Messung bestimmt. Das nicht poröse Silicium zeigte ein sehr leichtes Ätzen, so wenig wie 50 A selbst nach 80 Minuten (ausgefüllte Kreise).
  • Beim Ätzen, indem ein Ätzmittel verwendet wird, das Alkohol einschließt, können gasförmige Blasen von Gas, die während der Ätzreaktion erzeugt wurden, sofort von der Ätzoberfläche, ohne die Notwendigkeit des Rührens entfernt werden, so dass eine Einheitlichkeit und ein Ätzen mit hoher Effizienz des porösen Silicium erreicht wurde.
  • Nach dem Ätzen wurde das poröse Silicium und nicht poröse Silicium mit Wasser gewaschen und die Oberfläche von diesen Materialien wurde durch einen sekundären Ionenmassenspektrometer analysiert.
  • Die Konzentration des Ätzmittels und seine Temperatur können durch eine geeignete Ätzrate des porösen Siliciums und Selektivität bei der Ätzrate zwischen porösem Silicium und nicht porösen Silicium, die geeignet sind für praktische Herstellungsverfahren, bestimmt werden.
  • Andere folgende Ätzlösungen können auch für gutes selektives Ätzen verwendet werden, wie in den 3–9 gezeigt. Das heißt:
  • Die 3 zeigt Ätzeigenschaften des Ätzmittels mit BHF : Alkohol : 30 % H2O2 (10 : 6 : 50);
  • Die 4 zeigt Ätzeigenschaften des Ätzmittels mit HF : H2O2 (1 : 5);
  • Die 5 zeigt Ätzeigenschaften des Ätzmittels mit HF : Alkohol (5 : 3);
  • Die 6 zeigt Ätzeigenschaften des Ätzmittels mit HF;
  • Die 7 zeigt Ätzeigenschaften des Ätzmittels mit BHF : Alkohol (5 : 3);
  • Die 8 zeigt Ätzeigenschaften des Ätzmittels mit BHF : H2O2 (1 : 5) ;
  • Die 9 zeigt Ätzeigenschaften des Ätzmittels mit BHF;
  • Die vorliegende Erfindung ist nicht nur auf Substrate in der Form einer Platte beschränkt, sondern ist auch anwendbar auf andere Substrate auf die Halbleitervorrichtungen angeordnet werden können, was zu ähnlicher Effektivität führt.
  • Bei dem selektiven Ätzen, kann die Ätztemperatur vorzugsweise in dem Bereich von 0 °C bis 100 °C besonders bevorzugt 5 °C bis 80 °C und ganz besonders bevorzugt 5 °C bis 60 °C bestimmt werden.
  • Verfahren zur Bildung von porösen Halbleitern
  • Nun wird das Verfahren zur Bildung eines porösen Halbleiters zur Verwendung in der vorliegende Erfindung als nächstes beschrieben.
  • Es ist möglich Siliciumsubstrate durch Anodisierung von ihnen in HF Lösung porös zu machen. Die Dichte des resultierenden porösen Silicium kann einen gewissen Wert in dem Bereich von 0,6 bis 1,1 g/cm3 einnehmen, wobei sie von der Konzentration an HF abhängt, das in dem Bereich von 20 bis 50 sein kann, während die Dichte des monokristallinen Siliciums bei 2,33 g/cm3 liegt. Ein derartiges poröses Siliciummaterial kann leicht erhalten werden, wenn ein Siliciumsubstrat vom p-Typ als Ausgangsmaterial aus den folgenden Gründen verwendet wird:
  • Das poröse Silicium wurde durch Uhlir et al.in 1956 während der Studie des elektrolytischen Polierens des Halbleitermaterials entdeckt (A. Uhlir, Bell Syst. Tech. J., Band 35, Seite 333 (1956)). Unagami et al. untersuchten Lösungsreaktionen von Si während der anodische Reaktion des Si in einer HF Lösung, die positive Löcher benötigt und sie schlußfolgerten, dass die Reaktion wie folgt geschieht (T. Unagami, J. Elektrochem. Soc,. Band 127, Seite 476 (1980):
    • Si + 2 HF + (2-n)e+ -> SiF2 + 2H2 + ne-
    • SiF2 + 2 HF -> SiF4 + H2
    • SiF4 + 2HF -> H2SiF6 oder
    • Si + 4HF + (4-λ)e+ -> SiF4 + 4H+ + λe-
    • SiF4 + 2HF -> H2SiF6 worin e+ und e- jeweils ein Loch und ein Elektron bedeuten
    • n und λ sind die Anzahlen der Löcher, die benötigt werden, um ein Siliciumatom zu lösen und es wird berichtet, dass das poröse Silicium gebildet werden kann, wenn n > 2 oder λ > 4 ist.
  • Wenn die oben beschriebene Tatsache in Betracht gezogen wird, kann das Silicium vom p-Typ leicht porös gemacht werden, weil das Si vom p-Typ positive Löcher aufweist. Nagano und Imai verifizierten empirisch diese Selektivität bei der Umwandlung zu porösen Materialien (Nagano, Nakajima, Yauno, Onaka, Kajiwara, Technical Report, Band 79 SSD 79-9549 (1979), the Institute of Electronics, Information and Communication Engineers; K. Imai Solid-State Electronics, Band 24, 159 (1981)).
  • Weil poröse Materialien eine große Anzahl von Fehlstellen einschließen, wird ihre Dichte geringer als die Hälfte von der der ursprünglichen Materialien sein. Als ein Ergebnis steigt das Verhältnis von Oberfläche zum Volumen extrem und die chemische Ätzrate wird auch extrem gesteigert, verglichen mit einer allgemeinen monokristallinen Siliciumschicht.
  • Ein detaillierteres Verfahren zur Herstellung des porösen Siliciums wird als nächstes unter Bezug auf 10A beschrieben werden. Zuerst wird monokristallines Silicium 200 vom p-Typ als Substrat hergestellt. Silicium vom N-Typ kann auch verwendet werden, aber sein Widerstand muss genug niedrig sein. Das Substrat wird in den Apparat 207 angeordnet, so dass eine der Oberflächen des Substrats mit der HF-basierenden Lösung 204 in Kontakt kommt. Die andere Oberfläche des Substrats hat einen Kontakt mit einer positiven metallischen Elektrode 205. Eine negative Elektrode 206 existiert in der Lösung, um die elektrische Verbindung zu ihr bereitzustellen. Die 10B zeigt einen alternativen Apparat 208, worin eine positive Spannung über die Lösung 204', die eine positive Elektrode 205' in ihr aufweist, bereitgestellt wird. In jedem Fall tritt die poröse Struktur an der Oberfläche der Seite der negativen Elektrode auf, die in Kontakt mit der Lösung steht. Als HF-basierende Lösung 204 wird im allgemeinen konzentrierte Fluorwasserstoffsäure (49 %) verwendet. Zugabe von Wasser zu der Lösung ist nicht erwünscht, weil das Ätzen auftreten wird, wenn die Lösung weiter verdünnt wird, was von der Größenordnung des Stroms abhängt. Während der Anodisierung werden Gasblasen an der Oberfläche des Substrats 200 erzeugt. Um diese Gasblasen effektiv zu entfernen, kann Alkohol als oberflächenaktives Mittel hinzugefügt werden. Als Alkohol für diesen Zweck kann Methanol, Ethanol, Propanol, iso-Propanol und ähnliches verwendet werden. Alternativ, anstelle der Verwendung von Alkohol, kann ein Rührer verwendet werden, um die Lösung während der Anodisierung zu rühren. Für die negative Elektrode 206 wird ein Material, das einen Widerstand gegen Korrosion durch Fluorwasserstoffsäurelösung zeigt, verwendet, wie Gold (Au) und Platin (Pt). Übliche Metalle können für eine positive Elektrode 205 verwendet werden, aber es ist wünschenswert, dass die positive Elektrode mit einem metallischen Film beschichtet wird, der einen Widerstand gegen Korrosion durch eine Lösung aus Fluorwasserstoffsäure zeigt, weil die Lösung aus Fluorwasserstoffsäure 204 die positive Elektrode 205 erreicht, wenn das gesamte Substrat 200 vollständig anodisiert ist. Der maximale Anodisierungsstrom kann einige hundert mA/cm2 sein, während der geringste Strom nicht null ist. Die bevorzugte Größenordnung des Anodiserungsstrom kann in dem Bereich festgesetzt werden, der ein Wachstum von einer epitaktischen Schicht von hoher Qualität auf dem anodisierten porösen Silicium erlaubt. Im allgemeinen, wenn die Anodisierung bei einer hohen Stromdichte durchgeführt wird, wird eine hohe Anodisierungsrate erhalten und die resultierende poröse Siliciumschicht wird eine geringe Dichte zeigen, was bedeutet, dass das Volumen der Fehlstellen ansteigen wird. Dies bewirkt Bedingungen des epitaxialen Wachstums. Verfahren der Bildung einer Halbleiterschicht auf porösem Halbleiter.
  • Es gibt zwei typische Verfahren zur Bildung einer Halbleiterschicht auf einem porösen Halbleitersubstrat: Ein Verfahren, worin eine epitaktische Schicht auf einem porösen Halbleitersubstrat wachsen gelassen wird; und ein Verfahren, worin ein monokristallines Halbleitersubstrat anodisiert wird, um es porös in einer Weise zu machen, die oben beschrieben wird, mit der Ausnahme für den Teil nahe der obersten Oberfläche.
  • Die Beobachtung mit einem Transmissions-Elektronenmikroskop enthüllt, dass ein typisches poröses Silicium Fehlstellen von ungefähr 600 A im durchschnittlichen Durchmesser (10A = 1 nm) enthällt. Als Ergebnis beträgt die Dichte des porösen Siliciums weniger als die Hälfte von der des monokristallinen Siliciums. Im Gegensatz dazu kann das poröse Silicium gut genug sein, eine Kristallinität zu behalten, um eine epitaktische Schicht des monokristallinen Silicium darauf wachsen zu lassen.
  • Jedoch kann eine hohe Temperatur die Eigenschaften des porösen Silicium ändern. Zum Beispiel kann eine beschleunigte Ätzrate sich ändern. Speziell bei Temperaturen höher als 1000 °C tritt die rückwärtige Anordnung der inneren Fehlstellen auf und die schnelle Ätzrate wird reduziert. Daher sind epitaxiale Wachstumstechnolgien bei niedriger Temperatur, wie molekulares epitaxiales Strahlenwachstum, Plasma unterstütztes CVD, Licht unterstütztes CVD, Biassputtering und epitaxiale Wachstumstechnolgie in der Flüssigphase wünschenswerter, um eine epitaktische nicht poröse Siliciumschicht auf einer Siliciumschicht wachsen zu lassen.
  • Verfahren zur Bildung von Inselbereichen
  • Die vorliegende Erfindung schließt einen Schritt ein, worin eine Halbleiterschicht in Inselbereiche geteilt wird, entweder vor oder nach der Übertragung der Halbleiterschicht. Chemisches Ätzen oder mechanisches Schneiden kann für derartige Trennverfahren verwendet werden. Jedoch besonders bevorzugt wird nasses Ätzen oder trockenes Ätzen, wie reaktives Ionenätzen verwendet wird.
  • Die Halbleiterschicht wird geätzt, um Rillen in ihr zu bilden, so dass die Halbleiterschicht in eine Vielzahl von Inselbereiche geteilt wird. Diese Rillen wirken als Wege durch die ein Ätzmittel eingeführt wird, um die poröse Schicht mit der extrem gesteigerten Ätzrate während des späteren Ätzschritt zu ätzen. Während des Ätzschritts zur Bildung von Rillen, ist es wünschenswerter die poröse Schicht wie die Halbleiterschicht zu ätzen, weil, wenn die Größe der Rillen größer wird, dann werden größere Flächen des porösen Siliciums exponiert, was zu einer höheren Ätzrate bei der porösen Schicht führt.
  • Zumindest über die Rillen, die als Ergebnis des Ätzens der Halbleiterschicht hergestellt werden, um die gewünschten Muster zu bilden, wird eine Ätzlösung eingeführt. Daher im Vergleich mit dem Fall, dass keine Rille vorhanden ist, ist die Ätzrate extrem beim Ätzen der porösen Schicht an den Rillen wie an den seitlichen Flächen beschleunigt. Zusätzlich zur Bildung der Rillen in der Halbleiterschicht, wenn die Rillen in der porösen Schicht durch Ätzen gebildet werden, dann werden größere Größen von Rillen gebildet und eine größere Fläche der porösen Schicht wird freigelegt, so dass eine höhere Ätzrate resultiert.
  • Es ist daher erwünscht, diese Rillen, das heißt, die Räume zwischen den Inselbereichen, die in einer Weise gebildet werden, die oben beschrieben wird, mit einem Isolator zu füllen, um eine dielektrische Isolation zwischen den Vorrichtungen zu erreichen. Der Schritt zur Bildung einer derartigen dielektrischen Isolation kann durchgeführt werden, bevor die Halbleiterschicht übertragen wird, falls die Ätzrate, die oben diskutiert wurde, nicht wichtig ist.
  • Erstes Substrat
  • Als ein erstes Substrat, das einen porösen Halbleiterbereich und eine Halbleiterschicht auf sich aufweist, werden die folgenden Substrate verwendet: ein Substrat, das eine Halbleiterschicht aufweist, die auf einem porösen Halbleitersubstrat gebildet wird, ein Substrat, das einen Teil des nicht porösen Halbleitersubstrat aufweist, das porös gemacht worden ist und der verbleibende Teil wird als Halbleiterschicht verwendet, ein Substrat, das eine Halbleiterschicht aufweist, die auf einem Substrat gebildet wurde, von dem ein Teil porös gemacht worden ist etc. Vor dem Bondingschritt kann ein isolierender Film, wie ein Oxidfilm oder Nitridfilm auf der Oberfläche der Halbleiterschicht gebildet werden.
  • Zweites Substrat
  • Für das zweite Substrat, auf das die Halbleiterschicht übertragen wird, können die folgenden Materialien verwendet werden: ein licht-durchlässiges isolierendes Substrat, wie Quartz oder Glas und ein Halbleitersubstrat mit einem Oxidfilm oder einem Nitridfilm darauf. In dem letzteren Fall kann das zweite Substrat selbst Halbleitervorrichtungen wie einen Transistor aufweisen.
  • Bei Insel- Halbleiterbereichen, die durch den Schritt des Bondings bei dem Übertragungsschritt der Entfernung des porösen Halbleiters, wie oben beschrieben, gebildet werden, werden MOS Transistoren und Dioden durch bekannte Technologien gebildet, wie ein Verfahren, das im U.S. Patent Nr. 5,040,041 von Yamada et al., offenbart wird, mit dem Titel "Semiconductor Device and Signal Processing Device having said Device provided therein".
  • Derart erhaltene Halbleiterartikel, die Halbleitervorrichtungen darauf aufweisen, können elektronische Vorrichtungen von hoher Leistungsfähigkeit sein.
  • Ausführungsform 1
  • Zuerst wie in 11A gezeigt, wird ein monokristallines Siliciumsubstrat 11 hergestellt und eine poröse Schicht 12 wird darauf gebildet, indem die Oberfläche des Substrats porös gemacht wird.
  • Dann wie in 11B gezeigt, wird epitaxiales Wachstum durchgeführt, um eine nicht poröse monokristalline Siliciumschicht 13 auf der Oberfläche des porösen Substrats zu bilden.
  • Des weiteren, wie in 11C gezeigt, indem das übliche Halbleiterverfahren gezeigt wird, wird ein Photoresist 14 auf der Oberfläche des nicht porösen Silicium gebildet, dann werden die nicht poröse Siliciumschicht 13, die poröse Siliciumschicht 12 und das erste Siliciumsubstrat 11 geätzt, um Rillen zu bilden. Dieser Ätzschritt kann durch ein trockenes Verfahren, wie RIE (reactive ion etching = reaktives Ionenätzen) durchgeführt werden, was bei dem üblichen Verfahren der Halbleiterherstellung verwendet wird oder bei einem nassen Verfahren, indem eine wässerige Lösung aus Fluorwasserstoffsäure oder Salpetersäure verwendet wird.
  • Jetzt, wie in 11D gezeigt, wird ein anderes Siliciumsubstrat 15 (ein zweites Substrat) hergestellt und eine isolierende Schicht 16 wird darauf gebildet. Dann wird dieses Siliciumsubstrat 15, das die isolierende Schicht 16 darauf aufweist, auf die Oberfläche der nicht porösen monokristallinen Siliciumschicht 13 mit Rillen gebondet, die darauf durch Äztzen gebildet sind. Hier kann SiO2 oder SiN, das bei dem üblichen Halbleiterverfahren verwendet wird, für eine isolierenden Schicht 16 verwendet werden, aber die vorliegende Erfindung ist nicht darauf beschränkt.
  • Dann wie in 11E gezeigt, wird das Siliciumsubstrat 11 durch Polieren entfernt, bis die Ätzrillen, wie oben beschrieben freigelegt sind.
  • Des weiteren wird über die Ätzrillen, die gesamte poröse Siliciumschicht 12 durch stromloses chemisches nasses Ätzen mit einem selektiven Ätzmittel, wie Fluorwasserstoffsäure (oder gepufferte Fluorwasserstoffsäure, die als BHF im folgenden bezeichnet wird) oder eine Mischung aus Fluorwasserstoffsäure (oder BHF) und einem Alkohol oder einer Mischung aus Fluorwasserstoffsäure (oder BHF), einem wässerigen Wasserstoffperoxid und einem Alkohol weg geätzt. Hier, wenn eine Lösung, einschließlich einem Alkohol verwendet wird, wird kein Rühren während des Ätzverfahrens ausgeführt, während die Lösung gerührt wird, wenn eine Lösung, die keinen Alkohol einschließt, verwendet wird. So wird das erste Siliciumsubstrat 11 durch Abheben entfernt, während die nicht poröse monokristalline Siliciumschicht 13 auf der isolierenden Schicht 16 verbleibt (11F).
  • Die 11G zeigt das Halbleitersubstrat, das erfindungsgemäßen erhalten wird. Auf die isolierenden Substrate 15 und 16 wird eine monokristalline Siliciumschicht 13, die die gleiche Kristallinität wie die eines Siliciumwafers aufweist, mit einer guten Ebenheit und guten Einheitlichkeit bei der Dicke gebildet. Dieses Halbleitersubstrat wird vorteilhafter Weise für die Herstellung von elektronischen Vorrichtungen, die zumindest basierend auf der Tatsache, dass Vorrichtungen dielektrisch von einander isoliert sind, verwendet werden.
  • Die 12 und 13 sind perspektivische Ansichten eines erfindungsgemäß hergestellten Halbleitersubstrats und jeder Figur zeigt ein Substrat, das eine Vielzahl von Kristallinseln aufweist, die von einander durch Rillen, die verschieden in der Form von einander sind, isoliert sind.
  • Die Rille der vorliegende Erfindung ist nicht auf diese Rillen, wie in 12 und 13 gezeigt, beschränkt, aber jede Form, die die Halbleiterschicht in eine Vielzahl von Inseln teilt, kann verwendet werden. Speziell, jede Rille kann verwendet werden, die zu Inseln in einer Form von Kreis, Ellipse oder Polygon wie Dreieck oder Fünfeck führt.
  • Ausführungsform 2
  • Ausführungsform 2 der vorliegenden Erfindung wird beschrieben werden, indem bezug auf die Zeichnungen genommen wird. Bei der Ausführungsform 2 wird ein monokristallines Siliciumsubstrat 11 zuerst hergestellt, wie in 14A gezeigt und eine poröse Siliciumschicht 12 wird darauf gebildet, indem die Oberfläche des Substrats 11 porös gemacht wird. Hier wird das Substrat durch Anodisierung, indem eine Lösung aus Fluorwasserstoffsäure-Lösung verwendet wird, porös gemacht.
  • Dann, wie in 14B gezeigt, wird eine nicht poröse monokristalline Siliciumschicht 13 auf einer Oberfläche des porösen Substrats gebildet, indem irgendeines der verschiedenen Wachstumsverfahren verwendet wird.
  • Des weiteren wie in 14C gezeigt, indem das übliche Halbleiterverfahren verwendet wird, wird ein Muster eines Resists 14 auf der Oberfläche des nicht porösen Siliciums gebildet, dann werden die nicht poröse Siliciumschicht, die poröse Siliciumschicht und das Siliciumsubstrat geätzt, um Rillen zu bilden. Der Ätzschritt kann, indem ein Trockenverfahren wie RIE (reaktive ion etching = reaktives Ionenätzen), das in einem üblichen Verfahren der Halbleiterherstellung verwendet wird oder durch ein nasses Verfahren, indem eine wäßrige Lösung aus Fluorwasserstoffsäure und Salpetersäure verwendet wird, ausgeführt werden und es gibt dort keine Beschränkung im Hinblick auf das Ätzverfahren.
  • Jetzt, wie in 14D gezeigt, wird ein lichtdurchlässiges Substrat 15, typischer Weise wie Glas hergestellt. Dann wird dieses lichtdurchlässige Substrat auf die Oberfläche der nicht porösen monokristallinen Siliciumschicht gebondet, die auf dem porösen Siliciumsubstrat gebildet ist.
  • Dann, wie in 14E gezeigt, wird das Siliciumsubstrat durch Polieren entfernt, bis die oben beschriebenen Rillen freigelegt sind.
  • Des weiteren wird über die geätzten Rillen die gesamte poröse Siliciumschicht 12 durch stromloses chemisch nasses Ätzen in einem selektiven Ätzmittel, wie Fluorwasserstoffsäure (oder BHF) oder einer Mischung aus Fluorwasserstoffsäure (oder BHF) und wäßrigem Wasserstoffperoxid oder einem Alkohol selektiv weggeätzt wird. Hier, wenn eine Lösung, einschließlich einem Alkohol verwendet wird, wird kein Rühren während des Ätzverfahrens ausgeführt, während die Lösung gerührt wird, wenn eine Lösung, die keinen Alkohol enthält, verwendet wird. So wird das Siliciumsubstrat 11 durch Abheben entfernt, während die monokristalline Siliciumschicht 13 auf der Licht-durchlässigen Schicht 15 (14F) verbleibt.
  • 14G zeigt das Halbleitersubstrat, das erfindungsgemäß erhalten wird. Auf dem Licht-durchlässigen Substrat 15 wird die monokristalline Siliciumschicht 13, die die gleiche Kristallinität wie die eines Siliciumwafers aufweist, mit guter Ebenheit und einer guten Einheitlichkeit in der Dicke gebildet. Dieses Halbleitersubstrat wird vorteilhafter Weise für die Herstellung von elektronischen Vorrichtungen, basierend auf der Tatsache, dass Vorrichtungen dielektrisch von einander isoliert sind, verwendet werden. Die 15 und 16 sind perspektivische Ansichten eines erfindungsgemäß hergestellten Halbleitersubstrats.
  • Ausführungsform 3
  • Die 17A bis 17D sind schematische Ansichten zur Erklärung der Schritte der Ausführungsform 3 eines erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterartikels.
  • Zuerst, wie in 17A gezeigt, wird ein 500 µm dickes Siliciumsubstrat 25 vom p-Typ in einer Lösung, zum Beispiel HF : H2O : C2H5OH = 1 : 1 : 1 bei einer Stromdichte von 30 mA/cm2 für 10 Minuten anodisiert, um eine 20 µm dicke poröse Siliciumschicht 26 zu bilden. Dann wird eine epitaktische Schicht 22 wachsen gelassen, indem SiH4 als Ausgangsgas in einer H2 Atmosphäre bei einem Druck von 1 × 10–2 bei 850 °C für 30 Minuten verwendet wird.
  • Des weiteren wie in 17B gezeigt, werden die gewünschten Teile der epitaktischen Schicht 22 und der porösen Siliciumschicht 26 durch RIE entfernt, indem Resists 27a – 27c verwendet werden, die auf den Bereichen verbleiben, um Vorrichtungen als eine Maske zu bilden, wodurch die epitaktische Schicht 22 in epitaktische Schichten 22a – 22c geteilt wird.
  • Dann wie in 17C gezeigt, nachdem die Resists 27a – 27c entfernt sind, werden die epitaktischen Schichten 22a – 22c auf dem Quartzzsubstrat 23 angeordnet, so dass die Oberflächen der epitaktischen Schichten 22a – 22c in Kontakt mit der Oberfläche des Quartzsubstrats 23 kommen und diese Substrate werden in der Atmosphäre aus Stickstoff bei 600 °C für 1 Stunde erwärmt, um die epitaktischen Schichten 22a – 22c auf das Quartzsubstrat 23 zu bonden.
  • Als nächstes, wie in 17D gezeigt, wird die poröse Siliciumschicht 26 auf dem gebondeten Siliciumsubstrat 25 vom p-Typ durch selektives Ätzen nur der porösen Siliciumschicht 26 mit einer gemischten Lösung aus gepuffertem HF, einem Alkohol und wäßrigem Wasserstoffperoxid (10 : 6 50) entfernt. So nachdem das Siliciumsubstrat 25 vom p-Typ abgespalten ist, werden die epitaktischen Schichten 22a – 22c auf dem Quartzsubstrat 23 gebildet.
  • Ausführungsform 4
  • Die 18A bis 18D sind schematische Ansichten zur Erklärung der Schritte der Ausführungsform 4 eines erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterartikels. Bei diesen Figuren werden die gleichen Elemente, wie die in den 17A bis 17D mit den gleichen Zeichen bezeichnet.
  • Zuerst, wie in 18A gezeigt, werden eine poröse Siliciumschicht 26 und eine epitaktische Schicht 22 auf einem Siliciumsubstrat 25 vom p-Typ gebildet.
  • Dann wie in 18B gezeigt, wird ein 5000 µm dicker oxidierter Siliciumfilm 24 auf der epitaktischen Schicht 22 gebildet. Des weiteren werden die gewünschten Teile des oxidierten Siliciumfilms 24, die epitaktische Schicht 22 und die poröse Siliciumschicht 26 mittels RIE entfernt, indem Resists 27a -27c verwendet werden, die auf den Bereichen zur Bildung von Vorrichtungen als Maske verbleiben, wodurch die epitaktische Schicht 22 in die epitaktischen Schichten 22a und 22c geteilt werden.
  • Als nächstes wie in 18C gezeigt, nachdem die Resists 27a bis 27c entfernt sind, wird der oxidierte Siliciumfilm 24 auf einem anderen Siliciumsubstrat 29 angeordnet, das einen 3000 µm dicken oxidierten Siliciumfilm 28 auf seiner Oberfläche aufweist, so dass die Oberfläche der Siliciumdioxidschicht 24 in Kontakt mit dem oxidierten Siliciumfilm 28 auf dem Siliciumsubstrat 29 kommt und diese Substrate werden in der Atmosphäre aus Stickstoff bei 800 °C für 1 Stunde erwärmt, um den oxidierten Siliciumfilm 28 des Siliciumsubstrat 29 auf den oxidierten Siliciumfilm 24 des Siliciumsubstrats 25 vom p-Typ zu bonden.
  • Dann wie in 18D gezeigt, wird das Siliciumsubstrat 25 vom p-Typ durch selektives Ätzen nur der porösen Siliciumschicht 26 getrennt, so werden die epitaktischen Schichten 22a – 22c auf den oxidierten Siliciumfilmen 28 und 24 auf dem Siliciumsubstrat 29 gebildet.
  • Wie oben beschrieben, werden bei den Ausführungsformen 3 und 4 der erfindungsgemäßen Verfahren zur Herstellung der Halbleiterartikel nur die Oberfläche des Halbleitersubstrats porös gemacht wird. Daher ist es möglich, die Zeit zu reduzieren, die benötigt wird, um den porösen Bereich zu bilden. Der nicht poröse Bereich des Halbleitersubstrats wird fast nicht, während des Schritts des Ätzens der porösen Schicht geätzt, auf Grund der geringen Ätzrate, verglichen mit der der porösen Schicht. Als ein Ergebnis kann das nicht poröse Halbleitersubstrat wieder für die Herstellung eines anderen Halbleiterartikels verwendet werden. So ist es auch möglich die Verfahrenszeit zur Bildung des porösen Bereichs extrem zu reduzieren und es ist auch möglich die Materialkosten zu reduzieren, auf Grund der Möglichkeit der Wiederverwendung des Halbleitersubstrats.
  • Bei dem obigen Verfahren zur Herstellung von Halbleitersubstraten über die Rillen, die als Ergebnis des Ätzens der epitaktischen Schicht gebildet werden, um gewünschte Muster zu bilden, wird eine Ätzlösung eingeführt, so dass die eingeführte Ätzlösung extrem die Ätzrate durch Ätzen der porösen Schicht an den Rillen beschleunigt, wie auch an den seitlichen Flächen der porösen Schicht. Die Ätzrate der porösen Schicht wird extrem gesteigert verglichen mit dem Fall, dass keine Rillen existieren.
  • Ausführungsform 5
  • Bei dem Folgenden wird Silicium als ein Beispiel für Halbleitermaterial zur Erklärung dieser Ausführungsform 5 der vorliegende Erfindung genommen. Das erfindungsgemäße Halbleitermaterial ist nicht auf Silicium beschränkt.
  • Die 19A bis 19G sind schematische Ansichten zur Erklärung der Schritte der Ausführungsform 5 eines Verfahrens zur Herstellung eines erfindungsgemäßen Halbleiterartikels.
  • Zuerst wird eine monokristalline Siliciumschicht 31 vom p-Typ durch Implantieren von Borionen oder ähnlichem in die Oberfläche des Siliciumsubstrat 32 vom n-Typ gebildet. Die monokristalline Siliciumschicht 31 vom p-Typ wird in die poröse Siliciumschicht 31 durch Anodisierung, indem eine Fluorwasserstoffsäurelösung verwendet wird, umgewandelt. Während die Dichte des monokristallinen Silicium 2,33 g/cm3 beträgt, kann die Dichte der porösen Schicht 31 in dem Bereich von 0,6 bis 1,1 g/cm3, in Abhängigkeit von der HF Konzentration variieren, die in dem Bereich von 20 bis 50 (19A) liegt.
  • Dann wie in 19B gezeigt, wird eine in der Kristallinität ausgezeichnete nicht poröse monokristalline Halbleiterschicht 33 auf der porösen Siliciumschicht 31 wachsen gelassen.
  • Des weiteren wird eine isolierende Schicht 34 wie ein oxidierter Siliciumfilm gebildet und in einem gewünschten Muster gemustert, was zu einer Unebenheit auf seiner Oberfläche führt (19C).
  • Als nächstes, wie in 19D gezeigt, wird die isolierende Schicht 34 als Maskenmaterial verwendet, wobei die Anodisierung wieder ausgeführt wird, um die exponierten Teilen der nicht porösen monokristallinen Halbleiterschicht 33 zu der porösen Schicht 33' umzuwandeln.
  • Dann, wie in 19E gezeigt, wird ein anderes Siliciumsubstrat 35 als zweites Substrat hergestellt und das zweite Substrat wird auf die Oberfläche der isolierenden Schicht 34 auf dem erste Substrat gebondet. Bei dieser Ausführungsform, wie in 19E gezeigt, weil das erste Substrat und das zweite Substrat aufeinander an der Oberfläche mit Unebenheit gebondet sind, ist die resultierende Kontaktfläche klein und eine bessere Haftung kann, verglichen mit dem Fall des gesamten Flächenkontakts der flachen Oberflächen, erhalten werden. Zusätzlich ist es möglich die Bildung der Fehlstelle an der Kontaktgrenzfläche zu reduzieren. Dann wird die Bondingstärke durch eine geeignete Wärmebehandlung größer gemacht.
  • Nach diesem, wie in 19F gezeigt, wird die gesamte poröse Siliciumschicht 31 durch Ätzen entfernt, um eine dünne monokristallin Siliciumschicht 33 auf der isolierenden Schicht 34 zu bilden.
  • So wird die monokristalline Siliciumschicht 33, die die gleiche Kristallinität wie die eines Siliciumwafer aufweist, auf dem Substrat 35 über die isolierende Schicht 34 gebildet, wobei die monokristalline Siliciumschicht 33 selektiv nur auf gewünschten Flächen auf dem Wafer gebildet wird und eine gute Ebenheit und geringe Dicke von guter Einheitlichkeit aufweist.
  • Das erhaltene Halbleitersubstrat kann vorzugsweise zur Herstellung der elektronischen Vorrichtungen verwendet werden, basierend auf der Tatsache, dass Vorrichtungen dielektrisch von einander isoliert sind.
  • Ausführungsform 6
  • Bezugnehmend auf 20 wird eine andere erfindungsgemäße Ausführungsform 6 unten beschrieben werden. Ein monokristallines Siliciumsubstrat 100 wird anodisiert, um eine poröse Siliciumschicht 101 darauf zu bilden. Hier kann nur eine Seite der Oberflächenschicht des Substrats anodisiert werden oder auf der anderen Seite kann das gesamte Substrat anodisiert werden. In dem Fall der Anodisierung der Oberflächenschicht einer Seite, kann die Dicke des anodisierten Bereichs in dem Bereich von 10 bis 100 µm (Schritt A) liegen. Das Bezugszeichen 101' bezeichnet ein Substrat, das an seiner einen Seite der Oberflächenschicht anodisiert wird und das Bezugszeichen 101" bezeichnet das Gesamte des Substrats, das anodisiert wird.
  • Eine nicht poröse monokristalline Siliciumschicht 102 wird epitaxial auf dem porösen Substrat oder der porösen Schicht 101 wachsen gelassen wird, die in einer Weise, die oben beschrieben wird, hergestellt wurde (Schritt A). Das epitaxiale Wachstum kann mittels üblichem thermischen CVD, CVD bei niedrigem Druck, Plasma CVD, molekularer Strahlenepitaxie, Sputtering oder ähnlichem durchgeführt werden. Die Dicke des Films, der wachsen gelassen werden soll, wird so festgelegt, dass er die Erfordernisse des SOI Design trifft. Jedoch kann eine Dicke, die weniger als 2 µm beträgt, bevorzugt sein, weil wenn ein monokristalliner Siliciumfilm, der dicker als 2 µm ist, auf ein durchsichtiges isolierendes Substrat geklebt wird, das SiO2 als Haupkomponente enthält, wobei eine große Belastung an der gebondeten Grenzfläche, während der Wärmebehandlung, auf Grund des Unterschieds bei dem thermischen Ausdehnungskoeffizient zwischen diesen zwei Materialien, verursacht wird, was zu einem Brechen in dem Siliciumfilm, dem Verziehen des Substrats oder der Spaltung der zwei Materialien an der Grenzfläche führen kann. Falls die Dicke weniger als 2 µm beträgt, wird die Belastung gering genug, um das Brechen des Films, Verziehen des Substrats und der Spaltung zu vermeiden.
  • Ein Trägersubstrat des durchsichtigen isolierenden Substrats 110, das SiO2 als Hauptkomponente enthält, wird an die Oberfläche der epitaxialen gewachsenen Oberflächen gebondet, dann wird die erste Wärmebehandlung ausgeführt, um sicher zu stellen, dass die Bondingstärke an der Grenzfläche stark genug ist, um die folgenden Verfahren, wie Polieren und Ätzen auszuhalten. Hier kann ein Material wie Hartglas, Kunstglas, Glas mit einem hohen Schmelzpunkt (kristallisiertes) für ein durchsichtiges isolierendes Substrat 110 verwendet werden. Während die geeignete Temperatur der Wärmebehandlung von der Dicke des Siliciumsubstrats und dem isolierenden Substrat, einer Temperatur von vorzugsweise weniger als 600 °C abhängt. Zum Beispiel, wenn ein 500 – 600 µm dickes Hartglas als isolierendes Substrat verwendet wird und ein Siliciumsubstrat von der gleichen Dicke wird auf das isolierende Substrat gebondet, wobei eine ungefähr 200 – 250 °C Wärmebehandlung zu der Trennung der zwei Substrate von einander führt. Falls die Dicke des Siliciumsubstrats auf 300 µm reduziert wird, indem die gleiche Dicke für die isolierenden Substrate erhalten bleibt, dann werden die Substrate ungefähr 400 – 450 °C Wärmebehandlung aushalten. Es kann möglich sein, die kritische Temperatur zu erhöhen, indem die Dicke des Siliciumsubstrats reduziert wird, aber dies wird keine praktische Bedeutung haben, weil sie ungefähr 400 – 500 °C hoch genug ist, um die starke Bondingstärke zu erhalten, die das folgende Polieren und Ätzen aushält. So dass eine höhere Temperatur nicht für die Wärmebehandlung, von einem praktischen Standpunkt, notwendig ist. Der primäre Zweck der ersten Wärmebehandlung ist es eine Bondingstärke zu erhalten, die stark genug ist, die Scherbelastung während des Polierverfahrens auszuhalten. Daher falls das folgende Verfahren zur Bildung des verbleibenden Siliciumfilms nur mit Ätzen, ohne Polieren, durchgeführt wird, ist die erste Wärmebehandlung nicht unbedingt erforderlich. Das heißt, dass das zwischenmolekulare Bonding, das an der Grenzfläche induziert wird, wenn zwei Substrate bei Raumtemperatur in Kontakt gebracht werden, stark genug für das Ätzverfahren ist.
  • Bei dem nächsten Schritt D, wird der poröse Teil 101 von dem Substrat selektiv entfernt, während die epitaktische Wachstumsschicht 102 zurückbleibt. Während der gesamte Teil, der entfernt werden soll, vollständig porös ist, können die vollständig gebondeten Substrate in eine Lösung (HF-basierend) aus Fluorwasserstoffsäure getaucht werden, um den porösen Teil 101 selektiv zu entfernen. Auf der anderen Seite, falls der Teil, der entfernt werden soll, monokristallines Silicium 100 einschließt, ist es bevorzugt nur das Siliciumsubstrat 100 durch Polieren zu entfernen. Das Polieren wird beendet, wenn der poröse Teil 101 bloßgelegt ist und dann kann der poröse Teil 101 selektiv durch Ätzen mit einer Lösung, die auf Fluorwasserstoffsäure basiert, entfernt werden.
  • In jedem Fall reagiert der nicht poröse monokristalline epitaktische gewachsene Bereich 102 kaum mit Fluorwasserstoffsäure und verbleibt als dünner Film. Weil das Trägersubstrat 110 hauptsächlich SiO2 aufweist, reagiert es leicht mit auf HF basierender Lösung. Daher ist es bevorzugt einen Siliciumnitridfilm oder ein Material, das nicht mit Fluorwasserstoffsäure, auf der rückseitigen Oberfläche gegenüber zu der gebondeten Oberfläche abzuscheiden. Andererseits, falls der poröse Teil 101 um einen gewissen Grad dünner gemacht wird, bevor das Substrat in das Ätzmittel getaucht wird, dann dauert es nur kurze Zeit um den porösen Teil selektiv zu ätzen und es wird möglich sein das Trägersubstrat vor der Reaktion mit Fluorwasserstoffsäure zu schützen. Als eine HF basierende Lösung wird eine Mischung aus Fluorwasserstoffsäure, wäßrigem Wasserstoffperoxid (H2O2) und einem Alkohol verwendet. Eine Mischung aus Fluorwasserstoffsäure und Salpetersäure, oder eine Mischung, die weiter Essigsäure enthält, kann auch verwendet werden, um das poröse Silicium selektiv zu ätzen. Jedoch in diesem Fall, ist eine genaue Zeitkontrolle notwendig, weil eine dünne monokristalline Siliciumschicht, die erhalten bleiben soll, wird auch irgendwie geätzt.
  • Bei diesem Endschritt E wird der dünne monokristalline Siliciumfilm 102 auf dem durchsichtigen isolierendem Substrat 110 in Inseln durch übliche Photolithographie und ein Ätzverfahren getrennt. Die Größe der Inseln, die getrennt werden sollen, hängt auch von der Verfahrenstemperatur zur Herstellung von Vorrichtungen ab, kann ungefähr 600 × 600 µm2 im größten Fall sein. Eine größere Größe als die kann zu einer Spaltung des dünnen Films vom Substrat, während der Bearbeitung, auf Grund der Belastung, führen. Kleinere Flächen der Insel werden zu einem geringeren Einfluß durch die Belastung führen. Jedoch bei der praktischen Herstellung sollte die Definition der Insel so gemacht werden, um das Erfordernis der gestalteten Elementgröße oder Form der Vorrichtung zu treffen.
  • Nachdem der monokristalline Siliciumfilm 102 in Inseln getrennt wurde, wird die zweite Wärmebehandlung bei höher als 800 °C durchgeführt, um die Bondingstärke an der Grenzfläche zwischen dem Dünnfilm 102 und dem Substrat 110 zu steigern. Eine gewisses Verfahren bei hoher Temperatur, wie eine Oxidation während der Elementherstellung geschieht bei der zweiten Wärmebehandlung. Eine Temperatur unter 800 °C kann nicht die Bondingstärke stark genug machen und der Dünnfilm kann sich vom Substrat trennen. Besonders bevorzugt kann die zweite Wärmebehandlung bei einer Temperatur in einem Bereich von 1000 bis 1100 °C durchgeführt werden.
  • Ausführungsform 7
  • In der Ausführungsform 7, wird das Gesamte des 200 µm dicken monokristalline Siliciumsubstrats vom p-Typ (100) in ein poröses Material durch Anodisierung von ihm in 50 % HF Lösung bei einer Stromdichte von 100 mA/cm2 umgewandelt. In diesem Fall beträgt die Anodisierungsrate 8,4 µm/min, daher wird das gesamte Substrat 24 Minuten anodisiert.
  • Dann wird ein 1 µm dicker SiN Film zur Elementisolation auf dem porösen Siliciumsubstrat durch Plasma-CVD gebildet. Der isolierende Film anders als die Fläche, die zum dielektrischen Isolationsbereich korrespondiert, wird entfernt. (Das heißt, dass der isolierende Film, der der Bereich ist, der zu dem Bereich korrespondiert, der eine Halbleitervorrichtung bilden soll, entfernt wird.) So wie in 21 gezeigt, wird die Struktur erhalten, worin ein isolierender Film 42 durch Musterung nur in dem Bereich für dielektrische Isolation auf dem porösen Substrat 41 gebildet wird.
  • Des weiteren wie in 22 gezeigt, wird ein monokristallines Siliciumsubstrat 45 auf dem porösen Siliciumsubstrat 41 nur in dem Bereich gebildet, wo es keine isolierende Schicht 42 durch selektives epitaxiales Wachstum gibt, so dass die Dicke der monokristallinen Siliciumschicht 45 fast die gleiche ist, wie die der isolierenden Schicht 42. Das epitaktische Wachstum kann bevorzugt durch ein CVD Verfahren mit niedrigem Druck unter den folgenden Bedingungen durchgeführt werden:
  • Figure 00340001
  • Dann wie in 22 gezeigt, wird As einer Verunreinigung vom n-Typ in den oberen Teil des Bereichs der monokristallinen Siliciumschicht eingeführt, wo NPN Transistoren gebildet werden sollen (der Bereich auf der linken Seite der 22), so wird ein Bereich 46 vom n-Typ gebildet.
  • Des weiteren wird die Oberfläche der monokristallinen Siliciumschicht 45 (einschließlich des Bereichs 46 vom n-Typ) oxidiert, um eine 500 A dicke oxidierte Siliciumschicht 417 zu bilden. Dann wird ein 2000 A dicker BPSG Film 418 durch ein CVD Verfahren abgeschieden und wird auf 900 °C für den Rückfluß erwärmt. Dann wird die feine Struktur durch die Facette erzeugt, die während des epitaktischen Wachstum bedeckt werden und die gut geglättete obere Oberfläche kann erhalten werden, wie in 23 gezeigt.
  • Jetzt, wie in 24 gezeigt, wird eine 5000 A dicke oxidierte Siliciumschicht 43, die auf der Oberfläche des Siliciumsubstrat 44 gebildet ist, mit dem BPSG Film 418 gebondet. Dieses Bonding kann zum Beispiel wie folgt erreicht werden: die Oberflächen, die gebondet werden sollen, werden gereinigt, wobei jede Oberfläche, die gebondet werden soll, in Kontakt mit einer anderen steht und eine Wärmebehandlung wird durchgeführt. Die Wärmebehandlung wird in einer Atmosphäre, wie Sauerstoff, Stickstoff, Wasserstoff oder inertem Gas bei einer Temperatur von höher als 600 °C durchgeführt. Im allgemeinen führt eine höhere Temperatur zu einem stärkeren Bonding an der Grenzfläche. Die bevorzugte Bedingung der Wärmebehandlung bei dieser Ausführungsform ist eine Temperatur von 1000 °C für 30 Minuten lang in einer Sauerstoffatmosphäre. Dies führt zu einem starken Bonding.
  • Dann wird das poröse Siliciumsubstrat 41 durch Ätzen mit einem Ätzmittel, das ein hoch selektives Verhältnis beim Ätzen von porösen Silicium zu nicht porösen Silicium aufweist, entfernt. Eine Mischung aus Fluorwasserstoffsäure, Salpetersäure und Essigsäure kann vorzugsweise als Ätzmittel für diesen Zweck verwendet werden. Zum Beispiel, weil die Ätzrate für das nicht poröse Silicium bei einer Mischungslösung aus Fluorwasserstoffsäure, Salpetersäure und Essigsäure (1 : 3 : 8) ungefähr 1 µm/min beträgt, wobei die Ätzrate für poröses monokristallines Silicium 100 mal schneller als für nicht poröses Silicium ist. Daher kann dieses Ätzmittel das 200 µm dicke poröse Siliciumsubstrat 41 2 Minuten lang ätzen. So, wie in 25 gezeigt, wird das Halbleitersubstrat erhalten, worin die 1 µm dicke flache Oberfläche (obere Oberfläche) der monokristallinen Siliciumschicht 45 auf dem Siliciumsubstrat 44 über die isolierende Schicht gebildet wird, die die oxidierte Siliciumschicht 43, den BPSG Film 418 und die oxidierte Siliciumschicht 417 und die monokristalline Siliciumschicht 45 aufweist, wobei sie durch die isolierende Schicht 42 isoliert getrennt sind.
  • Als nächstes, wie in 25 gezeigt, wird eine Verunreinigung B vom p-Typ in den Bereich der monokristallinen Siliciumschicht eingeführt, wo ein nMOS Transistor gebildet werden soll (der Bereich auf dem Zentrum der 25), so dass ein p-Well gebildet wird.
  • Dann werden, wie in 26 gezeigt, Verunreinigungen in den Bereich der monokristallinen Siliciumschicht eingeführt, wo ein NPN Transistor geformt werden soll (der Bereich auf der rechten Seite der 25), wodurch ein Kollektorbereich 47, Basisbereich 48 und Emitterbereich 49 gebildet werden, um einen NPN Transistor zu bilden.
  • Des weiteren, wie in 26 gezeigt, wird die thermische Oxidation ausgeführt, um eine oxidierte Siliciumschicht auf der Oberfläche der monokristallinen Siliciumschicht zu bilden und das Gate 411 wird aus Polysilicium auf der oxidierten Siliciumschicht gebildet. Ein Verunreinigungs As vom n-Typ wird in den Bereich der monokristallinen Siliciumschicht eingeführt, wo ein nMOS Transistor gebildet werden soll (der Bereich auf dem Zentrum der 25), um die Source- und Drainbereiche 412 zu bilden. Ähnlich wie in 26 gezeigt, wird eine Verunreinigung B vom p-Typ in den Bereich der monokristallinen Siliciumschicht eingeführt, wo ein pMOS Transistor gebildet wird (der Bereich auf der linken Seite der 25), um die Source- und Drainbereiche 413 zu bilden. So wird ein nMOS Transistor auf dem zentralen Bereich gebildet und ein pMOS Transistor wird auf dem linken Seitenbereich gebildet. Dann werden Elektrodenverdrahtungen 414 mit Al-Si oder ähnlichem gebildet, des weiteren wird ein SiN Passivationsfilm 415 abgeschieden und eine Öffnung 416 wird für eine Bondingunterlage gebildet.
  • So wird eine Halbleitervorrichtung mit einer ausgezeichneten Ebenheit gebildet, um isolierend drei Transistor zu trennen.
  • Wie oben im Detail beschrieben, gemäß dieser Ausführungsform, bevor eine isolierende Oberfläche eines Substrats, das eine isolierende Oberfläche aufweist, auf die Oberfläche einer isolierenden Schicht gebondet wird, die auf einer Oberfläche einer nicht porösen monokristallinen Halbleiterschicht gebildet ist oder darauf gebildet wird, wird die nicht poröse monokristalline Halbleiterschicht isolierend getrennt. Nach dem Sonden auf das Substrat wird ein poröser Halbleiter durch Ätzen entfernt, um ein Halbleitersubstrat zu erhalten, das eine Vielzahl von Halbleiterbereichen mit ausgezeichneter Ebenheit aufweist, isoliert getrennt sind. Demgemäß können Halbleitersubstrate und Halbleitervorrichtungen mit niedrigen Kosten hergestellt werden, ohne eine Unebenheit der Oberfläche, wie in dem Fall der LOCOS Isolation zu erzeugen und ohne einen komplizierten Schritt wie in dem Fall der Trench Isolation.
  • Des weiteren werden gemäß dieser Ausführungsform, da ein poröser Halbleiter durch Ätzen entfernt wird, um eine nicht poröse monokristalline Halbleiterschicht auf einem Substrat zu erhalten, hoch leistungsfähige Halbleitersubstrate und Halbleitervorrichtungen mit guter Produktivität, Kontrollfähigkeit und Einheitlichkeit erhalten.
  • BEISPIEL 1
  • Wie gemäß der Ausführungsform 1 schon erwähnt, wurde ein monokristallines Siliciumsubstrat A vom p-Typ (100) von 200 µm Dicke (erstes Siliciumsubstrat) in einer HF Lösung anodisiert. Die Bedingungen zur Anodisierung sind wie folgt
    Angelegte Spannung. 2,6 V
    Stromdichte: 30 mA·cm–2
    Anodisierungslösung: HF : H2O : C2H5OH = 1 : 1 : 1
    Zeit: 60 Sekunden
    Dicke des porösen Siliciums: 2 µm
    Porosität: 56
  • Gemäß eines Biassputterverfahrens (auf die hierin später als "BA Verfahren" Bezug genommen wird), wird eine epitaktische Siliciumschicht von 0,05 µm Dicke auf einem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen.
  • Die Bedingungen zur Abscheidung sind wie folgend: Bedingungen der Oberflächereinigung
    Temperatur: 380 °C
    Atmosphäre: Ar
    Druck: 15 m Torr
    Substratpotential: 5 V
    Zielpotential: –5 V
    Hochfrequenzleistung: 5 W
    RF Frequenz: 100 MHz
    Bedingungen der Abscheidung
    RF Frequenz: 100 MHz
    Hochfrequenzleistung: 100 W
    Temperatur: 300 °C
    Ar Gasdruck: 15 m Torr
    Wachstumszeit: 4 Minuten
    Filmdicke: 0,05 µm
    Direktes Stromzielpotential: –150 V
    Direktes Substratstrompotential: +10V
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung aus 49 % Fluorwasserstoffsäure konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B (zweites Siliciumsubstrat), das eine Lamination einer Nitridschicht von 1000 Angström dicke und einer oxidierten Oberfläche von 5000 Angström dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Schicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Die gebondeten Substrate werden nass gemacht, ohne Rühren, in einer Lösung, die 49 % Fluorwasserstoffsäure, Alkohol und 30 % wäßriges Wasserstoffperoxid (10 : 6 : 50) enthält. Die poröse Siliciumschicht wurde selektiv über Ätzrillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 17 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat, auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 17 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse monokristallinen Siliciumschicht war vernachläßigbar gering.
  • Als ein Ergebnis, wie in 12 gezeigt, wurde eine nicht poröse monokristalline Siliciumschicht 13 von 0,05 µm Dicke auf dem SiO2 16 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions Elektronenmikroskop, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das BS Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,05 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 2
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet wurden.
  • Indem das MBE Verfahren (Molecular Beam Epitaxy Verfahren = molekulares Strahlenepitaxieverfahren) verwendet wurde, wurde eine nicht poröse monokristalline epitaktische Siliciumschicht von 0,1 µ Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Temperatur: 700° C
    Druck 1×10–9 Torr
    Wachstumsrate: 0,1 nm/(Sekunde)
  • Nachdem der Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Muster mit 100 µm breiten Rißlinien, mit einem Abstand von 1 mm zwischen ihnen, durchgeführt indem photolithographiesche Standardverfahren verwendet wurden und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure : konzentrierte Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das eine Lamination einer Nitridschicht von 1000 Angström Dicke und einer oxidierten Oberfläche von 5000 Angström Dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Schicht angeordnet. Indem in einer Sauerstoffatmosphäre von 700 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurde das gebondeten Substrate nass gemacht, ohne Rühren, in einer Lösung, die eine gepufferte Fluorwasserstoffsäure (eine wäßrige Lösung aus einer Mischung aus 36 % Ammoniumfluorid und 4,5 % Fluorwasserstoffsäure), Alkohol und 30 % wäßriges Wasserstoffperoxid (10 : 6 : 50) enthält. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 17 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Anström oder weniger, selbst 17 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen monokristallinen Siliciumschicht war vernachläßigbar gering.
  • Als ein Ergebnis, wie in 13 gezeigt, wurde eine nicht poröse monokristalline Siliciumschicht 13 von 0,1 µm Dicke auf dem SiO2 16 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskop, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das MBE Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält.
  • Beispiel 3
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet wurden.
  • Indem das CVD Verfahren verwendet wurde, wurde eine epitaktische Siliciumschicht von 0,1 µ Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Gas: SiH4
    Hochfrequenzleistung: 100 W
    Temperatur: 800° C
    Druck 1× 10–2 Torr
    Wachstumsrate: 2,5 nm/Sekunde
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung aus 49 % Fluorwasserstoffsäure konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das eine Lamination einer Nitridschicht von 1000 Angström Dicke und einer oxidierten Oberfläche von 5000 Angström Dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Schicht angeordnet.
  • Indem in einer Stickstoffatmosphäre von 800 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Danach wurden gebondete Substrate nass gemacht, ohne Rühren, in einer Lösung, die 49 % Fluorwasserstoffsäure und 30 wäßriges Wasserstoffperoxid (1 : 5) enthält. Die poröse Siliciumschicht wurde selektiv über Ätzrillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 17 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat, auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 17 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse monokristallinen Siliciumschicht war vernachläßigbar gering.
  • Als ein Ergebnis wurde eine nicht poröse monokristalline Siliciumschicht von 0,1 µm Dicke auf dem SiO2 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions- Elektronenmikroskops, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,1 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 4
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 μ Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet werden.
  • Indem das Flüssigphasenverfahren des epitaxialen Wachstumsverfahren verwendet wurde, wurde eine nicht poröse monokristalline epitaktische Siliciumschicht von 5 μ Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Lösungsmedium: Sn
    Wachstumstemperatur: 900°C
    Wachstumsatmosphäre H2
    Wachstumszeit: 50 Minuten
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das eine Lamination einer Nitridschicht von 1000 Angström Dicke und einer oxidierten Oberfläche von 5000 Angström Dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Schicht angeordnet.
  • Indem in einer Stickstoffatmosphäre von 900 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 190 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Danach wurden gebondete Substrate nass gemacht, ohne Rühren, in einer Lösung, die 49 % Fluorwasserstoffsäure und Alkohol (10 : 1) enthält. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 21 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat, auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 21 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen Schicht war vernachläßigbar gering. Eine nicht poröse monokristalline Siliciumschicht von 5 µm wurde so auf dem SiO2 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions Elektronenmikroskops, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das epitaxiale Flüssigphasenwachstumsverfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 5 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 5
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 μ Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet wurden.
  • Indem das CVD Verfahren verwendet wurde, wurde eine epitaktische Siliciumschicht von 0,1 μ Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Ausgangsgas: SiH4
    Trägergas: H2
    Temperatur: 850°C
    Druck 1× 10–2 Torr
    Wachstumsrate: 3,3 nm/Sekunde
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das eine Lamination einer Nitridschicht von 1000 Angström Dicke und einer oxidierten Oberfläche von 5000 Angström Dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Schicht angeordnet. Indem in einer Sauerstoffatmosphäre von 800 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrats A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Danach wurden die gebondeten Substrate unter Rühren, in einer Lösung, die 49 % Fluorwasserstoffsäure enthält, getaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 20 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat, auf dem Oxidfilm zurückgelassen, wobei sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger selbst 20 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen Schicht war vernachläßigbar gering.
  • Als ein Ergebnis wurde eine nicht poröse monokristalline Siliciumschicht von 0,1 µm Dicke auf dem SiO2 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions Elektronenmikroskops, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das CVD Verfahren von niedrigem Druck verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,1 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 6
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet wurden.
  • Indem das CVD Verfahren verwendet wurde, wurde eine epitaktische Siliciumschicht von 2 µ Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Temperatur: 900°C
    H2: 150 l/Minute
    SiH2Cl2: 1 l/Minute
    Druck 80 Torr
    Wachstumszeit: 5 Minuten
    Filmdicke: 2 µm
  • Nachdem der Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern mit 100 µm breiten Rißlinien mit einem Abstand von 1 mm zwischen ihnen durchgeführt, indem photolithographiesche Standardverfahren verwendet wurden und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure : konzentrierte Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das eine Lamination einer Nitridschicht von 1000 Angström Dicke und einer oxidierten Oberfläche von 5000 Angström dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Danach wurde die gebondeten Substrate nass gemacht, ohne Rühren, in einer Lösung, die eine gepufferte Fluorwasserstoffsäure (eine wäßrige Lösung aus einer Mischung aus 36 % Ammoniumfluorid und 4,5 % Fluorwasserstoffsäure) und Alkohol (10 : 1) enthält. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 23 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 23 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen Siliciumschicht war vernachläßigbar gering. Eine nicht poröse monokristalline Siliciumschicht von 2 µm Dicke wurde auf dem SiO2 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskop, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem das CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält.
  • Beispiel 7
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet werden.
  • Indem das CVD Verfahren vewendet wurde, wurde eine epitaktische Siliciumschicht von 2 µ Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Temperatur: 900°C
    H2: 150 l/Minute
    SiH2Cl2: 1 l/Minute
    Druck 80 Torr
    Wachstumszeit: 5 Minuten
    Filmdicke: 2 µm
  • Nachdem der Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern mit 100 µm breiten Rißlinien mit einem Abstand von 1 mm zwischen ihnen durchgeführt, indem photolithographiesche Standardverfahren verwendet wurden und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure konzentrierte Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das aus einer oxidierten Oberfläche von 5000 Angström Dicke gemacht wurde, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Danach wurde das gebondeten Substrate unter Rühren, in einer Lösung, die eine gepufferte Fluorwasserstoffsäure (eine wäßrige Lösung aus einer Mischung aus 36 % Ammoniumfluorid und 4,5 % Fluorwasserstoffsäure) und 30 % wäßrigem Wasserstoffperoxid (1 : 5) enthält. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wird.
  • Nach 16 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden. Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger selbst 16 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen Schicht war vernachläßigbar gering.
  • Als Ergebnis wurde eine nicht poröse monokristalline Siliciumschicht von 2 µm Dicke auf dem SiO2 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions Elektronenmikroskop, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem das CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält.
  • Beispiel 8
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer HF Lösung anodisiert.
  • Die Bedingungen zur Anodisierung waren identisch zu denen, die in Beispiel 1 verwendet werden.
  • Indem das CVD Verfahren verwendet wurde, wurde eine epitaktische Siliciumschicht von 2 µm Dicke auf dem porösen Siliciumsubstrat vom p-Typ (100) wachsen gelassen. Die Bedingungen zur Abscheidung waren wie folgt
    Temperatur: 900°C
    H2: 150 l/Minute
    SiH2Cl2: 1 l/Minute
    Druck 80 Torr
    Wachstumszeit: 5 Minuten
    Filmdicke: 2 µm
  • Nachdem der Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern mit 100 µm breiten Rißlinien mit einem Abstand von 1 mm zwischen ihnen durchgeführt, indem photolithographiesche Standardverfahren verwendet wurden und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure konzentrierte Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Siliciumsubstrat B, das eine Lamination einer Nitridschicht von 1000 Angström Dicke und einer oxidierten Oberfläche von 5000 Angström Dicke aufwies, wurden auf einander auf der Oberfläche der nicht porösen epitaktischen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt.
  • Danach wurde das gebondeten Substrate unter Rühren, in einer Lösung aus gepufferter Fluorwasserstoffsäure (eine wäßrige Lösung aus einer Mischung aus 36 % Ammoniumfluorid und 4,5 % Fluorwasserstoffsäure) getaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wurde.
  • Nach 22 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Oxidfilm zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat A komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger selbst 22 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen Schicht war vernachläßigbar gering.
  • Als ein Ergebnis wurde eine nicht poröse monokristalline Siliciumschicht von 2 µm Dicke auf dem SiO2 gebildet.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskops, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält.
  • Um auf einer isolierenden Schicht, eine Siliciumschicht deren Kristallinität so ausgezeichnet ist, wie die eines monokristallinen Wafers, wobei die Beispiele 1 bis 8, die oben im Detail beschrieben sind, ein besonders ausgezeichnetes Verfahren vom Standpunkt der Produktivität, Einheitlichkeit, Kontrollfähigkeit und Ökonomie bieten.
  • Da die Bildung von Rillen das gleiche Isolatorsubstrat erlaubt mit einer Vielzahl von dielektrisch isolierten kristallinen Inseln zu versehen, die eine Kristallinität zeigen, die so ausgezeichnet ist, wie die von einem monokristallinen Wafer, wobei eine substantielle Verbesserung bei der Produktivität, Einheitlichkeit, Kontrollfähigkeit und ökonomischen Faktor erreicht wird, insbesondere, wenn eine Vielzahl an dielektrisch isolierten elkektronischen Vorrichtungen auf einem üblichen Substrat zur Verfügung gestellt werden.
  • Bei einem porösen Siliciums kann eine nasse chemische Ätzlösung verwendet werden, die nicht nachteilig das Halbleiterverfahren beeinflußt und das selektive Verhältnis der Ätzrate des porösen Silicium zu der des nicht porösen Siliciums ist so groß wie 105 oder mehr; so dass eine dramatische Verbesserungen bei der Kontrollfähigkeit und Produktivität erreicht wird.
  • Beispiel 9
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 30 mA/cm2 und eine ungefähr 2 µm dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ, mit einer Dauer von Sekunden, gebildet.
  • Indem das Bias-Sputterverfahen verwendet wurde, wurde eine nicht poröse monokristalline epitaktische Siliciumschicht von 0,05 µm Dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom p-Typ (100) bei niedriger Temperatur wachsen gelassen.
  • Die Bedingungen zur Abscheidung sind wie folgend: Bedingungen der Oberflächereinigung
    RF Frequenz: 100 MHz
    Hochfrequenzleistung: 5 W
    Temperatur: 380 °C
    Ar Gasdruck: 15 × 10–3 Torr
    Reinigungszeit: 5 Minuten
    Direkter Stromzielbias: -5 V
    Direkte Substratstrombias: +5 V
    Filmbildung
    RF Frequenz: 100 MHz
    Hochfrequenzleistung: 100 W
    Temperatur: 380 °C
    Ar Gasdruck: 15 × 10–3 Torr
    Wachstumszeit: 3 Minuten
    Filmdickewachstum: 0,05 µm
    Direkter Stromzielbias: -150 V
    Direkte Substratstrombias: +10 V
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Glassubstrat, das einen Erweichungspunkt von ungefähr 500 °C aufweist, das einem optischen Polieren unterworfen wurde, wurden auf einander auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 450 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Als nächstes wurde ein Plasma CVD Verfahren verwendet, wobei eine 0,1 µm Dicke Si3N4 Schicht als Ätzstopper abgeschieden wurde, um die zwei gebondeten Substrate zu bredecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat A wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Die gebondeten Substrate wurden nass gemacht, ohne Rühren, in einer Lösung, die 49 Fluorwasserstoffsäure, einen Alkohol und 30 % wäßriges Wasserstoffperoxid (10 : 6 : 50) enthält. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat abgehoben wurde.
  • Nach 17 Stunden wurde die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat, auf dem Hartglassubstrat zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 17 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse monokristallinen Siliciumschicht war vernachläßigbar gering. Wie bei der perspektivischen Ansicht von 15 gezeigt, mit der entfernten Si3N4 Schicht, wurde eine nicht poröse monokristalline Siliciumschicht 13 von 0,05 µm Dicke auf dem Hartglas 15 gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs (electron wax) zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt: kann nur eine poröse Siliciumschicht entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskop, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem das BS Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,05 µm Dicke SOI Struktur gebildet wurde.
  • Beispiel 10
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 10 mA/cm2 und eine ungefähr 5000 Angström Dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ gebildet.
  • Indem das MBE Verfahren (Molekulare Strahlepitaxieverfahren) verwendet wurde, wurde eine epitaktische Siliciumschicht von 0,1 µ Dicke auf der porösen Siliciumschicht bei niedriger Temperatur wachsen gelassen.
  • Die Bedingungen zur Abscheidung sind wie folgend: Bedingungen der Oberflächereinigung
    Temperatur: 700 °C
    Druck: 15 × 10–9
    Wachstumsrate: 0,1 nm/Sekunde
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien zu bilden, wobei ein Abstand von 1 mm zwischen ihnen besteht, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure : konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurde auf einander auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 700 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrate stark zusammen gebondet.
  • Als nächstes, indem ein Plasma CVD Verfahren verwendet wurde, wobei eine 0,1 µm Dicke Si3N4 Schicht als Ätzstopper angeordeet wurde, um die zwei gebondeten Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate nass gemacht, ohne Rühren, in einer Lösung, die 49 % Fluorwasserstoffsäure, einen Alkohol und 30 wäßriges Wasserstoffperoxid (10 : 6 : 50) enthält. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat A abgehoben wurde.
  • Nach 9 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Hartglassubstrat zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger selbst 9 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse Schicht war vernachläßigbar gering.
  • Wie bei der perspektivischen Ansicht von 16 gezeigt, mit der entfernten Si3N4 Schicht, wurde eine 0,1 µm dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt und nur eine Siliciumschicht, die poröse gemacht wird, kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskop, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das MBE Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,1 µm Dicke SOI Struktur gebildet wurde.
  • Beispiel 11
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 10 mA/cm2 und eine ungefähr 5000 Angström Dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ gebildet.
  • Indem das Plasma CVD Verfahren verwendet wurde, wurde eine epitaktische Siliciumschicht von 0,1 µm Dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom p-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung sind wie folgend
    Hochfrequenzleistung: 100 W
    Temperatur: 800 °C
    Druck: 1 × 10–2 Torr
    Wachstumsrate: 2,5 nm/Sekunde
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 100 µm breite Rißlinien zu bilden, wobei ein Abstand von 1 mm zwischen ihnen ist, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure : konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurden auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Stickstoffatmosphäre von 800 °C 0,5 Stunden lang erwärmt wurde, wurden beide Substrate stark zusammen gebondet.
  • Als nächstes, indem ein Plasma CVD Verfahren verwendet wurde, wurde eine 0,1 µm dicke Si3N4 Schicht abgeschieden, um die zwei gebondeten Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate, ohne Rühren, in einer Lösung, die 49 Fluorwasserstoffsäure und 30 o wäßriges Wasserstoffperoxid (1 5) enthält, eingetaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat abgehoben wird.
  • Nach 160 Minuten wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Hartglassubstrat zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 3 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse Schicht war vernachläßigbar gering.
  • Wenn die Si3N4 Schicht entfernt wurde, wurde eine 0,1 µm dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt und nur eine Siliciumschicht, die porös gemacht wurde, kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskops, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem das Plasama CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,1 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 12
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 10 mA/cm2 und eine ungefähr 5000 Angström Dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ gebildet.
  • Indem das Flüssigphasen- Wachstumsverfahren verwendet wurde, wurde eine epitaktische Siliciumschicht von 0,5 µ Dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom p-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung sind wie folgend
    Lösungsmittel: Sn
    Wachstumstemperatur: 900°C
    Wachstumsatmosphäre: H2
    Wachstumszeit: 5 Minuten
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, indem 6 mm mal 6 mm Quadrate mit 100 µm breiten Rißlinien gebildet wurden, indem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurden auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Stickstoffatmosphäre von 900 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Als nächstes, indem ein Plasma CVD Verfahren verwendet wurde, wurde eine 0,1 µm Dicke Si3N4 Schicht abgeschieden, um die zwei gebondete Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate, ohne Rühren, in einer Lösung, die 49 Fluorwasserstoffsäure und Alkohol (10 : 1) enthält, nass gemacht. Die poröse Siliciumschicht wurde selektiv über die Rillen geätzt, wobei das Siliciumsubstrat abgehoben wurde.
  • Nach 21 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat auf dem Hartglassubstrat zurückgelassen, während sowohl das poröse Silicium als auch das Siliciumsubstrat komplett entfernt wurde.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 21 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse Schicht war vernachläßigbar gering.
  • Wenn die Si3N4 Schicht entfernt wurde, wurde eine 5 µm Dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt und nur eine Siliciumschicht, die poröse gemacht worden ist, kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskop, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem das Flüssigphasen Wachstumsverfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 5 µm Dicke SOI Struktur gebildet wurde.
  • Beispiel 13
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 30 mA/cm2 und eine ungefähr 2 µm dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom n-Typ während 60 Sekunden gebildet.
  • Indem das CVD Verfahren vom niedrigen Druck verwendet wurde, wurde eine epitaktische Siliciumschicht von 0,5 µ Dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom n-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung sind wie folgend
    Ausgangsgas: SiH4 800 SCCM
    Trägergas: H2 150 l/Minute
    Temperatur: 850°C
    Druck: 1 × 10–2 Torr
    Wachstumsrate: 3,3 nm/Sekunde
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 100 µm breite Rißlinien zu bilden, indem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure : konzentrierter Salpetersäure : Essigsäure = 1 : 3 : 8 enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurde auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 800 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Als nächstes, indem ein Plasma CVD Verfahren verwendet wurde, wobei eine 0,1 µm dicke Si3N4 Schicht abgeschieden wurde, um die zwei gebondeten Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert, indem eine Lapptechnik (lapping technique) verwendet wurde und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate, ohne Rühren, in einer Lösung aus 49 Fluorwasserstoffsäure eingetaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat abgehoben wurde.
  • Nach 20 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von Inseln, jede 6 mm mal 6 mm im Quadrat auf dem Hartglassubstrat zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 20 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse Schicht war vernachläßigbar gering.
  • Nachdem die Si3N4 Schicht entfernt wurde, wurde eine 0,1 µm dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt: Nur eine poröse Siliciumschicht kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskops, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem ein CVD Verfahren von niedrigem Druck verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 0,1 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 14
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µ Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 30 mA/cm2 und eine ungefähr 2 µm dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ während 60 Sekunden gebildet.
  • Indem das CVD Verfahren verwendet wurde, wurde eine nicht poröse monokristalline epitaktische Siliciumschicht von 2 µm dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom n-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung sind wie folgend
    Substrattemperatur: 900 °C
    Trägergas: H2 150 l/Minute
    Ausgangsgas: Si2Cl2 1 l/Minute
    Druck: 80 Torr
    Wachstumszeit: 5 Minuten
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 100 µm breite Rißlinien mit einem Abstand von 1 mm dazwischen zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen monokristallinen Schicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure, konzentrierter Salpetersäure, Essigsäure (1 : 3 : 8) enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurden auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Als nächstes, indem ein verstärktes Plasma CVD Verfahren verwendet wurde, wobei eine 0,1 µm dicke Si3N4 Schicht abgeschieden wurde, um die zwei gebondeten Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate, ohne Rühren, in einer Lösung, die 10 Teile BHF (eine wäßrige Lösung aus einer Mischung aus 36 Ammoniumfluorid und 4, 5 % Fluorwasserstoffsäure) und einem Teil Alkohol enthält, eingetaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat abgehoben wird.
  • Nach 12 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Hartglassubstrat zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 12 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht porösen Schicht war vernachläßigbar gering.
  • Nachdem die Si3N4 Schicht entfernt wurde, wurde eine 2 µm dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt: Nur eine poröse Siliciumschicht kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskops, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem CVD Verfahren verwendet wurden, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 2 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 15
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 30 mA/cm2 und eine ungefähr 2 µm dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ während 60 Sekunden gebildet.
  • Indem das CVD Verfahren verwendet wurde, wurde eine nicht poröse monokristalline epitaktische Siliciumschicht von 2 µm Dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom p-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung sind wie folgend
    Substrattemperatur 900 °C
    Trägergas: H2 150 l/Minute
    Ausgangsgas: Si2Cl2 1 l/Minute
    Druck: 80 Torr
    Wachstumszeit: 5 Minuten
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 100 µm breite Rißlinien mit einem Abstand von 1 mm dazwischen zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen monokristallinen Schicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure, konzentrierter Salpetersäure, Essigsäure (1 : 3 : 8) enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurden auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Als nächstes, indem ein verstärktes Plasma CVD Verfahren verwendet wurde, wobei eine 0;1 µm dicke Si3N4 Schicht abgeschieden wurde, um die zwei gebondeten Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate, ohne Rühren, in einer Lösung, die 1 Teil BHF (eine wäßrige Lösung aus einer Mischung aus 36 Ammoniumfluorid und 4,5 % Fluorwasserstoffsäure) und 5 Teile 30 % wäßriges Wasserstoffperoxid enthält, eingetaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat abgehoben wurde.
  • Nach 8 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Hartglassubstrat zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 8 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse Schicht war vernachläßigbar gering.
  • Nachdem die Si3N4 Schicht entfernt wurde, wurde eine 2 µm dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt: nur eine poröse Siliciumschicht kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskops, wurde enthüllt, dass die Siliciumschicht, die hergestellt wurde, indem CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während sie eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 2 µm dicke SOI Struktur gebildet wurde.
  • Beispiel 16
  • Ein monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm Dicke wurde in einer 50% HF Lösung anodisiert. Die Stromdichte, die dann verwendet wurde, betrug 30 mA/cm2 und eine ungefähr 2 µm dicke poröse Siliciumschicht wurde auf dem Siliciumsubstrat vom p-Typ während 60 Sekunden gebildet.
  • Indem das Plasma CVD Verfahren verwendet wurde, wurde eine nicht poröse monokristalline epitaktische Siliciumschicht von 2 µm Dicke auf der porösen Siliciumschicht des Siliciumsubstrats vom p-Typ (100) bei niedriger Temperatur wachsen gelassen. Die Bedingungen zur Abscheidung sind wie folgend
    Substrattemperatur 900 °C
    Trägergas: H2 150 l/Minute
    Ausgangsgas: Si2Cl2 1 l/Minute
    Druck: 80 Torr
    Wachstumszeit: 5 Minuten
  • Nachdem ein Resist auf die Oberfläche der gewachsenen epitaktischen Schicht aufgebracht wurde, wurde ein Mustern durchgeführt, um 100 µm breite Rißlinien mit einem Abstand von 1 mm dazwischen zu bilden, in dem ein photolithographiesches Standardverfahren verwendet wurde und dann wurden Rillen durch Ätzen der nicht porösen Siliciumschicht, der porösen Siliciumschicht und des Siliciumsubstrats von ungefähr 25 µm, mit einer wäßrigen Ätzlösung, die 49 % Fluorwasserstoffsäure, konzentrierter Salpetersäure und Essigsäure (1 : 3 : 8) enthält, gebildet.
  • Der Resist wurde entfernt und das Substrat wurde einem Standardreinigungsschritt des Substrats unterworfen. Ein Hartglassubstrat, das einem optischen Polieren unterworfen wurde, wurde auf der Oberfläche der nicht poröse monokristallinen Siliciumschicht angeordnet. Indem in einer Sauerstoffatmosphäre von 600 °C 0,5 Stunden lang erwärmt wurde, wurden beide Siliciumsubstrat stark zusammen gebondet.
  • Als nächstes, indem ein verstärktes CVD Verfahren verwendet wurde, wobei eine 0,1 µm dicke Si3N4 Schicht abgeschieden wurde, um die zwei gebondeten Substrate zu bedecken.
  • Ein Teil so dick wie ungefähr 180 µm des Siliciumsubstrat wurde von seiner rückwärtigen Oberfläche bei einem Polierschritt weg poliert und geätzte Rillen, die Rißlinien waren, wurden freigelegt. Danach wurden die gebondeten Substrate, ohne Rühren, in einer Lösung aus BHF (eine wäßrige Lösung aus einer Mischung aus 36 Ammoniumfluorid und 4,5 % Fluorwasserstoffsäure) eingetaucht. Die poröse Siliciumschicht wurde selektiv über Rillen geätzt, wobei das Siliciumsubstrat abgehoben wird.
  • Nach 11 Stunden wurde nur die nicht poröse monokristalline Siliciumschicht, ohne geätzt zu werden, in der Form von 1 mm breiten Bändern auf dem Oxidfilm zurückgelassen, während sowohl die poröse Siliciumschicht als auch das Siliciumsubstrat komplett entfernt wurden.
  • Die Ätzrate des nicht porösen monokristallinen Siliciums mit der Ätzlösung war extrem gering, wie 1000 Angström oder weniger, selbst 11 Stunden später. Das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht war so groß wie 105 oder mehr. Die Ätzmenge, als ein Ergebnis des Seitenätzens, bei der nicht poröse Siliciumschicht war vernachläßigbar gering.
  • Nachdem die Si3N4 Schicht entfernt wurde, wurde eine 2 µm dicke monokristalline Siliciumschicht auf dem Hartglassubstrat gebildet.
  • Als Alternative zu der Si3N4 Schicht, kann Apiezonwachs oder Elektronenwachs zur Bedeckung verwendet werden, die äquivalente verdienstvolle Effekte zur Verfügung stellt: Nur eine poröse Siliciumschicht kann entfernt werden.
  • Bei der Beobachtung von Schnittansichten der Substrate mittels eines Transmissions-Elektronenmikroskops, wurde enthüllt, dass die nicht poröse Siliciumschicht, die hergestellt wurde, indem CVD Verfahren verwendet wurde, frei von neu eingeführten Kristalldefekten war, während es eine gute Kristallinität behält. Die Beobachtung enthüllt auch, dass eine ungefähr 2 µm dicke SOI Struktur gebildet wurde.
  • Um auf einer lichtdurchlässigen isolierenden Schicht, typischer Weise wie ein Glassubstrat, eine Siliciumschicht deren Kristallinität so ausgezeichnet ist, wie die eines monokristallinen Wafers, wobei die Beispiele 9 bis 16, die im oben im Detail beschrieben sind, bieten ein besonders ausgezeichnetes Verfahren vom Standpunkt der Produktivität, Einheitlichkeit, Kontrollfähigkeit und Ökonomie an.
  • Da die Bildung von Rillen es erlaubt das gleiche Isolatorsubstrat mit einer Vielzahl von dielektrisch isolierten Kristallinseln bereitzustellen, die eine Kristallinität zeigen, die so ausgezeichnet wie die von einem monokristallinen Wafer ist, wobei eine substantielle Verbesserung bei der Produktivität, Einheitlichkeit, Kontrollfähigkeit und ökonomischem Faktor ereicht wird, insbesondere, wenn eine Vielzahl an dielektrisch isolierten elkektronischen Vorrichtungen auf einem üblichen Substrat zur Verfügung gestellt wird.
  • Bei einem Ätzen eines porösen Siliciums kann eine nasse chemische Ätzlösung verwendet werden, die nicht nachteilig das Halbleiterverfahren beeinflußt und das selektive Verhältnis der Ätzrate des porösen Silicium zu der des nicht porösen Siliciums ist so groß wie 105 oder mehr; so dass eine dramatische Verbesserungen bei der Kontrollfähigkeit und Produktivität erreicht wurde.
  • Beispiel 17
  • Beispiel 17 der vorliegende Erfindung wird unten beschrieben werden.
  • Bezugnehmend auf Verfahrenszeichnungen in den 19A bis 19E, Beispiel 17 wird beschrieben werden.
  • Eine Siliciumschicht 32 vom n-Typ wurde einer Ionenimplantation mit Borionen von 1 × 1014 – 1 × 1016 unterworfen und dann einer Wärmebehandlung unterworfen, um ein Substrat zu bilden. Dieses Substrat wurde in einer 50 % HF Lösung anodisiert. Die Stromdichte betrug dann 100 mA/cm2. Die Porositäts-bildende Rate betrug dann 8,4 µm/Minute. Die gesamte Siliciumschicht 31 vom p-Typ (100) von 10 µm dicke, wurde porös während einer Dauer von 2 Minuten. Wie schon beschrieben, bei diesem Anodisierungsverfahren, wurde die Siliciumschicht 31 vom p-Typ (100) nur porös, mit dem Siliciumsubstrat 32 vom n-Typ, die unbeeinflußt durch dieses Verfahren (19A) verblieb.
  • Bei der obigen Erklärung wurde eine Verunreinigung vom n-Typ in ein Substrat vom n-Typ eingeführt und der Diffusionsbereich vom p-Typ wurde selektiv porös gemacht. Alternativ wurde ein Substrat vom p-Typ bis zu einer Tiefe von 50 µm durch Kontrolle der Zeit des Poropsitätsverfahren porös gemacht.
  • Als nächstes wurde eine nicht poröse monokristalline epitaktische Siliciumschicht 33 auf der porösen Siliciumschicht 31 (19B ) wachsen gelassen.
  • Eine thermische Oxidationsschicht 34 von 5000 Angström Dicke wurde dann auf der Spitze der nicht poröse monokristallinen Siliciumschicht 33 in einer Gasmischung aus Wasserstoff und Sauerstoff bei 1100 °C für 50 Minuten wachsen gelassen.
  • Um seinen Maskierungseffekt zu verstärken, kann ein Oxidfilm und ein Nitridfilm in einer laminierten Struktur gebildet werden.
  • Indem die isolierende Schicht 34 auf ein gewünschtes Muster gemuster wird, wurde seine Oberfläche uneben gemacht (19C).
  • Das schon erwähnte Porositätsverfahren wurde wieder mit der isolierenden Schicht 34, die als Maskierungsmaterial verwendet wird, durchgeführt, indem nur exponierten Teilen der nicht porösen monokristallinen Siliciumschicht 33 ermöglicht wurde, d.h. Vertiefungsteilen der Unebenheit der Oberfläche, porös zu werden (19D).
  • Ein Siliciumsubstrat 35 als ein zweites Substrat wurde auf einer unebenen Oberfläche einer Isolationsschicht 34 eines ersten Substrats gebondet. Indem in einer Sauerstoffatmosphäre bei 1000 °C für 2 Stunden erwärmt wurde, wurden beide Substrate stark zusammen gebondet (19E).
  • Die poröse Schicht 31 wurde durch ein Ätzverfahren entfernt. Wie schon erwähnt, betrug die Ätzrate des allgemeinen monokristallinen Silicium mit einer Lösung, die 49 Fluorwasserstoffsäure, konzentrierter Salpetersäure und Essigsäure (1 : 3 : 8) enthält, ungefähr 1 Mikrometer/Minute, während die Ätzrate der porösen Schicht 100 mal schneller war. Speziell wurde die poröse Halbleiterschicht 31 von 10 Mikrometer Dicke innerhalb von 10 Sekunden entfernt und dann wurde das Siliciumsubstrat 32 entfernt.
  • Die monokristalline Siliciumschicht 33 von 0,5 µm Dicke wurde so auf der Isolationsschicht 34 (19F) gebildet.
  • Bei 19 G wurde die Oxidation durchgeführt, um jede Insel zu isolieren, während die Grenzen zwischen der porösen Schicht und der nicht poröse Schicht entfernt wurden.
  • Beispiel 18
  • Obwohl Porosität verwendet wurde, um eine Unebenheit auf der Oberfläche eines Substrat in Beispiel 17 herzustellen, ist ein anderes Verfahren möglich.
  • Dieses Verfahren war eines bei dem die Unebenheit durch trockenes Ätzen von Silicium gebildet wurde.
  • In einer ähnlicher Weise zu Beispiel 17 wurde ein Halbleitersubstrat, das in 27A gezeigt wird, hergestellt. Als eine Isolationsschicht 34, die als Maskierungsmaterial verwendet werden soll, wurde ein Oxidfilm verwendet. Anstelle von dieser kann eine Nitridschicht oder Resist verwendet werden. In einem Verfahren des trockenen Ätzens ist das selektive Verhältnis der Siliciumschicht/ Isolationsschicht 10 mal größer oder mehr als das bei der Bildung einer porösen Struktur. Daher kann die Dicke des Maskierungsmaterial dünner gemacht werden.
  • Ein Halbleitersubstrat, das in 27B gezeigt wird, wurde durch trockenes Ätzen hergestellt, indem Cl2 Basisgas verwendet wurde. Anders als das Verfahren der Porosität, kann die Gestalt der monokristallinen Schicht 33 flexibel durch Kontrolle einer Eingangsleistung, des Drucks und ähnlichem geändert werden. Das Halbleitersubstrat wurde wieder oxidiert, was zu dem Halbleitersubstrat führt, das in 27C gezeigt wird.
  • Um ein Isolationssubstrat, eine Siliciumschicht von der die Kristallinität so ausgezeichnet ist wie die des monokristallinen Wafers, herzustellen, wobei die Beispiele 17 und 18, die oben im Detail beschrieben werden, ein ausgezeichnetes Verfahren vom Standpunkt der Produktivität, Einheitlichkeit, Kontrollfähigkeit und Ökonomie offerieren.
  • Unebenheit, die auf der Bondingoberfläche des Substrats gebildet wird, verstärkt besonders die Fähigkeit des Bondings des Substrats in dem Ausmaß, dass eine hergestellte monokristalline Siliciumschicht einheitlich und robust ist, aber frei von allen Defekten, wie einer Fehlstelle.
  • Bei der Struktur des Halbleitersubstrats, das oben erwähnt wird, können vorgesehene Bereiche der Unebenheit flexibel gebildet werden, wo auch immer sie für das Design notwendig sind und dann können sie gebondet werden. Vertiefungsbereiche der Unebenheit, die nicht gebondet sind, können für einen Isolationsbereich oder für einen Verdrahtungsbereich zwischen Halbleitervorrichtungen reserviert werden.
  • Des weiteren, da das Verfahren, das oben erwähnt wird, vollständig innerhalb einer verkürzten Zeit vollendet wird, können seine Produktivität und sein Ökonomiefaktor bei seiner industriellen Anwendung substantielle verbessert werden.
  • Beispiel 19
  • Bezugnehmend jetzt auf 10 und 20 wird das erfindungsgemäße Beispiel 19 unten beschrieben.
  • Wie in dem Schritt in 20A gezeigt, wurde ein 4 -Inch monokristallines Siliciumsubstrat vom p-Typ (100) von 200 µm dicke (0,1 – 0,2 ohmcm) hergestellt (1 Inch = 2,54 cm). Das Substrat wurde in einer Vorrichtung, die in 10 gezeigt wird anodisiert und eine poröse Siliciumschicht 101 wurde erhalten. Die Lösung 204, die dann verwendet wurde, war eine 49 % HF Lösung und die Stromdichte betrug 100 mA/cm2. Die Bildungsrate der Porosität betrug 8,4 µm/Minute und das 200 µm dicke Siliciumsubstrat vom p-Typ (100) wurde vollständig innerhalb von 24 Minuten porös gemacht.
  • Wie in Schritt B, indem ein CVD Verfahren verwendet wurde, wurde eine 1,0 µm monokristalline Siliciumschicht 102 epitaxial auf der Spitze des porösen Siliciumsubstrats 101 vom p-Typ (100) wachsen gelassen. Die Bedingungen für die Abscheidung waren wie folgt
    Gas: SiH4/H2
    Gasflussrate: 0,62/140 (l/Minute)
    Temperatur: 750°C
    Druck 80 Torr
    Wachstumsrate: 0,12 µm/Minute
  • Das Siliciumsubstrat wurde in einer gemischten Lösung aus Salzsäure, wäßriges Wasserstoffperoxid und Wasser gewaschen und dann getrocknet. Wie in Schritt C wurde ein 4-Inch Hartglassubstrat 110, das in einer ähnlichen Weise gewaschen wurde, auf das Siliciumsubstrat bei Raumtemperatur gebondet. Die gebondeten Substrate wurden dann einer ersten Wärmebehandlung bei 150 °C in einem Ofen für 20 Minuten unterworfen.
  • Wie in Schritt D, wurden die gebondeten Substrate in eine selktive Ätzlösung getaucht, was es ermöglicht, nur den porösen Teil 101 selektiv zu ätzen. Die Zusammensetzung der Ätzlösung und der Ätzrate sind wie folgend:
    • HF : H2O2 : C2H5OH = 5 : 25 : 6
    • 1,6 µm/Minute
  • Daher wurde der gesamte poröse Bereich von 200 µm Dicke innerhalb von ungefähr 125 Minuten geätzt. Als Vergleich betrug die Ätzrate der monokristallinen Siliciumschicht 102 0,0006 µm/Stunde und so wurde das meiste von ihr unbeeinflußt vom Ätzen gelassen. Da die Ätzrate des Hartglassubstrats 110 0,5 µm/Minute betrug, wurde es wahrscheinlich bei ungefähr 63 µm während der Ätzoperation geätzt. Die ursprüngliche Dicke des Hartglassubstrats betrug 525 µm und ihre resultierende Dicke nach dem Ätzen betrug wahrscheinlich ungefähr 462 µm.
  • Wie in Schritt E wurde die gesamte Fläche der monokristallinen Siliciumdünnschicht auf dem Hartglassubstrat 110 in Inseln gemustert, wobei jede 40 × 40 µm2 im Quadrat betrug, mit 2 µm kreuzenden Linien, indem Standardverfahren der Photolithographie und des Ätzens verwendet wurden.
  • Dem Musterungsverfahren folgte eine zweite Wärmebehandlung, worin das Substrat in einer Stickstoffatmosphäre bei 1000 °C für 2 Stunden erwärmt wurde. Als ein Ergebnis wurde ein SOI Substrat erhalten, das mit einer monokristallinen Siliciumdünnschicht von 1 µm Dicke auf dem durchsichtigen Substrat bereitgestellt wurde.
  • Beispiel 20
  • Bezugnehmend jetzt auf 28 wird das erfindungsgemäße Beispiel 20 unten im Detail beschrieben. Wie in dem Schritt A gezeigt, wurde ein monokristallines Siliciumsubstrat 300 vom p-Typ (100) von 200 µm Dicke und von 0,01 Ωcm Widerstand hergestellt. Das gesamte Substrat wurde in der gleichen Vorrichtung wie in Beispiel 19 porös gemacht, um das poröse Substrat 301 zu bilden.
  • Wie in Schritt B wurde eine 0,5 µm epitaktische Siliciumschicht 302 auf der Oberfläche des porösen Siliciumsubstrats in der gleichen Weise wie in Beispiel 19 wachsen gelassen.
  • Das Siliciumsubstrat wurde in einer gemischten Lösung aus Salzsäure, wäßrigems Wasserstoffperoxid und Wasser gewaschen und dann getrocknet. Wie in Schritt C wurde ein 4-Inch Hartglassubstrat 310, das in der gleichen Weise gewaschen wurde, auf das Siliciumsubstrat bei Raumtemperatur gebondet. Als Schutzfilm gegen das nächste selektive Ätzverfahren wurde eine Siliciumnitridschicht 303 von 0,3 µm Dicke auf der Seite dem Hartglassubstrat 310 der gebondeten Substrate abgeschieden, indem verstärktes Plasma CVD verwendet wurde. Die Abscheidungstemperatur des Siliciumnitridfilms 303 betrug 300 °C und dieses Verfahren arbeitete als erste Wärmebehandlung gut. Um die Eigenschaft der Ätzwiderstandsfähigkeit gegen Fluorwasserstoffsäure zu steigern, enthält der Nitridfilm 303 einen höheren Siliciumgehalt als die übliche Zusammensetzung; wobei der Nitridfilm 303 ein Verhältnis von Si : N = 3,7 : 4 aufweist.
  • Wie in Schritt D, wurde der poröse Siliciumteil 301 in einer ähnlichen Weise wie in Beispiel 19 selektiv geätzt. Der Siliciumnitridfilm 303 als Schutzfilm verschwand fast zu der gleichen Zeit als die porösen Schicht 301 komplett geätzt wurde und das Hartglassubstrat 310 wurde nun um einige µm geätzt.
  • Wie in Schritt E wurde die monokristalline Siliciumdünnschicht 302 in Schritt D auf dem Hartglassubstrat 310 in Inseln gemustert, die die Fläche, Gestalt und das Layout des Design der Halbleitervorrichtung angleichen. Zum Beispiel wurde eine 4 × 10 µm2 Insel, die Source- und Drainbereiche einschließt, gemustert, wo ein MOS Transisitor mit 2 µm Kanallänge und 4 µm Kanalbreite gestaltet wurden.
  • Dem Musterungsverfahren folgte eine zweite Wärmebehandlung, worin das Substrat in einer Stickstoffatmosphäre bei 1000 °C für 2 Stunden erwärmt wurde. Als ein Ergebnis wurde ein SOI Substrat erhalten, das mit einer monokristallinen Siliciumdünnschicht von 0,5 µm Dicke auf dem durchsichtigen Substrat bereitgestellt wurde.
  • Beispiel 21
  • Bezugnehmend jetzt auf 29 wird das erfindungsgemäße Beispiel 21 unten im Detail beschrieben.
  • Wie in dem Schritt A gezeigt, wurde ein monokristallines Siliciumsubstrat 400 vom p-Typ (100) von 400 µm Dicke und von 0,01 Ωcm Widerstand hergestellt. Eine 20 µm dicke poröse Schicht 401 wurde auf der Oberfläche des Substrats gebildet.
  • Wie in Schritt B wurde eine 0,5 µm dicke epitaktische Schicht 402 auf einer Oberfläche der porösen Oberfläche in einer ähnlichen Weise zu der in Beispiel 19 wachsen gelassen.
  • Das Siliciumsubstrat wurde in einer gemischten Lösung aus Salzsäure, wäßrigem Wasserstoffperoxid und Wasser gewaschen und dann getrocknet. Wie in Schritt C wurde ein 4-Inch Hartglassubstrat 410, das in einer ähnlichen Weise gewaschen wurde, auf das Siliciumsubstrat bei Raumtemperatur gebondet. Bei einer ersten Wärmebehandlung wurden die gebondeten Substrate bei 350 °C für 30 Minuten in einem Ofen erwärmt.
  • Wie in Schritt D, wurde der Siliciumsubstrat 400 insgesamt durch mechanisches Polieren weggeätzt und der poröse Teil 401 wurde exponiert. In einer ähnlichen Weise wie in Beispiel 19 wurde der poröse Siliciumteil 401 selektiv geätzt. Die Dicke der porösen Siliciumschicht 401, die geätzt werden soll, betrug 20 µm oder so und eine 10 minütige Ätzoperation vervollständigte das Ätzen der porösen Siliciumschicht 401. Das Hartglassubstrat 410 verbleib praktisch unbeeinflußt vom Ätzen.
  • Wie in Schritt E wurde in ähnlicher Weise zu Beispiel 20 die monokristalline Siliciumdünnschicht 402, die auf dem Hartglassubstrat 310 erhalten wurde, in Inseln gemustert, die die Fläche, Gestalt und das Layout des Design der Halbleitervorrichtung angleichen.
  • Dem Musterungsverfahren folgte eine zweite Wärmebehandlung, worin das Substrat in einer Stickstoffatmosphäre bei 1000 °C für 2 Stunden erwärmt wurde. Als ein Ergebnis wurde ein SOI Substrat erhalten, das mit einer monokristallinen Siliciumdünnschicht von 0,5 µm Dicke auf dem durchsichtigen Substrat bereitgestellt wurde.
  • Beispiel 22
  • Bezugnehmend jetzt auf 30 wird das erfindungsgemäße Beispiel 22 unten im Detail beschrieben.
  • Wie in dem Schritt A gezeigt, wurde ein monokristallines Siliciumsubstrat 500 vom p-Typ (100) von 400 µm dicke und von 0,01 Ωcm Widerstand hergestellt. Eine 20 µm dicke poröse Schicht 501 wurde auf der Oberfläche des Substrats gebildet.
  • Wie in Schritt B wurde eine 0,5 µm dicke epitaktische Schicht 502 auf einer Oberfläche der porösen Oberfläche des Substrats in einer ähnlichen Weise zu der in Beispiel 19 wachsen gelassen. Die epitaktische Schicht 502 des Substrats wurde 0,2 µm von seiner Oberfläche in einem 1000 °C Dampf oxidiert. Als Ergebnis war die monokristalline epitaktische Siliciumschicht 0,4 µm dick und die Oxidschicht war 0,2 mm dick.
  • Das Siliciumsubstrat wurde in einer gemischten Lösung aus Salzsäure, wäßrigem Wasserstoffperoxid und Wasser gewaschen und dann getrocknet. Wie in Schritt C wurde ein 4-Inch Hartglassubstrat 510, in der gleichen Weise gereinigt wurde, auf das Siliciumsubstrat bei Raumtemperatur gebondet. Bei einer ersten Wärmebehandlung wurden die gebondeten Substrate bei 350 °C für 30 Minuten in einem Ofen erwärmt.
  • Wie in Schritt D, wurde das Siliciumsubstrat 500 insgesamt durch mechanisches Polieren weggeätzt und der poröse Teil 501 wurde in einer ähnlichen Weise wie in Beispiel 21 exponiert.
  • Wie in Schritt E wurde in ähnlicher Weise zu Beispiel 21 die monokristalline Siliciumdünnschicht 502, die auf dem Hartglassubstrat 510 erhalten wurde, in Inseln gemustert, die die Fläche, Gestalt und das Layout des Design der Halbleitervorrichtung angleichen.
  • Bei einem ersten Verfahren der Vorrichtungsbildung im Anschluß an das Musterungsverfahren wurde jeder Inselbereich bei 0,05 µm in einer Sauerstoffatmosphäre bei 1000 °C oxidiert. Dieses Oxidationsverfahren arbeitet auch als eine zweite Wärmebehandlung. Als ein Ergebnis wurde ein SOI Substrat mit einer monokristallinen Siliciumdünnschicht von 0,4 µm Dicke auf dem durchsichtigen Substrat erhalten.
  • Wie oben detailiert geschildert, wurde eine monokristalline Schicht, die auf einer porösen Siliciumschicht gewachsen ist, auf ein durchsichtiges Isolatorsubstrat gebondet, wobei die Bondingstärke der Grenzfläche zwischen den Substraten bei einer relativ niedrigen Temperatur bei einer ersten Wärmebehandlung leicht erhöht wird und die porös Schicht wird vollständig durch Polieren und Ätzen entfernt, wobei der resultierende monokristalline Dünnfilm in Inseln geteilt wird und die Bondingstärke der Grenzfläche wird bei einer relativ hohen Temperatur in einer zweiten Wärmebehandlung verstärkt; so dass ein SOI Substrat in einer Weise hergestellt wird, die frei vom Brechen und Abschälen der Schicht und Verziehen des Substrats ist, wobei alle von ihnen sachkundig bei den üblichen Herstellungsverfahren sind, bei denen übliche Substrate, die verschiedene Koeffizienten der thermischen Expansion aufweisen, gebondet werden.
  • Des weiteren, da die epitaktisch gewachsene Schicht leicht bei der Dickeverteilung kontrolliert wird, zeigt die Dicke der Siliciumschicht eines SOI, das aus einem erfindungsgemäßen gebondeten Substrat resultiert, eine ausgezeichnete Verteilung. Da das SOI Substrat gemäß des erfindungsgemäßen Verfahrens eine licht-durchlässige Eigenschaft zeigt, kann eine funktionale Vorrichtung hergestellt werden, die diesen Vorteil von dieser Eigenschaft wahrnimmt .

Claims (36)

  1. Verfahren zur Herstellung eines Halbleiterartikels, wobei das Verfahren die Schritte des Herstellens eines ersten Substrats (11; 25; 32; 101'; 400; 500), das eine nicht poröse monokristalline Halbleiterschicht (2; 13; 22; 33; 102; 45; 302; 402; 502;) auf einem porösen Halbleiterbereich (1; 12; 26; 31; 101; 41; 301; 401; 501) aufweist; Bonden der Oberfläche an der Seite der Halbleiterschicht des ersten Substrats auf einem zweiten Substrat (3; 15; 23; 29; 35; 110; 44; 310; 410; 510); Entfernen des porösen Halbleiterbereichs (1; 12; 26; 31; 101; 41; 301; 401; 501) in dem Zustand, dass die Halbleiterschicht auf das zweite Substrat gebondet wird, um dadurch die Halbleiterschicht (2, 13; 22; 33; 102; 45; 302; 402; 502) auf das zweite Substrat von dem ersten Substrat zu übertragen; und Trennen der Halbleiterschicht in eine Vielzahl an Inselbereiche (2a, 2b, 2c; 13; 22a, 22b, 22c; 33; 102; 45; 302; 402; 502) vor dem Schritt des Bondens, aufweist.
  2. Verfahren nach Anspruch 1, worin die Vielzahl der Inselbereiche durch einen dielktrischen Bereich (34, 42) isoliert werden.
  3. Verfahren nach Anspruch 1 oder 2, worin das erste Substrat durch Umwandlung eines Teils der Oberflächenseite eines Substrats (11; 25,32; 101') hergestellt wird, das einen Halbleiter in einem porösen Element (12; 26; 31; 101) aufweist und dann dem Bilden der monokristallinen Halbleiterschicht (13; 22; 33; 102) auf der Oberfläche des porösen Elements.
  4. Verfahren nach Anspruch 1 oder 2, worin das erste Substrat hergestellt wird, indem eine monokristalline Halbleiterschicht (2; 22; 45; 302) auf einem Substrat des porösen Halbleiters (1; 26; 41; 301) gebildet wird.
  5. Verfahren nach Anspruch 1 oder 2, worin das erste Substrat hergestellt wird, indem der Bereich, anders als der Teil der Oberflächenseite eines Substrats des monokristallinen Halbleiters, in ein poröses Element umgewandelt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, worin das erste Substrat eine isolierende Schicht (24; 34; 417; 503) auf der Oberflächenseite von der Halbleiterschicht aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, worin das zweite Substrat (29) eine isolierende Oberfläche (28) aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, worin das zweite Substrat (15; 44), einen isolierenden Film (16; 43) aufweist, der sich auf einem Halbleitersubstrat befindet.
  9. Verfahren nach einem der Ansprüche 1 bis 7, worin das zweite Substrat (110) lichtdurchlässig ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, worin der Schritt der Entfernung des porösen Halbleiters durch nasses Ätzen durchgeführt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, worin der Schritt der Entfernung des porösen Halbleiters einen mechanischen Polierschritt und einen Schritt des nassen Ätzens einschließt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, worin die Halbleiterschicht (13; 22; 33; 102; 45; 302; 402; 502) Silicium aufweist.
  13. Verfahren nach einem der Ansprüche 1 bis 7 und 9 bis 11, worin das zweite Substrat (3; 23; 110; 310; 410; 510) aus Quarz oder Glas gemacht ist.
  14. Verfahren nach einem der Ansprüche 1 bis 7 und 9 bis 11, worin die Halbleiterschicht des ersten Substrats (22; 102; 302; 402; 502) aus Silicium gemacht ist und das zweite Substrat (23; 110; 310; 410; 510) aus Quarz oder Glas gemacht ist.
  15. Verfahren nach einem der Ansprüche 1 bis 8, 10 und 11, worin die Halbleiterschicht des ersten Substrats (13; 45) aus Silicium gemacht ist und das zweite Substrat eine isolierende Schicht (16; 43) aufweist, die auf einem Siliciumsubstrat (15; 44) gebildet ist.
  16. Verfahren nach einem der vorhergehenden Ansprüche, worin der poröse Halbleiterbereich (12; 26; 31; 101; 41) durch Anodisierung gebildet wird.
  17. Verfahren nach einem der vorhergehenden Ansprüche, worin der poröse Halbleiterbereich (26; 31; 41) durch Anodisierung gebildet wird, indem eine Fluorwasserstoffsäurelösung verwendet wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche, worin die Halbleiterschicht des ersten Substrats (13; 22; 102; 45; 302; 402, 502) durch epitaxiales Wachstum gebildet wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, worin die Halbleiterschicht von dem ersten Substrat epitaxial durch ein Verfahren wächst, das aus Biassputtern, molekularer Strahlenepitaxie, Plasma-unterstütztem CVD, Lichtunterstütztem CVD und Flüssigphasenepitaxie ausgewählt wird.
  20. Verfahren nach einem der vorhergehenden Ansprüche, worin die Dicke der Halbleiterschicht nicht mehr als 100 µm beträgt.
  21. Verfahren nach einem der vorhergehenden Ansprüche, worin die Inselbereiche (13) durch zumindest eine Rille gebildet werden, die durch diese Halbleiterschicht (13) und durch den porösen Halbleiterbereich (12) gebildet wird, um einen darunterliegenden Bereich (11) zu erreichen.
  22. Verfahren nach einem der Ansprüche 1 und 3 bis 21, worin die Inselbereiche (13) durch zumindest eine Rille gebildet werden, die durch diese Halbleiterschicht (13) und durch den porösen Halbleiterbereich (12) gebildet wird, um einen darunterliegenden Bereich (11) zu erreichen, und der Schritt der Entfernung des porösen Halbleiterbereichs schließt die Schritte des Polierens des darunterliegenden Bereichs ein bis die Rille erreicht ist und dann das Durchführen des nassen Ätzens.
  23. Verfahren nach einem der Ansprüche 1 und 3 bis 22, worin die Inselbereiche durch zumindest eine Rille gebildet werden, die durch diese Halbleiterschicht und durch den porösen Halbleiterbereich gebildet wird, um einen darunterliegenden Bereich zu erreichen, und der Schritt der Entfernung des porösen Halbleiterbereichs schließt die Schritte des Bedeckens der Rückseite des zweiten Substrats mit einem das Ätzen verhindernden Film ein und dann die Durchführung des nassen Ätzens.
  24. Verfahren nach einem der Ansprüche 1 bis 20, worin die Inselbereiche (22a, 22b, 22c) durch zumindest eine Rille über die Halbleiterschicht (22) gebildet werden, um zumindest einen Teil des porösen Halbleiterbereichs (26) zu erreichen.
  25. Verfahren nach einem der vorangehenden Ansprüche, worin die Inselbereiche (33; 45) gebildet werden, indem die Halbleiterschicht (33) mit einer isolierenden Schicht (34; 42) in einer ausgewählten Struktur bereitgestellt wird und dem Entfernen des Teils der Halbleiterschicht, die nicht mit der isolierenden Schicht bedeckt ist.
  26. Verfahren nach Anspruch 25, worin der Schritt des Bondens nach den Schritten der Bereitstellung einer isolierenden Schicht (42) in einer ausgewählten Struktur auf der Halbleiterschicht ausgeführt wird, indem die Inselbereiche (45) gebildet werden und dann der Umwandlung des exponierten Teils von der Halbleiterschicht (45) durch die isolierende Schicht in ein isolierendes Material (417).
  27. Verfahren nach einem der vorangehenden Ansprüche, das weiter den Schritt der Bildung des Halbleiterelements aufweist, indem die übertragene Halbleiterschicht verwendet wird.
  28. Verfahren nach irgendeinem der vorangehenden Ansprüche, wobei das Verfahren weiter den Schritt der Wärmebehandlung der Halbleiterschicht aufweist, die in Inselbereiche auf dem isolierenden Substrat getrennt wird.
  29. Verfahren nach Anspruch 28, worin der Schritt des Bondens einen Schritt der Wärmebehandlung bei einer Temperatur von nicht höher als 600 °C einschließt.
  30. Verfahren nach Anspruch 29, worin die Temperatur in dem Schritt der Wärmebehandlung der Halbleiterschicht höher als der bei der Wärmebehandlung bei dem Bondingschritt ist.
  31. Verfahren nach Anspruch 30, worin die Temperatur bei dem Schritt der Wärmebehandlung der Halbleiterschicht 800 °C oder höher ist.
  32. Verfahren nach Anspruch 28, worin die Dicke der Halbleiterschicht nicht mehr als 2 µm beträgt.
  33. Verfahren nach Anspruch 28, das weiter den Schritt der Bildung eines Halbleiterelements in den Inselbereichen aufweist.
  34. Verfahren nach Anspruch 6, worin die isolierende Schicht durch thermische Oxidation gebildet wird.
  35. Verfahren nach Anspruch 1, worin das zweite Substrat aus Silicium gemacht wird.
  36. Verfahren nach Anspruch 1, das weiter die Schritte aufweist: Bildung des porösen Halbleiterbereichs (26) auf einer Oberfläche des Siliciumsubstrats (25); Entfernung eines Teils der nicht porösen monokristallinen Halbleiterschicht (22), um so den porösen Halbleiterbereich zu erreichen, wodurch die Inselbereiche (22a, 22b 22c) gebildet werden; und nach dem Bondingschritt, die Entfernung des porösen Halbleiterbereichs (26), um das Siliciumsubstrat (25) zu spalten.
DE69233314T 1991-10-11 1992-10-09 Verfahren zur Herstellung von Halbleiter-Produkten Expired - Lifetime DE69233314T2 (de)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP29225591 1991-10-11
JP29225691 1991-10-11
JP29225691 1991-10-11
JP29225591 1991-10-11
JP33457491 1991-11-25
JP33457491 1991-11-25
JP3573292 1992-01-28
JP3573292 1992-01-28
JP4195192 1992-01-31
JP4630192 1992-01-31
JP4630192 1992-01-31
JP4195192 1992-01-31

Publications (2)

Publication Number Publication Date
DE69233314D1 DE69233314D1 (de) 2004-04-08
DE69233314T2 true DE69233314T2 (de) 2005-03-24

Family

ID=27549781

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69233314T Expired - Lifetime DE69233314T2 (de) 1991-10-11 1992-10-09 Verfahren zur Herstellung von Halbleiter-Produkten

Country Status (4)

Country Link
US (1) US5466631A (de)
EP (1) EP0536790B1 (de)
JP (1) JP3112126B2 (de)
DE (1) DE69233314T2 (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499488B9 (de) * 1991-02-15 2004-01-28 Canon Kabushiki Kaisha Ätzlösung für das Ätzen von porösem Silizium, Ätzmethode unter Verwendung der Ätzlösung und Verfahren zur Vorbereitung einer Halbleiteranordnung unter Verwendung der Ätzlösung
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3120200B2 (ja) * 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
US5540810A (en) * 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5597738A (en) * 1993-12-03 1997-01-28 Kulite Semiconductor Products, Inc. Method for forming isolated CMOS structures on SOI structures
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
KR0175009B1 (ko) * 1995-07-28 1999-04-01 김광호 식각용액 및 이를 이용한 반도체 장치의 식각방법
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
JP3647191B2 (ja) * 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
FR2779006B1 (fr) * 1998-05-19 2003-01-24 St Microelectronics Sa Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif
US6040211A (en) * 1998-06-09 2000-03-21 Siemens Aktiengesellschaft Semiconductors having defect denuded zones
DE19838945A1 (de) * 1998-08-27 2000-03-09 Bosch Gmbh Robert Verfahren zur Herstellung einer defektarmen, einkristallinen Silizium-Carbid-Schicht
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6410436B2 (en) 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
AT409429B (de) * 1999-07-15 2002-08-26 Sez Semiconduct Equip Zubehoer Verfahren zum ätzbehandeln von halbleitersubstraten zwecks freilegen einer metallschicht
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
DE10156406A1 (de) * 2001-11-16 2003-06-05 Bosch Gmbh Robert Verfahren zur Herstellung von Verformungssensoren mit einem Dehnungsmessstreifen sowie zur Herstellung von Dehnungsmessstreifen und Verformungssensoren sowie Dehnungsmessstreifen
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
JP4488702B2 (ja) * 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
FR2857155B1 (fr) * 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
JP4380264B2 (ja) * 2003-08-25 2009-12-09 カシオ計算機株式会社 接合基板及び基板の接合方法
US7067387B2 (en) * 2003-08-28 2006-06-27 Taiwan Semiconductor Manufacturing Company Method of manufacturing dielectric isolated silicon structure
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2005347301A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の作製方法
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
KR100608386B1 (ko) * 2005-06-30 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
WO2007047644A2 (en) * 2005-10-14 2007-04-26 The Regents Of The University Of California Method for microchannel surface modification
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US8207046B2 (en) * 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
TW201037436A (en) * 2009-04-10 2010-10-16 Au Optronics Corp Pixel unit and fabricating method thereof
FR2946457B1 (fr) * 2009-06-05 2012-03-09 St Microelectronics Sa Procede de formation d'un niveau d'un circuit integre par integration tridimensionnelle sequentielle.
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
JP5454485B2 (ja) * 2011-02-09 2014-03-26 信越半導体株式会社 貼り合わせ基板の製造方法
JP5425122B2 (ja) * 2011-02-21 2014-02-26 キヤノン株式会社 薄膜半導体装置の製造方法
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US9949837B2 (en) 2013-03-07 2018-04-24 Howmedica Osteonics Corp. Partially porous bone implant keel
US9755015B1 (en) 2016-05-10 2017-09-05 Globalfoundries Inc. Air gaps formed by porous silicon removal
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA924026A (en) * 1970-10-05 1973-04-03 Tokyo Shibaura Electric Co. Method for manufacturing a semiconductor integrated circuit isolated by dielectric material
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
US4198263A (en) * 1976-03-30 1980-04-15 Tokyo Shibaura Electric Co., Ltd. Mask for soft X-rays and method of manufacture
SE409553B (sv) * 1976-10-04 1979-08-27 Aga Ab Sett vid fraktionering av en gasblandning under utnyttjande av minst tva beddar
US4171242A (en) * 1976-12-17 1979-10-16 International Business Machines Corporation Neutral pH silicon etchant for etching silicon in the presence of phosphosilicate glass
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4142925A (en) * 1978-04-13 1979-03-06 The United States Of America As Represented By The Secretary Of The Army Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
JPS5516464A (en) * 1978-07-21 1980-02-05 Nec Corp Method of forming wafer for semiconductor device
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
JPH0658934B2 (ja) * 1985-02-08 1994-08-03 株式会社東芝 半導体装置の製造方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
JPS63237408A (ja) * 1987-03-26 1988-10-03 Sumitomo Metal Mining Co Ltd 半導体デバイス用基板
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US4897362A (en) * 1987-09-02 1990-01-30 Harris Corporation Double epitaxial method of fabricating semiconductor devices on bonded wafers
FR2620571B1 (fr) * 1987-09-11 1990-01-12 France Etat Procede de fabrication d'une structure de silicium sur isolant
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
US5204282A (en) * 1988-09-30 1993-04-20 Nippon Soken, Inc. Semiconductor circuit structure and method for making the same
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JPH02252265A (ja) * 1989-03-27 1990-10-11 Sony Corp 半導体基板の製法
JPH02267949A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板の製造方法
JPH03109731A (ja) * 1989-09-25 1991-05-09 Seiko Instr Inc 半導体基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
JP3253099B2 (ja) * 1990-03-27 2002-02-04 キヤノン株式会社 半導体基板の作製方法
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
EP0688048A3 (de) * 1990-08-03 1996-02-28 Canon Kk Halbleitersubstrat mit SOI Struktur
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
EP0499488B9 (de) * 1991-02-15 2004-01-28 Canon Kabushiki Kaisha Ätzlösung für das Ätzen von porösem Silizium, Ätzmethode unter Verwendung der Ätzlösung und Verfahren zur Vorbereitung einer Halbleiteranordnung unter Verwendung der Ätzlösung
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display

Also Published As

Publication number Publication date
EP0536790A3 (de) 1995-03-01
US5466631A (en) 1995-11-14
JPH05275664A (ja) 1993-10-22
JP3112126B2 (ja) 2000-11-27
DE69233314D1 (de) 2004-04-08
EP0536790B1 (de) 2004-03-03
EP0536790A2 (de) 1993-04-14

Similar Documents

Publication Publication Date Title
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69432784T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE102011053819B4 (de) Halbleiterbauelement und Verfahren zum Ausbilden eines Halbleiterbauelements
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE60203426T2 (de) Verfahren zur Herstellung einer Anzeigevorrichtung
US4448632A (en) Method of fabricating semiconductor devices
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE69333294T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102007063551A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
JPH0582439A (ja) 絶縁層の上に成長層を有する半導体装置の製造方法およびｍｏｓ半導体装置
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE10209989A1 (de) Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE10349185A1 (de) Halbleiterbaugruppe
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
US5565029A (en) Method for manufacturing semiconductor device having grown layer on insulating layer
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
JPH05206422A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition