DE60300477T2 - Nichtflüchtige Speichervorrichtung mit vertikalen Nanoröhren - Google Patents

Nichtflüchtige Speichervorrichtung mit vertikalen Nanoröhren Download PDF

Info

Publication number
DE60300477T2
DE60300477T2 DE60300477T DE60300477T DE60300477T2 DE 60300477 T2 DE60300477 T2 DE 60300477T2 DE 60300477 T DE60300477 T DE 60300477T DE 60300477 T DE60300477 T DE 60300477T DE 60300477 T2 DE60300477 T2 DE 60300477T2
Authority
DE
Germany
Prior art keywords
layer
memory device
nanotube
silicon
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60300477T
Other languages
English (en)
Other versions
DE60300477D1 (de
Inventor
Won-bong Suwon-city Choi
Jo-won Suwon-city Lee
Ho-kyu Yongin-city Kang
Chung-woo Seongnam-city Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE60300477D1 publication Critical patent/DE60300477D1/de
Application granted granted Critical
Publication of DE60300477T2 publication Critical patent/DE60300477T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Description

  • Die vorliegende Erfindung betrifft eine Speichervorrichtung, und insbesondere eine hochdichte Speichervorrichtung unter Verwendung einer Kohlenstoffnanoröhre als vertikalen Elektronentransportkanal.
  • Speichervorrichtungen unter Verwendung eines Halbleiters beinhalten allgemein einen Transistor, der als Schalter zur Ausbildung eines Stromleitungsweges dient, wenn Information in einen Kondensator eingeschrieben oder daraus herausgelesen wird, und einen Kondensator, der elektrische Ladungen speichert und konserviert. Damit im Transistor ein Strom hoher Intensität fließen kann, muss der Transistor eine hohe Transkonduktanzcharakteristik (gm) aufweisen. Dementsprechend wurde in jüngster Zeit ein herkömmlicher Metalloxidfeldeffekttransistor (MOSFET) mit einer hohen Transkonduktanzcharakteristik als Schaltvorrichtung für eine Halbleiterspeichervorrichtung verwendet.
  • Der herkömmliche MOSFET weist hauptsächlich ein Steuergate auf, das aus dotiertem polykristallinen Silicium gebildet ist und einen Source- und Drainbereich, der aus dotiertem kristallinen Silicium gebildet ist. Unter den selben Spannungsbedingungen ist die Transkonduktanz des MOSFET umgekehrt proportional zur Kanallänge und der Dicke einer Gateoxidschicht, aber proportional zur Oberflächenmobilität, Dielektrizitätskonstante der Gateoxidschicht und Kanalbreite. Da die Oberflächenmobilität und die Dielektrizitätskonstante einer Oxidschicht durch die Materialien bestimmt sind, wie einem Siliciumwafer mit einer Orientierung und einer Siliciumoxidschicht, kann eine hohe Transkonduktanz durch Erhöhen des Verhältnisses von Kanalbreite zu Kanallänge oder Verringern der Dicke der Oxidschicht erreicht werden.
  • Die physikalische Größe des herkömmlichen MOSFET muss jedoch reduziert werden, um hochdichte Speichervorrichtungen herzustellen, so dass die Größe des Gates und die Größe des Source- und Drainbereichs auch reduziert werden müssen, was zu verschiedenen Problemen führt.
  • Wenn zum Beispiel die Größe eines Steuergates reduziert wird, wird der Querschnitt des Steuergates reduziert, was einen großen elektrischen Widerstand im Transistor induziert. Reduktion des Source- und Drainbereichs bewirkt eine Reduzierung der Dicke, d.h. der Verbindungstiefe und damit wird ein hoher elektrischer Widerstand induziert oder ein Durchschlagsphänomen, in dem aufgrund einer Abnahme des Abstands zwischen der Source und dem Drain eine Verarmungsschicht einer Source mit einer Verarmungsschicht eines Drain in Kontakt kommt. Folglich ist es nicht möglich, einen Stromfluss zu steuern. Außerdem verringert die Größenreduzierung einer solchen Speichervorrichtung die Breite eines Kanals, der als Stromleitungsweg funktioniert, unter 30 nm und deshalb wird der Stromfluss gestört. Als Folge davon verhält sich die Speichervorrichtung abnormal. Mit anderen Worten, die Verwendung des herkömmlichen MOSFET ist auf die Ausbildung von hochdichten Speichervorrichtungen beschränkt.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird eine Speichervorrichtung zur Verfügung gestellt umfassend: ein Substrat mit einem Sourcebereich; eine Nanoröhrenanordnung, die aus einer Mehrzahl von Nanoröhrensäulen gebildet ist, die vertikal auf dem Substrat derart angeordnet sind, dass ein Ende der Nanoröhrenanordnung mit dem Sourcebereich in Kontakt steht, wodurch sie als Elektronentransportkanal funktioniert; eine Speicherzelle, die um eine Außenseitenfläche der Nanoröhrenanordnung gebildet ist; ein Steuergate, das um eine Außenseitenfläche der Speicherzelle gebildet ist; und einen Drainbereich, der mit dem anderen Ende der Nanoröhrenanordnung in Kontakt steht.
  • Die vorliegende Erfindung stellt eine hochdichte Speichervorrichtung zur Verfügung, die verhindert, dass sich der Widerstand aufgrund Miniaturisierung erhöht und reduziert das Risiko einer abnormalen Funktion durch Verwendung eines Nanoröhrchens.
  • Bevorzugt ist das Substrat aus Aluminiumoxid, Silicium oder einem mesoporösen Material gebildet.
  • Bevorzugt sind die Mehrzahl von Nanoröhrensäulen aus Kohlenstoff, Bornitrid oder Galliumphosphat gebildet.
  • Bevorzugt weist die Speicherzelle eine erste Isolierschicht auf gebildet um die Außenseitenfläche der Nanoröhrenanordnung; eine Elektronenspeicherschicht gebildet um eine Außenseitenfläche der ersten Isolierschicht; und eine zweite Isolierschicht gebildet um eine Außenseitenfläche der Elektronenspeicherschicht, so dass sie mit dem Steuergate in Kontakt steht.
  • Bevorzugt sind die erste und zweite Isolierschicht Siliciumoxidschichten.
  • Bevorzugt ist die Elektronenspeicherschicht eine Siliciumschicht oder eine Siliciumnitridschicht.
  • Bevorzugt weist die Elektronenspeicherschicht eine Dicke von 100 nm oder weniger auf und die Elektronenspeicherschicht ist eine poröse Schicht mit einer Mehrzahl von Nanodots, die mit einem Elektronenspeichermaterial gefüllt sind.
  • Bevorzugt ist das Elektronenspeichermaterial Silicium oder Siliciumnitrid.
  • Bevorzugt ist die poröse Schicht eine Aluminiumoxidschicht.
  • Bevorzugt weisen die Nanodots einen Durchmesser von 100 nm oder weniger auf.
  • Die vorliegende Erfindung stellt eine hochdichte Speichervorrichtung und mit hoher Kapazität zur Verfügung, indem eine Nanoröhre als Elektronentransportkanal verwendet wird, und eine Mehrzahl von Nanoröhrensäulen vertikal angeordnet sind.
  • Die obigen und weitere Merkmale und Vorteile der vorliegenden Erfindung werden besser ersichtlich aus der ausführlichen Beschreibung von bevorzugten Ausführungsformen mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1A ein Querschnitt einer Speichervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist;
  • 1B eine Perspektivansicht einer Speichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung ist;
  • 2 ein Querschnitt einer Speichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • 3 eine Photographie von Kohlenstoffnanoröhren ist, die auf einem Substrat gezüchtet sind, um eine Speichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung auszubilden; und
  • 4 ein Schaubild ist, das Strom-Spannungskurven (I–V) einer Speichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung ausführlich mit Bezug zu den begleitenden Zeichnungen beschrieben.
  • 1A und 1B sind eine Querschnitts- bzw. Perspektivansicht einer Speichervorrichtung gemäß einer ersten Ausführungsform der vorlie genden Erfindung. Mit Bezug zu den 1A und 1B weist ein Substrat 11 einen Sourcebereich (S) 13 auf. Eine Nanoröhrensäule 10 ist vertikal auf einer oberen Seite des Substrats 11 positioniert, so dass sie mit dem Sourcebereich 13 verbunden ist. Eine Speicherzelle 19 ist um eine Außenseitenfläche der Nanoröhrensäule 10 gebildet. Ein Steuergate (G) 17 ist um eine Außenseitenfläche der Speicherzelle 19 gebildet. Ein Drainbereich (D) 15 ist auf einer oberen Seite der Nanoröhrensäule 10 und der Speicherzelle 19 gebildet. Eine Mehrzahl von Speichervorrichtungen mit dieser Struktur können eine Anordnung auf dem Substrat 11 bilden.
  • Es ist bevorzugt, dass das Substrat 11 aus Aluminiumoxid (Al2O3), Silicium (Si) oder mesoporösem Material gebildet ist. Der Sourcebereich 13 ist durch Dotieren des Substrats 11 mit Ionen ausgebildet.
  • Die Nanoröhrensäule 10 kann unter Verwendung einer Halbleiternanoröhre wie einer Kohlenstoffnanoröhre, einer Bornitridnanoröhre (BN) oder einer Galliumphosphatnanoröhre ausgebildet werden. Nanoröhren werden entsprechend ihrer elektrischen Eigenschaften in Metallnanoröhren und Halbleiternanoröhren unterteilt. Metallnanoröhren werden nicht von einer Gatespannung beeinflusst und weisen lineare Strom-Spannungscharakteristiken auf, und Halbleiternanoröhren werden von einer Gatespannung beeinflusst und weisen nicht lineare Strom-Spannungscharakteristiken auf. Eine Speichervorrichtung gemäß der vorliegenden Erfindung verwendet Halbleiternanoröhren, so dass der Elektronenstrom, d.h. Strom, der sich durch die Nanoröhrensäulen 10 bewegt, entsprechend einer auf das Steuergate 17 aufgebrachten Gatespannung gesteuert wird.
  • Hier werden die als Nanoröhrensäulen 10 verwendeten Kohlenstoffnanoröhren unter Verwendung von Bogenentladung, Laserverdampfung, plasmaverstärktem chemischem Aufdampfen (PECVD, plasma enhan ced chemical vapour deposition), thermischem chemischem Aufdampfen oder Dampfphasenwachstum auf dem Substrat 11 gezüchtet, so dass ein Ende jeder Kohlenstoffnanoröhrensäule 10 mit dem Sourcebereich 13 in Kontakt steht.
  • Die um die Außenseitenfläche der Nanoröhrensäule 10 gebildete Speicherzelle 19 kann aus einer Oxid-Nitrid-Oxid-Schicht (ONO) gebildet sein, in der Oxidschichten 19a und 19c als Isolierschichten dienen und eine Nitridschicht 19b als Elektronenspeicherschicht dient. Die ONO-Schicht kann unter Verwendung von chemischem Aufdampfen (CVD, chemical vapour deposition) oder Wärmebehandlung ausgebildet werden. Die Nitridschicht 19b kann aus Siliciumnitrid (Si3N4) gebildet sein. Anstelle einer Nitridschicht kann eine Siliciumschicht verwendet werden. Es ist bevorzugt, dass die Dicke der Speicherzelle 19 weniger als 200 nm beträgt und die Dicke der Nitridschicht 19b 100 nm oder weniger beträgt.
  • Das Steuergate 17 ist um die Außenseitenfläche der Speicherzelle 19 gebildet. Der Drainbereich 15 ist auf der oberen Seite der Nanoröhrensäule 10 und der Speicherzelle 19 gebildet, so dass er mit dem anderen Ende der Nanoröhrensäule 10 in Kontakt ist.
  • 2 ein Querschnitt einer Speichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die in 2 gezeigte Speichervorrichtung weist die selbe Struktur auf wie die Speichervorrichtung gemäß der ersten Ausführungsform, die in den 1A und 1B gezeigt ist, mit der Ausnahme, dass eine Speicherzelle 29 eine poröse Schicht 29b aufweist, die einen Nanodot 28 enthält, der mit einem Elektronenspeichermaterial gefüllt ist. Die Bezugszeichen 29a und 29c bezeichnen Schichten, die die selbe Funktion aufweisen wie die Oxidschichten 19a bzw. 19c, die in den 1A und 1B gezeigt sind.
  • Wenn die poröse Schicht 29b ausgebildet ist, wird eine elektrische Energie auf ein Aluminiumsubstrat aufgebracht, das in eine Schwefelsäurelösung oder eine Phosphorsäurelösung platziert ist, um das Aluminiumsubstrat zu anodisieren, wodurch sich eine Mehrzahl von Nanodots 28 ausbildet. Dann werden die Nanodots 28 unter Verwendung von CVD oder Sputtern mit einem Elektronenspeichermaterial gefüllt wie Silicium oder Silciumnitrid. Auf diese Weise funktioniert die poröse Schicht 29b als Elektronenspeicherschicht.
  • 3 ist eine Photographie von Kohlenstoffnanoröhren, die auf einem Substrat gezüchtet sind, um eine Speichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung auszubilden.
  • 4 ist ein Schaubild, das Strom-Spannungskurven (I–V) einer Speichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Mit Bezug zu 4 wird ein Drainstrom Id konstant gehalten, bis eine Gatespannung von einem negativen Wert auf 0 ansteigt und dann merklich abnimmt, wenn die Gatespannung über 0 ansteigt. Mit anderen Worten, die Speichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt deutlich die Betriebscharakteristiken einer hochdichten Speichervorrichtung.
  • Gemäß der vorliegenden Erfindung kann eine ultrahochdichte Speichervorrichtung unter Verwendung von Nanoröhren implementiert werden. Da die ultrahochdichte Speichervorrichtung auf einem Substrat strukturiert werden kann, ohne dass ein Dotierprozess unter Verwendung einer Selbstausrichtung durchgeführt wird, wenn die vorliegende Erfindung implementiert wird, kann der Fertigungsprozess vereinfacht werden.
  • Während diese Erfindung insbesondere mit Bezug zu bevorzugten Ausführungsformen gezeigt und beschrieben wurde, sollten die bevorzugten Ausführungsformen nur im Sinne einer Beschreibung betrachtet werden und nicht als Einschränkung. Es können zum Beispiel andere Materialien mit ausgezeichneter Fähigkeit zum Einfangen von Elektronen als Elektronenspeicherschicht oder -material verwendet werden. Deshalb ist der Rahmen nicht durch die ausführliche Beschreibung der Erfindung, sondern durch die beigefügten Ansprüche definiert.

Claims (11)

  1. Speichervorrichtung umfassend: ein Substrat mit einem Sourcebereich; eine Nanoröhrenanordnung, die aus einer Mehrzahl von Nanoröhrensäulen gebildet ist, die vertikal auf dem Substrat derart angeordnet sind, dass ein Ende der Nanoröhrenanordnung mit dem Sourcebereich in Kontakt steht, wodurch sie als Elektronentransportkanal funktioniert; eine Speicherzelle, die um eine Außenseitenfläche der Nanoröhrenanordnung gebildet ist; ein Steuergate, das um eine Außenseitenfläche der Speicherzelle gebildet ist; und einen Drainbereich, der mit dem anderen Ende der Nanoröhrenanordnung in Kontakt steht.
  2. Speichervorrichtung nach Anspruch 1, worin das Substrat aus einem ausgewählt aus der Gruppe bestehend aus Aluminiumoxid, Silicium und einem mesoporösen Material gebildet ist.
  3. Speichervorrichtung nach Anspruch 1 oder 2, worin die Mehrzahl von Nanoröhrensäulen aus einem ausgewählt aus der Gruppe bestehend aus Kohlenstoff, Bornitrid und Galliumphosphat gebildet ist.
  4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, worin die Speicherzelle umfasst: eine erste Isolierschicht gebildet um die Außenseitenfläche der Nanoröhrenanordnung; eine Elektronenspeicherschicht gebildet um eine Außenseitenfläche der ersten Isolierschicht; und eine zweite Isolierschicht gebildet um eine Außenseitenfläche der Elektronenspeicherschicht, so dass sie mit dem Steuergate in Kontakt steht.
  5. Speichervorrichtung nach Anspruch 4, worin die erste und zweite Isolierschicht Siliciumoxidschichten sind.
  6. Speichervorrichtung nach Anspruch 4 oder 5, worin die Elektronenspeicherschicht eine Siliciumschicht oder eine Siliciumnitridschicht ist.
  7. Speichervorrichtung nach Anspruch 4, 5 oder 6, worin die Elektronenspeicherschicht eine Dicke von 100 nm oder weniger aufweist.
  8. Speichervorrichtung nach Anspruch 4, 5, 6 oder 7, worin die Elektronenspeicherschicht eine poröse Schicht ist, die eine Mehrzahl von Nanodots gefüllt mit einem Elektronenspeichermaterial umfasst.
  9. Speichervorrichtung nach Anspruch 8, worin das Elektronenspeichermaterial Silicium oder Siliciumnitrid ist.
  10. Speichervorrichtung nach Anspruch 8 oder 9, worin die poröse Schicht eine Aluminiumoxidschicht ist.
  11. Speichervorrichtung nach den Ansprüchen 5 bis 10, worin die Nanodots einen Durchmesser von 100 nm oder weniger aufweisen.
DE60300477T 2002-11-15 2003-11-11 Nichtflüchtige Speichervorrichtung mit vertikalen Nanoröhren Expired - Lifetime DE60300477T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002071041 2002-11-15
KR1020020071041A KR100790859B1 (ko) 2002-11-15 2002-11-15 수직 나노튜브를 이용한 비휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
DE60300477D1 DE60300477D1 (de) 2005-05-12
DE60300477T2 true DE60300477T2 (de) 2006-02-23

Family

ID=32171633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60300477T Expired - Lifetime DE60300477T2 (de) 2002-11-15 2003-11-11 Nichtflüchtige Speichervorrichtung mit vertikalen Nanoröhren

Country Status (6)

Country Link
US (1) US6930343B2 (de)
EP (1) EP1420414B1 (de)
JP (2) JP4047797B2 (de)
KR (1) KR100790859B1 (de)
CN (1) CN1317768C (de)
DE (1) DE60300477T2 (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
US7274064B2 (en) * 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US7115901B2 (en) * 2003-06-09 2006-10-03 Nantero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US20050167655A1 (en) 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7211844B2 (en) * 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7829883B2 (en) 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US7709880B2 (en) * 2004-06-09 2010-05-04 Nantero, Inc. Field effect devices having a gate controlled via a nanotube switching element
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
KR100666187B1 (ko) * 2004-08-04 2007-01-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
US7233071B2 (en) * 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
DE102004049452A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Mikroelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements
KR100657910B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
US8362525B2 (en) * 2005-01-14 2013-01-29 Nantero Inc. Field effect device having a channel of nanofabric and methods of making same
US7598544B2 (en) * 2005-01-14 2009-10-06 Nanotero, Inc. Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same
US7535016B2 (en) * 2005-01-31 2009-05-19 International Business Machines Corporation Vertical carbon nanotube transistor integration
KR100688542B1 (ko) * 2005-03-28 2007-03-02 삼성전자주식회사 수직형 나노튜브 반도체소자 및 그 제조방법
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US7838943B2 (en) * 2005-07-25 2010-11-23 International Business Machines Corporation Shared gate for conventional planar device and horizontal CNT
US7352607B2 (en) 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes
EP1763037A1 (de) 2005-09-08 2007-03-14 STMicroelectronics S.r.l. Auf passivierten Nanopartikeln basierende Kohlenstoffnanoröhrenspeicherzelle mit schwebendem gate und deren Herstellungsverfahren
DE102005046427B4 (de) * 2005-09-28 2010-09-23 Infineon Technologies Ag Leistungstransistor mit parallelgeschalteten Nanodrähten
KR100723412B1 (ko) * 2005-11-10 2007-05-30 삼성전자주식회사 나노튜브를 이용하는 비휘발성 메모리 소자
KR100695167B1 (ko) * 2006-01-04 2007-03-14 삼성전자주식회사 다중벽 탄소나노튜브를 이용한 불휘발성 탄소나노튜브메모리 소자 및 그 동작방법
KR100721020B1 (ko) * 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
GB0611557D0 (en) * 2006-06-12 2006-07-19 Univ Belfast Nanostructured systems and a method of manufacture of the same
KR100749751B1 (ko) 2006-08-02 2007-08-17 삼성전자주식회사 트랜지스터 및 그 제조 방법
KR100806129B1 (ko) 2006-08-02 2008-02-22 삼성전자주식회사 탄소 나노 튜브의 형성 방법
KR100745769B1 (ko) * 2006-09-11 2007-08-02 삼성전자주식회사 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자
WO2008069485A1 (en) * 2006-12-05 2008-06-12 Electronics And Telecommunications Research Institute The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
KR100820174B1 (ko) * 2006-12-05 2008-04-08 한국전자통신연구원 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법
US9806273B2 (en) * 2007-01-03 2017-10-31 The United States Of America As Represented By The Secretary Of The Army Field effect transistor array using single wall carbon nano-tubes
GB0801494D0 (en) * 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
US8546863B2 (en) 2007-04-19 2013-10-01 Nxp B.V. Nonvolatile memory cell comprising a nanowire and manufacturing method thereof
KR100866966B1 (ko) 2007-05-10 2008-11-06 삼성전자주식회사 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지
JP5196500B2 (ja) * 2007-05-24 2013-05-15 独立行政法人産業技術総合研究所 記憶素子及びその読み出し方法
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20110012090A1 (en) * 2007-12-07 2011-01-20 Agency For Science, Technology And Research Silicon-germanium nanowire structure and a method of forming the same
JP2011507230A (ja) * 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ メモリセルおよびその製造方法
KR101002336B1 (ko) 2008-02-04 2010-12-20 엘지디스플레이 주식회사 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
US20110117149A1 (en) * 2008-07-07 2011-05-19 Nanunanu Ltd. Inorganic nanotubes
WO2010005380A1 (en) * 2008-07-09 2010-01-14 Qunano Ab Nanostructured memory device
KR101061150B1 (ko) * 2009-05-22 2011-08-31 서울대학교산학협력단 발광 디바이스와 이의 제조 방법
US8350360B1 (en) 2009-08-28 2013-01-08 Lockheed Martin Corporation Four-terminal carbon nanotube capacitors
US8405189B1 (en) * 2010-02-08 2013-03-26 Lockheed Martin Corporation Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors
TWI476948B (zh) * 2011-01-27 2015-03-11 Hon Hai Prec Ind Co Ltd 外延結構及其製備方法
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
CN102931237B (zh) * 2012-10-10 2015-07-22 哈尔滨工程大学 垂直非对称环栅mosfet器件的结构及其制造方法
US9917169B2 (en) * 2014-07-02 2018-03-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
US10222346B2 (en) * 2017-01-09 2019-03-05 National Research Council Of Canada Decomposable S-tetrazine based polymers for single walled carbon nanotube applications
CN110176489A (zh) * 2019-05-14 2019-08-27 中国科学院微电子研究所 纳米级晶体管及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392547B2 (ja) * 1994-11-21 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
JPH102002A (ja) * 1996-06-17 1998-01-06 Daiwa:Kk 排水桝と排水桝の内底形成方法
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
WO2000048195A1 (en) * 1999-02-12 2000-08-17 Board Of Trustees Operating Michigan State University Nanocapsules containing charged particles, their uses and methods of forming the same
JP2001077219A (ja) * 1999-06-29 2001-03-23 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100343210B1 (ko) * 1999-08-11 2002-07-10 윤종용 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US6798000B2 (en) * 2000-07-04 2004-09-28 Infineon Technologies Ag Field effect transistor
EP2298968A3 (de) * 2000-08-22 2011-10-05 President and Fellows of Harvard College Verfahren zur Züchtung von Nanodrähten
KR100393189B1 (ko) * 2001-01-10 2003-07-31 삼성전자주식회사 탄소나노튜브를 이용한 ｍｒａｍ 및 그 제조 방법
EP1341184B1 (de) * 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Speicheranordnung mit kohlenstoffnanoröhre und Verfahren zur Herstellung der Speicheranordnung
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same

Also Published As

Publication number Publication date
DE60300477D1 (de) 2005-05-12
CN1501503A (zh) 2004-06-02
CN1317768C (zh) 2007-05-23
JP5307993B2 (ja) 2013-10-02
JP4047797B2 (ja) 2008-02-13
US20040095837A1 (en) 2004-05-20
JP2004172616A (ja) 2004-06-17
EP1420414B1 (de) 2005-04-06
KR20040043043A (ko) 2004-05-22
US6930343B2 (en) 2005-08-16
EP1420414A1 (de) 2004-05-19
KR100790859B1 (ko) 2008-01-03
JP2007329500A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
DE60300477T2 (de) Nichtflüchtige Speichervorrichtung mit vertikalen Nanoröhren
DE4335834C2 (de) Nichtflüchtige Speicherzelle mit einer L-förmigen potentialfreien Gateelektrode und Verfahren zu ihrer Herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102004046697B4 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE3038187C2 (de) Feldeffekt-Speichertransistor
DE112012005591B4 (de) Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE102010062721A1 (de) Halbleiterbauelement mit verbessertem Einschaltwiderstand
DE1464390B2 (de) Feldeffekttransistor
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP3024033A1 (de) Kondensator und verfahren zum herstellen desselben
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE102004044619B4 (de) Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE10341062A1 (de) Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben
DE102006047541B4 (de) Mikroelektronisches Bauelement und Verfahren zum Herstellen eines mikroelektronischen Bauelements
DE10333549B3 (de) Charge-Trapping-Speicherzelle
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE3915594C2 (de) Kondensator, insbesondere für integrierte Halbleiterschaltungen
DE102006053438A1 (de) Halbleiterstruktur, Halbleiterspeichereinrichtung und Verfahren zur Herstellung derselben
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
EP0631322B1 (de) Mikroelektronische Schaltungsstruktur und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition