DE602004012235T2 - Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung - Google Patents

Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung Download PDF

Info

Publication number
DE602004012235T2
DE602004012235T2 DE602004012235T DE602004012235T DE602004012235T2 DE 602004012235 T2 DE602004012235 T2 DE 602004012235T2 DE 602004012235 T DE602004012235 T DE 602004012235T DE 602004012235 T DE602004012235 T DE 602004012235T DE 602004012235 T2 DE602004012235 T2 DE 602004012235T2
Authority
DE
Germany
Prior art keywords
semiconductor body
electrical connection
semiconductor
strip
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004012235T
Other languages
English (en)
Other versions
DE602004012235D1 (de
Inventor
Josephus A. Den Ouden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seong Capital Ltd Us LLC
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of DE602004012235D1 publication Critical patent/DE602004012235D1/de
Application granted granted Critical
Publication of DE602004012235T2 publication Critical patent/DE602004012235T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

  • Die Erfindung betrifft ein Halbleiterbauelement, das einen Halbleiterkörper mit einem Substrat und einem Halbleiterbereich umfasst, wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und eine Oberfläche des Halbleiterkörpers mit einer Anzahl von elektrischen Anschlüssen für die integrierte Schaltung versehen ist, darunter zumindest zwei für einen Versorgungsanschluss, wobei eine Seite des Halbleiterkörpers, die der Oberfläche gegenüber liegend angeordnet ist, mit einer Anzahl von weiteren elektrischen Anschlussbereichen versehen ist, die an einen elektrischen Anschlussbereich auf der Oberfläche des Halbleiterkörpers mithilfe eines elektrischen Anschlusses angeschlossen sind, welcher sich auf einer Seitenfläche des Halbleiterkörpers befindet und davon elektrisch isoliert ist, die einen Winkel mit der Oberfläche ausbildet, und wobei der Halbleiterkörper an ein Leadframe angebracht ist und weitere elektrische Anschlüsse zwischen Anschlussleitern, welche ein Teil des Leadframe ausbilden, und elektrischen Anschlussbereichen ausgebildet sind. Ein derartiges Bauelement, das vorzugsweise mit einer Kunstharzeinkapselung versehen ist, bildet ein wichtiges elektronisches Modul. Die Erfindung betrifft außerdem einen Halbleiterkörper, der in einem derartigen Bauelement zweckmäßig verwendbar ist, sowie ein Verfahren zur Herstellung eines derartigen Bauelements.
  • Ein Halbleiterbauelement der im Eingangsabschnitt genannten Art ist aus der japanischen Patentschrift LP-A-08-255810 bekannt, die unter dieser Nummer am 1. Oktober 1996 veröffentlicht wurde. In dieser Schrift (siehe 3) ist ein Anschlussleiterrahmen, üblicherweise als Leadframe bezeichnet, gezeigt, auf dem eine Halbleiter-IC (= integrierte Schaltung) angebracht ist, insbesondere eine IC mit einer sehr hohen Integrationsdichte. Auf der oberen Seite davon befinden sich Anschlussbereiche, von denen zwei für einen Versorgungsanschluss benutzt sind, und auf der unteren Seite davon befinden sich weitere Anschlussbereiche, die mithilfe eines elektrischen Anschlusses miteinander verbunden sind, welcher sich über eine Seitenfläche der IC erstreckt. Drahtverbindungen sind zwischen der IC und den Anschlussleitern ausgebildet, die ein Teil des Leadframe ausbilden, d. h. den so genannten Zuleitungen. Mit der Zielsetzung einer hohen Integration befinden sich die Drahtverbindungen auf der IC (siehe 4) nur auf den weiteren Anschluss leitern auf der unteren Seite der IC oder auf dem elektrischen Anschluss auf einer Seitenfläche der IC. Aufgrund dessen ist die obere Fläche der IC vollständig zum Ausbilden aktiver Halbleiterelemente verfügbar.
  • Ein Nachteil des bekannten Bauelements liegt darin, dass es für zukünftige ICs weniger geeignet ist, die mit einem zunehmend höheren Versorgungsstrom und auf einer zunehmend höheren Frequenz arbeiten.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement der im Eingangsabschnitt genannten Art bereitzustellen, das eine hohe Integrationsdichte mit einer niedrigen Arbeitsspannung und einem ausgezeichneten Hochfrequenzverhalten kombiniert.
  • Um diese zu lösen, ist ein Bauelement der im Eingangsabschnitt genannten Art dadurch gekennzeichnet, dass der elektrische Anschluss mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter umfasst und die elektrischen Anschlussbereiche für den Versorgungsanschluss jeder mithilfe von zwei oder mehr der streifenförmigen Leiter an einen weiteren elektrischen Anschlussbereich angeschlossen sind, der direkt an einen Anschlussleiter angeschlossen ist, welcher ein Teil des Leadframe ausbildet, während die anderen elektrischen Anschlussbereiche mithilfe der weiteren elektrischen Anschlüsse direkt an Anschlussleiter angeschlossen sind, die ein Teil des Leadframe ausbilden. Die Erfindung basiert allem voran auf der Erkennung, dass der Versorgungsstrom zukünftiger ICs wesentlich auf Werte ansteigen wird, die sogar über 100 A liegen. Die Erfindung basiert ferner auf der Erkennung, dass es ein zunehmend höherer Versorgungsstrom außerordentlich erschwert, die Versorgungsspannung auf dem Halbleiterkörper zu stabilisieren. Dieses Problem nimmt zu, wenn die Versorgungsspannung abnimmt, wie es die gegenwärtige Tendenz ist. Die Impedanz einer Drahtverbindung an einen Anschlussbereich für die Versorgung führt zu einer GS-(= Gleichstrom-)Abweichung der Versorgungsspannung. Infolgedessen sind die E/A-(= Eingangs-/Ausgangs-)Rauschgrenzen reduziert, und es kommt zu einer zusätzlichen Verlustleistung. Eine Oszillation der Versorgungsspannung aufgrund zu der noch höheren dynamischen Impedanz bewirkt eine weitere Reduzierung der Signalintegrität. Durch Anschließen des Versorgungsanschlusses über die Seitenfläche der IC an einen weiteren Anschlussleiter auf der unteren Seite der IC kann ohne weiteres ein direkter elektrischer Anschluss zwischen dem Anschlussbereich für den Versorgungsanschluss und einem Anschlussleiter hergestellt sein, der ein Teil des Leadframe ausbildet. Aufgrund dessen sind die mit einer Drahtverbindung verbundenen (dynamischen) Impedanzprobleme bei einem Bauelement gemäß der Erfindung ausgeschlossen. Überdies ist außerdem die Selbstinduktivität des Versorgungsanschlusses sehr niedrig, sodass eine externe WS-(= Wechselstrom-)Entkopplung – mit Hilfe eines an die IC angeschlossenen Kondensators – eine bessere Wirkung auf die Versorgung der IC aufweist.
  • Die Benutzung von zwei oder mehr und vorzugsweise mehreren streifenförmigen Leitern auf der Seitenfläche der IC zum Ausbilden eines Anschlusses zwischen dem relevanten Anschlussbereich und dem relevanten weiteren Anschlussbereich ermöglicht einen sehr hohen Versorgungsstrom ohne die oben genannten Probleme. Zudem liegt ein erheblicher zusätzlicher und überraschender Vorteil eines derartigen „Zebramusters" von streifenförmigen Leitern auf der Seitenfläche der IC darin, dass bezüglich der Position der Anschlussbereiche eine Anordnungsfreiheit erzielt ist. Diese können schließlich an jeglicher Stelle positioniert sein, in der Nähe des Halbleiterkörpers, und dennoch jedes Mal Kontakt mit einer (großen) Anzahl von streifenförmigen Leitern herstellen, die an einen benachbarten Anschlussbereich angeschlossen sind oder noch werden. Andererseits ist es aufgrund dieses „Zebramusters" ausgeschlossen, dass sich infolge der hohen Ströme, die den elektrischen Anschluss durchlaufen, und die damit verbundene Wärmeabstrahlung eine zu große mechanische Belastung in dem elektrischen Anschluss aufbaut.
  • In einer bevorzugten Ausführungsform eines Halbleiterbauelements gemäß der Erfindung umfasst das Halbleiterbauelement daher eine große Anzahl von Anschlussbereichen für einen Versorgungsanschluss, die der integrierten Schaltung jeder einen Teil eines Versorgungsstroms zuführen und sich an der Kante der Oberfläche des Halbleiterkörpers befinden und jeder mit Hilfe mehrerer der streifenförmigen Leiter an einen individuellen weiteren elektrischen Anschlussbereich angeschlossen sind. Mit einer großen Anzahl von elektrischen Anschlussbereichen sind mehrere Hundert Anschlussbereiche für einen Ver sorgungsanschluss gemeint. Diesbezüglich spielt die folgende Sichtweise eine Rolle. Wenn eine zu große Anzahl von Halbleiterelementen, wie etwa MOS-(= Metal Oxide Semiconductor) Transistoren einer CMOS-IC, an einen einzelnen Versorgungsanschluss angeschlossen ist, wird die Stabilität der Versorgungsspannung der Transistoren beeinflusst. Die Stabilität kann durch jeweiliges Reduzieren der Anzahl von Transistoren, die an einen separaten Versorgungsanschluss gekoppelt sind, oder durch Bereitstellen von leistungsstärkeren Anschlüssen für jede der Versorgungen wesentlich verbessert sein.
  • Vorzugsweise werden die oben genannten Versorgungsanschlüsse, die sich somit überall/irgendwo auf der Oberfläche des Halbleiterkörpers befinden können, anschließend in Gruppen zu einem Versorgungselement gekoppelt, das an einer Kante des Halbleiterkörpers positioniert ist. Diese elektrischen Anschlussbereiche für einen Versorgungsanschluss sind vorzugsweise gestreckt, wobei sich die längste Seite parallel zu einer Seitenfläche des Halbleiterkörpers erstreckt und direkt daran angrenzt.
  • Gute Ergebnisse sind erzielbar, wenn die streifenförmigen Leiter eine Breite im Bereich von 10 und 100 μm aufweisen und im Bereich von 1 bis 100 μm voneinander beabstandet sind. Die Wahl der Breite und des Abstands zwischen den streifenförmigen Leitern ist außerdem durch die Technik bedingt, die zu ihrer Ausbildung angewendet wurde. Zu diesem Zweck sind verschiedene Ansätze möglich, wie zu einem späteren Zeitpunkt besprochen wird.
  • In einer weiteren günstigen Ausführungsform ist der Halbleiterkörper durch eine Kunstharzeinkapselung eingekapselt, von der die Anschlussleiter des Leadframe, welche mit einer Drahtverbindung versehen sind, seitlich vorstehen und auf deren unterer Seite weitere elektrische Anschlussbereiche elektrisch zugänglich sind. Die elektrischen Anschlussbereiche können derart geformt sein, dass sie für die so genannte Oberflächenmontagetechnik geeignet sind. Es ist alternativ jedoch möglich, dass sie günstigerweise die Form von Stiften übernehmen und auf eine Art und Weise beispielsweise an einer PCB (= Printed Circuit Board; Leiterplatte) angebracht und darauf montiert sind, die den E/A-(Eingangs-/Ausgangs-)Signalstiften gleicht, welche sich an der Kante der IC befinden.
  • Die Erfindung umfasst außerdem einen Halbleiterkörper, der zum Gebrauch in einem Halbleiterbauelement gemäß der Erfindung geeignet ist und der ein Substrat und einen Halbleiterbereich aufweist, und wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und die Oberfläche des Halbleiterkörpers mit einer Anzahl von elektrischen Anschlussbereichen für die integrierte Schaltung versehen ist, darunter zumindest zwei für einen Versorgungsanschluss, wobei eine Seite des Halbleiterkörpers, die der Oberfläche gegenüber liegend angeordnet ist, mit einer Anzahl von weiteren elektrischen Anschlussbereichen versehen ist, die an einen elektrischen Anschlussbereich auf der Oberfläche des Halbleiterkörpers mithilfe eines elektrischen Anschlusses angeschlossen sind, welcher sich auf einer Seitenfläche des Halbleiterkörpers befindet und davon elektrisch isoliert ist, die einen Winkel mit der Oberfläche ausbildet, dadurch gekennzeichnet, dass der elektrische Anschluss mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter umfasst und die elektrischen Anschlussbereiche für den Versorgungsanschluss jeder mithilfe von zwei oder mehr der streifenförmigen Leiter an einen weiteren elektrischen Anschlussbereich angeschlossen sind.
  • Vorzugsweise umfasst der Halbleiterkörper eine große Anzahl von elektrischen Anschlussbereichen für eine Anzahl von Versorgungsanschlüssen, wobei die elektrischen Anschlussbereiche jeder einem Teil der integrierten Schaltung einen Versorgungsstrom zuführen, an der Kante der Oberfläche des Halbleiterkörpers angeordnet sind und jeder mithilfe mehrerer der streifenförmigen Leiter an einen separaten, weiteren Anschlussbereich angeschlossen sind. Eine große Anzahl von Anschlüssen für eine Versorgungsspannung der IC in dem Halbleiterkörper ist vorzugsweise als Gruppe an jeweils einen der elektrischen Anschlussbereiche für einen Versorgungsanschluss gekoppelt, wobei die Anschlussbereiche gestreckt sind, wobei sich die längste Seite parallel zur Seitenfläche des Halbleiterkörpers erstreckt. Vorzugsweise weisen die streifenförmigen Leiter eine Breite zwischen 10 und 100 μm auf und sind im Bereich von 1 bis 100 μm voneinander beabstandet.
  • Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Halbleiterbaueelements, das einen Halbleiterkörper mit einem Substrat und einem Halbleiterbereich umfasst, wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und die Oberfläche des Halbleiterkörpers mit einer Anzahl von elektrischen Anschlussbereichen für die integrierte Schaltung versehen wird, darunter zumindest zwei für einen Versorgungsanschluss, wobei eine Seite des Halbleiterkörpers, die der Oberfläche gegenüber liegend angeordnet ist, mit einer Anzahl von weiteren elektrischen Anschlussbereichen versehen wird, die an einen elektrischen Anschlussbereich auf der Oberfläche des Halbleiterkörpers mithilfe eines elektrischen Anschlusses angeschlossen werden, welcher sich auf einer Seitenfläche des Halbleiterkörpers befindet und davon elektrisch isoliert wird, die einen Winkel mit der Oberfläche ausbildet, und wobei der Halbleiterkörper an ein Leadframe angebracht wird und weitere elektrische Anschlüsse zwischen Anschlussleitern, welche ein Teil des Leadframe ausbilden, und elektrischen Anschlussbereichen ausgebildet werden, dadurch gekennzeichnet, dass die elektrischen Anschlüsse als mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter ausgebildet werden und der elektrische Anschlussbereich für den Versorgungsanschluss mithilfe von zwei oder mehr der streifenförmigen Leiter an einen weiteren elektrischen Anschlussbereich angeschlossen wird, der direkt an einen Anschlussleiter angeschlossen wird, welcher ein Teil des Leadframe ausbildet, während die anderen elektrischen Anschlussbereiche mithilfe der weiteren elektrischen Anschlussbereiche direkt an Anschlussleiter angeschlossen werden, die ein Teil des Leadframe ausbilden.
  • In einer ersten Ausführungsform eines Verfahrens gemäß der Erfindung werden die streifenförmigen Leiter durch Vorsehen einer Maske über dem Halbleiterkörper ausgebildet, wobei die Maske die Seitenflächen davon abdeckt und vor Ort mit Schlitzen versehen wird, und nach dem Vorsehen der Maske eine leitfähige Schicht darauf abgelagert wird.
  • In einer anderen Modifikation wird eine große Anzahl von Halbleiterkörpern derart ausgebildet, dass sie miteinander integriert sind, und Löcher in den Bereichen der Oberfläche ausgebildet, wo die individuellen Halbleiterkörper voneinander getrennt werden, wobei die Wände der Löcher mit einer leitfähigen Schicht abgedeckt werden, wonach die individuellen Halbleiterkörper voneinander getrennt werden, wobei zwei streifenförmi ge Leiter aus der leitfähigen Schicht in jedem Loch ausgebildet werden, wobei sich einer der Leiter auf einer Seitenfläche eines Halbleiterkörpers befindet und der andere auf einer Seitenfläche eines benachbarten Halbleiterkörpers befindet.
  • Diese und andere Aspekte der Erfindung werden unter Bezugnahme auf die im Folgenden beschriebene(n) Ausführungsform(en) offensichtlich und verdeutlicht.
  • In den Zeichnungen zeigen:
  • 1 eine schematische Draufsicht eines Halbleiterbauelements gemäß der Erfindung,
  • 2 eine schematische Seitenansicht aus einer mittels II angezeigten Richtung des Bauelements, das in 1 gezeigt ist,
  • 3 eine schematische Seitenansicht aus einer mittels III angezeigten Richtung des Bauelements, das in 1 gezeigt ist,
  • 4 das Bauelement von 1 in einer Herstellungsphase mithilfe eines Verfahrens gemäß der Erfindung und
  • 5 das Bauelement von 1 in einer Herstellungsphase mithilfe einer anderen Ausführungsform eines Verfahrens gemäß der Erfindung.
  • Die Figuren sind nicht maßstabsgetreu, und einige Abmessungen, wie etwa Abmessungen in der Richtung der Stärke, sind zu Verdeutlichungszwecken übertrieben. Entsprechende Bereiche oder Teile in den verschiedenen Figuren sind, wo möglich, mithilfe derselben Bezugszeichen angegeben.
  • 1 ist eine schematische Draufsicht einer Ausführungsform eines Halbleiterbauelements gemäß der Erfindung, und 2 und 3 sind schematische Seitenansichten des Bauelements von 1 aus den Richtungen, die mittels II bzw. III in 1 angezeigt sind. Das Halbleiterbauelement 10 umfasst einen Halbleiterkörper 11 mit einem Substrat, in diesem Falle aus Silizium, und einem Halbleiterbereich, in diesem Falle aus Silizium, welcher auf dem Substrat ruht, wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und dessen Oberfläche 211 mit einer Anzahl von elektrischen Anschlussbereichen 1 für die integrierte Schaltung versehen ist, darunter zumindest zwei 1A für einen Versorgungsanschluss. Eine Seite des Halbleiter körpers 11, die der Oberfläche 211 gegenüber liegt, ist mit einer Anzahl von weiteren elektrischen Anschlussbereichen 2 versehen, die mithilfe einer Siliziumdioxidschicht von dem Substrat isoliert sind, und die an einen elektrischen Anschlussbereich 1 auf der Oberfläche des Halbleiterkörpers 11 mithilfe eines elektrischen Anschlusses 3 angeschlossen sind, welcher sich auf einer Seitenfläche des Halbleiterkörpers 11 befindet, die sich im Wesentlichen senkrecht zu der Oberfläche 211 erstreckt und davon elektrisch isoliert ist, in diesem Falle durch eine Isolierschicht 112 aus Siliziumdioxid. Der Halbleiterkörper 11 ist an einem Leadframe 4 angebracht, in diesem Falle durch Löten, und weitere elektrische Anschlüsse 5 sind zwischen Anschlussleitern 4A, die ein Teil des Leadframe 4 ausbilden, und elektrischen Anschlussbereichen 1 ausgebildet.
  • Gemäß der Erfindung umfasst der elektrische Anschluss 3 mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter 3A, und jeder elektrische Anschlussbereich 1A für den Versorgungsanschluss ist mithilfe von zwei oder mehr der streifenförmigen Leiter 3A an einen weiteren elektrischen Anschlussbereich 2 angeschlossen, der direkt an einen Anschlussleiter 4B angeschlossen ist, welcher ein Teil des Leadframe 4 ausbildet, während die anderen elektrischen Anschlussbereiche 1B mithilfe der weiteren elektrischen Anschlüsse 5, in diesem Falle Drahtverbindungen 5, direkt an Anschlussleiter 4A angeschlossen sind, die ein Teil des Leadframe 4 ausbilden. Dies bietet zahlreiche Vorteile, insbesondere wenn die IC sehr viele Halbleiterelemente umfasst und entsprechend der Rahmen 4 eine sehr hohe Anzahl, beispielsweise mehrere Hundert, von Anschlussleitern 4A, 4B umfasst. Die bedeutendsten Vorteile sind: eine stabile Versorgungsspannung und ausgezeichnetes Hochfrequenzverhalten selbst auf niedrigerer) Versorgungsspannung und sehr hohen Versorgungsströmen. Zudem bietet das „zebraartige" Muster der streifenförmigen Leiter 3A andererseits große Gestaltungsfreiheit bezüglich (der Position) der Anschlussbereiche. Andererseits ist es aufgrund dieses Musters ausgeschlossen, dass die mechanische Belastung in dem elektrischen Anschluss 3, die durch die hohen Ströme, die den elektrischen Anschluss durchlaufen, und die damit verbundene Wärmeabstrahlung übermäßig hohe Werte annehmen kann.
  • In diesem Beispiel umfasst das Bauelement 10 eine große Anzahl von elektrischen Anschlussbereichen 1A für einen Versorgungsanschluss, die jeder einen Teil der integrierten Schaltung mit einem Versorgungsanschluss versehen und sich an der Kante der Oberfläche des Halbleiterkörpers 11 befinden und jeder mithilfe mehrerer der streifenförmigen Leiter 3A an einen individuellen weiteren elektrischen Anschlussbereich 2 angeschlossen sind. Die elektrischen Anschlussbereiche 1A für einen Versorgungsanschluss sind vorzugsweise gestreckt, wie in diesem Falle, und die längste Seite erstreckt sich parallel zu einer Seitenfläche des Halbleiterkörpers 11. In diesem Falle weisen die streifenförmigen Leiter 3A eine Breite von ungefähr 10 μm auf, und die Beabstandung zwischen ihnen beträgt ebenfalls ungefähr 10 μm. Das bedeutet, dass eine Seitenfläche einer IC mit einem Oberflächenbereich von 1 cm2 ungefähr 10.000/20 = 500 streifenförmige Leiter 3A aufnimmt. Es wird angemerkt, dass im Gegensatz zu dem, was die Figuren nahe legen, außerdem 1, 3 oder 4 Seitenflächen des Halbleiterkörpers 11 mit einem Zebramuster von streifenförmigen Leitern 3A versehen sein können.
  • In diesem Beispiel ist das elektrisch und mechanisch anfälligste Teil des Bauelements 10 durch eine Kunstharzeinkapselung 12 eingekapselt ist, in diesem Falle aus einem Epoxidmaterial, von der die Anschlussleiter 4A des Leadframe 4, welche mit einer Drahtverbindung 5 versehen sind, seitlich vorstehen und die weiteren elektrischen Anschlussbereiche 2 auf der unterer Seite der Einkapselung elektrisch zugänglich sind. In diesem Beispiel sind die weiteren Anschlussbereiche 2 aufgrund der Tatsache zugänglich, dass sie über Anschlussleiter 4A an Stifte 4C angeschlossen sind, die von der Einkapselung 12 vorstehen. Außerdem können die Leiter 4A, die in den Figuren flach dargestellt sind, nach unten abgelenkt sein. Aufgrund dessen kann das Bauelement 10 dieses Beispiels zweckmäßig zur abschließenden Montage auf einer PCB benutzt sein.
  • 4 zeigt das Bauelement von 1 in einer Herstellungsphase mithilfe eines Verfahrens gemäß der Erfindung. Nach dem Ausbilden der IC in dem Halbleiterkörper 11 und dem Versehen der oberen Seite davon mit dem gewünschten Muster von Anschlussbereichen 1A, 1B und der unteren Seite mit dem gewünschten Muster von weiteren Anschlussberechen 2, wird eine Maske 40 über dem Halbleiterkörper 11 angeordnet, wobei die Maske beispielsweise aus Metall hergestellt ist. Diese Maske deckt die obere Seite des Halbleiterkörpers 11 und außerdem einen Teil der Seitenflächen davon ab. Die Seitenflächen der Maske 40 sind mit schlitzförmigen Öffnungen 41 versehen. Nach dem Anordnen des Zusammenbaus in einer Gasabscheidungs- oder Zerstäubungsvorrichtung wird als nächstes eine leitfähige Schicht, beispielsweise aus Aluminium, durch Gasabscheidung oder Zerstäubung hergestellt. In den Öffnungen 41 werden dadurch die streifenförmigen Leiter 3A ausgebildet, die die elektrischen Anschlussbereiche 1 an die weiteren Anschlussbereiche 2 anschließen. Bei Bedarf kann ein kleiner Teil der schlitzförmigen Öffnungen 41 in schlitzförmigen Aussparungen in der Oberseite der Maske 40 verlaufen. Dies ermöglicht, dass ein Anschluss zwischen den streifenförmigen Leitern 3A und den Anschlussbereichen 1A in der Nähe der Oberkante des Halbleiterkörpers 11 leichter hergestellt wird. Eine derartige plattenförmige, mit Aussparungen versehene Maske kann außerdem auf der unteren Seite, nach der Umkehrung des Halbleiterkörpers 11, angeordnet werden, wodurch ermöglicht ist, dass ein besserer elektrischer Kontakt zwischen den weiteren Anschlussbereichen 2 und den streifenförmigen Leitern 3A auf ähnliche Art und Weise erzielt wird. Danach wird die Maske 40 wieder entfernt und der Halbleiterkörper 11 (siehe 1) auf einem Rahmen 4 angebracht, beispielsweise mittels Löten. Nach der Bereitstellung der Drahtverbindungen 5 und einer Einkapselung 12 ist das Bauelement 10 zur/zum abschließenden/em Montage/Gebrauch bereit.
  • 5 zeigt das Bauelement von 1 in einer Herstellungsphase mithilfe einer anderen Ausführungsform eines Verfahrens gemäß der Erfindung. In der Phase, in der ein einzelner Halbleiterkörper 111 noch eine große Anzahl von Halbleiterkörpern 11 aufnimmt, wird die Oberfläche des Halbleiterkörpers 111 mit einer Maskenschicht, nicht gezeigt, abgedeckt. 5 zeigt nur 9 Halbleiterkörper 11A...11H. An den Stellen 50, an denen die Halbleiterkörper 11A...11H letztlich voneinander getrennt werden, werden mittels Photolithographie und Ätzen Öffnungen 51 in der Maskenschicht ausgebildet. Als nächstes werden mittels Ätzen an der Stelle der Öffnungen 51 Löcher 51 in dem Halbleiterkörper 111 ausgebildet. Anschließend wird, beispielsweise mittels Gasabscheidung, eine leitfähige Schicht 52 in den Löchern 51 vorgesehen, wodurch bewirkt ist, dass deren Wän de mit der leitfähigen Schicht 52 abgedeckt werden. Als nächstes wird die Maskenschicht wieder entfernt, und aufgrund des so genannten Abhubs werden außerdem die Teile der leitfähigen Schicht 52 entfernt, die auf der Maskenschicht angelangt sind. Wenn die individuellen Halbleiterkörper 11A...11H mittels einer Trenntechnik wie etwa Sägen letztlich voneinander getrennt werden, wird die leitfähige Schicht 52 in jedem Loch 51 in zwei Teile aufgeteilt, die jeweils einen streifenförmigen Leiter 3A auf der Seitenfläche von zwei benachbarten Halbleiterkörpern 11D, 11E usw. ausbilden. Es findet dann eine weitere Verarbeitung statt, beispielsweise auf dieselbe Art und Weise wie in der Besprechung von 4 angegeben.
  • Die Erfindung ist nicht auf das oben beschriebene Beispiel beschränkt, und innerhalb des Schutzumfangs der Erfindung sind für den Fachmann zahlreiche Variationen und Modifikationen möglich. Es können beispielsweise Bauteile mit einer anderen Geometrie und/oder anderen Abmessungen gefertigt werden. Es wird insbesondere angemerkt, dass für die weiteren elektrischen Anschlüsse, die die Signale von und an die IC direkt mit den Leitern des Leadframe verbinden, nicht nur von Drahtverbindungen Gebrauch gemacht werden kann, sondern außerdem von so genannten Bumps und einer damit verbundenen Oberflächenmontagetechnik. In diesem Falle muss ein Teil des Leadframe über der Oberfläche des Halbleiterkörpers angeordnet sein. Dies kann durch Benutzung eines Leadframe erzielt sein, der nicht in einer Ebene liegt. Außerdem ist die Benutzung von zwei separaten Leadframes möglich, einer für die obere Seite und einer für die untere Seite des Halbleiters.
  • Bezüglich des Leadframe wird festgestellt, dass sich dieser außerdem auf jeglichen elektrisch isolierenden Träger mit Anschlussleitern beziehen kann. Ein derartiger Träger kann ein dielektrisches Polymer- oder Keramikmaterial wie in der Technik bekannt, jedoch alternativ ein Halbleitersubstrat enthalten. Die letztere Ausführungsform macht eine gestapelte Chipanordnung aus. Aus Kostengründen wird jedoch ein herkömmliches Leadframe bevorzugt.
  • Außerdem sind bezüglich der Fertigung zahlreiche Variationen möglich. Beispielsweise kann zum Vorsehen der streifenförmigen Leiter auf der Seitenfläche des Halbleiterkörpers alternativ von so genannter 3D-Photolithographie Gebrauch gemacht werden, in welchem Falle Teile einer leitfähigen Schicht, die sich zwischen streifenförmigen Leitern, die ausgebildet werden sollen, befindet, mittels Photolithographie und Ätzen entfernt werden. Diese zwischenliegenden Teile können alternativ durch lokales Entfernen von Teilen einer leitfähigen Schicht mittels eines Laserstrahls entfernt werden. Eine derartige Technik kann außerdem zum Trennen von Halbleiterkörpern angewendet werden, beispielsweise anstelle des Sägens.
  • Schließlich wird angemerkt, dass der Halbleiterkörper ein Halbleitersubstrat umfassen kann. In diesem Falle werden die weiteren Anschlussbereiche mithilfe einer Isolierschicht davon elektrisch isoliert. Bei Bedarf kann ein oder mehrere der weiteren Anschlussbereiche über Öffnungen in der Schicht an das Substrat angeschlossen sein. Wenn der Halbleiterkörper auf einem Isoliersubstrat vorgesehen ist, wie im Falle der so genannten Substrattransfertechnik, kann auf die Schicht natürlich verzichtet werden. Die Seitenfläche des Halbleiterkörpers, auf der die streifenförmigen Leiterbahnen vorhanden sind, muss natürlich weiterhin mit einer Isolierung versehen sein. Dies kann durch Vorsehen einer Isolierschicht auf der Seitenfläche erzielt sein. Da in diesem Falle der Halbleiterkörper vergleichsweise dünn ist, kann die Seitenfläche außerdem mittels thermischer Oxidation von der Oberfläche des Halbleiterkörpers isoliert sein.

Claims (13)

  1. Halbleiterbauelement (10), umfassend einen Halbleiterkörper (11) mit einem Substrat und einem Halbleiterbereich, wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und eine Oberfläche des Halbleiterkörpers mit einer Anzahl von elektrischen Anschlüssen (1) für die integrierte Schaltung versehen ist, darunter zumindest zwei (1A) für einen Versorgungsanschluss, wobei eine Seite des Halbleiterkörpers (11), die der Oberfläche gegenüber liegend angeordnet ist, mit einer Anzahl von weiteren elektrischen Anschlussbereichen (2) versehen ist, die an einen elektrischen Anschlussbereich (1) auf der Oberfläche des Halbleiterkörpers (11) mithilfe eines elektrischen Anschlusses (3) angeschlossen sind, welcher sich auf einer Seitenfläche des Halbleiterkörpers (11) befindet und davon elektrisch isoliert ist, die einen Winkel mit der Oberfläche ausbildet, und wobei der Halbleiterkörper (11) an ein Leadframe (4) angebracht ist und weitere elektrische Anschlüsse (5) zwischen Anschlussleitern (4A), welche ein Teil des Leadframe (4) ausbilden, und elektrischen Anschlussbereichen (1) ausgebildet sind, dadurch gekennzeichnet, dass der elektrische Anschluss (3) mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter (3A) umfasst und die elektrischen Anschlussbereiche (1A) für den Versorgungsanschluss jeder mithilfe von zwei oder mehr der streifenförmigen Leiter (3A) an einen weiteren elektrischen Anschlussbereich (2) angeschlossen sind, der direkt an einen Anschlussleiter (4B) angeschlossen ist, welcher ein Teil des Leadframe (4) ausbildet, während die anderen elektrischen Anschlussbereiche (1B) mithilfe der weiteren elektrischen Anschlüsse (5) direkt an Anschlussleiter (4A) angeschlossen sind, die ein Teil des Leadframe (4) ausbilden.
  2. Halbleiterbauelement (10) nach Anspruch 1, dadurch gekennzeichnet, dass dieses Halbleiterbauelement eine große Anzahl von elektrischen Anschlussbereichen (1A) für einen Versorgungsanschluss umfasst, die jeder der integrierten Schaltung einen Teil eines Versorgungsstroms zuführen und sich an der Kante der Oberfläche des Halbleiterkör pers (11) befinden und jeder mithilfe mehrerer der streifenförmigen Leiter (3A) an einen individuellen weiteren elektrischen Anschlussbereich (2) angeschlossen sind.
  3. Halbleiterbauelement (10) nach Anspruch 2, dadurch gekennzeichnet, dass die elektrischen Anschlussbereiche (1A) für einen Versorgungsanschluss gestreckt sind, wobei sich die längste Seite parallel zu einer Seitenfläche des Halbleiterkörpers (11) erstreckt und daran angrenzt.
  4. Halbleiterbauelement (10) nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass die streifenförmigen Leiter (3A) eine Breite im Bereich von 10 und 100 μm aufweisen und im Bereich von 1 bis 100 μm voneinander beabstandet sind.
  5. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper (11) durch eine Kunstharzeinkapselung (12) eingekapselt ist, von der die Anschlussleiter (4A) des Leadframe (4), welche mit einer Drahtverbindung (5) versehen sind, seitlich vorstehen und auf deren unterer Seite weitere elektrische Anschlussbereiche (2) elektrisch zugänglich sind.
  6. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die weiteren elektrischen Anschlüsse (5) Drahtverbindungen sind.
  7. Halbleiterkörper (11), der zum Gebrauch in einem Halbleiterelement (10) nach einem der vorhergehenden Ansprüche 1 bis 5 geeignet ist, und der ein Substrat und einen Halbleiterbereich aufweist, und wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und eine Oberfläche des Halbleiterkörpers mit einer Anzahl von elektrischen Anschlussbereichen (1) für die integrierte Schaltung versehen ist, darunter zumindest einen (1A) für einen Versorgungsanschluss, wobei eine Seite des Halbleiterkörpers (11), die der Oberfläche gegenüber liegend angeordnet ist, mit einer Anzahl von weiteren elektrischen Anschlussbereichen (2) versehen ist, die an einen elektrischen Anschlussbereich (1) auf der Oberfläche des Halbleiterkörpers (11) mithilfe eines elektrischen Anschlusses (3) angeschlossen sind, welcher sich auf einer Seitenfläche des Halbleiterkörpers (11) befindet und davon elektrisch isoliert ist, die einen Winkel mit der Oberfläche ausbildet, dadurch gekennzeichnet, dass der elektrische Anschluss (3) mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter (3A) umfasst und die elektrischen Anschlussbereiche (1A) für den Versorgungsanschluss jeder mithilfe von zwei oder mehr der streifenförmigen Leiter (3A) an einen weiteren elektrischen Anschlussbereich (2) angeschlossen sind.
  8. Halbleiterkörper (11) nach Anspruch 7, dadurch gekennzeichnet, dass der Halbleiterkörper (11) eine große Anzahl von elektrischen Anschlussbereichen (1A) für einen Versorgungsanschluss umfasst, die jeder einem Teil der integrierten Schaltung einen Versorgungsstrom zuführen, an der Kante der Oberfläche des Halbleiterkörpers (11) angeordnet sind und jeder mithilfe mehrerer der streifenförmigen Leiter (3) an einen separaten, weiteren Anschlussbereich (2) angeschlossen sind.
  9. Halbleiterkörper (11) nach Anspruch 8, dadurch gekennzeichnet, dass die elektrischen Anschlussbereiche (1A) für einen Versorgungsanschluss gestreckt sind, wobei sich die längste Seite parallel zu einer Seitenfläche des Halbleiterkörpers (11) erstreckt und direkt daran angrenzt.
  10. Halbleiterkörper (11) nach einem der Ansprüche 7, 8 oder 9, dadurch gekennzeichnet, dass die streifenförmigen Leiter (3A) eine Breite zwischen 10 und 100 μm aufweisen und im Bereich von 1 bis 100 μm voneinander beabstandet sind.
  11. Verfahren zur Herstellung eines Halbleiterbauelements (10), das einen Halbleiterkörper (11) mit einem Substrat und einem Halbleiterbereich umfasst, wobei der Halbleiterkörper mehrere Halbleiterelemente in Form einer integrierten Schaltung aufnimmt und eine Oberfläche des Halbleiterkörpers mit einer Anzahl von elektrischen Anschlussbereichen (1) für die integrierte Schaltung versehen wird, darunter zumindest einen (1A) für einen Versorgungsanschluss, wobei eine Seite des Halbleiterkörpers (11), die der Oberfläche gegenüber liegend angeordnet ist, mit einer Anzahl von weiteren elektrischen Anschlussbereichen (2) versehen wird, die an einen elektrischen Anschlussbereich (1) auf der Oberfläche des Halbleiterkörpers (11) mit Hilfe eines elektrischen Anschlusses (3) angeschlossen werden, welcher sich auf einer Seitenfläche des Halbleiterkörpers (11) befindet und davon elektrisch isoliert wird, die einen Winkel mit der Oberfläche ausbildet, und wobei der Halbleiterkörper (11) an ein Leadframe (4) angebracht wird und weitere elektrische Anschlüsse (5) zwischen Anschlussleitern (4A), welche ein Teil des Leadframe ausbilden, und elektrischen Anschlussbereichen (1) ausgebildet werden, dadurch gekennzeichnet, dass die elektrischen Anschlüsse (3) als mehrere regelmäßig voneinander beabstandete, parallele, streifenförmige Leiter (3A) ausgebildet werden und die elektrischen Anschlussbereiche (1A) für den Versorgungsanschluss mithilfe von zwei oder mehr der streifenförmigen Leiter (3A) an einen weiteren elektrischen Anschlussbereich (2) angeschlossen werden, der direkt an einen Anschlussleiter (4B) angeschlossen wird, welcher ein Teil des Leadframe (4) ausbildet, während die anderen elektrischen Anschlussbereiche (1B) mithilfe der weiteren elektrischen Anschlussbereiche (5) direkt an Anschlussleiter (4A) angeschlossen werden, die ein Teil des Leadframe (4) ausbilden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die streifenförmigen Leiter (3) durch Vorsehen einer Maske (40) über dem Halbleiterkörper (11) ausgebildet werden, wobei die Maske die Seitenflächen davon abdeckt und vor Ort mit Schlitzen (41) versehen wird, und nach dem Vorsehen der Maske (40) eine leitfähige Schicht darauf abgelagert wird.
  13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine große Anzahl von Halbleiterkörpern (11) derart ausgebildet werden, dass sie miteinander integriert sind, und Löcher (51) in den Bereichen (50) der Oberfläche ausgebildet werden, wo die individuellen Halbleiterkörper voneinander getrennt werden, wobei die Wände der Löcher mit einer leitfähigen Schicht (52) abgedeckt werden, wonach die individuellen Halbleiterkörper (11) voneinander getrennt werden, wobei zwei Leiter (3A) aus der leitfähigen Schicht (52) in jedem Loch (51) ausgebildet werden, wobei sich einer der Leiter auf einer Seitenfläche eines Halbleiterkörpers (11) befindet und der andere auf einer Seitenfläche eines benachbarten Halbleiterkörpers (11) befindet.
DE602004012235T 2003-03-07 2004-02-27 Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung Expired - Lifetime DE602004012235T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03100568 2003-03-07
EP03100568 2003-03-07
PCT/IB2004/050161 WO2004079822A1 (en) 2003-03-07 2004-02-27 Semiconductor device, semiconductor body and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
DE602004012235D1 DE602004012235D1 (de) 2008-04-17
DE602004012235T2 true DE602004012235T2 (de) 2009-03-19

Family

ID=32946923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004012235T Expired - Lifetime DE602004012235T2 (de) 2003-03-07 2004-02-27 Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung

Country Status (8)

Country Link
US (1) US7196409B2 (de)
EP (1) EP1604401B1 (de)
JP (1) JP2006520102A (de)
CN (1) CN100401510C (de)
AT (1) ATE388488T1 (de)
DE (1) DE602004012235T2 (de)
TW (1) TW200501383A (de)
WO (1) WO2004079822A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254437B (en) * 2003-12-31 2006-05-01 Advanced Semiconductor Eng Leadless package
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US9175400B2 (en) * 2009-10-28 2015-11-03 Enthone Inc. Immersion tin silver plating in electronics manufacture
TWI411051B (zh) * 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5498580A (en) * 1978-01-20 1979-08-03 Nec Corp Field effect transistor
JPS57211771A (en) * 1981-06-23 1982-12-25 Nec Corp Semiconductor element
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3599813B2 (ja) * 1995-03-15 2004-12-08 三洋電機株式会社 半導体装置
ATE212752T1 (de) * 1996-06-14 2002-02-15 Infineon Technologies Ag Verfahren zur herstellung eines trägerelements für halbleiterchips
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
WO2004079822A1 (en) 2004-09-16
CN100401510C (zh) 2008-07-09
ATE388488T1 (de) 2008-03-15
EP1604401A1 (de) 2005-12-14
EP1604401B1 (de) 2008-03-05
JP2006520102A (ja) 2006-08-31
US20060202327A1 (en) 2006-09-14
DE602004012235D1 (de) 2008-04-17
US7196409B2 (en) 2007-03-27
TW200501383A (en) 2005-01-01
CN1757110A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE19520700B4 (de) Halbleiterbausteinanordnung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
WO2003001594A2 (de) Hochspannungsmodul und verfahren zu dessen herstellung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102018204473B4 (de) Halbleitervorrichtung
DE102007036345A1 (de) Gekapselter integrierter Schaltkreis
DE602004012235T2 (de) Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE3930858C2 (de) Modulaufbau
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
DE69634816T2 (de) Methode zur herstellung eines halbleiterbauteils für oberflächenmontage, geeignet für vergleichsweise hohe spannungen und ein solches halbleiterbauteil
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4444808B4 (de) Halbleitervorrichtung
EP2964004A2 (de) Elektronische bauteilanordnung
EP3612009A1 (de) Elektronikeinheit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1604401

Country of ref document: EP

Representative=s name: RICHTER WERDERMANN GERBAULET HOFMANN, DE

R081 Change of applicant/patentee

Ref document number: 1604401

Country of ref document: EP

Owner name: SEONG CAPITAL LTD. LIMITED LIABILITY COMPANY, US

Free format text: FORMER OWNER: WILMINGTON CAPITAL LTD. LIMITED LIABILITY COMPANY, WILMINGTON, US

Effective date: 20120615

Ref document number: 1604401

Country of ref document: EP

Owner name: SEONG CAPITAL LTD. LIMITED LIABILITY COMPANY, US

Free format text: FORMER OWNER: NXP B.V., EINDHOVEN, NL

Effective date: 20120529

R082 Change of representative

Ref document number: 1604401

Country of ref document: EP

Representative=s name: RICHTER WERDERMANN GERBAULET HOFMANN, DE

Effective date: 20120529

Ref document number: 1604401

Country of ref document: EP

Representative=s name: RICHTER WERDERMANN GERBAULET HOFMANN, DE

Effective date: 20120615