DE60128656T2 - Mehrschichtige leiterplatte und verfahren zu ihrer herstellung - Google Patents

Mehrschichtige leiterplatte und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE60128656T2
DE60128656T2 DE60128656T DE60128656T DE60128656T2 DE 60128656 T2 DE60128656 T2 DE 60128656T2 DE 60128656 T DE60128656 T DE 60128656T DE 60128656 T DE60128656 T DE 60128656T DE 60128656 T2 DE60128656 T2 DE 60128656T2
Authority
DE
Germany
Prior art keywords
layer
chip
circuit board
printed circuit
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60128656T
Other languages
English (en)
Other versions
DE60128656D1 (de
Inventor
H. Ogaki-kita-kojou Ibiden Co. SAKAMOTO
T. Ogaki-kita-kojou Ibiden Co. SUGIYAMA
D. Ogaki-kita-kojou WANG
T. Ogaki-kita-kojou Ibi-gun KARIYA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Application granted granted Critical
Publication of DE60128656D1 publication Critical patent/DE60128656D1/de
Publication of DE60128656T2 publication Critical patent/DE60128656T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

  • Technischer Bereich der Erfindung
  • Die vorliegende Erfindung betrifft eine mehrschichtige Leiterplatte mit zusammengesetzten oder Aufbauschichten und betrifft insbesondere eine mehrschichtige Leiterplatte, die elektronische Bauelemente, wie etwa einen IC-Chip, aufweist, und ein Herstellungsverfahren für eine mehrschichtige Leiterplatte.
  • Hintergrund der Erfindung
  • Ein IC-Chip wird durch ein Montageverfahren, wie etwa ein Drahtkontaktierungsverfahren, ein TAB-Verfahren oder ein Flip-Chip-Kontaktierungsverfahren, mit einer Leiterplatte verbunden.
  • In dem Drahtkontaktierungsverfahren wird ein IC-Chip mit einer Leiterplatte durch Klebstoff oder ähnliches chipkontaktiert, die Kontaktflecken der Leiterplatte werden durch Drähte, wie etwa metallische Drähte, mit den Kontaktflecken des IC-Chips verbunden, und dann wird ein Dichtungsharz, wie etwa ein wärmeaushärtendes Harz oder ein Thermoplastharz, aufgebracht, um den IC-Chip und den Draht zu schützen.
  • In dem TAB-Verfahren werden Drähte, auf die als Anschlußdrähte Bezug genommen wird, in dem Block durch ein Lot oder etwas ähnliches verbunden, und dann werden die Bumps eines IC-Chips und die Kontaktflecken einer Leiterplatte durch ein Harz abgedichtet.
  • In dem Flip-Chip-Verfahren werden die Kontaktflecken eines IC-Chip durch Durchgangsbumps mit den Kontaktflecken einer Leiterplatte verbunden, und die Lücken zwischen den Bumps und den jeweiligen Kontaktflecken werden mit einem Harz gefüllt.
  • In jedem dieser Montageverfahren werden der IC-Chip und die Leiterplatte jedoch für die Verbindung untereinander durch Anschlußdrahtelemente (Drähte, Anschlußdrähte oder Bumps) miteinander verbunden. Diese Anschlußdrahtelemente neigen dazu, abgetrennt und erodiert zu werden, was dazu führt, daß die Verbindung der Leiterplatte mit dem IC-Chip abgetrennt wird, oder Betriebsstörungen verursacht.
  • Außerdem wird in jedem dieser Montageverfahren ein abdichtendes Thermoplastharz, wie etwa ein Epoxidharz, verwendet, um den IC-Chip zu schützen. Wenn jedoch zum Zeitpunkt des Füllens mit Harz Blasen enthalten sind, dann werden die Anschlußdrahtelemente unterbrochen, die IC-Kontaktflecken werden erodiert, und die Zuverlässigkeit des IC-Chips wird aufgrund der Blasen verschlechtert. Um den IC-Chip oder etwas ähnliches mit einem thermoplastischen Harz abzudichten, ist es erforderlich, entsprechend den jeweiligen Bauelementen der Leiterplatte Harzfüllkolben und metallische Formen zu erzeugen. Ferner ist es im Fall der Verwendung eines wärmeaushärtenden Harzes notwendig, ein wärmeaushärtendes Harz in Anbetracht der Materialien der Anschlußdrahtelemente, eines Lötstopplacks und ähnlichem auszuwählen, wodurch ungünstigerweise eine Kostenerhöhung verursacht wird.
  • Die Veröffentlichung "A High-speed, High-density Multiprocessing Module Made with the General Electric Highdensity Interconnect Technology", Gdula M. et al., Digital Signal Processing, Academic Press, Orlando, Fl, USA, Bd. 2, Nr.4, 1. Oktober 1992 (1.10.1992), Seiten 247–251, offenbart ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte, die ein eingebettetes elektronisches Bauelement aufweist.
  • Die vorliegende Erfindung wurde gemacht, um die weiter oben dargelegten Probleme zu lösen. Es ist eine Aufgabe der vorliegenden Erfindung, eine mehrschichtige Leiterplatte, die ohne Verwendung eines Drahtanschlußelements mit einem IC-Chip elektrisch verbunden werden kann, und ein Herstellungsverfahren für die mehrschichtige Leiterplatte vorzuschlagen.
  • Nachdem sich die Erfinder der vorliegenden Erfindung intensiven Studien der mehrschichtigen Leiterplatte gewidmet haben, haben sie schließlich eine Struktur entworfen, die fähig ist, eine mehrschichtige Leiterplatte mit einem IC-Chip zu verbinden, ohne Anschlußdrähte und ein Dichtungsharz zu verwenden, indem sie Öffnungsabschnitte, Durchgangslöcher und Ausbohrungsabschnitte in dem Harzisoliersubstrat bereitstellen, um dadurch ein elektronisches Bauelement, wie etwa einen IC-Chip, im voraus aufzunehmen, mehrere Zwischenlagen-Isolierschichten aufbauen, durch Fotoätzen oder mit einem Laser Durchkontaktierungslöcher auf den Chipkontaktflecken des IC-Chips bereitstellen, Leiterschaltungen, die als leitende Schichten wirken, ausbilden und ferner die Zwischenlagen-Isolierschichten und die leitenden Schichten wiederholt bereitstellen, um dadurch die mehrschichtige Leiterplatte bereitzustellen.
  • Außerdem haben die Erfinder der vorliegenden Erfindung eine Struktur zum Montieren eines elektronischen Bauelements, wie etwa eines IC-Chips, auf der Oberflächenschicht der mehrschichtigen Leiterplatte entworfen, indem sie Öffnungsabschnitte, Durchgangslöcher und Ausbohrungsabschnitte in dem Harzisoliersubstrat bereitstellen, um dadurch ein elektronisches Bauelement, wie etwa einen IC-Chip, im voraus darin aufzunehmen, Zwischenlagen-Isolierschichten aufbauen, durch Fotoätzen oder mit einem Laser Durchkontaktierungslöcher auf den Chipkontaktflecken des IC-Chips bereitstellen, dann Leiterschaltungen, die als leitende Schichten wirken, ausbilden und ferner die Zwischenlagen-Harzisolierschichten und die leitenden Schichten wiederholt bereitstellen. Mit dieser Struktur ist es möglich, die mehrschichtige Leiterplatte elektrisch mit dem IC-Chip zu verbinden, ohne Anschlußdrähte zu verwenden. Es ist auch möglich, die elektronischen Bauelemente, wie etwa den IC-Chip, mit verschiedenen Funktionen zu montieren und eine mehrschichtige Leiterplatte mit umfangreicherer Funktion zu erhalten. Um genau zu sein, wird ein Cache-Speicher als der in der Platine enthaltene IC-Chip eingebettet, und ein IC-Chip mit einer Betriebsfunktion wird auf die vordere Oberfläche der mehrschichtigen Leiterplatte montiert, wodurch es möglich ist, den IC-Chip und den Cache-Speicher in nächster Nähe anzuordnen, während der Cache-Speicher mit einer geringen Ausbeute und der IC-Chip getrennt hergestellt werden.
  • Nachdem die Erfinder der vorliegenden Erfindung sich den intensiven Studien gewidmet haben, haben sie ferner die Bereitstellung von Öffnungsabschnitten, Durchgangslöchern und Ausbohrungsabschnitten in dem Harzisoliersubstrat, um dadurch ein elektronisches Bauelement, wie etwa einen IC-Chip, im voraus aufzunehmen, und das Ausbilden einer Übergangsschicht konzipiert, die aus einer mindestens zweischichtigen Struktur auf dem Chipkontaktfleck des IC-Chips besteht. Eine Zwischenlagen-Isolierschicht wird auf der Übergangsschicht bereitgestellt, und ein Durchkontaktierungsloch wird durch Fotoätzen oder mit einem Laser auf einem Durchkontaktierungsloch bereitgestellt, das die Übergangsschicht des IC-Chips ist, und eine als eine leitende Schicht dienende Leiterschaltung wird bereitgestellt. Danach werden die Zwischenlagen-Isolierschichten und die leitenden Schichten wiederholt aufgebaut, und eine mehrschichtige Leiterplatte wird bereitgestellt, wodurch es ermöglicht wird, die mehrschichtige Leiterplatte mit dem IC-Chip elektrisch zu verbinden, ohne ein Dichtungsharz und Anschlußdrähte zu verwenden. Da die Übergangsschicht auf dem IC-Chipabschnitt ausgebildet wird, wird der IC-Chipabschnitt ferner verflacht. Folglich wird die obere Zwischenlagen-Isolierschicht abgeflacht, und ihre Dicke wird gleichmäßig. Ferner ermöglicht es die Übergangsschicht, im Fall der Ausbildung des Durchkontaktierungslochs auf der oberen Schicht die Formstabilität aufrechtzuerhalten.
  • Die Gründe für die Bereitstellung der Übergangsschicht auf dem Kontaktfleck des IC-Chips sind wie folgt. Erstens wird die Ausrichtung zur Zeit der Bildung der Durchkontaktierungslöcher schwierig, wenn der Chipkontaktfleck einen feinen Teilungsabstand und eine kleine Größe bekommt. Deswegen wird die Ausrichtung durch Bereitstellen einer Übergangsschicht erleichtert. Wenn die Übergangsschicht bereitgestellt wird, können Aufbauschichten selbst bei einem Chipkontaktflecken-Teilungsabstand von 150 µm oder weniger und einer Kontaktfleckengröße von 20 µm oder weniger stabil ausgebildet werden. Wenn das Durchkontaktierungsloch in der Zwischenlagen-Isolierschicht mit dem Chipkontaktfleck, auf dem die Übergangsschicht nicht ausgebildet ist, ausgebildet wird und der Durchmesser des Durchkontaktierungslochs größer als der Durchmesser des Chipkontaktflecks ist, dann wird eine Polyimidschicht, die als die Schutzschicht der Oberfläche des Chipkontaktflecks dient, zum Zeitpunkt der Entfernung des Rückstands auf dem Boden des Durchkontaktierungslochs und Aufrauhen der Oberfläche der Zwischenlagen-Harzisolierschicht aufgelöst und beschädigt. Wenn andererseits ein Laser angewendet wird und der Durchkontaktierungslochdurchmesser größer als der Durchmesser des Chipkontaktflecks ist, wird eine Polyimidschicht (oder eine Schutzschicht der IC) von dem Laser beschädigt. Wenn außerdem der Chipkontaktfleck des IC-Chips sehr klein ist und der Durchmesser des Durchkontaktierungslochs größer als die Größe des Chipkontaktflecks ist, dann wird die Positionierung selbst mit Fotoätzen oder Laser ziemlich schwierig und zwischen dem Chipkontaktfleck und dem Durchkontaktierungsloch treten Verbindungsfehler auf.
  • Durch Bereitstellen der Übergangsschicht auf dem Chipkontaktfleck ist es im Gegensatz dazu möglich, die Verbindung des Durchkontaktierungslochs auf dem Chipkontaktfleck selbst bei einem Chipkontaktfleck-Teilungsabstand von 150 µm oder weniger und einer Kontaktfleckengröße von 20 µm oder weniger sicherzustellen, wodurch die Verbindung zwischen dem Kontaktfleck und dem Durchkontaktierungsloch und die Zuverlässigkeit verbessert werden. Außerdem wird durch Einfügen der Übergangsschicht mit einem größeren Durchmesser auf dem Kontaktfleck des IC-Chips die Befürchtung beseitigt, daß der Schutzfilm des Chipkontaktflecks und der IC aufgelöst und beschädigt werden, wenn der Schutzfilm in späteren Schritten, wie etwa einem Reinigungs- und Metallisierungsschritten oder beim Durchführen verschiedener Glühschritte in eine Säure oder Ätzlösung eingetaucht wird.
  • Die mehrschichtige Leiterplatte selbst erfüllt die Funktionen. In einigen Fällen können BGAs, Lotbumps bzw. Lötkontakthügel oder PGAs (leitende Anschlußstifte) bereitgestellt werden, um mit einer Hauptplatine oder einer Aufsteckplatine, die eine externe Platine ist, zu verbinden, um als ein Baugruppensubstrat für eine Halbleitervorrichtung zu wirken. Mit diesem Aufbau können die Verdrahtungslänge und die Schleifeninduktivität im Vergleich zu dem Fall, in dem die mehrschichtige Verdrahtungsplatte mit einem herkömmlichen Montageverfahren mit der externen Platine verbunden wird, verringert werden.
  • Nun wird die in der vorliegenden Erfindung definierte Übergangsschicht beschrieben.
  • Die Übergangsschicht bedeutet eine Mittlungsschicht, die auf einem Zwischenabschnitt bereitgestellt wird, um den IC-Chip, der ein Halbleiterelement ist, ohne ein herkömmliches IC-Chip-Montageverfahren zu verwenden, direkt mit der Leiterplatte zu verbinden. Die Übergangsschicht ist dadurch gekennzeichnet, daß sie aus zwei oder mehr metallischen Schichten gebildet wird oder daß sie größer als der Chipkontaktfleck des IC-Chips, der das Halbleiterelement ist, gemacht wird. Die derart gekennzeichnete Übergangsschicht ermöglicht auf diese Weise die Verbesserung der elektrischen Verbindung und der wesentlichen Positionierungseigenschaften und der Durchkontaktierungslochverarbeitung mittels Laser oder Fotoätzen, ohne den Chipkontaktfleck zu beschädigen. Dies kann das Einbetten und die Aufnahme des IC-Chips in der Leiterplatte und das Verbinden des IC-Chips mit der Leiterplatte sicherstellen. Dies ermöglicht auch, daß eine metallische Schicht, die als die leitende Schicht der Leiterplatte dient, direkt auf der Übergangsschicht ausgebildet wird. Zum Beispiel ist die leitende Schicht das Durchkontaktierungsloch der Zwischenlagen-Harzisolierschicht oder ein Durchgangsloch auf dem Substrat.
  • Als ein Harzsubstrat zum Aufnehmen elektronischer Bauelemente, wie etwa des IC-Chips, darin wird in der vorliegenden Erfindung ein Substrat verwendet, das durch Aufbauen von mit einem Harz imprägnierten Faserplatten erhalten wird, oder ein Glasepoxidharz, das durch Imprägnieren eines Epoxidharzes, eines BT-Harzes, eines Phenolharzes oder etwas ähnlichem in eine Verstärkung oder ein Kernmaterial, wie etwa Glasepoxidharz erhalten wird. Ein gewöhnliches Harzsubstrat, das für die Leiterplatte verwendet wird, kann verwendet werden. Alternativ können ein zweiseitig verkupfertes Laminat, eine einseitige Platte, eine Harzplatte ohne eine metallische Schicht oder eine Harzschicht verwendet werden. Wenn das Harz auf 350°C oder höher erwärmt wird, wird das Harz jedoch aufgelöst und kohlenstoffhaltig. Ferner kann für das Substrat keine Keramik verwendet werden, da sie in der äußeren Verarbeitbarkeit schlechter ist.
  • Der IC-Chip wird durch einen Klebstoff oder ähnliches mit einem Harzisoliersubstrat, wie etwa einem Kernsubstrat, verbunden, in welchem ein Hohlraum als eine Ausbohrung, ein Durchgangsloch oder eine Öffnung zum Aufnehmen eines elektronischen Bauelements, wie etwa eines IC-Chips, ausgebildet ist.
  • Die gesamte Oberfläche des Kernsubstrats einschließlich des IC-Chips wird einer Abscheidung, einem Sputterprozeß oder ähnlichem unterzogen, wodurch eine leitende metallische Schicht (oder erste Dünnfilmschicht) auf der gesamten Oberfläche ausgebildet wird. Das verwendete Metall kann Zinn, Chrom, Titan, Nickel, Zink, Kobalt, Gold, Kupfer oder ähnliches sein. Die Dicke der leitenden Metallschicht ist bevorzugt zwischen 0,001 und 2,0 µm. Wenn die Dicke kleiner als 0,001 µm ist, kann die leitende Metallschicht nicht gleichmäßig auf der gesamten Oberfläche bereitgestellt werden. Es ist schwierig, eine leitende Metallschicht mit einer Dicke über 2,0 µm auszubilden, und selbst wenn sie ausgebildet wird, erhöht die Schicht die Vorteile nicht. Die Dicke liegt besonders bevorzugt zwischen 0,01 und 1,0 µm. Wenn Chrom verwendet wird, beträgt die Dicke vorzugsweise 0,1 µm.
  • Die erste Dünnfilmschicht bedeckt den Chipkontaktfleck, wodurch ermöglicht wird, das Haftvermögen der Übergangsschicht und des IC-Chips an einer Grenzfläche mit dem Chipkontaktflecken zu verbessern. Ferner ist es durch Abde cken des Chipkontaktflecks mit einem derartigen Metall möglich, das Eintreten von Feuchtigkeit in die Grenzfläche zu verhindern, die Auflösung und Erosion des Chipkontaktflecks zu verhindern und die Zuverlässigkeit zu verbessern. Außerdem ermöglicht die erste Dünnfilmschicht die Verbindung zwischen der mehrschichtigen Leiterplatte und dem IC-Chip mit einem Montageverfahren ohne die Verwendung von Anschlußdrähten. Wenn Chrom, Nickel oder Titan verwendet werden, ist es möglich, das Eintreten von Feuchtigkeit in die Grenzfläche zu verhindern, und es wird ein hervorragendes Metallhaftvermögen sichergestellt. Die Dicke von Chrom, Titan oder ähnlichem wird derart festgelegt, daß die Sputterschicht nicht bricht und das Haftvermögen zwischen dem Metall und der oberen Schicht sichergestellt wird. Unter Bezug auf eine Positionierungsmarkierung auf dem IC-Chip wird auf dem Kernsubstrat eine Positionierungsmarkierung ausgebildet.
  • Die zweite Dünnfilmschicht wird durch Sputtern, Abscheidung oder stromloses Metallisieren auf der ersten Dünnfilmschicht ausgebildet. Nickel, Kupfer, Gold, Silber und ähnliches sind Beispiele für das verwendete Metall. Die Verwendung von Kupfer wird bevorzugt, weil es geeignete wesentliche elektrische Eigenschaften hat und wirtschaftlich ist, und eine in einem späteren Schritt ausgebildete Verdickungsschicht besteht hauptsächlich aus Kupfer.
  • Der Grund für die Bereitstellung der zweiten Dünnfilmschicht ist, daß die erste Dünnfilmschicht allein keinen Galvanisierungsanschlußdraht bereitstellen kann, um eine später zu beschreibende Verdickungsschicht bereitzustellen. Die zweite Dünnfilmschicht 36 wird als ein Verdickungsanschlußdraht verwendet. Die Dicke der zweiten dünnen Schicht ist bevorzugt 0,01 bis 5 µm. Wenn die Dicke kleiner als 0,01 µm ist, kann die zweite Dünnfilmschicht nicht als ein Anschlußdraht wirken. Wenn die Dicke 5 µm übersteigt, wird die untere erste Dünnfilmschicht weiter gelöst, wodurch Lücken erzeugt werden, Feuchtigkeit neigt dazu, in die Grenzflächen einzutreten, und die Zuverlässigkeit verschlechtert sich während des Ätzens.
  • Die zweite Dünnfilmschicht wird durch stromloses Metallisieren oder Galvanisieren verdickt. Die Art eines ausgebildeten Metalls ist beispielsweise Kupfer, Nickel, Gold, Silber, Zink, Eisen oder ähnliches. Bevorzugt wird zum Galvanisieren Kupfer verwendet, weil Kupfer geeignete wesentliche elektrische Eigenschaften hat, wirtschaftlich ist, die Festigkeit und strukturelle Widerstandsfähigkeit der Übergangsschicht hat und eine in einem späteren Schritt aufzubauende Leiterschicht hauptsächlich aus Kupfer besteht. Die Dicke der zweiten Dünnfilmschicht ist bevorzugt 1 bis 20 µm. Wenn die Dicke kleiner als 1 µm ist, verschlechtert sich die Zuverlässigkeit der Verbindung mit dem oberen Durchkontaktierungsloch. Wenn die Dicke 20 µm übersteigt, tritt während des Ätzens eine Unterätzung auf, und dadurch werden Lücken in der Grenzfläche zwischen der ausgebildeten Übergangsschicht und dem Durchkontaktierungsloch gebildet. In manchen Fällen kann die erste Dünnfilmschicht direkt metallisiert werden, um die Schicht zu verdicken, oder es können mehrere Schichten bereitgestellt werden.
  • Danach wird unter Bezug auf die Positionierungsmarkierung auf dem Kernsubstrat ein Ätzresist bzw. Ätzabdecklack ausgebildet, eine Belichtung und Entwicklung werden durchgeführt, um die Abschnitte des Metalls, außer den der Übergangsschicht, zu belichten, und dann wird eine Ätzung durchgeführt, wodurch eine Übergangsschicht ausgebildet wird, die aus der ersten Dünnfilmschicht, der zweiten Dünnfilmschicht und einer Verdickungsschicht auf dem Chipkontaktfleck des IC-Chips besteht.
  • Im Fall der Ausbildung einer Übergangsschicht durch ein subtraktives Verfahren wird eine dünne Metallschicht durch stromloses Metallisieren oder Galvanisieren verdickt. Die Art des metallisierten Elements, das ausgebildet werden soll, ist beispielsweise Kupfer, Nickel, Gold, Silber, Zink, Eisen oder ähnliches. Es wird bevorzugt, Kupfer zu verwenden, weil Kupfer geeignete wesentliche elektrische Eigenschaften hat und wirtschaftlich ist und eine später auszubildende leitende Aufbauschicht hauptsächlich aus Kupfer be steht. Die Dicke ist bevorzugt im Bereich von 1 bis 20 µm.
  • Wenn die Dicke den Bereich überschreitet, tritt während des Ätzens eine Unterätzung auf, und in der Grenzfläche zwischen der Übergangsschicht und dem Durchkontaktierungsloch, das ausgebildet werden soll, können Lücken erzeugt werden. Danach wird ein Ätzresist ausgebildet, eine Belichtung und Entwicklung werden in dem Metallabschnitt, außer dem der Übergangsschicht, durchgeführt, wodurch eine Übergangsschicht auf dem Kontaktfleck des IC-Chips ausgebildet wird.
  • Wie weiter oben dargelegt, haben die Erfinder der vorliegenden Erfindung das Aufnehmen eines IC-Chips in ein Baugruppensubstrat konzipiert, indem der IC-Chip in einer in dem Kernsubstrat ausgebildeten Vertiefung enthalten ist und eine Zwischenlagen-Harzisolierschicht und eine leitende Schaltung auf dem Kernsubstrat aufgebaut werden.
  • Gemäß diesem Verfahren wird auf der gesamten Oberfläche des Kernsubstrats, das den IC-Chip enthält, eine metallische dünne Schicht ausgebildet, um den Kontaktflecken des IC-Chips zu bedecken oder zu schützen, oder in manchen Fällen eine Übergangsschicht auf dem Kontaktflecken zu bilden, wodurch der Kontaktfleck elektrisch mit dem Durchkontaktierungsloch der Zwischenlagen-Harzisolierschicht verbunden wird.
  • Da die dünne Metallschicht jedoch auf der gesamten Oberfläche ausgebildet wird, wird eine auf dem IC-Chip ausgebildete Positionierungsmarkierung verdeckt, und eine Maske, auf welcher Verdrahtungen aufgezeichnet sind, oder eine Laservorrichtung können relativ zu dem Substrat nicht positioniert werden. Deswegen wird angenommen, daß ein Positionierungsfehler zwischen dem Kontaktfleck auf dem IC-Chip und dem Durchkontaktierungsloch auftritt und daß die elektrische Verbindung zwischen dem Kontaktfleck und dem Durchkontaktierungsloch nicht hergestellt werden kann.
  • Die vorliegende Erfindung wurde gemacht, um die weiter oben dargelegten Probleme zu lösen. Es ist eine andere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte vorzuschlagen, das fähig ist, einen in der mehrschichtigen Leiterplatte enthaltenen IC-Chip passend anzuschließen.
  • Die Aufgaben der Erfindung werden durch die mehrschichtige Leiterplatte und das Verfahren, die in den Patentansprüchen definiert sind, gelöst.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
  • 2 ist ein Diagramm, das ein Verfahren zur Herstellung der mehrschichtigen Leiterplatte in der ersten Ausführungsform zeigt;
  • 3 ist ein Diagramm, das ein Verfahren zur Herstellung der mehrschichtigen Leiterplatte in der ersten Ausführungsform zeigt;
  • 4 ist ein Diagramm, das ein Verfahren zur Herstellung der mehrschichtigen Leiterplatte in der ersten Ausführungsform zeigt;
  • 5 ist ein Diagramm, das ein Verfahren zur Herstellung der mehrschichtigen Leiterplatte in der ersten Ausführungsform zeigt;
  • 6 ist eine Querschnittansicht der mehrschichtigen Leiterplatte in der ersten Ausführungsform;
  • 7(A) ist eine Zeichnung, die eine vergrößerte in 3(A) gezeigte Übergangsschicht zeigt, 7(B) ist ein von B in 7(A) aus gesehenes Diagramm, und 7(C), (D) und (E) sind erläuternde Ansichten für Modifikationen der Übergangsschicht;
  • 8(A) ist eine perspektivische Ansicht der mehrschichtigen Leiterplatte in der ersten Ausführungsform, und 8(B) ist eine erläuternde teilweise vergrößerte Ansicht der mehrschichtigen Leiterpatte;
  • 9(A) ist eine perspektivische Ansicht einer mehrschichtigen Leiterplatte in der ersten Modifikation der ersten Ausführungsform, und 9(B) ist eine erläuternde teilweise vergrößerte Ansicht der mehrschichtigen Leiterplatte;
  • 10 ist eine Querschnittansicht einer Leiterplatte in der zweiten Modifikation der ersten Ausführungsform;
  • 11 ist eine Querschnittansicht einer Leiterplatte in der dritten Modifikation der ersten Ausführungsform;
  • 12 ist eine Querschnittansicht einer mehrschichtigen Leiterplatte in der vierten Modifikation der ersten Ausführungsform;
  • 13 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der zweiten Ausführungsform zeigt;
  • 14 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der zweiten Ausführungsform zeigt;
  • 15 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der zweiten Ausführungsform zeigt;
  • 16 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der zweiten Ausführungsform zeigt;
  • 17 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der zweiten Ausführungsform zeigt;
  • 18 ist eine Querschnittansicht der mehrschichtigen Leiterplatte in der zweiten Ausführungsform;
  • 19(A) ist ein Grundriß eines in 13(D) gezeigten Kernsubstrats, und 19(B) ist ein Grundriß von 13(E);
  • 20(A) ist ein Grundriß des Kernsubstrats, bevor ein Fotomaskenfilm montiert ist, und 20(B) ist ein Grundriß des Kernsubstrats in einem Zustand, in dem der Fotomaskenfilm montiert ist;
  • 21 ist eine Querschnittansicht einer mehrschichtigen Leiterplatte in der ersten Modifikation der zweiten Ausführungsform;
  • 22 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der dritten Ausführungsform zeigt;
  • 23 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der dritten Ausführungsform zeigt;
  • 24 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der dritten Ausführungsform zeigt;
  • 25 ist ein Diagramm, das ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte in der dritten Ausführungsform zeigt;
  • 26 ist eine Querschnittansicht der mehrschichtigen Leiterplatte in der dritten Ausführungsform;
  • 27(A) ist eine vergrößerte erläuternde Ansicht für einen in 22(C) gezeigten Chipkontaktfleckenabschnitt, 27(B) ist eine vergrößerte erläuternde Ansicht für einen in 23(A) gezeigten Chipkontaktfleckenabschnitt, und 27(C) ist eine vergrößerte erläuternde Ansicht für einen in 24(A) gezeigten Chipkontaktfleckenabschnitt;
  • 28 ist eine Querschnittansicht einer mehrschichtigen Leiterplatte in der ersten Modifikation der dritten Ausführungsform;
  • 29(A), (B) und (C) sind Zeichnungen, die einen vergrößerten Kontaktfleckenabschnitt in der ersten Modifikation der dritten Ausführungsform zeigen, wobei 29(A) einen Zustand vor einem Oxidschicht-Entfernungsprozeß zeigt, 29(B) einen Zustand nach dem Oxidschicht-Entfernungsprozeß zeigt und 29(C) einen Zustand zeigt, nachdem auf einem Chipkontaktfleck eine Übergangschicht ausgebildet wurde.
  • Beste Technik zum Implementieren der Erfindung
  • Die Ausführungsformen der vorliegenden Erfindung werden nachstehend unter Bezug auf die Zeichnungen beschrieben.
  • [Erste Ausführungsform]
  • Zuerst wird der Aufbau einer mehrschichtigen Leiterplatte gemäß der ersten Ausführungsform der vorliegenden Erfindung unter Bezug auf 6, die den Querschnitt einer mehrschichtigen Leiterplatte 10 zeigt, beschrieben.
  • Wie in 6 gezeigt, besteht die mehrschichtige Leiterplatte 10 aus einem Kernsubstrat 30, in dem ein IC-Chip 20 enthalten ist, einer Zwischenlagen-Harzisolierschicht 50 und einer Zwischenlagen-Harzisolierschicht 150. Auf der Zwischenlagen-Harzisolierschicht 50 sind Durchkontaktierungslöcher 60 und Leiterschaltungen 58 ausgebildet. Auf der Zwischenlagen-Harzisolierschicht 150 sind Durchkontaktierungslöcher 160 und Leiterschaltungen 158 ausgebildet.
  • Der IC-Chip 20 ist mit einer Passivierungsschicht 22 bedeckt, und in den Öffnungen der Passivierungsschicht 22 sind Chipkontaktflecken 24 die jeweils einen Eingangs-/Ausgangsanschluß bilden, bereitgestellt. Auf jedem Chipkontaktfleck 24 aus Aluminium ist eine Übergangsschicht 38 ausgebildet. Die Übergangsschicht 38 besteht aus drei Schichten aus der ersten Dünnfilmschicht 33, der zweiten Dünnfilmschicht 36 und einer Verdickungsschicht 37.
  • Auf der Zwischenlagen-Harzisolierschicht 150 ist ein Lötstopplackschicht 70 vorgesehen. BGAs zum Verbinden mit einem externen Substrat, wie etwa einer Aufsteckplatine oder einer Hauptplatine, die in 6 nicht gezeigt ist, sind auf den Leiterschaltungen 158 jeweils unter den Öffnungen 71 der Lötstopplackschicht 70 vorgesehen.
  • In der mehrschichtigen Leiterplatte 10 in der ersten Ausführungsform wird der IC-Chip 20 in voraus in dem Kernsubstrat 30 aufgenommen, und die Übergangsschicht 38 wird auf jedem Chipkontaktflecken 24 des IC-Chips 20 bereitgestellt. Dadurch ist es möglich, den IC-Chip mit der mehrschichtigen Leiterplatte (oder dem Baugruppensubstrat) elektrisch zu verbinden, ohne Anschlußdrahtelemente oder ein Dichtungsharz zu verwenden. Da auf dem IC-Chipabschnitt ferner die Übergangsschichten 38 ausgebildet werden, wird der IC-Chipabschnitt abgeflacht, und die obere Zwischenlagen-Harzisolierschicht 50 wird daher abgeflacht, um dadurch eine gleichmäßige Schichtdicke bereitzustellen. Aufgrund der Übergangsschichten ist es ferner möglich, die Formstabilität selbst dann aufrechtzuerhalten, wenn die in der oberen Schicht bereitgestellten Durchkontaktierungslöcher 60 ausgebildet werden.
  • Außerdem ist es durch Bereitstellen der Übergangsschichten 38 aus Kupfer auf den jeweiligen Chipkontaktflecken 24 möglich, selbst nachdem die mehrschichtige Leiterplatte in einem späteren Schritt mit einer Säure, einem Oxidationsmittel oder einer Ätzlösung getränkt wird oder verschiedene Glühschritte durchgeführt werden, zu verhindern, daß die Chipkontaktflecken 24 entfärbt oder gelöst werden. Auf diese Weise können die wesentliche Verbindungseigenschaft zwischen den Chipkontaktflecken des IC-Chips und den Durchkontaktierungslöchern und die Zuverlässigkeit verbessert werden. Außerdem ist es durch Einfügen der Übergangsschichten 38 mit einem jeweiligen Durchmesser von 60 µm oder mehr auf den jeweiligen Chipkontaktflecken 24 mit einem jeweiligen Durchmesser von etwa 40 µm möglich, die Verbindung der Durchkontaktierungslöcher mit einem jeweiligen Durchmesser von 60 µm oder mehr sicherzustellen.
  • Als nächstes wird unter Bezug auf 1 bis 5 ein Herstellungsverfahren für die mehrschichtige Leiterplatte, die weiter oben unter Bezug auf 6 beschrieben wurde, beschrieben.
    • (1) Zuerst wird ein Isolierharzsubstrat (oder Kernsubstrat) 30 in das Faserplatten, die jeweils ein Kernmaterial aus Glasgewebe oder ähnlichem haben und mit einem Harz, wie etwa Epoxidharz imprägniert aufgebaut sind, als ein Ausgangsmaterial verwendet (siehe 1(A)). Dann wird auf einer Seite des Kernsubstrats 30 durch Ausbohren eine Vertiefung 32 zum Aufnehmen eines IC-Chips ausgebildet (siehe 1(B)). Während die Vertiefung durch Ausbohren darin bereitgestellt wird, ist es auch möglich, ein Kernsubstrat mit einem Aufnahmeabschnitt auszubilden, indem ein Isolierharzsubstrat mit einem Öffnungsabschnitt und ein Isolierharzsubstrat ohne Öffnung auflaminiert werden.
    • (2) Dann wird unter Verwendung einer Druckvorrichtung ein Klebstoffmaterial 34 auf die Vertiefung 32 aufgetragen. Zu diesem Zeitpunkt kann anstelle des Auftragens ein Vergießen ausgeführt werden. Dann wird ein IC-Chip 20 auf das Klebstoffmaterial 34 montiert (siehe 1(C)).
    • (3) Dann wird die obere Oberfläche des IC-Chips 20 vertieft oder eingedrückt, um den IC-Chip 20 dadurch vollständig in der Vertiefung 32 aufzunehmen (siehe 1(D)). Dadurch kann das Kernsubstrat 30 geglättet werden.
    • (4) Danach wird die gesamte Oberfläche des Kernsubstrats 30, das den IC-Chip 20 darin enthält, einer Abscheidung oder einem Sputterprozeß unterzogen, um auf der ganzen Oberfläche die leitende erste Dünnfilmschicht 33 auszubilden (2(A)). Ein verwendetes Metall kann Zinn, Chrom, Titan, Nickel, Zink, Kobalt, Gold oder Kupfer sein. Nickel, Chrom oder Titan sind besonders bevorzugt, weil sie fähig sind, das Eintreten von Feuchtigkeit in eine Grenzfläche zu unterdrücken, für die Dünnschichtbildung geeignet sind und geeignete wesentliche elektrische Eigenschaften haben. Die Dicke der ersten Dünnfilmschicht 33 ist bevorzugt 0,001 bis 2,0 µm, besonders bevorzugt 0,01 bis 1,0 µm. Im Fall von Chrom ist die Dicke bevorzugt 0,1 µm.
  • Der Chipkontaktfleck 24 wird mit der ersten Dünnfilmschicht 33 bedeckt, wodurch es ermöglicht wird, das Haftvermögen der Übergangsschicht und des IC-Chips an der Grenzfläche zu dem Chipkontaktfleck 24 zu verbessern. Auch ist es durch Abdecken des Chipkontaktflecks 24 mit dem Metall möglich, zu verhindern, daß Feuchtigkeit in die Grenzfläche eintritt, um die Auflösung und Erosion des Chipkontaktflecks zu verhindern und die Zuverlässigkeit zu verbessern. Ferner ermöglicht die erste Dünnfilmschicht 33, daß der Chipkontaktfleck durch ein Montageverfahren ohne die Verwendung eines Anschlußdrahts mit dem IC-Chip verbunden wird. Wenn hier Chrom, Titan oder Nickel verwendet werden, ist es möglich, das Eintreten von Feuchtigkeit in die Grenzfläche zu verhindern und ein hohes Metallhaftvermögen sicherzustellen.
    • (5) Die zweite Dünnfilmschicht 36 wird durch Sputtern, Abscheidung oder stromloses Metallisieren auf der ersten Dünnfilmschicht 33 ausgebildet (2(B)). Ein hier verwendetes Metall kann Nickel, Kupfer, Gold oder Silber sein. Kupfer wird bevorzugt, weil das Kupfer gute elektrische Eigenschaften hat und wirtschaftlich ist und weil eine in einem späteren Schicht auszubildende Aufbauschicht hauptsächlich aus Kupfer besteht.
  • Der Grund für die Bereitstellung der zweiten Dünnfilmschicht ist, daß ein Galvanisierungsanschlußdraht zum Ausbilden einer Verdickungsschicht, die später beschrieben werden soll, nicht nur mit der ersten Dünnfilmschicht bereitgestellt werden kann. Die zweite Dünnfilmschicht 36 wird als ein Anschlußdraht für die Verdickung verwendet und hat bevorzugt 0,01 bis 5 µm Dicke. Die Dicke ist besser 0,1 bis 3 µm. Die zweite Dünnfilmschicht mit einer derartigen Dicke ist optimal, um die erste Dünnfilmschicht zu bedecken und als ein Anschlußdraht zu dienen. Wenn die Dicke weniger als 0,01μm ist, kann die zweite Dünnfilmschicht nicht als ein Anschlußdraht wirken. Wenn die Dicke 5 µm übersteigt, wird die erste Dünnfilmschicht unter der zweiten Dünnfilmschicht weiter gelöst als die zweite Dünnfilmschicht, und zwischen den ersten und zweiten Dünnfilmschichten werden während des Ätzens Lücken erzeugt. Dies macht das Eintreten von Feuchtigkeit leichter und verschlechtert die Zuverlässigkeit.
  • Eine bevorzugte Kombination der ersten und zweiten Dünnfilmschicht sind Chrom-Kupfer, Chrom-Nickel, Titan-Kupfer, Titan-Nickel oder ähnliches. Diese Kombinationen sind den anderen Kombination im Hinblick auf den Anschluß mit einem Metall und der elektrischen Leitfähigkeit überlegen.
    • (6) Danach wird ein Resist aufgetragen, eine Belichtung und Entwicklung werden durchgeführt, um einen metallisierten Resist 35 bereitzustellen, während auf dem oberen Abschnitt des Chipkontaktflecks des IC-Chips eine Öffnung bereitgestellt wird, und unter den folgenden Bedingungen wird ein Galvanisierungsprozeß ausgeführt, um dadurch eine galvani sierte Schicht (oder Verdickungsschicht) 37 bereitzustellen (2(C)).
    [Galvanisierungslösung]
    Schwefelsäure 2,24 Mol/l
    Kupfersulfat 0,26 Mol/l
    Additiv 19,5 Mol/l
    (Kapalacid HL, hergestellt von Atotech Japan) [Galvanisierungsbedingungen]
    Stromdichte 1 A/dm2
    Dauer 65 Minuten
    Temperatur 22 ± 2°C
  • Nach dem Entfernen des Galvano-Resists 35 werden die stromlos metallisierte zweite Dünnfilmschicht 36 und die erste Dünnfilmschicht 33 unter dem Galvano-Resist 35 weggeätzt, wodurch auf jedem der Chipkontaktflecken 24 des IC-Chips eine Übergangsschicht 38 ausgebildet wird (2(D)).
  • Die Übergangsschicht wird in diesem Fall durch den Galvano-Resist gebildet. Alternativ kann die Übergangsschicht auf jedem Chipkontaktfleck ausgebildet werden, nachdem auf der stromlos metallisierten zweiten Dünnfilmschicht 36 gleichmäßig eine stromlos metallisierte Schicht ausgebildet wurde, ein Ätzresist gebildet wurde, eine Belichtung und Entwicklung durchgeführt wurde, um das Metall, außer dem der Übergangsschicht, freizulegen, und eine Ätzung durchgeführt wurde. Die Dicke der galvanisch aufgebrachten Schicht ist bevorzugt im Bereich von 1 bis 20 µm. Wenn die Dicke den Bereich überschreitet, kann während des Ätzens möglicherweise eine Unterätzung stattfinden, so daß Lücken in der Grenzfläche zwischen der zu bildenden Übergangsschicht und dem Durchkontaktierungsloch erzeugt werden.
    • (7) Dann wird eine Ätzlösung auf das Substrat gesprüht, und die Oberfläche der Übergangsschicht 38 wird geätzt, wodurch eine rauhe Oberfläche 38α gebildet wird (siehe 3(A)).
  • Die rauhe Oberfläche kann auch durch stromloses Metallisieren oder einen Oxidations-Reduktions-Prozeß gebildet werden.
  • 7(A) ist eine vergrößerte Ansicht der in 3(A) gezeigten Übergangsschicht 38. 7(B) ist eine von B in 7(A) aus gesehene Ansicht. Die Übergangsschicht 38 ist eine Dreischichtstruktur, die aus der ersten Dünnfilmschicht 33, der zweiten Dünnfilmschicht 36 und der Verdickungsschicht 37 besteht. Wie in 7(A) gezeigt, wird der Übergang kreisförmig ausgebildet. Es ist auch möglich, die Übergangsschicht nicht kreisförmig, sondern ellipsenförmig, wie in 7(C) gezeigt, rechteckig, wie in 7(D) gezeigt, oder oval, wie in 7(E) gezeigt, auszubilden.
    • (8) Eine wärmeaushärtende Harzlage mit einer Dicke von 50 µm wird auf dem Substrat, das die weiter oben angeführten Schritte durchlaufen hat, durch Vakuumpreßlaminieren bei einem Druck von 5 kg/cm2 ausgebildet, während die Temperatur auf 50 bis 150°C erhöht wird, wodurch eine Zwischenlagen-Harzisolierschicht 50 bereitgestellt wird (siehe 3(B)). Der Vakuumgrad zur Zeit des Vakuumpreßlaminierens ist 10 mmHg.
    • (9) Dann werden unter Verwendung eines CO2-Gaslasers mit einer Wellenlänge von 10,4 µm Durchkontaktierungslochöffnungen 48 mit einem jeweiligen Durchmesser von 80 µm in der Zwischenlagen-Harzisolierschicht 50 unter den folgenden Bedingungen bereitgestellt: Strahldurchmesser von 5 mm, Top-Hat-Modus, Impulsbreite von 5,0 µm, Maskenlochdurchmesser von 0,5 mm und ein Schuß (siehe 3(C)). Unter Verwendung einer Chromsäure werden Harzrückstände in den Öffnungen 48 entfernt. Durch Bereitstellen der Übergangsschicht 38 aus Kupfer auf jedem Chipkontaktfleck 24 ist es möglich, Harzrückstände auf dem Chipkontaktfleck 24 zu verhindern, wodurch die Verbindungseigenschaft zwischen dem Chipkontaktfleck 24 und einem später zu beschreibenden Durchkontaktierungsloch 60 verbessert wird und die Zuverlässigkeit verbessert wird. Außerdem ist es durch Einfügen der Übergangsschicht 38 mit einem Durchmesser von 60 µm oder mehr auf dem Chipkontaktfleck 24 mit einem Durchmesser von etwa 40 µm möglich, die Verbindung der Durchkontaktierungslochöffnung 48 mit einem Durchmesser von 60 µm sicherzustellen. Während die Harzrückstände unter Verwendung einer Permangansäure entfernt werden, kann auch ein Reinigungsprozeß unter Verwendung von Sauerstoffplasma ausgeführt werden.
    • (10) Dann wird das sich ergebende Substrat in ein Oxidationsmittel, wie etwa eine Chromsäure oder eine Permangansäure oder ähnliches, eingetaucht, wodurch auf der Zwischenlagen-Harzisolierschicht 50 eine rauhe Oberfläche 50α bereitgestellt wird (siehe 3(D)). Die rauhe Oberfläche 50α wird bevorzugt im Bereich von 0,05 bis 5 µm gebildet. Zum Beispiel wird das Substrat 5 bis 25 Minuten lang in 50 g/l Natriumpermanganatlösung bei einer Temperatur von 60°C eingetaucht, wodurch eine rauhe Oberfläche 50α von 1 bis 5 µm bereitgestellt wird. Alternativ kann unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVAC JAPAN, Ltd., durch Durchführen eines Plasmaprozesses die rauhe Oberfläche 50α auf der Zwischenlagen-Harzisolierschicht 50 ausgebildet werden. In diesem Fall wird Argongas als Inertgas zum Durchführen eines Plasmaprozesses für 2 Minuten bei einer elektrischen Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C verwendet.
    • (11) Eine metallische Schicht 52 wird auf der Zwischenlagen-Harzisolierschicht 50 bereitgestellt, auf welcher die rauhe Oberfläche 50α ausgebildet wird (siehe 4(A)). Die metallische Schicht 52 wird durch stromloses Metallisieren ausgebildet. Indem im voraus ein Katalysator, wie etwa ein Palladiumkatalysator, auf der Oberflächenschicht der Zwischenlagen-Harzisolierschicht 50 bereitgestellt wird und das Substrat 5 bis 60 Minuten lang in eine stromlose Metallisierungslösung eingetaucht wird, wird die Metallschicht 52, die eine metallisierte Schicht im Bereich von 0,1 bis 5 µm ist, bereitgestellt. Zum Beispiel wurde das Substrat 40 Minuten lang bei einer Lösungstemperatur von 34°C in die folgende Lösung eingetaucht:
    [Stromlose Metallisierungslösung]
    NiSO4 0,003 Mol/l
    Weinsäure 0,200 Mol/l
    Kupfersulfat 0,030 Mol/l
    HCHO 0,050 Mol/l
    NaOH 0,100 Mol/l
    α,α'-Bipyridyl 100 mg/l
    Polyethylenglykol (PEG) 0,10 g/l
  • Alternativ kann auf der Oberfläche der Zwischenlagen-Harzisolierschicht 50 eine Ni/Cu-Metallschicht 52 durch Austauschen eines inneren Argongases und dann Ausführen eines Sputterprozesses mit Ni und Cu als Targets bei einem Luftdruck von 0,6 Pa, einer Temperatur von 80°C, einer Leistung von 200 W und einer Dauer von fünf Minuten mit der gleichen Vorrichtung, die für den weiter oben angeführten Plasmaprozeß verwendet wurde, ausgebildet werden. Zu diesem Zeitpunkt ist die Dicke einer ausgebildeten Ni/Cu-Metallschicht 52 0,2 μm. Alternativ kann die Metallschicht anstatt durch Sputtern durch Abscheidung, Elektroabscheidung oder ähnliches ausgebildet werden. Es ist auch möglich, eine dünne Schicht durch ein physikalisches Verfahren, wie etwa Sputtern, Abscheidung oder Elektroabscheidung auszubilden und dann stromloses Metallisieren durchzuführen.
    • (12) Ein kommerziell erhältlicher lichtempfindlicher Trockenfilm wird an das Substrat 30 geklebt, das dem obigen Prozeß unterzogen wurde, eine Chromglasmaske wird montiert, die Belichtung wird mit 40 mJ/cm2 durchgeführt, und dann wird mit 0,8%-igem Natriumcarbonat ein Entwicklungsprozeß durchgeführt, wodurch Galvano-Resists 54 mit einer jeweiligen Dicke von jeweils 25 µm bereitgestellt werden (siehe
  • 4(B)). Dann wird unter den folgenden Bedingungen ein Galvanisierungsprozeß ausgeführt, um eine galvanisch aufgebrachte Schicht 56 mit einer Dicke von 18 µm auszubilden. Ein Additiv in der Galvanisierungslösung ist Kapalacid HL, hergestellt von Atotech, Japan. [Galvanisierungslösung]
    Schwefelsäure 2,24 Mol/l
    Kupfersulfat 0,26 Mol/l
    Additiv 19,5 Mol/l
    (Kapalacid HL, hergestellt von Atotech Japan) [Galvanisierungsbedingungen]
    Stromdichte 1 A/dm2
    Dauer 65 Minuten
    Temperatur 22 ± 2°C
    • (13) Nach dem Trennen und Entfernen des Galvano-Resists 54 durch 5%-iges NaOH wird die Metallschicht 52 unter dem Galvano-Resist durch Ätzen mit einem Lösungsgemisch aus einer Salpetersäure und mit Sauerstoff angereichertem Wasser gelöst und entfernt, Leiterschaltungen 58, die jeweils aus der Metallschicht 52 und der galvanisch aufgebrachten Schicht 56 bestehen und eine Dicke von 16 µm haben, und Durchkontaktierungslöcher 60 werden ausgebildet und mit einer Ätzlösung, die einen Kupfersalzkomplex und eine organische Säure enthält, geätzt, wodurch rauhe Oberflächen 58α und 60α ausgebildet werden (siehe 4(C)). Alternativ können die rauhen Oberflächen durch stromloses Metallisieren oder einen Oxidations-Reduktions-Prozeß ausgebildet werden.
    • (14) Dann werden die weiter oben angeführten Schritte (9) bis (13) wiederholt, wodurch eine obere Zwischenlagen-Harzisolierschicht 150 und Leiterschaltungen 158 (einschließlich Durchkontaktierungslöchern 160) ausgebildet werden (siehe 5(A)).
    • (15) Dann werden 46,67 Gewichtsteile eines Oligomers (mit einem Molekulargewicht von 4000), das durch Ausbilden von 50% Epoxidgruppen aus 60 Gewichtsteilen Cresol-Novolac-Epoxidharz (hergestellt von Nippon Kayaku), das in Diethylenglykoldimethylether (DMDG) gelöst ist, in eine Acrylstruktur erhalten wird und eine lichtempfindliche Eigenschaft aufweist, 15 Gewichtsteile von 80 Gew.-% Bisphenol-A-Epoxidharz (Produktname: Epicoat 1001, hergestellt von Yuka Shell), das in Methylethylketon gelöst ist, 1,6 Gewichtsteile eines Imidazol-Aushärtungsmittels (Produktname: 2E4MZ-CN, hergestellt von Shikoku Chemicals), 3 Gewichtsteile eines polyhydrischen Acrylmonomers, das ein lichtempfindliches Monomer ist (Produktname: R604, hergestellt von Kyoei Chemical), 1,5 Gewichtsteile eines polyhydrischen Acrylmonomers (Produktname: DPE6A, hergestellt von Kyoei Chemical) und 0,71 Gewichtsteile eines Dispergierumformungsmittels (Produktname: S-65, hergestellt von Sannopuko) in einem Behälter aufgenommen, gerührt und miteinander vermischt, um Mischzusammensetzungen einzustellen. Dann werden den Mischzusammensetzungen 2,0 Gewichtsteile Benzophenon (hergestellt von Kanto Chemical), das als Photoinitiator dient, und 0,2 Gewichtsteile Michlers Keton (hergestellt von Kanto Chemical), das als Photosensitizer dient, beigemischt, wodurch eine Lötstopplackzusammensetzung (oder ein organisches Harzisoliermaterial) mit einer auf 2,0 Pa·s eingestellten Viskosität erhalten wird. Beachten Sie, daß die Viskosität unter Verwendung eines Viskosimeters vom B-Typ (DVL-B, hergestellt von Tokyo Keiki) mit einem Rotor Nr. 4 für eine Geschwindigkeit von 60 U/Min und einem Rotor Nr. 3 für eine Geschwindigkeit von 6 U/min gemessen wird.
    • (16) Dann wird die Lötstopplackzusammensetzung in einer Dicke von 20 µm auf das Substrat 30 aufgetragen, und ein Trocknungsprozeß wird 20 Minuten lang bei 70°C und 30 Minuten lang bei 70°C durchgeführt. Dann wird ein Fotomaskenfilm mit einem darauf gezeichneten Muster der Lötstopplacköffnungsabschnitte und einer Dicke von 5 mm in hermetischen Kontakt mit der Lötstopplackschicht 70 gebracht, eine Belichtung mit Ultraviolettstrahlen mit 1000 mJ/cm2 wird durchgeführt, und dann wird eine Entwicklung mit einer DMTG-Lösung durchgeführt, wodurch Öffnungen 71 mit einem jeweiligen Kontaktranddurchmesser von 620 µm und einem Öffnungsdurchmesser von 460 µm ausgebildet werden (siehe 5(B)).
    • (17) Dann wird das Substrat, auf dem die Lötstopplackschicht (oder organische Harzisolierschicht) 70 ausgebildet ist, 20 Minuten lang in eine stromlose Nickelmetallisierungslösung eingetaucht, die Nickelchlorid (2,3 × 10–1 Mol/l), Natriumhypophosphit (2,8 × 10–1 Mol/l) und Natriumcitrat (1,6 × 10–1 Mol/l) enthält und einen pH-Wert von 4,5 hat, und auf jedem Öffnungsabschnitt 71 wird eine Nickelmetallisierungsschicht 72 mit einer Dicke von 5 µm ausgebildet. Dann wird das Substrat ferner für 7,5 Minuten bei 80°C in eine stromlose Metallisierungslösung eingetaucht, die Gold-Kalium-Cyanid (7,6 × 10–3 Mol/l), Ammoniakchlorid (1,9 × 10–1 Mol/l), Natriumcitrat (1,2 × 10–1 Mol/l) und Natriumhypophosphit (1,7 × 10–1 Mol/l) enthält, und eine vergoldete Schicht 74 mit einer Dicke von 0,03 µm wird auf der vernickelten Schicht 72 ausgebildet, wodurch auf jeder Leiterschicht 158 ein Lötkontaktfleck 75 gebildet wird (siehe 5(C)).
    • (18) Danach wird eine Lötpaste auf den Öffnungsabschnitt 71 der Lötstopplackschicht 70 aufgedruckt, und es wird ein Reflow-Prozeß bei 200°C ausgeführt, wodurch BGAs 76 ausgebildet werden. Als ein Ergebnis ist es möglich, die mehrschichtige Leiterplatte 10, die den IC-Chip 20 enthält und BGAs 76 hat, zu erhalten (siehe 6). Anstelle der BGAs können PGAs (leitende Kontaktstifte) angeordnet werden.
  • In der weiter oben dargelegten Ausführungsform wird die wärmeaushärtende Harzlage für die Zwischenlagen-Harzisolierschichten 50 und 150 verwendet. Die wärmeaushärtende Harzisolierlage enthält ein beständiges Harz, lösliche Partikel, ein Härtungsmittel und andere Komponenten. Die Materialien werden nun von eines nach dem anderen beschrieben.
  • Das Epoxidharz, das in der wärmeaushärtenden Harzlage in der ersten Ausführungsform verwendet werden kann, hat eine Struktur, gemäß der Partikel, die in Säure oder einem Oxidationsmittel lösbar sind (nachstehend als "lösliche Partikel" bezeichnet) in einem Harz dispergiert sind, das bezüglich einer Säure oder eines Oxidationsmittels beständig ist (nachstehend als "beständiges Harz" bezeichnet). Die Ausdrücke "beständig" und "löslich" werden wie folgt verwendet. Wenn Materialien für die gleiche Zeit in eine Lösung eingetaucht werden, die aus der gleichen Säure oder dem gleichen Oxidationsmittel besteht, wird ein Material, das mit einer relativ hohen Lösungsrate gelöst wird, zur Vereinfachung als "lösliches" Material bezeichnet, und ein Material, das mit einer relativ langsamen Lösungsrate gelöst wird, wird zur Vereinfachung als "beständiges" Material bezeichnet.
  • Die löslichen Partikel sind beispielsweise Harzpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Harzpartikel" bezeichnet), anorganische Partikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "anorganische lösliche Partikel" bezeichnet), Metallpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Metallpartikel" bezeichnet) und ähnliche. Die vorangehenden löslichen Partikel können alleine verwendet werden, oder zwei oder mehr Partikeltypen können gemischt werden.
  • Die Form jedes der löslichen Partikel ist nicht eingeschränkt. Die Form kann eine Kugelform oder eine pulverisierte Form sein. Vorzugsweise haben die löslichen Partikel die gleiche Form. Der Grund hierfür ist, daß hierdurch eine rauhe Oberfläche mit gleichmäßigen rauhen Vertiefungen und Vorsprüngen ausgebildet werden kann.
  • Vorzugsweise beträgt die mittlere Partikelgröße der löslichen Partikel 0,1 µm bis 10 µm. Wenn die Partikel einen Durchmesser haben, der in den vorangehenden Bereich fällt, können Partikel mit zwei oder mehr verschiedenen Partikelgrößen verwendet werden. D.h., lösliche Partikel mit einer mittleren Größe von 0,1 µm bis 0,5 µm und lösliche Partikel mit einer mittleren Partikelgröße von 1 µm bis 3 µm können gemischt werden. Auf diese Weise kann eine kompliziertere rauhe Oberfläche ausgebildet werden. Darüber hinaus kann das Haftvermögen bezüglich der Leiterschaltung verbessert werden. In der ersten Ausführungsform ist die Partikelgröße der löslichen Partikel die Länge des längsten Abschnitts jedes der löslichen Partikel.
  • Die löslichen Harzpartikel sind beispielsweise Partikel, die aus einem wärmeaushärtenden Harz oder einem Ther moplastharz gebildet werden. Wenn die Partikel in eine Lösung eingetaucht werden, die aus einer Säure oder einem Oxidationsmittel besteht, müssen die Partikel eine Lösungsrate aufweisen, die höher ist als diejenige des vorstehend erwähnten beständigen Harzes.
  • Beispiele löslicher Harzpartikel sind Partikel aus Epoxidharz, Phenolharz, Polyimidharz, Polyphenylenharz, Polyolefinharz oder Fluorharz. Das vorstehend erwähnte Material kann alleine verwendet werden, oder zwei oder mehr Materialien können gemischt werden.
  • Die löslichen Harzpartikel können Harzpartikel sein, die beispielsweise aus Gummi bestehen. Der obige Gummi kann beispielsweise Polybutadiengummi, verschiedene denaturierte Polybutadiengummiarten, wie beispielsweise denaturiertes Epoxidgummi, denaturiertes Urethangummi oder denaturiertes (Metha)acrylnitrilgummi, und (Metha)acrylnitrilbutadiengummi, das eine Carboxylgruppe enthält, sein. Wenn das vorstehend erwähnte Gummimaterial verwendet wird, können die löslichen Harzpartikel leicht in einer Säure oder einem Oxidationsmittel gelöst werden. Das heißt, wenn die löslichen Harzpartikel durch eine Säure gelöst werden, kann eine Lösung in einer Säure, mit Ausnahme einer starken Säure, zulässig sein und wenn sie in einem Oxidationsmittel gelöst werden, ist eine Lösung durch Permanganat zulässig, das ein relativ schwaches Oxidationsvermögen aufweist. Wenn Chromsäure verwendet wird, ist eine Lösung schon bei einer geringen Konzentration zulässig. Dadurch kann verhindert werden, daß die Säure oder das Oxidationsmittel auf der Oberfläche des Harzes zurückbleibt. Wenn ein Katalysator, z.B. Palladiumchlorid, zugeführt wird, nachdem die rauhe Oberfläche ausgebildet worden ist, wie später beschrieben wird, kann eine Unterbrechung der Zufuhr des Katalysators und die Oxidation des Katalysators verhindert werden.
  • Die anorganischen löslichen Partikel sind beispielsweise Partikel, die aus mindestens einem Material gefertigt sind, das aus einer Gruppe ausgewählt wird, die besteht aus: einer Aluminiumverbindung, einer Kalziumverbindung, einer Kaliumverbindung, einer Magnesiumverbindung und einer Siliziumverbindung.
  • Die Aluminiumverbindung ist beispielsweise Aluminiumoxid, Aluminiumhydroxid und ähnliches. Die Kalziumverbindung ist beispielsweise Kalziumkarbonat, Kalziumhydroxid und ähnliches. Die Kaliumverbindung ist beispielsweise Kaliumkarbonat und ähnliches. Die Magnesiumverbindung ist beispielsweise Magnesia, Dolomit, basisches Magnesiumkarbonat und ähnliches. Die Siliziumverbindung ist beispielsweise Silika, Zeolit und ähnliches. Das vorstehend erwähnte Material kann alleine verwendet werden, oder zwei oder mehr Materialien können gemischt werden.
  • Die löslichen Metallpartikel sind beispielsweise Partikel, die aus mindestens einem Material bestehen, das aus einer Gruppe ausgewählt wird, die besteht aus: Kupfer, Nickel, Eisen, Zink, Blei, Gold, Silber, Aluminium, Magnesium, Kalium und Silizium. Die löslichen Metallpartikel können mit einem Harz oder einem ähnlichen Material beschichtete Oberflächen aufweisen, um Isoliereigenschaften zu behalten.
  • Wenn zwei oder mehr Arten löslicher Partikel gemischt werden, ist die Kombination der zwei Arten löslicher Partikel vorzugsweise eine Kombination aus Harzpartikeln und anorganischen Partikeln. Weil jede der Partikelarten eine niedrige elektrische Leitfähigkeit aufweist, kann eine Isoliereigenschaft bezüglich der Harzschicht erhalten werden. Außerdem kann die Wärmeausdehnung mit dem beständigen Harz leicht eingestellt werden. Dadurch kann das Auftreten eines Risses in der durch die Harzschicht gebildeten Zwischenlagen-Harzisolierschicht verhindert werden. Die Trennung zwischen der Zwischenlagen-Harzisolierschicht und der Leiterschaltung kann verhindert werden.
  • Das beständige Harz ist nicht eingeschränkt, insofern das Harz fähig ist, die Form der rauhen Oberfläche aufrechtzuerhalten, wenn die rauhe Oberfläche unter Verwendung einer Säure oder eines Oxidationsmittels auf der Zwischenlagen-Harzisolierschicht ausgebildet wird. Das beständige Harz ist beispielsweise ein wärmeaushärtendes Harz, ein Thermo plastharz oder ein daraus hergestelltes Verbundmaterial. Alternativ kann das vorstehend erwähnte lichtempfindliche Harz mit einer lichtempfindlichen Eigenschaft verwendet werden. Wenn das lichtempfindliche Harz verwendet wird, können Belichtungs- und Entwicklungsprozesse der Zwischenlagen-Harzisolierschichten ausgeführt werden, um dadurch Öffnungen für die Durchkontaktierungslöcher auszubilden.
  • Insbesondere ist es vorteilhaft, wenn ein Harz verwendet wird, das ein wärmeaushärtendes Harz enthält. Im vorstehend erwähnten Fall kann die Form der rauhen Oberfläche bezüglich einer Metallisierungslösung und während verschiedenartige Erwärmungsprozesse ausgeführt werden, beibehalten werden.
  • Das beständige Harz ist beispielsweise ein Epoxidharz, ein Phenolharz, ein Phenoxyharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz, ein Fluorharz und ähnliche. Das vorstehend erwähnte Material kann alleine verwendet werden, oder zwei oder mehr Materialarten können gemischt werden. Ein wärmeaushärtendes Harz, ein Thermoplastharz oder ein Komplex davon können verwendet werden.
  • Vorzugsweise wird ein Epoxidharz mit zwei oder mehr Epoxidgruppen in einem Molekül davon verwendet. Der Grund hierfür ist, daß die vorstehend erwähnte rauhe Oberfläche ausgebildet werden kann. Außerdem können eine ausgezeichnete Wärmebeständigkeit und ähnliche Eigenschaften erhalten werden. Dadurch kann eine Belastungskonzentration auf die Metallschicht auch unter einer Wärmezyklusbedingung verhindert werden. Dadurch kann das Auftreten einer Abtrennung der Metallschicht verhindert werden.
  • Das Epoxidharz ist beispielsweise ein Cresol-Novolac-Epoxidharz, ein Bisphenol-A-Epoxidharz, ein Bisphenol-F-Epoxidharz, ein Phenol-Novolac-Epoxidharz, ein Alkylphenol-Novolac-Epoxidharz, ein Biphenol-F-Epoxidharz, ein Naphthalen-Epoxidharz, ein Dicyclopentadien-Epoxidharz und ein Epoxidmaterial, das aus einem Kondensationsmaterial von Phenol und einem aromatischen Aldehyd mit einer Phenolhydroxylgruppe, Triglycidylisocyanat und alicyklischem Epoxidharz besteht. Das vorstehend erwähnte Material kann alleine ver wendet werden, oder zwei oder mehr Materialien können gemischt werden. Dadurch kann eine ausgezeichnete Wärmebeständigkeit erhalten werden.
  • Vorzugsweise sind die löslichen Partikel in der in der ersten Ausführungsform verwendeten Harzschicht im wesentlichen gleichmäßig im beständigen Harz verteilt. Der Grund hierfür ist, daß eine rauhe Oberfläche mit gleichmäßigen Vertiefungen und Vorsprüngen ausgebildet werden kann. Wenn Durchkontaktierungslöcher und Durchgangslöcher in der Harzschicht ausgebildet werden, kann das Haftvermögen bezüglich der Metallschicht der Leiterschaltung aufrechterhalten werden. Alternativ kann eine Harzschicht verwendet werden, die nur in der Oberflächenschicht, auf der die rauhe Oberfläche ausgebildet wird, lösliche Partikel enthält. Daher werden die von der Oberflächenschicht verschiedenen Abschnitte der Harzschicht keiner Säure oder einem Oxidationsmittel ausgesetzt. Dadurch kann die Isoliereigenschaft zwischen den Leiterschaltungen durch die Zwischenlagen-Harzisolierschicht zuverlässig aufrechterhalten werden.
  • Vorzugsweise beträgt die Menge der im beständigen Harz dispergierten löslichen Partikel bezüglich der Harzschicht 3 Gew.-% bis 40 Gew.-%. Wenn die Menge des Gemischs löslicher Partikel kleiner ist als 3 Gew.-%, kann die rauhe Oberfläche mit den erforderlichen Vertiefungen und Vorsprüngen nicht ausgebildet werden. Wenn die Menge größer ist als 40 Gew.-%, werden tiefe Abschnitte der Harzschicht unerwünscht gelöst, wenn die löslichen Partikel unter Verwendung einer Säure oder eines Oxidationsmittels gelöst werden. Dadurch kann die durch die Harzschicht gebildete Isolierschicht nicht aufrechterhalten werden. Infolgedessen tritt manchmal ein Kurzschluß auf.
  • Vorzugsweise enthält die Harzschicht ein Aushärtungsmittel und andere Komponenten sowie das beständige Harz.
  • Das Aushärtungsmittel ist beispielsweise ein Imidazol-Aushärtungsmittel, ein Amin-Aushärtungsmittel, ein Guanidin-Aushärtungsmittel, ein Epoxidaddukt jedes der vorstehend erwähnten Aushärtungsmittel, eine Mikrokapsel jedes der vorstehend erwähnten Aushärtungsmittel und eine organische Phosphinverbindung, wie beispielsweise Triphenylphosphin- oder Tetraphenylphosphonium-Tetraphenylborat.
  • Vorzugsweise beträgt der Gehalt des Aushärtungsmittels in der Harzschicht 0, 05 Gew.-% bis 10 Gew.-%. Wenn der Gehalt kleiner ist als 0,05 Gew.-%, kann die Harzschicht nicht ausreichend ausgehärtet werden. Daher tritt häufiger Säure und Oxidationsmittel in die Harzschicht ein, und die Isoliereigenschaft der Harzschicht wird manchmal schlechter. Wenn der Gehalt größer ist als 10 Gew.-%, wird die Zusammensetzung des Harzes durch eine übermäßig große Menge der Aushärtungsmittelkomponente manchmal denaturiert, und die Zuverlässigkeit wird manchmal verschlechtert.
  • Die anderen Komponenten sind beispielsweise eine anorganische Verbindung, die keinen Einfluß auf die Ausbildung der rauhen Oberfläche hat, und ein Füllstoff, wie etwa ein Harz. Die anorganische Verbindung ist beispielsweise Silika, Aluminiumoxid, Dolomit und ähnliches. Das Harz ist beispielsweise Polyimidharz, Polyacrylharz, Polyamidimidharz, Polyphenylenharz, Melaninharz, Olefinharz und ähnliches. Wenn einer der vorstehend erwähnten Füllstoffe enthalten ist, kann eine Übereinstimmung der Wärmeausdehnungskoeffizienten erreicht werden, und die Wärmebeständigkeit und die chemische Beständigkeit können verbessert werden, und die Leistung der mehrschichtigen Leiterplatte kann verbessert werden.
  • Die Harzschicht kann ein Lösungsmittel enthalten. Das Lösungsmittel ist beispielsweise Keton, z.B. Aceton, Methylethylketon oder Cyclohexan, ein aromatischer Kohlenwasserstoff, z.B. Ethylacetat, Butylacetat, Cellosolve-Acetat, Toluol oder Xylol. Das vorstehend erwähnte Material kann alleine verwendet werden, oder zwei oder mehr Materialien können gemischt werden. Die aus den vorstehend erwähnten Materialien gefertigten Zwischenlagen-Harzisolierschichten werden jedoch bei einer Temperatur von 350°C oder höher gelöst und mit Kohlenstoff angereichert.
  • Nach dem Verbinden der Harzschicht, wird die Schicht mit einem Laser geöffnet und in den Zwischenlagen-Harz isolierschichten werden Durchkontaktierungslöcher ausgebildet. Danach wird das Substrat in eine Säure oder in ein Oxidationsmittel eingetaucht, um dadurch rauhe Oberflächen auf den Zwischenlagen-Harzisolierschichten auszubilden. Die Säure ist beispielsweise eine starke Säure, wie etwa Schwefelsäure, Phosphorsäure, Salzsäure oder Ameisensäure. Das Oxidationsmittel ist beispielsweise Chromsäure, eine Mischung aus Chrom- und Schwefelsäure, Permanganat und ähnliches. Lösliche Partikel werden unter Verwendung der Säure oder des Oxidationsmittels gelöst oder getrennt, wodurch auf den Zwischenlangen-Harzisolierschichten rauhe Oberflächen gebildet werden. Ein Katalysator, wie etwa Pb, wird an die Zwischenlagen-Harzisolierschichten, auf denen die rauhen Schichten ausgebildet sind, zugeführt, und dann wird stromloses Metallisieren durchgeführt. Die Bereiche ohne ausgebildete Galvano-Resists werden gebildet, indem ein Resist auf der stromlos metallisierten Schicht bereitgestellt wird und eine Belichtung und Entwicklung ausgeführt werden. Die Bereiche werden galvanisiert, der Resist wird getrennt, und die galvanisch aufgebrachten Schichten auf den Zwischenlagen-Harzisolierschichten werden durch Ätzen entfernt, wodurch Durchkontaktierungslöcher und Leiterschaltungen gebildet werden.
  • 8(A) ist eine perspektivische Ansicht der mehrschichtigen Leiterplatte 10 gemäß der ersten Ausführungsform. 8(B) ist eine erläuternde Ansicht, welche die mehrschichtige Leiterplatte 10 zeigt, die teilweise vergrößert ist. Halbleiterbumps (Kugelgitteranordnungen) 76 sind in einer hundezahnartigen Weise auf der gesamten Oberfläche der mehrschichtigen Leiterplatte 10 bereitgestellt. In der ersten Ausführungsform ist es durch Ausbilden der BGAs 76 auf dem IC-Chip 20 möglich, die Längen der Verdrahtungen von dem IC-Chip 20 zu verkürzen.
  • [Erste Modifikation der ersten Ausführungsform]
  • 9(A) ist eine perspektivische Ansicht einer mehrschichtigen Leiterplatte 10 gemäß der ersten Modifikation der ersten Ausführungsform. 9(B) ist eine erläu ternde Ansicht, welche die mehrschichtige Leiterplatte 10 zeigt, die in der Modifikation teilweise vergrößert ist. Halbleiterbumps (Kugelgitteranordnungen) 76 sind in einer hundezahnartigen Weise auf der Oberfläche der mehrschichtigen Leiterplatte 10 an allen Ecken, abgesehen von dem Abschnitt auf dem IC-Chip 20, bereitgestellt. In dieser Modifikation ist es durch Vermeiden der Bildung der Bumps 76 auf dem IC-Chip 20 vorteilhafterweise schwierig, daß die BGAs 76 von dem IC-Chip thermisch und elektromagnetisch beeinflußt werden.
  • [Zweite Modifikation der ersten Ausführungsform]
  • Als nächstes wird unter Bezug auf 10 eine Beschreibung einer mehrschichtigen Leiterplatte gemäß der zweiten Modifikation der ersten Ausführungsform gegeben. In der weiter oben dargelegten ersten Ausführungsform wurde die Beschreibung für einen Fall gegeben, in dem die BGAs angeordnet sind. In der zweiten Modifikation, die fast die gleiche wie die erste Ausführungsform ist, wird die mehrschichtige Leiterplatte in einer PGA-Weise gebildet, um, wie in 10 gezeigt, die Verbindung durch leitende Anschlußstifte 96 aufzubauen.
  • [Dritte Modifikation der ersten Ausführungsform]
  • Als nächstes wird unter Bezug auf 11 eine Beschreibung einer mehrschichtigen Leiterplatte gemäß der dritten Modifikation der ersten Ausführungsform gegeben.
  • In der weiter oben dargelegten ersten Ausführungsform ist der IC-Chip in der Vertiefung 32 enthalten, die durch Ausbohren in dem Kernsubstrat 30 bereitgestellt wird. In der dritten Modifikation ist im Gegensatz dazu ein IC-Chip 20 in einem Durchgangsloch 32 enthalten, das in dem Kernsubstrat 30 ausgebildet ist. In dieser dritten Modifikation kann eine Wärmesenke direkt an der hinteren Oberflächenseite des IC-Chips 20 befestigt werden, so daß es vorteilhaft ist, daß der IC-Chip 20 wirksam gekühlt werden kann.
  • [Vierte Modifikation der ersten Ausführungsform]
  • Als nächstes wird unter Bezug auf 12 eine mehrschichtige Leiterplatte in der vierten Modifikation der ersten Ausführungsform beschrieben.
  • In der weiter oben dargelegten ersten Ausführungsform ist der IC-Chip in der mehrschichtigen Leiterplatte enthalten. In der vierten Modifikation ist im Gegensatz dazu ein IC-Chip 20 in der mehrschichtigen Leiterplatte enthalten, und ein IC-Chip 120 wird auf die Oberfläche der mehrschichtigen Leiterplatte montiert. Als der in der Schicht enthaltene IC-Chip 20 wird ein Cachespeicher mit einem relativ niedrigen Wärmeerzeugungswert verwendet. Als der auf die Oberfläche montierte IC-Chip 20 wird eine CPU für arithmetische Operationen verwendet.
  • Die Chip-Kontaktflecken 24 des IC-Chips 20 und die Chip-Kontaktflecken 124 des IC-Chips 120 sind jeweils gegenseitig durch Übergangsschichten 38 – Durchkontaktierungslöcher 60 – Leiterschaltungen 58 – Durchkontaktierungslöcher 160 – Leiterschaltungen 158 – BGAs 76U verbunden. Andererseits sind die Chipkontaktflecken 124 des IC-Chips 120 und die Kontaktflecken 92 einer Aufsteckplatine 90 jeweils gegenseitig durch BGAs 76U – Leiterschaltungen 158 – Durchkontaktierungslöcher 160 – Leiterschaltungen 58 – Durchkontaktierungslöcher 60 – Durchgangslöcher 136 – Durchkontaktierungslöcher 60 – Leiterschaltungen 58 – Durchkontaktierungslöcher 60 – Leiterschaltungen 158 – BGAs 76U verbunden.
  • In der vierten Modifikation ist es möglich, den IC-Chip 120 und den Cachespeicher 20 in nächster Nähe anzuordnen, während der Cachespeicher 20 mit einer geringen Ausbeute und der IC-Chip 120 für die CPU getrennt hergestellt werden, und die IC-Chips mit einer hohen Geschwindigkeit zu betreiben. In dieser vierten Modifikation ist es durch Aufnehmen eines IC-Chips in die mehrschichtige Leiterplatte und gleichzeitig Montieren eines IC-Chips auf deren Oberfläche möglich, die elektronischen Bauelemente, wie etwa IC-Chips mit verschiedenen Funktionen zu montieren und dadurch eine mehrschichtige Leiterplatte mit umfangreicheren Funktionen zu erhalten.
  • Mit der Struktur der ersten Ausführungsform können der IC-Chip und die Leiterplatte ohne die Verwendung von Anschlußdrahtelementen miteinander verbunden werden. Dadurch wird die Harzdichtung unnötig. Da außerdem keine von den Anschlußdrahtelementen und dem Dichtungsharz herrührenden Fehler auftreten, werden die wesentlichen Verbindungseigenschaften und die Zuverlässigkeit verbessert. Da außerdem die Chipkontaktflecken des IC-Chips direkt mit den leitenden Schichten der Leiterplatte verbunden werden, ist es möglich, die wesentlichen elektrischen Eigenschaften zu verbessern.
  • Außerdem kann die Verdrahtungslänge von dem IC-Chip zu dem externen Substrat im Vergleich zu dem herkömmlichen Chip-Montageverfahren vorteilhaft verkürzt werden und die Schleifeninduktivität kann vorteilhaft verringert werden.
  • [Zweite Ausführungsform]
  • Als nächstes wird der Aufbau einer mehrschichtigen Leiterplatte gemäß der zweiten Ausführungsform der vorliegenden Erfindung unter Bezug auf 18 beschrieben, welche den Querschnitt einer mehrschichtigen Leiterplatte 210 zeigt.
  • Wie in 18 gezeigt, besteht die mehrschichtige Leiterplatte 210 aus einem Kernsubstrat 230, das einen IC-Chip 220 darin enthält, einer Zwischenlagen-Harzisolierschicht 250 und einer Zwischenlagen-Harzisolierschicht 350. Durchkontaktierungslöcher 260 und Leiterschaltungen 258 sind auf der Zwischenlagen-Harzisolierschicht 250 ausgebildet. Durchkontaktierungslöcher 360 und Leiterschaltungen 358 sind auf der Zwischenlagen-Harzisolierschicht 350 ausgebildet.
  • Der IC-Chip 220 wird mit einer Passivierungsschicht 222 bedeckt, und Chipkontaktflecken 224, die jeweils einen Eingangs/Ausgangsanschluß bilden, und Positionierungsmarkierungen 223 werden in den jeweiligen Öffnungen der Passivierungsschicht 222 bereitgestellt. Auf jedem Chipkontaktfleck 224 wird eine hauptsächlich aus Kupfer bestehende Übergangsschicht 238 ausgebildet.
  • Eine Lötstopplackschicht 270 wird auf der Zwischenlagen-Harzisolierschicht 350 bereitgestellt. BGAs 276 zum Verbinden mit einem externen Substrat, wie etwa einer Aufsteckplatine oder einer Hauptplatine, die nicht gezeigt ist, werden auf den Leiterschaltungen 358 jeweils unter den Öffnungen 271 der Lötstopplackschicht 270 bereitgestellt.
  • In der mehrschichtigen Leiterplatte 210 in der zweiten Ausführungsform ist der IC-Chip 220 im voraus in dem Kernsubstrat 230 enthalten, und die Übergangsschicht 238 wird auf jedem Chipkontaktfleck 224 des IC-Chips 220 bereitgestellt. Dadurch ist es möglich, den IC-Chip elektrisch mit der mehrschichtigen Leiterplatte (oder Baugruppensubstrat) zu verbinden, ohne Anschlußdrahtelemente und ein Dichtungsharz zu verwenden.
  • Außerdem ist es durch Bereitstellen der Übergangsschichten 238 aus Kupfer auf den jeweiligen Chipkontaktflecken 224 möglich, Harzrückstände auf den Chipkontaktflecken 224 zu verhindern und, selbst nachdem die mehrschichtige Leiterplatte in einem späteren Schritt mit einer Säure, einem Oxidationsmittel oder einer Ätzlösung imprägniert wurde oder verschiedene Glühschritte durchgeführt wurden, zu verhindern, daß die Chipkontaktflecken 224 entfärbt oder gelöst werden.
  • Außerdem werden in später zu beschreibenden Herstellungsschritten auf dem Kernsubstrat 230 unter Bezug auf die Positionierungsmarkierungen 223 des IC-Chips 220 Positionierungsmarkierungen 231 ausgebildet, und die Durchkontaktierungslöcher 260 werden ausgebildet, um jeweils den Positionierungsmarkierungen 231 zu entsprechen. Dadurch ist es möglich, die Durchkontaktierungslöcher 260 genau auf den Kontaktflecken 224 des IC-Chips 220 zu positionieren und jeweils die Verbindung der Kontaktflecken 224 mit den Durchkontaktierungslöchern 260 sicherzustellen.
  • Als nächstes wird unter Bezug auf 13 bis 17 ein Verfahren zur Herstellung der weiter oben unter Bezug auf 18 beschriebenen mehrschichtigen Leiterplatte beschrieben.
    • (1) Zuerst wird ein Isolierharzsubstrat (oder Kernsubstrat) 230, in dem Faserplatten aufgebaut sind, die jeweils ein Kernmaterial aus Glasgewebe oder ähnlichem aufweisen und mit einem Harz, wie etwa Epoxid, imprägniert sind, als ein Ausgangsmaterial verwendet (siehe 13(A)). Dann wird auf einer Seite des Kernsubstrats 230 durch Ausbohren eine Vertiefung 232 zum Aufnehmen eines IC-Chips ausgebildet (siehe 13(B)).
    • (2) Dann wird unter Verwendung einer Druckvorrichtung ein Klebstoffmaterial 234 auf die Vertiefung 232 aufgetragen. Zu diesem Zeitpunkt kann anstelle des Auftragens ein Vergießen ausgeführt werden. Dann wird ein IC-Chip 220 auf das Klebstoffmaterial 234 montiert (siehe 13(C)).
    • (3) Die obere Oberfläche des IC-Chips 220 wird vertieft oder eingedrückt, um den IC-Chip 220 vollständig in der Vertiefung 232 aufzunehmen (siehe 13(D)). Der Grundriß des IC-Chips 220 und des Kernsubstrats 230, die in 13(D) gezeigt sind, ist in 19(A) gezeigt. Der in der Vertiefung 232 des Kernsubstrats 230 enthaltene IC-Chip 220 ist aufgrund der Arbeitsgenauigkeit der Vertiefung und dem Einfügen des Klebstoffmaterials 234 relativ zu dem Kernsubstrat nicht exakt positioniert.
    • (4) Die an den vier Ecken des IC-Chips 220 bereitgestellten Positionierungsmarkierungen 223 werden von einer Kamera 280 photographiert, und an den vier Ecken des Kernsubstrats 230 werden jeweils unter Bezug auf die Positionierungsmarkierungen 223 mit einem Laser Aussparungen 231a bereitgestellt (13(E)). Der Grundriß des IC-Chips 220 und des Kernsubstrats 230, die in 13(E) gezeigt sind, ist in 19(B) gezeigt.
    • (5) Danach wird die gesamte Oberfläche des Kernsubstrats 230, das den IC-Chip 220 darin enthält, einer Abscheidung oder einem Sputterprozeß unterzogen, um auf der ganzen Oberfläche eine leitende Metallschicht 233 auszubilden (14(A)). Das verwendete Metall wird aus einem oder mehreren der folgenden gebildet: Zinn, Chrom, Titan, Nickel, Zink, Kobalt, Gold, Kupfer und ähnliches. In manchen Fällen können zwei oder mehr Schichten aus verschiedenen Metallen gebildet werden. Die Dicke der Metallschicht ist bevorzugt im Bereich von 0,001 bis 2,0 µm. Besser ist die Dicke 0,01 bis 1,0 µm. Auf der Metallschicht 233 kann durch stromloses Metallisieren, Galvanisieren oder eine Kombination davon eine metallisierte Schicht 236 ausgebildet werden (14(B)). Die Art des für die Metallisierung verwendeten Metalls ist beispielsweise Kupfer, Nickel, Gold, Silber, Zink oder Eisen. Vorzugsweise wird Kupfer verwendet, weil es geeignete elektrische Eigenschaften hat und wirtschaftlich ist und in einem späteren Schritt ausgebildete Leiteraufbauschichten hauptsächlich aus Kupfer bestehen. Die Dicke der metallisierten Schicht ist vorzugsweise im Bereich von 0,01 bis 5,0 µm. Wenn die Dicke kleiner als 0,01 µm ist, kann die metallisierte Schicht nicht auf der gesamten Oberfläche ausgebildet werden. Wenn die Dicke 5,0 µm übersteigt, wird es schwierig, die Schicht wegzuätzen. Außerdem werden die Positionierungsmarkierungen eingelassen und können nicht erkannt werden. Der Vorzugsbereich ist 0,1 bis 3,0 µm. Die metallisierte Schicht kann auch durch Sputtern oder Abscheiden ausgebildet werden.
    • (6) Danach wird ein Resist 235α bereitgestellt, eine Maske 239, auf der Muster 239a und Positionierungsmarkierungen 239b, die den Kontaktflecken 224 entsprechen, aufgezeichnet sind, wird montiert (14(C)). Diese Maske 235 wird positioniert, während Licht von oben angelegt wird, und das Bild des Reflexionslichts von den Positionierungsmarkierungen 231 wird von einer Kamera 289 aufgenommen, so daß die Positionierungsmarkierungs-Durchgangslöcher 231a auf der Seite des Kernsubstrats 230 in die ringförmig gezeichneten Positionierungsmarkierungen 239b fallen können. Da die verkupferte Schicht 236 in der zweiten Ausführungsform selbst auf den Positionierungsmarkierungen 231 ausgebildet ist, überträgt das reflektierte Licht den Resist 235α ohne weiteres, und das Substrat und die Maske können leicht relativ zu einander positioniert werden.
    • (7) Galvano-Resists 235 werden ausgebildet, um durch Belichtung und Entwicklung Öffnungsabschnitte über den jeweiligen Kontaktflecken 224 des IC-Chips bereitzustellen, und galvanisch aufgebrachte Schichten 237 werden durch Galvanisieren bereitgestellt (14(D)). Nach dem Entfernen der Galvano-Resists 235 werden die stromlos metallisierte Schicht 236 und die metallische Schicht 233 unter den Galvano-Resists 235 entfernt, wodurch auf den Kontaktflecken 224 des IC-Chips Übergangsschichten 238 ausgebildet werden und auf den Vertiefungen 231a jeweils Positionierungsmarkierungen 231 ausgebildet werden (14(E)).
    • (8) Dann wird eine Ätzlösung auf das Substrat gesprüht, und die Oberflächen der Übergangsschichten 238 werden geätzt, wodurch jeweils rauhe Oberflächen 238α gebildet werden (siehe 15(A)). Die rauhen Oberflächen können durch stromloses Metallisieren oder einen Oxidations-Reduktions-Prozeß ausgebildet werden.
    • (9) Die gleiche wärmeaushärtende Harzlage wie in der ersten Ausführungsform wird durch Vakuumpreßlaminieren auf dem Substrat, das die weiter oben angeführten Schritte durchlaufen hat, ausgebildet, und eine Zwischenlagen-Harzisolierschicht 250 wird bereitgestellt (15(B)).
    • (10) Dann werden die Bilder der Positionierungsmarkierungen 231 von der Kamera 280 aufgenommen, während die Zwischenlagen-Harzisolierschicht 250 übertragen wird, wodurch die Positionierung durchgeführt wird. In der Zwischenlagen-Harzisolierschicht 250 werden unter Verwendung eines CO2-Gaslasers mit einer Wellenlänge von 10,4 µm unter Bedingungen mit einem Strahldurchmesser von 5 µm, eine Impulsbreite von 5,0 μs, einem Maskenlochdurchmesser von 0,5 mm und einem Schuß Durchkontaktierungslöcher 248 mit einem jeweiligen Durchmesser von 80 µm bereitgestellt (siehe 15(C)).
    • (11) Dann wird die Oberfläche der Zwischenlagen-Harzisolierschicht 250 aufgerauht, um dadurch eine rauhe Oberfläche 250α zu bilden (siehe 15(E)).
    • (12) Dann wird auf der Oberfläche der Zwischenlagen-Harzisolierschicht 250 eine metallische Schicht 252 ausgebildet (siehe 16(A)).
    • (13) Ein kommerziell erhältlicher lichtempfindlicher Trockenfilm 254α wird mit dem Substrat 230, für das die oben angeführten Schritte abgeschlossen wurden, verbunden, und ein Fotomaskenfilm 253, auf dem Muster 253a und Positionierungsmarkierungen 253b aufgezeichnet sind, die den Kontaktflecken entsprechen, wird montiert. Der Grundriß des Kernsubstrats 230, bevor der Fotomaskenfilm 253 montiert ist, ist in 20(A) gezeigt, und ein Zustand, in dem der Fotomaskenfilm 253 montiert ist, ist in 20(B) gezeigt. Diese Maske 253 wird positioniert, während von oben Licht angelegt wird, und das Bild des Reflexionslichts von den Positionierungsmarkierungen 231 wird von der Kamera 289 derart aufgenommen, daß die Positionierungsmarkierungen 231 auf der Seite des Kernsubstrats 230 in die ringförmig gezeichneten Positionierungsmarkierungen 253b fallen können. Da in der zweiten Ausführungsform die metallisierte Schicht 237 auf den Positionierungsmarkierungen 231 ausgebildet ist, wird das Reflexionslicht leicht von der Zwischenlagen-Harzisolierschicht 250 und dem Film 254α übertragen, und eine exakte Positionierung kann durchgeführt werden. Wie weiter oben dargelegt, wird das Aufrauhungsverfahren an den verkupferten Schichten 237, welche die Positionierungsmarkierungen 231 bilden, durchgeführt. Es ist auch möglich, das Aufrauhungsverfahren nicht durchzuführen, um die Oberflächenreflexion zu erhöhen, und dann unter Verwendung von Chemikalien oder eines Lasers ein Oberflächenglättungsverfahren auszuführen.
    • (14) Danach wird eine Belichtung mit 100 mJ/cm2 durchgeführt und ein Entwicklungsprozeß mit einer 0,8%-igen Natriumcarbonatlösung durchgeführt, um Galvano-Resists 254 mit einer Dicke von jeweils 15 µm auszubilden. (16(C)).
    • (15) Dann wird unter den gleichen Bedingungen, wie denen in der ersten Ausführungsform eine Galvanisierung durchgeführt, um dadurch eine galvanisch aufgebrachte Schicht 256 mit einer Dicke von 15 µm auszubilden (siehe 16(D)).
    • (16) Nach dem Trennen und Entfernen der Galvano-Resists 254 durch 5%-iges NaOH wird die Metallschicht 252 unter den Galvano-Resists 254 durch Ätzen gelöst und entfernt, und Leiterschaltungen 258, die jeweils aus der Metallschicht 252, der galvanisch aufgebrachten Schicht 256 und Durchkontaktierungslöchern 260 bestehen, werden ausgebildet, und mit einer Ätzlösung werden rauhe Oberflächen 258α und 260α ausgebildet (siehe 17(A)).
    • (17) Dann werden die weiter oben angeführten Schritte (6) bis (12) wiederholt, wodurch weiter oben eine Zwischenlagen-Harzisolierschicht 350 und Leiterschaltungen 358 (einschließlich der Durchkontaktierungslöcher 360) ausgebildet werden (siehe 17(B)).
    • (18) Dann wird auf das Substrat 230 die gleiche Lötstopplackzusammensetzung wie die in der ersten Ausführungsform in einer Dicke von 20 µm aufgetragen und getrocknet. Danach wird eine Belichtung mit einer hermetisch in Kontakt mit der Lötstopplackschicht 270 gebrachten Fotomaske durchgeführt, ein Entwicklungsprozeß mit einer DMTG-Lösung wird durchgeführt, und Öffnungsabschnitte 270 mit einem Durchmesser von jeweils 200 µm werden ausgebildet (siehe 17(C)).
    • (19) Dann wird das Substrat, auf das die Lötstopplackschicht (oder organische Harzisolierschicht) 270 aufgebracht wurde, in eine stromlose Nickelmetallisierungslösung eingetaucht, wodurch auf Öffnungsabschnitten 271 jeweils vernickelte Schichten 272 ausgebildet werden. Ferner wird das Substrat in die stromlose Metallisierungslösung eingetaucht, und auf jeder der vernickelten Schichten 272 wird eine vergoldete Schicht 274 mit einer Dicke von 0,03 µm ausgebildet, wodurch jeweils Lötkontaktflecken 275 auf den Leiterschaltungen 358 ausgebildet werden (siehe 17(D)).
    • (20) Danach wird eine Lötpaste auf die Öffnungsabschnitte 271 der Lötstopplackschicht 270 aufgedruckt, und es wird ein Reflow-Prozeß bei 200°C ausgeführt, um dadurch BGAs 276 auszubilden. Auf diese Weise ist es möglich, eine mehrschichtige Leiterplatte 210 zu erhalten, welche den IC-Chip 220 enthält und BGAs 276 hat (siehe 18). Anstelle der BGAs können PGAs (leitfähige Anschlußstifte) angeordnet werden.
  • [Erste Modifikation der zweiten Ausführungsform]
  • Als nächstes wird unter Bezug auf 21 eine Beschreibung einer mehrschichtigen Leiterplatte gemäß der ersten Modifikation der zweiten Ausführungsform der vorliegenden Erfindung gegeben.
  • In der weiter oben angeführten zweiten Ausführungsform ist der IC-Chip in der mehrschichtigen Leiterplatte enthalten. In der ersten Modifikation der zweiten Ausführungsform ist im Gegensatz dazu ein IC-Chip 220 in der mehrschichtigen Leiterplatte enthalten und gleichzeitig ist ein IC-Chip 320 auf deren Oberfläche montiert. Was den in der Leiterplatte enthaltenen IC-Chip 220 anbetrifft, wird ein Cachespeicher mit einem relativ niedrigen Wärmeerzeugungswert verwendet. Was den IC-Chip 320 auf der Oberfläche anbetrifft, wird eine CPU für arithmetische Operationen montiert.
  • In dieser ersten Modifikation der zweiten Ausführungsform werden unter Bezug auf die Positionierungsmarkierungen 231 des Kernsubstrats durchdringende Löcher 335 ausgebildet, welche die Durchgangslöcher 336 eines Kernsubstrats 230 bilden.
  • [Dritte Ausführungsform]
  • Als nächstes wird nachstehend unter Bezug auf 26, die den Querschnitt einer mehrschichtigen Leiterplatte 410 zeigt, der Aufbau einer mehrschichtigen Leiterplatte gemäß der dritten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Wie in 26 gezeigt, besteht die mehrschichtige Leiterplatte 410 aus einem Kernsubstrat 430, das einen IC-Chip 420 darin enthält, einer Zwischenlagen-Harzisolierschicht 450 und einer Zwischenlagen-Harzisolierschicht 550. Auf der Zwischenlagen-Harzisolierschicht 450 sind Durchkontaktierungslöcher 460 und Leiterschaltungen 458 ausgebildet. Auf der Zwischenlagen-Harzisolierschicht 550 sind Durchkontaktierungslöcher 560 und Leiterschaltungen 550 ausgebildet.
  • Der IC-Chip 420 ist mit einer IC-Schutzschicht (aus Passivierung + Polyimid) 422 bedeckt, und Aluminium- Chipkontaktflecken 424, die jeweils einen Eingangs/Ausgangsanschluß bilden, sind in den jeweiligen Öffnungen der IC-Schutzschicht 422 bereitgestellt. Auf jedem Chipkontaktfleck 424 ist eine Oxidschicht 426 ausgebildet. Auf jedem Chipkontaktfleck 424 wird eine Übergangsschicht 438 ausgebildet, und die Oxidschicht, auf welcher der Chipkontaktfleck 424 und die Übergangsschicht 438 sich berühren, wird entfernt.
  • Eine Lötstopplackschicht 470 wird auf der Zwischenlagen-Harzisolierschicht 550 ausgebildet. Ein Lotbump 476 oder ein nicht gezeigter leitfähiger Anschlußstift zum Verbinden mit einem externen Substrat, wie etwa einer Aufsteckplatine oder einer nicht gezeigten Hauptplatine, wird auf der Leiterschaltung 558 unter jedem Öffnungsabschnitt 471 der Lötstopplackschicht 470 bereitgestellt.
  • In der mehrschichtigen Leiterplatte 410 in dieser Ausführungsform ist der IC-Chip 420 im voraus in dem Kernsubstrat 430 enthalten, und die Übergangsschichten 420 werden jeweils auf den Chipkontaktflecken 424 des IC-Chips 420 bereitgestellt. Dadurch kann eine Ausrichtung leicht durchgeführt werden, wenn Durchkontaktierungslöcher und Aufbauschichten, selbst bei einem Chipkontaktflecken-Teilungsabstand von 150 µm oder weniger und einer Kontaktfleckengröße von 20 µm oder weniger, stabil ausgebildet werden können.
  • Wenn die Durchkontaktierungslöcher der Zwischenlagen-Harzisolierschichten durch Fotoätzen ausgebildet werden, wobei auf den Chipkontaktflecken keine Übergangsschichten ausgebildet sind und der Durchkontaktierungslochdurchmesser größer als ein Chipkontaktfleckdurchmesser ist, dann wird die Polyimidschicht, die als die Schutzschicht auf der Oberfläche jedes Chipkontaktflecks dient, während eines Reinigungsprozesses, der als ein Entfernungsprozeß für Rückstände auf dem Durchkontaktierungslochboden ausgeführt wird, und eines Zwischenlagen-Harzisolierschicht-Aufrauhungsprozesses gelöst und beschädigt. Wenn der Durchkontaktierungslochdurchmesser größer als der Chipkontaktfleckendurchmesser ist, werden die Kontaktflecken und Passivierungs-Polyimidschichten (oder IC- Schutzschichten) andererseits im Fall der Verwendung eines Lasers durch den Laser beschädigt. Wenn außerdem die Kontaktflecken des IC-Chips sehr klein sind und der Durchkontaktierungslochdurchmesser größer als die Chipkontaktfleckengröße ist, dann wird die Positionierung, selbst wenn ein Fotoätzverfahren oder ein Laserverfahren verwendet wird, ziemlich schwierig. Als ein Ergebnis treten häufig Verbindungsfehler zwischen den Chipkontaktflecken und den Durchkontaktierungslöchern auf.
  • Durch Bereitstellen der Übergangsschichten 438 auf den jeweiligen Chipkontaktflecken 424 ist es im Gegensatz dazu möglich, die Verbindung der Durchkontaktierungslöcher 460 mit den Chipkontaktflecken 424 selbst bei einem Chipkontaktflecken-Teilungsabstand von 150 µm oder weniger und einer Chipkontaktfleckengröße von 20 µm oder weniger sicherzustellen, und die Verbindungseigenschaften zwischen den Kontaktflecken 424 und den Durchkontaktierungslöchern 460 und die Zuverlässigkeit werden verbessert. Ferner besteht durch Einfügen der Übergangsschichten mit einem jeweils größeren Durchmesser auf den jeweiligen Kontaktflecken des IC-Chips keine Gefahr, daß die Chipkontaktflecken und die IC-Schutzschichten (Passivierungs-Polyimidschichten) gelöst und beschädigt werden, selbst wenn das Substrat in späteren Schritten, wie etwa Reinigungs- und Metallisierungsschritten, in eine Säure oder Ätzlösung eingetaucht wird oder das Substrat verschiedene Glühschritte durchlaufen hat.
  • Da die auf den Chipkontaktflecken 424 aus Aluminium ausgebildete Oxidschicht 426 auf den Oberflächen, auf denen die Chipkontaktflecken 424 und die Übergangsschichten 438 sich gegenseitig berühren, durch einen später zu beschreibenden Oxidschichtentfernungsprozeß entfernt wird, ist es möglich, die elektrischen Widerstände der Chipkontaktflecken 424 zu verringern und deren elektrische Leitfähigkeit zu erhöhen.
  • Dann wird unter Bezug auf 22 bis 27 ein Verfahren zur Herstellung der weiter oben unter Bezug auf 26 beschriebenen mehrschichtigen Leiterplatte beschrieben.
    • (1) Zuerst wird ein Isolierharzsubstrat (oder Kernsubstrat) 430 in das Faserplatten, die jeweils ein Kernmaterial aus Glasgewebe oder ähnlichem haben und mit einem Harz, wie etwa Epoxidharz imprägniert aufgebaut sind, als ein Ausgangsmaterial verwendet (siehe 22(A)). Dann wird auf einer Seite des Kernsubstrats 430 durch Ausbohren eine Vertiefung 432 zum Aufnehmen eines IC-Chips ausgebildet (siehe 22(B)).
    • (2) Dann wird unter Verwendung einer Druckvorrichtung ein Klebstoffmaterial 434 auf die Vertiefung 432 aufgetragen. Zu diesem Zeitpunkt kann anstelle des Auftragens ein Vergießen ausgeführt werden. Dann wird ein IC-Chip 420 auf das Klebstoffmaterial 434 montiert. Der IC-Chip 420 wird mit einer IC-Schutzschicht (aus einer Passivierung + Polyimid) 422 bedeckt, und die Chipkontaktflecken 424, die jeweils einen Eingangs/Ausgangsanschluß bilden, werden in den jeweiligen Öffnungen der IC-Schutzschicht 422 bereitgestellt. Auch werden die Oberflächen der Chipkontaktflecken 424 jeweils mit Oxidschichten 426 bedeckt (siehe 22(C)). Hier ist eine erläuternde Ansicht, die den Chipanschlußfleckenabschnitt 424 des IC-Chips 420 vergrößert, in 27(A) gezeigt.
    • (3) Dann wird die obere Oberfläche des IC-Chips 420 vertieft oder eingedrückt, um den IC-Chip 420 vollständig in der Vertiefung 432 aufzunehmen (siehe 22(D)). Es ist dadurch möglich, das Kernsubstrat 430 abzuflachen.
    • (4) Dann wird das Kernsubstrat 430, das den IC-Chip 420 darin enthält, in einem Vakuumzustand in eine Sputtervorrichtung gelegt. Während Argongas, das ein Inertgas ist, als Sputtergas verwendet wird, wird ein inverses Sputtern mit den freiliegenden Oxidschichten 426 auf den Oberflächen der Chipkontaktflecken 424 als Targets durchgeführt, wodurch die freiliegenden Oxidschichten 426 entfernt werden (siehe 23(A)). Hier ist eine erläuternde Ansicht, die den Chipkontaktfleckenabschnitt 424 des IC-Chips 420 vergrößert, in 27(B) gezeigt. Es ist dadurch möglich, die elektrischen Widerstände der Chipkontaktflecken 424 zu verringern, ihre elektrischen Leitfähigkeiten zu verbessern und ihr Haftvermögen an entsprechenden Übergangsschichten zu verbessern. In diesem Fall wird inverses Sputtern als ein Oxidschichtent fernungsverfahren verwendet. Anstelle des inversen Sputterns kann ein Plasmaprozeß verwendet werden. Im Fall des Plasmaprozesses wird das Substrat in eine Vorrichtung in einem Vakuumzustand gelegt, Plasmen werden in Sauerstoff oder Stickstoff, Kohlendioxid und Kohlenstofftetrafluorid ausgestoßen, um dadurch die Oxidschichten auf den Oberflächen der Chipkontaktflecken zu entfernen. Es ist auch möglich, die Chipkontaktfleckenoberflächen, anders als mit dem Plasmaprozeß, mit einer Säure zu bearbeiten, um die Oxidschichten zu entfernen. Vorzugsweise wird in dem Oxidschichtentfernungsverfahren eine Phosphorsäure verwendet. Die Oxidschichten werden hierin entfernt. Selbst wenn Schichten, wie Korrosionsschutz-Nitridschichten, auf den Chipkontaktflecken ausgebildet sind, wird vorzugsweise ein Entfernungsverfahren durchgeführt, um die elektrischen Leitfähigkeiten der Chipkontaktflecken zu verbessern.
    • (5) Danach wird die gesamte Oberfläche des Kernsubstrats 430 unter fortlaufender Verwendung der gleichen Vorrichtung mit Cr und Cu als Targets einem Sputterprozeß unterzogen, ohne den IC-Chip einer Sauerstoffatmosphäre auszusetzen, wodurch auf der gesamten Oberfläche eine leitende Metallschicht 433 ausgebildet wird (siehe 23(B)). Die Metallschicht 433 wird bevorzugt aus einer oder mehreren Metallschichten, wie etwa Zinn, Chrom, Titan, Nickel, Zink, Kobalt, Gold und Silber, gebildet. Die Dicke der Metallschicht wird vorzugsweise in dem Bereich von 0,001 bis 2,0 µm ausgebildet. Besonders bevorzugt beträgt die Dicke 0,01 bis 1,0 µm. Die Dicke einer Chromschicht wird derart festgelegt, daß auf der Sputterschicht keine Risse erzeugt werden und ein ausreichender hermetischer Kontakt mit einer Kupfersputterschicht hergestellt wird. In der dritten Ausführungsform werden die Entfernung von Schichten und die Bildung der untersten Schicht (Metallschicht) 433 jeder Übergangsschicht nacheinander in der gleichen Vorrichtung unter einer Nicht-Sauerstoffatmosphäre durchgeführt. Dadurch ist es möglich, die elektrische Leitfähigkeit zwischen den Chipkontaktflecken 424 des IC-Chips und der Übergangsschicht 438 zu verbessern, ohne erneut Oxidschichten auf den Kontaktfleckenoberflächen zu bilden. Auf der Metallschicht 433 kann durch stromloses Metallisieren, Galvanisieren oder eine Kombination davon eine metallisierte Schicht 436 ausgebildet werden (siehe 23(C)). Die Art des zum Metallisieren verwendeten Metalls ist beispielsweise Kupfer, Nickel, Gold, Silber, Zink oder Eisen. Bevorzugt wird Kupfer verwendet, weil es geeignete elektrische Eigenschaften hat, wirtschaftlich ist und in einem späteren Schritt ausgebildete Leiteraufbauschichten hauptsächlich aus Kupfer bestehen. Die Dicke der metallisierten Schicht ist bevorzugt im Bereich von 0,01 bis 5,0 µm. Die Dicke beträgt besser 0,1 bis 3 µm. Die metallisierte Schicht kann auch durch Sputtern oder Abscheidung ausgebildet werden. Die wünschenswerte Kombination aus der ersten Dünnfilmschicht und der zweiten Dünnfilmschicht ist Chrom-Kupfer, Chrom-Nickel, Titan-Kupfer, Titan-Nickel oder ähnliches. Diese Kombinationen sind anderen Kombinationen beim Metallanschluß und der elektrischen Leitfähigkeit überlegen.
    • (6) Danach wird ein Resist aufgebracht, oder ein lichtempfindlicher Film wird auflaminiert, und Galvano-Resists 435 werden bereitgestellt, um durch Belichtung und Entwicklung Öffnungen auf den oberen Abschnitten der Kontaktflecken des IC-Chips 420 bereitzustellen, wodurch galvanisch aufgebrachte Schichten 437 ausgebildet werden (siehe 23(D)). Die Dicke der galvanisch aufgebrachten Schicht 437 ist vorzugsweise etwa 1 bis 20 µm. Nach dem Entfernen der Galvano-Resists 435 werden die stromlos metallisierte Schicht 436 und die Metallschicht 433 unter den Galvano-Resists 435 weggeätzt, wodurch auf den Kontaktflecken 424 des IC-Chips jeweils Übergangsschichten 438 ausgebildet werden (siehe 24(A)). Auch ist eine erläuternde Ansicht, die den Chipkontaktfleckenabschnitt 424 des IC-Chips 420 vergrößert, in 27(C) gezeigt. In diesem Fall werden die Übergangsschichten 438 durch die Galvano-Resists gebildet. Es ist auch möglich, die Übergangsschichten 438 auf den Chipkontaktflecken 424 des IC-Chips 420 zu bilden, indem auf der jeweiligen stromlos metallisierten Schicht 436 gleichmäßig galvanisch aufgebrachte Schichten 437 ausgebildet werden, ein Ätzresist gebildet wird, eine Belichtung und Entwicklung durchgeführt werden, um die Abschnitte des Metalls außer denen auf den Übergangsschichten freizulegen, und indem geätzt wird. In diesem Fall ist die Dicke der stromlos metallisierten Schicht 437 vorzugsweise im Bereich von 1 bis 20 µm. Wenn die Dicke diesen Bereich übersteigt, findet während des Ätzens eine Unterätzung statt, und in den Grenzflächen zwischen den Übergangsschichten und Durchkontaktierungslöchern, die ausgebildet werden sollen, werden Lücken erzeugt.
    • (7) Dann wird eine Ätzlösung auf das Substrat gesprüht, die Oberflächen der Übergangsschichten 438 werden geätzt, um dadurch auf den jeweiligen Oberflächen rauhe Oberflächen 438α auszubilden (sieh 24(B)). Es ist auch möglich, die rauhen Oberflächen durch stromloses Metallisieren oder einen Oxidations-Reduktions-Prozeß auszubilden.
    • (8) Eine wärmeaushärtende Harzlage wird, wie im Fall der ersten Ausführungsform, durch Vakuumpreßlaminieren auf das Substrat, das die weiter oben angeführten Schritte durchlaufen hat, ausgebildet, wodurch eine Zwischenlagen-Harzisolierschicht 450 bereitgestellt wird (siehe 24(C)).
    • (9) Dann werden unter Verwendung eines CO2-Gaslasers Durchkontaktierungslochöffnungen 448 in der Zwischenlagen-Harzisolierschicht 450 bereitgestellt (siehe 24(D)). Danach können Harzrückstände auf den Öffnungen 448 unter Verwendung eines Oxidationsmittels, wie etwa Chromsäure oder Permangansäure, entfernt werden. Durch jeweiliges Bereitstellen der Übergangsschichten 438 aus Kupfer auf den Chipkontaktflecken 424, kann die Ausrichtung zum Zeitpunkt des Ausbildens der Durchkontaktierungslöcher leicht erledigt werden, die Verbindung der Durchkontaktierungslöcher auf den Chipkontaktflecken 424 wird sichergestellt, und die Verbindungseigenschaften zwischen den Kontaktflecken und den Durchkontaktierungslöchern und die Zuverlässigkeit werden verbessert. Auf diese Weise ist es möglich, Aufbauschichten stabil auszubilden. Durch Bereitstellen der Übergangsschichten mit einem jeweils größeren Durchmesser auf den jeweiligen Kontaktflecken des IC-Chips, besteht keine Gefahr des Auflösens und Beschädigens der Chipkontaktflecken 424 und der IC-Schutzschichten (Passivierungs-Poyimidschichten) 422, selbst wenn das Substrat in späteren Schritten, wie etwa einem Entfernungsverfahren für Durchkontaktierungslochbodenrückstände, einem Reinigungsverfahren, das als ein Zwischenlagen-Harzisolierschicht-Oberflächenaufrauhungsverfahren durchgeführt wird, einem Metallisierungsschritt oder ähnlichem, in eine Säure oder Ätzlösung eingetaucht wird oder wenn das Substrat verschiedene Glühschritte durchlaufen hat. In diesem Fall werden die Harzrückstände unter Verwendung einer Permangansäure entfernt. Es ist auch möglich, einen Reinigungsprozeß unter Verwendung von Sauerstoffplasma durchzuführen.
    • (10) Dann wird die Oberfläche der Zwischenlagen-Harzisolierschicht 450 aufgerauht, um dadurch eine rauhe Oberfläche 450α zu bilden (siehe 25(A)). Dieser Aufrauhungsschritt kann weggelassen werden.
    • (11) Nachdem ein Palladiumkatalysator an die Oberfläche der Zwischenlagen-Harzisolierschicht 450 zugeführt wurde, wird das Substrat in eine stromlose Metallisierungslösung eingetaucht, und auf der Oberfläche der Zwischenlagen-Harzisolierschicht 450 wird eine stromlos metallisierte Schicht 452 gebildet (siehe 25(B)).
    • (12) Ein kommerziell erhältlicher lichtempfindlicher Trockenfilm wird an das Substrat 430, das den obigen Prozessen unterzogen wurde, geklebt, eine Chromglasmaske wird montiert, eine Belichtung mit 40 mJ/cm2 wird durchgeführt, und dann wird ein Entwicklungsprozeß mit 0,8%-igem Natriumkarbonat durchgeführt, wodurch Galvano-Resists 454 mit einer jeweiligen Dicke von 25 µm bereitgestellt werden. Dann wird unter den gleichen Bedingungen wie in der ersten Ausführungsform eine Galvanisierung durchgeführt, wodurch galvanisch aufgebrachte Schichten 456 mit einer jeweiligen Dicke von 18 µm ausgebildet werden (siehe 25(C)).
    • (13) Nach dem Trennen und Entfernen der Galvano-Resists 454 durch 5%-iges NaOH wird die stromlos metallisierte Schicht 452 unter den Galvano-Resists durch Ätzen gelöst und entfernt, Leiterschaltungen 458, die jeweils aus der stromlos metallisierten Schicht 452 und der galvanisch aufgebrachten Schicht 456 bestehen und eine Dicke von 16 µm haben, und Durchkontaktierungslöcher 460 werden ausgebildet, und mit einer Ätzlösung werden rauhe Oberflächen 458α und 460α ausgebildet (siehe 25(D)). Die folgenden Schritte sind die gleichen wie die weiter oben dargelegten Schritte (13) bis (17) in der ersten Ausführungsform, deren Beschreibung hier nicht gegeben wird.
  • [Erste Modifikation der dritten Ausführungsform]
  • Nun wird unter Bezug auf 28 und 29 eine mehrschichtige Leiterplatte gemäß der ersten Modifikation der dritten Ausführungsform der vorliegenden Erfindung beschrieben. 28 zeigt den Querschnitt einer mehrschichtigen Leiterplatte 510, und die 29 sind Ansichten, die einen vergrößerten Chipkontaktfleckenabschnitt 424 zeigen, wobei 29(A) eine Ansicht ist, die einen Zustand zeigt, bevor ein Oxidschichtentfernungsprozeß durchgeführt wird, 29(B) eine Ansicht ist, die einen Zustand des Oxidschichtentfernungsprozesses zeigt, und 29(C) eine Ansicht ist, die einen Zustand zeigt, nachdem auf jedem Chipkontaktfleck 424 eine Übergangsschicht 438 ausgebildet ist.
  • In der weiter oben dargelegten dritten Ausführungsform wurde eine Beschreibung für den Fall gegeben, in dem BGAs bereitgestellt werden. In der ersten Modifikation der dritten Ausführungsform, die fast gleich wie die dritte Ausführungsform ist, wird die mehrschichtige Leiterplatte in einem PGA-Modus ausgebildet, um die Verbindung, wie in 28 gezeigt, durch leitende Anschlußstifte 496 herzustellen.
  • In dem Herstellungsverfahren der ersten Modifikation der dritten Ausführungsform wird ein Teil der Oxidschicht 426 des Chipkontaktflecks 424 entfernt, indem, wie in 29(B) gezeigt, ein Oxidschichtentfernungsprozeß aus einem inversen Sputterprozeß, einem Plasmaprozeß oder einem Säureprozeß durchgeführt wird. Dann wird, wie in 29(C) gezeigt, auf dem Chipkontaktfleck 424 eine Übergangsschicht 438 ausgebildet, die aus einer Metallschicht 433, einer stromlos metallisierten Schicht 436 und einer galvanisch aufgebrachten Schicht 437 besteht. Es ist dadurch möglich, den elektrischen Widerstand des Chipkontaktflecks 426 zu verringern und wie im Fall der dritten Ausführungsform seine elektrische Leitfähigkeit zu verbessern.
  • [Vergleichsbeispiel]
  • Eine mehrschichtige Leiterplatte wurde erhalten, indem Übergangsschichten wie im Fall der dritten Ausführungsform ausgebildet wurden, abgesehen davon, daß die Schichtentfernung nicht durchgeführt wurde.
  • Testergebnis
  • Das Ergebnis der Auswertung der mehrschichtigen Leiterplatten in der dritten Ausführungsform und in dem Vergleichsbeispiel unter Bezug auf die insgesamt vier Punkte 1) Schnittzustand, 2) Widerstandsmeßwert, 3) Schnittzustand nach dem Zuverlässigkeitstest und 4) Widerstandsmeßwert nach dem Zuverlässigkeitstest werden in einer Tabelle gezeigt.
  • Auswertungsergebnis
    Figure 00500001
  • 1) Schnittzustand
  • Nach dem Ausbilden der Übergangsschicht wurde die Schicht im Querschnitt geschnitten, und es wurde mit einem Mikroskop (× 100) beobachtet, ob auf dem Knotaktfleck eine Oxidschicht vorhanden ist oder nicht.
  • 2) Widerstandsmeßwert
  • Nach dem Ausbilden der Übergangsschicht wurde der Verbindungswiderstand gemessen. Ein Zahlenwert ist ein an 20 Stellen gemessenes Mittel davon.
  • 3) Schnittzustand nach Zuverlässigkeitstest
  • Nach der Bildung der mehrschichtigen Leiterplatte und dann Abschließen eines Wärmezyklustests (1000 Zyklen mit einem Zyklus von (130°C/3 Minuten) + (–60°C/3 Minuten)) wurde die mehrschichtige Leiterplatte quergeschnitten, und mit dem Mikroskop (× 100) wurde beobachtet, ob eine Oxidschicht auf dem Kontaktfleck vorhanden war oder nicht und ob der Übergang abgetrennt war oder nicht.
  • 4) Widerstandsmeßwert nach Zuverlässigkeitstest
  • Nach der Bildung der mehrschichtigen Leiterplatte und dann Abschließen des Wärmezyklustests (1000 Zyklen mit einem Zyklus von (130°C/3 Minuten) + (–60°C/3 Minuten)) wurde der Verbindungswiderstand gemessen. Ein Zahlenwert ist ein an 20 Stellen gemessenes Mittel davon.
  • Wie in der Tabelle gezeigt, hatte die mehrschichtige Leiterplatte in der dritten Ausführungsform keine Oxidschicht und hatte einen niedrigen Verbindungswiderstandswert, so daß an der elektrischen Verbindung kein Problem auftrat. Außerdem hatte sich die mehrschichtige Leiterplatte in der dritten Ausführungsform in dem Zuverlässigkeitstest weniger verschlechtert. Es wird bemerkt, daß selbst nach der Wiederholung von 2000 Zyklen des Wärmezyklustests keine so große Zunahme des Widerstandswerts beobachtet wurde.
  • In dem Vergleichsbeispiel blieb die Oxidschicht und der Verbindungswiderstandswert war hoch. In einigen Fällen wurden Abschnitte beobachtet, in denen keine elektrische Verbindung hergestellt werden konnte. Die Tendenz war nach dem Zuverlässigkeitstest auffallender.

Claims (13)

  1. Mehrschichtige Leiterplatte (10) mit Zwischenlagen-Isolierschichten (50, 150) und Leiterschichten (58), die wiederholt auf einem Substrat (30) ausgebildet sind, wobei in dem Substrat (30) ein elektronisches Bauelement (20) enthalten ist, und Durchkontaktierungslöchern (60), die in den Zwischenlagen-Isolierschichten (50, 150) ausgebildet sind, wobei eine Verbindung durch die Durchkontaktierungslöcher (60) hergestellt wird, dadurch gekennzeichnet, daß eine Mittlungsschicht (38), die mit dem Durchkontaktierungsloch (60) einer untersten Zwischenlagen-Isolierschicht verbunden ist, auf einem Kontaktfleckenabschnitt (24) des elektronischen Bauelements ausgebildet ist, wobei die Mittlungsschicht (38) mindestens zwei Metallschichten aufweist.
  2. Mehrschichtige Leiterplatte (10) mit Zwischenlagen-Isolierschichten (50, 150) und Leiterschichten (58), die wiederholt auf einem Substrat (30) ausgebildet sind, wobei in dem Substrat (30) ein elektronisches Bauelement (20) enthalten ist, und Durchkontaktierungslöcher (60), die in den Zwischenlagen-Isolierschichten (50, 150) ausgebildet sind, wobei eine Verbindung durch die hergestellt wird, dadurch gekennzeichnet, daß eine Mittlungsschicht (38), die mit dem Durchkontaktierungsloch (60) einer untersten Zwischenlagen-Isolierschicht verbunden ist, auf einem Kontaktfleckenabschnitt (24) des elektronischen Bauelements ausgebildet ist, wobei die Mittlungsschicht 1,0 bis 30 mal so breit ist wie der Kontaktfleckenabschnitt.
  3. Mehrschichtige Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Platine (10) ein Baugruppensubstrat ist.
  4. Mehrschichtige Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß eine Breite der Mittlungsschicht 1,0 bis 30 mal so groß wie eine Breite des Kontaktflecks ist.
  5. Mehrschichtige Leiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Mittlungsschicht (38) eine erste Dünnfilmschicht (33), eine zweite Dünnfilmschicht (36) und eine Verdickungsschicht (37) aufweist.
  6. Mehrschichtige Leiterplatte (10) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das mit der Mittlungsschicht (38) verbundene Durchkontaktierungsloch (60) die Leiterschicht (58) aufweist.
  7. Mehrschichtige Leiterplatte (10) nach Anspruch 6, dadurch gekennzeichnet, daß die Leiterschicht (58) des Durchkontaktierungslochs (60) aus Metall besteht, das Kupfer enthält.
  8. Mehrschichtige Leiterplatte (10) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das elektronische Bauelement (20) aus einem IC-Chip besteht.
  9. Mehrschichtige Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, daß die erste Dünnfilmschicht (33) aus einer oder mehreren Arten besteht, die aus einer Gruppe ausgewählt sind, die aus Zinn, Chrom, Titan, Nickel, Zink, Kobalt, Gold und Kupfer besteht.
  10. Mehrschichtige Leiterplatte nach Anspruch 5 oder 9, dadurch gekennzeichnet, daß die zweite Dünnfilmschicht (36) aus einer oder mehreren Arten besteht, die aus einer Gruppe ausgewählt sind, die aus Nickel, Kupfer, Gold und Silber besteht.
  11. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte (10) mit Zwischenlagen-Harzisolierschichten (50, 150) und Leiterschichten (58), die wiederholt auf einem Substrat (30) ausgebildet werden, das ein elektronisches Bauelement (20) enthält, dadurch gekennzeichnet, daß das Verfahren mindestens die folgenden Schritte (a) bis (d) aufweist: (a) Ausbilden einer ersten Dünnfilmschicht (33) und einer zweiten Dünnfilmschicht (36) auf einer gesamten Oberfläche des Substrats (30), in die das elektronische Bauelement (20) eingebettet ist; (b) Bereitstellen eines Abdecklacks auf der Dünnfilmschicht und Ausbilden einer Verdickungsschicht (37) auf Abschnitten, auf denen der Abdecklack nicht ausgebildet ist; (c) Entfernen der Dünnfilmschichten (33, 36) durch Ätzen, Bilden einer Mittlungsschicht auf einem Kontaktfleck des elektronischen Bauelements, das einen IC-Chip aufweist; (d) Einbetten des elektronischen Bauelements (20), auf dem die Mittlungsschicht (38) ausgebildet wird.
  12. Herstellungsverfahren für mehrschichtige Leiterplatte nach Anspruch 11, wobei die erste Dünnfilmschicht (33) einem Sputterprozeß oder einer Abscheidung unterzogen wird.
  13. Herstellungsverfahren für mehrschichtige Leiterplatte nach Anspruch 11 oder 12, wobei die zweite Dünnfilmschicht (36) einem Sputterprozeß, einer Abscheidung oder einer stromlosen Metallisierung unterzogen wird.
DE60128656T 2000-02-25 2001-01-12 Mehrschichtige leiterplatte und verfahren zu ihrer herstellung Expired - Lifetime DE60128656T2 (de)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2000049121 2000-02-25
JP2000049121 2000-02-25
JP2000073558 2000-03-16
JP2000073558 2000-03-16
JP2000078206 2000-03-21
JP2000078206 2000-03-21
JP2000105212 2000-04-06
JP2000105212 2000-04-06
JP2000152973 2000-05-24
JP2000152973 2000-05-24
PCT/JP2001/000177 WO2001063991A1 (fr) 2000-02-25 2001-01-12 Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche

Publications (2)

Publication Number Publication Date
DE60128656D1 DE60128656D1 (de) 2007-07-12
DE60128656T2 true DE60128656T2 (de) 2007-10-04

Family

ID=27531426

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60128656T Expired - Lifetime DE60128656T2 (de) 2000-02-25 2001-01-12 Mehrschichtige leiterplatte und verfahren zu ihrer herstellung

Country Status (8)

Country Link
US (11) US6909054B2 (de)
EP (6) EP1818975A3 (de)
KR (2) KR100890534B1 (de)
CN (1) CN100336426C (de)
DE (1) DE60128656T2 (de)
MY (1) MY128015A (de)
TW (1) TW582192B (de)
WO (1) WO2001063991A1 (de)

Families Citing this family (308)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
WO2001063991A1 (fr) 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
KR20030060898A (ko) * 2000-09-25 2003-07-16 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및다층프린트배선판의 제조방법
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2003030250A (ja) * 2001-07-12 2003-01-31 Oki Electric Ind Co Ltd プリント基板設計工数見積りシステムと見積りプログラム
JP2005515616A (ja) * 2001-09-28 2005-05-26 シーメンス　アクチエンゲゼルシヤフト 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) * 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
JP4190269B2 (ja) 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US20070197030A1 (en) * 2002-10-10 2007-08-23 Samsung Electronics Co., Ltd. Center pad type ic chip with jumpers, method of processing the same and multi chip package
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
WO2004077548A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
EP1643552A1 (de) * 2003-05-09 2006-04-05 Matsushita Electric Industrial Co., Ltd. Schaltungselemente enthaltendes modul
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
EP1487019A1 (de) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Halbleitervorrichtung und deren Herstellungsverfahren
JP3678239B2 (ja) 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
DE10343053A1 (de) * 2003-09-16 2005-04-07 Siemens Ag Elektronisches Bauelement und Anordnung mit einem elektronischen Bauelement
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US7229936B2 (en) * 2004-05-03 2007-06-12 International Business Machines Corporation Method to reduce photoresist pattern collapse by controlled surface microroughening
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
WO2005117510A1 (ja) * 2004-05-27 2005-12-08 Ibiden Co., Ltd. 多層プリント配線板
TWI280657B (en) * 2004-05-28 2007-05-01 Sanyo Electric Co Circuit device
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
KR100651124B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 Ｗｂｇａ형 반도체 패키지 및 그 제조방법
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4397947B2 (ja) * 2005-03-28 2010-01-13 パナソニック株式会社 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI297941B (en) * 2005-10-13 2008-06-11 Phoenix Prec Technology Corp Semiconductor device with electroless plating metal connecting layer and method for fabricating the same
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
EP1962569A1 (de) * 2005-12-16 2008-08-27 Ibiden Co., Ltd. Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
JP2007173468A (ja) * 2005-12-21 2007-07-05 Shinko Electric Ind Co Ltd 炭酸ガスレーザによるザグリ加工方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
TWI310968B (en) * 2006-02-09 2009-06-11 Phoenix Prec Technology Corp Electrically connecting structure of circuit board with semiconductor chip embedded therein
KR100736635B1 (ko) * 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
US8012566B2 (en) * 2006-07-12 2011-09-06 Hewlett-Packard Development Company, L.P. Microneedles formed by electroplating and selectively releasing temperature sensitive layers
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
TWI326484B (en) * 2006-09-21 2010-06-21 Advanced Chip Eng Tech Inc Chip package and chip package array
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
TWI335643B (en) * 2006-11-21 2011-01-01 Unimicron Technology Crop Circuit board structure having embedded semiconductor chip and fabrication method thereof
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
KR101281972B1 (ko) * 2006-12-07 2013-07-03 삼성전자주식회사 적층형 인쇄회로 기판
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
AT11664U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
JP5263918B2 (ja) * 2007-07-24 2013-08-14 日本電気株式会社 半導体装置及びその製造方法
KR101409648B1 (ko) * 2007-08-31 2014-06-19 삼성전자주식회사 집적회로 패키지 및 그 제조방법
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
KR100895820B1 (ko) * 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
EP2083443A1 (de) * 2008-01-28 2009-07-29 Phoenix Precision Technology Corporation Trägerplattenstruktur mit eingebettetem Halbleiterchip und Herstellungsverfahren dafür
JP5510795B2 (ja) * 2008-01-30 2014-06-04 日本電気株式会社 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
US8234593B2 (en) * 2008-03-07 2012-07-31 Freedom Scientific, Inc. Synchronizing a visible document and a virtual document so that selection of text in the virtual document results in highlighting of equivalent content in the visible document
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
KR100932938B1 (ko) * 2008-04-24 2009-12-21 삼성모바일디스플레이주식회사 기판 제조방법 및 상기 기판을 구비하는 유기 발광디스플레이 장치
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
WO2009147547A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Electronic device and method of manufacturing an electronic device
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
TWI363411B (en) 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
US20100025848A1 (en) * 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
KR101109287B1 (ko) * 2008-08-18 2012-01-31 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
CN102132639A (zh) * 2008-11-06 2011-07-20 揖斐电株式会社 电子部件内置线路板及其制造方法
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8082537B1 (en) * 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US7989959B1 (en) 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US7902661B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7901981B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7843056B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7898068B2 (en) * 2009-02-20 2011-03-01 National Semiconductor Corporation Integrated circuit micro-module
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
US7842544B2 (en) * 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7901984B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
FI20095557A0 (fi) * 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
KR101169531B1 (ko) 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
KR101038482B1 (ko) * 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
EP2937898A1 (de) 2009-07-15 2015-10-28 Silanna Semiconductor U.S.A., Inc. Halbleiter-auf-isolator mit rückseitiger wärmeableitung
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR101113501B1 (ko) * 2009-11-12 2012-02-29 삼성전기주식회사 반도체 패키지의 제조 방법
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP5544872B2 (ja) 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8513062B2 (en) 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
CN102208383B (zh) * 2010-03-31 2013-08-28 南亚电路板股份有限公司 电路板的形成方法
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
KR20110139462A (ko) * 2010-06-23 2011-12-29 삼성전기주식회사 절연수지 조성물 및 이를 이용하여 제조된 인쇄회로기판
US9049497B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Signaling random access points for streaming video data
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN102348324B (zh) * 2010-07-23 2016-02-10 伊姆贝拉电子有限公司 布线图案之间具有馈通导体的电子模块
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
US8421212B2 (en) 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8546922B2 (en) 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
JP2012129452A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置、半導体パッケージおよび半導体装置の製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102024389B (zh) * 2010-12-29 2014-08-27 利亚德光电股份有限公司 Led显示板及led显示器
CN102013218B (zh) * 2010-12-29 2013-07-10 利亚德光电股份有限公司 Led显示板及led显示器
US20120175763A1 (en) * 2011-01-06 2012-07-12 International Business Machines Corporation Integrated circuit packaging including auxiliary circuitry
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
EP2759183A4 (de) * 2011-09-21 2015-07-01 Conversant Intellectual Property Man Inc Verfahren und vorrichtung zum anschluss eines in eine leiterplatte integrierten chips
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR101443959B1 (ko) * 2012-01-05 2014-09-29 완-링 유 반도체 패키지 구조 및 그 제작방법
EP2615638A3 (de) * 2012-01-16 2013-09-25 Yu, Wan-Ling Halbleitergehäusestruktur und Verfahren zu deren Herstellung
DE102012001346A1 (de) * 2012-01-24 2013-07-25 Giesecke & Devrient Gmbh Verfahren zum Herstellen eines Datenträgers
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8810020B2 (en) * 2012-06-22 2014-08-19 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
TWI574355B (zh) * 2012-08-13 2017-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8664656B1 (en) * 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
US9595651B2 (en) 2012-12-21 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US20150206819A1 (en) * 2012-12-21 2015-07-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
WO2014097642A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9825209B2 (en) * 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
WO2014125851A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法
JP2014167053A (ja) * 2013-02-28 2014-09-11 3M Innovative Properties Co 高熱伝導性プリプレグ、プリプレグを用いた配線板および多層配線板、ならびに多層配線板を用いた半導体装置
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9763370B2 (en) 2013-03-15 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Apparatus for assembly of microelectronic devices
DE112013006909T5 (de) * 2013-04-04 2016-01-28 Mitsubishi Electric Corporation Motor -Automatik -Stopp/Neustart -System und Motor -Automatik - Stopp/Neustartverfahren
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
JP6103054B2 (ja) * 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6705096B2 (ja) * 2013-08-21 2020-06-03 インテル・コーポレーション バンプレスビルドアップ層（ｂｂｕｌ）用のバンプレスダイ−パッケージインターフェースを備えるパッケージアセンブリ、コンピューティングデバイス、及びパッケージアセンブリの製造方法
CN104427747B (zh) * 2013-08-30 2017-10-10 深南电路有限公司 一种内层埋铜的电路板及其加工方法
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
NL2011575C2 (en) * 2013-10-08 2015-04-09 Besi Netherlands B V Method for positioning a carrier with electronic components and electronic component produced with such method.
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US10056294B2 (en) 2013-12-02 2018-08-21 Maxim Integrated Products, Inc. Techniques for adhesive control between a substrate and a die
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9583420B2 (en) * 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
TWI517322B (zh) 2014-02-19 2016-01-11 鈺橋半導體股份有限公司 半導體元件及其製作方法
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9343434B2 (en) 2014-02-27 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laser marking in packages
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN104902676A (zh) * 2014-03-06 2015-09-09 常熟东南相互电子有限公司 印刷电路板及其制法
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
JP2015222753A (ja) * 2014-05-22 2015-12-10 イビデン株式会社 プリント配線板及びその製造方法
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US9673096B2 (en) * 2014-11-14 2017-06-06 Infineon Technologies Ag Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
JP6352791B2 (ja) 2014-12-11 2018-07-04 Ckd株式会社 コイル用シート、コイル、及びコイルの製造方法
JP6247629B2 (ja) * 2014-12-11 2017-12-13 Ckd株式会社 コイル用シートの製造方法、及びコイルの製造方法
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US9941226B2 (en) * 2014-12-15 2018-04-10 Industrial Technology Research Institute Integrated millimeter-wave chip package
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
CN105762138B (zh) * 2014-12-15 2019-01-25 财团法人工业技术研究院 整合式毫米波芯片封装结构
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
TWI649848B (zh) * 2014-12-26 2019-02-01 聯華電子股份有限公司 具有凸塊下層金屬的半導體結構及其製作方法
US10177130B2 (en) 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US10062663B2 (en) 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN109560183B (zh) * 2015-04-29 2020-04-17 光宝光电(常州)有限公司 多层式电路板及发光二极管封装结构
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US10049970B2 (en) * 2015-06-17 2018-08-14 Samsung Electronics Co., Ltd. Methods of manufacturing printed circuit board and semiconductor package
TWI602482B (zh) * 2015-06-30 2017-10-11 To solder paste embedded electronic components within the circuit board manufacturing method
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10096573B2 (en) * 2015-07-28 2018-10-09 Bridge Semiconductor Corporation Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US9570387B1 (en) * 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US10182499B2 (en) * 2015-11-09 2019-01-15 The University Of Memphis Research Foundation Multilayer additive printed circuit
US9570372B1 (en) 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
WO2018063383A1 (en) 2016-09-30 2018-04-05 Intel Corporation Active package substrate having anisotropic conductive layer
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
WO2018155089A1 (ja) * 2017-02-23 2018-08-30 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
EP3373714B1 (de) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybridkomponententräger und verfahren zur herstellung davon
WO2018182595A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
WO2018181552A1 (ja) 2017-03-31 2018-10-04 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
US10257925B2 (en) 2017-04-10 2019-04-09 Tactotek Oy Method for manufacturing an electronic assembly
DE102018108924A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Package und Verfahren
US10872864B2 (en) 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102459308B1 (ko) 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP7085328B2 (ja) 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
CN107749395B (zh) * 2017-10-30 2020-06-26 武汉新芯集成电路制造有限公司 一种晶圆打标的方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
EP3557608A1 (de) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verpackte integrierte schaltung mit zwischenschaltfunktionalität und verfahren zur herstellung solch einer verpackten integrierten schaltung
CN110557887B (zh) 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
US10340249B1 (en) * 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI682480B (zh) * 2018-09-19 2020-01-11 易華電子股份有限公司 印刷電路板佈線系統
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN111524873B (zh) * 2019-02-01 2022-05-13 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法
JP2022527389A (ja) * 2019-04-08 2022-06-01 ナノ ディメンション テクノロジーズ，リミテッド Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法
EP3739618A1 (de) * 2019-05-15 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit in schichtstapel eingebetteter oberflächenkontaktierbarer komponente
JP7379511B2 (ja) * 2019-09-25 2023-11-14 京セラ株式会社 印刷配線板および印刷配線板の製造方法
TWI715214B (zh) * 2019-09-26 2021-01-01 日商京瓷股份有限公司 印刷配線板及印刷配線板之製造方法
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
TWI744805B (zh) * 2020-02-24 2021-11-01 頎邦科技股份有限公司 電路板
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
US11342248B2 (en) * 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
TWI731776B (zh) * 2020-08-26 2021-06-21 友達光電股份有限公司 電子裝置
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US3775844A (en) 1970-06-25 1973-12-04 Bunker Ramo Method of fabricating a multiwafer electrical circuit structure
US4372996A (en) * 1972-05-09 1983-02-08 Massachusetts Institute Of Technology Method for metallizing aluminum pads of an integrated circuit chip
JPS49131863U (de) * 1973-03-10 1974-11-13
US3909590A (en) * 1975-01-10 1975-09-30 Howmedica Furnace assembly for firing dental products
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
US4751146A (en) * 1985-07-09 1988-06-14 Showa Denko Kabushiki Kaisha Printed circuit boards
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
KR910006967B1 (ko) 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH0258345A (ja) 1988-08-24 1990-02-27 Hitachi Ltd 半導体装置
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JPH02312296A (ja) 1989-05-26 1990-12-27 Japan Radio Co Ltd 高密度実装モジュールの製造方法
JPH0324786A (ja) 1989-06-22 1991-02-01 Sharp Corp ホトエッチングされる回路基板の位置決め構造
JPH0338084A (ja) 1989-07-04 1991-02-19 Sharp Corp 回路基板の接続方法
JPH0350734A (ja) 1989-07-18 1991-03-05 Seiko Epson Corp 集積回路の製造方法
JPH03101234A (ja) 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
JPH0377327A (ja) 1989-08-19 1991-04-02 Fujitsu Ltd バンプ電極形半導体装置およびその製造方法
US5021016A (en) * 1990-03-05 1991-06-04 Currey Lesley B Outboard motor support
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP3091214B2 (ja) 1990-05-11 2000-09-25 株式会社日立製作所 マルチチップ・モジュールの製造方法
JP2785444B2 (ja) 1990-05-16 1998-08-13 松下電器産業株式会社 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04233867A (ja) 1990-06-27 1992-08-21 Xerox Corp サブミクロンの揺動補正を有する光学的走査システム
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
JPH0465832A (ja) 1990-07-06 1992-03-02 Fujitsu Ltd 半導体装置の製造方法
JPH04233258A (ja) 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
JPH04154197A (ja) 1990-10-18 1992-05-27 Nippon Chemicon Corp 部品内蔵多層基板
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
US5126016A (en) * 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5256875A (en) * 1992-05-14 1993-10-26 Teledyne Mec Method for generating filtered noise signal and broadband signal having reduced dynamic range for use in mass spectrometry
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5130889A (en) 1991-06-28 1992-07-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
JPH0546069A (ja) 1991-08-08 1993-02-26 Yamaha Corp ピアノ運指表示装置
JPH0548000A (ja) 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JP3081326B2 (ja) 1991-12-04 2000-08-28 株式会社日立製作所 半導体モジュール装置
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5455459A (en) 1992-03-27 1995-10-03 Martin Marietta Corporation Reconstructable interconnect structure for electronic circuits
JPH0821782B2 (ja) 1992-03-30 1996-03-04 日本碍子株式会社 多層回路基板の形成方法
US5304511A (en) * 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
US5309322A (en) 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH06268098A (ja) 1993-03-17 1994-09-22 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP3110922B2 (ja) 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
DE69330603T2 (de) * 1993-09-30 2002-07-04 Cons Ric Microelettronica Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
JPH07193184A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH0878572A (ja) 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP3424344B2 (ja) 1994-09-01 2003-07-07 ヤマハ株式会社 半導体装置
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
US5563449A (en) 1995-01-19 1996-10-08 Cornell Research Foundation, Inc. Interconnect structures using group VIII metals
JP2625398B2 (ja) 1995-03-17 1997-07-02 日本電気株式会社 マルチチップ冷却装置
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
EP0774888B1 (de) 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Gedruckte Leiterplatte und ihre Anordnung
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US5862583A (en) * 1995-12-28 1999-01-26 Lucent Technologies Inc. Panel positioning method and apparatus
US5838361A (en) * 1996-01-11 1998-11-17 Micron Technology, Inc. Laser marking techniques
US5700716A (en) * 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JPH09266268A (ja) 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JPH09278494A (ja) 1996-04-15 1997-10-28 Corning Japan Kk ガラス基板へのマーキング方法
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5710063A (en) * 1996-06-06 1998-01-20 Sun Microsystems, Inc. Method for improving the alignment of holes with other elements on a printed circuit board
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
US6064111A (en) * 1996-07-31 2000-05-16 Hitachi Company, Ltd. Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
DE69722106T2 (de) * 1996-08-29 2004-04-01 Mitsubishi Denki K.K. Epoxidharzzusammensetzung und damit eingekapselte Halbleiteranordnungen
JPH1098081A (ja) 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
US7462801B1 (en) * 1996-11-20 2008-12-09 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
JP3573894B2 (ja) * 1997-01-06 2004-10-06 ローム株式会社 半導体装置及びその製造方法
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JPH10256737A (ja) 1997-03-10 1998-09-25 Ibiden Co Ltd プリント配線基板の製造方法およびプリント配線基板
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
CN1155303C (zh) 1997-04-15 2004-06-23 揖斐电株式会社 无电解电镀用粘接剂以及印刷布线板
JP3081168B2 (ja) 1997-04-30 2000-08-28 イビデン株式会社 電子部品搭載用基板
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
JPH10321634A (ja) 1997-05-22 1998-12-04 Citizen Watch Co Ltd 突起電極の製造方法
KR19990002341A (ko) 1997-06-19 1999-01-15 윤종용 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH1114574A (ja) * 1997-06-20 1999-01-22 Toshiba Corp はんだ付け検査方法及びはんだ付け検査装置
JP3324973B2 (ja) 1997-07-28 2002-09-17 イビデン株式会社 レジストパターン形成のための位置決めマーク及び多層プリント配線板の製造方法
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
AT2341U1 (de) 1997-08-22 1998-08-25 Green One Tec Kanduth Produkti Profilrahmen für ein gehäuse eines sonnenkollektors
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6271046B1 (en) * 1997-10-06 2001-08-07 Enterix, Inc. Apparatus and method for analyte detection
JPH11111738A (ja) 1997-10-07 1999-04-23 Oki Electric Ind Co Ltd Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法
FI103197B (fi) * 1997-10-08 1999-05-14 Sunds Defibrator Panelhandling Laitteisto levyjen pinoamiseksi
JP3378185B2 (ja) 1997-11-28 2003-02-17 イビデン株式会社 パッケージ基板
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US6025995A (en) 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
JPH11145174A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JPH11163047A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置の製造方法及びその装置
JPH11176977A (ja) 1997-12-08 1999-07-02 Mitsubishi Gas Chem Co Inc 金属芯入りキャビティ型プリント配線板
WO1999030542A1 (fr) * 1997-12-11 1999-06-17 Ibiden Co., Ltd. Procede de fabrication d'une carte a circuit imprime multicouche
US6087203A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package
JP3969875B2 (ja) 1997-12-29 2007-09-05 イビデン株式会社 多層プリント配線板
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JP2958520B2 (ja) 1998-01-07 1999-10-06 カシオ計算機株式会社 半導体装置の接合方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JPH11274734A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子回路装置およびその製造方法
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
SE513875C2 (sv) * 1998-06-15 2000-11-20 Ericsson Telefon Ab L M Elektrisk komponent samt ett flerlagrigt kretskort
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP2000021916A (ja) 1998-07-02 2000-01-21 Citizen Watch Co Ltd 半導体装置とその製造方法
US6153829A (en) 1998-09-15 2000-11-28 Intel Corporation Split cavity wall plating for an integrated circuit package
JP2000151079A (ja) 1998-11-09 2000-05-30 Dainippon Printing Co Ltd 微細配線及びビアホールの形成方法
JP2000150705A (ja) 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000150518A (ja) 1998-11-17 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6294494B1 (en) * 1998-12-18 2001-09-25 Phillips Petroleum Company Olefin polymerization processes and products thereof
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
US6327158B1 (en) * 1999-01-15 2001-12-04 National Semiconductor Corporation Metal pads for electrical probe testing on wafer with bump interconnects
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
KR100687548B1 (ko) 1999-01-27 2007-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP3522571B2 (ja) 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
KR20010090354A (ko) * 1999-03-26 2001-10-18 가나이 쓰토무 반도체 모듈 및 그 실장 방법
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
JP3659167B2 (ja) 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
JP2000323645A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
JP3756041B2 (ja) 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
US6330259B1 (en) * 1999-06-24 2001-12-11 Jonathan S. Dahm Monolithic radial diode-pumped laser with integral micro channel cooling
US6235453B1 (en) 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
JP4943607B2 (ja) * 1999-08-23 2012-05-30 ゴア エンタープライズ ホールディングス，インコーポレイティド 閉鎖容器内の汚染物質を除去する改良多機能フィルター
US20020000239A1 (en) * 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
WO2001063991A1 (fr) 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6281046B1 (en) 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6606792B1 (en) * 2000-05-25 2003-08-19 Oak-Mitsui, Inc. Process to manufacturing tight tolerance embedded elements for printed circuit boards
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6657707B1 (en) 2000-06-28 2003-12-02 Advanced Micro Devices, Inc. Metallurgical inspection and/or analysis of flip-chip pads and interfaces
KR20030060898A (ko) 2000-09-25 2003-07-16 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및다층프린트배선판의 제조방법
JP2002260902A (ja) 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd チップ形ｐｔｃサーミスタ
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6667230B2 (en) 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
KR100389314B1 (ko) * 2001-07-18 2003-06-25 엘지전자 주식회사 도금인입선 없는 인쇄회로기판의 제조방법
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
US6782897B2 (en) 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
CN1291069C (zh) * 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
WO2006126557A1 (ja) 2005-05-23 2006-11-30 Credia Japan Co., Ltd. 光増感作用を有する化合物、光電極、及び光増感型太陽電池

Also Published As

Publication number Publication date
US20080151517A1 (en) 2008-06-26
EP1818975A3 (de) 2010-09-29
EP1259103A4 (de) 2004-07-28
US20080151519A1 (en) 2008-06-26
CN100336426C (zh) 2007-09-05
EP1990832A2 (de) 2008-11-12
EP1990831A3 (de) 2010-09-29
US20100018049A1 (en) 2010-01-28
CN1406455A (zh) 2003-03-26
US7888606B2 (en) 2011-02-15
EP1990831A2 (de) 2008-11-12
KR20030007438A (ko) 2003-01-23
EP1990833A3 (de) 2010-09-29
US20080151520A1 (en) 2008-06-26
US6909054B2 (en) 2005-06-21
KR20080031522A (ko) 2008-04-08
US8438727B2 (en) 2013-05-14
US20080201944A1 (en) 2008-08-28
US7842887B2 (en) 2010-11-30
US20100031503A1 (en) 2010-02-11
EP1990833A2 (de) 2008-11-12
US8046914B2 (en) 2011-11-01
US7888605B2 (en) 2011-02-15
EP1814154A1 (de) 2007-08-01
US8186045B2 (en) 2012-05-29
KR100890534B1 (ko) 2009-03-27
TW582192B (en) 2004-04-01
US7884286B2 (en) 2011-02-08
MY128015A (en) 2007-01-31
US20070227765A1 (en) 2007-10-04
EP1259103A1 (de) 2002-11-20
WO2001063991A1 (fr) 2001-08-30
US8079142B2 (en) 2011-12-20
US20090070996A1 (en) 2009-03-19
US8453323B2 (en) 2013-06-04
US20120000068A1 (en) 2012-01-05
DE60128656D1 (de) 2007-07-12
US7435910B2 (en) 2008-10-14
EP1818975A2 (de) 2007-08-15
EP1990832A3 (de) 2010-09-29
EP1259103B1 (de) 2007-05-30
US20040168825A1 (en) 2004-09-02
US20030015342A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
DE60128656T2 (de) Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
DE60031949T2 (de) Gedruckte Leiterplatte und ihre Herstellung
DE60031680T2 (de) Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
DE69936319T2 (de) Leitender verbindungsstift und baugruppenplatte
DE69934981T2 (de) Gedruckte leiterplatte und verfahren zur herstellung
DE69837110T2 (de) Mehrschichtige leiterplatte
KR101088338B1 (ko) 다층프린트배선판
EP1848257B1 (de) Mehrschichtige leiterplatte
US8455994B2 (en) Electronic module with feed through conductor between wiring patterns
US20080098595A1 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
DE102006021765A1 (de) Verfahren zum Herstellen einer Leiterplatte mit darin eingebetteten Elektronikkomponenten
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
CN101102642A (zh) 多层印刷电路板
DE60031948T2 (de) Leiterplatte, verfahren zu ihrer herstellung und kondensator zur integration in der leiterplatte
JPS58112392A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition