DE60126310T2 - Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit - Google Patents

Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit Download PDF

Info

Publication number
DE60126310T2
DE60126310T2 DE60126310T DE60126310T DE60126310T2 DE 60126310 T2 DE60126310 T2 DE 60126310T2 DE 60126310 T DE60126310 T DE 60126310T DE 60126310 T DE60126310 T DE 60126310T DE 60126310 T2 DE60126310 T2 DE 60126310T2
Authority
DE
Germany
Prior art keywords
electrode
point contact
circuit
electrodes
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126310T
Other languages
English (en)
Other versions
DE60126310D1 (de
Inventor
Masakazu Shinagawa-ku AONO
Tsuyoshi Meguro-ku HASEGAWA
Kazuya Toda-shi TERABE
Tomonobu Soka-shi NAKAYAMA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
RIKEN Institute of Physical and Chemical Research
Original Assignee
Japan Science and Technology Agency
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000334686A external-priority patent/JP4118500B2/ja
Priority claimed from JP2001138103A external-priority patent/JP4097912B2/ja
Application filed by Japan Science and Technology Agency, RIKEN Institute of Physical and Chemical Research filed Critical Japan Science and Technology Agency
Publication of DE60126310D1 publication Critical patent/DE60126310D1/de
Application granted granted Critical
Publication of DE60126310T2 publication Critical patent/DE60126310T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/54—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements of vacuum tubes
    • H03K17/545—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements of vacuum tubes using microengineered devices, e.g. field emission devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Kontaktarray mit einer Mehrzahl von Einheiten, bei denen in jeder von diesen ein Punktkontakt zwischen den aufeinander zu weisenden Elektroden gebildet oder gelöst wird zum Steuern des Leitwertes oder eines NOT-Schaltkreis, und einen elektronischer Schaltkreis, der diese Einheiten verwendet, und insbesondere einen NOT-Schaltkreis mit einer elektronischen Einheit (einem atomaren Schalter, der unten beschrieben werden wird), bei dem ein Punktkontakt zwischen aufeinander zu weisende Elektroden gebildet oder gelöst wird zur Steuerung des Leitwerts und eine elektronische Schaltung, die diese verwendet.
  • Stand der Technik
  • Als Stand der Technik [1] werden Verfahren zum Bilden eines Punktkontakts zur Steuerung des Leitwerts offenbart durch, beispielsweise, J. K. Gimzewski und R. Moller: Phys. Rev. B36, S.1284, 1987, J. L. Costa-Kramer, N. Garcia, P. Garcia-Mochales, P. A. Serena, M. I. Marques, und A. Corrcia: Phys. Rev. B55, S.5416, 1997, und H Ohnishi, Y Kondo, und K. Takayanagi: Nature, Bd. 395, S. 780, 1998.
  • Jedes dieser Verfahren erfordert eine Piezoeinheit, um jeden Kontaktpunkt zu bilden und zu steuern. Mit anderen Worten wird ein mit einer Piezoeinheit versehener metallischer Fühler, der bezüglich einer gegenüberliegenden Elektrode mit hoher Genauigkeit positioniert ist, durch Antreiben der Piezoeinheit positioniert, wodurch ein Punktkontakt zwischen dem Fühler und der gegenüberliegenden Elektronik hergestellt wird. Dessen Zustand wird gesteuert.
  • Zusätzlich zu diesem Stand der Technik ist ein Verfahren zum Steuern des Leitwerts jedes Punktkontakts von C. P. Collier u. a.: Science, Bd. 285, Seite 391, 1999 beschreiben, das organische Moleküle verwendet.
  • Nach diesem Verfahren wird die Leitfähigkeit von Rotaxanemolekülen von einer Dicke eines Moleküls zwischen zwei Elektroden, die aufeinander zu weisen, durch Anlegen einer hohen Spannung zwischen die Elektroden geändert. Die Rotaxanemoleküle, die zwischen den Elektroden liegen, zeigen anfänglich eine bestimmte Leitfähigkeit. Wenn eine vorgegebene oder höhere Spannung mit einer bestimmten Polarität angelegt wird, oxidieren die Moleküle, wobei ihre Leitfähigkeit verringert wird, so dass die Elektroden voneinander isoliert sind.
    • [3] Bisher ist es bekannt, dass ein AND-Schaltkreis und ein OR-Schaltkreis unter Verwendung einer Diode, die als Zweipol dient, gebildet werden kann.
  • Es ist andererseits bekannt, dass ein NOT-Schaltkreis unter Verwendung lediglich einer Diode nicht gebildet werden kann. Der NOT-Schaltkreis kann, mit anderen Worten, nicht unter Verwendung nur der üblichen Zweipoleinheiten gebildet werden. Entsprechend erfordert die Ausbildung des NOT-Schaltkreises einen Transistor, der als Dreipoleinheit dient.
  • Alle logischen Schaltungen können unter Verwendung des AND-Schaltkreises, des OR-Schaltkreises und des NOT-Schaltkreises konstruiert werden. Ein Dreipol-Schaltkreis ist, mit anderen Worten, für die Bildung eines frei wählbaren logischen Schaltkreises unverzichtbar.
  • Diese Tatsache wird in ihren Einzelheiten beispielsweise in „NYUMON ELECTRONICS KOHZA (Library of Introduction to Electronics) Digital Circuit", Bd. 2, Seiten 1 bis 7, veröffentlicht von Nikkan Kogyo Shinbun Co., Ltd. (I) beschrieben.
  • Heutzutage, wo die Integration von Siliziumeinheiten seine Grenze erreicht, werden Einheiten in Nanometergröße, etwa molekulare Einheiten, entwickelt. Beispielsweise wird das Ergebnis eines Experiments eines Transistors unter Verwendung einer Kohlenstoff-Nanoröhre in Nature, Bd. 393, Seiten 49 bis 50, 1998 (II) beschrieben.
  • Die Dokumente WO 97/48032A und WO 00/48196 A offenbaren Einheiten, die mit zwei metallischen Elektroden und einem zwischen diesen durch eine für Ionen leitende Schicht, die zwischen den Elektroden angeordnet ist, wachsenden Dendrit aufweisen.
  • Als Ausnahme von dem oben genannten allgemeinen Aufbau hat die Einheit, die in 3 der WO 00/48196 A beschrieben worden ist, eine zusätzliche isolierende Grenzschicht, die zwischen einer der metallischen Elektrode und der für Ionen leitfähigen Schicht angeordnet ist. Ein Durchschlag über diese Grenze tritt während des Betriebs dieser Einheit auf.
  • Offenbarung der Erfindung
  • Nach dem V erfahren des vorgenannten Standes der Technik [1] erfordert der eine Punktkontakt jedoch wenigstens eine piezoelektrische Einheit und eine komplizierte Steuerschaltung zum Antreiben der Einheit. Es ist sehr schwierig, diese Komponenten zu integrieren.
  • Nach dem Verfahren des genannten Standes der Technik [2] ist die Anwendung erheblich eingeschränkt, da die Oxidmoleküle zeitweise reduziert sind und die Leitfähigkeit nicht wieder hergestellt werden kann.
  • Weiter wird bei [3] der vorgenannte Dreipol-Schaltkreis ein Faktor, der die Miniaturisierung begrenzt.
  • Nach dem Verfahren des voranstehend genannten Dokuments [2] wird beispielsweise eine Struktur wie ein Gatter anders als die Kohlenstoff-Nanoröhre durch einen bestehenden Prozess zum Herstellen eines Halbleiters gebildet. Die Größe des gesamten Transistors ist daher nicht so sehr unterschiedlich von derjenigen eines üblichen Transistors. Mit anderen Worten bleibt die Entwicklung von Einheiten in Nanometergröße in dem Zustand der Demonstration der grundlegenden Prinzipien.
  • Unter Berücksichtigung der obigen Situationen ist es eine erste Aufgabe der vorliegenden Erfindung, ein Punktkontaktarray zu schaffen mit einer Mehrzahl von Kontakten, von denen jeder elektrisch und umkehrbar den Leitwert zwischen Elektroden steuert und die jeweils bei einem arithmetischen Schaltkreis, einem Logikschaltkreis und einer Speichereinheit verwendet werde kann. Es ist eine zweite Aufgabe der vorliegenden Erfindung, einen NOT-Schaltkreis einschließlich einer elektronischen Einheit in Nanometergröße und eine elektronische Schaltung, die diesen verwendet, zu schaffen.
  • Um die obigen Aufgaben zu erfüllen ist nach der Erfindung
    • [1] ein Punktkontaktarray mit einer Mehrzahl von elektrischen Einheiten, von denen jede eine erste Elektrode, die aus einem zusammengesetzten leitfähigen Material mit ionischer Leitfähigkeit und elektronischer Leitfähigkeit gefertigt ist, und eine zweite Elektrode, die aus einer leitfähigen Substanz gefertigt ist, aufweist, wobei die erste Elektrode von der zweiten Elektrode beabstandet ist, und jede der elektronischen Einheiten den Leitwert zwischen den Elektroden durch Bildung einer Brücke aus Metallatomen zwischen der ersten Elektrode und der zweiten Elektrode steuern kann, vorgesehen.
    • [2] Das Punktkontaktarray nach [1], wobei das zusammengesetzte leitfähige Material mit metallisch beweglichen Ionen auf einer Quelle der metallisch beweglichen Ionen ausgebildet ist.
    • [3] Das Punktkontaktarray nach [1] oder [2], wobei das zusammengesetzte leitfähige Material Ag2S, Ag2Se, Cu2S oder Cu2Se ist.
    • [4] Das Punktkontaktarray nach [1], [2] oder [3], wobei die mobilen Ionen, die in dem zusammengesetzten leitfähigen Material beihaltet sind, eine Brücke zwischen der ersten Elektrode und der zweiten Elektrode zur Änderung des Leitwerts zwischen den Elektroden bilden.
    • [5] Das Punktkontaktarray nach [1], [2] oder [3], wobei ein Halbleiter oder ein isolierendes Material, das Ionen lösen kann und das aufgrund der Lösung von Ionen eine elektronische Leitfähigkeit oder eine ionisch Leitfähigkeit zeigt, zwischen der ersten Elektrode und den zweiten Elektroden angeordnet ist, und bewegliche Ionen, die in dem zusammengesetzten leitfähigen Material beinhaltet sind, den Halbleiter oder das isolierende Material unter Änderung des Leitwerts des Halbleiter oder des isolierenden Materials erreichen.
    • [6] Das Punktkontaktarray nach [5], wobei der Halbleiter oder das isolierende Material ein kristallines oder amorphes Material aus GeSx, GeSex, GeTex oder WOx (0 < x < 100) ist.
    • [7] Das Punktkontaktarray nach [1], [2], [3], [4], [5] oder [6], wobei ein metallischer Draht, der wenigstens teilweise mit dem zusammengesetzten leitfähigen Material beschichtet ist, als erste Elektrode wirkt, ein metallischer Draht als zweite Elektrode wirkt, eine Mehrzahl von Drähten, die als wenigstens eine der Elektroden wirken, vorhanden sind und ein Punktkontakt zwischen jeder der Schnittstellen der metallischen Drähte gegeben ist.
    • [8] Das Punktkontaktarray nach einem der Ansprüche [1], [2], [3], [4], [5], [6] oder [7], wobei der Leitwert jedes Punktkontakts gequantelt ist.
    • [9] Eine Speichereinheit mit einer Mehrzahl von Kontaktpunktarrays nach [8], wobei die quantifizierten Leitwerte jeden Punktkontakts einen Aufzeichnungszustand darstellen.
    • [10] Eine logische Schaltung mit einer Mehrzahl von Kantaktpunktarrays nach [8], wobei die quantifizierte Leitfähigkeit jedes Punktkontakts ein Eingangssignal aufweist und die Potentiale der jeweiligen Elektroden zur Ausführung einer Addition oder Subtraktion der Eingangssignale gesteuert werden.
    • [11] Eine logische Schaltung mit einer Mehrzahl von Kontaktpunktarrays nach [8], wobei ein Potential an dem einen Ende jedes Kontaktpunkts ein Eingangssignal ist.
  • Kurze Erläuterung der Zeichnungen.
  • 1 ist eine schematische perspektivische Ansicht, die ein Punktkontaktarray zeigt, bei dem eine Mehrzahl von Punktkontakten entsprechend der Erfindung angeordnet sind.
  • 2 ist eine schematische Ansicht, die ein Punktkontaktarray zeigt, die einen Mehrfachspeicher nach der vorliegenden Erfindung bildet.
  • 3 zeigt das Ergebnis des Auslesens des Mehrfachspeichers nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • 4 zeigt das Ergebnis einer arithmetischen Operation durch einen Addierschaltkreis mit einem Punktkontaktfeld nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • 5 zeigt das Ergebnis einer arithmetischen Operation durch einen Subtrahierschaltkreis einschließlich eines Punktkontaktarrays entsprechend einem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • 6 ist ein schematisches Diagramm eines OR-Gatters mit einem Punktkontaktarray nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
  • 7 zeigt die Ergebnisse der Operation eines OR-Gatters mit einem Punktkontaktarray nach einem vierten Ausführungsbeispiel der vorliegenden Erfinddung.
  • 8 ist ein Diagramm einer äquivalenten Schaltung eines Logikschaltkreises eines Punktkontaktarrays nach dem vierten Ausführungsbeispiel der vorliegenden Erfindung.
  • 9 ist ein schematisches Diagramm eines AND-Gatters mit einem Punktkontaktarray nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung.
  • 10 zeigt Ergebnisse der Operation des AND-Gatters mit dem Punktkontaktarray nach dem fünften Ausführungsbeispiel der vorliegenden Erfindung.
  • 11 ist eine Ansicht die ein Verfahren zum Bilden eines Punktkontaktarrays nach einem sechsten Ausführungsbeispiel der Erfindung zeigt.
  • 12 ist eine schematische Ansicht eines Punktkontaktarrays nach einem siebten Ausführungsbeispiel der vorliegenden Erfindung, wobei das Punktkontaktarray die Leitfähigkeiten von Halbleitern steuert.
  • 13 ist eine schematische Ansicht eines Punktkontaktarrays nach einem achten Ausführungsbeispiel der vorliegenden Erfindung, wobei das Punktkontaktarray Elektroden hat, die teilweise mit einem zusammengesetzten Leiter beschichtet sind.
  • 14 ist ein schematisches Diagramm eines NOT-Schaltkreises.
  • 15 schließt Darstellungen ein, die ein Prinzip der Operation eines NOT-Schalters, wie es in 14 gezeigt ist, wiedergibt.
  • 16 ist ein schematisches Diagramm eines NOT-Schaltkreises.
  • 17 weist Darstellungen auf, die die Prinzipien des Prinzips des NOT-Schalters wiedergibt, die in 16 gezeigt ist.
  • 18 ist ein schematisches Diagramm eines NOT-Schaltkreises.
  • 19 weist Darstellungen auf, die das Prinzip der Operation des NOT-Schaltkreises, der in 18 gezeigt ist, wiedergibt.
  • 20 ist ein schematisches Diagramm eines NOT-Schaltkreises.
  • 21 ist ein schematisches Diagramm eines einstelligen binären Addierers nach einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 22 ist ein Diagramm, das die logischen Symbole des einstelligen binären Addierers, der in 21 gezeigt ist, wiedergibt.
  • 23 ist ein Diagramm, das eine Wahrheitstabelle eines einstelligen binären Addierers, der in 21 gezeigt ist, wiedergibt.
  • Beste Art und Weise zum Ausführen der Erfindung
  • Ausführungsbeispiele der vorliegenden Erfindung werden in ihren Einzelheiten im Folgenden unter Bezugnahme auf die Zeichnungen erläutert.
  • 1 ist eine schematische perspektivische Ansicht, die ein Punktkontaktarray zeigt, in dem eine Mehrzahl von Punktkontakten entsprechend der Erfindung angeordnet sind.
  • Die Punktkontakte (Brücken) 6 und 7 weisen jeweils, wie in 1 gezeigt, mobile Ionen (Atome) 5 auf, die an den Schnittstellen des metallischen Drahts (erste Elektrode) 2 und metallischen Drähten (zweite Elektroden) 3 und 4 ausgebildet sind, wobei der metallische Draht 2 mit einem elektronisch/ionisch vermischten Leiter 1 beschichtet ist. Diese Komponenten sind auf einem isolierenden Substrat 8 angeordnet und werden sodann unter Verwendung eines (nicht gezeigten) Isolationsmaterials fixiert.
  • Ein Halbleiter oder ein Isolationsmaterial zwischen der ersten und der zweiten Elektrode liegt, werden bewegliche Ionen in dem Halbleiter oder dem Isolator gelöst, um den Leitwert des Halbleiters zu ändern. Infolgedessen wird der Leitwert zwischen den Elektroden geändert. Der Betrag der Menge hängt von der Menge der mobilen Ionen ab, die in dem Halbleiter oder in dem Isolationsmaterial gelöst sind.
  • Zur Vereinfachung zeigt 1 das Punktkontaktfeld mit dem einen metallischen Draht (erste Elektrode) 2, das mit dem elektronisch/ionisch vermischten Leiter 1 beschichtet ist, und die beiden metallischen Drähte (zweite Elektroden) 3 und 4. Die Anzahl der Punktkontakte wird erreicht durch Multiplizieren der Anzahl der metallischen Drähte, die jeweils eine Elektrode bilden. In diesem Fall sind 2 × 1, also zwei Punktkontakte gebildet. Wenn die Anzahl der metallischen Drähte die erste und die zweite Elektrode bilden, erhöht wird, kann ein Punktkontaktarray mit n × n Punktkontakten gebildet werden.
  • Nach der vorliegenden Erfindung wird eine Spannung zwischen die erste Elektrode 2 und die zweiten Elektroden 3 und 4 gelegt, was zur Ausbildung oder dem Verschwinden von Brücken 3 und 6, die ionisierte Atome aufweist. Der Leitwert jedes zwischen den Elektroden gebildeten Punktkontakts wird gesteuert.
  • Wenn eine geeignete negative Spannung auf die zweiten Elektroden 2 und 4 in Bezug auf die erste Elektrode 2 angelegt wird, werden mobile Ionen (Atome) in dem elektronisch/ionisch vermischten leitfähigen Material aufgrund der Wirkungen der Spannung und des Stroms abgelagert, was zu einer Bildung der Brücken 6 und 7 zwischen den Elektroden führt. Infolgedessen wird der Leitwert zwischen den Elektroden erhöht. Wenn dagegen eine geeignete positive Spannung auf die zweiten Elektroden 2 und 4 aufgebracht wird, kehren die Ionen (Atome) in das elektronisch/ionisch vermischte leitfähige Material zurück, was zu dem Verschwinden der Brücken 6 und 7 bildet. Der Leitwert wird, mit anderen Worten, verringert.
  • Eine Spannung, die auf jeden metallischen Draht angelegt wird, wird, wie oben erwähnt, unabhängig gesteuert, so dass eine Spannung, die auf den Kontaktpunkt, der durch jede Schnittstelle der ersten Elektrode und der zweiten Elektroden 2 und 4 gebildet wird, unabhängig gesteuert werden kann. Der Leitwert des Kontaktpunkts an jeder Schnittstelle kann, mit anderen Worten, unabhängig gesteuert werden.
  • Auf diese Weise kann eine elektronische Einheit wie eine Speichereinheit oder eine arithmetische Einheit mit einem Punktkontaktarray und einem elektrischen Schaltkreis, der die elektronischen Einheiten aufweist, gebildet werden.
  • Ausführungsbeispiele, die eine erste Elektrode verwenden, weisen ein elektronisch/ionisch vermischtes leitfähiges Material aus Ag2S und Ag auf, das eine Quelle für mobile Ionen Ag ist und zweite Elektroden, die Pt aufweisen werden im Folgenden beschrieben. Es ist nicht erforderlich zu sagen, dass ähnliche Ergebnisse unter Verwendung anderer Materialien erreicht werden können.
  • Wenn dort etwa 10 Ag Atome sind, kann jede Brücke ausreichend gebildet werden. Auf der Grundlage des Messergebnisses, unter der Bedingung, dass eine Spannung von 100 mV und ein anfänglicher Zwischenelektrodenwiderstand 100 kΩ beträgt, beträgt die erforderliche Zeit, um die 10 A Atome von Ag2S zu wandeln, die als elektronisch/ionische Mischleiter dienen, also die Zeit, die erforderlich ist, um eine Brücke zu bilden, auf maximal mehrere 10 Nanosekunden abgeschätzt. Die elektrische Leistung, die erforderlich ist, um die Brücke zu bilden, liegt in der Größenordnung von Nanowatt, d. h., die Leistung ist gering. Entsprechend verwirklicht die Anwendung der vorliegenden Erfindung die Konstruktion eine Hochgeschwindigkeitseinheit mit geringem Leistungsverbrauch.
  • Ein erstes Ausführungsbeispiel der vorliegenden Erfindung wird jetzt beschrieben.
  • 2 zeigt eine schematische Ansicht eines Punktkontaktfelds nach der Erfindung, wobei das Punktkontaktfeld auf eine Vielfachspeichereinheit angewendet wird.
  • Für den Zweck der Vereinfachung wird ein Beispiel mit zwei Punktkontakten in einer ähnlichen Weise wie bei 1 verwendet. In diesem Fall wird Ag2S als ein elektronisches/ionisches Mischleitmaterial verwendet, das als eine erste Elektrode dient, und ein Ag-Draht wird als metallischer Draht 10 verwendet. Pt-Drähte werden als metallische Drähte 13 und 14 verwendet, die jeweils als eine zweite Elektrode dienen. Die erste Elektrode ist geerdet und Spannungen V1 und V2 werden unabhängig auf die zweiten Elektroden 13 bzw. 14 angelegt. Wenn negative Spannungen als V1 und V2 verwendet werden, werden Ag-Atome 12, die in dem elektronischen/ionischen Mischleitmaterial beinhaltet sind, zur Bildung der Brücken 15 und 16 verwendet. Wenn positive Spannungen als V1 und V2 verwendet werden, werden die Ag Atome 12 in den Brücken 15 und 16 in das elektronische/ionische Mischleitmaterial 11 zurückkehren, was zu einem Abbau der Brücken 15 und 16 führt. Die japanische Patentanmeldung Nr. 2000-265344, die auf die Erfinder der vorliegenden Anmeldung zurückgeht, erläutert die Mechanismen eingehend.
  • Nach der vorliegenden Erfindung verwirklicht die Verwendung eine Mehrzahl von Punktkontakten eine Funktion, was im Folgenden beschrieben werden wird.
  • Nach der vorliegenden Erfindung werden Impulsspannungen angelegt, um den Leitwert jedes Punktkontakts zu steuern. Mit anderen Worten, um den Leitwert zu erhöhen, wird eine Spannung von 50 mV für 5 ms angelegt. Um den Leitwert zu verringern, wird eine Spannung von –50 mV für 5 ms angelegt. Es wird so der Übergang des quantifizierten Leitwerts jedes Punktkontakts verwirklicht. Mit anderen Worten, der Übergang entspricht dem Einschreibvorgang in den Speicher.
  • Um einen Aufzeichnungszustand zu lesen, werden V1 und V2 auf 10 mV eingestellt, so dass der eingelesene Leitwert nicht von dem Lesevorgang geändert wird. In diesem Zustand fließt ein Strom I1 und I2 durch die metallischen Drähte 13 und 14, die als die zweite Elektrode des Punktkontakts wirken, werden gemessen. 3 zeigt das Ergebnis.
  • Zurück zu 3. I1 ist durch eine dünne durchgezogene Linie dargestellt und I2 ist durch eine dicke durchgezogene Linie gezeigt. Der Punktkontakt 15 oder 16 wird jede Sekunde dem Schreibvorgang unterworfen. Der Aufzeichnungszustand wird nach jedem Schreibvorgang ausgelesen. Die Ordinatenachse gibt links den tatsächlich gemessenen Strom an. Die Ordinate gibt rechts den quantifizierten Leitwert, der diesem entspricht, an. Der Leitwert wird errechnet durch Teilen des gemessenen Stroms durch die angelegte Spannung (10 mV). Es versteht sich aus dem Graph, dass der Leitwert jedes Punktkontakts gequantelt ist. Mit anderen Worten, wenn angenommen wird, dass N1 die Quantenzahl des gequantelten Leitwerts jedes ersten Punktkontakts angibt, der als Brücke 15 dient, und N2 die Quantenanzahl des gequantelten Leitwerts des zweiten Punktkontakts, der als Brücke 16 dient, werden N1 = 0 bis 3 und N2 = 0 bis 3, also 16 Aufzeichnungszustände insgesamt realisiert.
  • Nach dem vorliegenden Beispiel werden vier gequantelte Zustände von N = 0 bis 3 verwendet. In einem Zustand, in dem eine größere Anzahl der Quanten verwendet wird, kann die Aufzeichnungsdichte erhöht werden. Es ist nicht erforderlich zu sagen, dass die Aufzeichnungsdichte auch durch Erhöhung der Anzahl der Punktkontakte erhöht werden kann.
  • Es wird jetzt ein zweites Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Zunächst wird ein Beispiel, bei dem ein Addierschaltkreis mit der Konfiguration, die bei dem ersten Ausführungsbeispiel verwirklicht wird, beschrieben.
  • Nach der vorliegenden Erfindung bezeichnen die Eingänge die Quantenzahlen N1 und N2 des gequantelten Leitwerts der Punktkontakte, die als Brücken 15 und 16 dienen. Die Eingangsoperation wird durch Steuern der Spannungen V1 und V2 durchgefwührt, um N1 und N2 auf einen gewünschten Wert einzustellen. V1 und V2 werden auf eine Lesespannung, beispielsweise 10 mV, gesetzt und ein Strom Iout, der von der ersten Elektrode 10 zu einem Massepotential fließt, wird gemessen, wodurch das Ergebnis einer arithmetischen Operation gewonnen wird.
  • 4 zeigt das Ergebnis einer arithmetischen Operation entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Unter einem Graph werden die eingegebenen Werte N1 und N2 und der gemessene Wert Nout dargestellt, so dass sie die Abszisse des Graphen entsprechen. Es hat sich ergeben, dass der erhaltene Strom Iout einen gequantelten Leitwert entsprechend (N1 + N2) entspricht. Die Addition wird, mit anderen Worten, richtig durchgeführt. Entsprechend dem vorliegenden Ausführungsbeispiel ergeben sich 16 Additionen entsprechend N1 = 0 bis 3 und N2 = 0 bis 3, sie sind in derselben Weise gezeigt wie bei dem ersten Ausführungsbeispiel. Es können auch größere Quantenanzahlen verwendet werden. Für die Anzahl der verwendeten Punktkontakte können auch die Anzahl von Eingängen drei oder mehr Eingänge, verwendet werden.
  • Ein drittes Ausführungsbeispiel der vorliegenden Erfindung wird jetzt beschrieben.
  • Die in dem ersten Ausführungsbeispiel gezeigte Ausbildung kann auch bei einem Subtraktionsschaltkreis angewendet werden. Eingänge werden durch dasselbe Verfahren, wie es bei dem zweiten Ausführungsbeispiel beschrieben worden ist, gesteuert. Bei der Subtraktion werden Spannungen, die denselben Absolutwert haben und deren Polarität einander entgegengesetzt ist, als V1 und V2 verwendet werden. Wenn z. B. V1 auf 10 mV gesetzt wird und V2 auf –10 mV eingestellt wird, fließt ein Strom Iout entsprechend dem gequantelten Leitwert, der (N1 – N2) entspricht, von der ersten Elektrode zu dem Massepotential. Zu dem Zeitpunkt, wenn der Strom in der Richtung von der ersten Elektrode zu dem Massepotential fließt, gibt das Ergebnis des arithmetischen Vorgangs einen positiven Wert an. Wenn der Strom in Richtung von dem Massepotential zu der ersten Elektrode fließt, zeigt das Ergebnis der arithmetischen Operation einen negativen Wert. 5 zeigt das Ergebnis der arithmetischen Operation entsprechend dem dritten Ausführungsbeispiel.
  • Die arithmetische Operation (N1 – N2) wird richtig durchgeführt. Weiter kann, wenn drei oder mehr Punktkontakte verwendet werden, eine arithmetische Operation (N1 + N2 – N3) zu einem Zeitpunkt ausgeführt werden. In diesem Fall werden beispielsweise unter der Bedingung, dass V1 und V2 auf 10 mV und V3 auf –10 mV eingestellt werden, die arithmetische Operation durchgeführt werden.
  • Ein viertes Ausführungsbeispiel der vorliegenden Erfindung wird jetzt beschrieben.
  • Nach dem vorliegenden Ausführungsbeispiel wird ein logischer Schaltkreis unter Verwendung der Punktkontakte nach der vorliegenden Erfindung aufgebaut. Für die Ausbildung des logischen Schaltkreises wird, anders als bei dem ersten bis dritten Ausführungsbeispiel, der Übergang des gequantelten Leitwerts jedes Punktkontakts nicht verwendet. Mit anderen Worten, der Punktkontakt wird als EIN/AUS-Schaltereinheit verwendet. Typischerweise ist der Widerstand in dem Ein-Zustand gleich oder weniger als 1kΩ und der Widerstand in dem Aus-Zustand ist gleich oder mehr als 100kΩ.
  • 6 ist eine schematische Darstellung eines OR-Gatters, der unter Verwendung der Punktkontakte nach der vorliegenden Erfindung gebildet wird.
  • Ag-Drähte 21 und 22 werden mit AG2S 23 und 24 beschichtet, sie bilden so die ersten Elektroden. Ag-Brücken 25 und 26, die auf dem Ag2S 23 und 24 gebildet sind, weisen zu einer Pt-Elektrode 20, die als zweite Elektrode dient, wodurch Punktkontakte gebildet werden. Ein Ende der Pt-Elektrode 20 ist mit einer Referenzspannung VS über einen Widerstand 27 (in dem vorliegenden Beispiel 10kΩ ) verbunden und das andere Ende wirkt als Ausgangsanschluss zur Erzeugung einer Ausgangsspannung Vout. Die Eingangsspannungen V1 und V2 werden auf die Ag-Drähte 21 und 22 angelegt, was zu der Ausbildung oder zu dem Verschwinden der Brücken 25 und 26 führt. Jeder Punktkontakt wird zu einer Ein/Aus-Schalteinheit.
  • 7 zeigt die Ergebnisse dieser Operation. Entsprechend der vorliegenden Erfindung werden die Eingänge, das heißt V1 und V2, jede Sekunde gewechselt, um den Ausgang Vout zu messen.
  • Bei einem OR-Gatter mit zwei Eingängen für Eingänge mit niedrigem Pegel und hohem Pegel, muss ein Ausgang auf einen hohen Pegel gehen, wenn einer der Eingänge einen hohen Pegel angibt.
  • Das OR-Gatter wird betrieben unter Verwendung von 0V (das Bezugspotential Vs hat auch denselben Wert) als Eingang mit tiefem Pegel und 200 mV als Eingang mit hohem Pegel. 7(a) zeigt das Ergebnis in diesem Fall.
  • Wenn einer der beiden Eingänge V1 und V2 200 mV beträgt, gibt die Ausgangsspannung Vout im wesentlichen 200 mV an. Der normale Betrieb ergibt sich aus dem Graph. Wenn die Spannung mit hohem Pegel auf 500 mV erhöht wird, wird ein ähnliches Ergebnis (7(b)) erhalten.
  • 8 ist die Darstellung eines äquivalenten Schaltkreises des vorliegenden logischen Schaltkreises.
  • Die Bezugsspannung VS und die Eingangsspannungen V1 und V2 verursachen die Bildung oder das Verschwinden der Brücken 25 und 26 (6), was zu einer Änderung der Werte jedes der Widerstände R1 und R2 (der Widerstände der Punktkontakte, die durch die Brücken gebildet werden) führt. Obwohl dort ein geringer Widerstand R12 (etwa einige Ohm bis einige 10 Ohm) zwischen den Kontakten auf der Elektrode 20 (6) vorhanden ist, ist der Widerstand verglichen mit R0 (10kΩ) und R1 und R2 (1kΩ bis 1MΩ) zu vernachlässigen.
  • Zunächst sind alle drei Spannungen, die mit dem System 0V verbunden sind, 0V, wenn sowohl V1 als auch V2 0V sind. Die Ausgangsspannung Vout gibt damit notwendigerweise 0V an. Nachfolgend wird, wenn V1 0V ist und V2 200 mV (500 mV) die Brücke 25 (6) wachsen und der Widerstandswert des Widerstands R2 nimmt zu. Typischerweise ist der Widerstandswert gleich oder geringer als 1kΩ.
  • Da der Widerstand von R2 eine Größenordnung oder mehr geringer ist als derjenige von R0, gibt V2' etwa 200 mV (500 mV) an. Zu diesem Zeitpunkt überträgt auch V1' etwa 200 mV (500 mV); eine Spannung, durch die die Brücke verschwindet, wird andie Brücke 26 angelegt (6), so dass R1 einen großen Wert von 1MΩ oder höher erreicht. Infolgedessen sind R0, R1 >> R2, wenn V1 = 0V ist. Entsprechend ergibt sich V1' auf ungefähr 200 mV (500 mV), was gleich ist mit V2'. Die Ausgangsspannung nimmt so 200 mV (500 mV) an. Um genau zu sein, treten das Wachstum der Brücke 25 und die Verbindung der Brücke 26 gleichzeitig auf, was das oben beschriebene Ergebnis verursacht.
  • In einem Fall, in dem V1 200 mV (500 mV) beträgt und V2 0V ist, kann eine ähnliche Erläuterung auf diesen Fall angewendet werden. Wenn sowohl V1 als auch V2 auf 200 mV (500 mV) eingestellt sind, wachsen die beiden Brücken 25 und 26. Infolgedessen wird eine Spannung von V1 und V2 gebildet, nämlich 200 mV (500 mV).
  • Es wird jetzt ein fünftes Ausführungsbeispiel der Erfindung beschrieben.
  • Nach dem vorliegenden Ausführungsbeispiel wird die Ausbildung eines AND-Gatters unter Bezugnahme auf 9 beschrieben.
  • Nach der vorliegenden Erfindung ist ein Ende eines Ag-Drahtes 30, der mit einem Ag2S Dünnfilm 31 beschichtet ist, mit einer Bezugsspannung VS über einen Widerstand 37 verbunden. Das andere Ende ist ein Ausgangsanschluss. Brücken 33 und 34, die durch Ablagerung von Ag Atomen, die als mobile Ionen dienen, gebildet ist, sind so ausgebildet, dass sie zu zwei Pt-Elektroden 35 bzw. 36 weisen. Eingangsspannungen V1 und V2 werden auf die beiden Pt-Elektroden 35 und 36 angelegt. In 9 gibt das Bezugszeichen 32 ein Ag-Ion in dem Ag2S Dünnfilm an. 10 zeigt die Ergebnisse einer arithmetischen Operation des AND-Gatters. In dem Zweipol-AND-Gatter nimmt die Ausgangsspannung Vout einen hohen Wert an, wenn die beiden Eingänge auf hohem Pegel sind.
  • 10(a) zeigt das Ergebnis der Operation bei einem Zustand, bei dem der hohe Level auf 200 mV eingestellt ist. Bei diesem Beispiel ist auch die Bezugsspannung auf 200 mV gesetzt.
  • 10(b) zeigt das Ergebnis der Operation unter der Bedingung, dass der hohe Level auf 500 mV eingestellt ist. In diesem Beispiel ist auch die Bezugsspannung 500 mV.
  • Es wird jetzt auf 10 Bezug genommen. Wenn der hohe Pegel auf 200 mV eingestellt ist, ist V1 = 0V und V2 = 200 mV. Die Ausgangsspannung Vout nimmt einen Teilwert an, etwa 50 mV. In den anderen Fällen dagegen beträgt die Ausgangsspannung 0V als tiefer Pegel und 200 mV als hoher Pegel. Wenn der hohe Pegel auf 500 mV eingestellt ist, wird der normale Vorgang bei allen Eingangsmustern ausgeführt. In dem Fall der Operation unter Verwendung von 200 mV treten, wenn die kritische Spannung zum Bestimmen des niedrigen Pegels auf 100 mV bestimmt wird, keine Probleme auf. Die Ursache wird im Folgenden beschrieben.
  • Das Prinzip der Operation des AND-Gatters wird wieder unter Bezugnahme auf 8 beschrieben. Nach dem vorliegenden Ausführungsbeispiel ist die Bezugsspannung VS auf einem hohen Pegel (200 oder 500 mV). Wenn sowohl V1 und V2 0V betragen, wachsen die beiden Brücken 33 und 34 (5). Der Widerstandswert der beiden Widerstände R1 und R2 sind typischerweise gleich oder kleiner als 1kΩ. Mit anderen Worten, die Eingangsspannungen auf dem tiefen Pegel sind mit dem Ausgangsanschluss über Widerstände verbunden, die eine oder mehrere Größenordnungen kleiner sind als der Widerstand R0 (10kΩ). Entsprechend zeigen die Ausgangssignale Vout 0V. Infolgedessen wird allein die Brücke 33 (9) wachsen, wenn V1 0V und V2 200 mV (500 mV) betragen.
  • In der Brücke 34 ist dagegen die Spannung V2' kleiner als 200 mV (500 mV) aufgrund der Spannung V1. Die Spannung der Polarität, die es der Brücke erlaubt, sich aufzulösen, ist, mit anderen Worten, an der Brücke 34 angelegt, was zu einem Verschwinden der Brücke 34 führt. Der Widerstandswert von R2 nimmt auf ein 1MΩ zu. In diesem Beispiel löst sich die Brücke unzureichend auf, wenn die Potentialdifferenz zwischen V2' und V2 klein ist. Der Widerstandswert von R2 ist nicht ausreichend erhöht. Entsprechend kann der oben erwähnte Teilausgang erzeugt werden. Wenn die Hochpegelspannung auf 500 mV eingestellt wird, ist die Potentialdifferenz zwischen V2' und V2 ausreichend angehoben. Es wird so ein vollständig normaler Betrieb verwirklicht.
  • Dieselbe Beschreibung gilt für den Fall, in dem V1 200 mV (500 mV) ist und V2 0V beträgt. Da die Eigenschaften der Brücken 33 und 34, die jeweils den Kontaktpunkt bilden, gleich voneinander unterschiedlich sind, wird ein normaler Ausgang erhalten, wenn die Betriebsspannung 200 mV beträgt. Schließlich erfolgt die Bildung oder das Verschwinden der Brücken 33 nicht, wenn die beiden Spannungen V1 und V2 200 mV (500 mV) betragen. Da alle Spannungen 200 mV (500 mV) betragen, ergibt sich auch die Ausgangsspannung mit 200 mV (500 mV).
  • Die logischen Schaltkreise, die die Punktkontakte verwenden, wurden beschrieben. Nach den vorangehenden Ausführungsbeispielen wurden zweipolige logische Schaltkreise erläutert. Wenn drei oder mehr Punktkontakte nach der vorliegenden Erfindung verwendet werden, kann ein logischer Schaltkreis mit drei oder mehr Eingängen auf der Basis des oben genannten Prinzips der Operation gebildet werden. Ein sechstes Ausführungsbeispiel nach der vorliegenden Erfindung wird jetzt beschrieben. Ein Verfahren zum Bilden eines Punktkontaktarrays wird beschrieben.
  • 11 ist eine Darstellung, die das Verfahren zum Bilden eines Punktkontaktarrays nach dem sechsten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Wie in 11 gezeigt, sind die Ag-Drähte 41 und 42 auf einem isolierenden Substrat 40 ausgebildet. Die Flächen der Ag-Drähte sind zum Bilden von AgSS-Filmen 43 und 44 sulfurisiert. Pt-Drähte 45 und 46 sind darauf angeordnet. Es wird so ein wesentlicher Teil des Punktkontaktarrays gebildet. Es ist wichtig, dass die Brücken 47 und 48, die Ag-Atome beinhalten, an den Schnittpunkten der Ag-Drähte 41 und 42 und der Pt-Drähte 45 und 46 gebildet sind; die Ag-Drähte 41 und 42 sind mit Ag2S-Filmen 43 bzw. 44 versehen.
  • Nach der Erfindung wird daher, wenn die Pt-Drähte 45 und 49 angeordnet sind, eine Spannung zwischen die Pt-Drähte 45 und 46 und die Ag-Drähte 41 und 42 angelegt, um Ag auf dem Ag2S-Film 43 und 44 abzulagern, was zu der Bildung der Brücken 47 und 48 führt. Infolgedessen kann die vorliegende Erfindung verwirklicht werden, wenn die Pt-Drähte 45 und 46 unter Verwendung, beispielsweise, eines Drahtsystems oder dergleichen angeordnet werden.
  • Die Brücke kann zuvor an jeder Schnittstelle durch Aufdampfen von Ag durch eine Maske gebildet werden. Alternativ können Elektronenstrahlen auf jeden mit Ag2S-Film beschichteten Ag-Draht gerichtet werden, um Ag-Atome abzulagern. Es ist bedeutend, dass Ag zwischen dem Ag2S, das als erste Elektroden dient, und dem Pt, das als zweite Elektrode dient, vorhanden ist.
  • Weiter können Pt-Drähte zuvor auf einem anderen Substrat ausgebildet werden und sodann auf das Substrat aufgebracht werden, das die mit Ag2S-Filmen beschichtet sind.
  • Ein siebtes Ausführungsbeispiel der vorliegenden Erfindung wird jetzt beschrieben werden.
  • Ein Verfahren zum Bilden eines anderen Punktkontaktarrays und der Struktur davon wird jetzt erläutert.
  • 12 ist eine schematische Ansicht eines Punktkontaktarrays nach einem siebten Ausführungsbeispiel nach der vorliegenden Erfindung, wobei das Punktkontaktarray die Leitfähigkeit jedes Halbleiters steuert.
  • Es wird jetzt auf 12 Bezug genommen. Die Ag-Drähte 51 bzw. 52, die mit Ag2S-Filmen 53 und 54 beschichtet sind, werden auf einem isolierenden Substrat 50 gebildet. Weiter sind Halbleiter oder Isolatoren 57, 58, 59 und 60, die Ag-Atomelösen können, nur an den Schnittstellen der Ag-Drähte 51 und 52 und den Pt-Drähten 55 und 56 ausgebildet. In 12 ist ein Isolationsmaterial, das diese Komponenten beschichtet, nicht gezeigt. Alle in der Zeichnung gezeigten Komponenten sind in einer Einheit eingebettet.
  • In diesem Fall bewegen sich die Ag-Ionen aus den Ag2S-Filmen 52 und 54 nach denselben Grundsätzen wie oben beschrieben. Die sich bewegenden Ag-Ionen werden in den Halbleitern oder in den Isolatoren 57, 58, 59 und 60 gelöst, um die Leitfähigkeit jedes Halbleiters oder Isolators zu ändern. Ähnliche Effekte wie bei den oben genannten Ausführungsbeispielen können erreicht werden. In diesem Fall können die Komponenten leicht in ein Isolationsmaterial eingebettet werden, da ein Abstand zwischen der Bildung und dem Verschwinden der Brücken nicht erforderlich ist.
  • Wenn Ag-Dünnfilme zuvor am Ort der Halbleiter und Isolatoren gebildet sind, ist derselbe Aufbau wie in dem sechsten Ausführungsbeispiel beschrieben, erreicht. In diesem Fall erreichen Ag-Atome, die in den Ag-Dünnfilmen vorhanden sind, die Ag2S-Filme, was zu dem Verschwinden des Dünnfilms führt.
  • Nach der vorliegenden Erfindung werden Kristalle oder amorphe Materialien wie GeSx, GeSex, GeTex, oder WOx (0 < x < 100) als Halbleiter oder Isolatoren, die die Ag-Ionen lösen können verwendet.
  • Ein achtes Ausführungsbeispiel der Erfindung wird jetzt beschrieben.
  • 13 zeigt ein Ausführungsbeispiel, bei dem ein Teil jedes metallischen Drahts, der als erste Elektrode dient, mit einem elektronisch ionisch gemischten Leiter verbunden ist. Nach dem vorliegenden Ausführungsbeispiel ist es genug, Kontaktpunkte zu bilden, die jeweils „ein Metall, das als erste Elektrode, einen elektronisch/ionisch vermischten Leiter, eine Brücke oder einen Halbleiter und ein Metall, das als zweite Elektrode" dient an den Schnittstellen des metallischen Drahts, der als erste Elektrode dient und metallische Drähte, die jeweils als zweite Elektroden dienen, aufweist.
  • Wenn die elektronisch/ionisch gemischten Leiter 73 und 74 daher, wie in 13 gezeigt, nur in der Nähe der Schnittpunkte des metallischen Drahts 70, der als erste Elektrode dient und der metallischen Drähte 71 und 72, die jeweils als zweite Elektroden dienen, ausgebildet sind, kann ein Punktkontakt (Brücke) 75 zwischen dem elektronisch/ionisch vermischten Leiter 73 und dem Metalldraht 71 gebildet werden und ein Kontaktpunkt (Brücke) 76 kann zwischen dem elektronisch ionisch gemischten Leiter 74 und einem metallischen Draht 72 gebildet werden.
  • Weiter kann bei dem Metall, das als erste Elektrode dient, jedes Teil, das in Kontakt mit dem elektronisch ionisch vermischten Leiter ist, unterschiedlich von dem Material des Drahtes zwischen den Kontaktpunkten sein. Nach dem vorliegenden Ausführungsbeispiel werden beispielsweise Ag-Drähte 79 und 80 als Teile verwendet, die in Kontakt mit den elektronisch/ionisch vermischten Leitern (Ag2S) 77 und 78 sind. Wolframdrähte werden als andere Teile 81 bis 83 verwendet. Für das Material jedes Teiles, das in Kontakt mit dem elektronisch/ionisch gemischten Leiter ist, ist es erforderlich, dass jedes Teil dasselbe Element ist wie die mobilen Ionen in dem elektronisch ionisch gemischten Leiter. Nach dem vorliegenden Ausführungsbeispiel wird daher, da Ag2S als elektronisch/ionisch vermischte Leiter verwendet wird, Ag als Material für den Teil, das damit in Kontakt ist, verwendet.
  • Ein NOT-Schaltkreis und ein elektronischer Schaltkreis unter Verwendung dieses NOT-Schaltkreises wird jetzt unten eingehend beschrieben.
  • 14 ist ein schematisches Diagramm eines NOT-Schaltkreises.
  • Eine erste Elektrode 102, die als ein elektronisch/ionisch vermischter Leiter dient, ist, wie in dem Diagramm gezeigt ist, auf einer leitfähigen Substanz 101 ausgebildet. Eine Potentialdifferenz zwischen der ersten Elektrode 102 und einer zweiten Elektrode 103 wird so gesteuert, dass mobile Ionen (Atome) 104 in dem elektronisch/ionisch gemischten Leiter als metallische Atome auf der Fläche der ersten Elektrode 102 abgelagert werden, alternativ werden die abgelagerten metallischen Atome als mobile Ione (Atome) in der ersten Elektrode 102 gelöst. Wenn eine geeignete negative Spannung auf die zweite Elektrode 103 bezüglich der ersten Elektrode 102 angelegt wird, werden die mobilen Ionen (Atome) 104 in dem elektronisch/ionisch gemischten leitfähigen Material aufgrund des Effekts der Spannung und des Stroms abgelagert, wodurch eine Brücke 105 zwischen den Elektroden 102 und 103 gebildet wird. Infolgedessen nimmt der Widerstand zwischen den Elektroden 102 und 103 ab.
  • Wenn dagegen eine geeignete positive Spannung auf die zweite Elektrode 103 aufgelegt wird, werden die mobilen Ionen (Atome) 104 in dem elektronisch/ionisch gemischten Leitungsmaterial gelöst, was zu der Auflösung der Brücke 105 führt. Der Widerstand erhöht sich. Im Folgenden wird eine derartige Zweipoleinheit als „atomarer Schalter" bezeichnet. Die japanische Patentanmeldung Nr. 2000-265344 von den Erfindern der vorliegenden Anmeldung, offenbart die eingehenden Grundlagen dieser Operation.
  • Eine Spannung VH/2 entsprechend einem Ausgangssignal mit hohem Pegel wird auf die zweite Elektrode 103 des atomaren Schalters über einen Widerstand 106 (Widerstand R1) angelegt. Der Eingangsanschluss Vin ist mit einer zweiten Elektrode 103 über einen Kondensator 108 (Kapazität C1) verbunden. Eine Spannung VL entsprechend einem Ausgang mit niedrigem Pegel wird andererseits auf die leitfähige Substanz 101, die als erste Elektrode 102 des atomaren Schalters wirkt, über einen Widerstand 107 (Widerstand R2) angelegt. Ein Ausgangsanschluss Vout ist mit der leitfähigen Substanz 101 verbunden.
  • Es wird angenommen, dass R (ON) einen Widerstand des atomaren Schalters in dem EIN-Zustand und R (OFF) einen Widerstand in dem AUS-Zustand angibt. Entsprechend der vorliegenden Erfindung genügen die Widerstände und der atomare Schalter der folgenden Beziehung R(OFF) >> R2 >> R (ON) – R1
  • Für den Eingang Vin wird VH als Eingangspannung mit hohem Pegel und VL als Eingangspannung mit niedrigem Pegel benutzt. Wenn die Eingangsspannung Vin gleich VL ist, entspricht die Ausgangsspannung Vout VH/2. Wenn die Eingangsspannung Vin VH ist, entspricht die Ausgangspannung Vout VL. Wenn die Eingangspannung auf dem hohen Pegel ist, geht, mit anderen Worten, die Ausgangsspannung auf einen niedrigen Pegel. Wenn die Eingangsspannung auf einem niedrigen Pegel ist, geht die Ausgangsspannung auf einen hohen Pegel. Der atomare Schalter wirkt so als NOT-Schaltkreis.
  • Im Folgenden wird ein Ausführungsbeispiel unter Verwendung eines atomaren Schalters, in dem Ag2S auf Ag ausgebildet ist, als erste Elektrode 102 und Pt als zweite Elektrode 103 verwendet, beschrieben.
  • Es ist nicht erforderlich festzustellen, dass ein NOT-Schaltkreis unter Verwendung eines atomaren Schalters mit einem anderen elektronisch ionisch gemischten Schalter wie Ag2Se, Cu2S oder Cu2Se und einem anderen Metall als Pt gebildet werden kann.
  • Wie oben erwähnt, verwirklicht die Verwendung des atomaren Schalters, der als Zweipoleinheit mit der ersten Elektrode 102 bestehend aus einem elektronisch ionisch gemischten leitfähigem Material und der zweiten Elektrode 103, die aus einer leitfähigen Substanz gefertigt ist, einen NOT-Schaltkreis mit nur einer Zweipoleinheit. In diesem Beispiel wird der Fall, in dem VH als Eingang Vin mit hohem Pegel und VL (0V) als Eingang mit niedrigem Pegel verwendet wird, als Beispiel benutzt und das Prinzip der Operation des NOT-Schaltkreises, der in 14 gezeigt ist, wird jetzt in ihren Einzelheiten unter Bezugnahme auf 15 erläutert.
  • Wenn die Eingangsspannung Vin sich von einem niedrigen Pegel (VL) zu einem hohen Pegel (VH) zu dem Zeitpunkt t1 ändert [es wird auf 15(a) Bezug genommen] sammeln sich Ladungen Q = C1 × VH (C1 gibt die Kapazität des Kondensators an) in dem Kondensator 108 an. Zu diesem Zeitpunkt ändert sich das Potential Vin' der zweiten Elektrode 103 des atomsichen Schalters aufgrund eines Stromes, der zeitweise fließt, wie in 15(b) gezeigt.
  • Das Potential der zweiten Elektrode 103 des atomaren Schalters ist, mit anderen Worten, zeitweise höher als diejenige der ersten Elektrode 102, so dass der atomare Schalter in den OFF-Zustand (hoher Widerstand) wechselt [es wird auf 15(c) Bezug genommen]. R(OFF) >> R2. Die Ausgangsspannung Vout ist auf VL [es wird auf 15(d) Bezug genommen].
  • Da der Widerstand des atomaren Schalters erhöht wird, wird das Potential zwischen den Elektroden 102 und 103 des atomaren Schalters erhöht, wie in 15(e) gezeigt. Die Schaltzeit ist fast durch die Kapazität C1 des Kondensators 108 und den Widerstand R1 des Widerstands 106 bestimmt. Wenn, beispielsweise, angenommen wird, dass die Kapazität C1 des Kondensators 1 pF beträgt und der Widerstand R1 gleich 10Ω ist, kann das Umschalten in der Größenordnung von Gigahertz ausgeführt werden.
  • Wenn dagegen die Eingangsspannung Vin sich von dem hohen Pegel (VH) zu dem tiefen Pegel (VL) zu dem Zeitpunkt t2 ändert [es wird auf 15(a) Bezug genommen] wird die Ladung, die sich in dem Kondensator 108 angesammelt hat, entladen. Aufgrund des Stromes, der zeitweise fließt, ändert sich das Potential Vin' der zweiten Elektrode 102 des atomaren Schalters, wie in 15(b) gezeigt. Das Potential der zweiten Elektrode 103 in dem atomaren Schalter ist, mit anderen Worten, zeitweise erheblich kleiner als dasjenige der ersten Elektrode 102, so dass der atomare Schalter in den ON-Zustand wechselt (geringer Widerstand) [es wird auf 15(c) Bezug genommen]. Infolgedessen ist R2 » R(ON). Die Ausgangsspannung Vout beträgt VH/2 [es wird auf 15(d) Bezug genommen].
  • 15(e) zeigt die Potentialdifferenz zwischen den Elektroden 102 und 103 des atomaren Schalters. Wenn die Eingangsspannung Vin auf dem tiefen Pegel ist (VL) wird die Potentialdifferenz zwischen den Elektroden 102 und 103 des atomaren Schalters etwa Null. Der ON-Zustand des atomaren Schalters wird stabil gehalten. Wenn die Eingangsspannung Vin dagegen, mit anderen Worten, auf dem hohen Pegel ist (VH), ist die Potentialdifferenz zwischen den Elektroden 102 und 103 des atomaren Schalters VH/2. Dieser Wert gibt die von der Potentialdifferenz, bei der der atomare Schalter in dem OFF-Zustand sein sollte, an. Der OFF-Zustand wird daher stabil gehalten. Mit anderen Worten arbeitet der NOT-Schaltkreis nach dem gegenwärtigen Ausführungsbeispiel mit Zuverlässigkeit und Stabililtät.
  • Der Fall, dass VH oder VL als Eingang und VH/2 oder VL als Ausgang bezeichnet werden, ist beschrieben. Bei dem NOT-Schaltkreis, der in 14 gezeigt ist, kann entsprechend den Prinzipien der Operation des atomaren Schalters unter der Einschränkung, dass die Potentialdifferenz zwischen den Eingängen (in dem vorliegenden Ausführungsbeispiel VH – VL) immer größer sein muss als die Potentialdifferenz zwischen den Ausgängen (in dem vorliegenden Ausführungsbeispiel VH/2 – VL), die Potentialdifferenz zwischen den Eingängen und diejenige zwischen den Ausgängen, innerhalb der Grenzen frei bestimmt werden.
  • In dem elften und zwölften Ausführungsbeispiel wird ein Fall, in dem die Potentialdifferenz zwischen den Eingängen gleich ist derjenigen zwischen den Ausgängen wird jetzt in seinen Einzelheiten beschrieben. Mit anderen Worten kann ein NOT-Schaltkreis, bei dem der Pegel eines Eingangs gleich dem Pegel eines Ausgangs ist, gebildet werden.
  • 16 ist eine schematische Darstellung eines NOT-Schaltkreises.
  • Ein NOT-Schaltkreis weist zwei Zweipoleinheiten mit einer Anordnung, die unterschiedlich von derjenigen, die in 14 gezeigt ist, auf, dies wird jetzt beschrieben.
  • Die verwendeten Komponenten sind genau dieselben wie diejenigen, die in 14 gezeigt sind. Mit anderen Worten, eine erste Elektrode 112, die als elektronischer/ionischer gemischter Leiter (Ag2S) dient, ist auf Ag 111 ausgebildet, das als leitfähige Substanz dient. Mobile Ionen (Ag-Ionen) 114 sind in dem elektronisch/ionisch gemischten Leiter zur Bildung einer Brücke 115, die Ag-Atome zwischen der ersten Elektrode 112 und einer zweiten Elektrode (Pt) 113 aufweist, abgelagert. Ein atomarer Schalter mit der obigen Struktur wird verwendet.
  • Eine Spannung VH/2 entsprechend einem Ausgang mit hohem Pegel wird auf die zweite Elektrode (Pt) 113 des atomaren Schalters über einen Widerstand 116 (Widerstand R3) angelegt. Ein Ausgangsanschluss Vout ist mit der zweiten Elektrode 113 verbunden.
  • Eine Spannung VL entsprechend einem Ausgang mit tiefem Pegel wird an die leitfähige Substanz (Ag) 111, die die erste Elektrode 112 des atomaren Schalters bildet, über einen Widerstand 117 (Widerstand R4) angelegt. Ein Eingangsanschluss Vin ist mit der ersten Elektrode 112 über einen Kondensator 118 (Kapazität C2) verbunden.
  • Es wird angenommen, dass R (ON) einen Widerstandswert des atomaren Schalters in dem EIN-Zustand und R (OFF) einen Widerstandswert des atomaren Schalters in dem AUS-Zustand angibt. Entsprechend dem vorliegenden Ausführungsbeispiel werden die Widerstände und der atomare Schalter, der der folgenden Ungleichung genügt, verwendet. R(OFF) >> R3 >> R (ON) – R4.
  • Die Grundlagen des Betriebs des NOT-Schaltkreises, der in 16 gezeigt ist, wird jetzt in seinen Einzelheiten unter Bezugnahme auf 17 beschrieben.
  • Wenn sich die Eingangsspannung Vin zum Zeitpunkt t1 von einem tiefen Pegel (VL) auf einen hohen Pegel (VH) [es wird auf 17(a) Bezug genommen] ändert, werden Ladungen Q = C2 × VH (C2 gibt die Kapazität des Kondensators an) in dem Kondensator 118 gesammelt. Zu diesem Zeitpunkt ändert sich ein Potential Vin' der ersten Elektrode 112 in dem atomaren Schalters aufgrund des Stromes, der zeitweise fließt, wie in 17(b) gezeigt. Das Potential der ersten Elektrode 112 des atomaren Schalters ist, mit anderen Worten, zeitweise erheblich höher als diejenige der zweiten Elektrode, so dass der atomare Schalter sich in den ON-Zustand (geringer Widerstand) ändert [es wird auf 17(c) Bezug genommen].
  • Damit ist R3 >> R (ON). Die Ausgangsspannung Vout ist VL [es wird auf 17(d) Bezug genommen]. Die Schaltzeit ts ist im wesentlichen bestimmt durch die Kapazität C2 des Kondensators 118 und den Widerstandswert R4 des Widerstands 117. Wenn, beispielsweise angenommen wird, dass die Kapazität C2 des Kondensators 1 pF ist und der Widerstandswert R4 10Ω betrifft, kann das Schalten in der Größenordnung von Gigahertz ausgeführt werden.
  • Wenn, mit anderen Worten, die Eingangspannung Vin zu dem Zeitpunkt t2 von dem hohen Pegel (VH) zu dem tiefen Pegel (VL) wechselt [es wird auf 17(a) Bezug genommen] werden die Ladungen, die sich in dem Kondensator 118 angesammelt haben, entladen. Aufgrund eines Stromes, der zeitweise fließt, ändert sich das Potential Vin' der ersten Elektrode 112 in dem atomaren Schalter, wie in 17(b) gezeigt. Mit anderen Worten, das Potential der ersten Elektrode 112 in dem atomaren Schalter ist zeitweise erheblich tiefer als dasjenige der zweiten Elektrode 112, so dass der atomare Schalter sich von dem OFF-Zustand (hoher Widerstand) [es wird auf 17(c) Bezug genommen] ändert. Infolgedessen wird R (OF) >> R3. Die Ausgangsspannung Vout gibt VH/2 an [es wird auf 17(d) Bezug genommen].
  • 17(e) zeigt die Potentialdifferenz zwischen den Elektroden 112 und 113 des atomaren Schalters. Wenn die Eingangspannung Vin auf dem tiefen Pegel ist (VL) ist die Potentialdifferenz zwischen den Elektroden 112 und 113 des atomaren Schalters VH/2. Dieser Wert gibt eine Potentialdifferenz an, bei der der atomare Schalter in dem AUS-Zustand sein sollte. Der AUS-Zustand wird damit stabil gehalten.
  • Andererseits ist, wenn die Eingangsspannung Vin auf hohem Pegel ist (VH) die Potentialdifferenz zwischen den beiden Elektroden 112 und 113 des atomaren Schalters im wesentlichen Null. Der EIN-Zustand des atomaren Schalters wird stabil gehalten. Mit anderen Worten, der NOT-Schaltkreis arbeitet zuverlässig und stabil.
  • Es wird der Fall, in dem VH und VL als Eingänge und VH/2 und VL als Ausgänge verwendet werden, beschrieben.
  • In demselben Fall wie bei dem NOT-Schaltkreis entsprechend 14 hat unter der Einschränkung, dass eine Potentialdifferenz zwischen den Eingängen immer größer sein muss als eine Potentialdifferenz zwischen den Ausgängen, die Potentialdifferenz zwischen den Eingängen und derjenigen zwischen den Ausgängen kann frei innerhalb der Grenzen eingestellt werden.
  • Für die Anordnung des atomaren Schalters, der Widerstände und des Kondensators und die Anzahl jeder Einheit kann das Muster anders als bei dem oben beschriebenen Ausführungsbeispiel sein. Die wesentlichen Eigenschaften der vorliegenden Erfindung sind die Verwendung der oben beschriebenen Einheiten als Komponenten.
  • 18 ist eine schematische Darstellung eines NOT-Schaltkreises. 19 schließt Graphen, die das Prinzip der Operation eines NOT-Schaltkreises, der in 18 gezeigt ist, ein.
  • Der NOT-Schaltkreis, bei dem eine Potentialdifferenz zwischen den Eingängen gleich derjenigen zwischen den Ausgängen ist, wird jetzt beschrieben. Eine Diode 109 ist mit einem Abschnitt (Vout' in 18) entsprechend dem Ausgang eines NOT-Schaltkreises entsprechend 14 verbunden. VH wird an das andere Ende der Diode 109 über einen Widerstand 110 (Widerstand R5) aufgebracht. Ein Ausgangsanschluss Vout wird mit dem anderen Ende verbunden. Weiter unterscheidet sich der vorliegende NOT-Schaltkreis von dem NOT-Schaltkreis nach 14 in Bezug darauf, dass die Spannung, die über den Widerstand 107 (Widerstand R2) aufgebracht wird, nicht VL, sondern VS ist.
  • Das Potential von Vout' wird wie bei dem NOT-Schaltkreis von 14 auf die gleiche Weise geändert mit der Abweichung, dass der tiefe Pegel nicht VL, sondern VS ist [es wird auf 19(b) Bezug genommen]. Bei dem vorliegenden NOT-Schaltkreis wird durch Genügen der Ungleichung VH/2 < VF (VH – VS) (VF gibt die Schwellenspannung der Diode 109 an) die Potentialdifferenz zwischen den Eingängen gleich mit derjenigen zwischen den Ausgängen des NOT-Schaltkreises werden. Wenn, mit anderen Worten, Vout' gleich VH/2 ist, wird eine Spannung die gleich ist oder geringer als die Schwellenspannung an die Diode 109 angelegt. Es wird angenommen, dass RB einen Widerstand der Diode zu diesem Zeitpunkt angibt und RF einen Widerstand angibt, wenn eine Spannung, die gleich oder höher ist als der Schwellenwert. Der Widerstand 110, der die Ungleichung RB >> RS >> RF genügt, wird verwendet. 19(c) zeigt eine Spannung, die auf die Diode aufzubringen ist. Die Widerstände und eine Spannung, die aufzubringen sind, sind so gewählt, dass sie die folgenden Ausdrücke erfüllen. RS/R2 = (VH – VL)/(VL – VF – VS) VL > VF + VS
  • Die Ausgangsspannung Vout wird so geändert, wie in 19(d) gezeigt. Mit anderen Worten, kann der NOT-Schaltkreis, bei dem die Potentialdifferenz zwischen den Eingängen gleich ist derjenigen zwischen den Ausgängen realisiert werden.
  • 20 ist eine schematische Darstellung eines NOT-Schaltkreises.
  • Ein NOT-Schaltkreis, in dem eine Potentialdifferenz zwischen den Eingängen gleich ist derjenigen zwischen den Ausgängen kann auf der Grundlage eines NOT-Schaltkreises, wie er in 16 gezeigt ist, gebildet werden. Eine Diode 119 ist mit einem Abschnitt (Vout') entsprechend dem Ausgang des NOT-Schaltkreises entsprechend 16 verbunden. VH wird an das andere Ende der Diode 119 über einen Widerstand 120 (Widerstand R6) angelegt. Ein Ausgangsanschluss Vout ist mit dem anderen Ende verbunden. Weiter unterscheidet sich der vorliegende NOT-Schaltkreis von dem NOT-Schaltkreis entsprechend 16 dahingehend, dass die Spannung, die über den Widerstand 117 (Widerstand R4) angelegt wird, nicht VL, sondern VS ist.
  • Die Grundlage des Betriebs ist im wesentlichen dieselbe wie diejenige des NOT-Schaltkreises, der in dem elften Ausführungsbeispiel beschrieben ist. Der Widerstand 120, der die Beziehung RB >> R6 >> RF genügt, wird verwendet und die Widerstandswerte und die Spannung, die anzulegen ist, werden so eingestellt, dass sie den folgenden Ausdrücken genügen: R6/2R4 = (VH – VL)/(VL – VF – VS) VL > VF + VS
  • Unter diesen Bedingungen kann der NOT-Schaltkreis, in dem die Potentialdifferenz zwischen den Eingängen gleich ist denjenigen der Ausgänge, realisiert werden. In dem obigen Fall ist der Widerstand des atomaren Schalters im wesentlichen gleich demjenigen von R4. Wenn diese Bedingung nicht vorliegen, ist es erforderlich, VS in einem bestimmten Maß zu steuern.
  • Wenn die Diode und der Widerstand zu dem NOT-Schaltkreis hinzugefügt werden, in dem der atomare Schalter, die Widerstände und der Kondensator entsprechend verschiedener Muster angeordnet werden, kann der oben erwähnte NOT-Schaltkreis, in dem die Potentialdifferenz zwischen den Eingängen gleich ist derjenigen zu den Ausgängen, konstruiert werden. Die Anordnung des atomaren Schalters, der Widerstände, des Kondensators und der Diode ist, mit anderen Worten, nicht auf das vorliegende Ausführungsbeispiel beschränkt. Die vorliegende Erfindung ist dadurch charakterisiert, dass diese Einrichtungen als Komponenten verwendet werden.
  • 21 ist ein schematisches Diagramm eines Einziffer-Binäraddierers nach einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Nach der vorliegenden Erfindung wird jetzt ein Fall beschrieben, in dem ein Einziffer-Binäraddierer einen NOT-Schaltkreis und einen AND-Schaltkreis oder einen OR-Schaltkreis aufweist, wobei der AND-Schaltkreis und der OR-Schaltkreis jeweils einen atomaren Schalter haben.
  • Der NOT-Schaltkreis, der in 18 gezeigt ist, wird verwendet. Der AND-Schaltkreis und der OR.-Schaltkreis, die von den Erfindern der vorliegenden Anmeldung in der japanischen Anmeldung Nr. 2000-334686 beschrieben worden sind, werden verwendet. In dem Diagramm sind Teile, die denjenigen des NOT-Schaltkreises des AND-Schaltkreises und des OR.-Schaltkreises entsprechen, mit gepunkteten Linien umfasst. Mit anderen Worten weist der vorliegende Einziffer- Binäraddierer zwei NOT-Schaltkreise 121 und 122, drei AND-Schaltkreise 123, 124 und 125 und einen OR-Schaltkreis 126 auf.
  • 22 zeigt die Schaltkreise unter Verwendung logischer Symbole. In 22 geben die Bezugszeichen 121' und 122' die NOT-Schaltkreise an, 123', 124' und 125' geben die AND-Schaltkreise und 126' gibt den OR-Schaltkreis an.
  • Für die Eingänge X und Y wird angenommen, dass die Eingangsspannung mit hohem Pegel 1 ist und die Eingangsspannung mit tiefem Pegel 0 ist. Die Ausgänge S und C sind in 23 gezeigt. Nach der vorliegenden Erfindung kann ein einziffriger Binäraddierer, der bei einem Computer verwendet wird, aufgebaut werden. Dieser Fall ist ein Beispiel. Nach der vorliegenden Erfindung können ein NOT-Schaltkreis ein AND-Schaltkreis und ein OR-Schaltkreis unter Verwendung von Zweipoleinheiten aufgebaut werden. Entsprechend können alle logischen Schaltkreise unter Verwendung von nur zweipoligen Einheiten aufgebaut werden.
  • Die vorliegende Erfindung ist nicht auf die obigen Ausführungsbeispiele begrenzt. Verschiedene Modifikationen sind auf der Grundlage der vorliegenden Erfindung möglich und werden nicht von dem Schutzbereich der vorliegenden Erfindung ausgeschlossen.
  • Nach dem vorliegenden Ausführungsbeispiel können die folgenden Vorteile, wie oben erwähnt, erreicht werden.
    • (A) Ein Hochgeschwindigkeitspunktkontaktarray mit geringem Leistungsverbrauch kann aufgebaut werden, was zu der Verwirklichtung einer Mehrfach-Aufzeichnungsspeichereinheit, einem logischen Schaltkreis und einem arithmetischen Schaltkreis führt.
    • (B) Da ein NOT-Schaltkreis unter Verwendung von Zweipol-Einheiten aufgebaut wird, können alle logischen Schaltungen unter Verwendung von nur den zweipoligen Einheiten verwirklicht werden. Ein atomarer Schalter in Nanometergröße kann leicht gebildet werden. Nach der vorliegenden Erfindung kann daher eine Einheit in Nanometergröße verwirklicht werden.
  • Industrielle Verwendbarkeit
  • Ein Punktkontaktarray, ein NOT-Schaltkreis und ein elektronischer Schaltkreis unter Verwendung von diesen entsprechend der Erfindung sind anwendbar für einen logischen Schaltkreis, einen arithmetischen Schaltkreis und eine Speichereinheit, die eine Nanogröße haben.

Claims (11)

  1. Ein Punktkontaktarray mit einer Mehrzahl von elektrischen Einheiten, von denen jede eine erste Elektrode (2), die aus einem zusammengesetzten leitfähigen Material mit ionischer Leitfähigkeit und elektronischer Leitfähigkeit gefertigt ist, und eine zweite Elektrode (3, 4), die aus einer leitfähigen Substanz gefertigt ist, aufweist, wobei die erste Elektrode (2) von der zweiten Elektrode (3, 4) beabstandet ist, und jede der elektronischen Einheiten den Leitwert zwischen den Elektroden durch Bildung einer Brücke aus Metallatomen (6, 7) zwischen der ersten Elektrode (2) und der zweiten Elektrode (3, 4) steuern kann.
  2. Das Punktkontaktarray nach Anspruch 1, wobei das zusammengesetzte leitfähige Material mit metallisch beweglichen Ionen auf einer Quelle der metallisch beweglichen Ionen ausgebildet ist.
  3. Das Punktkontaktarray nach Anspruch 1 oder 2, wobei das zusammengesetzte leitfähige Material Ag2S, Ag2Se, Cu2S oder Cu2Se ist.
  4. Das Punktkontaktarray nach einem der vorangehenden Ansprüche, wobei die mobilen Ionen, die in dem zusammengesetzten leitfähigen Material beihaltet sind, eine Brücke (6, 7) zwischen der ersten Elektrode (2) und der zweiten Elektrode (3, 4) zur Änderung des Leitwerts zwischen den Elektroden (2, 3, 4) bilden.
  5. Das Punktkontaktarray nach einem der Ansprüche 1 bis 3, wobei ein Halbleiter oder ein isolierendes Material, das Ionen lösen kann und das aufgrund der Lösung von Ionen eine elektronische Leitfähigkeit oder eine ionische Leitfähigkeit zeigt, zwischen der ersten Elektrode (2) und den zweiten Elektroden (3, 4) angeordnet ist, und bewegliche Ionen, die in dem zusammengesetzten leitfähigen Material beinhaltet sind, den Halbleiter oder das isolierende Material unter Änderung des Leitwerts des Halbleiter oder des isolierenden Materials erreichen.
  6. Das Punktkontaktarray nach Anspruch 5, wobei der Halbleiter oder das isolierende Material ein kristallines oder amorphes Material aus GeSx, GeSex, GeTex oder WOx (0 < x < 100) ist.
  7. Das Punktkontaktarray nach einem der Ansprüche 1 bis 6, wobei ein metallischer Draht, der wenigstens teilweise mit dem zusammengesetzten leitfähigen Material beschichtet ist, als erste Elektrode (2) wirkt, ein metallischer Draht als zweite Elektrode (3, 4) wirkt, ein Mehrzahl von Drähten, die als wenigstens eine der Elektroden wirken, vorhanden sind und ein Punktkontakt zwischen jeder der Schnittstellen der metallischen Drähte gegeben ist.
  8. Das Punktkontaktarray nach einem der Ansprüche 1 bis 7, wobei der Leitwert jedes Punktkontakts gequantelt ist.
  9. Eine Speichereinheit mit einer Mehrzahl von Kantaktpunktarrays nach Anspruch 8, wobei die gequantelten Leitwerte jeden Punktkontakts einen Aufzeichnungszustand darstellen.
  10. Eine logische Schaltung mit einer Mehrzahl von Kantaktpunktarrays nach Anspruch 8, wobei die gequantelte Leitfähigkeit jedes Punktkontakts ein Eingangssignal aufweist und die Potentiale der jeweiligen Elektroden (2, 3, 4) zur Ausführung einer Addition oder Subtraktion der Eingangssignale gesteuert werden.
  11. Eine logische Schaltung mit einer Mehrzahl von Kontaktpunktarrays nach einem der Ansprüche 1 bis 7, wobei ein Potential an dem einen Ende jedes Kontaktpunkts ein Eingangssignal ist.
DE60126310T 2000-11-01 2001-10-29 Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit Expired - Lifetime DE60126310T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000334686A JP4118500B2 (ja) 2000-11-01 2000-11-01 ポイントコンタクト・アレー
JP2000334686 2000-11-01
JP2001138103 2001-05-09
JP2001138103A JP4097912B2 (ja) 2001-05-09 2001-05-09 Ｎｏｔ回路及びそれを用いた電子回路
PCT/JP2001/009464 WO2002037572A1 (fr) 2000-11-01 2001-10-29 Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci

Publications (2)

Publication Number Publication Date
DE60126310D1 DE60126310D1 (de) 2007-03-15
DE60126310T2 true DE60126310T2 (de) 2007-06-06

Family

ID=26603286

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60126310T Expired - Lifetime DE60126310T2 (de) 2000-11-01 2001-10-29 Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE60131036T Expired - Lifetime DE60131036T2 (de) 2000-11-01 2001-10-29 Ein NOT-Schaltkreis

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60131036T Expired - Lifetime DE60131036T2 (de) 2000-11-01 2001-10-29 Ein NOT-Schaltkreis

Country Status (6)

Country Link
US (3) US7026911B2 (de)
EP (2) EP1662575B1 (de)
KR (1) KR100751736B1 (de)
DE (2) DE60126310T2 (de)
TW (1) TW523983B (de)
WO (1) WO2002037572A1 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037572A1 (fr) 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci
JP4575664B2 (ja) 2001-09-25 2010-11-04 独立行政法人科学技術振興機構 固体電解質を用いた電気素子
DE10256486A1 (de) * 2002-12-03 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
ATE431059T1 (de) 2003-08-25 2009-05-15 Interdigital Tech Corp Erweiterte aufwärtsstreckenbetrieb bei soft- weiterreichung
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US7046648B2 (en) 2003-11-05 2006-05-16 Interdigital Technology Corporation Wireless communication method and apparatus for coordinating Node-B's and supporting enhanced uplink transmissions during handover
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US20050167655A1 (en) 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7211844B2 (en) 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7829883B2 (en) 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US20050274609A1 (en) * 2004-05-18 2005-12-15 Yong Chen Composition of matter which results in electronic switching through intra- or inter- molecular charge transfer, or charge transfer between molecules and electrodes induced by an electrical field
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US7960217B2 (en) * 2004-09-08 2011-06-14 Thomas Schimmel Gate controlled atomic switch
US7741638B2 (en) * 2005-11-23 2010-06-22 Hewlett-Packard Development Company, L.P. Control layer for a nanoscale electronic switching device
US9965251B2 (en) 2006-04-03 2018-05-08 Blaise Laurent Mouttet Crossbar arithmetic and summation processor
US7872334B2 (en) * 2007-05-04 2011-01-18 International Business Machines Corporation Carbon nanotube diodes and electrostatic discharge circuits and methods
EP2184793B1 (de) * 2007-08-08 2013-02-27 National Institute for Materials Science Schaltelement und seine anwendung
US20090038832A1 (en) * 2007-08-10 2009-02-12 Sterling Chaffins Device and method of forming electrical path with carbon nanotubes
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8668361B2 (en) * 2010-09-22 2014-03-11 Bridgelux, Inc. LED-based replacement for fluorescent light source
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9792985B2 (en) 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
WO2016193361A1 (en) 2015-06-04 2016-12-08 Eth Zurich Devices, in particular optical or electro-optical devices with quantized operation

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3295112A (en) * 1964-01-10 1966-12-27 Space General Corp Electrochemical logic elements
US4258109A (en) * 1977-04-25 1981-03-24 Duracell International Inc. Solid state cells
DE2806464C3 (de) * 1978-02-15 1980-09-11 Garching Instrumente, Gesellschaft Zur Industriellen Nutzung Von Forschungsergebnissen Mbh, 8000 Muenchen Elektrisches Bauelement
US4245637A (en) * 1978-07-10 1981-01-20 Nichols Robert L Shutoff valve sleeve
DE3004571A1 (de) * 1980-02-07 1981-08-13 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen Feste elektrode in einer elektrolytischen zelle
FR2521125A1 (fr) * 1982-02-09 1983-08-12 Centre Nat Rech Scient Materiaux vitreux a conductivite ionique, leur preparation et leurs applications electrochimiques
US4446059A (en) * 1982-04-15 1984-05-01 E. I. Du Pont De Nemours & Co. Conductor compositions
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
JPS61230426A (ja) * 1985-04-04 1986-10-14 Agency Of Ind Science & Technol ジヨセフソン直結型否定回路
US5166919A (en) * 1991-07-11 1992-11-24 International Business Machines Corporation Atomic scale electronic switch
EP0548905B1 (de) * 1991-12-24 1999-03-03 Hitachi, Ltd. Atomare Vorrichtungen und atomare logische Schaltungen
JP2616875B2 (ja) * 1993-05-12 1997-06-04 エスエムシー株式会社 マニホールドバルブ
GB2283136A (en) * 1993-10-23 1995-04-26 Nicotech Ltd Electric converter circuits
US5366936A (en) * 1993-11-24 1994-11-22 Vlosov Yuri G Chalcogenide ion selective electrodes
DE69519426T2 (de) * 1994-03-22 2001-06-21 Hyperchip Inc Zellenbasierte fehlertolerante Architektur mit vorteilhafter Verwendung der nicht-zugeteilten redundanten Zellen
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JPH09326514A (ja) * 1996-06-05 1997-12-16 Fujitsu Ltd 超電導量子干渉素子回路装置
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
CA2362283A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
US6608306B1 (en) * 1999-05-13 2003-08-19 Japan Science And Technology Corporation Scanning tunneling microscope, its probe, processing method for the probe and production method for fine structure
WO2002037572A1 (fr) * 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
US6635525B1 (en) * 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US6952042B2 (en) * 2002-06-17 2005-10-04 Honeywell International, Inc. Microelectromechanical device with integrated conductive shield

Also Published As

Publication number Publication date
US20030174042A1 (en) 2003-09-18
DE60126310D1 (de) 2007-03-15
TW523983B (en) 2003-03-11
DE60131036T2 (de) 2008-02-14
US7525410B2 (en) 2009-04-28
US20050014325A1 (en) 2005-01-20
DE60131036D1 (de) 2007-11-29
EP1662575B1 (de) 2007-10-17
WO2002037572A1 (fr) 2002-05-10
KR100751736B1 (ko) 2007-08-27
US20050243844A1 (en) 2005-11-03
EP1662575A3 (de) 2006-06-07
US7026911B2 (en) 2006-04-11
EP1331671A1 (de) 2003-07-30
KR20030048421A (ko) 2003-06-19
EP1331671A4 (de) 2005-05-04
EP1662575A2 (de) 2006-05-31
US7473982B2 (en) 2009-01-06
EP1331671B1 (de) 2007-01-24

Similar Documents

Publication Publication Date Title
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE3922423C2 (de) Ferroelektrischer Speicher
DE69634007T2 (de) Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix
DE69636608T2 (de) Phasenverschiebung Speicherfeld auf einer Logikanordnung montiert
DE102005036555B4 (de) Programmieren programmierbarer resistiver Speichervorrichtungen
DE1954966C3 (de) Elektrische Speichermatrix in Kompaktbauweise
DE69734007T2 (de) Struktur für programmierbare metallisierzelle und herstellungsverfahren dazu
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
WO1998053504A1 (de) Ein-elektron-speicherbauelement
DE102005032280A1 (de) Silberinsel-Antifuse
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE1774459B2 (de)
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE102004060712A1 (de) Datenspeichervorrichtung
DE2309616A1 (de) Hybride speicherschaltung
DE112021005740T5 (de) Gemischt leitendes flüchtiges speicherelement zum beschleunigten beschreiben eines nichtflüchtigen memristiven bauelements
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
DE10260818B4 (de) Verfahren zum Einstellen eines Wiederstands in einer integrierten Schaltung und Schaltungsaufbau
DE602005005676T2 (de) Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung
EP1922774B1 (de) Organisches bauelement und ein solches umfassende elektrische schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition