DE60126074T2 - Erweiterte cardbus/pc-card-steuereinrichtung mit split-bridge-technologie - Google Patents

Erweiterte cardbus/pc-card-steuereinrichtung mit split-bridge-technologie Download PDF

Info

Publication number
DE60126074T2
DE60126074T2 DE60126074T DE60126074T DE60126074T2 DE 60126074 T2 DE60126074 T2 DE 60126074T2 DE 60126074 T DE60126074 T DE 60126074T DE 60126074 T DE60126074 T DE 60126074T DE 60126074 T2 DE60126074 T2 DE 60126074T2
Authority
DE
Germany
Prior art keywords
bus
electronics
interface
data
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126074T
Other languages
English (en)
Other versions
DE60126074D1 (de
Inventor
W. Frank Scottsdale AHERN
Jeff Phoenix DOSS
Charles Scottsdale MOLLO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures I LLC
Original Assignee
Tao Logic Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tao Logic Systems LLC filed Critical Tao Logic Systems LLC
Application granted granted Critical
Publication of DE60126074D1 publication Critical patent/DE60126074D1/de
Publication of DE60126074T2 publication Critical patent/DE60126074T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function

Description

  • Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich im allgemeinen auf Datenverarbeitungssysteme und insbesondere auf Computersysteme mit mindestens einem Wirtsprozessor, die auch mit einer Mehrzahl von Peripheriegeräten einschließlich Notebook-Computer, Speichervorrichtungen, Anzeigevorrichtungen, Tastaturen, Mausvorrichtungen und so weiter verbindbar sind.
  • Hintergrund der Erfindung
  • WO 97/000481 A (Intel Corporation), 3. Januar 1997, offenbart eine Erweiterungsvorrichtung für eine PCI-Einbaustelle [PCI slot]. Die Vorrichtung beinhaltet eine asynchrone PCI-zu-PCI-Brücke zum Einsetzen in eine Wirts-PCI-Einbaustelle, einen sekundären PCI-Bus mit einer Anzahl von PCI-Einbaustellen und einen mit Kabeln versehenen PCI-Bus, der die asynchrone Brücke und den sekundären PCI-Bus miteinander verbindet. Der PCI-Bus des Wirtes und der sekundäre PCI-Bus arbeiten mit unterschiedlichen Taktraten. Die Interrupts des PCI-Bus werden seriell zum Wirtsrechner übertragen.
  • WO 01/61513, veröffentlicht am 23. August 2001 und von Bedeutung gemäß Art. 54 (3) EPÜ, offenbart eine durch einen Wirtsprozessor zugängliche Brücke zum Erweitern des Zugriffes über einen ersten Bus auf einen zweiten Bus. Erste und zweite Interfaces sind mit dem ersten bzw. mit dem zweiten Bus gekoppelt, und ein Bindeglied ist zwischen dem ersten und dem zweiten Interface vorgesehen. Das erste Interface und das zweite Interface können betrieben werden, um Informationen seriell durch das Bindeglied zu senden.
  • Computersysteme sind heute sehr leistungsstark, weisen aber Beschränkungen hinsichtlich der Anpassung an sich verändernde Rechnerumgebungen auf. Der PCI-Bus ist überall in der Industrie verbreitet, ist jedoch als ein paralleler Datenbus nicht leicht über eine Brücke mit anderen PCI-basierten Geräten verbindbar. Vollständige Brücken sind bekannt, wie sie etwa in traditionellen Laptop-Computer-Docking-Stationen verwendet werden. Das Trennen des Laptop-Computers von der Docking-Station über eine erhebliche Entfernung ist jedoch nicht möglich gewesen. Darüber hinaus ist die Verarbeitungsleistung von Computersystemen innerhalb des von dem Benutzer verwendeten traditionellen Computers angeordnet gewesen, da der Mikroprozessor direkt mit der PCI-Hauptplatine [PCI Motherboard] verbunden sein musste und direkt auf dieser angeordnet zu sein hatte. Daher bedeutete das Aufrüsten der Verarbeitungsleistung für gewöhnlich das Anfallen von signifikanten Kosten und/oder das Ersetzen des Computersystems.
  • PCI
  • Der PCI-Bus ist primär ein breiter Multiplex-Adress- und Datenbus, der Unterstützung für alles, angefangen von einem einzelnen Datenwort für alle Adressen bis hin zu sehr langen Folgen von Datenworten für eine einzelne Adresse, zur Verfügung stellt, mit der Implikation, dass Datenfolgen für sequentielle Adressen beabsichtigt sind. Die höchste Leistung des PCI-Bus kommt selbstverständlich aus den Datenfolgen; die meisten PCI-Geräte erfordern jedoch vernünftige Leistungswerte auch für die kleinsten Einzeldatenwort-Operationen. Zahlreiche PCI-Geräte nutzen lediglich den Einzeldaten-Modus für ihre Datenübertragungen. Beginnend mit der Implementation der Version 2.1 der PCI-Spezifikation hat es darüberhinaus zumindest ein pseudo-isochrones Verhalten gegeben, das von dem Bus ge fordert wird, wobei auf die Nutzung des Busses durch individuelle Geräte Schranken auferlegt werden, wodurch praktisch garantiert wird, dass jedes Gerät ein ihm gewidmetes Zeitsegment in einem sehr gleichmäßigen Intervall und innerhalb einer relativ kurzen Zeitperiode erhält. Der wesentliche Grund hinter einem derartigen Betrieb des PCI-Bus besteht darin, das Mischen von solchen Dingen wie Echtzeit-Audio- und Videodaten-Streams mit anderen Operationen auf dem Bus zu ermöglichen, ohne wesentliche Konflikte oder Unterbrechungen des Datenausgangs herbeizuführen. Man stelle sich vor, gesprochene Worte werden in kleine, unzusammenhängende Stücke aufgebrochen, und sie verstehen, was gemeint ist. Vor PCI 2.1 konnten diese Artefakte auftreten, und sie traten auch auf, weil Geräte auf den Bus gelangen und diesen für eine unbeschränkte Zeitdauer halten konnten. Vor der Modifikation der Spezifikation für Version 2.1 gab es keine Möglichkeit, die Leistung von Geräten auf dem Bus zu garantieren oder Zeitschlitz-Intervalle zu garantieren, wenn Geräte auf den Bus gelangen würden. Puristen mögen argumentieren, dass PCI theoretisch immer noch nicht ein isochroner Bus ist, aber wie es bei den meisten Dingen im Bereich der Konstruktion von PCs ist, liegt es dicht genug dran.
  • Traditionelle serielle Hochgeschwindigkeits-[Verbindungen]
  • Andererseits erlaubt ein typischer serieller Hochgeschwindigkeits-Busbetrieb die Möglichkeit aller Größen von Datenübertragungen über den Bus wie beispielsweise PCI, aber im Gegensatz zu PCI begünstigt er sicherlich sehr lange Folgen von Daten. Der typische Betrieb eines seriellen Busses beinhaltet für jede Daten-Transaktion des Busses einen ausgedehnten Kopfbereich für Informationen wie etwa bei dem Ethernet, welches längenunabhängig größenordnungsmäßig 68 Bytes an Kopfinformationen für jede Daten-Transaktionen benötigt. Mit anderen Worten, jede Daten-Transaktion auf einem Ethernet müsste 68 Byte an Daten zusammen mit der Kopfinformation beinhalten, um auch nur an eine 50%-ige Auslastung des Busses heranzukommen. Wie sich herausstellt, benötigt Ethernet auch eine garantierte Totzeit zwischen Operationen, um „meistens" Kollisionen durch andere Ethernet-Geräte im sehr raumgreifend verteilten Bus zu verhindern, und diese Totzeit vermindert weiterhin die durchschnittliche Leistung.
  • Das typische Protokoll für einen seriellen Bus ist ziemlich dasselbe wie das beim Ethernet, mit oftmals wesentlich längerer Kopfinformation. Praktisch alle existierenden seriellen Busprotokoll-Implementationen sind sehr allgemein gehalten und jeder Datenblock ist mit allem versehen, um ihn vollständig zu identifizieren. FiberChannel (FC) weist ein derartiges robustes Protokoll auf, so dass praktisch alle anderen seriellen Protokolle über FC vollständig innerhalb des FC-Protokolls eingebettet übertragen werden können, sozusagen als ob die vollständige Familiengeschichte mitgegeben wird zusammen mit Objektgröße, physikalischer Ortsangabe innerhalb des Raumes, Raumabmessungen, Raumnummer, Straßenadresse, Stadt, Postleitzahl, Land, Planet, Galaxie, Universum ... etc., und auch selbstverständlich alle dieselben Informationen über den Zielort, sogar dann, wenn alles, was bezwecken werden soll, das Bewegen eines Objektes auf die andere Seite desselben Raumes ist. Kleine Übertragungen über alle diese Protokolle sind, auch wenn sie möglich sind, extrem aufwendig hinsichtlich der Bandbreite. Selbstverständlich ist die Möglichkeit eines isochronen Betriebes auf dem verallgemeinerten seriellen Bus nicht sehr vernünftig.
  • Wiederherstellung einer seriellen Hochgeschwindigkeits-[Schnittstelle] für PCI
  • Beim Erschaffen der proprietären Split-BridgeTM-Technologie musste die Anmelderin, Mobility Electronics aus Phoenix, Arizona, zurück an das Reißbrett gehen und ein wesentlich einfacheres serielles Protokoll entwerten, um eine Verheiratung mit dem PCI-Bus zu ermöglichen, da keine der existierenden Implementationen ohne substantielle Leistungsverluste koexistieren konnte. In Bezug auf eine detaillierte Diskussion der proprietären Split-BridgeTM-Technologie der Anmelderin wird ein Querverweis auf ebenfalls anhängige und gemeinsam übertragene Patentanmeldungen gegeben, die durch die Seriennummern 09/130,057 und 09/130,058 identifiziert werden und beide am 06. Juni 1998 eingereicht worden sind (veröffentlicht unter den Nummern US 6088752 bzw. US 6070214 ), wobei beider Lehren durch Bezugnahme hierhinein aufgenommen werden. Der Split-BridgeTM-Technologieansatz ist im wesentlichen einsatzbereit für PCI und sehr erweiterbar für alle anderen in der Diskussion befindlichen Peripheriebus-Protokolle wie PCIx und LDTTM der AMD Corporation. Die Grundlagen der Split-BridgeTM-Technologie sind ein natürlicher Ausgangspunkt zum Erweitern von allem, was innerhalb eines Computers existiert. Sie benutzt grundsätzlich ein einzelnes Byte an Overhead für 32 Bit an Daten und Adressen – tatsächlich weniger, wenn berücksichtigt wird, dass Byte-Freigaben, die nicht wirklich "Overhead" sind, ebenfalls eingeschlossen sind.
  • Bewaffnet mit dem bei weitem einfacheren Protokoll werden alle Attribute des PCI-Bus bewahrt und über ein serielles Hochgeschwindigkeits-Bindeglied bei einer wesentlich höheren effektiven Bandbreite als bei jeglichem existierenden seriellen Protokoll transparent gemacht. Das Nettoresultat ist die Befreiung eines weithin benutzten Allzweck-Bussystemes, und die neu aufgefundene Fähigkeit, zu separieren, was zuvor als grundlegend untrennbare Teile eines Computers angesehen worden war, in getrennte Örtlichkeiten. Wenn die Kritiker, die am meisten die Technik betonen, die Tragweite der Erfindung erfassen, dann beginnen die Räder sich zu drehen und die Diskussionen, die dann folgen, eröffnen einen neuen Reichtum an Möglichkeiten. Es wird nunmehr sinnvoll, einige der alten Grundlagen zu erkunden, wie etwa Peer-to-Peer-Kommunikation zwischen Computern, die von Anfang an Teil der grundlegenden PCI-Spezifikation gewesen war, jedoch wegen der physikalischen Grenzen des Busses vor der Split-BridgeTM-Technologie niemals wirklich durchführbar war. Der vereinfachte Einzelbyte-Overhead erlaubt auch eine sehr effiziente Hochgeschwindigkeits-Kommunikation zwischen zwei Computern und könnte leicht über PCI hinaus erweitert werden.
  • Die proprietäre Split-BridgeTM-Technologie ist klarerweise nicht "mal eben noch ein anderes Hochgeschwindigkeits-Bindeglied", und unterscheidende Merkmale, die sie unterschiedlich machen, repräsentieren neue Ansätze zur Lösung von Angelegenheiten der Systemarchitektur, die lange Zeit Probleme bereitet haben.
  • Das allererste ist die Aufspaltung einer PCI-Brücke in zwei getrennte und verschiedene Teile. Begrifflich war eine PCI-Brücke niemals dazu gedacht, in zwei separaten Modulen oder Chips angesiedelt zu sein, und keinerlei Mechanismus existierte, um das gemeinsame Benutzen von Einrichtungsinformationen übergreifend für zwei separate und unterschiedliche Geräte zu erlauben. Eine PCI-Brücke erfordert eine Anzahl programmierbarer Register, die Informationen an beide Anschlüsse [ports] eines typischen Gerätes liefern. Für Zwecke der folgenden Diskussion werden die beiden Anschlüsse als ein Nordsegment beziehungsweise als ein Südsegment der vollständigen Brücke definiert.
  • Das Nordsegment ist typischerweise der Konfigurationsanschluss der Wahl, und die Südseite nimmt lediglich Informationen von den Registern auf der Nordseite entgegen und arbeitet entsprechend. Das Problem existiert, wenn die Nord- und Südanteile physikalisch und räumlich getrennt sind und keine der Registerinformationen für die Südseite verfügbar ist, weil alle Register in dem Nordchip sind. Eine von der Anmelderin vor der Erfindung der Split-BridgeTM-Technologie ersonnene typische Systemlösung wäre es gewesen, lediglich einen separaten Satz von Registern im Süd-Chip zur Konfiguration des Anschlusses zu erschaffen. Lediglich einen separaten Satz von Registern im Südanschluss zu erschaffen, würde jedoch das Einrichten jener Register dem Initialisierungs-Code des Betriebssystems überlassen und hätte deshalb eine Änderung in der Systemsoftware erfordert.
  • Die Split-BridgeTM-Technologie entschloss sich andererseits, die physikalische Auftrennung der Brücke in zwei separate und voneinander beabstandete Geräte "transparent" für die Systemsoftware zu machen (mit anderen Worten, keinerlei Wissen für die Systemsoftware, dass zwei Geräte sich in der Tat wie ein Brücken-Chip verhalten). Um den Betrieb transparent zu machen, wurden alle Zu griffe auf den Konfigurationsraum kodiert, serialisiert und als "Echo" über das serielle Bindeglied zu einem zweiten Satz relevanter Register in der Südseite gegeben. Ein derartiges transparentes Echo zwischen Hälften einer PCI-Brücke oder jeglicher anderer Bus-Brücke ist eine Erfindung, die signifikant den Betrieb der Technologie verbessert.
  • Zweitens ist das tatsächlich Protokoll in der Split-BridgeTM-Technologie ziemlich einzigartig und unterschiedlich von dem typischen Stand der Technik für den Betrieb von seriellen Bussen. Typischerweise werden Übertragungsvorgänge in Blocktransfers von variabler Länge "gepackt". Das Problem, soweit es PCI betrifft, besteht darin, dass die Gesamtlänge einer gegebenen Übertragung bekannt sein muss, bevor eine Übertragung beginnen kann, so dass eine korrekte Paket-Kopf-Information gesendet werden kann.
  • Frühere Ansätze, irgendetwas Ähnliches wie die Split-BridgeTM-Technologie zu erzielen, scheiterten, da der PCI-Bus von einer Transaktion zu der nächsten nicht aus sich selbst heraus weiß, wann, oder ob überhaupt, eine Übertragung enden wird oder wie lang ein Block oder eine Datenfolge von Informationen sein wird. Im wesentlichen ist das Protokoll für den parallelen PCI-Bus (und für alle anderen parallelen und/oder Echtzeitbusse für diesen Zweck) inkompatibel mit existierenden Protokollen für serielle Busse.
  • Eine innovative Lösung für das Problem bestand darin, ein Protokoll für den seriellen Bus zu erfinden, das mehr oder weniger das Protokoll auf dem PCI nachbildet. Mit einer derartigen Erfindung ist es nunmehr möglich, die Leistung und den Echtzeitbetrieb wesentlich zu verbessern, was mit jeglichem existierenden seriellen Bus-Protokoll nicht möglich war.
  • Die 8-Bit- bis 10-Bit-Kodierung der Daten auf dem Bus ist nicht neu, sondern folgt existierenden und veröffentlichten Arbeiten. Das direkte Senden von 32 Bit an Information zusammen mit den 4 Bit der Steuerung oder Bytefreigabe, zusammen mit zusätzlichen 4 Bits für Erweiterungen repräsentiert eine 40-Bit[Größe] für jeweils 36 Bit existierender PCI-Daten, Adressen und Steuerung oder eine Konstantrate von 10% an Overhead ohne Rücksicht auf die Transfergröße oder -Dauer, und dieser Ansatz ist neu und revolutionär. Das Erweitern der 4-Bit-Erweiterung auf 12 oder mehr Bit und das Einschließen anderer Funktionalitäten wie der Fehlerkorrektur oder einer Sendungswiederholungsfunktionalität liegt ebenfalls innerhalb des Bereiches der Split-BridgeTM-Technologie.
  • Neue Anwendungen der Split-BridgeTM-Technologie
  • Die grundlegende Split-BridgeTM-Technologie wurde für den Zweck des Ermöglichens einer kostengünstigen Hochgeschwindigkeits-Universal-Dockingstation-Lösung für alle Laptop-Computer erschaffen und hat diese Aufgabe sehr gut bewältigt. Durch Nutzen des Vorteils des Standards und der ubiquitären Natur des PCI-Bus in zahlreichen anderen Anwendungen in der Rechner-Technik können ebenfalls dramatische Verbesserungen im Preis-Leistungs-Verhältnis für andere Maschinen verwirklicht werden. Die vorliegende Erfindung wird durch die Attribute der proprietären Split-BridgeTM-Technologie der Anmelderin möglich gemacht.
  • Die Erfindung in Kürze
  • Die vorliegende Erfindung stellt ein Interface und ein Verfahren zum Bilden eines Interfaces zur Verfügung, wie sie in den beigefügten Ansprüchen definiert sind. In einem Beispiel erzielt die vorliegende Erfindung technische Vorzüge in Gestalt eines verbesserten erweiterten Cardbus/PC-Card-Controllers, der die proprietäre serielle Hochgeschwindigkeits-Split-BridgeTM-Technologie verkörpert und eine serielle Kommunikation zwischen einem parallelen Systembus und einem entfernt angeordneten Peripheriegerät bereitstellt. Die verbesserte Steuerungseinheit beinhaltet die herkömmlichen System-Frontside-Steuerungen, die E/A-Steuerung, einen Cardbus-Übersetzer, der PC-Card-Einbaustellen aufweist, die angepasst sind, um eine PCMCIA-Karte oder -Karten aufzunehmen, und ein Ende des seriel len Split-Bridge Kommunikations-Bindegliedes, welches die proprietäre serielle Split-BridgeTM-Technologie umfasst. Die Steuerungseinheit kann ferner übergeordnete E/A-Schaltkreise beinhalten zwecks Kommunikation von entfernt angeordneten E/A-Geräten mit dem Systembus, da übergeordnete E/A-Geräte im Markt leichter verfügbar werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 veranschaulicht Computersysteme aus dem Stand der Technik, die bildlich dargestellt sind als ein bei 10 gezeigter herkömmlicher Leistungs-Desktop-Computer und als ein tragbares Computergerät 12 wie ein Notebook oder Laptop-Computer, mechanisch gekoppelt mit der Docketing-Station 14;
  • 2 ist ein Blockdiagramm einer Brücke 16 nach dem Stand der Technik, die verwendet wird, um zwei Computersystem-Busse zu koppeln, wie sie etwa zwischen dem tragbaren Rechnergerät 12 und der mechanischen Docking-Station 14, die in 1 gezeigt sind, benutzt werden;
  • 3 veranschaulicht die proprietäre serielle Split-BridgeTM-Technologie Kommunikationstechnologie der Anmelderin, die eine serielle Hochgeschwindigkeits-Kommunikation innerhalb des modularen Computersystems der vorliegenden Erfindung ermöglicht;
  • 4 ist ein Diagramm einer herkömmlichen Cardbus/PC-Steuerungseinrichtung; und
  • 5 ist ein Blockdiagramm einer verbesserten erweiterten Cardbus/PC-Card-Steuerungseinrichtung mit einem integrierten seriellen Split-BridgeTM-Interface gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Unter Bezugnahme auf 3 ist dort die proprietäre serielle Split-BridgeTM-Technologie Kommunikationstechnologie der gegenwärtigen Anmelderin verbildlicht, die sehr detailliert in den gemeinsam übertragenen U.S. Patentanmeldungen mit den Seriennummern 09/130,057 (veröffentlicht unter der Nummer US 6088752 ), eingereicht am 06. Juni 1998, beziehungsweise mit der Seriennummer 09/130,058 (veröffentlicht unter der Nummer US 60702124 ), ebenso eingereicht am 06. Juni 1998, diskutiert werden, deren technische Lehre durch Bezugnahme in diesen Text aufgenommen wird.
  • Die Split-BridgeTM-Technologie der Anmelderin revolutioniert den Status Quo für Computersysteme. Die Split-BridgeTM-Technologie erfordert keinen Bedarf für maßgeschneiderte Hardware oder maßgeschneiderte Software, um zwischen Geräten eine serielle Kommunikation bei voller Leistungsfähigkeit zu erzielen, einschließlich Geräte mit parallelen Datenbussen einschließlich des PCI-Bus. In der Tat erscheint die Split-BridgeTM-Technologie genau wie eine Standard-PCI-Brücke und jegliche Betriebssystem-Software und Gerätetreiber stellen derartige Standardgeräte bereits in Rechnung. Durch Nutzen von Standardbussystemen innerhalb jedes Gerätes, das innerhalb des modularen Computersystems betrieben wird, erfordert kein Gerät irgendeine zusätzliche Unterstützung von der Betriebssystemsoftware (OS). Das modulare Rechnersystem weist eine einfache Eleganz auf, die es dem in der Computerindustrie so weitverbreiteten PCI-Bus erlaubt, dass mögliche Anwendungen der ursprünglichen PCI-Form der Split-BridgeTM-Technologie so gut wie grenzenlos sind.
  • Ursprünglich in PCI implementiert, gibt es nichts Grundlegendes, das die Split-BridgeTM-Technologie an PCI bindet, und daher kann die Split-BridgeTM-Technologie migrieren, wenn Busarchitekturen wachsen und migrieren. Der 64-Bit-PCI ist kompatibel mit der Split-BridgeTM-Technologie, wie in Zukunft auch PCIx und/oder LDTTM, die derzeitig in der Industrie in Erwägung gezogen werden und die gradlinige Übergänge der Split-BridgeTM-Technologie sind. Implementationen mit anderen Protokollen oder anderen möglichen und natürlichen Evolutionen der Split-BridgeTM-Technologie.
  • Unter Bezugnahme auf 5 ist dort bei 20 eine verbesserte Cardbus-Steuerungseinrichtung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung allgemein verbildlicht. Zu sehen ist die Cardbus-Steuerungseinrichtung 20 mit einem herkömmlichen Frontside-Steuerungsschaltkreis 22, einem Eingabe/Ausgabe-(E/A)Steuerungsschaltkreis 24, einem Cardbus-Übersetzer-Schaltkreis 26, der angepasst ist, mit einer oder mehreren in entsprechende Einbaustellen 28 eingeführten PC-Cards zu koppeln und kommunizierbar ein Interface zu bilden, und das verbessert ist, so dass es ein serielles Split-BridgeTM-Interface, wie es allgemein bei 30 gezeigt ist, einschließt. Das serielle Split-BridgeTM-Interface-Teil 30 ist eingerichtet, so dass es seriell Daten und Steuersignale zwischen dem parallelen Systembus 32 über ein serielles Duplex-Bindeglied 34 mit einem entfernt angeordneten Peripheriegerät (nicht dargestellt) kommuniziert, wobei die parallelen Daten in ausgehende serielle Daten konvertiert und hereinkommende serielle Daten in parallele Daten konvertiert werden.
  • Die proprietäre Split-BridgeTM-Technologie erweitert, wenn sie in der erweiterten Cardbus/PC-Card-Steuerungseinrichtung 20 benutzt wird, signifikant die Interkonnektivität eines Standard-Netzwerkes dadurch, dass Geräten erlaubt wird, auf den parallelen Systembus 32 zum Kommunizieren über PC-Cards, über einen erweiterten Cardbus oder vorteilhafterweise über ein serielles Bindeglied mit einer Mannigfaltigkeit von externen Geräten zuzugreifen, wenn die serielle Hochgeschwindigkeits-Split-BridgeTM-Technologie gemäß der vorliegenden Erfindung eingesetzt wird.
  • Alle die Steuerungseinrichtung 20 enthaltende Elektronik kann in Form von diskreten Schaltkreisen, in einer anwendungsspezifischen integrierten Schaltung (ASIC) oder in einer Kombination daraus verkörpert werden, um die Multifunktions-Interface-Fähigkeit zwischen den parallelen Systembus und den entfernt angeordneten Peripherie-Geräten bereitzustellen. Durch Einsetzen eines seriellen Split-BridgeTM-Technologie-Interfaces 30 in einer Steuerungseinrichtung 30 mit kommerziell erhältlichen maßgeschneiderten elektronischen Steuerschaltkreisen, da vieles davon wie Cardbus ist, kann die Steuerungseinrichtung 20 sowohl mit Cardbus oder PCMCIA oder über das serielle Split-BridgeTM-Bindeglied mit entfernt angeordneten PCI-Geräten kommunizieren. Da viel von der PCI-Interface-Elektronik gemeinsam mit den entsprechenden Interfaces benutzt wird, ist das Integrieren der Schaltkreise 30 sehr ökonomisch.
  • Die vorliegende Erfindung 20 erleichtert die Evolution der Informationsübertragung, um serielle Hochgeschwindigkeits-Konnektivität über ein Bindeglied bei Datenraten von mehr als 1,0 GHZ zum Gebrauch mit PCI, Cardbus, integrierten oder anderen parallelen E/A-Busarchitekturen anzubieten. Darüber hinaus sind herkömmliche digitale Signalprozessoren (DSPs), die auf erweiterten Cardbus/PC-Card-Steuerungseinrichtungen eingesetzt werden, wie etwa diejenigen, die durch Texas Instruments Incorporated, Dallas, Texas, hergestellt werden, sehr gut angepasst, um ein Interface mit dem seriellen Split-BridgeTM-Technologie Interface zu bilden und dieses zu umfassen. Das Integrieren kommerziell erhältlicher Cardbus/PC-Card-Steuerungseinrichtungs-Elektroniken mit der proprietären seriellen Split-BridgeTM-Technologie verbessert signifikant die Leistung und die verfügbaren Merkmale des Gerätes 30 mit damit verknüpften nominellen zusätzlichen Kosten. In der Tat ist die Kosten-versus-Leistungsfähigkeit-Verbesserung der vorliegenden Erfindung, wie sie in 4 gezeigt ist, ein Quantensprung gegenüber existierenden Kosten/Leistungsfähigkeits-Argumenten.
  • Die Elektronik des seriellen Split-BridgeTM-Interfaces 30 kann zusammen mit anderer Elektronik in eine maßgeschneiderte anwendungsspezifische integrierte Schaltung (ASIC) integriert werden; darüber hinaus können mehrfache Interfaces 30 auf einer einzelnen Steuerungseinrichtung 20 verwendet werden und im Multiplex ein Interface bilden mit mehreren internen oder externen Geräten und Benutzern. Demgemäß kann keine Begrenzung auf die Integration eines einzelnen Split-BridgeTM-Interfaces abgeleitet werden, sondern parallele Bussysteme und mögliche zukünftige allgemeine serielle Bussysteme können unter Benutzung der seriellen proprietären Split-BridgeTM-Technologie zu anderen Geräten ein Interface bilden.
  • Zusammenfassend erleichtert die verbesserte Cardbus/PC-Card-Steuerungseinrichtung 20 eine verbesserte Konnektivität zwischen einem parallelen Systembus und entfernt angeordneten Peripheriegeräten, eine Datenkonnektivität ermöglichend sowohl über die proprietäre serielle Split-BridgeTM-Technologie als auch über die Standard PC-Card-Einbaustellen wie solche, die auf den PCMCIA Standards basieren. Existierende Elektronik einschließlich DSPs sind gut angepasst, um ein Interface mit ASICs oder anderen diskreten/maßgeschneiderten Komponenten zu bilden, die das Interface enthalten und die serielle Split-BridgeTM-Technologie einsetzen.
  • Obgleich die Erfindung unter Bezugnahme auf eine spezifische bevorzugte Ausführungsform beschrieben worden ist, werden dem Fachmann beim Lesen der vorliegenden Anmeldung zahlreiche Variationen und Modifikationen deutlich werden. Es ist daher beabsichtigt, dass die beigefügten Ansprüche im Hinblick auf den Stand der Technik so breit wie möglich ausgelegt werden, um alle derartigen Variationen und Modifikationen zu umfassen.

Claims (15)

  1. Interface (20), umfassend: eine zum Koppeln paralleler Daten von einem parallelen Datenbus (32) mit einem ersten Bus eingerichtete erste Elektronik (26), wobei die erste Elektronik (26) eingerichtet ist, mit mindestens einer PC-Karte verbunden zu werden; wobei das Interface ferner eine zweite Elektronik (30) umfasst, die zum Umwandeln paralleler Daten aus dem parallelen Datenbus (32) in zum Koppeln mit einem entfernten zweiten Bus passende serielle Daten eingerichtet ist, wobei die zweite Elektronik (30) die parallelen Daten in die seriellen Daten umwandelt, ohne irgendein Signal von dem entfernten zweiten Bus zu benötigen; dadurch gekennzeichnet, dass das Interface (20) eine von der ersten Elektronik (26) und der zweiten Elektronik (30) gemeinsam benutzte Elektronik zum Ankoppeln an den parallelen Datenbus (32) aufweist.
  2. Interface nach Anspruch 1, wobei die zweite Elektronik (30) eine serielle Split-Bridge(TM)Interface-Elektronik aufweist.
  3. Interface (20) nach Anspruch 1, wobei der parallele Datenbus (32) auf der PCI- oder PCMCIA-Interface-Norm beruht.
  4. Interface (20) nach Anspruch 1, wobei die serielle Datenrate 1,0 Gigabit/Sekunde übersteigt.
  5. Interface (20) nach Anspruch 1, wobei die erste Elektronik (26) einen digitalen Signalprozessor (DSP) umfasst.
  6. Interface (20) nach Anspruch 1, wobei die erste Elektronik (26) Cardbus-Elektronik umfasst.
  7. Interface (20) nach Anspruch 1, wobei die erste Elektronik (26) und die zweite Elektronik (30) eingerichtet sind, Datentransfer zu dem entsprechenden ersten Bus bzw. zweiten Bus konkurrierend zu unterstützen.
  8. Verfahren zum Koppeln paralleler Daten auf einem parallelen Systembus (32) mit einem ersten Bus und einem zweiten entfernten Bus, mit folgenden Schritten: a) Umwandeln eines ersten Teils der parallelen Daten auf dem parallelen Systembus (32) in zur Kommunikation mit dem ersten Bus eingerichtete parallele Daten, wobei das Verfahren den parallelen Systembus (32) mit einer oder mehreren PC-Karten koppelt; b) Umwandeln eines zweiten Teils der parallelen Daten auf dem parallelen Systembus (32) in serielle Hochgeschwindigkeits-Daten, wobei die seriellen Daten gesendet werden, ohne dass vor dem Senden der seriellen Daten ein Signal von dem zweiten entfernten Bus benötigt oder empfangen wird; dadurch gekennzeichnet, dass c) das Verfahren bei den Schritten a) und b) eine gemeinsame Elektronik zum Ankoppeln des parallelen Systembusses (32) benutzt.
  9. Verfahren nach Anspruch 8, ferner den Schritt des Benutzens eines seriellen Split-Bridge(TM)-Interfaces aufweisend.
  10. Verfahren nach Anspruch 8, wobei der parallele Systembus (32) auf dem PCI- oder Cardbus-Standard basiert.
  11. Verfahren nach Anspruch 8, wobei die seriellen Daten mit einer Datenrate gesendet werden, die 1,0 GHz übersteigt.
  12. Verfahren nach Anspruch 8, wobei der Schritt a) und der Schritt b) in einer einzigen elektronischen Vorrichtung (20) ausgeführt werden.
  13. Verfahren nach Anspruch 12, wobei die elektronische Vorrichtung (20) einen digitalen Signalprozessor (DSP) umfasst.
  14. Verfahren nach Anspruch 8, wobei eine Wiederanlaufmeldung vor dem Senden der seriellen Daten gesendet wird.
  15. Verfahren nach Anspruch 8, wobei der Schritt a) Cardbus-Elektronik benutzt.
DE60126074T 2000-04-19 2001-04-19 Erweiterte cardbus/pc-card-steuereinrichtung mit split-bridge-technologie Expired - Lifetime DE60126074T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US19831700P 2000-04-19 2000-04-19
US198317P 2000-04-19
US09/559,677 US6594719B1 (en) 2000-04-19 2000-04-27 Extended cardbus/pc card controller with split-bridge ™technology
US559677 2000-04-27
PCT/US2001/012678 WO2001082090A2 (en) 2000-04-19 2001-04-19 Extended cardbus/pc card controller with split-bridge technology

Publications (2)

Publication Number Publication Date
DE60126074D1 DE60126074D1 (de) 2007-03-08
DE60126074T2 true DE60126074T2 (de) 2007-08-23

Family

ID=26893664

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60126074T Expired - Lifetime DE60126074T2 (de) 2000-04-19 2001-04-19 Erweiterte cardbus/pc-card-steuereinrichtung mit split-bridge-technologie

Country Status (7)

Country Link
US (2) US6594719B1 (de)
EP (3) EP1275048B1 (de)
AT (1) ATE352066T1 (de)
AU (2) AU2001257103A1 (de)
CA (2) CA2445716C (de)
DE (1) DE60126074T2 (de)
WO (2) WO2001082089A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7734852B1 (en) 1998-08-06 2010-06-08 Ahern Frank W Modular computer system
US6594719B1 (en) 2000-04-19 2003-07-15 Mobility Electronics Inc. Extended cardbus/pc card controller with split-bridge ™technology
US6748458B2 (en) * 2001-08-31 2004-06-08 Hewlett-Packard Development Company, L.P. Modular input/output expansion system for an external computer
US6813667B2 (en) * 2001-09-05 2004-11-02 Hewlett-Packard Development Company, L.P. Bus extender and formatter apparatus and methods
US6990549B2 (en) * 2001-11-09 2006-01-24 Texas Instruments Incorporated Low pin count (LPC) I/O bridge
TWI226552B (en) * 2003-11-20 2005-01-11 Rdc Semiconductor Co Ltd Bus integrating system
US20050125357A1 (en) * 2003-12-09 2005-06-09 Saadat Abbas S. Secure integrated media center
US7908623B2 (en) * 2004-05-12 2011-03-15 Matrox Electronic Systems Ltd. Set top box for PC/HDTV multimedia center
EP1659499A1 (de) * 2004-11-16 2006-05-24 RDC Semiconductor Co., Ltd. Busintegrationssystem
US7769939B2 (en) * 2006-06-26 2010-08-03 Thomson Licensing Apparatus and method for interfacing electronic devices
WO2009124069A1 (en) * 2008-04-02 2009-10-08 Marvell World Trade Ltd. Reduced power transmission
US9712459B1 (en) * 2010-01-27 2017-07-18 Marvell International Ltd. Low-to-high speed cut-through communication
US10225290B2 (en) * 2016-07-15 2019-03-05 Genband Us Llc Systems and methods for extending DSP capability of existing computing devices

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800097A (en) 1972-09-15 1974-03-26 Gte Automatic Electric Lab Inc Bus system for interconnecting systems of a communication switching system
US4112369A (en) 1976-04-09 1978-09-05 Digital Data, Inc. Secure SCA broadcasting system including subscriber actuated portable receiving terminals
US4413319A (en) 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
US4504927A (en) 1982-09-08 1985-03-12 Allen-Bradley Company Programmable controller with expandable I/O interface circuitry
JPS59184903U (ja) 1983-05-28 1984-12-08 ユニチカ株式会社 沈降槽用整流ネツト
US4535421A (en) 1983-07-05 1985-08-13 Pitney Bowes Inc. Universal real time transparent asynchronous serial/echoplex converter
US4591660A (en) * 1983-10-25 1986-05-27 At&T Bell Laboratories Common control audio decryptor
US4882702A (en) 1986-03-31 1989-11-21 Allen-Bradley Company, Inc. Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules
US5134702A (en) 1986-04-21 1992-07-28 Ncr Corporation Serial-to-parallel and parallel-to-serial converter
US4787029A (en) 1986-09-29 1988-11-22 Gte Communication Systems Corporation Level converting bus extender with subsystem selection signal decoding enabling connection to microprocessor
US4901308A (en) 1986-12-08 1990-02-13 Dsc Communications Corporation Digital bridge for a time slot interchange digital switched matrix
US5038320A (en) 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
DD266436B3 (de) 1987-12-11 1993-02-04 Jenoptik Jena Gmbh Systembuserweiterung zur kopplung multimasterfaehiger mehrrechnersysteme
US4954949A (en) 1988-02-05 1990-09-04 Commodore-Amiga, Inc. Universal connector device for bus networks in host computer/co-processor computer system
US5517623A (en) 1988-05-05 1996-05-14 International Business Machines Corporation Flexible entry level or advanced level computer system
US4961140A (en) 1988-06-29 1990-10-02 International Business Machines Corporation Apparatus and method for extending a parallel synchronous data and message bus
US5111423A (en) 1988-07-21 1992-05-05 Altera Corporation Programmable interface for computer system peripheral circuit card
JPH02140852A (ja) 1988-11-22 1990-05-30 Hitachi Ltd Ｄｍａ転送制御装置
US5301349A (en) 1988-12-28 1994-04-05 Kabushiki Kaisha Toshiba Single chip computer having ground wire formed immediately parallel a data bus and drivers formed directly under the data bus for high speed data transfer
US4959833A (en) 1989-03-08 1990-09-25 Ics Electronics Corporation Data transmission method and bus extender
JPH031429A (ja) 1989-05-29 1991-01-08 Mitsubishi Electric Corp カラー受像管用電子銃
US4941845A (en) 1989-06-07 1990-07-17 Traveling Software, Inc. Data transfer cable
US4969830A (en) 1989-06-12 1990-11-13 Grid Systems Corporation Connection between portable computer components
US5191657A (en) 1989-11-09 1993-03-02 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
US5274711A (en) 1989-11-14 1993-12-28 Rutledge Janet C Apparatus and method for modifying a speech waveform to compensate for recruitment of loudness
US5237690A (en) 1990-07-06 1993-08-17 International Business Machines Corporation System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options
US5357621A (en) 1990-09-04 1994-10-18 Hewlett-Packard Company Serial architecture for memory module control
CA2051029C (en) 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5191653A (en) 1990-12-28 1993-03-02 Apple Computer, Inc. Io adapter for system and io buses having different protocols and speeds
US5524252A (en) 1991-04-19 1996-06-04 International Business Machines Corporation Personal computer system combined with an adapter for networks having varying characteristics, and adapter for coupling a personal computer to such networks
JP2744865B2 (ja) 1991-04-30 1998-04-28 インターナショナル・ビジネス・マシーンズ・コーポレイション シリアルチャネルアダプタ
US5313589A (en) 1991-05-15 1994-05-17 Ibm Corporation Low level device interface for direct access storage device including minimum functions and enabling high data rate performance
US5187645A (en) 1991-06-07 1993-02-16 Ergo Computing, Inc. Portable computer with docking connector for peripheral devices
JP3253960B2 (ja) 1991-07-18 2002-02-04 ワーナー−ランバート・カンパニー 可変ひげそり形状のかみそりヘッド
US5335329A (en) 1991-07-18 1994-08-02 Texas Microsystems, Inc. Apparatus for providing DMA functionality to devices located in a bus expansion chassis
US5469545A (en) 1991-10-03 1995-11-21 Compaq Computer Corp. Expandable communication system with data flow control
EP0558770A1 (de) 1992-02-29 1993-09-08 International Business Machines Corporation On-Line-Steckbarer elektrischer Schaltkreis
US5377184A (en) 1992-03-02 1994-12-27 International Business Machines Corporation Method of controlling TWA link in a communications adapter by monitoring buffer fill levels
US5475818A (en) 1992-03-18 1995-12-12 Aeg Transportation Systems, Inc. Communications controller central processing unit board
US5506964A (en) 1992-04-16 1996-04-09 International Business Machines Corporation System with multiple interface logic circuits including arbitration logic for individually linking multiple processing systems to at least one remote sub-system
US5634080A (en) 1992-06-29 1997-05-27 Elonex Ip Holdings, Ltd. Hand-held portable computer having an electroluminescent flat-panel display with pixel elements at right angles to the plane of the display and an excitation direction parallel to the plane of the display
JPH0628307A (ja) 1992-07-06 1994-02-04 Toshiba Corp バス制御装置
SG71650A1 (en) 1992-07-24 2000-04-18 Connector Systems Tech Nv Apparatus for connecting computer devices
EP0588030A3 (de) * 1992-09-17 1995-01-25 Ibm Master-Mikrochannelvorrichtung zur Unwandlung in Schalterarchitektur.
US5335326A (en) 1992-10-01 1994-08-02 Xerox Corporation Multichannel FIFO device channel sequencer
US5430847A (en) 1992-10-22 1995-07-04 International Business Machines Corporation Method and system for extending system buses to external devices
US5497498A (en) 1992-11-05 1996-03-05 Giga Operations Corporation Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation
US6157967A (en) 1992-12-17 2000-12-05 Tandem Computer Incorporated Method of data communication flow control in a data processing system using busy/ready commands
US5507002A (en) 1992-12-24 1996-04-09 At&T Global Information Solutions Company Peripheral component interconnect special cycle protocol using soft message IDS
US5373149A (en) 1993-02-01 1994-12-13 At&T Bell Laboratories Folding electronic card assembly
US5457785A (en) 1993-02-10 1995-10-10 Elonex Technologies, Inc. CPU-independent and device-driver transparent system for translating a computer's internal bus signals onto an intermediate bus and further translating onto an expansion bus
US5579489A (en) 1993-02-10 1996-11-26 Elonex I.P. Holdings, Ltd. Hand-held portable computer having capability for external expansion of an internal bus
US5530895A (en) 1993-02-25 1996-06-25 Microsoft Corporation System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match
US5325491A (en) 1993-04-13 1994-06-28 International Business Machines Corporation Method and apparatus for extending a computer bus
US5542055A (en) 1993-05-28 1996-07-30 International Business Machines Corp. System for counting the number of peripheral buses in each hierarch connected to primary bus for creating map of peripheral buses to locate peripheral devices
US5522050A (en) 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5452180A (en) 1993-07-15 1995-09-19 Dell Usa, L.P. Docking apparatus for a portable data processing unit including an arcuate support member with a card extension pivotally mounted on a base member
US5477415A (en) 1993-11-12 1995-12-19 Texas Instruments Incorporated Automatic computer docking station having a motorized tray, cammed side connectors, motorized side connectors, and locking and unlocking guide pins
JPH07210537A (ja) 1993-12-10 1995-08-11 Advanced Micro Devicds Inc コンピュータシステム
US5540597A (en) 1993-12-15 1996-07-30 International Business Machines Corporation All flex PCMCIA-format cable
US5446869A (en) 1993-12-30 1995-08-29 International Business Machines Corporation Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5611053A (en) 1994-01-21 1997-03-11 Advanced Micro Devices, Inc. Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US5632020A (en) 1994-03-25 1997-05-20 Advanced Micro Devices, Inc. System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking
US5483020A (en) 1994-04-12 1996-01-09 W. L. Gore & Associates, Inc. Twin-ax cable
SE501984C2 (sv) 1994-04-18 1995-07-03 Kvaser Consultant Ab Anordning för att eliminera funktionsstörningar och/eller möjliggöra höghastighetsöverföring i seriell bus-förbindelse och till denna anslutna sändar- och mottagarenheter
US5579491A (en) 1994-07-07 1996-11-26 Dell U.S.A., L.P. Local proactive hot swap request/acknowledge system
US5555510A (en) 1994-08-02 1996-09-10 Intel Corporation Automatic computer card insertion and removal algorithm
US5548730A (en) 1994-09-20 1996-08-20 Intel Corporation Intelligent bus bridge for input/output subsystems in a computer system
US5572688A (en) 1994-09-30 1996-11-05 Tyan Computer Corporation Primary bus processing element with multifunction interconnection to secondary bus
US5671421A (en) 1994-12-07 1997-09-23 Intel Corporation Serial interrupt bus protocol
US5495569A (en) 1994-12-30 1996-02-27 Compaq Computer Corp. Circuit for ensuring that a local interrupt controller in a microprocessor is powered up active
US5736968A (en) 1995-02-03 1998-04-07 Mind Path Technologies, Inc. Computer controlled presentation system
AU707588B2 (en) 1995-03-07 1999-07-15 Mobility Electronics, Inc. System and method for expansion of a computer
US5799207A (en) 1995-03-28 1998-08-25 Industrial Technology Research Institute Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device
US5793996A (en) 1995-05-03 1998-08-11 Apple Computer, Inc. Bridge for interconnecting a computer system bus, an expansion bus and a video frame buffer
US5608884A (en) 1995-05-17 1997-03-04 Dell Usa, L.P. Commonly housed multiple processor type computing system and method of manufacturing the same
US5572525A (en) 1995-05-31 1996-11-05 National Instruments Corporation GPIB extender with find listener protocol capabilities
US5590377A (en) 1995-06-07 1996-12-31 Ast Research, Inc. Automatic control of distributed DMAs in a PCI bus system supporting dual ISA buses
US5694556A (en) 1995-06-07 1997-12-02 International Business Machines Corporation Data processing system including buffering mechanism for inbound and outbound reads and posted writes
US5832279A (en) 1995-06-07 1998-11-03 Lsi Logic Corporation Advanced programmable interrupt controller (APIC) with high speed serial data bus
US5696949A (en) * 1995-06-15 1997-12-09 Intel Corporation System for PCI slots expansion using asynchronous PCI-to-PCI bridge with clock generator for providing clock signal to the expansion mother board and expansion side of bridge
JPH11513150A (ja) 1995-06-15 1999-11-09 インテル・コーポレーション Ｐｃｉ間ブリッジを統合する入出力プロセッサ用アーキテクチャ
US5761531A (en) 1995-06-30 1998-06-02 Fujitsu Limited Input/output control apparatus and method for transfering track data from cache module to channel unit during the staging of the data track from device adapter
DE69620062T2 (de) 1995-07-07 2002-11-14 Sun Microsystems Inc Datenzugriffimplementierung von Gerätetreiberschnittstelle
JPH0954746A (ja) 1995-08-11 1997-02-25 Toshiba Corp コンピュータシステム
US5764924A (en) 1995-08-24 1998-06-09 Ncr Corporation Method and apparatus for extending a local PCI bus to a remote I/O backplane
JP3386640B2 (ja) 1995-09-29 2003-03-17 株式会社東芝 コンピュータシステムおよびこのシステムで使用される拡張ユニット
US5781747A (en) * 1995-11-14 1998-07-14 Mesa Ridge Technologies, Inc. Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
US5724529A (en) 1995-11-22 1998-03-03 Cirrus Logic, Inc. Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
US5748921A (en) 1995-12-11 1998-05-05 Advanced Micro Devices, Inc. Computer system including a plurality of multimedia devices each having a high-speed memory data channel for accessing system memory
US6452927B1 (en) 1995-12-29 2002-09-17 Cypress Semiconductor Corporation Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer
US5802055A (en) 1996-04-22 1998-09-01 Apple Computer, Inc. Method and apparatus for dynamic buffer allocation in a bus bridge for pipelined reads
US5941965A (en) 1996-05-16 1999-08-24 Electronics Accessory Specialists International, Inc. Universal docking station
US5911055A (en) 1996-06-05 1999-06-08 Compaq Computer Corporation Using subordinate bus devices that are connected to a common bus
US5987539A (en) * 1996-06-05 1999-11-16 Compaq Computer Corporation Method and apparatus for flushing a bridge device read buffer
US5819053A (en) 1996-06-05 1998-10-06 Compaq Computer Corporation Computer system bus performance monitoring
US5968144A (en) 1996-06-27 1999-10-19 Vlsi Technology, Inc. System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information
US5913037A (en) 1996-07-03 1999-06-15 Compaq Computer Corporation Dynamic management information base manager
US5793995A (en) 1996-07-19 1998-08-11 Compaq Computer Corporation Bus system for shadowing registers
US5864688A (en) 1996-07-19 1999-01-26 Compaq Computer Corporation Apparatus and method for positively and subtractively decoding addresses on a bus
JPH1049379A (ja) 1996-08-05 1998-02-20 Toshiba Corp コンピュータシステムの割込み制御システム
US5905870A (en) 1996-09-11 1999-05-18 Advanced Micro Devices, Inc Arrangement for initiating and maintaining flow control in shared-medium, full-duplex, and switched networks
JP3001429B2 (ja) 1996-09-12 2000-01-24 日本電気アイシーマイコンシステム株式会社 フィルタ回路
US5854908A (en) 1996-10-15 1998-12-29 International Business Machines Corporation Computer system generating a processor interrupt in response to receiving an interrupt/data synchronizing signal over a data bus
US6167120A (en) 1996-11-06 2000-12-26 Lextron Systems, Inc. Apparatus and methods for home networking
EP0844567A1 (de) 1996-11-21 1998-05-27 Hewlett-Packard Company PCI-Busbrücke für Fernübertragung
US5848279A (en) 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US5835741A (en) * 1996-12-31 1998-11-10 Compaq Computer Corporation Bus-to-bus bridge in computer system, with fast burst memory range
US5815677A (en) 1996-12-31 1998-09-29 Compaq Computer Corporation Buffer reservation method for a bus bridge system
US6222825B1 (en) 1997-01-23 2001-04-24 Advanced Micro Devices, Inc. Arrangement for determining link latency for maintaining flow control in full-duplex networks
US6366951B1 (en) 1997-02-03 2002-04-02 Curt A. Schmidt Distributed processing system where a management computer automatically connects remote reduced-capability workstations with centralized computing modules
US6026075A (en) 1997-02-25 2000-02-15 International Business Machines Corporation Flow control mechanism
US6170048B1 (en) * 1997-03-24 2001-01-02 Texas Instruments Incorporated PC circuits, systems and methods
US5953511A (en) 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
US6247091B1 (en) 1997-04-28 2001-06-12 International Business Machines Corporation Method and system for communicating interrupts between nodes of a multinode computer system
US6418492B1 (en) 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6295281B1 (en) 1997-05-16 2001-09-25 3Com Corporation Symmetric flow control for ethernet full duplex buffered repeater
JP3116860B2 (ja) 1997-06-05 2000-12-11 日本電気株式会社 データ処理装置、データ処理システム、データ処理方法、情報記憶媒体
US6425033B1 (en) 1997-06-20 2002-07-23 National Instruments Corporation System and method for connecting peripheral buses through a serial bus
US6098103A (en) 1997-08-11 2000-08-01 Lsi Logic Corporation Automatic MAC control frame generating apparatus for LAN flow control
US6031821A (en) 1997-08-19 2000-02-29 Advanced Micro Devices, Inc. Apparatus and method for generating a pause frame in a buffered distributor based on lengths of data packets distributed according to a round robin repeater arbitration
US6333929B1 (en) 1997-08-29 2001-12-25 Intel Corporation Packet format for a distributed system
US6263385B1 (en) 1997-10-20 2001-07-17 Advanced Micro Devices, Inc. PC parallel port structure partitioned between two integrated circuits interconnected by a serial bus
US6275888B1 (en) 1997-11-19 2001-08-14 Micron Technology, Inc. Method for configuring peer-to-peer bus bridges in a computer system using shadow configuration registers
US6035333A (en) 1997-11-24 2000-03-07 International Business Machines Corporation Method and system for providing congestion control in a data communications network
US6115356A (en) 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Apparatus and method for generating flow control frames in a workgroup switch based on traffic contribution from a network switch port
US6084856A (en) 1997-12-18 2000-07-04 Advanced Micro Devices, Inc. Method and apparatus for adjusting overflow buffers and flow control watermark levels
US5948076A (en) 1997-12-31 1999-09-07 Adaptec, Inc. Method and system for changing peripheral component interconnect configuration registers
US5991304A (en) * 1998-02-13 1999-11-23 Intel Corporation Method and apparatus for minimizing asynchronous transmit FIFO under-run and receive FIFO over-run conditions
US6456590B1 (en) 1998-02-13 2002-09-24 Texas Instruments Incorporated Static and dynamic flow control using virtual input queueing for shared memory ethernet switches
US6058144A (en) * 1998-04-03 2000-05-02 Nortel Networks Corporation Multi-GB/S data pulse receiver
US6170022B1 (en) 1998-04-03 2001-01-02 International Business Machines Corporation Method and system for monitoring and controlling data flow in a network congestion state by changing each calculated pause time by a random amount
US6201829B1 (en) * 1998-04-03 2001-03-13 Adaptec, Inc. Serial/parallel GHZ transceiver with pseudo-random built in self test pattern generator
US6345330B2 (en) 1998-05-01 2002-02-05 Acqis Technology, Inc. Communication channel and interface devices for bridging computer interface buses
US6216185B1 (en) 1998-05-01 2001-04-10 Acqis Technology, Inc. Personal computer peripheral console with attached computer module
US6101563A (en) 1998-05-15 2000-08-08 International Business Machines Corporation Configuration access system
US6085278A (en) 1998-06-02 2000-07-04 Adaptec, Inc. Communications interface adapter for a computer system including posting of system interrupt status
DE19829212A1 (de) 1998-06-30 2000-01-05 Siemens Nixdorf Inf Syst Einrichtung zur Verbindung eines primären PCI-Busses eines Computersystems mit einem sekundären PCI-Bus
US7734852B1 (en) 1998-08-06 2010-06-08 Ahern Frank W Modular computer system
US7269680B1 (en) 1998-08-06 2007-09-11 Tao Logic Systems Llc System enabling device communication in an expanded computing device
US6070214A (en) 1998-08-06 2000-05-30 Mobility Electronics, Inc. Serially linked bus bridge for expanding access over a first bus to a second bus
US6260092B1 (en) 1998-09-24 2001-07-10 Philips Semiconductors, Inc. Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel
US6473810B1 (en) * 1998-09-28 2002-10-29 Texas Instruments Incorporated Circuits, systems, and methods for efficient wake up of peripheral component interconnect controller
US6430635B1 (en) 1998-10-10 2002-08-06 Lg Electronics Inc Protocol interfacing method
US6167029A (en) 1998-10-13 2000-12-26 Xaqti Corporation System and method for integrated data flow control
US6418494B1 (en) 1998-10-30 2002-07-09 Cybex Computer Products Corporation Split computer architecture to separate user and processor while retaining original user interface
US6247086B1 (en) 1998-11-12 2001-06-12 Adaptec, Inc. PCI bridge for optimized command delivery
US6457081B1 (en) 1998-11-23 2002-09-24 Advanced Micro Devices, Inc. Packet protocol for reading an indeterminate number of data bytes across a computer interconnection bus
US6233639B1 (en) 1999-01-04 2001-05-15 International Business Machines Corporation Memory card utilizing two wire bus
JP3895071B2 (ja) * 1999-03-12 2007-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ
FR2790892A1 (fr) * 1999-03-12 2000-09-15 Canon Kk Procede et dispositif de controle de la synchronisation entre deux bus de communication serie d'un reseau
US6950440B1 (en) * 1999-03-18 2005-09-27 National Instruments Corporation System and method for efficiently generating packets on a serial bus in response to parallel bus cycles
US6385671B1 (en) 1999-03-29 2002-05-07 Intel Corporation Method/apparatus for flushing DMA transmit packet in FIFO when self-ID code generated by counter after bus reset is different than FIFO message self-ID field
AU4482000A (en) * 1999-04-23 2000-11-10 Sony Electronics Inc. Method of and apparatus for implementing and sending an asynchronous control mechanism packet
US6401157B1 (en) 1999-04-30 2002-06-04 Compaq Information Technologies Group, L.P. Hot-pluggable component detection logic
US6457091B1 (en) 1999-05-14 2002-09-24 Koninklijke Philips Electronics N.V. PCI bridge configuration having physically separate parts
US6581125B1 (en) * 1999-05-14 2003-06-17 Koninklijke Philips Electronics N.V. PCI bridge having latency inducing serial bus
US6381661B1 (en) 1999-05-28 2002-04-30 3Com Corporation High throughput UART to DSP interface having Dual transmit and receive FIFO buffers to support data transfer between a host computer and an attached modem
US6446192B1 (en) 1999-06-04 2002-09-03 Embrace Networks, Inc. Remote monitoring and control of equipment over computer networks using a single web interfacing chip
US6493745B1 (en) 1999-09-03 2002-12-10 Microsoft Corporation Message processing technique to improve client computer response to user input
US6671737B1 (en) 1999-09-24 2003-12-30 Xerox Corporation Decentralized network system
US6567876B1 (en) 1999-12-03 2003-05-20 Hewlett-Packard Development Company, L.P. Docking PCI to PCI bridge using IEEE 1394 link
CA2347896C (en) 2000-02-14 2003-04-29 Mobility Electronics, Inc. Docking system and method
AU751826B2 (en) * 2000-02-14 2002-08-29 Mobility Electronics, Inc. Linked Bridge
US6594719B1 (en) 2000-04-19 2003-07-15 Mobility Electronics Inc. Extended cardbus/pc card controller with split-bridge ™technology
EP1189141A3 (de) * 2000-09-13 2005-12-28 Texas Instruments Inc. Busbrücke
US6989801B2 (en) 2001-03-22 2006-01-24 Koninklijke Philips Electronics N.V. Two-way presentation display system
JP2003050661A (ja) 2001-08-06 2003-02-21 Casio Comput Co Ltd 通信機能付き電子機器、及び通信プログラム
US7047326B1 (en) 2002-01-31 2006-05-16 Harman International Industries, Inc. Use of a remote control with a device having a built-in communication port
US20040083315A1 (en) 2002-10-25 2004-04-29 Aaron Grassian Integrated circuit for a multi-function handheld device
US20040088452A1 (en) 2002-11-06 2004-05-06 Bryan Scott Method for video data transmission between an external video device and a handheld personal computer system
US6788101B1 (en) * 2003-02-13 2004-09-07 Lattice Semiconductor Corporation Programmable interface circuit for differential and single-ended signals
US20050174488A1 (en) 2003-03-10 2005-08-11 Sandeep Chennakeshu Methods, devices, and systems for displaying information from a remote electronic device
US7434166B2 (en) 2003-06-03 2008-10-07 Harman International Industries Incorporated Wireless presentation system
US20050129385A1 (en) 2003-09-16 2005-06-16 Jmz Llc Intelligent portable memory device with display
DE102008020793A1 (de) 2008-04-22 2009-11-05 Forschungsverbund Berlin E.V. Halbleiterbauelement, Vorprodukt und Verfahren zur Herstellung
ITMI20080770A1 (it) 2008-04-24 2009-10-25 Nuovo Pignone Spa Scatola premistoppa per compressori alternativi

Also Published As

Publication number Publication date
CA2445716A1 (en) 2001-11-01
EP1275049A2 (de) 2003-01-15
EP1275049B1 (de) 2016-02-17
EP1275048B1 (de) 2007-01-17
USRE41494E1 (en) 2010-08-10
EP1801704A3 (de) 2008-10-29
AU2001257103A1 (en) 2001-11-07
CA2445711C (en) 2010-04-13
CA2445716C (en) 2005-12-20
DE60126074D1 (de) 2007-03-08
WO2001082090A3 (en) 2002-02-21
WO2001082089A3 (en) 2002-01-10
EP1275048A2 (de) 2003-01-15
EP1801704A2 (de) 2007-06-27
AU2001251674A1 (en) 2001-11-07
ATE352066T1 (de) 2007-02-15
WO2001082089A2 (en) 2001-11-01
US6594719B1 (en) 2003-07-15
WO2001082090A2 (en) 2001-11-01
CA2445711A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
DE60126074T2 (de) Erweiterte cardbus/pc-card-steuereinrichtung mit split-bridge-technologie
DE112015006944B4 (de) Einrichtung, System und Verfahren zum Ermöglichen einer Kommunikation über eine Verbindung mit einer Vorrichtung außerhalb einer Baugruppe
DE60213616T2 (de) Eine allgemeine eingabe-/ausgabearchitektur, protokoll und entsprechende verfahren zur umsetzung der flusssteuerung
DE60033529T2 (de) Netzprozessor, speicherorganisation und verfahren
DE60035882T2 (de) Protokoll einer zerteilten transaktion für ein bussystem
DE60132872T2 (de) Anordnung und Verfahren für eine Schnittstelleneinheit um Daten zwischen einem Hauptprozessor und einem digitalen Signalprozessor im asynchronen Übertragungsmodus zu übertragen
DE4307449C2 (de) Verfahren und Schaltung zur Resynchronisation einer synchronen seriellen Schnittstelle
DE60027854T2 (de) System und Verfahren zur geräuscharmen Steuerung von Radiofrequenzgeräten
DE102011082417B4 (de) Analoger frontend-protokoll-konverter/adapter für slpi-protokoll
DE4117042A1 (de) Universelle synchron-asynchrone kommunikationsschaltung
DE102013102912A1 (de) System und Verfahren zur Verarbeitung von Ablaufverfolgungsinformationen
EP1941668A1 (de) Teilnehmerschnittstelle zwischen einem flexray-kommunikationsbaustein und einem flexray-teilnehmer und verfahren zur übertragung von botschaften über eine solche schnittstelle
DE102004042380A1 (de) Datenbus-Interface für ein Steuergerät und Steuergerät mit einem Datenbus-Interface
DE2707820B2 (de) Datenverarbeitungsanlage
EP2060979A1 (de) Paralleles Computersystem, Verfahren zum parallelen Verarbeiten von Daten
EP2249217A1 (de) Automatisierungsgerät und Automatisierungssystem
DE60316866T2 (de) Verfahren und Brückenelement-Modul
DE10336121B4 (de) Serielle asynchrone Schnittstelle mit SLIP-Kodierung/Dekodierung und CRC-Prüfung im Sende- und Empfangspfad
DE102004035843B4 (de) Router-Netzwerkprozessor
DE60028549T2 (de) Busbrücke
WO2019161820A1 (de) Integrierte kommunikationseinheit
DE10127124A1 (de) Elektronischer Schaltkreis für Chipkarten-Schnittstellen und Verfahren zur Kommunikation mit Chipkarten-Schnittstellen
DE10249364B4 (de) Einrichtung zum Umschalten der Richtung der Signalübertragung für den USB (Universal Serial Bus)
DE602004009310T2 (de) System und verfahren zur kommunikation über einen bus
DE10231130B4 (de) Schaltungsanordnung zum Verarbeiten von Datenpaketen mit Sprachdaten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition