DE60125657T2

DE60125657T2 - Zeitkontinuierlicher Delta-Sigma Modulator

Info

Publication number: DE60125657T2
Application number: DE60125657T
Authority: DE
Inventors: Bert K. Torrance Oyama; William M. Manhattan Beach Skones
Original assignee: Northrop Grumman Corp
Current assignee: Northrop Grumman Systems Corp
Priority date: 2000-06-28
Filing date: 2001-06-12
Publication date: 2007-11-15
Anticipated expiration: 2021-06-13
Also published as: DE60138775D1; DE60125657D1; EP1178612A2; EP1178612B1; EP1760890B1; US6437718B1; JP2002043946A; EP1178612A3; EP1760890A1

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Diese Erfindung betrifft allgemein einen Analog/Digital-Wandler, der einen Delta-Sigma-Modulator verwendet, und insbesondere einen Analog/Digital-Wandler, der einen Delta-Sigma-Modulator verwendet, der einen Abtast- und Haltekreis umfasst, als auch begrenzende Differenzverstärker, um eine Wandlerleistung zu erhöhen.
2. Diskussion des verwandten Standes der Technik
Drahtlose Telekommunikationssysteme, insbesondere zellulare Telefonkommunikationssysteme, verwenden strategisch angeordnete Basisstationen mit Senderempfängern, die Signale über ein bestimmtes Trägerfrequenzband empfangen und senden, um drahtlose Kommunikationen zwischen zwei Teilnehmern bereitzustellen. Abhängig vom bestimmten Gebiet wird jede Basisstation eine bestimmte Anzahl an Empfängern umfassen, welche die Signale empfangen, und eine digitale Signalverarbeitung bereitstellen, so dass das Signal zum gewünschten Ziel gesendet wird. Jeder Empfänger tastet das interessierende Frequenzband ab, bis er auf ein Signal in diesem Band aufschließt. Das Frequenzband liegt üblicherweise bei ca. 800 MHz und höher mit einer Bandbreite von 200 KHz oder mehr. In dieser Beschreibung wird ein Beispiel mit einer Bandbreite von 75 MHz, zentriert bei ca. 1750 MHz, verwendet.
Ein typischer Empfänger für diese Anwendung wird eine Antenne umfassen, welche die Signale empfängt, und einen Duplexer, der die empfangenen Signale auf den gewünschten Trägerfrequenzbereich beschränkt, in welchem die Signale übertragen werden. Das im Frequenzband begrenzte, durch die Antenne empfangene Signal wird dann an einen niedrigrauschenden Verstärker („low noise amplifier"; LNA) angelegt, wo es auf eine Amplitude verstärkt wird, die für ein folgendes Verarbeiten geeignet ist. Das bandbegrenzte und verstärkte Signal wird dann an einen Frequenzabwärtswandler angelegt, welcher das empfangene Signal mit einem Signal von einem Lokaloszillator (LO) mischt, um ein Signal mit einer niedrigeren Zwischenfrequenz („intermediate frequency"; IF) zu erzeugen, das von den digitalen Signalverarbeitungsvorrichtungen einfach verarbeitet werden kann. Ein Bandpassfilter (BPF) wird typischerweise im Frequenzabwärtswandler verwendet, um das IF-Signal auf das bestimmte Frequenzband des empfangenen Signals zu begrenzen. Das gefilterte IF-Signal wird dann an einen Analog/Digital-Wandler („analog-to-digital converter"; ADC) angelegt, der das IF-Signal in ein repräsentatives Digitalsignal umwandelt, das dann von den digitalen Signalverarbeitungsvorrichtungen verarbeitet wird. Der Empfänger kann dazu ausgelegt sein, Signale für viele Protokolle und Standards zu verarbeiten, einschließlich TDMA („time division multiple access"; Zeitmultiplex-Mehrfachzugriff), CDMA („code division multiple access"; Codemultiplex-Mehrfachzugriff), EDGE („Enhanced Data rate for Global Evolution", GMSK („Gaussian minimal shift keying"; Gauß'sche minimale Umtastung) und so weiter, und zwar abhängig von der bestimmten Anwendung.
Der oben beschriebene bekannte Empfänger für drahtlose Telekommunikationen war nur in der Lage, ein einzelnes Signal oder einen einzelnen Kanal zu einem gegebenen Zeitpunkt zu verarbeiten. Daher wurde ein getrennter Empfänger in der Basisstation für jedes verarbeitete separate Signal benötigt. Weil bestimmte Basisstationen viele Signale für mehrere Nutzer gleichzeitig zu empfangen und zu senden haben, müssen diese Basisstationen genug Empfänger umfassen, um diese Anforderung zu erfüllen, oder die Dienstleistung geht verloren. Weil jeder Empfänger die verschiedenen Komponenten umfasst, die den obigen Signalempfangsbetrieb durchführen, umfassen Basisstationen mit viel Verkehr eine große Menge an Empfängerhardware und sind daher kostspielig. Während sich die Mobiltelefonkommunikationen erhöhen, werden Basisstationen benötigt, um mehr gleichzeitigen Zugriff bereitzustellen, oder es werden mehr Basisstationen benötigt, wodurch die Kosten in diesen Systemen erheblich erhöht werden.
Was benötigt wird ist ein Empfänger für ein drahtloses Telekommunikationssystem, der über eine relativ weite Bandbreite arbeitet und in der Lage ist, mehrere Signale in unterschiedlichen Frequenzbändern gleichzeitig zu verarbeiten. Um mehrere Signale gleichzeitig zu verarbeiten, müssen die grundsätzlichen Komponenten, einschließlich des niedrigrauschenden Verstärkers, des Frequenzabwärtswandlers und des A/D-Wandlers des Empfängers umentworfen werden, um die nötigen Leistungsrandbedingungen und -anforderungen zu erfüllen. Verglichen mit dem oben angesprochenen Einzelkanalempfänger muss der Mehrfachkanalempfänger dauernd einen weit größeren Bereich an Frequenzen und einen größeren Bereich an Leistungspegeln verarbeiten. Zusätzlich muss der Mehrfachkanalempfänger unempfindlich auf mögliche Kreuzkanalinterferenz sein. Es ist daher eine Aufgabe der vorliegenden Erfindung, einen solchen Empfänger mit Hochleistungskomponenten bereitzustellen.
Die europäische Patentanmeldung EP 0 704 980 offenbart einen Analog/Digital-Wandler mit einem Delta-Sigma-Modulator, einem Digitalfilter, einem Hochpassfilter und einem Multiplikator, die in Reihe geschaltet sind. Eine analoge Eingabe wird mit tels des Delta-Sigma-Modulators in Folgen serieller Bits umgewandelt, für welchen eine Verstärkung von „1/A" festgesetzt wird. Das digitale Filter extrahiert niedrigfrequente Komponenten, die der analogen Eingabe entsprechen, aus den Abfolgen serieller Bits, so dass die niedrigfrequenten Komponenten in parallele Bits digitaler Daten umgewandelt werden. Das Hochpassfilter entfernt die Gleichstromversatz-Komponente aus der Ausgabe des digitalen Filters; und dann wird die Ausgabe davon mittels einer Skalierungsverstärkung „A" durch den Multiplikator multipliziert, so dass eine digitale Ausgabe erzeugt wird. Der Delta-Sigma-Modulator umfasst mindestens drei Integratoren mit schaltbaren Kondensatoren und einen Ein-Bit-Quantisierer, die in Reihe verbunden sind, als auch eine Ein-Abtast-Verzögerungsschaltung. Die Ein-Bit-Ausgabe, die vom Ein-Bit-Quantisierer erzeugt wird, wird von der Ein-Abtast-Verzögerungsschaltung verzögert, deren Ausgabe zu jedem der Integratoren mit geschaltetem Kondensator geliefert wird. Jeder Integrator mit umgeschaltetem Kondensator ist dazu konfiguriert, einen CMOS-Differenzverstärker zu verwenden, der durch einen CMOS-Operationsverstärker konfiguriert wird, und mindestens eine amplitudenbegrenzende Schaltung. Die amplitudenbegrenzende Schaltung wird durch zwei PMOS-Transistoren und zwei NMOS-Transistoren konfiguriert, die in einer Diodenverbindungsart parallel verbunden sind; und diese Schaltung wird bereitgestellt, um eine Amplitude in der Ausgabe des CMOS-Differenzverstärkers durch Stabilisieren seines Betriebspunkts zu begrenzen.
ZUSAMMENFASSUNG DER ERFINDUNG
In Übereinstimmung mit den Lehren der vorliegenden Erfindung wird ein Analog-zu-Digital-Wandler offenbart, der eine Delta-Sigma-Technologie verwendet und eine besondere Anwendung in einem Empfänger für ein drahtloses Telekommunikationssystem hat. Der Wandler umfasst einen Delta-Sigma-Modulator einschließlich eines Summationsanschlusses, welcher das analoge Eingangssignal, das umzuwandeln ist, empfängt. Eine Rückkopplung von der Ausgabe eines Komparators bzw. einer Vergleichseinheit wird von dem analogen Eingangssignal subtrahiert bzw. abgezogen, um ein Differenzsignal zu erzeugen, dass dann gefiltert, verstärkt und dem Komparator zur Digitalumwandlung zugeführt wird. Ein Abtast- und Haltekreis empfängt das Differenzsignal und hält das Signal für eine vorbestimmte Zeitdauer, so dass die Eingabe zum Komparator stabil ist. Ein begrenzender Differenzverstärker wird verwendet, um die Ausgabe mit hoher Datenrate des Komparators zu stabilisieren. Der Differenzverstärker kann im Komparator selbst oder im Rückkopplungspfad angeordnet sein. In einer Ausführungsform verwendet der Differenzverstärker eine Schottky-Dioden-Klemmenschaltung.
Zusätzliche Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung und den anhängenden Ansprüchen klar, die zusammen mit den beiliegenden Zeichnungen zu lesen sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm eines Empfängers für ein Telekommunikationssystem, der in der Lage ist, mehrere Signale gleichzeitig zu verarbeiten und einen einzelnen Frequenzabwärtswandlungsablauf verwendet, und zwar gemäß einer Ausführungsform der vorliegenden Erfindung;
2 ist ein Blockdiagramm eines Empfängers für ein drahtloses Telekommunikationssystem, der in der Lage ist, mehrere Signale gleichzeitig zu verarbeiten und einen Doppelfrequenzabwärtswandlungsablauf verwendet, und zwar gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
3 ist ein schematisches Blockdiagramm eines symmetrischen niedrigrauschenden Verstärkernetzwerks, das erfindungsgemäß in den in den 1 und 2 gezeigten Empfängern verwendet werden kann;
4 ist ein schematisches Diagramm eines MMIC-Verstärkers, der erfindungsgemäß in dem in 3 gezeigten symmetrischen Verstärkernetzwerk verwendet wird;
5 ist ein Komponentenlayout-Diagramm des in 4 gezeigten Verstärkers;
6 ist ein Blockdiagramm eines Delta-Sigma-A/D-Wandlers, der in den in den 1 und 2 gezeigten Empfängern erfindungsgemäß verwendet werden kann;
7 ist ein genaues Blockdiagramm des Delta-Sigma-Modulators, der in dem in 6 gezeigten A/D-Wandler verwendet wird;
8(a) bis 8(c) sind Blockdiagramme, die unterschiedliche Ausführungsformen eines Komparators zeigen, der erfindungsgemäß mit dem in 7 gezeigten Delta- Sigma-Modulator verwendet werden kann, und einschließlich eines begrenzenden Verstärkers;
9(a) bis 9(b) sind schematische Diagramme verschiedener begrenzender Differenzverstärker, die in den in den 7 bis 8(c) Delta-Sigma-Modulatoren erfindungsgemäß verwendet werden können;
10 ist ein Blockdiagramm des Digitalfilters, das erfindungsgemäß in dem in 6 gezeigten A/D-Wandlers verwendet wird;
11 ist ein Blockdiagramm eines digitalen Kanalisierers, der erfindungsgemäß in beiden in den 1 und 2 gezeigten Empfängern verwendet werden kann;
12 ist ein Blockdiagramm eines umkonfigurierbaren Kanalisierers gemäß einer weiteren Ausführung der vorliegenden Erfindung;
13 ist ein Blockdiagramm eines Kaskadenkanalisierers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
14 ist ein Blockdiagramm eines Kanalisierers einschließlich eines Arrays bzw. Feldes von Unterband-Abstimmvorrichtungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Die folgende Diskussion der bevorzugten Ausführungsformen, die einen Empfänger und seine Komponenten für ein drahtloses Telekommunikationssystem betrifft, das in der Lage ist, mehrere zellulare Signale gleichzeitig zu verarbeiten, ist lediglich beispielhafter Natur und keinesfalls dazu gedacht, die Erfindung oder ihre Anwendungen oder Verwendungen zu beschränken. Insbesondere mag der hierin offenbarte Empfänger auf andere drahtlose Kommunikationssysteme außer zellularen Kommunikationssystemen anwendbar sein, und die hierin besonders offenbarten Komponenten können auf andere Systeme und Anwendungen anwendbar sein.
1 ist ein Blockdiagramm eines Empfängers 10 für ein drahtloses Telekommunikationssystem, wie beispielsweise ein zellulares Kommunikationssystem, gemäß einer Ausführungsform der vorliegenden Erfindung. Der Empfänger 10 hat eine besondere Anwendung für eine zellulare Basisstation und weist gegenüber aus dem Stand be kannten Empfängern einen Vorteil auf, weil er in der Lage ist, gleichzeitig mehrere empfangene Signale zu einem gegebenen Zeitpunkt zu verarbeiten, und zwar im Gegensatz zu einem einzelnen empfangenen Signal. Wie es genauer unten beschrieben werden wird, sind die verschiedenen Komponenten und Vorrichtungen des Empfängers 10 dazu ausgelegt, Signale über ein relativ breites Frequenzband zu verarbeiten, so dass mehrere Signale, die bei unterschiedlichen Trägerfrequenzen ausgesandt werden, gleichzeitig verarbeitet werden können. Daher kann die Empfänger-Hardware in der Basisstation entsprechend beschränkt werden.
Übermittelte Signale werden von einer Antenne 12 im Empfänger 10 empfangen. Die durch die Antenne 12 empfangenen Signale werden an eine Sende-Empfangsweiche bzw. einen Duplexer 14 angelegt, der nur die Signale in einem bestimmten interessierenden Empfangsfrequenzband weiterleitet. Die Funktion und der Betrieb des Duplexers 14 ist dem Fachmann gut bekannt. Unterschiedliche Frequenzbänder können von unterschiedlichen Telekommunikationssystemen verwendet werden. In einem Beispiel weist das interessierende Frequenzband eine Bandbreite von ca. 75 MHz um 1750 MHz herum zentriert auf.
Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst der Empfänger 10 einen niedrigrauschenden Verstärker, LNA, 16, einen Frequenzabwärtswandler 18, einen Analog/Digital-Wandler, einen Analog/Digital-Wandler, ADC, 20 und einen Digitalkanalisierer 22, welche die empfangenen Signale über das Breitband verarbeiten. Der Frequenzabwärtswandler 18 umfasst einen Lokaloszillator, LO, 26, einen Mischer 28, einen Verstärker 30, einen Bandpassfilter, BPF, 32, ein Dämpfungsglied 34 und einen Umformer 36. Der Lokaloszillator 26 umfasst eine Lokaloszillator-Frequenzreferenzquelle 40, einen Synthesizer 42, erste und zweite Verstärker 44 und 46 und einen Frequenzmultiplizierer 48. Jeder der LNAs 16, der Frequenzabwärtswandler 18, der Analog/Digital-Wandler, ADC, 20 und der Digitalkanalisierer 22 sind spezialisierte Komponenten, die miteinander zusammenarbeiten, um ein relativ weites Frequenzband durchzulassen, ohne die Empfängerleistung herabzusetzen, so dass mehrere Signale gleichzeitig vom Empfänger 10 verarbeitet werden können. Besonderheiten des spezialisierten LNA 16 des Analog/Digital-Wandlers, ADC, 20 und des Kanalisierers 22 werden weiter unten diskutiert.
Das bandbegrenzte Signal vom Duplexer 14 wird an den LNA 16 angelegt, um das Niedrigleistungssignal von der Antenne 12 auf eine gewünschte Amplitude zu verstärken. In einer Ausführungsform ist der LNA 16 für ein bestimmtes Frequenzband optimiert, beispielsweise 1722,5–1772,5 MHz. Das verstärkte Signal vom LNA 16 wird an den Mischer 28 zusammen mit einem LO-Signal vom Verstärker 44 angelegt, um das empfangene Signal auf eine niedrigere Frequenz herunterzuwandeln. Das LO-Signal wird von der Referenzquelle 40 erzeugt und wird durch den Synthesizer auf eine bestimmte Mittenfrequenz abgestimmt. Die Ausgabe des Mischers 28 ist ein Zwischenfrequenz („intermediate frequency"; IF)-Signal, das für eine folgende digitale Signalverarbeitung geeignet ist.
Das IF-Signal ist durch den BPF 32 auf ein bestimmtes Frequenzband bandpassbeschränkt. In einer Ausführungsform stimmt der Synthesizer 42 die Referenzfrequenz zwischen 1497,5 MHz und 1622,5 MHz ab, um das IF-Signal vom Mischer 28 bei der Mittenfrequenz von 187,5 MHz zu erzeugen, und das BPF 32 lässt Signale über ein Frequenzband von 25 MHz durch, die bei 187,5 MHz zentriert sind. Diese Frequenzen werden mittels nicht beschränkender Beispiele dahingehend identifiziert, dass andere Systeme andere Frequenzbänder innerhalb des Umfangs der vorliegenden Erfindung verwenden können. Die Kombination des Mischers 28 und des BPF 32 stellt die gewünschte Frequenzsteuerung des IF-Signals während des Herunterwandlungsschritts dar. Die anderen Komponenten im Abwärtswandler 18, insbesondere der Verstärker 30, das Dämpfungsglied 34 und der Umformer 36, stellen die gewünschte Amplitudenanpassung des IF-Signals bereit. Der Umformer 36 wandelt das IF-Signal in eine Form um, die für den ADC 20 geeignet ist, wie es aus dem Stand der Technik gut bekannt ist.
Der Analog/Digital-Wandler, ADC, 20 stellt die notwendige Geschwindigkeit und Geräteleistung bereit, um das IF-Signal beim Breitband-Frequenzbereich in ein digitales Signal auf eine Hochleistungsweise umzuwandeln. Der Analog/Digital-Wandler, ADC, 20 muss gleichzeitig sowohl schwache als auch starke Signale verarbeiten. In einer Ausführungsform verwendet der ADC 20 eine Delta-Sigma-Verarbeitung, wie es in dieser Beschreibung weiter unten genauer beschrieben werden wird. Um es dem Analog/Digital-Wandler, ADC, 20 zu ermöglichen, auf diese Art zu arbeiten, wird das LO-Signal vom Synthesizer 42 als ein Taktungssignal verwendet. Die Frequenz des LO-Signals wird vom Multiplizierer 48 verdoppelt, vom Verstärker 46 verstärkt und dann an den ADC 20 angelegt. Durch Bereitstellen dieser Eingabe an den ADC 20 führen Veränderungen in der Ausgabe des Synthesizers nicht zu Verzerrungen in der Analog/Digital-Wandlung. In anderen Worten dient das Signal vom Verstärker 46 zum ADC 20 als eine Takteingabe bei einer Taktrate, die für eine optimalere Geräteleistung vom Synthesizer 42 bestimmt wird.
Das digital umgewandelte Signal vom Analog/Digital-Wandler, ADC, 20 wird dann an den Digitalkanalisierer 22 angelegt, der alle empfangenen Signale über eine breite Bandbreite in die zum folgenden digitalen Signalverarbeiten getrennten Signale trennt. In anderen Worten werden alle benachbarten Frequenzbänder im IF-Signal, die vom BPF 32 durchgelassen werden, vom ADC 20 in ein digitales Signal umgewandelt und dann durch den Kanalisierer 22 in ihre entsprechenden Frequenzbänder getrennt. Die getrennten Signale können dann auf übliche Weise durch folgende digitale Signalverarbeitungsvorrichtungen (nicht gezeigt) verarbeitet werden.
Weil die Leistung und der Betrieb des LNA 16, des Frequenzabwärtswandlers 18 und des ADC 20 für ein weites Frequenzband optimiert sind, ohne Verzerrungen der empfangenen Signale einzuführen, ist der Digitalkanalisierer 22 in der Lage, die Signale in der digitalen Domäne ohne Hinzufügen von Verzerrungen einfach zu trennen. In diesem Beispiel stellt der Digitalkanalisierer 22 vier getrennte Signale bereit. Jedoch geschieht dies im Rahmen eines nicht beschränkenden Beispiels dahingehend, dass andere Anwendungen zwei Ausgaben, acht Ausgaben, sechzehn Ausgaben und so weiter innerhalb des Umfangs der vorliegenden Erfindung umfassen können.
Die kaskadierte Kombination von LNA, Mischer, Filtern und Dämpfungsgliedern muss eine hohe Empfindlichkeit und eine geringe Verzerrung für einen weiten Bereich von Frequenzen und Kanalleistungspegeln aufrechterhalten. Die Wahl der Komponentenparameterwerte (Verstärkung, Rauschpegel, Linearität) ist für den Mehrfachkanalempfänger kritisch. Zu viel Verstärkung oder nicht ausreichende Linearität (gekennzeichnet durch die Abfangleistungspegel des Eingangs (IIP) oder des Ausgangs (OIP)) beeinträchtigen eine Kanalintermodulation. Zu wenig Verstärkung oder ein zu großes Komponentenrauschen bedroht die Empfängerempfindlichkeit.
Tabelle I unten zeigt bestimmte Komponenten für den Empfänger 10 und die Komponentenleistung, und Tabelle II gibt eine Gesamtleistung des Empfängers 10 an.
TABELLE I
TABELLE II
2 ist ein Blockdiagramm eines Empfängers 60, der ähnlich dem oben beschriebenen Empfänger 10 ist, wobei gleiche Komponenten durch gleiche Bezugsziffern identifiziert werden und auf die gleiche Art arbeiten. Der Abwärtswandler 18 im Empfänger 10 stellte eine Einzelstufenabwärtswandlung von der hohen Trägerfrequenz, die von der Antenne 12 empfangen wurde, auf das IF-Signal bereit. In dieser Ausführungsform war der Analog/Digital-Wandler, ADC, 20 komplex, um die notwendige Digitalwandlung bei der höheren Zwischenfrequenz (187,5 MHz) bereitzustellen. Jedoch stellte diese Ausführungsform weniger Empfänger-Hardware bereit, das heißt, einen einzelnen Mixer, ein einzelnes Bandpassfilter und so weiter. Für den Empfänger 60 wird ein Doppelfrequenzabwärtswandlungsablauf mittels des Abwärtswandlers 18 durchgeführt, um die Frequenz des Zwischenfrequenzsignals auf eine niedrigere Frequenz zu verringern, so dass ein Analog/Digital-Wandler, ADC, 62 verwendet werden kann, der eine niedrigere Mittenfrequenz aufweist.
Im Empfänger ist der Synthesizer 42 so abgestimmt, dass das IF-Signal vom Mischer 28 ungefähr 228 MHz beträgt und kann daher vom IF-Signal vom Mischer 28 im Empfänger 10 unterschiedlich sein. Ein zweiter Mischer 64 ist nach dem BPF 32 vorgesehen, um die Frequenz des IF-Signals auf ca. (28 MHz) zu verringern. Ein Synthesizer 66 ist vorgesehen, um den Mischer 64 abzustimmen, und ein Verstärker 68 ist vorgesehen, um das an den Mischer 64 angelegte Signal zu verstärken. In dieser Ausführungsform wird das Basisbandsignal von einem Verstärker 70 verstärkt und wird durch einen Tiefpassfilter („low pass filter"; LPF) 72 durchgeführt. Der Frequenzmultiplizierer 48 ist durch einen Frequenzteiler 74 ersetzt worden, der das Signal vom Synthesizer 66 teilt, um das Taktsignal durch den Verstärker 46 dem ADC 62 zur Verfügung zu stellen. Der Teiler 74 wird verwendet, weil der ADC 62-Takt der niedrigeren Zwischenfrequenz zu folgen hat. Ein Doppelfrequenz-Abwärtswandlungsablauf wird benötigt, um das Signalband bei 28 MHz mit minimaler Interferenz von Wandlungsprodukten zu zentrieren.
Tabelle III unten gibt Komponenten des Empfängers 60 und die Komponentenleistung an, wobei der ADC 62 ein Delta-Sigma-A/D-Wandler ist, und Tabelle IV gibt die Gesamtempfängerleistung an. Tabelle V unten gibt Komponenten für den Empfänger 60 und die Komponentenleistung an, wobei der ADC 62 ein kommerziell erhältlicher A/D-Wandler ist, und Tabelle VI gibt die Gesamtempfängerleistung an.
Tabelle III
Tabelle IV
Tabelle V
Tabelle VI
3 ist ein schematisches Blockdiagramm eines symmetrischen Verstärkernetzwerks 80 gemäß einer Ausführungsform der vorliegenden Erfindung, das als der oben beschriebene LNA 16 verwendet werden kann. Es ist jedoch zu betonen, dass das Netzwerk 80 eine Anwendung für andere Systeme aufweist. Die grundsätzliche Ausgestaltung des Netzwerks 80 ist aus dem Stand der Technik bekannt, und daher wird weiter unten nur eine kursorische Diskussion des Betriebs des Netzwerks 80 gegeben. Das Netzwerk 80 umfasst einen ersten Verstärker 82, der in einem ersten Verstärkungspfad 84 des Netzwerks 80 angeordnet ist, und einen zweiten Verstärker 86, der in einem zweiten Verstärkungspfad 88 des Netzwerks angeordnet ist. Ein schematisches Diagramm des Verstärkers 82 ist in 4 gezeigt, wobei verstanden werden sollte, dass der Verstärker 86 der gleiche ist. Wie weiter unten beschrieben, umfasst der Verstärker 82 einen Feldeffekttransistor (FET) 90 und eine Vielzahl von Oszillationsstabilisierungskomponenten, die in einem MMIC („monolithic microwave integrated circuit"; monolithische integrierte Mikrowellenschaltungen) auf einem dünnen Substrat erfindungsgemäß integriert sind.
Das Netzwerk 80 umfasst einen 90 Grad-Eingangshybridkoppler 110 und einen 90 Grad-Ausgangshybridkoppler 112. Die Signale vom Duplexer 14 werden an die Eingangsklemme 92 des Kopplers 110 angelegt, so dass die 0-Phase des Eingangssignals am ersten Pfad 84 bereitgestellt wird und die 90 Grad-Phase des Eingangssignals am zweiten Pfad 88 bereitgestellt wird. Ein erstes Eingangsimpedanzanpas sungsnetrwerk 114 wird am ersten Pfad 84 zwischen dem Eingangskoppler 110 und dem Verstärker 82 bereitgestellt, und ein zweites Eingangsimpedanzanpassungsnetrwerk 116 wird am zweiten Pfad 88 zwischen dem Eingangskoppler 110 und dem Verstärker 86 bereitgestellt. Auf gleiche Art wird ein erstes Ausgangsimpedanzanpassungsnetrwerk 118 am ersten Pfad 84 zwischen dem Verstärker 82 und dem Ausgangskoppler 112 bereitgestellt, und ein zweites Ausgangsimpedanzanpassungsnetrwerk 120 wird am zweiten Pfad 88 zwischen dem Verstärker 86 und dem Ausgangskoppler 112 bereitgestellt.
Die Impedanzanpassungsnetzwerke 114 und 116 stellen das Impedanzanpassen zur Verfügung, das für die Verstärker 82 bzw. 86 wünschenswert ist, um die niedrigste Rauschzahl für den FET 90 zu erzeugen. Die Phasendifferenz der Signale der ersten und zweiten Pfade 84 und 88 stellt die gewünschte Auslöschung der Signalreflektionen zur Verfügung, um das Impedanzanpassen an der Eingangsklemme 92 bereitzustellen. Die Ausgangsanpassungsnetzwerke 118 und 120 stellen das Impedanzanpassen für die Linearität des FET 90 bereit. Der Ausgangskoppler 112 kombiniert die Ausgabeleistung für beide Verstärker 84 und 88 an der Ausgabeklemme 122.
Durch Bereitstellen einer kurzen Gatterlänge ist das FET 90 ein Hochfrequenzverstärker, der in der Lage ist, Signale bis hoch zu 80–100 GHz zu verstärken. Weil der FET 90 in der Lage ist, Signale bei sehr hohen Frequenzen mit niedrigem Rauschen und guter Ausgangsleistung zu verstärken, ist er für die Anwendung mit weiter Bandbreite und niedrigem Rauschen der Empfänger 10 und 60 gewünscht. Aber das Netzwerk 80 ist dazu ausgelegt, Signale bei ca. 2 GHz für die Anwendung der zellulären Übertragung zu verstärken. Daher bestehen Bedenken, dass der FET 90 bei höheren Frequenzen (oberhalb 5 GHz) oszillieren kann, was die Geräteleistung herabsetzen würde. Kleine Änderungen in der Impedanz an dem Eingang und dem Ausgang des FET 90 bewirken eine hohe Frequenzinstabilität im FET 90, welche die Hochfrequenzoszillationen erzeugt. Um die Hochfrequenzoszillationen zu verhindern, ist es notwendig, sich um die Verbindungen um den FET 90 herum Gedanken zu machen und Stabilisierungskomponenten bereitzustellen, die mit dem FET 90 auf dem gleichen Substrat verbunden sind.
Der Verstärker 82 umfasst einen Eingangsanschluss 94 und einen Ausgangsanschluss 96. Ein großer Widerstand R3 und ein Kondensator C1 sind zwischen den Klemmen des Gatters bzw. Gates und dem Drainanschluss des FETs 90 verbunden bzw. angeschlossen. Der Widerstand R3 und der Kondensator C1 verringern die Verstärkung bei niedrigen Frequenzen und helfen dabei zu verhindern, dass die Verstärkung des Verstärkers bei niedrigen Frequenzen hoch wird. Ferner sind eine Induktivität bzw. Spule L1 und ein Widerstand R2 parallel miteinander und zwischen dem Eingangsanschluss 94 und der Gatter-Klemme des FET 90 verbunden. Wenn sich die Reaktanz der Schaltung erhöht, wenn sich die Frequenz erhöht, wird der Widerstand R2 eine Vorrichtung mit hohem Verlust, die dazu dient, die Verstärkung des FET 90 bei hohen Frequenzen zu beschränken. Die Spule L1 ist von sehr niedriger Induktivität, so dass sie nur bei hohen Frequenzen arbeitet und Signale bei niedrigen Frequenzen durchlässt. Auch sind ein Widerstand R1 und eine Übertragungsleitung mit offenem Ende 98 in Reihe miteinander und mit dem Eingangsanschluss 94 verbunden. Wenn sich die Frequenz erhöht, nimmt die Übertragungsleitung 98 eine niedrige Impedanz an, so dass ein Strom durch den Widerstand R1 fließen kann, was eine Shunt-Last am Einganganschluss 94 bei hohen Frequenzen bereitstellt, um die Verstärkung des FET 90 bei diesen Frequenzen zu verringern. Eine Spule L2 ist mit dem Sourceklemmenanschluss des FET 90 verbunden und wird dazu verwendet, die Eingangsanpassung für niedrigrauschende Verstärker zu verbessern. Ein Widerstand R4 und eine offene Übertragungsleitung 100 sind mit dem Quellenklemmanschluss verbunden und arbeiten auf die gleiche Weise wie der Widerstand R1 und die Übertragungsleitung 98 für den Quellenklemmanschluss. Bei niedrigen Frequenzen dient der Widerstand R4 als Leerlauf. Wenn sich die Frequenz erhöht, nimmt die Übertragungsleitung 100 eine niedrige Impedanz an, so dass ein Strom durch den Widerstand R4 fließen wird, was eine Verringerung des Q von L2 bereitstellen wird.
Die bestimmte Schaltungskonfiguration der oben diskutierten Stabilisierungskomponenten wird mittels eines nicht beschränkenden Beispiels dahingehend gezeigt, dass andere Schaltungskonfigurationen verwendet werden können, um die gewünschte Stabilisierung bei hoher Frequenz bereitzustellen, wie es dem Fachmann verständlich ist. Der Fachmann würde den Betrieb der hierin diskutierten stabilisierenden Komponenten verstehen und würde wissen, welche Komponentenwerte für einen richtigen Gerätebetrieb benötigt würden.
Wie oben diskutiert, verhindern die Oszillationsstabilisierungskomponenten, dass der Verstärker oberhalb einer bestimmten Frequenz verstärkt, und daher treten bei diesen Frequenzen keine Oszillationen auf. Ein Problem existiert bei diesem Ansatz für den Verstärker 80. Die kurzen Wellenlängen bei höheren Frequenzen bewirken, dass die Stabilisierungskomponenten, die auf einem dicken Substrat implementiert sind, unvorhersagbar werden. Wenn sich die Frequenz erhöht, muss die Substratdicke für die Stabilisierungskomponenten abnehmen, um einen vorhersagbaren Betrieb im Erreichen der gewünschten Stabilisierung aufzuweisen. Wenn sich die Dicke des Sub strats erhöht, verhalten sich die Komponenten auf eine weniger vorhersagbare Art. Jedoch müssen die Übertragungsleitungen für dünne Substrate für eine richtige Geräteimpedanzanpassung schmal sein. Schmale Übertragungsleitungen weisen jedoch einen hohen Widerstand auf, welcher den Verlust wesentlich erhöht. Daher ist es unerwünscht, alle Komponenten des Verstärkernetzwerks 80 auf einem dünnen Substrat aufzunehmen, weil die Verluste nicht mehr akzeptabel würden.
Erfindungsgemäß sind der FET 90 und die Stabilisierungskomponenten R1, R2, R3, R4, C1, L1, L2 und die Übertragungsleitungen 98 und 100 auf einem dünnen Substrat als ein MMIC monolithisch integriert, und die anderen Komponenten des Netzwerks 80 sind auf einem dicken Substrat als eine integrierte Mikrowellenschaltung („microwave integrated circuit"; MIC) integriert. Weil die MMIC-Verstärker 82 und 86 sehr klein sind, sind die Verluste in diesen Vorrichtungen nicht wesentlich. In einer Ausführungsform liegt das Substrat für die Verstärker 82 und 86 bei ca. 0,1016 mm (4 mils), und das Substrat für die anderen Komponenten im Netzwerk 80 liegt bei ca. 0,5080 bis 1,2700 mm (20 bis 50 mils). Das Substratmaterial kann GaAs, InP oder jedes andere geeignete Halbleitermaterial sein.
5 ist eine Aufsicht auf die Schaltung eines Verstärkers 130, der den Verstärker 82 darstellt, um die monolithisch integrierte Position der oben diskutierten Komponenten auf einem monolithischen Substrat 132 zu zeigen. In dieser Ausführungsform ist das Substrat 132 GaAs. Insbesondere ist der Widerstand R1 am Ort 134 gezeigt, der Widerstand R2 ist am Ort 136 gezeigt, der Widerstand R3 ist am Ort 138 gezeigt, die Spule L1 ist am Ort 140 gezeigt, die Übertragungsleitung 98 ist am Ort 142 gezeigt und der Kondensator C1 ist am Ort 144 gezeigt. In diesem Aufbau ist der FET 90 zwei FETs 146 und 148, die parallel geschaltet sind. Daher umfasst die Übertragungsleitung 100 Übertragungsleitungen 150 und 152, die Induktivität L2 umfasst Induktivitäten 154 und 156, und der Widerstand R4 umfasst Widerstände 158 und 160.
6 ist ein Blockdiagramm eines ADC 170, der als der ADC 20 und 62 oben verwendet werden kann. Der ADC 170 umfasst einen Delta-Sigma-Modulator 172, der das Analogsignal vom Abwärtswandler 18 empfängt und einen stellvertretenden Strom digitaler Daten bei einer sehr hohen Taktrate auf eine Art erzeugt, die weiter unten genauer beschrieben werden wird. Der Strom digitaler Daten vom Delta-Sigma-Modulator 172 wird zu einem Seriell-Parallel-Wandler 174 gesendet, der die Delta-Abtastungen auf einer Wortrate entmultiplext, die mit einem CMOS-Prozessor kompatibel ist. Ein Digitalfilter 176 empfängt die digitalen Daten bei einer niedrigeren Taktrate und filtert das Signal, um 16 Bit-Worte bereitzustellen, die für den Kanalisierer 22 geeignet sind.
7 ist ein Blockdiagramm des Delta-Sigma-Modulators 172. Der Delta-Sigma-Modulator 172 umfasst eine Summationsvorrichtung 180, die das analoge Signal vom Abwärtswandler 18 und ein negatives Rückkopplungssignal von der Digitalausgabe des Modulators 172 empfängt. Das analoge Differenzsignal von der Summationsvorrichtung 180 kompensiert den Fehler in der Digitalausgabe des Modulators 172. Der Fehler ist der Unterschied zwischen der Eingabe und der Ausgabe des Modulators. Durch Bestimmen dieses Fehlers kann die Differenz zwischen der Eingabe und der Ausgabe zur erhöhten Umwandlungsgenauigkeit auf Null gebracht oder minimiert werden.
Das Differenzsignal von der Summationsvorrichtung 180 wird an eine Filtervorrichtung 182 mit einer vorbestimmten Filterfunktion angelegt, welche die Betriebseigenschaften des Modulators 172 identifiziert. Die Filterfunktion schließt sich auf das Differenzfehlersignal auf und erzeugt eine Spannung, welche die interessierenden Frequenzen im Fehlersignal verstärkt. Das gefilterte Fehlersignal wird an eine Abtast- und Halte-Vorrichtung 184 angelegt, welche das Analogsignal für eine vorbestimmte Zeitdauer abtastet und eine stabile Ausgabespannung am Ende jeder Halteperiode bereitstellt. Das Analogsignal von der Abtast- und Halte-Vorrichtung 184 wird als eine Eingabe an einen Komparator 186 angelegt, der das analoge Signal mit einem Schwellwert, hier Null, vergleicht und entweder eine hohe oder eine niedrige Logikausgabe an jedem Taktzyklus f_S bereitstellt. Die hohe oder niedrige Ausgabe stellt ein Datenbit dar. Die Ausgabe des Komparators 186 ist ein Strom digitaler Daten, der sehr schnell ist, nämlich 2 bis 4 Gigabits/Sekunde.
Eines der Probleme beim Verwenden des Komparators 186 auf diese Art ist die inhärente Unfähigkeit des Komparators 186, das Analogsignal genau in ein Digitalsignal umzuwandeln, weil sich das Analogsignal schnell verändert. In anderen Worten begrenzt das sich schnell verändernde analoge Signal die Fähigkeit des Komparators 186, die richtige digitale Ausgabe genau zu bestimmen. Erfindungsgemäß stellt die Abtast- und Halte-Vorrichtung 184 die Fähigkeit bereit, die Ausgabe der Filtervorrichtung 182 genau nachzuverfolgen und die letzte nachverfolgte Spannung für eine gewisse Zeitdauer zu halten, um es der Eingabe zum Komparator 186 zu ermöglichen, stabiler zu sein. Ein Beispiel einer Abtast- und Haltevorrichtung, die für diesen Zweck verwendet werden kann, kann in US 4,370,572 , betitelt „Differential Sample-And-Hold Circuit" gefunden werden.
Die digitale Ausgabe vom Komparator 186 wird als ein Rückkopplungssignal in der Delta-Sigma-Modulatorschleife verwendet. Der Komparator 186 stellt entweder einen logischen 1-Zustand oder einen logischen 0-Zustand dar. In der Praxis ist die Ausgabe eine hohe oder niedrige Spannung, die den logischen Zustand darstellt. Eine Energiekopplung von der Eingabe des Komparators 186 zur Ausgabe des Komparators 186 erzeugt eine Unsicherheit in der Ausgabespannung, wobei die Ausgabespannung nicht genau der gewünschten Ausgabe entsprechen mag. Um diese Unsicherheit zu korrigieren, wird erfindungsgemäß ein begrenzender Differenzverstärker 188 vorgesehen, um die kleinen Fluktuationen in der Ausgabespannung des Komparators 186 zu entfernen, welche die logische 1 oder die logische 0 definiert. Die Ausgabe des Verstärkers 188 weist diejenigen Fluktuationen in der Spannung nicht auf, welche die Eingangsspannung haben mag.
Das stabile Signal vom Verstärker 188 wird an einen Digital/Analog-Wandler („digital-to-analog-converter"; DAC) 190 angelegt, der das digitale Rückkopplungssignal in ein analoges Signal umwandelt, das vom analogen Eingangssignal in der Summationsvorrichtung 180 zu subtrahieren ist. In einer Ausführungsform wird der DAC 190 während der Zeitdauer ausgeschaltet, zu welcher der Komparator 186 seinen Vergleich durchführt, um die Effekte von Variationen der Komparatorausgabe auf das Rückkopplungssignal weiter zu verringern.
In einer alternativen Ausführungsform kann der Modulator 172 mehr als einen Komparator 186 umfassen, wobei das analoge Signal von der Filtervorrichtung 182 an alle Komparatoren parallel angelegt wird, und jeder Komparator das Signal mit einem unterschiedlichen Schwellwert vergleicht. Jeder Komparator würde einen getrennten Differenzverstärker und DAC umfassen, und alle Signale von den DACs würden in der Summationsvorrichtung 180 aufaddiert.
Die Abtast- und Halte-Vorrichtung 184 und der begrenzende Verstärker 188 werden zum Betrieb des Modulators 172 nicht benötigt. Jedoch ermöglicht es ein Verwenden dieser Komponenten, entweder einzeln oder in Kombination, es dem Modulator 172, bei höheren Taktraten genauer zu arbeiten. Daher erhöht der Modulator 172 die Genauigkeit der Analog/Digital-Wandlung zum gleichzeitigen Verarbeiten mehrerer Signale in den Empfängern 10 und 60, wie oben beschrieben.
Der oben diskutierte Modulator 172 umfasst den begrenzenden Differenzverstärker 188 in dem Rückkopplungspfad. In alternativen Ausführungsformen kann der be schränkende Differenzverstärker 188 im Komparator 186 vorgesehen sein, oder an anderen Stellen im Modulator 172. Die 8(a) bis 8(c) zeigen verschiedene Versionen dieser Ausführungsform. In diesen Figuren sind die Komparatoren 200, 202 und 204 einschließlich eines Vorverstärkers 206 und einer Flipflop-Schaltung 208, einschließlich eines Master-D-Flipflops 210 und eines Slave-D-Flipflops 212 gezeigt. Ein begrenzender Differenzverstärker 214 ist an unterschiedlichen Orten gezeigt, einschließlich zwischen den D-Flipflops bzw. Latches 210 und 212 (8(a)); zwischen dem Vorverstärker 206 und dem Master-D-Flipflop 210 und zwischen den D-Flipflops 210 und 212 (8(b)); und zwischen dem Vorverstärker 206 und dem Master-Gatter 210, zwischen den Gattern 210 und 212 und hinter dem Slave-Gatter 212 (8(c)).
Schematische Diagramme unterschiedlicher Ausführungsformen eines begrenzenden Differenzverstärkers, der für die hierin diskutierten Zwecke geeignet ist, sind in den 9(a) und 9(b) gezeigt. 9(a) zeigt einen begrenzenden Differenzverstärker 220 einschließlich eines Paars von Differenztransistoren 222 und 224, und einschließlich einer Schottky-Dioden-Klemmenschaltung 226 mit Schottky-Dioden 232–238, die zwischen den Kollektorklemmen der Transistoren 222 und 224 verbunden sind. Wie klar ersichtlich, umfasst die Schottky-Dioden-Klemmenschaltung 226 zwei Sätze von Diodenpaaren. Jedes Diodenpaar ist in einer Reihenanordnung mit der Mittelpunktsverbindung verbunden, die mit einer Niedrigimpedanz-Spannungsquelle, beispielsweise der Erde, verbunden ist. Die Diodenpaare sind über die Lastwiderstände R_L des Differenzverstärkers 220 antiparallel verbunden. Diese Anordnung stellt sicher, dass dann, wenn die Dioden 232–238 angeschaltet werden, die Spannung an jeder Differenzausgabe symmetrisch anliegt, das heißt, mit einer Dioden-Vorwärtsabsenkung oberhalb der Mittelpunktsspannung und einer Dioden-Vorwärtsabsenkung unterhalb der Mittelpunktsspannung. Daher werden die Ausgabeknoten des Verstärkers 220 auf einer niedrigen Impedanz gehalten. Wenn die Eingangsspannung des begrenzenden Verstärkers 220 in ihrer Polarität umgekehrt wird, wird das andere Paar von Dioden angeschaltet, wodurch wiederum die Symmetrie und die niedrige Impedanz aufrechterhalten werden.
9(b) zeigt einen Differenzverstärker 228 einschließlich der Transistoren 222 und 224 und einschließlich einer Schottky-Dioden-Klemmenschaltung 230, die Schottky-Dioden 240 und 242 aufweist, die zwischen den Kollektoranschlüssen der Transistoren 222 und 224 verbunden sind. Der Verstärker 228 arbeitet auf die gleiche Art wie der Verstärker 220.
Nun kommend zu 10, wird das Digitalfilter 176 genauer beschrieben. Allgemein weist das Filter 176 ein seriell-zu-parallel-Wandlermodul 250 auf, einen numerisch gesteuerten Oszillator („numerically controlled oscillator"; NCO) 254, einen digitalen Mischer 256 und eine Vielzahl von Filter- und Dezimierungsstufen 258, 260 und 262. Der NCO 254 erzeugt ein Frequenzumwandlungssignal auf der Grundlage einer gewünschten Mittenfrequenz. Im gezeigten Beispiel ist das Frequenzumwandlungssignal äquivalent einer Sinuskurve mit einer Frequenz von 187,5 MHz. Der digitale Mischer 256 weist einen ersten Eingabecode für den NCO 254 zum Mischen der individuellen Trägersignale mit dem Frequenzumwandlungssignal auf. Die Filter- und Dezimierungsstufen 258, 260 und 262 filtern jeden Bit-Strom vom Seriell/Parallel-Wandlermodul 250 auf der Grundlage einer gewünschten Bandbreite um.
Insbesondere ist zu erkennen, dass eine erste Stufe 258 mit dem Seriell/Parallel-Wandlermodul 250 gekoppelt ist. Die Ausgabe des Seriell/Parallel-Wandlermoduls 250 ist eine Niedriggeschwindigkeitsversion der Ausgabe des Wandlers 174. Dies ermöglicht es dem Filter 176, mit einem herkömmlichen CMOS-Prozess implementiert zu werden. Die erste Stufe 258 ist auch mit einer zweiten Eingabe bzw. einem zweiten Eingang des digitalen Mischers 256 gekoppelt und entfernt im wesentlichen den Energiegehalt eines Hochfrequenzrauschens aus den digitalen Daten. Die zweite Stufe 260 ist mit einem Ausgang des digitalen Mischers 256 verbunden und entfernt das übrig gebliebene Außerband-Rauschen und störenden Energiegehalt aus den digitalen Daten. In einer Ausführungsform ist eine dritte Stufe 262 mit der zweiten Stufe 260 gekoppelt, um ferner außergrenzwertigen Energiegehalt aus den digitalen Daten zu entfernen. Es ist wichtig, anzumerken, dass ferner jede Stufe zu weniger Daten führt und daher langsamere Abtastraten ermöglicht. Dies macht eine numerische Verarbeitung einfacher und verringert die Gesamtsystemkosten.
Allgemein weist jede Stufe 258, 260 und 262 einen Tiefpassfilter und ein Dezimierungsmodul auf. Beispielsweise umfasst die erste Stufe 258 einen Tiefpassfilter 252 und ein Dezimierungsmodul 264. Das Dezimierungsmodul 264 ist mit dem Tiefpassfilter 252 zur Dezimierung bzw. Verringerung der digitalen Daten um einen bestimmten Faktor gekoppelt. Das Dezimierungsmodul 264 dezimiert um einen Faktor vier. Dies bedeutet, dass drei Abtastungen aus allen vier Abtastungen entfernt werden, was zu einem Viertel in der eingehenden Datenmenge führt. Die zweite Stufe 260 weist ein Tiefpassfilter 266 und ein Dezimierungsmodul 268 auf. Das Dezimierungsmodul 268 dezimiert um acht. Auf gleiche Weise umfasst die dritte Stufe ein Tiefpassfilter 270 und ein Dezimierungsmodul 272, wobei das Dezimierungsmodul 272 um zwei dezimiert. In jeder Stufe geht die Dezimierung mit einer Erhöhung in der Wortlänge ein her, um den vollen In-Band-Informationsgehalt zu erhalten. Die numerischen Koeffizienten der Tiefpassfilter 252, 266 und 270 können ausgewählt werden, um die gewünschte Mehrkanalbandbreite bereitzustellen. Es ist auch wichtig, anzumerken, dass die Mittenfrequenz des NCO 254 abstimmbar ist, um den dynamischen Bereich des A/D-Wandlers 176 zu optimieren.
Die 11 bis 14 zeigen verschiedene Ausführungsformen des Kanalisierers 22 in größerer Genauigkeit. Der Kanalisierer 22 kann als eine schnelle Fouriertransformation („Fast Fourier Transform"; FFT) implementiert werden, als ein Feld von Quadraturspiegelfiltern, als ein Filterbaum oder als ein Feld bzw. Array von digitalen Teilbandabstimmungsvorrichtungen („digital sub-band tuners"; DSBT). Insbesondere zeigen die 11 und 14, dass der bevorzugte Kanalisierer 22 eine Vielzahl von DSBTs 274 aufweist. Jeder DSBT 274 filtert individuelle Trägersignale aus einem digitalen Mehrfachträgersignal auf der Grundlage einer programmierbaren Mittenfrequenz f_C. Die Eigenheiten jedes DSBT 274 sind in 10 aufgezeichnet. Weiter in Bezug auf 14 sollte es klar sein, dass jeder DSBT 274 auch die individuellen Trägersignale auf der Grundlage einer programmierbaren Bandbreite filtert. Daher wird der gesamte innerhalb des Bandes übrig gebliebene Inhalt vom A/D-Wandler 20 zu den DSBTs 274 weitergeleitet.
Die DSBTs 274 können auf der Grundlage eines Frequenz- oder eines Modulationsformats zugewiesen werden. Beispielsweise könnte der erste DSBT 274a individuelle Trägerdatenströme mit einem ersten Modulationsformat (zum Beispiel CDMA) digital filtern, und ein zweiter DSBT 274b könnte individuelle Trägerdatenströme mit einem zweiten Modulationsformat (zum Beispiel GSM) digital filtern. Eine FFT könnte ebenfalls dazu verwendet werden, Trägerfrequenzen und Bänder mit einer großen Zahl gleichmäßig beabstandeter Trägerfrequenzen effizient zu extrahieren. Die Quadratur- und Baumfilterstrukturen stellen die Fähigkeit bereit, Kanalisierer mit festen Kanälen unterschiedlicher Bandbreiten effizient umzusetzen. Wie bereits diskutiert, erlauben DSBTs die Verwendung von programmierbarer Kanalbandbreite und Mittenfrequenz. Es sollte ferner klar sein, dass jeder Kanalisierer 22 als Logikelemente an integrierten Schaltungen implementiert sein kann, oder als programmierbarer digitaler Signalprozessor, wie es benötigt wird, um die gewünschten Bandbreiten mit der verwendeten Technologie für integrierte Schaltungen zu erreichen.
12 zeigt eine erste alternative Ausgestaltung, bei der eine Vielzahl von Kanalisierern 22 mittels einer Umschaltmatrix 278 verbunden sind. Dies erlaubt eine beliebige Verbindung der Kanalisierer 22, um eine optimale Nutzung von Ressourcen be reitzustellen. Die Zahl der verfügbaren Kanalisierer und die Größe der Umschaltmatrix 278 werden durch die Zahl und Arten der zu extrahierenden Signale bestimmt. Kanalisierer unterschiedlicher Arten, Geschwindigkeiten, Kanalkapazität und Genauigkeit können einbezogen werden, um die Effizienz zu optimieren. Ein Ausgabeformatierer 280 ordnet die extrahierten Kanäle in ein oder mehrere Ausgabedatenströme eines oder mehrerer Formate an. Formate können die periphere Komponentenschnittstelle („peripheral component interface"; PCI) oder andere parallele Schnittstellen sein. Formate können auch serielle Schnittstellen, wie beispielsweise das Ethernet, IEEE 1553 oder IEEE 1394, sein. Im wesentlichen stellt jede Schnittstelle, die in Computeranwendungen oder Kommunikationssystemen unter Verwendung von Drähten, optischen Fasern, optischen oder drahtlosen Funkfrequenz-Verbindungen als Medien verwendet werden, geeignete Formate dar. Pufferspeicher ist umfasst, um die Verwendung von paketgeschalteten Schnittstellenprotokollen zu ermöglichen, oder von anderen Protokollen, die keinen gleichmäßigen Datenfluss bereitstellen. Ferner kann die Ausgabeschnittstelle des Formatierers 280 als ein Gateway zu anderen Schaltungen an einer gemeinsamen Anordnung, zu einem Backplane eines Computers oder einer ähnlichen Ausrüstung, oder zu einer Netzwerkschnittstelle dienen. Eine solche Netzwerkschnittstelle würde die Verteilung jeder oder aller der extrahierten Signale zu einem oder mehreren Zielen ermöglichen.
Nun in Bezug auf 13 ist ein zweiter alternativer Ansatz des Kanalisierers 22 gezeigt. In dieser Ausführungsform sind eine Vielzahl von Kanalisierern 22 durch Umschaltmatrizen 278 kaskadiert, um eine Unterkanalisierung zu erlauben. Daher kann ein anfänglicher Kanalisierer 22a Bänder bestimmten Formats auswählen, während folgende Kanalisierer 22b bis 22i Träger innerhalb eines Bandes extrahieren würden. Wie bereits diskutiert, kann jeder Kanalisierer 22 individuell auf jedes Band für Mehrfachträgerarten oder zusätzliche Kanäle abgestimmt werden. Ferner können eine Kanalisiererungsbandbreite und Mittelfrequenz der FFT oder des Quadratur/Baum-Filters verändert werden, um unterschiedliche Formate zu berücksichtigen, und zwar durch Verändern der Taktrate und der Eingabebandbreite vom vorhergehenden Kanalisierer.

Claims

Analog-Digital-Wandler (170), aufweisend: einen Delta-Sigma-Modulator (172), der auf ein analoges Eingangssignal reagiert und eine Ausgabe einschließlich eines Stroms von digitalen Datenbits bei hoher Frequenz erzeugt, wobei der Delta-Sigma-Modulator eine Summationsvorrichtung (180), ein Filter (182), mindestens einen Komparator (186) und einen Rückkopplungs-Digital-Analog (D/A)-Wandler (190) umfasst, wobei der Rückkopplungs-D/A-Wandler eine analoge Darstellung des Stroms von digitalen Datenbits der Summationsvorrichtung zuführt, wobei die Summationsvorrichtung die Ausgabe des D/A-Wandlers (190) vom analogen Eingangssignal abzieht, wobei der Delta-Sigma-Modulator (172) ferner mindestens einen begrenzenden Differenzverstärker (188) zum Stabilisieren der Ausgabe des Komparators (186) umfasst; und ein Digitalfilter, das auf den Strom von digitalen Datenbits reagiert, wobei das Digitalfilter eine Reihe digitaler Worte bei einer niedrigeren Datenrate erzeugt, dadurch gekennzeichnet, dass der mindestens eine begrenzende Differenzverstärker (188) sich in der Rückkopplungsschleife befindet oder zwischen einem Master-D-Flipflop (210) und einem Slave-D-Flipflop (212) im Komparator (186) positioniert ist.
Analog-Digital-Wandler nach Anspruch 1, bei dem der mindestens eine begrenzende Differenzverstärker zwischen einem Master-D-Flipflop und einem Slave-D-Flipflop im Komparator positioniert ist.
Analog-Digital-Wandler (170) nach Anspruch 2, aufweisend mindestens zwei Differenzverstärker (188), wobei ein erster begrenzender Differenzverstärker (188) zwischen einem Vorverstärker (206) und dem Master-D-Flipflop (210) im Komparator (186) positioniert ist und ein zweiter begrenzender Differenzverstärker (188) zwischen dem Master-D-Flipflop (210) und dem Slave-D-Flipflop (212) im Komparator (186) positioniert ist.
Analog-Digital-Wandler (170) nach Anspruch 3, aufweisend mindestens drei begrenzende Differenzverstärker (188), wobei der dritte Differenzverstärker hinter dem Slave-D-Flipflop (212) positioniert ist.
Analog-Digital-Wandler (170) nach Anspruch 1, bei dem mindestens ein begrenzender Differenzverstärker (220) eine Schottky-Dioden-Klemmenschaltung (226) umfasst.
Analog-Digital-Wandler (170) nach Anspruch 5, bei dem die Dioden-Klemmenschaltung (226) vier Schottky-Dioden (232, 234, 236, 238) umfasst, welche über die Kollektorklemmen eines Differenzpaars bipolarer Transistoren (222, 224) verbunden sind.
Analog-Digital-Wandler (170) nach Anspruch 5, bei dem die Dioden-Klemmenschaltung (230) zwei Schottky-Dioden (240, 242) umfasst, welche über die Kollektorklemmen eines Differenzpaars bipolarer Transistoren (222, 224) verbunden sind.
Analog-Digital-Wandler (170) nach Anspruch 1, bei dem das Digitalfilter (176) eine Vielzahl von Filter- und Dezimierungsstufen (258, 260, 262) umfasst, die den Strom digitaler Bits filtern und die Bitabtastrate verringern.