DE60103021T2 - Phase-locked loop schaltung mit mehreren vcos für integrierten breitband-tuner - Google Patents

Phase-locked loop schaltung mit mehreren vcos für integrierten breitband-tuner Download PDF

Info

Publication number
DE60103021T2
DE60103021T2 DE60103021T DE60103021T DE60103021T2 DE 60103021 T2 DE60103021 T2 DE 60103021T2 DE 60103021 T DE60103021 T DE 60103021T DE 60103021 T DE60103021 T DE 60103021T DE 60103021 T2 DE60103021 T2 DE 60103021T2
Authority
DE
Germany
Prior art keywords
frequency
vcos
vco
tuner
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60103021T
Other languages
English (en)
Other versions
DE60103021D1 (de
Inventor
Mats Lindstrom
K. Brian TERRY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Application granted granted Critical
Publication of DE60103021D1 publication Critical patent/DE60103021D1/de
Publication of DE60103021T2 publication Critical patent/DE60103021T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/246Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection using electronic means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/29Self-calibration of a receiver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen Rundfunkempfänger und insbesondere Breitband-Tuner, die einen Lokal-Oszillator nutzen.
  • 2. Stand der Technik
  • Fernmeldesatelliten senden Signale über ein Breitbandspektrum über mehrere Kanäle. Diese Satelliten können, um ein Direktstrahl-Rundfunksatellitensystem (Direct Broadcast Satellite System – DBS) zu schaffen, mit Empfangssystemen kombiniert sein. Ein aktuelles Beispiel solch eines Systems ist Sattelite Service/Direct Video Broadcast (DSS/DVB), das über den Bereich von 12 bis 14 GHz sendet. Ein DSS/DVB-Empfangssystem weist im Allgemeinen eine Antenne, einen rauscharmen Frequenzumsetzer (low noise block converter – LNB) und einen Direkt-Abwärts-Umwandlungs-Breitbandempfänger auf. Der Direkt-Abwärts-Umwandlungs-Empfänger weist einen Tuner, einen Analog-Zu-Digital-Wandler und einen Basisband-Demodulator auf. Der LNB wandelt das mittels der Antenne empfangene 12 – 14 GHz-Band-Signal in ein 950 – 2150 MHz-Band-Signal um. Der Tuner wandelt dieses 950 -2150 MHz-Band auf ein Basisband herunter um, das aus Inphase (I) und Quadraturphase (Q) -Komponenten besteht. Diese I- und Q-Komponenten werden dann vom Analogi-Zu-Digital-Wandler in digitale Daten transformiert und vom Basis-Demodulator demoduliert, sodass das Video und Audio, die ausgesendet werden, dekodiert werden.
  • Die Tuner in solchen Systemen nutzen typischerweise Mischer, um die Abwärts-Umwandlung von 950 – 2150 MHz auf I- und Q-Komponenten durchzuführen. Diese Mischer benötigen einen Lokal-Oszillator, der typischerweise aus einem Frequenz-Synthesizer mit einer Schrittweite gleich dem Empfangskanal-Abstand besteht. Solche Lokal-Oszillatoren sind häufig unter Verwenden eines Frequenz-Synthesizers und eines spannungsgesteuerten Oszillators implementiert. Das Signal von diesem Oszillator treibt die Mischer. Gewöhnlich arbeitet der Lokal-Oszillator auf derselben Frequenz wie die Trägerfrequenz des ausgewählten Kanals.
  • Jedoch sind einige Oszillatoren so gestaltet, dass sie bei etwa der zweifachen Frequenz des Trägersignals arbeiten. Dies wird gemacht, um die vielen Probleme zu vermeiden, wie beispielsweise Kreuzmodulation und Gleichspannungs (DC) -offset, die auftreten, wenn der Lokal-Oszillator bei exakt der gleichen Frequenz wie der Träger arbeitet. Daher wird das Lokal-Oszillator-Signal bei diesen Systemen durch einen Prescaler geleitet, bevor es den Mischern zugeführt wird. Zusätzlich wird bei einigen dieser Gestaltungen die Phasenverschiebung, die erforderlich ist, um die Q-Komponente zu erlangen, ebenfalls im Prescaler durchgeführt. Jedoch kann selbst bei diesen Typen von Systemen ein starkes RF-Signal das Lokal-Oszillator-Signal modulieren, womit eine Tuner-Verschlechterung hervorgerufen wird.
  • Typischerweise besteht der Lokal-Oszillator aus zwei externen spannungsgesteuerten Oszillatoren (VCOs). Die externen VCOs sind typischerweise Schwingschaltkreise außerhalb eines Chips, die innerhalb der Set-Top-Box vorkommen und den gemeinsamen Transformator als eine Energiequelle nutzen. Diese Schwingschaltkreise weisen gewöhnlich vier Induktivitäten und zwei hyperabrupte Varaktor-Dioden auf. Die externen hyperabrupten Varaktoren nutzen gewöhnlich 30 V eines Abstimmbereichs und weisen eine 10-zu-1-Kapazität auf, womit der für Breitbandsignale benötigte große Abstimmbereich bereitgestellt wird.
  • Die Probleme mit diesem herkömmlichen Ansatz für Breitband-Tuner sind mannigfaltig. Erstens werden, wenn die Schwing-Komponenten außerhalb des Chips liegen, die Induktivitäten wie eine Antenne strahlen. Daher erzeugen diese herkömmlichen Tuner hochfrequente Strahlung, die behandelt werden muss, um eine Interferenz mit anderen Komponenten auf der Leiterplatte zu verhindern. Zweitens ist die übliche Lösung für die unerwünschte Strahlung, eine Abschirmung hinzuzufügen. Diese Lösung macht die Schwing-Komponenten größer und schwieriger auf der Leiterplatte zu integrieren, womit mehr Leiterplattenplatz benötigt wird und die Herstellungskosten des Tuners erhöht sind. Drittens weisen die herkömmlichen Schwingschaltkreise außerhalb des Chips 30 V-hyperabrupte Varaktor-Dioden auf, womit es erforderlich ist, dass die Set-Top-Box einen 30 V-Abgriff außerhalb des Transformators aufweist. Dies erhöht aufgrund des Inanspruchnehmens eines unnötigen Platzes im Inneren der Set-Top-Box wiederum die Herstellungskosten des Tuners.
  • Integrierte Breitband-Tuner wurden unter Verwenden mehrerer Breitband-RC-Oszillatoren berichtet. Während diese Tuner wie verlautet die Probleme der Kopplung zwischen der Funkfrequenz und den Lokal-Oszillator-Signalen, des DC-Offsets und des Erfordernisses für eine 30 V-Energieversorgung lösen, lösen sie nicht die vielen anderen Probleme, die durch die vorliegende Erfindung angesprochen werden. Zusätzlich erfordern sie eine komplizierte Mehrschleifen-Architektur, um die erwünschte Phasen-Rauschen-Leistungsfähigkeit zu erreichen. Diese komplizierte Mehrschleifen-Architektur ist aufgrund des zusätzlichen Aufwands und Schwierigkeit beim System-Leiterplatten-Entwurf, die sie produziert, nicht wünschenswert.
  • Beispielsweise ist in der Patentanmeldung DE 198 23 103 eine Vorrichtung für eine Multiband-Frequenz-Erzeugung offenbart. In dieser Anmeldung sind Ausgangsanschlüsse eines spannungsgesteuerten Mehrfachbandoszillators über eine frequenzselektive Kopplungseinheit mit einer Frequenzsyntheseeinheit gekoppelt. Die Frequenzsyntheseeinheit leitet eine Phasendifferenz zwischen einem Phasen-Steuer-Eingangssignal und dem Ausgangssignal der frequenzselektiven Kopplungseinheit ab, um den spannungsgesteuerten Mehrfachbandoszillator anzusteuern.
  • Daher ist ein Breitband-Tuner erforderlich, der eine Strahlungs-Abschirmung nicht benötigt, weniger Wärme erzeugt, kleiner, robuster, kostengünstiger und einfacher in eine System-Leiterplatte zu integrieren ist.
  • Zusammenfassung der Erfindung
  • Gemäß dem Zweck der vorliegenden Erfindung, wie an dieser Stelle breit beschrieben, ist ein vollständig integrierter Einzelschleifen-Frequenz-Synthesizer vorgesehen, der als ein Lokal-Oszillator für einen Breitband-Tuner dienen kann, womit die Erzeugung einer Einzelchip-Lösung für Breitband-Anwendungen ermöglicht wird.
  • Ein Merkmal der vorliegenden Erfindung ist die Integration der Schwingschaltkreise in einen Tuner-Chip durch die Verwendung von mehreren VCOs, die Varaktoren mit schmalem Abstimmbereich aufweisen. Durch diese Integration wird die Anzahl der Komponenten verringert, die erforderlich sind, um einen Breitband-Tuner herzustellen. Auf diese Weise reduziert die vorliegende Erfindung die Herstellungskosten eines Breitband-Tuners und macht den Entwurf einer System-Leiterplatte einfacher.
  • Ein zusätzliches Merkmal der vorliegenden Erfindung ist die Beseitigung der mit den Induktivitäten in Zusammenhang stehenden hochfrequenten Strahlung, die gewöhnlich in Breitband-Tunern verwendet werden. Befinden sich die VCOs auf dem Chip, ist diese Strahlung beseitigt, womit das Erfordernis für eine Abschirmung beseitigt ist. Auf diese Weise reduziert die vorliegende Erfindung ferner die Herstellungskosten eines Breitband-Tuners und macht den Entwurf einer System-Leiterplatte einfacher.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist ein Einzelschleifen-Frequenz-Synthesizer vollständig in einem Tuner-Chip integriert, um als der Lokal-Oszillator zu dienen, der Abwärts-Umwandlungs-Mischer auf dem Chip versorgt. Diese Integration wird mittels Kombinierens einer Phasenregelschleife (PLL) mit mehreren VCOs erreicht, die Varaktoren mit schmalem Abstimmbereich aufweisen. Diese Kombination einer PLL mit mehreren VCOs ermöglicht die Anwendung eines Verfahrens, eine Abdeckung der kompletten Breitband-Eingabe (950 – 2150 MHz) zu bilden. Auf diese Weise ist der resultierende Breitband-Tuner kleiner, preisgünstiger hergestellt und einfacher beim System-Leiterplatten-Entwurf zu verwenden.
  • Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung wird eine durch Wärme hervorgerufene Verschiebung in den VCOs durch sorgfältige Konstruktion bewältigt. Jeder VCO ist so gestaltet, dass er mit seinem benachbarten VCO überlappt. Die Größe dieser Überlappung, oder Unterbrechungspunkt, ist groß genug gemacht, dass der Lokal-Oszillator Temperaturverschiebung in den VCOs tolerieren kann. Auf diese Weise wird verhindert, dass irgendeine durch Wärme hervorgerufene Verschiebung in den VCOs den Tuner negativ beeinflusst.
  • Gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung überwinden sorgfältige Konstruktion und ein Kalibrierungsverfahren die mit den VCOs in Zusammenhang stehenden signifikanten Initial-Toleranz-Probleme. Eine ausreichende Anzahl von VCOs sind vorgesehen, sodass, was immer die Initial-Toleranz verschiebt, das komplette Breitband-Spektrum nach wie vor abgedeckt werden kann. Dies ist möglich, da sich die Initial-Toleranz jedes chipintegrierten VCOs mit all den anderen in einer gleichen Weise verschiebt. Somit können zwischen VCOs keine Frequenzlücken entstehen. Bei Inbetriebnahme werden die VCOs kalibriert, um die Größe und die Position der Unterbrechungspunkte zu ermitteln. Auf diese Weise wird die Initial-Toleranz effektiv eliminiert.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird dem Problem der Kopplung zwischen dem Lokal-Oszillator (LO) -Signal und dem eingehenden Funkfrequenz (RF) -Signal mittels Integrierens der Schwingschaltkreise in den Chip und unter Verwenden eines 2/4-Prescalers abgeholfen. Die RF-zu-LO-Kopplung wird reduziert, indem die VCOs inklusive ihrer Induktivitäten auf den Chip gebracht werden. Zusätzlich sind die VCOs in den Lokal-Oszillatoren so gestaltet, dass sie bei einer wesentlich höheren Frequenz als das RF-Signal arbeiten. Während der Kalibrierung der VCOs kann ermittelt werden, ob das LO-Signal durch 2 oder durch 4 zu teilen ist, bevor das LO-Signal mit dem RF-Signal gemischt wird. Diese Ermittlung ohne Anhalten erweitert die Flexibilität für den Entwurf der VCOs, wodurch der resultierende Tuner robuster gemacht wird.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die initiale Kalibrierung der VCOs mittels Nutzens der Einrast-Detektionsausgabe der Phasenregelschleife und eines binären Such-Algorithmus' erreicht. Für jeden VCO wird die obere und untere Grenze ermittelt. Die untere Grenze ist die niedrigste Frequenz, auf die der VCO eingestellt werden kann, wie mittels der PLL identifiziert. Die obere Grenze ist die höchste Frequenz, auf die dieser VCO eingestellt werden kann, wie mittels der PLL identifiziert. Mit dieser Information der unteren und oberen Grenze wird eine Lookup-Tabelle erzeugt, sodass für jede RX-Frequenz der zu nutzende geeignete VCO und VCO-Prescaler bekannt sind. Auf diese Weise wird die Kalibrierung der VCOs erlangt, und der Lokal-Oszillator kann somit auf einem Tuner-Chip als ein Einzelschleifen-Frequenz-Synthesizer unter Verwenden mehrerer chipintegrierter VCOs implementiert werden. Daher wird der resultierende Breitband-Tuner kleiner, kostengünstiger, robuster und einfacher gemacht, von System-Leiterplatten-Designern verwendet zu werden.
  • Weitere Merkmale und Vorteile der Erfindung ebenso wie die Struktur und der Betrieb der verschiedenen Ausführungsformen der Erfindung werden nachstehend ausführlich unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Kurzbeschreibung der Figuren
  • 1 ist ein Blockdiagramm, das eine Beispiel-Betriebsumgebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 2 ist ein Blockdiagramm, das ein zusätzliches Detail in Bezug auf einen Aspekt einer Beispiel-Betriebsumgebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 3 ist ein Blockdiagramm, das die Komponenten eines Direkt-Abwärts-Umwandlungs-Tuner-Chips gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 ist ein Blockdiagramm, das die Komponenten eines Lokal-Oszillators gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 ist ein Flussdiagramm, das ein Verfahren zum Kalibrieren der VCOs gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt; und
  • 6 ist ein Blockdiagramm, das ein Beispiel-Computersystem darstellt, in dem Elemente und Funktionalität der Erfindung gemäß einer Ausführungsform der vorliegenden Erfindung implementiert sind.
  • Ausführliche Beschreibung der Erfindung
  • Die vorliegende Erfindung ist auf einen vollständig integrierten Einzelschleifen-Frequenz-Synthesizer und einen vollständig integrierten Breitband-Tuner ausgerichtet. Die vorliegende Erfindung umfasst verschiedene Verfahren und Schaltkreisentwürfe, die es ermöglichen, dass ein Breitband-Tuner auf einen Einzel-Chip aufgebaut wird. Daher ist das Erfordernis zum Abschirmen verringert oder beseitigt, und eine geringere RF-zu-LO-Kopplung tritt auf. Zusätzlich ist bei bestimmten Ausführungsformen der resultierende Breitband-Tuner kleiner, billiger herzustellen und einfacher in System-Leiterplatten zu integrieren.
  • Die vorliegende Erfindung ist an dieser Stelle in Bezug auf eine Beispiel-DBS-Ausführungsform offenbart und beschrieben. Jedoch wird es nach dem Lesen dieser Beschreibung einem Fachmann klar, wie die Erfindung bei alternativen Ausführungsformen und alternativen Anwendungen zu implementieren ist. Beispielsweise werden, obwohl die vorliegende Erfindung in Bezug auf ein digitales Satellitensystem offenbart ist, diese Fachleute verstehen, dass der hier offenbarte Breitband-Tuner-Entwurf auf jeden Typ von Breitbandempfänger anwendbar ist und bei einer breiten Vielzahl von Breitband-Anwendungen implementiert werden kann. Die Beschreibung dieser Beispiel-Ausführungsform soll als solche nicht ausgelegt werden, dass sie den Schutzumfang oder die Breite der vorliegenden Erfindung einschränkt.
  • 1 ist ein Blockdiagramm, das eine Beispiel-Betriebsumgebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Bezug nehmend nun auf 1 sendet ein Fernmeldesatellit 100 über ein Breitband-Spektrum, dass 12 -14 GHz abdeckt, mehrere Kanäle. Dieses Signal wird mittels einer Antenne 104 empfangen. Das Signal wird dann von einem rauscharmen Frequenzumsetzer (LNB) 108 durchgeleitet, der das mittels der Antenne 104 empfangene 12 – 14 GHz-Band-Signal nimmt und es in ein 950 – 2150 MHz-Band-Signal umwandelt.
  • Das Signal erreicht dann eine Set-Top-Box 112, die es einem Nutzer ermöglicht, einen Kanal zum Ansehen auszuwählen. Die Set-Top-Box 112 weist zusätzliche Merkmale und Funktionen auf, die von den Fachleuten wohl verstanden werden und für das Funktionieren der vorliegenden Erfindung nicht wesentlich sind. Die Set-Top-Box 112 weist ferner einen Direkt-Abwärts-Umwandlungs-Empfänger 200 auf. Der Direkt-Abwärts-Umwandlungs-Empfänger 200 erzeugt Daten, die zu einem Fernsehgerät 116 zum Ansehen durch den Nutzer gesendet werden.
  • 2 ist ein Blockdiagramm, das ein zusätzliches Detail in Bezug auf einen Aspekt einer Beispiel-Betriebsumgebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Bezug nehmend nun auf 2 ist der Direkt-Abwärts-Umwandlungs-Empfänger 200 der gleiche wie der in 1 gezeigte. Er hat einen Eingang 208, der das eingehende Signal vom LNB 108 ist. Er hat ferner einen Ausgang 236, der die Daten sind, die zum Fernsehgerät 116 gesendet werden.
  • Der Direkt-Abwärts-Umwandlungs-Empfänger 200 weist einen Direkt-Abwärts-Umwandlungs-Tuner 204 und einen Demodulator und Analog zu-Digital-Wandler 232 auf. Der Direkt-Abwärts-Umwandlungs-Tuner 204 gibt I- und Q-Komponenten 220 und 224 aus. Diese I- und Q-Komponenten 220 und 224 befinden sich in einem Basisband. Der Demodulator und Analog-zu-Digital-Wandler 232 nimmt diese I- und Q-Komponenten 220 und 224 und wandelt sie in einer Weise in eine digitale Ausgabe um, die bei den Fachleuten bekannt ist.
  • Weiterhin Bezug nehmend auf 2 weist der Direkt-Abwärts-Umwandlungs-Tuner 204 einen Tuner-Chip 300, einen Quarz 212 und ein Schleifenfilter 216 auf. Der Quarz 212 versorgt den Tuner-Chip 300 mit einer Bezugsfrequenz in einer Weise, die im Stand der Technik bekannt ist. Bei einer bevorzugten Ausführungsform ist der Quarz 212 ein 10,11 MHz-Quarz. Ferner hat der Tuner-Chip 300 bei einer bevorzugten Ausführungsform eine Einrast-Detektions-Ausgabe 228, die dem Demodulator und Analog-zu-Digital-Wandler 232 zugeführt wird. Dies wird gemacht, um die Kalibrierung des Tuner-Chips 300 zu ermöglichen.
  • Jedoch werden die Fachleute verstehen, dass bei alternativen Ausführungsformen die Einrast-Detektions-Ausgabe 228 von der Phasenregelschleife im Inneren des Tuner-Chips 300 in einer Vielzahl von Wegen ausgerichtet sein und verwendet werden kann, wobei alle von ihnen die Kalibrierung, wie an dieser Stelle offenbart, ermöglichen, aufweisend das Leiten und Nutzen der Einrast-Detektion 228 insgesamt innerhalb des Tuner-Chips 300.
  • Schließlich ist bei einer bevorzugten Ausführungsform das Schleifenfilter 216 ein Tiefpassfilter, das zur Verwendung mit der Phasenregelschleife im Inneren des Tuner-Chips 300 in einer Weise vorgesehen ist, die im Stand der Technik wohl bekannt ist. Zusätzlich weisen alternative Ausführungsformen solche auf, die ein im Tuner-Chip 300 enthaltenes Schleifenfilter 216 aufweisen.
  • Während die vorliegende Erfindung in Bezug auf einen Direkt-Abwärts-Umwandlungs-Empfänger offenbart ist, der als Teil eines DBS-Zwischenfrequenz (intermediate frequency – IF) -Empfängersystems genutzt wird, werden die Fachleute verstehen, dass die vorliegende Erfindung auf unzählige Breitband- Anwendungen anwendbar ist, inklusive beispielsweise einen Allgemeinzweck-IF-Breitband-Empfänger.
  • 3 ist ein Blockdiagramm, das die Komponenten eines Direkt-Abwärts-Umwandlungs-Tuner-Chips gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Bezug nehmend nun auf 3 weist der Direkt-Abwärts-Umwandlungs-Tuner-Chip 300 mehrere Eingänge, Ausgänge und Komponenten auf. Der RF-Eingang 304 ist das RF-Signal vom LNB 108. Bei einer bevorzugten Ausführungsform ist der RF-Eingang 304 an zwei symmetrischen Pins vorgesehen. Der Eingang 308 einer automatischen Verstärkungsregelung (AGC) ist eine DC-Spannung, die bei einer bevorzugten Ausführungsform die Verstärkung eines RF-Dämpfungsgliedes 340 und von AGC-Verstärkern 370, 372, 378 und 380 steuert. Der Bezugsfrequenz-Eingang 312 ist die Eingabe vom Quarz 212.
  • Der Prüffrequenz-Ausgang 316 stellt den Referenztakt für den Demodulator und Analog-zu-Digital-Wandler 232 in einer Weise bereit, die im Stand der Technik wohl bekannt ist. Die I-Ausgabe 220 ist die Inphase-Komponente des ausgewählten Kanals. Die Q-Ausgabe 224 ist die Quadraturphase-Komponente des ausgewählten Kanals. Bei einer bevorzugten Ausführungsform koppelt der Schleifenfilter-Ausgang 390 mit dem Schleifenfilter 216, womit die Schleifenfilter-Komponente der PLL im Lokal-Oszillator 400 bereitgestellt wird. Schließlich ermöglicht die Einrast-Detektions-Ausgabe 228 bei einer bevorzugten Ausführungsform die Kalibrierung des Direkt-Abwärts-Umwandlungs-Tuner-Chips 300, wie an dieser Stelle offenbart. Alternative Ausführungsformen weisen andere Mittel zum Überwachen der Einrast-Detektions-Ausgabe 228, wie oben beschrieben, auf.
  • Eine Logik-Schnittstelle 332 ist mit dem Lokal-Oszillator 400 und dem Teiler-Schieber 362 gekoppelt. Diese Kopplung ermöglicht der Logik-Schnittstelle 332, das Verhalten sowohl des Lokal-Oszillators 400 als auch des Teiler-Schiebers 362 in der hier beschriebenen Weise zu steuern. Die Logik-Schnittstelle 332 weist, wenn erforderlich, digitale Speicherregister auf. Die Fachleute werden verstehen, wann und wieviel solcher digitaler Speicherregister unter Berücksichtigung der Offenbarung hierin und der speziellen Anwendung notwendig sind. Bei einer bevorzugten Ausführungsform wird die Logik-Schnittstelle 332 über einen Drei-Leitung-Bus gesteuert. Dieser Drei-Leitung-Bus umfasst ein serielles Bus-Taktsignal 320, ein serielles Bus-Latch-Enable 324 und eine serielle Bus-Datenleitung 328.
  • Eine AGC-Steuerung 344 teilt die eingehende AGC-Eingabe 308 derart auf, dass sie mehreren Komponenten im Direkt-Abwärts-Umwandlungs-Tuner-Chip bereitgestellt wird. Eine solche Komponente ist das RF-Dämpfungsglied 340, das ein spannungsgesteuertes Dämpfungsglied ist. Bei einer bevorzugten Ausführungsform wird dem RF-Dämpfungsglied 340 die RF-Eingabe 304 bereitgestellt, was die Amplituden-Variationen im Empfangssignal erhöht. Dies wird gemacht, um den unerwünschten freien Dynamikbereich des Empfängers auf verschiedene Eingangssignal-Pegel zu optimieren.
  • Der Lokal-Oszillator 400 versorgt über den Teiler-Schieber 362 die Mischer 358 und 360. Bei einer bevorzugten Ausführungsform ist die Ausgabe des Lokal-Oszillators 400 so gewählt, dass sie exakt zweimal oder viermal so groß ist wie die gewünschte Empfangsfrequenz ist. Dies wird gemacht, um die RF-zu-LO-Kopplung zu minimieren. Die Ausgabe vom Lokal-Oszillator 400 wird dann durch die geeignete Zahl im Teiler-Schieber 362 dividiert, bevor sie den Mischern 358 und 360 zugeführt wird. Zusätzlich verschiebt der Teiler-Schieber 362 die Phase des dem Mischer 360 bereitgestellten Signals um 90 Grad. Dies wird gemacht, um die Quadraturphase-Komponente des empfangenen Signals zu erlangen.
  • Die Ausgabe der Mischer 358 und 360 ist die Differenz in der Frequenz zwischen dem RF-Signal 304 und den Oszillator-Signalen vom Teiler-Schieber 362. Daher ist, wenn RF-Signal 304 und die Oszillator-Signale vom Teiler-Schieber 362 die gleiche Frequenz haben, das RF entfernt, wodurch das Signal in das Basisband umgewandelt wird. Bei einer bevorzugten Ausführungsform werden dann die Ausgaben von Mischern 358 und 360 durch zwei separate nicht adaptive Tiefpassfilter 366 und 368 sowie zwei separate AGC-Verstärker 370 und 372 durchgeleitet. Die nicht adaptiven Tiefpassfilter 366 und 368 helfen beim Eliminieren jedes nicht im ausgewählten Kanal befindlichen Bestandteils des RF-Signals. Die AGC-Verstärker 370 und 372 halten das Signal des ausgewählten Kanals unabhängig der Variationen im Empfangssignal-Pegel bei einer konstanten Amplitude aufrecht. Dies wird gemacht, um die Signalamplitude in dem schmalen Bereich zu halten, der vom Demodulator und Analog-zu-Digital-Wandler 232 benötigt wird.
  • Ferner überbrücken bei einer bevorzugten Ausführungsform DC-Offset-Beseitigungs-Komponenten 348 und 352 die nicht adaptiven Tiefpassfilter 366 und 368 sowie die AGC-Verstärker 370 und 372, um jeden DC-Offset für die I- und Q-Kanäle zu beseitigen. Dies wird gemacht, da der LO zum RF durchsickert, auf DC heruntergemischt. Wird der DC-Offset nicht beseitigt, wird er die Verstärkerkette und den Analog-zu-Digital-Wandler beschneiden. Bei einer bevorzugten Ausführungsform sind die DC-Offset-Beseitigungs-Komponenten 348 und 352 mit zwei Kondensatoren außerhalb des Chips gekoppelt. Jedoch umfassen alternative Ausführungsformen andere Verfahren und Vorrichtung zum Beseitigen des DC-Offsets, wie beispielsweise eine Wechselspannungs (AC) -Kopplung außerhalb des Chips über einen Reihenkondensator.
  • Bei einer bevorzugten Ausführungsform helfen variable Tiefpassfilter 374 und 376 beim Beseitigen jedes sich nicht innerhalb des ausgewählten Kanals befindlichen Teils des RF-Signals, womit eine einheitliche Basisband-Ausgabe gewährleistet ist. Bei alternativen Ausführungsformen sind diese variablen Tiefpassfilter 374 und 376 nicht adaptive Tiefpassfilter oder andere Komponenten, die in der Lage sind, dabei zu helfen, eine korrekte Basisband-Ausgabe zu gewährleisten, wie beispielsweise L-C-Filter außerhalb des Chips. AGC-Verstärker 378 und 380 halten das Signal des ausgewählten Kanals unabhängig der Variationen im Empfangssignal-Pegel auf einer konstanten Amplitude aufrecht. Dies wird gemacht, um die Signalamplitude innerhalb des schmalen Bereichs zu halten, der vom Demodulator und Analog-zu-Digital-Wandler 232 benötigt wird.
  • Wie vorstehend erwähnt, wird die vorliegende Erfindung an dieser Stelle in Bezug auf diese Beispiel-DBS-Umgebung beschrieben. Jedoch sollte sich erinnert werden, dass die Beschreibung in diesen Bezügen lediglich zur Vereinfachung der Erläuterung bereitgestellt ist. Nach Lesen der Beschreibung hierin wird es einem Fachmann klar, dass die vorliegende Erfindung bei einer beliebigen von einer Anzahl von alternativen Ausführungsformen und alternativen Breitband-Anwendungen implementiert werden kann. Beispielsweise kann, obwohl die hierin bereitgestellte Offenbarung den Demodulator als vom Tuner getrennt zeigt, die vorliegende Erfindung auch auf einem einzigen integrierten Schaltkreis mit sowohl dem Tuner als auch dem Demodulator auf demselben Chip implementiert sein. Als solche sollte die Beschreibung der vorliegenden Erfindung in Bezug auf diese Beispiel-Ausführungsform nicht so ausgelegt werden, dass der Schutzumfang oder die Breite der vorliegenden Erfindung eingeschränkt wird.
  • 4 ist ein Blockdiagramm, das die Komponenten eines Lokal-Oszillators (LO) gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Bezug nehmend nun auf 4 ist der LO 400 von 3 nun in größerem Detail gezeigt. Bezugsfrequenz-Eingang 312, Taktreferenz-Ausgang 316, Schleifenfilter-Ausgang 390 und Einrast-Detektions-Ausgabe 228 sind die gleichen wie oben beschrieben. Gleichfalls ist der Drei-Leitung-Bus für die Logik-Schnittstelle 332 ebenfalls der gleiche, aufweisend ein serielles Bus-Taktsignal 320, ein serielles Bus-Latch-Enable 324 und eine serielle Busdatenleitung 328.
  • Bei einer bevorzugten Ausführungsform ist die Logik-Schnittstelle 332 mit einem "Teile durch R"-Block 408, einem "Teile durch N"-Block 428, einer programmierbaren Ladungspumpe 416 und einer spannungsgesteuerter Oszillator (VCO) -Bank 424 gekoppelt. Bei einer bevorzugten Ausführungsform ist der "Teile durch R"-Block 408 im LO 400 enthalten, sodass dem Direkt-Abwärts-Umwandlungs-Tuner-Chip 300 die Fähigkeit ermöglicht ist, in mehreren Breitband-Empfangs-Anwendungen angewendet zu werden. R wird durch die Fähigkeit des Demodulators, beliebige Frequenz- Offsets zu korrigieren, bestimmt. Bei einer bevorzugten Ausführungsform, bei der der Bezugsfrequenz-Eingang 312 bei 10,11 MHz liegt, ist der "Teile durch R"-Block 408 mittels der Logik-Schnittstelle 332 mit 2 Bit programmiert, und R wird abhängig von der erforderlichen Phasen-Vergleichsfrequenz, die entweder 1 MHz, 500 kHz bzw. 250 kHz sein kann, entsprechend entweder 10, 20 oder 40 betragen.
  • Der "Teile durch N"-Block 428 nimmt die LO-Ausgabe 440 und teilt sie durch die geeignete Zahl, um einem Phasen/Frequenz-Detektor (PFD) 412 die erwünschte Vergleichsfrequenz-Eingabe bereitzustellen. N wird durch die Mittenfrequenz des ausgewählten Kanals bestimmt. Der "Teile durch N"-Block 428 ist mittels der Logik-Schnittstelle 332 programmiert. Bei einer bevorzugten Ausführungsform weist der "Teile durch N"-Block 428 einen vorgeschalteten 32/33-Prescaler, einen 9 Bit B-Zähler, einen 5 Bit A-Zähler und einen fest eingestellten "Teile durch 2"-Block auf, sodass der gesamte VCO-Ausgabe-Frequenzbereich (2200 – 4400 MHz) für eine minimale Bezugsfrequenz von 250 kHz abgedeckt ist.
  • Der PFD 412 und die Ladungspumpe 416 sind Standardkomponenten einer Phasenregelschleife und wirken in einer Weise, die im Stand der Technik wohl bekannt ist. Für zusätzliche Details dieser Wirkungsweise siehe den Hintergrund, der in der US-Patentanmeldung Nr. 09/314,898, eingereicht am 19. Mai 1999, erläutert ist, die mit der vorliegenden Anmeldung einen gemeinsamen Anmelder hat.
  • Zusätzlich zu dieser Funktionalität der Ladungspumpe 416 ist die Ladungspumpe 416 bei einer bevorzugten Ausführungsform mittels der Logik-Schnittstelle 332 programmierbar, sodass die Ladungspumpe 416 ein Spektrum an Strömen ausgeben kann und deren Ausgabe-Polarität umkehren kann, wenn dies vom speziellen, in der VCO-Bank 424 angewendeten VCO benötigt wird. Ferner ist bei einer bevorzugten Ausführungsform zwischen der Ladungspumpe 416 und der VCO-Bank 424 einen Schleifenfilter-Ausgang 390 angeschlossen. Der Schleifenfilter-Ausgang 390 koppelt mit einem Schleifenfilter 216, womit die Stromausgabe von der Ladungspumpe 416 in eine Spannungsausgabe zum Treiben der VCOs in der VCO-Bank 424 umgewandelt wird. Bei alternativen Ausführungsformen werden andere PLL-Architekturen verwendet. Beispielsweise kann die vorliegende Erfindung anstelle der an dieser Stelle offenbarten PLL-Architektur mittels einer Fractional-N-PLL oder einer Mehrschleifen-PLL implementiert sein.
  • Die VCO-Bank 424 weist mehrere VCOs auf. Die Anzahl der erforderlichen VCOs wird aufgrund des Spektrums der Frequenzen, die abzudecken sind, des Betrags der für die spezielle Anwendung erforderlichen Überlappung, des Abstimmbereichs und der Mittenfrequenz-Verschiebung jedes chipintegrierten VCOs bestimmt. Ein Fachmann wird verstehen, wie die korrekte Anzahl der VCOs unter Berücksichtigung dieser Variablen zu bestimmen ist. Bei einer bevorzugten Ausführungsform gibt es 8 VCOs, jedes aufweisend einen 12%-Abstimmbereich und jeweils erforderlich seiend, um 10% des gesamten Frequenzbereichs abzudecken. Bei dieser Ausführungsform weist jeder VCO eine 2%-Überlappung auf, womit das Erfordernis für irgendeine Rekalibrierung nach dem Inbetriebnehmen infolge Verschiebungen im Abstimmbereich der VCOs beseitigt ist. Zusätzlich decken die 8 VCOs bei dieser bevorzugten Ausführungsform ein ausreichendes Spektrum ab, sodass eine vollständige Abdeckung des Breitband-Bereichs 950 – 2150 MHz trotz der nominalen Randtoleranz von plus oder minus 6% für die VCOs ermöglicht ist, die in der VCO-Bank 424 enthalten sind.
  • Jeder VCO in der VCO-Bank 424 ist vom Rest des Schaltkreises durch einen Schalter (nicht gezeigt) isoliert. Die Logik-Schnittstelle 332 ist mit diesen Schaltern derart gekoppelt, dass zu einem Zeitpunkt nur ein VCO eingeschaltet ist. Während der Kalibrierung schaltet die Logik-Schnittstelle 332 die VCOs in der VCO-Bank 424, wie nachstehend in der Beschreibung von 5 ausführlich beschrieben, ein. Während des normalen Betriebs des LO 400 schaltet die Logik-Schnittstelle 332 den geeigneten VCO in der VCO-Bank 424 unter Berücksichtigung des ausgewählten Kanals ein. Daher kann die VCO-Bank 424 für einen Einzel-VCO gehalten werden, der in der Lage ist, all die Frequenzen zu erzeugen, die notwendig sind, um das vollständige Breitband-Spektrum abzudecken.
  • Die Lokal-Oszillator-Ausgabe 440 ist das dem Teiler-Schieber 362 und dadurch den Mischern 358 und 360 bereitgestellte Signal. Während des normalen Betriebs wird der selektierte VCO in der VCO-Bank 424 auf die Bezugsfrequenz phasengeregelt (eingerastet), womit eine einheitliche Lokal-Oszillator-Ausgabe 440 bereitgestellt ist. Zusätzlich wird mittels der Einrast-Detektionslogik 436 die Einrast-Detektions-Ausgabe 228 erzeugt. Diese Einrast-Detektionslogik 436 ist eine Standardkomponente von Phasenregelschleifen und kann bei alternativen Ausführungsformen auf verschoedene Weise implementiert sein. Beispielsweise kann bei einer Ausführungsform über den Ausgang des PFD ein einfaches Nicht-ODER-Gatter platziert sein.
  • 5 ist ein Flussdiagramm, das ein Verfahren zum Kalibrieren der VCOs gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Bezug nehmend nun auf 5 beginnt der Prozess mit Schritt 500, in dem die voraus berechneten Mittenfrequenzen für die VCOs aus einem Speicher abgerufen werden. Bei einer bevorzugten Ausführungsform sind diese Mittenfrequenzen in einem Array im Haupspeicher gespeichert. In Schritt 504 wird die initiale Schrittweite aus dem Speicher abgefragt. Bei einer bevorzugten Ausführungsform beträgt die Schrittweite 50 MHz. Bei alternativen Ausführungsformen sind die Initialwerte für vorausberechnete VCO-Mittenfrequenzen und die Schrittweite in einem Speicher gespeichert, der kein vorheriges Laden erfordert, womit die Schritte 500 und 504 aus dem Kalibrierungs-Verfahren eliminiert sind.
  • In Schritt 508 teilt sich der Prozess auf, und Schritte 512 bis 546 werden für jeden VCO zweimal ausgeführt. Für jeden VCO werden im Prozess die obere und untere Grenze dieses VCOs identifiziert. Bei einer Ausführungsform wird die Aufteilung in dem Prozess in Schritt 508 unter Anwenden rekursiver Prozedur-Aufrufe durchgeführt, allerdings weisen alternative Ausführungsformen Standardschleien-Strukturen oder andere Prozesssteuerungs-Verfahren auf, die im Stand der Technik wohl bekannt sind. Bei einer Rekursiv-Prozedur-Aufruf-Ausführungsform werden Schritte 512 bis 542 in einer einzigen Subroutine durchgeführt, die für jeden VCO zweimal aufgerufen wird, und die zumindest vier lokale Parameter aufweist: Einrast-Status, Letzte-Frequenz-Einrastung, Schrittweite und Richtung.
  • Bei einer alternativen Ausführungsform werden Schritte 512 bis 546 zweimal für nur einen VCO durchgeführt. Die oberen und unteren Grenzen der verbleibenden VCOs werden dann aus der oberen und unteren Grenze des verarbeiteten VCOs berechnet. Das Wesen dieser Berechnungen wird von den VCO-Spezifikationen und der speziellen Anwendung abhängen.
  • In Schritt 512 wird die Einrast-Detektions-Ausgabe der PLL geprüft, um zu ermitteln, ob der gegenwärtige VCO auf die gewünschte Frequenz erfolgreich eingerastet hat. Bei einer bevorzugten Ausführungsform wird dieser Teil von Schritt 512 mehrere Male durchgeführt, um der PLL ausreichend Zeit zu geben, einen stabilen Zustand zu erreichen. Ein Fachmann wird verstehen, wie die optimale Anzahl von Prüfungen unter Berücksichtigung der speziellen Anwendung zu ermitteln ist. Sind diese Prüfungen einmal abgeschlossen, wird in Schritt 512, wenn eine Einrastung festgestellt wurde, die Letzte-Frequenz-Einrastung aktualisiert. In Schritt 516 wird der aktuelle Status der Einrast-Detektion mit dem vorherigen Einrast-Status verglichen. Hat sich der Einrast-Status geändert, geht die Steuerung zu Schritt 520 über. Ist der Einrast-Status der gleiche, geht die Steuerung zu Schritt 528 über.
  • Bei einer bevorzugten Ausführungsform wird der initiale Einrast-Status gesperrt, und die initiale letzte Einrast-Frequenz wird die vorausberechnete Mittenfrequenz für den gegenwärtigen VCO. Bei dieser speziellen bevorzugten Ausführungsform wird für jeden VCO angenommen, dass er in der Lage ist, auf seine vorausberechnete Mittenfrequenz einzurasten. Jedoch wird bei alternativen Ausführungsformen in Schritt 516 erkannt, wenn für den aktuellen VCO noch keine Einrastung festgestellt wurde (beispielsweise mittels Prüfens der Letzte-Frequenz-Einrastung-Variable, die bei diesen alternativen Ausführungsformen auf 0 initialisiert wäre). In diesem Fall wird Schritt 516 zusätzliche Schritte aufweisen, um oberhalb und unterhalb der vorausberechneten Mittenfrequenz zu suchen, um eine initiale Einrastung festzustellen und somit die Letzte-Frequenz-Einrastung-Variable zu setzen, bevor der Kalibrierungs-Prozess, wie hierin beschrieben, fortfährt. Es ist zu bemerken, dass zusätzliche alternative Ausführungsformen das Finden einer initialen Einrastung für den gegenwärtigen VCO aufweisen, bevor für diesen VCO Schritt 512 das erste Mal ausgeführt wird.
  • In Schritt 520 wird die Richtung des VCO-Grenzen-Suchens geändert. Diese Änderung ist entweder von oben nach unten oder von unten nach oben. In Schritt 524 wird die Schrittweite um die Hälfte verringert. Dies stellt eine bevorzugte Ausführungsform dar, bei der die Grenzsuche ein binärer Suchalgorithmus ist. Jedoch weisen alternative Ausführungsformen andere Suchalgorithmen auf, die im Stand der Technik wohl bekannt sind.
  • Ist in Schritt 516 der Einrast-Status der gleiche, oder ist Schritt 524 einmal abgeschlossen, geht die Steuerung zu Schritt 528 über. In Schritt 528 wird die Suchrichtung geprüft. Ist die Suchrichtung aufwärts, wird die Abstimmfrequenz mittels der aktuellen Schrittweite in Schritt 530 nach oben angepasst. Ist die Suchrichtung abwärts, wird die Abstimmfrequenz in Schritt 534 um die aktuelle Schrittweite nach unten angepasst. Diesen beiden Schritten nachfolgend wird in Schritt 538 die Schrittweite gegen einen Minimalwert verglichen. Ist die Schrittweite kleiner als das Minimum, ist die Suche beendet. Bei einer bevorzugten Ausführungsform beträgt die minimale Schrittweite 2 MHz. Jedoch werden alternative Ausführungsformen viele andere minimale Schrittweiten abhängig von der speziellen Anwendung aufweisen.
  • Wurde die minimale Schrittweite nicht erreicht, geht die Steuerung von Schritt 538 zu Schritt 512 über. Wurde die minimale Schrittweite erreicht, geht die Steuerung von Schritt 538 zu Schritt 542 über. In Schritt 542 wird der Grenzwert eingestellt, der für den Letzte-Frequenz-Einrastung-Wert gesucht wurde. Dann wird in Schritt 546 geprüft, ob alle Grenzen für all die VCOs ermittelt worden sind. Wenn nicht, geht die Steuerung zu Schritt 508 über. In gewisser Hinsicht sind die Schritte 508 und 546 die gleichen. Abhängig von der speziellen Implementierung des hierin offenbarten Verfahrens wird der eine oder andere dieser Schritte nicht erforderlich sein, oder diese Schritte werden ein und derselbe sein. Die Aufteilung dieses einen Schritts in Schritte 508 und 546 ist an dieser Stelle zum Zwecke der Klarheit gemacht worden.
  • Wurden all die VCO-Grenzen ermittelt, geht die Steuerung zu Schritt 550 über. In diesem Schritt werden die Unterbrechungspunkte zwischen den VCOs berechnet. Bei einer bevorzugten Ausführungsform werden die Unterbrechungspunkte in der folgenden Weise berechnet. Der höchste Unterbrechungspunkt wird auf die obere Grenze des letzten VCOs gesetzt, der als VCON bezeichnet wird. Für jeden Satz benachbarter VCOs A und B (VCOA ist dabei der untere VCO): UnterbrechungspunktAB = (Obere GrenzeA – Untere GrenzeB) × 0,6 + Untere GrenzeB, wobei UnterbrechungspunktAB die Frequenz ist, unterhalb der VCOA verwendet wird, und oberhalb der VCOB verwendet wird.
  • Zusätzlich werden bei einer bevorzugten Ausführungsform die letzten zwei VCOs für die niedrigsten Trägerfrequenzen verwendet. Dies wird erreicht, indem die VCO-Ausgabe von den letzten zwei VCOs durch vier anstatt durch zwei dividiert wird. Diese spezielle Ausführungsform ist gestaltet, um die Gesamtanzahl von VCOs und die RF-zu-LO-Kopplung zu minimieren. Somit gibt es unterhalb VCO1 zwei zusätzliche Pseudo-VCOs. Diese werden als VCO0 und VCO_1 bezeichnet. Der niedrigste Unterbrechungspunkt wird auf die Hälfte der unteren Grenze des VCOs direkt vor dem letzten VCO gesetzt; d.h. VCON_1/2. Die anderen zwei Unterbrechungspunkte werden wie folgt berechnet: Unterbrechungspunkt(–1,0) = ((Obere GrenzeN_1 – Untere GrenzeN) × 0, 6 + Untere GrenzeN) ÷ 2; Unterbrechungspunkt(0,1) = ((Obere GrenzeN ÷ 2) – Untere Grenze1) × 0,6 + Untere Grenze1; wobei Unterbrechungspunkt(–1,0) die Frequenz ist, unterhalb der VCON_1 verwendet wird und oberhalb der VCON verwendet wird; und wobei Unterbrechungspunkt(0,1) die Frequenz ist, unterhalb der VCON verwendet wird und oberhalb der VCO1 verwendet wird.
  • Alternative Ausführungsformen werden anstelle der Pseudo-VCOs zusätzliche VCOs aufweisen und werden verschiedene Verfahren zum Berechnen der Unterbrechungspunkte abhängig von der speziellen Anwendung und der Gestaltung der verwendeten VCOs aufweisen.
  • Den Unterbrechungspunkt-Berechnungen in Schritt 550 folgend ist in Schritt 554 ein Mittel zum Ermitteln, welcher VCO zu verwenden ist und wie dessen Ausgabe zu teilen ist, gebildet. Bei einer bevorzugten Ausführungsform wird in Schritt 554 eine Look-Up-Tabelle erzeugt. Diese Tabelle enthält für jede Trägerfrequenz zwei Einträge. Der erste Eintrag spezifiziert, welcher VCO zu verwenden ist, und der zweite Eintrag spezifiziert den VCO-Teiler (entweder /2 oder /4). Schritt 554 wird mittels Vergleichens der Trägerfrequenzen mit den Unterbrechungspunkten durchgeführt.
  • Jede Trägerfrequenz wird zwischen zwei Unterbrechungspunkte fallen: UnterbrechungspunktAB und UnterbrechungspunktBC. Der erste Eintrag für jede solche Trägerfrequenz wird VCOB sein. Der zweite Eintrag für jede solche Trägerfrequenz wird /2 sein. Ist VCOB jedoch Pseudo-VCO_1, wird der erste Eintrag für diese Trägerfrequenz VCON_1 sein, und der zweite Eintrag wird /4 sein. In der gleichen Weise wird, wenn VCOB Pseudo-VCO0 ist, der erste Eintrag für diese Trägerfrequenz VCON sein, und der zweite Eintrag wird /4 sein. Obwohl dieser Schritt in Bezug auf eine Look-Up-Tabelle offenbart ist, wird es Fachleuten klar sein, dass Schritt 554 mit einer Anzahl unterschiedlicher Datenstrukturen und/oder Prozessschritten implementiert sein kann, und diese alternativen Ausführungsformen sind Teil der vorliegenden Erfindung.
  • 6 ist ein Blockdiagramm, das ein Beispiel-Computersystem darstellt, in dem Elemente und Funktionalität der Erfindung gemäß einer Ausführungsform der vorliegenden Erfindung implementiert sind. Die vorliegende Erfindung kann unter Verwenden von Hardware, Software oder einer Kombination davon implementiert sein und kann in einem Computersystem oder anderen Verarbeitungssystem implementiert sein. Und zwar ist die Erfindung bei einer Ausführungsform auf ein Computersystem ausgerichtet, das in der Lage ist, die hierin beschriebene Funktionalität auszuführen. Ein Beispiel-Computersystem 601 ist in 6 gezeigt. Das Computersystem 601 weist einen oder mehrere Prozessoren, wie beispielsweise einen Prozessor 604, auf. Der Prozessor 604 ist mit einem Kommunikations-Bus 602 gekoppelt.
  • Verschiedene Software-Ausführungsformen sind in Bezug auf dieses Beispiel-Computersystem beschrieben. Nach dem Lesen dieser Beschreibung wird es einem Fachmann klar werden, wie die Erfindung unter Verwenden anderer Computersysteme und/oder Computer-Architekturen zu implementieren ist. Beispielsweise würde eine solche Implementierung einen Mikrocontroller als den Prozessor 604 aufweisen, der den Code startet, der die hierin beschriebenen Verfahren repräsentiert.
  • Das Computersystem 601 weist ferner einen Hauptspeicher 606, vorzugsweise einen Nur-Lese-Speicher (ROM) oder Flash-Speicher, auf und kann ferner einen zweiten Speicher 608 aufweisen. Der zweite Speicher 608 kann beispielsweise ein Festplattenlaufwerk 610 und/oder ein entfernbares Speicherlaufwerk 612 aufweisen, das ein Diskettenlaufwerk, ein Magnetband-Laufwerk, ein optische Platte-Laufwerk usw. repräsentiert. Das entfernbare Speicherlaufwerk 612 liest von und/oder schreibt auf eine entfernbare Speichereinheit 614 in einer wohlbekannten Weise. Die entfernbare Speichereinheit 614 repräsentiert eine Diskette, Magnetband, optische Platte usw., die mittels vom entfernbaren Speicherlaufwerk 612 gelesen und beschrieben wird. Wie bemerkt werden wird, weist die entfernbare Speichereinheit 614 ein computernutzbares Speichermedium mit dort gespeicherter Computer-Software und/oder Daten auf.
  • Bei alternativen Ausführungsformen kann der zweite Speicher 608 ein anderes gleichartiges Mittel aufweisen zum Ermöglichen, dass Computerprogramme oder andere Befehle in das Computersystem 610 geladen werden. Solche Mittel können beispielsweise eine entfernbare Speichereinheit 622 und eine Schnittstelle 620 aufweisen. Beispiele von diesen können ein Programm-Einsteckmodul und eine Einsteckmodul-Schnittstelle (wie beispielsweise die, die bei Videospiele-Geräten zu finden sind), einen entfernbaren Speicher-Chip (wie beispielsweise ein EPROM oder PROM) und eine dazugehörige Fassung oder andere entfernbare Speichereinheiten 622 und Schnittstellen 620 aufweisen, die es ermöglichen, dass Software und Daten von der entfernbaren Speichereinheit 622 zum Computersystem 601 übertragen werden.
  • Das Computersystem 601 kann ferner eine Kommunikationsschnittstelle 624 aufweisen. Die Kommunikationsschnittstelle 624 ermöglicht es, dass zwischen dem Computersystem 601 und externen Geräten Software und Daten übertragen werden. Beispiele einer Kommunikationsschnittstelle 624 können ein Modem, eine Netzwerk-Schnittstelle (wie beispielsweise eine Ethernet-Karte), einen Kommunikationsanschluss, ein PCMCIA-Steckplatz und -Karte usw. aufweisen. Über die Kommunikationsschnittstelle 624 übertragene Software und Daten liegen in der Form von Signalen vor, die elektronische, elektromagnetische, optische oder andere Signale sein können, die mittels der Kommunikationsschnittstelle 624 empfangen werden können. Diese Signale 628 werden über einen Kanal 626 der Kommunikationsschnittstelle 624 bereitgestellt. Dieser Kanal 626 überträgt Signale 628 und kann unter Verwenden einer Leitung oder eines Kabels, von Lichtwellenleitertechnik, einer Telefonleitung, einer Mobiltelefon-Verbindung, einer Funkverbindung oder anderer Kommunikationskanäle implementiert sein.
  • In diesem Dokument werden die Begriffe "Computerprogramm-Medium" und "computernutzbares Medium" verwendet, um allgemein Medien zu bezeichnen, wie beispielsweise Hauptspeicher 606, entfernbares Speicherlaufwerk 612, eine im Festplattenlaufwerk 610 eingesetzte Festplatte und Signale 628. Diese Computerprogramm-Produkte sind Mittel zum Bereitstellen von Software dem Computersystem 601.
  • Computerprogramme (auch genannt Computer-Steuerlogik) sind im Hauptspeicher 606 und/oder sekundären Speicher 608 gespeichert. Computerprogramme können auch über die Kommunikationsschnittstelle 624 empfangen werden. Solche Computerprogramme, wenn ausgeführt, ermöglichen dem Computersystem 601, die Funktionen der vorliegenden Erfindung, wie hierin erläutert, auszuführen. Insbesondere ermöglichen die Computerprogramme, wenn ausgeführt, dem Prozessor 604, die Funktionen der vorliegenden Erfindung auszuführen. Demgemäß stellen solche Computerprogramme Steuereinrichtungen des Computersystems 601 dar.
  • Bei einer Ausführungsform, bei der die Erfindung unter Verwenden von Software implementiert ist, kann die Software unter Verwenden einer Festplatte 610, eines entfernbaren Speicherlaufwerks 612, einer Schnittstelle 620 oder einer Kommunikationsschnittstelle 624 in einem Computerprogramm-Produkt gespeichert und in ein Computersystem 601 geladen werden. Zusätzlich kann das Computerprogramm-Produkt im Voraus im Hauptspeicher 606 gespeichert sein und dadurch zum Zeitpunkt der Erzeugung ein Teil des Computersystems 601 sein. Die Steuerlogik (Software) bringt, wenn vom Prozessor 604 ausgeführt, den Prozessor 604 dazu, die Funktionen der Erfindung, wie hierin beschrieben, auszuführen.
  • Bei einer anderen Ausführungsform ist die Erfindung im Wesentlichen in Hardware unter Verwenden beispielsweise von Hardware-Komponenten, wie beispielsweise anwendungsspezifischen integrierten Schaltkreisen ("ASICs"), implementiert. Die Implementierung der Hardware-Zustandsmaschine, um die hierin beschriebenen Funktionen auszuführen, wird Fachleuten klar sein.
  • Bei wiederum einer anderen Ausführungsform ist die Erfindung unter Verwenden einer Kombination sowohl von Hardware als auch von Software implementiert.
  • Während vorstehend verschiedene Ausführungsformen der vorliegenden Erfindung beschrieben wurden, sollte es so verständlich sein, dass sie im Wege nur eines Beispiels und nicht einer Einschränkung präsentiert wurden. Daher sollten die Breite und Umfang der vorliegenden Erfindung nicht durch eines der oben beschriebenen beispielhaften Ausführungsformen eingeschränkt werden sondern sollte nur gemäß den folgenden Ansprüchen und deren Äquivalenten definiert werden.

Claims (5)

  1. Direkt-Abwärts-Umwandlungs-Breitband-Tuner (204), integriert auf einem Einzel-Halbleiterchip (300), aufweisend: zumindest einen Mischer (358, 360); zumindest ein Tiefpassfilter (366, 368, 374, 376); zumindest einen Verstärker (370, 372, 378, 380); einen Lokal-Oszillator (400), aufweisend: einen Phasen/Frequenz-Detektor (412), der eine neue Referenzfrequenz-Eingabe mit einem neuen ausgegebenen Frequenzsignal vergleicht und eine entsprechende Ladungspumpen-Ansteuerspannung erzeugt; eine mit dem Frequenz-Detektor (412) gekoppelte Ladungspumpe (416), die aus der Ladungspumpen-Ansteuerspannung einen Schleifenfilter-Ansteuerstrom erzeugt; ein mit der Ladungspumpe (416) gekoppeltes Schleifenfilter (216), das eine Schleifenfilter-Spannung erzeugt; eine mit dem Schleifenfilter (216) gekoppelte Oszillator-Bank (424), aufweisend eine Mehrzahl von spannungsgesteuerten Oszillatoren, um eine Frequenz-Ausgabe (440) zu erzeugen; und einen zwischen der Oszillator-Bank (424) und dem Phasen/Frequenz-Detektor (412) gekoppelten Frequenz-Teiler (428) zum Ändern der Frequenz-Ausgabe (440), um die neue Frequenzausgabe zu erlangen, vor dem Vergleich mit der neuen Referenzfrequenz-Eingabe (312); einen mit einem Referenzfrequenz-Eingang (312) des Lokal-Oszillators (400) gekoppelten Referenzfrequenz-Teiler (408) zum Teilen der Referenzfrequenz-Eingabe (312), um die neue Referenzfrequenz zu erlangen; einen zwischen dem zumindest einen Mischer (358, 360) und dem Lokal-Oszillator (400) gekoppelten Lokal-Oszillator-Ausgabe-Teiler (362); dadurch gekennzeichnet, dass eine Logik-Schnittstelle (332) mit der Oszillator-Bank (424) zum Aktivieren jeweils eines der spannungsgesteuerten Oszillatoren zu einem Zeitpunkt, mit dem Frequenz-Teiler (428) zum Ermöglichen des Programmierens der neuen Frequenzausgabe, mit dem Referenzfrequenz-Teiler (408) zum Ermöglichen des Programmierens der neuen Referenzfrequenz, mit dem Lokal-Oszillator-Ausgabe-Teiler (362) zum Ermöglichen des Programmierens der dem zumindest einen Mischer (358, 360) zugeführten Frequenz, und mit der Ladungspumpe (416) zum Ermöglichen des Programmierens des von der Ladungspumpe (416) erzeugten Stroms und der Ausgabepolarität der Ladungspumpe (416) gekoppelt ist.
  2. Tuner (204) gemäß Anspruch 1, wobei die spannungsgesteuerten Oszillatoren in der Oszillator-Bank (424) überlappende Tuning-Bereiche haben, um das Erfordernis zur Rekalibrierung nach der Inbetriebnahme aufgrund von Verschiebungen in den Oszillator-Tuning-Bereichen zu beseitigen.
  3. Tuner (204) gemäß Anspruch 2, wobei die Oszillator-Bank (424) acht spannungsgesteuerte Oszillatoren aufweist, wobei jeder Oszillator einen 12%-Tuning-Bereich aufweist und 10% des gesamten Frequenzbereichs abdeckt.
  4. Tuner (204) gemäß Anspruch 3, wobei die spannungsgesteuerten Oszillatoren ungeachtet eines nominalen Rand-Toleranzbereichs von plus oder minus 6% für jeden Oszillator einen Gesamt-Frequenzbereich von 950 bis 2150 MHz abdecken.
  5. Tuner (204) gemäß Anspruch 1, wobei das Schleifenfilter (216) mittels eines Leitungsausgangs zu Off-Chip-Kondensatoren und -Widerständen implementiert ist.
DE60103021T 2000-02-04 2001-01-31 Phase-locked loop schaltung mit mehreren vcos für integrierten breitband-tuner Expired - Lifetime DE60103021T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US497717 2000-02-04
US09/497,717 US6731712B1 (en) 2000-02-04 2000-02-04 Fully integrated broadband tuner
PCT/US2001/003274 WO2001058018A2 (en) 2000-02-04 2001-01-31 Phase-locked loop having a bank of vcos for fully integrated broadband tuner

Publications (2)

Publication Number Publication Date
DE60103021D1 DE60103021D1 (de) 2004-06-03
DE60103021T2 true DE60103021T2 (de) 2005-04-07

Family

ID=23978028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60103021T Expired - Lifetime DE60103021T2 (de) 2000-02-04 2001-01-31 Phase-locked loop schaltung mit mehreren vcos für integrierten breitband-tuner

Country Status (5)

Country Link
US (2) US6731712B1 (de)
EP (1) EP1256170B1 (de)
AT (1) ATE265759T1 (de)
DE (1) DE60103021T2 (de)
WO (1) WO2001058018A2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016493A (ja) * 2000-06-30 2002-01-18 Hitachi Ltd 半導体集積回路および光伝送用送信回路
US7088981B2 (en) * 2000-11-29 2006-08-08 Broadcom Corporation Apparatus for reducing flicker noise in a mixer circuit
JP3795364B2 (ja) * 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
US6907231B2 (en) * 2002-04-15 2005-06-14 Broadcom, Corp. On-chip impedance matching power amplifier and radio applications thereof
US7119834B2 (en) * 2002-06-06 2006-10-10 Microtune (Texas) L.P. Receiver and system calibration system and method
US7551671B2 (en) * 2003-04-16 2009-06-23 General Dynamics Decision Systems, Inc. System and method for transmission of video signals using multiple channels
GB2408398B (en) * 2003-11-18 2005-11-23 Motorola Inc Calibration device for a phased locked loop synthesiser
DE102004017527B4 (de) * 2004-04-08 2007-10-31 Infineon Technologies Ag Transceiverschaltung und Verfahren zur Bereitstellung von Lokaloszillatorsignalen in einer Transceiverschaltung
US7535976B2 (en) 2004-07-30 2009-05-19 Broadcom Corporation Apparatus and method for integration of tuner functions in a digital receiver
US7154346B2 (en) * 2004-07-30 2006-12-26 Broadcom Corporation Apparatus and method to provide a local oscillator signal
JP2006229607A (ja) * 2005-02-17 2006-08-31 Fujitsu Ltd 半導体装置及び発振周波数補正方法
US7301415B2 (en) * 2005-12-12 2007-11-27 Airoha Technology Corp. Automatic frequency tuning in a phase lock loop
TWI342676B (en) * 2007-09-12 2011-05-21 Richwave Technology Corp Multi-band electronic apparatus and multi-band signal processing method
US8019564B2 (en) * 2008-01-07 2011-09-13 Qualcomm Incorporated Systems and methods for calibrating the loop bandwidth of a phase-locked loop (PLL)
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
JP5672683B2 (ja) 2009-09-29 2015-02-18 ソニー株式会社 無線伝送システム、無線通信装置
US8831073B2 (en) 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
JP5672684B2 (ja) 2009-09-29 2015-02-18 ソニー株式会社 無線伝送システム、無線通信装置、無線伝送方法
JP5585092B2 (ja) * 2009-10-22 2014-09-10 ソニー株式会社 無線伝送システム、無線通信装置
US8130047B2 (en) 2010-04-30 2012-03-06 Texas Instruments Incorporated Open loop coarse tuning for a PLL
CN102857221B (zh) * 2011-06-30 2017-07-21 中兴通讯股份有限公司 锁相环、宽带发射机及宽带发射机的载波泄露校准方法
US9083390B2 (en) * 2012-04-16 2015-07-14 Broadcom Corporation Method and apparatus for mixed-mode spectrum communication
US9024692B2 (en) 2013-03-08 2015-05-05 Qualcomm Incorporated Voltage controlled oscillator band-select fast searching using predictive searching
TWI568199B (zh) * 2015-06-18 2017-01-21 宣昶股份有限公司 衛星天線接收器及其訊號接收電路
CN108614281A (zh) * 2018-04-18 2018-10-02 安徽承鼎电子科技有限公司 一种信号源装置
US11290118B2 (en) * 2020-06-11 2022-03-29 Texas Instruments Incorporated Frequency synthesizer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843632A (ja) 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド 位相固定回路
US4446564A (en) * 1981-12-07 1984-05-01 Motorola Inc. Phase locked loop frequency synthesizer circuit and method for intercomputer communication on a local network of broadband RF modems
KR940005459A (ko) 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
JP2923910B2 (ja) 1996-08-14 1999-07-26 日本電気株式会社 超低利得電圧制御発振器
CA2207371A1 (en) * 1997-06-09 1998-12-09 Andre Gagnon Apparatus for monitoring opening of sealed containers
US5909149A (en) 1997-08-29 1999-06-01 Lucent Technologies, Inc. Multiband phase locked loop using a switched voltage controlled oscillator
DE19823103C2 (de) 1998-05-22 2002-09-26 Ericsson Telefon Ab L M Mehrfachband-Frequenzgenerierung mit einer PLL-Schaltung
JP3250796B2 (ja) 1998-05-26 2002-01-28 松下電器産業株式会社 受信機
US6483886B1 (en) * 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6211743B1 (en) * 1999-05-19 2001-04-03 Conexant Systems, Inc. Phase-locked loop having temperature-compensated bandwidth control
TW448900U (en) * 2000-05-04 2001-08-01 Nat Science Council Handle for bicycle gear change

Also Published As

Publication number Publication date
US7177382B2 (en) 2007-02-13
US20040164812A1 (en) 2004-08-26
EP1256170A2 (de) 2002-11-13
EP1256170B1 (de) 2004-04-28
WO2001058018A2 (en) 2001-08-09
WO2001058018A3 (en) 2002-05-02
DE60103021D1 (de) 2004-06-03
ATE265759T1 (de) 2004-05-15
US6731712B1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
DE60103021T2 (de) Phase-locked loop schaltung mit mehreren vcos für integrierten breitband-tuner
DE69834875T2 (de) Frequenzumsetzungsschaltung
DE69920273T2 (de) Integrierte tunerarchitektur
DE60121518T2 (de) Frequenzsynthetisierer und Multiband-Funkgerät mit einem solchen Frequenzsynthetisierer
DE69832620T2 (de) Empfänger mit mehreren Tunern
DE102014003538B4 (de) Mehrfachtuner unter Verwendung von Interpolationsteilern
DE69632040T2 (de) Tv/fm-empfänger für multimedia-anwendungen
EP0701746B1 (de) Fernsehtuner für terrestrischen empfang und satellitenempfang
DE69837070T2 (de) Zweibandfunkgerät
DE2622594A1 (de) Elektronischer rundfunkempfaenger
DE3234236A1 (de) Fernsehabstimmsystem mit einer einrichtung zur elektronischen frequenzeinstellung
DE60128904T2 (de) Persönliche kommunikationsanlage mit gps empfänger und gemeinsamer taktquelle
DE60306537T2 (de) Mehrband-empfangsoszillatorfrequenzerzeugungsschaltung
DE69914010T2 (de) Abstimmungsvorrichtung
DE102008050217A1 (de) Empfänger mit niedriger Zwischenfrequenz
DE3133547A1 (de) "eingangswaehlschaltung zur zufuehrung verschiedener oszillatorsignale zu einem vorteiler eines pll-abstimmsystems"
DE102017002909A1 (de) Vollständig anpassungsfähige Multi-Tuner-Eingangsteil-Architektur für einen Empfänger
DE69936688T2 (de) Globaler Tuner
DE102004057241A1 (de) Doppelwandlungstuner
DE102016109681A1 (de) Dynamische Auswahl einer Nieder-ZF-Einspeisungsseite
DE102005013497B4 (de) Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests
US7202916B2 (en) Television tuner and method of processing a received RF signal
DE4306578C2 (de) Verfahren und Schaltungsanordnung zum Empfang von HF-Signalen unter Verwendung eines Doppelüberlagerungsempfängers
WO2001080428A1 (de) Frequenzsynthesizer
EP1128552B1 (de) Schaltungsanordnung zur Filterung eines Hochfrequenzsignals

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL