DE60031949T2 - Gedruckte Leiterplatte und ihre Herstellung - Google Patents

Gedruckte Leiterplatte und ihre Herstellung Download PDF

Info

Publication number
DE60031949T2
DE60031949T2 DE60031949T DE60031949T DE60031949T2 DE 60031949 T2 DE60031949 T2 DE 60031949T2 DE 60031949 T DE60031949 T DE 60031949T DE 60031949 T DE60031949 T DE 60031949T DE 60031949 T2 DE60031949 T2 DE 60031949T2
Authority
DE
Germany
Prior art keywords
resin
capacitor
circuit board
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60031949T
Other languages
English (en)
Other versions
DE60031949D1 (de
Inventor
Ogaki-Kita-Kojou Yasushi Ibigawacho Ibi-gun INAGAKI
Ogaki-Kita-Kojou Motoo Ibi-gun ASAI
Ogaki-Kita-Kojou Dongdong Ibi-gun WANG
Ogaki-Kita-Kojou Hideo Ibi-gun YABASHI
Ogaki-Kita-Kojou Seiji Ibi-gun SHIRAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of DE60031949D1 publication Critical patent/DE60031949D1/de
Application granted granted Critical
Publication of DE60031949T2 publication Critical patent/DE60031949T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft eine Leiterplatte zum Montieren elektronischer Komponenten, wie etwa eines IC-Chips darauf, und ein Verfahren zur Herstellung der Leiterplatte. Die vorliegende Erfindung betrifft insbesondere eine Leiterplatte, die einen Kondensator oder ähnliches enthält, und ein Verfahren zur Herstellung der Leiterplatte.
  • Hintergrundtechnik
  • Gegenwärtig wird zum Zwecke der gleichmäßigen Zuführung elektrischer Leistung an einen IC-Chip häufig ein Chipkondensator auf die Oberfläche einer Leiterplatte montiert, die als ein Bestückungssubstrat verwendet wird.
  • Der Blindwiderstand einer Verdrahtung von dem Chipkondensator zu dem IC-Chip hängt von der Frequenz ab. Aufgrund dessen kann der Chipkondensator, selbst wenn er auf die Oberfläche der Leiterplatte montiert ist, nicht genügend Wirkung zeigen, wenn die Ansteuerfrequenz des IC-Chips zunimmt. Dies berücksichtigend schlug der Anmelder der vorliegenden Erfindung ein Verfahren vor, das als die japanische Patentanmeldung Nr. 11-248311 gekennzeichnet ist, um einen konkaven Abschnitt auf einem Kernsubstrat auszubilden, so daß dieser darin einen Chipkondensator aufnimmt. Verfahren zum Einbetten eines Kondensators in ein Substrat sind in der ungeprüften japanischen Patentanmeldungsveröffentlichung (auf die im weiteren als "Veröffentlichung" Bezug genommen werden soll) Nr. 6-326472, 7-263619, 10-256429, 11-45955, 11-126978, 11-312868 und ähnlichen offenbart.
  • Die Veröffentlichung 6-326472 offenbart ein Verfahren zum Einbetten eines Kondensators in ein Harzsubstrat, das aus Glasepoxid hergestellt ist. Mit diese Konfiguration ist es möglich, das Rauschen der Stromversorgung zu verringern und auf einen Raum zum Montieren des Chipkondensators zu verzichten, wodurch ein Isoliersubstrat klein gemacht wird. Die Veröffentlichung Nr. 7-263619 offenbart ein Verfahren zum Einbetten eines Kondensators in ein aus Keramik, Aluminiumoxid oder ähnlichem gefertigtes Substrat. Mit diesem Aufbau wird ein Kondensator zwischen eine Stromversorgungsschicht und eine Erdungsschicht geschaltet, um dadurch die Verdrahtungslänge zu verkürzen und die Verdrahtungsinduktivität zu verringern.
  • Gemäß den weiter oben genannten Veröffentlichungen Nr. 6-326472 und 7-263619 kann der Abstand von dem IC-Chip zu dem Kondensator jedoch nicht zu kurz eingestellt werden und die Verdrahtungsinduktivität kann in dem höheren Frequenzbereich des IC-Chips nicht, wie gegenwärtig gewünscht, verringert werden. Im Fall einer aus Harz gefertigten zusammengesetzten mehrschichtigen Verdrahtungsplatte findet insbesondere aufgrund des Unterschieds in dem die Wärmeausdehnungskoeffizienten eines aus Keramik gefertigten Kondensators und eines Kernsubstrats ebenso wie von Zwischenlagen-Harzisolierschichten aus Harz eine Trennung zwischen dem Anschluß des Chipkondensators und einem Durchkontaktierungsloch statt, findet eine Trennung zwischen dem Chipkondensator und den Zwischenlagen-Harzisolierschichten statt, und es treten Risse in den Zwischenlagen-Harzisolierschichten auf. Auf diese Weise konnte die zusammengesetzte mehrschichtige Verdrahtungsplatte keine hohe Zuverlässigkeit für lange Zeit realisieren.
  • Wenn andererseits gemäß der Erfindung der Veröffentlichung Nr. 11-248311 von der Position, an der ein Kondensator angeordnet ist, abgewichen wird, kann die Verbindung zwischen dem Anschluß des Kondensators und dem Durchkontaktierungsloch nicht genau hergestellt werden, und möglicherweise kann kein Strom von dem Kondensator an den IC-Chip zugeführt werden.
  • Die vorliegende Erfindung wurde entwickelt, um die weiter oben genannten Probleme zu lösen. Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Leiterplatte mit einem darin enthaltenen Kondensator und einer verbesserten Verbindungszuverlässigkeit bereitzustellen und ein Verfahren zur Herstellung der Leiterplatte bereitzustellen.
  • Die Aufgabe der Erfindung wird durch die Merkmale der Patentansprüche gelöst.
  • Offenbarung der Erfindung
  • Um das obige Ziel zu erreichen, ist eine Leiterplatte gemäß Anspruch 1, die durch eine zusammengesetzte Verdrahtungsschicht aufgebaut wird, indem abwechselnd Zwischenlagen-Harzisolierschichten und leitfähige Schaltungen in einer mehrschichtigen Weise auf ein Kernsubstrat auflaminiert werden, das einen aus Keramik bestehenden Kondensator enthält, dadurch gekennzeichnet, daß
    das Kernsubstrat, das den Kondensator enthält, aufgebaut wird, indem ein erstes Harzsubstrat, ein zweites Harzsubstrat mit einer Öffnung zum Aufnehmen des Kondensators und ein drittes Harzsubstrat in einer mehrschichtigen Weise aufgebracht werden, während Verbindungsplatten dazwischengefügt werden, wobei jedes der ersten, zweiten und dritten Harzsubstrate eine mit einem Harz imprägnierten Kern hat; die zusammengesetzte Verdrahtungsschicht auf der ersten Harzschicht einen Lotbump bzw. eine Lötperle zum Verbinden mit einem IC-Chip hat; und
    eine erste Elektrode und eine zweite Elektrode der Kondensatoren über ein Durchkontaktierungsloch, das die Zwischenlagen-Harzisolierschichten auf dem Kernsubstrat und das erste Harzsubstrat durchdringt, mit den leitfähigen Schaltungen verbunden sind.
  • Gemäß Anspruch 15 ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es mindestens die folgenden Schritte (a) bis (g) aufweist:
    • (a) Ausbilden eines Leiterkontaktfleckenabschnitts auf einem ersten Harzsubstrat, das einen mit einem Harz imprägnierten Kern hat;
    • (b) Verbinden eines aus Keramik bestehenden Kondensators mit dem Leiterkontaktfleckenabschnitt des ersten Harzsubstrats durch ein leitfähiges Bindemittel;
    • (c) Aufbringen eines dritten Harzsubstrats, das einen mit einem Harz imprägnierten Kern hat, eines zweiten Harzsubstrats, das einen mit einem Harz imprägnierten Kern hat, mit einer Öffnung zum Aufnehmen des Kondensators und des ersten Harzsubstrats in einer mehrschichtigen Weise, während Verbindungsplatten dazwischen eingefügt werden, so daß der Kondensator des ersten Harzsubstrats in der Öffnung des zweiten Harzsubstrats aufgenommen wird, und daß die Öffnung des zweiten Harzsubstrats durch das dritte Harzsubstrat verschlossen wird; und
    • (d) Erwärmen und unter Druck setzen des ersten Harzsubstrats, des zweiten Harzsubstrats und des dritten Harzsubstrats, um dadurch ein Kernsubstrat bereitzustellen;
    • (e) Ausbilden einer Zwischenlagen-Harzisolierschicht auf dem ersten Harzsubstrat;
    • (f) Ausbilden einer Öffnung in dem ersten Harzsubstrat und der Zwischenlagen-Harzisolierschicht, damit das Durchkontaktierungsloch zu dem Leiterkontaktfleckenabschnitt reicht; und
    • (g) Ausbilden leitfähiger Schaltungen auf der Zwischenlagen-Harzisolierschicht und des Durchkontaktierungslochs in der Öffnung für das Durchkontaktierungsloch.
  • Gemäß einer weiter oben vorgetragenen Leiterplatte und einem weiter oben vorgetragenen Herstellungsverfahren kann der Kondensator in dem Kernsubstrat enthalten sein, und der Ab stand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeninduktivität der Leiterplatte zu verringern. Da das Kernsubstrat ferner gebildet wird, indem Harzsubstrate in einer mehrschichtigen Weise aufgebracht werden, kann es eine ausreichende Festigkeit erzielen. Da das Kernsubstrat außerdem gleichmäßig gebildet wird, indem das erste Harzsubstrat und das dritte Harzsubstrat jeweils auf den beiden Seiten des Kernsubstrats aufgebracht werden, ist es möglich, die Zwischenlagen-Harzisolierschichten und die Leiterschaltungen auf dem Kernsubstrat geeignet auszubilden und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu senken.
  • Zwischenlagen-Harzisolierschichten sind auf dem Kernsubstrat vorgesehen, Durchkontaktierungslöcher oder Durchgangslöcher sind in den Zwischenlagen-Harzisolierschichten vorgesehen, und als leitfähige Schichten dienende Leiterschaltungen werden ausgebildet, was bedeutet, daß die Schaltung durch ein Aufbauverfahren ausgebildet wird. Als das Aufbauverfahren kann ein halbadditives oder ein vollständig additives Verfahren verwendet werden.
  • Vorzugsweise wird eine Lücke mit einem Harz gefüllt. Durch Beseitigen der Lücke zwischen dem Kondensator und dem Kernsubstrat verhält sich der in dem Kernsubstrat enthaltene Kondensator weniger frequenzabhängig. Selbst wenn eine von dem Kondensator verursachte (mechanische) Belastung auftritt, kann die Belastung durch die Harzfüllung gemildert werden. Auch kann das Harz den Kondensator vorteilhafterweise an das Kernsubstrat binden und die Migration verhindern.
  • Gemäß einem ersten Aspekt hat jede der Verbindungsplatten einen Kern, der mit einem wärmeaushärtenden Harz imprägniert ist. Dadurch kann das Kernsubstrat eine hohe Festigkeit erreichen.
  • Gemäß einem weiteren Aspekt hat jedes der ersten, zweiten und dritten Harzsubstrate einen mit einem Harz impräg nierten Kern. Dadurch kann das Kernsubstrat eine hohe Festigkeit erreichen.
  • Gemäß noch einem weiteren Aspekt sind in dem Kernsubstrat mehrere Kondensatoren enthalten. Dadurch ist es möglich, die Kondensatoren hoch zu integrieren.
  • Gemäß einem weiteren Aspekt sind auf dem zweiten Harzsubstrat Leiterschaltungen ausgebildet. Dadurch ist es möglich, die Verdrahtungsdichte auf dem Substrat zu erhöhen und die Anzahl von Zwischenlagen-Harzisolierschichten zu verringern.
  • Gemäß einem weiteren Aspekt ist der Kondensator in dem Substrat enthalten, und gleichzeitig wird ein Kondensator auf der Oberfläche der Leiterplatte bereitgestellt. Da der Kondensator in der Leiterplatte enthalten ist, wird der Abstand zwischen dem IC-Chip und dem Kondensator verkürzt, die Schleifeninduktivität wird verringert und der Strom kann augenblicklich zugeführt werden. Da der Kondensator auch auf der Oberfläche der Leiterplatte bereitgestellt wird, kann ein Massenspeicherkondensator angebracht werden, und an den IC-Chip kann ohne weiteres ein hoher Strom zugeführt werden.
  • Gemäß einem weiteren Aspekt ist die Kapazität des Kondensators auf der Oberfläche gleich oder höher als die eines Kondensators auf einer inneren Schicht. Dadurch ist es möglich, den gewünschten Betrieb des IC-Chips sicherzustellen, ohne daß es in einem hohen Frequenzbereich an der Stromversorgung fehlt.
  • Gemäß einem weiteren Aspekt ist die Induktivität des Kondensators auf der Oberfläche gleich oder höher als die des Kondensators auf einer inneren Schicht. Dadurch ist es möglich, den gewünschten Betrieb des IC-Chips sicherzustellen, ohne daß es in einem hohen Frequenzbereich an der Stromversorgung fehlt.
  • Gemäß einem weiteren Aspekt wird die Elektrode des Chipkondensators, auf welcher die Metallschicht ausgebildet ist, unter Verwendung eines metallisierten Durchkontaktierungslochs elektrisch anschließbar ausgebildet. Hier wird die Elektrode des Chipkondensators durch Metallisieren ausgebildet und hat auf ihrer Oberfläche unregelmäßige Abschnitte. Die Oberfläche des Chipkondensators wird jedoch durch die Metallschicht geglättet und es findet, selbst wenn ein Wärmezyklustest durchgeführt wird, keine Trennung der Elektrode, der Verbindungsplatten oder ähnlichem statt.
  • Die Metallschicht der Elektrode des Kondensators ist bevorzugt aus einem Metall gefertigt, das aus Kupfer, Nickel und Edelmetall ausgewählt wird. Dies liegt daran, daß eine aus Zinn oder Zink hergestellte Schicht dazu neigt, die Migration in den in dem Substrat enthaltenen Kondensator hervorzurufen. Aus diesem Grund kann die Metallschicht auch das Auftreten der Migration verhindern.
  • Ferner kann die Oberfläche des Chipkondensators aufgerauht werden. Dadurch ist das Haftvermögen zwischen dem aus Keramik gefertigten Chipkondensator und der Verbindungsschicht, den aus Harz gefertigten Zwischenlagen-Harzisolierschichten hoch, und selbst wenn ein Wärmezyklustest durchgeführt wird, findet keine Trennung der Verbindungsschichten und der Zwischenlagen-Harzisolierschichten an den Grenzflächen statt.
  • Gemäß einem weiteren Aspekt liegt zumindest ein Teil einer Beschichtungslage der Elektrode des in der Leiterplatte enthaltenen Kondensators frei und ist in der Leiterplatte enthaltenen, um die von der Beschichtungslage freiliegende Elektrode elektrisch anschließbar zu machen. In diesem Fall besteht das von der Beschichtungslage freiliegende Metall vorzugsweise hauptsächlich aus Kupfer. Der Grund dafür ist, daß der Verbindungswiderstand verringert werden kann.
  • Gemäß einem weiteren Aspekt wird ein Chipkondensator mit Elektroden verwendet, die innerhalb seines Außenrands ausgebildet sind. Dadurch kann, selbst wenn durch das Durchkon taktierungsloch der Durchgang hergestellt wird, eine große externe Elektrode bereitgestellt werden, und der zulässige Ausrichtungsbereich wird erweitert, so daß ein Verbindungsfehler ausgeschlossen werden kann.
  • Gemäß einem weiteren Aspekt wird ein Kondensator, dessen Elektroden in einer Matrix ausgebildet sind, verwendet. Dadurch kann in dem Kernsubstrat ein großer Chipkondensator aufgenommen werden. Entsprechend kann die Kapazität vergrößert werden, und elektrische Probleme können daher gelöst werden. Außerdem verformt sich die Leiterplatte nicht so leicht, selbst wenn die Leiterplatte verschiedene Wärmeverläufe durchläuft.
  • Gemäß einem weiteren Aspekt können für die Bereitstellung vieler Kondensatoren mehrere Chipkondensatoren verbunden werden, um als der Kondensator verwendet zu werden. Dadurch ist es möglich, die Kapazität geeignet einzustellen und den IC-Chip geeignet zu betreiben.
  • Gemäß einem weiteren Aspekt wird der Wärmeausdehnungskoeffizient des isolierenden Bindemittels niedriger als der der aufnehmenden Schicht eingestellt, d.h. näher an dem des aus Keramik gefertigten Kondensators eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat und dem Kondensator eine innere (mechanische) Belastung auftritt, treten dadurch in einem Wärmezyklustest weniger Risse, Trennungen und ähnliches in dem Kernsubstrat auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen.
  • Um die weiter oben erwähnte Aufgabe zu lösen, ist eine weitere Ausführungsform eine Leiterplatte, die gebildet wird, indem Harzisolierschichten und Leiterschaltungen in einer mehrschichtigen Weise auf ein Kernsubstrat aufgebracht werden, die technisch dadurch gekennzeichnet ist, daß:
    das Kernsubstrat gebildet wird, indem mehrere Harzsubstrate miteinander verbunden werden, wobei die Leiterschaltungen auf den mehreren Harzsubstraten ausgebildet werden; und
    ein Kondensator in dem Kernsubstrat enthalten ist.
  • Eine weitere Ausführungsform ist eine Leiterplatte, die durch Bereitstellen von Harzisolierschichten und Leiterschaltungen auf einem Kernsubstrat in einer mehrschichtigen Weise gebildet wird, die technisch dadurch gekennzeichnet ist, daß:
    das Kernsubstrat gebildet wird, indem mehrere Harzsubstrate miteinander verbunden werden, wobei die Leiterschaltungen auf den mehreren Harzsubstraten ausgebildet werden; und
    ein Kondensator in einem in dem Kernsubstrat ausgebildeten konkaven Abschnitt enthalten ist.
  • Gemäß einem weiteren Aspekt kann der Kondensator in dem Kernsubstrat enthalten sein, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Dadurch ist es möglich, die Schleifeninduktivität der Leiterplatte zu verringern. Da das Kernsubstrat außerdem gebildet wird, indem mehrere Harzsubstrate, auf denen die Leiterschaltungen bereitgestellt werden, in einer mehrschichtigen Weise ausgebildet werden, wird die Verdrahtungsdichte des Kernsubstrats erhöht, und die Anzahl von Zwischenlagen-Harzisolierschichten kann verringert werden.
  • Zwischenlagen-Harzisolierschichten sind auf dem Kernsubstrat vorgesehen, Durchkontaktierungslöcher oder Durchgangslöcher sind in den Zwischenlagen-Harzisolierschichten vorgesehen, und als Leitungsschichten dienende Leiterschaltungen werden ausgebildet, was eine durch ein Aufbauverfahren ausgebildete Schaltung bedeutet. Als das Aufbauverfahren kann ein halbadditives oder ein vollständig additives Verfahren verwendet werden.
  • Vorzugsweise wird eine Lücke mit einem Harz gefüllt. Durch Beseitigen der Lücke zwischen dem Kondensator und dem Kernsubstrat verhält sich der in dem Kernsubstrat enthaltene Kondensator weniger frequenzabhängig. Selbst wenn eine von dem Kondensator verursachte Belastung auftritt, kann die Belastung durch die Harzfüllung gemildert werden. Auch kann das Harz den Kondensator vorteilhafterweise an das Kernsubstrat binden und die Migration verhindern.
  • Gemäß einem weiteren Aspekt werden mehrere Harzsubstrate mit zwischen ihnen eingefügten Verbindungsplatten miteinander verbunden. Dadurch ist es möglich, Harzsubstrate fest miteinander zu verbinden.
  • Gemäß einem weiteren Aspekt hat jede der Verbindungsplatten einen Kern, der mit einem wärmeaushärtenden Harz imprägniert ist. Dadurch kann das Kernsubstrat eine hohe Festigkeit erreichen.
  • Gemäß einem weiteren Aspekt hat jedes der Harzsubstrate einen Kern, der mit einem Harz imprägniert ist. Dadurch kann das Kernsubstrat eine hohe Festigkeit erreichen.
  • Gemäß einem weiteren Aspekt sind in dem Kernsubstrat mehrere Kondensatoren enthalten. Dadurch ist es möglich, die Kondensatoren hoch zu integrieren.
  • Gemäß einem weiteren Aspekt ist der Kondensator in dem Substrat enthalten, und gleichzeitig wird ein Kondensator auf der Oberfläche der Leiterplatte bereitgestellt. Da der Kondensator in der Leiterplatte enthalten ist, wird der Abstand zwischen dem IC-Chip und dem Kondensator verkürzt, die Schleifeninduktivität wird verringert und der Strom kann augenblicklich zugeführt werden. Da der Kondensator auch auf der Oberfläche der Leiterplatte bereitgestellt wird, kann ein Massenspeicherkondensator angebracht werden, und an den IC-Chip kann ohne weiteres ein hoher Strom zugeführt werden.
  • Gemäß einem weiteren Aspekt ist die Kapazität des Kondensators auf der Oberfläche gleich oder höher als die eines Kondensators auf einer inneren Schicht. Dadurch ist es möglich, den gewünschten Betrieb des IC-Chips sicherzustellen, ohne daß es in einem hohen Frequenzbereich an der Stromversorgung fehlt.
  • Gemäß einem weiteren Aspekt ist die Induktivität des Kondensators auf der Oberfläche gleich oder höher als die des Chipkondensators auf einer inneren Schicht. Dadurch ist es möglich, den gewünschten Betrieb des IC-Chips sicherzustellen, ohne daß es in einem hohen Frequenzbereich an der Stromversorgung fehlt.
  • Gemäß einem weiteren Aspekt wird die Elektrode des Chipkondensators, auf welcher die Metallschicht ausgebildet ist, unter Verwendung eines metallisierten Durchkontaktierungslochs elektrisch anschließbar ausgebildet. Hier wird die Elektrode des Chipkondensators durch Metallisieren ausgebildet und hat auf ihrer Oberfläche unregelmäßige Abschnitte. Da die Oberfläche des Chipkondensators jedoch durch die Metallschicht geglättet wird und das Durchkontaktierungsloch ausgebildet wird, bleibt kein Harzrest übrig, wenn ein Durchgangsloch in dem auf die Elektrode beschichteten Harz ausgebildet wird, und die Zuverlässigkeit der Verbindung zwischen dem Durchkontaktierungsloch und der Elektrode kann verbessert werden. Da das Durchkontaktierungsloch ferner durch Metallisieren der Elektrode mit einem darauf ausgebildeten metallisierten Element ausgebildet wird, sind die Verbindungseigenschaften zwischen der Elektrode und dem Durchkontaktierungsloch gut und es findet, selbst wenn ein Wärmezyklustest durchgeführt wird, keine Trennung zwischen der Elektrode und dem Durchkontaktierungsloch statt.
  • Die Metallschicht der Elektrode des Kondensators ist bevorzugt aus einem Metall gefertigt, das aus Kupfer, Nickel und Edelmetall ausgewählt wird. Dies liegt daran, daß eine aus Zinn oder Zink hergestellte Schicht dazu neigt, die Migration in den in dem Substrat enthaltenen Kondensator hervorzurufen. Aus diesem Grund kann die Metallschicht auch das Auftreten der Migration verhindern.
  • Ferner kann die Oberfläche des Chipkondensators aufgerauht werden. Dadurch ist das Haftvermögen zwischen dem aus Keramik gefertigten Chipkondensator und der Verbindungsschicht, den aus Harz gefertigten Zwischenlagen-Harzisolierschichten hoch, und selbst wenn ein Wärmezyklustest durchgeführt wird, findet keine Trennung der Verbindungsschichten und der Zwischenlagen-Harzisolierschichten an den Grenzflächen statt.
  • Gemäß einem weiteren Aspekt liegt zumindest ein Teil einer Beschichtungslage der Elektrode des in der Leiterplatte enthaltenen Kondensators frei und ist in der Leiterplatte enthaltenen, um die von der Beschichtungslage freiliegende Elektrode elektrisch anschließbar zu machen. In diesem Fall besteht das von der Beschichtungslage freiliegende Metall vorzugsweise hauptsächlich aus Kupfer. Der Grund dafür ist, daß gute Verbindungseigenschaften sichergestellt werden können und der Verbindungswiderstand sogar verringert werden kann, wenn auf dem freiliegenden Metall durch Metallisieren eine Metallschicht ausgebildet wird.
  • Gemäß einem weiteren Aspekt wird ein Chipkondensator mit Elektroden verwendet, die innerhalb seines Außenrands ausgebildet sind. Dadurch kann, selbst wenn durch das Durchkontaktierungsloch der Durchgang hergestellt wird, eine große externe Elektrode bereitgestellt werden, und der zulässige Ausrichtungsbereich wird erweitert, so daß ein Verbindungsfehler ausgeschlossen werden kann.
  • Gemäß einem weiteren Aspekt wird ein Kondensator, dessen Elektroden in einer Matrix ausgebildet sind, verwendet. Dadurch kann in dem Kernsubstrat ein großer Chipkondensator aufgenommen werden. Entsprechend kann die Kapazität vergrößert werden, und elektrische Probleme können daher gelöst werden. Außerdem verformt sich die Leiterplatte nicht so leicht, selbst wenn die Leiterplatte verschiedene Wärmeverläufe durchläuft.
  • Gemäß Anspruch 31 können für die Bereitstellung vieler Kondensatoren mehrere Chipkondensatoren verbunden werden, um als der Kondensator verwendet zu werden. Dadurch ist es möglich, die Kapazität geeignet einzustellen und den IC-Chip geeignet zu betreiben.
  • Gemäß einem weiteren Aspekt wird der Wärmeausdehnungskoeffizient des isolierenden Bindemittels niedriger als der des Kernsubstrats eingestellt, d.h. näher an dem des aus Keramik gefertigten Kondensators eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat und dem Kondensator eine innere Belastung auftritt, treten dadurch in einem Wärmezyklustest weniger Risse, Trennungen und ähnliches in dem Kernsubstrat auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen.
  • Gemäß einem weiteren Aspekt ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es mindestens die folgenden Schritte (a) bis (e) aufweist:
    • (a) Ausbilden von Leiterschaltungen auf mehreren Harzsubstraten;
    • (b) Aufbringen mehrerer der Harzsubstrate in einer mehrschichtigen Weise durch Verbindungsplatten;
    • (c) Miteinanderverbinden der Harzsubstrate durch die Verbindungsplatten, um dadurch ein Kernsubstrat bereitzustellen;
    • (d) Ausbilden eines konkaven Abschnitts in dem Kernsubstrat; und
    • (e) Aufnehmen eines Kondensators in dem konkaven Abschnitt.
  • Gemäß einem weiteren Aspekt weist ein Herstellungsverfahren für eine Leiterplatte mindestens die folgenden Schritte (a) bis (e) auf:
    • (a) Ausbilden eines Harzsubstrats mit einem Durchgangsloch, das eine Leiterschaltung auf einer Oberfläche aufgebracht hat;
    • (b) Ausbilden eines Harzsubstrats ohne ein Durchgangsloch, das eine Leiterschaltung auf einer Oberfläche aufgebracht hat;
    • (c) Bereitstellen des Harzsubstrats mit dem Durchgangsloch und des Harzsubstrats ohne das Durchgangsloch in einer mehrschichtigen Weise durch eine Verbindungsschicht;
    • (d) Miteinanderverbinden der Harzsubstrate durch die Verbindungsplatte, um dadurch ein Kernsubstrat bereitzustellen; und
    • (e) Aufnehmen eines Kondensators in dem konkaven Abschnitt.
  • Gemäß einem weiteren Aspekt kann der Kondensator in dem Kernsubstrat enthalten sein, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeninduktivität der Leiterplatte zu verringern. Da das Kernsubstrat außerdem gebildet wird, indem mehrere Harzsubstrate, auf denen Leiterschaltungen ausgebildet werden, in einer mehrschichtigen Weise bereitgestellt werden, wird die Verdrahtungsdichte in dem Kernsubstrat erhöht, und die Anzahl von Zwischenlagen-Harzisolierschichten kann verringert werden.
  • Um das obige Ziel zu erreichen, ist eine Leiterplatte gemäß Anspruch 35, die durch abwechselndes Aufbringen von Zwischenlagen-Harzisolierschichten und Leiterschaltungen auf einem Kernsubstrat in einer mehrschichtigen Weise gebildet wird, dadurch gekennzeichnet, daß
    das Kernsubstrat, das den Kondensator enthält, gebildet wird, indem ein erstes Harzsubstrat, ein zweites Harzsubstrat mit einer Öffnung zum Aufnehmen des Kondensators und ein drittes Harzsubstrat in einer mehrschichtigen Weise aufgebracht werden, während Verbindungsplatten dazwischengefügt werden; und
    auf beiden Seiten des Kernsubstrats Durchkontaktierungslöcher vorgesehen werden, die mit einem Anschluß des Kondensators verbunden werden.
  • Gemäß einer Leiterplatte einer weiteren Ausführungsform kann der Kondensator in dem Kernsubstrat enthalten sein, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeninduktivität der Leiterplatte zu verringern. Da das Kernsubstrat ferner gebildet wird, indem Harzsubstrate in einer mehrschichtigen Weise aufgebracht werden, kann es eine ausreichende Festigkeit erreichen. Da das Kernsubstrat außerdem gleichmäßig gebildet wird, indem das erste Harzsubstrat und das dritte Harzsubstrat jeweils auf beiden Seiten des Kernsubstrats aufgebracht werden, ist es möglich, in geeigneter Weise Zwischenlagen-Harzisolierschichten und Leiterschaltungen auf dem Kernsubstrat auszubilden und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu verringern. Da die Durchkontaktierungslöcher ferner auf beiden Seiten des Kernsubstrats vorgesehen sind, ist es möglich, den IC-Chip mit dem Kondensator und ein äußeres Anschlußsubstrat mit dem Kondensator mit kürzesten Abständen zu verbinden, und es ist möglich, kurzzeitig von dem äußeren Anschlußsubstrat, einen hohen Strom an den IC-Chip zuzuführen.
  • Zwischenlagen-Harzisolierschichten sind auf dem Kernsubstrat vorgesehen, Durchkontaktierungslöcher oder Durchgangslöcher sind in den Zwischenlagen-Harzisolierschichten vorgesehen, und als leitfähige Schichten dienende Leiterschaltungen werden ausgebildet, was bedeutet, daß die Schaltung durch ein Aufbauverfahren ausgebildet wird. Als das Aufbauverfahren kann ein halbadditives oder ein vollständig additives Verfahren verwendet werden.
  • Ferner ist es durch Anordnen der Anschlußverdrahtungen möglich, Verdrahtungen unter dem Kondensator bereitzustellen. Als Ergebnis nimmt der Freiheitsgrad für Verdrahtungen zu, wo durch es ermöglicht wird, eine hohe Dichte zu realisieren und die Größe der Leiterplatte klein zu machen.
  • Vorzugsweise wird zwischen den Kondensator und das Substrat ein Harz gefüllt. Durch Beseitigen der Lücke zwischen dem Kondensator und dem Substrat verhält sich der in dem Kernsubstrat enthaltene Kondensator weniger frequenzabhängig. Selbst wenn eine von dem Kondensator verursachte Belastung auftritt, kann die Belastung durch die Harzfüllung gemildert werden. Auch kann das Harz den Kondensator vorteilhafterweise an das Kernsubstrat binden und die Migration verhindern.
  • Gemäß einem weiteren Aspekt hat jede der Verbindungsplatten einen Kern, der mit einem wärmeaushärtenden Harz imprägniert ist. Dadurch kann das Kernsubstrat eine hohe Festigkeit erreichen.
  • Gemäß einem weiteren Aspekt hat jedes der ersten, zweiten und dritten Substrate einen mit Harz imprägnierten Kern. Dadurch kann das Kernsubstrat eine hohe Festigkeit erreichen. Zum Beispiel kann ein Kern, der mit einem Verstärkungsmaterial, wie etwa Glasepoxid oder Glasphenol imprägniert ist, verwendet werden.
  • Da in dem Kernsubstrat mehrere Kondensatoren enthalten sind, ist es gemäß einem weiteren Aspekt möglich, die Kondensatoren hoch zu integrieren. Es ist daher möglich, mehr Kapazität sicherzustellen.
  • Gemäß einem weiteren Aspekt sind auf dem zweiten Harzsubstrat Leiterschaltungen ausgebildet. Dadurch ist es möglich, die Verdrahtungsdichte auf dem Substrat zu erhöhen und die Anzahl von Zwischenlagen-Harzisolierschichten zu verringern.
  • Gemäß einem weiteren Aspekt ist der Kondensator in dem Substrat enthalten, und gleichzeitig wird ein Kondensator auf der Oberfläche der Leiterplatte bereitgestellt. Da der Kondensator in der Leiterplatte enthalten ist, wird der Abstand zwischen dem IC-Chip und dem Kondensator verkürzt, die Schleifen induktivität wird verringert und der Strom kann augenblicklich zugeführt werden. Da der Kondensator auch auf der Oberfläche der Leiterplatte bereitgestellt wird, kann ein Massenspeicherkondensator angebracht werden, und an den IC-Chip kann ohne weiteres ein hoher Strom zugeführt werden.
  • Gemäß einem weiteren Aspekt ist die Kapazität des Kondensators auf der Oberfläche gleich oder höher als die eines Kondensators auf einer inneren Schicht. Dadurch ist es möglich, den gewünschten Betrieb des IC-Chips sicherzustellen, ohne daß es in einem hohen Frequenzbereich an der Stromversorgung fehlt.
  • Gemäß einem weiteren Aspekt ist die Induktivität des Kondensators auf der Oberfläche gleich oder höher als die des Kondensators auf einer inneren Schicht. Dadurch ist es möglich, den gewünschten Betrieb des IC-Chips sicherzustellen, ohne daß es in einem hohen Frequenzbereich an der Stromversorgung fehlt.
  • Gemäß einem weiteren Aspekt wird die Elektrode des Chipkondensators, auf welcher die Metallschicht ausgebildet ist, unter Verwendung eines metallisierten Durchkontaktierungslochs elektrisch anschließbar ausgebildet. Hier wird die Elektrode des Chipkondensators durch Metallisieren ausgebildet und hat auf ihrer Oberfläche unregelmäßige Abschnitte. Da die Oberfläche des Chipkondensators jedoch durch die Metallschicht geglättet wird und das Durchkontaktierungsloch ausgebildet wird, bleibt kein Harzrest übrig, wenn ein Durchgangsloch in dem auf die Elektrode beschichteten Harz ausgebildet wird, und die Zuverlässigkeit der Verbindung zwischen dem Durchkontaktierungsloch und der Elektrode kann verbessert werden. Da das Durchkontaktierungsloch ferner durch Metallisieren der Elektrode mit einem darauf ausgebildeten metallisierten Element ausgebildet wird, sind die Verbindungseigenschaften zwischen der Elektrode und dem Durchkontaktierungsloch gut und es findet, selbst wenn ein Wärmezyklustest durchgeführt wird, keine Trennung zwischen der Elektrode und dem Durchkontaktierungsloch statt.
  • Die Metallschicht der Elektrode des Kondensators ist bevorzugt aus einem Metall gefertigt, das aus Kupfer, Nickel und Edelmetall ausgewählt wird. Dies liegt daran, daß eine aus Zinn oder Zink hergestellte Schicht dazu neigt, die Migration in den in dem Substrat enthaltenen Kondensator hervorzurufen. Aus diesem Grund kann die Metallschicht auch das Auftreten der Migration verhindern.
  • Ferner kann die Oberfläche des Chipkondensators aufgerauht werden. Dadurch kann das Haftvermögen zwischen dem aus Keramik gefertigten Chipkondensator und der Verbindungsschicht, den aus Harz gefertigten Zwischenlagen-Harzisolierschichten hoch gemacht werden, und, selbst wenn ein Wärmezyklustest durchgeführt wird, findet keine Trennung der Verbindungsschichten und der Zwischenlagen-Harzisolierschichten an den Grenzflächen statt.
  • Gemäß einem weiteren Aspekt liegt zumindest ein Teil einer Beschichtungslage der Elektrode des in der Leiterplatte enthaltenen Kondensators frei und ist in der Leiterplatte enthaltenen, um die von der Beschichtungslage freiliegende Elektrode elektrisch anschließbar zu machen. In diesem Fall besteht das von der Beschichtungslage freiliegende Metall vorzugsweise hauptsächlich aus Kupfer. Der Grund dafür ist, daß gute Verbindungseigenschaften sichergestellt werden können und der Verbindungswiderstand sogar verringert werden kann, wenn auf dem freiliegenden Metall durch Metallisieren eine Metallschicht ausgebildet wird.
  • Gemäß einem weiteren Aspekt wird ein Chipkondensator mit Elektroden verwendet, die innerhalb seines Außenrands ausgebildet sind. Dadurch kann, selbst wenn durch das Durchkontaktierungsloch der Durchgang hergestellt wird, eine große externe Elektrode bereitgestellt werden, und der zulässige Aus richtungsbereich wird erweitert, so daß ein Verbindungsfehler ausgeschlossen werden kann.
  • Gemäß einem weiteren Aspekt wird ein Kondensator, dessen Elektroden in einer Matrix ausgebildet sind, verwendet. Dadurch kann in dem Kernsubstrat ein großer Chipkondensator aufgenommen werden. Entsprechend kann die Kapazität vergrößert werden, und elektrische Probleme können daher gelöst werden. Außerdem verformt sich die Leiterplatte nicht so leicht, selbst wenn die Leiterplatte verschiedene Wärmeverläufe durchläuft.
  • Gemäß einem weiteren Aspekt können für die Bereitstellung vieler Kondensatoren mehrere Chipkondensatoren verbunden werden, um als der Kondensator verwendet zu werden. Dadurch ist es möglich, die Kapazität geeignet einzustellen und den IC-Chip geeignet zu betreiben.
  • Gemäß einem weiteren Aspekt wird der Wärmeausdehnungskoeffizient des isolierenden Bindemittels niedriger als der der aufnehmenden Schicht eingestellt, d.h. näher an dem des aus Keramik gefertigten Kondensators eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat und dem Kondensator eine innere Belastung auftritt, treten dadurch in einem Wärmezyklustest weniger Risse, Trennungen und ähnliches in dem Kernsubstrat auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen.
  • Gemäß einem weiteren Aspekt ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es mindestens die folgenden Schritte (a) bis (d) aufweist:
    • (a) Anbringen eines Kondensators an einem ersten Harzsubstrat durch ein Verbindungsmaterial;
    • (b) Aufbringen eines dritten Harzsubstrats, eines zweiten Harzsubstrats mit einer Öffnung zum Aufnehmen des Kondensators und eines ersten Harzsubstrats in einer mehrschichtigen Weise, so daß der Kondensator des ersten Harzsubstrats in der Öffnung des zweiten Substrats aufgenommen wird und die Öffnung des zweiten Harzsubstrats durch das dritte Harzsubstrat geschlossen wird, wodurch ein Kernsubstrat gebildet wird;
    • (c) Anwenden eines Lasers und Ausbilden einer Durchkontaktierungslochöffnung, die sich bis zu dem Kondensator in dem Kernsubstrat erstreckt;
    • (d) Ausbilden eines Durchkontaktierungslochs in der Durchkontaktierungslochöffnung.
  • Gemäß einem weiteren Aspekt kann der Kondensator in dem Kernsubstrat aufgenommen werden, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeninduktivität der Leiterplatte zu verringern.
  • Gemäß einem weiteren Aspekt ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es mindestens die folgenden Schritte (a) bis (f) aufweist:
    • (a) Ausbilden einer Öffnung zum Bilden eines Durchkontaktierungslochs in einer Metallschicht auf einer Seite eines ersten Harzsubstrats;
    • (b) Anbringen eines Kondensators an einer nicht mit Metallschicht ausgebildeten Oberfläche des ersten Harzsubstrats durch ein Verbindungsmaterial;
    • (c) Aufbringen eines dritten Harzsubstrats, eines zweiten Harzsubstrats mit einer Öffnung zum Aufnehmen des Kondensators und des ersten Harzsubstrats in einer mehrschichtigen Weise durch Dazwischenfügen von Verbindungsplatten, so daß der Kondensator des ersten Harzsubstrats in der Öffnung des zweiten Harzsubstrats aufgenommen wird und die Öffnung des zweiten Harzsubstrats durch das dritte Harzsubstrat geschlossen wird;
    • (d) Erwärmen und unter Druck setzen des ersten Harzsubstrats, des zweiten Harzsubstrats und des dritten Harzsubstrats, um dadurch ein Kernsubstrat bereitzustellen;
    • (e) Anwenden eines Lasers auf die in der Metallschicht des ersten Harzsubstrats gebildete Öffnung zum Bilden eines Durchkontaktierungslochs und Ausbilden einer Durchkontaktierungslochöffnung, die sich zu dem Kondensator erstreckt; und
    • (f) Ausbilden eines Durchkontaktierungslochs in der Durchkontaktierungslochöffnung.
  • Gemäß einem weiteren Aspekt kann der Kondensator in dem Kernsubstrat aufgenommen werden, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeinduktivität der Leiterplatte zu verringern. Außerdem wird in der Metallschicht des ersten Harzsubstrats mit der auf einer Seite davon ausgebildeten Metallschicht durch Ätzen oder ähnliches eine Öffnung bereitgestellt. Durch Anwenden eines Lasers auf die Position der Öffnung wird die der Öffnung freiliegende Harzisolierschicht entfernt, und eine Öffnung für ein Durchkontaktierungsloch wird bereitgestellt. Als ein Ergebnis hängt der Öffnungsdurchmesser des Durchkontaktierungslochs von dem Öffnungsdurchmesser der Metallschicht ab, so daß es möglich ist, das Durchkontaktierungsloch derart auszubilden, daß es einen geeigneten Öffnungsdurchmesser hat. Ebenso hängt die Positionsgenauigkeit des Durchkontaktierungslochs von der Öffnungsposition der Metallschicht ab. Daher ist es, selbst wenn die Positionsgenauigkeit der Laseranwendung gering ist, möglich, das Durchkontaktierungsloch an einer geeigneten Position zu machen.
  • Gemäß einem weiteren Aspekt ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es mindestens die folgenden Schritte (a) bis (f) aufweist:
    • (a) Ausbilden von Öffnungen zum Bilden von Durchkontaktierungslöchern in Metallschichten eines ersten Harzsubstrats und eines dritten Harzsubstrats, wobei die Metallschichten jeweils auf einer Seite des ersten Harzsubstrats und des dritten Harzsubstrats verbunden werden;
    • (b) Anbringen eines Kondensators an einer nicht mit Metallschicht ausgebildeten Oberfläche des ersten Harzsubstrats durch ein Verbindungsmaterial;
    • (c) Aufbringen des dritten Harzsubstrats, eines zweiten Harzsubstrats mit einer Öffnung zum Aufnehmen des Kondensators und des ersten Harzsubstrats in einer mehrschichtigen Weise durch Aufbringen einer Verbindungsplatte auf der nicht mit einer Metallschicht ausgebildeten Oberfläche, so daß der Kondensator des ersten Harzsubstrats in der Öffnung des zweiten Harzsubstrats aufgenommen wird und die Öffnung des zweiten Harzsubstrats durch das dritte Harzsubstrat geschlossen wird;
    • (d) Erwärmen und unter Druck setzen des ersten Harzsubstrats, des zweiten Harzsubstrats und des dritten Harzsubstrats, um dadurch ein Kernsubstrat bereitzustellen;
    • (e) Anwenden eines Lasers auf die in dem ersten Harzsubstrat und dem dritten Harzsubstrat gebildeten Öffnungen zum Bilden eines Durchkontaktierungslochs und Ausbilden einer Durchkontaktierungslochöffnung, die sich zu dem Kondensator erstreckt; und
    • (f) Ausbilden eines Durchkontaktierungslochs in der Durchkontaktierungslochöffnung.
  • Gemäß einem weiteren Aspekt kann der Kondensator in dem Kernsubstrat aufgenommen werden, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeinduktivität der Leiterplatte zu verringern. Außerdem werden in den Metallschichten des ersten und des dritten Harzsubstrats, die jeweils auf einer ihrer Seiten die Metallschicht ausgebildeten haben, durch Ätzen oder ähnliches Öffnungen bereitgestellt. Durch Anwenden eines Lasers auf die Position der Öffnung wird die von der Öffnung freiliegende Harzisolierschicht entfernt, und eine Öffnung für ein Durchkontaktierungsloch wird bereitgestellt. Als ein Ergebnis hängt der Öffnungsdurchmesser des Durchkontaktierungslochs von dem Öffnungsdurchmesser der Metallschicht ab, so daß es möglich ist, das Durchkontaktierungsloch derart auszubilden, daß es einen geeigneten Öffnungsdurchmesser hat. Ebenso hängt die Positionsgenauigkeit des Durchkontaktierungslochs von der Öffnungsposition der Metallschicht ab. Daher ist es, selbst wenn die Positionsgenauigkeit der Laseranwendung gering ist, möglich, das Durchkontaktierungsloch an einer geeigneten Position zu machen.
  • Da das Kernsubstrat ferner gebildet wird, indem Harzsubstrate in einer mehrschichtigen weise bereitgestellt werden, kann es eine ausreichende Festigkeit erreichen. Da das Kernsubstrat gleichmäßig bereitgestellt wird, indem das erste Harzsubstrat und das dritte Harzsubstrat jeweils auf beiden Seiten des Kernsubstrats aufgebracht werden, ist es möglich, in geeigneter Weise Zwischenlagen-Harzisolierschichten und Leiterschaltungen auf dem Kernsubstrat auszubilden und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu verringern. Da die Durchkontaktierungslöcher ferner auf beiden Seiten des Kernsubstrats vorgesehen sind, ist es möglich, den IC-Chip mit dem Kondensator und ein äußeres Anschlußsubstrat mit dem Kondensator mit kürzesten Abständen zu verbinden, und es ist möglich, kurzzeitig von dem äußeren Anschlußsubstrat, einen hohen Strom an den IC-Chip zuzuführen.
  • Gemäß einem weiteren Aspekt ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es mindestens die folgenden Schritte (a) bis (g) aufweist:
    • (a) Ausbilden von Durchgangslochbildungsöffnungen in Metallschichten eines ersten Harzsubstrats und eines dritten Harzsubstrats, wobei die Metallschichten jeweils mit einer Seite des ersten Harzsubstrats und des dritten Harzsubstrats verbunden werden;
    • (b) Anbringen eines Kondensators an einer nicht mit Metallschicht ausgebildeten Oberfläche des ersten Harzsubstrats durch ein Verbindungsmaterial;
    • (c) Aufbringen des dritten Harzsubstrats, eines zweiten Harzsubstrats mit einer Öffnung zum Aufnehmen des Kondensators und des dritten Harzsubstrats in einer mehrschichtigen Weise durch Aufbringen einer Verbindungsplatte auf der nicht mit einer Metallschicht ausgebildeten Oberfläche, so daß der Kondensator des ersten Harzsubstrats in der Öffnung des zweiten Harzsubstrats aufgenommen wird und die Öffnung des zweiten Harzsubstrats durch das dritte Harzsubstrat geschlossen wird;
    • (d) Erwärmen und unter Druck setzen des ersten Harzsubstrats, des zweiten Harzsubstrats und des dritten Harzsubstrats, um dadurch ein Kernsubstrat bereitzustellen;
    • (e) Anwenden eines Lasers auf die dem ersten Harzsubstrat und dem dritten Harzsubstrat gebildeten Durchgangslochbildungsöffnungen und Ausbilden einer Durchkontaktierungslochöffnung, die sich zu dem Kondensator erstreckt;
    • (f) Entfernen oder Verdünnen der Metallschichten; und
    • (g) Ausbilden einer Leiterschaltung und eines Durchkontaktierungslochs auf dem Kernsubstrat.
  • Gemäß einem weiteren Aspekt kann der Kondensator in dem Kernsubstrat aufgenommen werden, und der Abstand zwischen dem IC-Chip und dem Kondensator wird verkürzt. Daher ist es möglich, die Schleifeinduktivität der Leiterplatte zu verringern. Außerdem wird in der Metallschicht des ersten Harzsubstrats mit der auf einer Seite davon ausgebildeten Metallschicht durch Ätzen oder ähnliches eine Öffnung bereitgestellt. Durch Anwenden eines Lasers auf die Position der Öffnung wird die von der Öffnung freiliegende Harzisolierschicht entfernt, und eine Öffnung für ein Durchkontaktierungsloch wird bereitgestellt. Danach wird die Metallschicht durch Ätzen oder ähnliches entfernt. Als ein Ergebnis hängt der Öffnungsdurchmesser des Durchkontaktierungslochs von dem Öffnungsdurchmesser der Metallschicht ab, so daß es möglich ist, das Durchkontaktierungsloch derart auszubilden, daß es einen geeigneten Öffnungsdurchmesser hat. Ebenso hängt die Positions genauigkeit des Durchkontaktierungslochs von der Öffnungsposition der Metallschicht ab. Daher ist es, selbst wenn die Positionsgenauigkeit der Laseranwendung gering ist, möglich, das Durchkontaktierungsloch an einer geeigneten Position zu machen. Außerdem können Verdrahtungen durch Entfernen der Metallschicht durch Ätzen oder ähnliches dünn gemacht werden und mit einem feinen Teilungsabstand ausgebildet werden.
  • Da das Kernsubstrat ferner gebildet wird, indem Harzsubstrate in einer mehrschichtigen weise bereitgestellt werden, kann es eine ausreichende Festigkeit erreichen. Da das Kernsubstrat gleichmäßig bereitgestellt wird, indem das erste Harzsubstrat und das dritte Harzsubstrat jeweils auf beiden Seiten des Kernsubstrats aufgebracht werden, ist es möglich, in geeigneter Weise Zwischenlagen-Harzisolierschichten und Leiterschaltungen auf dem Kernsubstrat auszubilden und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu verringern.
  • Um das obige Ziel zu erreichen, ist eine Leiterplatte, die gebildet wird, indem Harzisolierschichten und Leiterschaltungen in einer mehrschichtigen Weise auf einem Kernsubstrat aufgebracht werden, gemäß einem weiteren Aspekt dadurch gekennzeichnet, daß
    in dem Kernsubstrat ein Kondensator enthalten ist und ein relativ großes mit einer Elektrode des Kondensators verbundenes Durchkontaktierungsloch in der unteren Schicht ausgebildet ist; und
    mehrere relativ kleine Durchkontaktierungslöcher in der oberen Schicht in einer Zwischenlagen-Harzisolierschicht auf einer oberen Oberfläche des Kernsubstrats vorgesehen sind, welche mit einem Durchkontaktierungsloch auf der unteren Schicht verbunden sind.
  • Gemäß einem weiteren Aspekt ist ein Kondensator in dem Kernsubstrat enthalten, ein mit einem Anschluß des Kondensators verbundenes relativ großes Durchkontaktierungsloch wird ausgebildet, und mehrere relativ kleine Durchkontaktierungslöcher in der oberen Schicht, welche mit einem Durchkontaktierungsloch auf der unteren Schicht verbunden sind, werden in einer Zwischenlagen-Harzisolierschicht auf einer oberen Oberfläche des Kernsubstrats bereitgestellt. Dadurch ist es möglich, den Anschluß des Kondensators mit den Durchkontaktierungslöchern in der unteren Schicht zu verbinden, selbst wenn die Position, an der der Kondensator bereitgestellt wird, verschoben wird, und es ist möglich, die Stromversorgung von dem Kondensator an den IC-Chip sicherzustellen. Ferner ist es durch Bereitstellen der mehreren relativ kleinen Durchkontaktierungslöcher möglich, die gleiche Wirkung wie mit parallel geschalteten Induktivitäten zu erzielen. Auf diese Weise werden die Hochfrequenzeigenschaften von Stromversorgungsleitungen und Erdungsleitungen verbessert, wodurch es ermöglicht wird, die Fehlfunktion des IC-Chips aufgrund fehlender Stromversorgung oder der Schwankung des Erdungspegels zu verhindern. Da die Verdrahtungslänge verkürzt werden kann, ist es überdies möglich, die Schleifeninduktivität zu verringern.
  • Vorzugsweise wird ein konkaver Abschnitt mit einem Harz gefüllt. Durch Beseitigen der Lücke zwischen dem Kondensator und dem Kernsubstrat verhält sich der in dem Kernsubstrat enthaltene Kondensator weniger frequenzabhängig. Selbst wenn eine von dem Kondensator verursachte Belastung auftritt, kann die Belastung durch die Harzfüllung gemildert werden. Auch kann das Harz den Kondensator vorteilhafterweise an das Kernsubstrat binden und die Migration verhindern.
  • Gemäß einem weiteren Aspekt wird ein gefülltes Durchkontaktierungsloch mit einer flachen Oberfläche als das Durchkontaktierungsloch in der unteren Schicht verwendet. Daher ist es möglich, mehrere Durchkontaktierungslöcher in der oberen Schicht direkt mit einem Durchkontaktierungsloch in der unteren Schicht zu verbinden. Auf diese Weise ist es möglich, die Verbindungseigenschaften zwischen dem Durchkontaktierungsloch in der unteren Schicht und dem Durchkontaktierungsloch in der oberen Schicht zu verbessern und dadurch die Zuführung von Strom von dem Kondensator an den IC-Chip sicherzustellen.
  • Gemäß einem weiteren Aspekt ist ein Kondensator in einem konkaven Abschnitt enthalten, der in dem Kernsubstrat ausgebildet ist. Auf diese Weise wird der Kondensator in dem Kernsubstrat derart angeordnet, daß der Abstand zwischen dem IC-Chip und dem Kondensator verkürzt wird, und es ist möglich, die Schleifeninduktivität der Leiterplatte zu verringern.
  • Gemäß einem weiteren Aspekt sind mehrere Kondensatoren in dem konkaven Abschnitt enthalten. Dadurch ist es möglich, die hohe Integration von Kondensatoren zu realisieren.
  • Gemäß einem weiteren Aspekt wird die Elektrode des Chipkondensators, auf der die Metallschicht ausgebildet ist, unter Verwendung eines aus einem metallisierten Material gefertigten Durchkontaktierungslochs elektrisch anschließbar gemacht. Hier wird die Elektrode des Chipkondensators durch Metallisieren hergestellt und hat auf ihrer Oberfläche unregelmäßige Abschnitte. Da die Oberfläche des Chipkondensators jedoch durch die Metallschicht geglättet wird und das Durchkontaktierungsloch ausgebildet wird, bleibt kein Harzrest übrig, wenn ein Durchgangsloch in dem auf die Elektrode beschichteten Harz ausgebildet wird, und die Zuverlässigkeit der Verbindung zwischen dem Durchkontaktierungsloch und der Elektrode kann verbessert werden. Da das Durchkontaktierungsloch ferner durch Metallisieren der Elektrode mit einem darauf ausgebildeten metallisierten Element ausgebildet wird, sind die Verbindungseigenschaften zwischen der Elektrode und dem Durchkontaktierungsloch gut und es findet, selbst wenn ein Wärmezyklustest durchgeführt wird, keine Trennung zwischen der Elektrode und dem Durchkontaktierungsloch statt.
  • Die Oberfläche des Chipkondensators kann aufgerauht werden. Dadurch kann das Haftvermögen zwischen dem aus Keramik gefertigten Chipkondensator und der Verbindungsschicht, den aus Harz gefertigten Zwischenlagen-Harzisolierschichten hoch gemacht werden, und, selbst wenn ein Wärmezyklustest durchgeführt wird, findet keine Trennung der Verbindungsschichten und der Zwischenlagen-Harzisolierschichten an den Grenzflächen statt.
  • Gemäß einem weiteren Aspekt liegt zumindest ein Teil einer Beschichtungslage der Elektrode des in der Leiterplatte enthaltenen Kondensators frei und ist in der Leiterplatte enthaltenen, um die von der Beschichtungslage freiliegende Elektrode elektrisch anschließbar zu machen. In diesem Fall besteht das von der Beschichtungslage freiliegende Metall vorzugsweise hauptsächlich aus Kupfer. Der Grund dafür ist, daß selbst wenn eine Metallschicht durch Metallisieren auf dem freiliegenden Metall ausgebildet wird, gute Verbindungseigenschaften sichergestellt werden können, und der Verbindungswiderstand verringert werden kann.
  • Gemäß einem weiteren Aspekt wird ein Chipkondensator mit Elektroden verwendet, die innerhalb seines Außenrands ausgebildet sind. Dadurch kann, selbst wenn durch das Durchkontaktierungsloch der Durchgang hergestellt wird, eine große externe Elektrode bereitgestellt werden, und der zulässige Ausrichtungsbereich wird erweitert, so daß ein Verbindungsfehler ausgeschlossen werden kann.
  • Gemäß einem weiteren Aspekt wird ein Kondensator, dessen Elektroden in einer Matrix ausgebildet sind, verwendet. Dadurch kann in dem Kernsubstrat ein großer Chipkondensator aufgenommen werden. Entsprechend kann die Kapazität vergrößert werden, und elektrische Probleme können daher gelöst werden. Außerdem verformt sich die Leiterplatte nicht so leicht, selbst wenn die Leiterplatte verschiedene Wärmeverläufe durchläuft.
  • Gemäß einem weiteren Aspekt können für die Bereitstellung vieler Kondensatoren mehrere Chipkondensatoren verbunden werden, um als der Kondensator verwendet zu werden. Dadurch ist es möglich, die Kapazität geeignet einzustellen und den IC-Chip geeignet zu betreiben.
  • Gemäß einem weiteren Aspekt wird ein Harz zwischen das Kernsubstrat und den Kondensator gefüllt, und der Wärmeausdehnungskoeffizient des Harzes wird niedriger als der des Kernsubstrats eingestellt, d.h. näher an dem des aus Keramik gefertigten Kondensators eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat und dem Kondensator eine innere Belastung auftritt, treten dadurch in einem Wärmezyklustest weniger Risse, Trennungen und ähnliches in dem Kernsubstrat auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen.
  • Gemäß einem weiteren Aspekt ist ein Herstellungsverfahren für eine Leiterplatte dadurch gekennzeichnet, daß es die folgenden Schritte (a) bis (e) enthält:
    • (a) Einbetten eines Kondensators in ein Kernsubstrat;
    • (b) Ausbilden einer Harzisolierschicht auf einer oberen Oberfläche des Kondensators;
    • (c) Ausbilden eines mit einer Elektrode des Kondensators verbundenen relativ großen Durchkontaktierungslochs in der unteren Schicht in der Harzisolierschicht;
    • (d) Ausbilden einer Zwischenlagen-Harzisolierschicht auf einer oberen Oberfläche des Kernsubstrats; und
    • (e) Bereitstellen mehrerer relativ kleiner Durchkontaktierungslöcher in der oberen Schicht, die mit einem Durchkontaktierungsloch in der unteren Schicht verbunden sind, in der Zwischenlagen-Harzisolierschicht.
  • Gemäß einem weiteren Aspekt ist ein Kondensator in dem Kernsubstrat enthalten, ein mit einem Anschluß des Kondensators verbundenes relativ großes Durchkontaktierungsloch wird ausgebildet, und mehrere relativ kleine Durchkontaktierungslöcher in der oberen Schicht, welche mit einem Durchkontaktierungsloch auf der unteren Schicht verbunden sind, werden in einer Zwischenlagen-Harzisolierschicht auf einer oberen Ober fläche des Kernsubstrats bereitgestellt. Dadurch ist es möglich, den Anschluß des Kondensators mit den Durchkontaktierungslöchern in der unteren Schicht zu verbinden, selbst wenn die Position, an der der Kondensator bereitgestellt wird, verschoben wird, und es ist möglich, die Stromversorgung von dem Kondensator an den IC-Chip sicherzustellen. Ferner ist es durch Bereitstellen der mehreren relativ kleinen Durchkontaktierungslöcher in der oberen Schicht möglich, die gleiche Wirkung wie mit parallel geschalteten Induktivitäten zu erzielen. Auf diese Weise werden die Hochfrequenzeigenschaften von Stromversorgungsleitungen und Erdungsleitungen verbessert, wodurch es ermöglicht wird, die Fehlfunktion des IC-Chips aufgrund fehlender Stromversorgung oder der Schwankung des Erdungspegels zu verhindern. Da die Verdrahtungslänge verkürzt werden kann, ist es überdies möglich, die Schleifeninduktivität zu verringern.
  • Gemäß einem weiteren Aspekt ist ein Kondensator in einem konkaven Abschnitt enthalten, der in dem Kernsubstrat ausgebildet ist. Auf diese Weise wird der Kondensator in dem Kernsubstrat derart angeordnet, daß der Abstand zwischen dem IC-Chip und dem Kondensator verkürzt wird, und es ist möglich, die Schleifeninduktivität der Leiterplatte zu verringern.
  • Gemäß einem weiteren Aspekt sind mehrere Kondensatoren in dem konkaven Abschnitt enthalten. Dadurch ist es möglich, die hohe Integration von Kondensatoren zu realisieren.
  • Gemäß einem weiteren Aspekt wird ein Durchgangsloch in einem Harzmaterial ausgebildet, das ein als Kernmaterial dienendes Harz enthält, und ein Harzmaterial wird mit dem Harzmaterial, in dem das Durchgangsloch ausgebildet ist, verbunden, wodurch ein Kernsubstrat mit einem konkaven Abschnitt gebildet wird. Dadurch ist es möglich, ein Kernsubstrat mit einem konkaven Abschnitt zu bilden, der eine flache Grundfläche hat.
  • Gemäß einem weiteren Aspekt wird ein gefülltes Durchkontaktierungsloch mit einer flachen Oberfläche als das Durch kontaktierungsloch in der unteren Schicht verwendet. Daher ist es möglich, mehrere Durchkontaktierungslöcher in der oberen Schicht direkt mit einem Durchkontaktierungsloch in der unteren Schicht zu verbinden. Auf diese Weise ist es möglich, die Verbindungseigenschaften zwischen dem Durchkontaktierungsloch in der unteren Schicht und dem Durchkontaktierungsloch in der oberen Schicht zu verbessern und dadurch die Zuführung von Strom von dem Kondensator an den IC-Chip sicherzustellen.
  • Gemäß einer weiteren Ausführungsform werden obere Oberflächen der mehreren Kondensatoren innerhalb des konkaven Abschnitts von oben gepreßt oder gedrückt, wodurch die Höhen der Kondensatoren gleichmäßig gemacht werden. Folglich können die Höhen der Kondensatoren bei Bereitstellung von mehreren Kondensatoren in dem konkaven Abschnitt gleichmäßig gemacht werden, und das Kernsubstrat kann glatt gemacht werden, selbst wenn die Größen der mehreren Kondensatoren ungleichmäßig sind. Auf diese Weise ist es möglich, die oberen Zwischenlagen-Harzisolierschichten und die Leiterschaltungen geeignet auszubilden, ohne die Glätte des Kernsubstrats zu beeinträchtigen und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu verringern.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 2 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 3 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 4 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 5 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 6 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 7 zeigt eine Querschnittansicht der Leiterplatte der ersten erfindungsgemäßen Ausführungsform;
  • 8 zeigt einen Querschnitt zur Darstellung eines Zustands, in dem ein IC-Chip auf die in 7 gezeigte Leiterplatte montiert ist und die Leiterplatte an einer Tochterleiterplatte angebracht ist;
  • 9 zeigt einen Querschnitt zur Darstellung eines Zustands, in dem ein IC-Chip auf eine Leiterplatte gemäß dem ersten zusätzlichen Beispiel für die erste erfindungsgemäße Ausführungsform montiert ist;
  • 10 zeigt ein Diagramm zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der ersten Modifikation der ersten erfindungsgemäßen Ausführungsform;
  • 11 zeigt eine Querschnittansicht der Leiterplatte der ersten Modifikation der ersten erfindungsgemäßen Ausführungsform;
  • 12 zeigt ein Diagramm zur Darstellung der Änderung der an den IC-Chip zugeführten Spannung relativ zu der Zeit;
  • 13 zeigt eine Querschnittansicht eines Chipkondensators, der in der Leiterplatte der ersten Modifikation der ersten Ausführungsform enthalten ist;
  • 14 zeigt einen Grundriß von Chipkondensatoren, die in einer Leiterplatte der zweiten Modifikation der ersten Ausführungsform enthalten sind;
  • 15 zeigt einen Grundriß eines Chipkondensators, die in der Leiterplatte der zweiten Modifikation der ersten Ausführungsform enthalten ist;
  • 16 zeigt einen Grundriß von Chipkondensatoren, die in der Leiterplatte der zweiten Modifikation der ersten Ausführungsform enthalten sind;
  • 17 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der zweiten erfindungsgemäßen Ausführungsform;
  • 18 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der zweiten erfindungsgemäßen Ausführungsform;
  • 19 zeigt eine Querschnittansicht der Leiterplatte der zweiten erfindungsgemäßen Ausführungsform;
  • 20 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf die in 19 gezeigte Leiterplatte montiert ist und die Leiterplatte an einer Tochterleiterplatte angebracht ist;
  • 21 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der zweiten erfindungsgemäßen Ausführungsform;
  • 22 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der zweiten erfindungsgemäßen Ausführungsform;
  • 23 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf die Leiterplatte der zweiten erfindungsgemäßen Ausführungsform montiert ist;
  • 24 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf eine Leiterplatte einer Modifikation der zweiten Ausführungsform der Erfindung montiert ist;
  • 25 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der dritten erfindungsgemäßen Ausführungsform;
  • 26 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der dritten erfindungsgemäßen Ausführungsform;
  • 27 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der dritten erfindungsgemäßen Ausführungsform;
  • 28 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der dritten erfindungsgemäßen Ausführungsform;
  • 29 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der dritten erfindungsgemäßen Ausführungsform;
  • 30 zeigt eine Querschnittansicht der Leiterplatte der dritten erfindungsgemäßen Ausführungsform;
  • 31 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf die in 30 gezeigte Leiterplatte montiert ist und die Leiterplatte an einer Tochterleiterplatte angebracht ist;
  • 32 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf eine Leiterplatte einer Modifikation der dritten erfindungsgemäßen Ausführungsform montiert ist;
  • 33 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der ersten Modifikation der dritten erfindungsgemäßen Ausführungsform;
  • 34 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der dritten erfindungsgemäßen Ausführungsform;
  • 35 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der dritten erfindungsgemäßen Ausführungsform;
  • 36 zeigt eine Querschnittansicht der Leiterplatte der ersten Modifikation der dritten erfindungsgemäßen Ausführungsform;
  • 37 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der vierten erfindungsgemäßen Ausführungsform;
  • 38 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der vierten erfindungsgemäßen Ausführungsform;
  • 39 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der vierten erfindungsgemäßen Ausführungsform;
  • 40 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der vierten erfindungsgemäßen Ausführungsform;
  • 41 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der vierten erfindungsgemäßen Ausführungsform;
  • 42 zeigt eine Querschnittansicht der Leiterplatte der vierten erfindungsgemäßen Ausführungsform;
  • 43 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf die Leiterplatte der vierten erfindungsgemäßen Ausführungsform montiert ist;
  • 44(A) zeigt eine vergrößerte Ansicht eines in 42 gezeigten Durchkontaktierungslochs 660, und 44(B) zeigt eine von einem Pfeil B von 44(A) aus betrachtete Ansicht;
  • 45 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung einer Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 46 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 47 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 48 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 49 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 50 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 51 zeigt eine Ansicht zum Darstellen eines Verfahrens zur Herstellung der Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform;
  • 52 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf die Leiterplatte der ersten Modifikation der vierten erfindungsgemäßen Ausführungsform montiert ist; und
  • 53 zeigt eine Querschnittansicht zur Darstellung eines Zustands, in dem ein IC-Chip auf die Leiterplatte der zweiten Modifikation der vierten erfindungsgemäßen Ausführungsform montiert ist.
  • Beste Technik zum Implementieren der Erfindung
  • [Erste Ausführungsform]
  • Nachstehend werden die Ausführungsformen der vorliegenden Erfindung unter Bezug auf die beigefügten Zeichnungen beschrieben.
  • Zunächst wird die Konfiguration der ersten Ausführungsform einer erfindungsgemäßen Leiterplatte unter Bezug auf 7 und 8 beschrieben. 7 zeigt eine Querschnittansicht einer Leiterplatte 10, und 8 zeigt einen Zustand, in dem ein IC-Chip 90 auf der in 7 gezeigten Leiterplatte 10 montiert ist und die gedruckte Leiterplatte 10 an einer Tochterleiterplatte 95 montiert ist.
  • Wie in 7 gezeigt, besteht die Leiterplatte 10 aus einem Kernsubstrat 30, das mehrere Chipkondensatoren 20 und zusammengesetzte Verdrahtungsschichten 80A und 80B enthält. Jede der zusammengesetzten Verdrahtungsschichten 80A und 80B besteht aus einer Harzschicht 40 und Zwischenlagen-Harzisolierschichten 140 und 141. Auf der oberen Harzschicht 40 sind Leiterschaltungen 58 und Durchkontaktierungslöcher 60 ausgebildet. Auf jeder der oberen und unteren Zwischenlagen-Harzisolierschichten 140 sind Leiterschaltungen 158 und Durchkontaktierungslöcher 160 ausgebildet. Auf jeder der oberen und unteren Zwischenlagen-Harzisolierschichten 141 sind Leiterschaltungen 159 und Durchkontaktierungslöcher 164 ausgebildet. Auf den Zwischenlagen-Harzisolierschichten 141 sind jeweils Lötstopplackschichten- 70 ausgebildet. Die zusammengesetzten Verdrahtungsschichten 80A und 80B sind mittels in dem Kernsubstrat 30 ausgebildeter Durchgangslöcher 56 miteinander verbunden.
  • Jeder der Chipkondensatoren 20 besteht, wie in 7 gezeigt, aus der ersten Elektrode 21, der zweiten Elektrode 22 und dem zwischen den ersten und zweiten Elektroden angebrachten Dielektrikum 23. Mehrere Paare erster leitfähiger Schichten 24, die mit der ersten Elektrodenseite 21 verbunden sind, und zweiter leitfähiger Schichten 25, die mit der zweiten Elektrodenseite 22 verbunden sind, sind auf dem Dielektrikum 23 derart angeordnet, daß sie einander gegenüberliegen.
  • Wie in 8 gezeigt, sind auf der oberen zusammengesetzten Verdrahtungsschicht 80A Lotbumps (Lötperlen) 76U, die mit den Kontaktflecken 92P1 und 92P2 des IC-Chips 90 verbunden werden sollen, ausgebildet. Die Lotbumps (Lötperlen) 76D, die mit den Kontaktflecken 94P1 und 94P2 der Tochterleiterplatte 95 verbunden werden sollen, sind auf der unteren zusammengesetzten Verdrahtungsschicht 80B ausgebildet.
  • Der Erdungskontaktfleck 92P1 des IC-Chips 90 ist durch den Bump 76U – die Leiterschaltung 159 – das Durchkontaktie rungsloch 164 – die Leiterschaltung 158 – das Durchkontaktierungsloch 160 – die Leiterschaltung 58 – das Durchkontaktierungsloch 60 mit der ersten Elektrode 21 des entsprechenden Chipkondensators 20 verbunden. Der Erdungskontaktfleck 94P1 der Tochterleiterplatte 95 ist durch den Bump 76D – das Durchkontaktierungsloch 164 – die Leiterschaltung 158 – das Durchkontaktierungsloch 160 – das Durchgangsloch 56 – die Leiterschaltung 58 – das Durchkontaktierungsloch 60 mit der ersten Elektrode 21 des entsprechenden Chipkondensators 20 verbunden.
  • Der Stromversorgungskontaktfleck 92P2 des IC-Chips 90 ist durch den Bump 76U – das Durchkontaktierungsloch 164 – die Leiterschaltung 158 – das Durchkontaktierungsloch 160 – die Leiterschaltung 158 – das Durchkontaktierungsloch 60 mit der zweiten Elektrode 22 des entsprechenden Chipkondensators 20 verbunden. Der Stromversorgungskontaktfleck 94P2 der Tochterleiterplatte 95 ist durch den Bump 76D – das Durchkontaktierungsloch 164 – die Leiterschaltung 158 – das Durchkontaktierungsloch 160 – das Durchgangsloch 56 – das Durchkontaktierungsloch 60 mit der zweiten Elektrode 22 des entsprechenden Chipkondensators 20 verbunden. Signalkontaktflecken des IC-Chips sind, wenngleich nicht gezeigt, jeweils durch die Leiterschaltungen der Leiterplatte, die Durchkontaktierungslöcher und die Durchgangslöcher mit Signalkontaktflecken der Tochterleiterplatte verbunden.
  • Wie in 7 gezeigt, besteht das Kernsubstrat 30 in dieser Ausführungsform aus dem ersten Harzsubstrat 30a mit leitfähigen Kontaktfleckabschnitten 34 zum Verbinden des auf einer Seite ausgebildeten Chipkondensators 20, dem zweiten Harzsubstrat 30b, das durch eine Bindeharzschicht (Verbindungsplatte) 38a mit dem ersten Harzsubstrat 30a verbunden ist, und dem dritten Harzsubstrat 30c, das durch eine Bindeharzschicht (Verbindungsplatte) 38b mit dem zweiten Harzsubstrat 30b verbunden ist. In dem zweiten Harzsubstrat 30b ist eine Öffnung 30B ausgebildet, die fähig ist, die Chipkondensatoren 20 aufzunehmen.
  • Durch Ausbilden der Öffnung können die Chipkondensatoren 20 in dem Kernsubstrat 30 aufgenommen werden. Dadurch wird die Entfernung zwischen dem IC-Chip 90 und den Chipkondensatoren 20 verkürzt, um dadurch die Schleifeninduktivität der Leiterplatte 10 zu verringern. Da das erste Harzsubstrat 30a, das zweite Harzsubstrat 30b und das dritte Harzsubstrat 30c in einer laminierten Weise aufgebracht sind, kann das Kernsubstrat 30 außerdem eine ausreichende Festigkeit erreichen. Da das Kernsubstrat 30 glatt gebildet wird, indem das erste Substrat 30a und das dritte Substrat 30c jeweils auf beiden Seiten des Kernsubstrats 30 aufgebracht werden, können die Harzschichten 40, 140 und 141 und die Leiterschaltungen 58, 158 und 159 in geeigneter Weise auf dem Kernsubstrat 30 ausgebildet werden, und die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten kann dadurch verringert werden.
  • Außerdem wird in dieser Ausführungsform, wie in 1(D) gezeigt, ein isolierendes Bindemittel 33 zwischen das erste Harzsubstrat 30a und jeden Chipkondensator 20 eingebracht. Hier wird der Wärmeausdehnungskoeffizient des Bindemittels 33 niedriger als der des Kernsubstrats 30 eingestellt, d.h. nahe an dem der aus Keramik hergestellten Chipkondensatoren 20 eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat, den Verbindungsschichten 40 und den Chipkondensatoren 20 eine innere Belastung auftritt, treten dadurch in einem Wärmezyklustest weniger Risse, Trennungen und ähnliches in dem Kernsubstrat auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen. Es ist auch möglich, das Stattfinden der Migration zu verhindern.
  • Ein Verfahren zur Herstellung der weiter oben unter Bezug auf 7 beschriebenen Leiterplatte wird unter Bezug auf 1 bis 7 beschrieben.
    • (1) Eine verkupferte Laminatplatte mit einer Kupferschicht 32, die auf eine Seite des ersten Harzsubstrats 30a auflaminiert ist, das einen Kern mit einer Dicke von 0,1 mm aus Glasgewebe oder ähnlichem, der mit einem (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist, hat, wird als Ausgangsmaterial verwendet (1(A)).
  • Als nächstes wird die Kupferschichtseite 32 der verkupferten Laminatplatte in einem Muster geätzt, wodurch auf einer Seite des ersten Harzsubstrats 30a leitfähige Kontaktfleckenabschnitte 34 ausgebildet werden (1(B)).
  • Es wird bemerkt, daß ein Substrat aus Keramik oder AIN nicht als das Kernsubstrat verwendet werden kann. Dies liegt daran, daß die äußere Form eines derartigen Substrats eine schlechte Bearbeitbarkeit hat, manchmal keine Kondensatoren aufnehmen kann und, selbst wenn es mit einem Harz gefüllt wird, Lücken hat.
    • (2) Dann wird unter Verwendung einer Druckvorrichtung ein Verbindungsmaterial 36, wie etwa eine Lötpaste oder eine leitfähige Paste auf den leitfähigen Kontaktfleckenabschnitten 34 aufgebracht (1(C)). Die Kontaktfleckenabschnitte 34 können neben dem Aufbringen des Verbindungsmaterials einem Vergießen unterzogen werden. Als die Lötpaste kann Sn/Pb, Sn/Sb, Sn/Ag oder Sn/Ag/Cu verwendet werden. Dann wird der Harzfüllstoff 33 zwischen den leitfähigen Kontaktflecken 34 bereitgestellt (1(D)). Dadurch ist es möglich, die Lücken zwischen Chipkondensatoren 20 und dem ersten Harzsubstrat 30a, das später beschrieben werden soll, zu füllen. Als nächstes werden mehrere Chipkondensatoren 20 aus Keramik auf den leitfähigen Kontaktfleckenabschnitten 34 angeordnet und durch das Verbindungsmaterial 36 mit den leitfähigen Kontaktfleckenabschnitten 34 verbunden (2(A)). Es können entweder einer oder mehrere Chipkondensatoren 20 verwendet werden; wenn jedoch mehrere Chipkondensatoren 20 verwendet werden, kann die hohe Integration von Kondensatoren realisiert werden.
    • (3) Dann werden Harzschichten zum Verbinden (Bindeharzschichten) 38a und 38b, die jeweils einen Kern aus Glasgewebe oder ähnliches haben und mit einem Epoxidharz imprägniert sind, ebenso wie das zweite Harzsubstrat 30b (mit einer Dicke von 0,4 mm) und das dritte Harzsubstrat 30c (mit einer Dicke von 0,1 mm), die jeweils aus Glasgewebe oder ähnlichem, das mit einem BT-Harz imprägniert und ausgehärtet ist, hergestellt sind, vorbereitet. Durchgangslöcher 38A und 30B, die fähig sind, die Chipkondensatoren 20 aufzunehmen, werden jeweils in der Bindeharzschicht 38a und dem zweiten Harzsubstrat 30b ausgebildet. Zuerst wird das zweite Harzsubstrat 30b durch die Bindeharzschicht 38b auf das dritte Harzsubstrat 30c montiert. Dann wird das erste Harzsubstrat 30a gewendet und durch die Bindeharzschicht 38a auf das zweite Harzsubstrat 30b montiert. Das erste Harzsubstrat 30a wird nämlich dem zweiten Harzsubstrat 30b derart überlagert, daß die mit dem ersten Harzsubstrat 30a verbundenen Chipkondensatoren 20 in Richtung der Bindeharzschichtseite 38a gelenkt werden können und in den in dem zweiten Harzsubstrat 30b ausgebildeten Durchgangslöchern aufgenommen werden können (2(B)). Dadurch können die Chipkondensatoren 20 in dem Kernsubstrat 30 aufgenommen werden, und die Leiterplatte mit verringerter Schleifeninduktivität kann bereitgestellt werden.
    • (4) Die überlagerten Substrate werden unter Verwendung einer Thermopresse unter Druck gesetzt, wodurch die ersten, zweiten und dritten Harzsubstrate 30a, 30b und 30c in einer mehrschichtigen Weise integriert werden und das Kernsubstrat 30 mit mehreren Chipkondensatoren 20 bilden (2(C)). Zunächst wird das Epoxidharz (Isolierharz) durch unter Druck setzen der Substrate von den Bindeharzschichten 38a und 38b nach außen gedrückt, und die Lücken zwischen der Öffnung 30B und den Chipkondensatoren 20 werden mit dem Harz gefüllt. Da die Substrate unter Druck gesetzt und gleichzeitig erwärmt werden, wird das Epoxidharz ferner ausgehärtet, und das erste Harzsubstrat 30a, das zweite Harzsubstrat 30b und das dritte Harzsubstrat 30c werden fest miteinander verbunden, indem die Bindeharzschichten 38a und 38b als ein Bindeharz dazwischen gebracht werden. In dieser Ausführungsform werden die Lücken in der Öffnung 30B mit dem aus den Bindeharzschichten fließenden Epoxidharz gefüllt. Alternativ kann in der Öffnung 30B Füllstoff bereitgestellt werden. Da die beiden Seiten des Kernsubstrats 30 das erste Harzsubstrat 30a und das dritte Harzsubstrat 30c sind, die jeweils glatt sind, können die Harzschicht 40 und die Leiterschaltungen 58 in geeigneter Weise in Schritten ausgebildet werden, die weiter unten beschrieben werden, ohne die Glattheit des Kernsubstrats 30 zu beeinträchtigen, und die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten kann verringert werden. Ferner kann das Kernsubstrat 30 eine ausreichende Festigkeit erreichen.
    • (5) Wärmeaushärtende Epoxidharzschichten, die später beschrieben werden, werden durch Vakuumpressen mit einem Druck von 5 kg/cm2 auf das Substrat 30 laminiert, das den weiter oben angegebenen Schritten unterzogen wurde, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwischenlagen-Harzisolierschichten 40 bereitzustellen (2(D)). Der Vakuumgrad während der Vakuumpreßverarbeitung beträgt 10 mmHg.
    • (6) Dann werden durch Anwenden eines Lasers auf der Seite des ersten Harzsubstrats 30a Öffnungen 42 für Durchkontaktierungslöcher, welche sich zu den leitfähigen Kontaktfleckenabschnitten 34 erstrecken, in der Zwischenlagen-Harzisolierschicht 40 und dem ersten Harzsubstrat 30a ausgebildet (3(A)).
    • (7) Dann werden durch Bohren oder Anwenden eines Lasers durchgehende Löcher 44 für Durchgangslöcher in dem Kernsubstrat 30 ausgebildet (3(B)). Danach wird unter Verwendung von Sauerstoffplasma ein Reinigungsprozeß ausgeführt. Al ternativ kann ein Reinigungsprozeß unter Verwendung von Chemikalien, wie etwa Permanganat, ausgeführt werden.
    • (8) Unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVAC JAPAN, Ltd., wird ein Plasmaprozeß ausgeführt, um auf den gesamten Oberflächen des Kernsubstrats 30 rauhe Oberflächen 46 auszubilden. Der Plasmaprozeß wird für zwei Minuten unter Verwendung von Argongas als Inertgas bei einer Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C ausgeführt. Dann wird ein Sputterprozeß mit Ni und Cu als Targets ausgeführt, und Ni-Cu-Metallschichten 48 werden auf den Oberflächen der jeweiligen Zwischenlagen-Harzisolierschichten 40 ausgebildet (3(C)). Während hier ein Sputterprozeß verwendet wird, können Metallschichten aus Kupfer, Nickel oder ähnlichem durch stromloses Metallisieren ausgebildet werden. In manchen Fällen können nach dem Sputterprozeß stromlos metallisierte Schichten ausgebildet werden. Ein Aufrauhungsprozeß kann unter Verwendung einer Säure oder eines Oxidationsmittels ausgeführt werden. Die rauhen Schichten sind vorzugsweise 0,1 bis 5 μm dick.
    • (9) Dann werden lichtempfindliche Trockenfilme auf die Oberflächen der Ni-Cu-Metallschichten 48 aufgebracht, und Belichtungs- und Entwicklungsprozesse werden ausgeführt, während Masken montiert werden, wodurch Resists 50 mit einem vorbestimmten Muster ausgebildet werden (3(D)). Das Kernsubstrat 30 wird in eine Galvanisierungslösung eingetaucht, über die Ni-Cu-Metallschichten 48 wird Strom an das Kernsubstrat 30 angelegt, und in Abschnitten, in denen keine Resists 50 ausgebildet sind, wird unter den folgenden Bedingungen ein Galvanisierungsprozeß ausgeführt, um galvanisierte Schichten 52 auszubilden (4(A)). [Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv (Kaparacid, HL, 19,5 Mol/l hergestellt von Atotech Japan) [Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 120 Minuten Temperatur 22 ± 2°C
    • (10) Nach dem Trennen und Entfernen der Resists 50 durch 5%-iges NaOH werden die Ni-Cu-Metallschichten 48 unter den Resists 50 durch Ätzen mit einem Lösungsgemisch aus einer Salpetersäure, einer Schwefelsäure und Wasserstoffperoxid gelöst und entfernt, um Durchgangslöcher 56 und Leiterschaltungen 58 (einschließlich der Durchkontaktierungslöcher 60) auszubilden, die jeweils aus der Ni-Cu-Metallschicht 48 und der galvanisch aufgebrachten Schicht 52 bestehen und eine Dicke von 16 μm haben. Nach dem Waschen und Trocknen des sich ergebenden Substrats wird eine Ätzlösung auf beide Seiten des Substrats gesprüht, und die Oberflächen der Durchgangslöcher 56 und der Leiterschaltungen 58 (einschließlich der Durchkontaktierungslöcher 60) werden geätzt, um rauhe Schichten 62 auf den gesamten Oberflächen der Durchgangslöcher 56 und der Leiterschaltungen 58 (einschließlich der Durchkontaktierungslöcher 60) auszubilden (4(B)). Als Ätzlösung wird eine Mischung aus 10 Gewichtsteilen Imidazolkupfer(II)komplex, 7 Gewichtsteilen Glycolsäure und 5 Gewichtsteilen Kaliumchlorid und 78 Gewichtsprozent Ionenaustauschwasser verwendet.
    • (11) Der hauptsächlich aus Epoxidharz bestehende Harzfüllstoff 64 wird in die Durchgangslöcher 56 gefüllt und erwärmt und getrocknet (4(C)).
    • (12) Dann werden die in dem Schritt (5) verwendeten wärmeaushärtenden Epoxidharzschichten durch Vakuumpressen bei einem Druck von 5 kg/mm2 auf das Substrat laminiert, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwi schenlagen-Harzisolierschichten 140 bereitzustellen (4(D)). Der Vakuumgrad während der Vakuumpreßverarbeitung beträgt 10 mmHg.
    • (13) Durch Anwenden eines Lasers werden dann Öffnungen 142 für Durchkontaktierungslöcher in den Zwischenlagen-Harzisolierschichten 140 ausgebildet (5(A)).
    • (14) Danach werden durch Wiederholen der Schritte von (8) bis (10) Leiterschaltungen 158 (einschließlich der Durchkontaktierungslöcher 160), die jeweils aus der Ni-Cu-Metallschicht 148 und der galvanisierten Schicht 152 bestehen und eine Dicke von 16 μm und rauhe Oberflächen 158a haben, auf jeder der Zwischenlagen-Harzisolierschichten 140 ausgebildet (5(B)).
    • (15) Durch weiteres Wiederholen der Schritte von (12) bis (14) werden weiter oberhalb Zwischenlagen-Harzisolierschichten 141, Leiterschaltungen 159 (einschließlich der Durchkontaktierungslöcher 164) und rauhe Oberflächen 159a ausgebildet (5(C)).
    • (16) Dann werden 46,67 Gewichtsteile eines Oligomers (mit einem Molekulargewicht von 4000), das durch Ausbilden von 50% Epoxidgruppen aus 60 Gew.-% Cresol-Novolac-Epoxidharz (hergestellt von Nippon Kayaku Co., Ltd.), das in Diethylenglykol-Dimethylether (DMDG) gelöst ist, in eine Acrylstruktur erhalten wird, und eine lichtempfindliche Eigenschaft aufweist, 15,0 Gewichtsteile von 80 Gew.-% Bisphenol-A-Epoxidharz (Epicoat 1001, hergestellt von Yuka Shell), das in Methylethylketon gelöst ist, 1,6 Gewichtsteile eines Imidazol-Aushärtungsmittels (2E4MZ-CN, hergestellt von Shikoku Chemicals Corp.), 3 Gewichtsteile eines polyhydrischen Acrylmonomers, das ein lichtempfindliches Monomer ist (R604, hergestellt von Kyoei Chemical), 1,5 Gewichtsteile eines polyhydrischen Acrylmonomers (DPE6A, hergestellt von Kyoei Chemical) und 0,71 Gewichtsteile eines Dispergierumformungsmittels (S-65, hergestellt von SANNOPCO) in einen Behälter gegeben, ver rührt und miteinander vermischt, um eine Mischzusammensetzung vorzubereiten. Dann werden dem erhaltenen Gemisch 2 Gewichtsteile Benzophenon (hergestellt von Kanto Kagaku), das als Photoinitiator dient, und 0,2 Gewichtsteile Michlers Keton (hergestellt von Kanto Kagaku), das als Photosensitizer dient, beigemischt, wodurch eine Lötstopplackzusammensetzung (organisches Harzisoliermaterial) mit einer bei 25°C auf 2,0 Pa·s eingestellten Viskosität erhalten wird. Die Viskosität wird mit eine Viskosimeter vom B-Typ (DVL-B-type, hergestellt von Tokyo Keiki Co., Ltd.) mit einem Rotor Nr. 4 für 60 U/min und einem Rotor Nr. 3 für 4,6 U/min gemessen.
    • (17) Dann wird die Lötstopplackzusammensetzung in einer Dicke von 20 μm auf jede Seite des Substrats 30 aufgebracht und für 20 Minuten bei 70°C und für 30 Minuten bei 70°C getrocknet. Während daraufhin Fotomasken mit einer jeweiligen Dicke von 5 mm, auf die das Muster der Lötstopplacköffnungsabschnitte gezeichnet ist, jeweils mit den Lötstopplackschichten 70 in hermetischen Kontakt gebracht werden, werden sie mit Ultraviolettstrahlen mit 1000 mJ/cm2 belichtet und mit einer DMTG-Entwicklung entwickelt, um Öffnungen 71U und 71D auszubilden (6(A)).
    • (18) Dann wird das Substrat, auf dem die Lötstopplackschichten (organischen Harzisolierschichten) 70 ausgebildet wurden, für 20 Minuten in eine stromlose Nickelmetallisierungslösung eingetaucht, die Nickelchlorid (2,3 × 10–1 Mol/l), Natriumhypophosphit (2,8 × 10–1 Mol/l) und Natriumcitrat (1,6 × 10–1 Mol/l) enthält und einen pH-Wert von 4,5 hat, getaucht, um auf den Öffnungsabschnitten 71U und 71D jeweils nickelbeschichtete Schichten 72 mit einer jeweiligen Dicke von 5 μm auszubilden. Ferner wird das Substrat für 7,5 Minuten bei 80°C in eine stromlose Metallisierungslösung eingetaucht, die Gold-Kalium-Cyanid (7,6 × 10–3 Mol/l), Ammoniakchlorid (1,9 × 10–1 Mol/l), Natriumcitrat (1,2 × 10–1 Mol/l) und Natriumhypophosphit (1,7 × 10–1 Mol/l) enthält, um jeweils vergoldete Schichten 74 mit einer Dicke von 0,03 μm auf den vernickelten Schichten 72 auszubilden (6(B)).
    • (19) Dann wird eine Lötpaste auf jede der Öffnungen 71U und 71D der Lötstopplackschichten 70 aufgedruckt, und es wird ein Reflow-Prozeß bei 200°C ausgeführt, um Lotbumps (Lötkörper bzw. Lötperlen) 76U und 76D auszubilden. Folglich ist es möglich, die gedruckte Leiterplatte 10 mit den Lotbumps 76U und 76D zu erhalten (7).
  • Als nächstes wird unter Bezug auf 8 eine Beschreibung der Montage des IC-Chips 90 auf der durch die weiter oben aufgeführten Schritte fertiggestellten Leiterplatte 10 und der Befestigung bzw. Anbringung der Leiterplatte 10 an der Tochterleiterplatte 95 gegeben. Der IC-Chip 90 wird auf die derart fertiggestellte Leiterplatte 10 montiert, so daß die Lötkontaktflecken 92P1 und 92P2 des IC-Chips den Lotbumps 76U der Leiterplatte 10 entsprechen, und ein Reflow-Prozeß wird ausgeführt, um den IC-Chip 90 an der Leiterplatte 10 anzubringen. Ebenso wird ein Reflow-Prozeß derart durchgeführt, daß die Lötflecken 94P1 und 94P2 der Tochterleiterplatte 95 den Lotbumps 76D der Leiterplatte 10 entsprechen, um die Leiterplatte 10 an der Tochterleiterplatte 95 anzubringen.
  • Die weiter oben genannten Harzschichten enthalten ein beständiges Harz, lösliche Partikel, ein Härtungsmittel und andere Komponenten, von denen hier im weiteren jede beschrieben wird.
  • Die im erfindungsgemäßen Herstellungsverfahren verwendeten Harzschichten haben Partikel, die in einer Säure oder einem Oxidationsmittel lösbar sind (nachstehend als "lösliche Partikel" bezeichnet), wobei die Partikel in einem Harz dispergiert sind, das bezüglich der Säure oder des Oxidationsmittels beständig ist (nachstehend als "beständiges Harz" bezeichnet).
  • Die Ausdrücke "beständig" und "löslich" bzw. "lösbar" werden nachstehend beschrieben. Wenn Materialien für die gleiche Zeit in eine Lösung eingetaucht werden, die aus der gleichen Säure oder den gleichen Oxidationsmitteln besteht, wird ein Material, das mit einer relativ hohen Lösungsrate gelöst wird, zur Vereinfachung als "lösliches" Material bezeichnet. Ein Material, das mit einer relativ langsamen Lösungsrate gelöst wird, wird zur Vereinfachung als "beständiges" Material bezeichnet.
  • Die löslichen Partikel sind beispielsweise Harzpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Harzpartikel" bezeichnet), anorganische Partikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "anorganische lösliche Partikel" bezeichnet) und Metallpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Metallpartikel" bezeichnet). Die vorstehend erwähnten löslichen Partikel können alleine oder als Kombination von zwei oder mehr Partikeltypen verwendet werden.
  • Die Form jedes der löslichen Partikel ist nicht eingeschränkt. Die Form kann eine Kugelform oder eine pulverisierte Form sein. Vorzugsweise haben die Partikel die gleiche Form. Der Grund hierfür ist, daß hierdurch eine rauhe Oberfläche mit gleichmäßigen rauhen Vertiefungen und Vorsprüngen hergestellt werden kann.
  • Vorzugsweise beträgt die mittlere Partikelgröße der löslichen Partikel 0,1 μm bis 10 μm. Wenn die Partikel einen Durchmesser innerhalb dieses Bereichs haben, können Partikel mit zwei oder mehr Partikelgrößen verwendet werden. D.h., lösliche Partikel mit einer mittleren Partikelgröße von 0,1 μm bis 0,5 μm und lösliche Partikel mit einer mittleren Partikelgröße von 1 μm bis 3 μm können gemischt werden. Dadurch kann eine kompliziertere rauhe Oberfläche ausgebildet werden. Darüber hinaus kann das Haftvermögen bezüglich der Leiterschal tung verbessert werden. In der vorliegenden Erfindung bezeichnet die Partikelgröße der löslichen Partikel die Länge des längsten Abschnitts jedes der löslichen Partikel.
  • Die löslichen Harzpartikel können Partikel aus einem wärmeaushärtenden Harz oder einem Thermoplastharz sein. Wenn die Partikel in eine Lösung eingetaucht werden, die aus einer Säure oder einem Oxidationsmittel besteht, müssen die Partikel eine Lösungsrate aufweisen, die höher ist als diejenige des vorstehend erwähnten beständigen Harzes.
  • Beispiele löslicher Harzpartikel sind Partikel aus Epoxidharz, Phenolharz, Phenoxyharz, Polyimidharz, Polyphenylenharz, Polyolefinharz oder Fluorharz. Das vorstehend erwähnte Material kann alleine verwendet werden, oder zwei oder mehr Materialien können vermischt werden.
  • Die löslichen Harzpartikel können Harzpartikel aus Gummi sein, wie beispielsweise Polybutadiengummi, verschiedene denaturierte Polybutadiengummiarten, wie beispielsweise denaturiertes Epoxidgummi, denaturiertes Urethangummi oder denaturiertes (Metha)acrylnitrilgummi, und (Metha)acrylnitrilbutadiengummi, das eine Carboxylgruppe enthält. Wenn das vorstehend erwähnte Gummimaterial verwendet wird, können die löslichen Harzpartikel leicht in einer Säure oder einem Oxidationsmittel gelöst werden. D.h., wenn die löslichen Harzpartikel durch eine Säure gelöst werden, kann eine Lösung in einer Säure, mit Ausnahme einer starken Säure, zulässig sein. Wenn die löslichen Harzpartikel gelöst werden, ist eine Lösung durch Permanganat zulässig, das ein relativ schwaches Oxidationsvermögen aufweist. Wenn Chromsäure verwendet wird, ist eine Lösung schon bei einer geringen Konzentration zulässig. Dadurch kann verhindert werden, daß die Säure oder das Oxidationsmittel auf der Oberfläche des Harzes zurückbleibt. Wenn ein Katalysator, z.B. Palladiumchlorid, zugeführt wird, nachdem die rauhe Oberfläche ausgebildet worden ist, kann, wie später be schrieben wird, eine Unterbrechung der Zufuhr des Katalysators und die Oxidation des Katalysators verhindert werden.
  • Die anorganischen löslichen Partikel sind beispielsweise Partikel, die mindestens eines der folgenden Materialien aufweisen: eine Aluminiumverbindung, eine Kalziumverbindung, eine Kaliumverbindung, eine Magnesiumverbindung und eine Siliziumverbindung.
  • Die Aluminiumverbindung ist beispielsweise Aluminiumoxid oder Aluminiumhydroxid. Die Kalziumverbindung ist beispielsweise Kalziumkarbonat oder Kalziumhydroxid. Die Kaliumverbindung ist beispielsweise Kaliumkarbonat. Die Magnesiumverbindung ist beispielsweise Magnesia, Dolomit und basisches Magnesiumkarbonat. Die Siliziumverbindung ist beispielsweise Silika oder Zeolit. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.
  • Die löslichen Metallpartikel sind beispielsweise Partikel, die aus mindestens einem der folgenden Materialien bestehen: Kupfer, Nickel, Eisen, Zink, Blei, Gold, Silber, Aluminium, Magnesium, Kalium und Silizium. Die löslichen Metallpartikel können mit Harz oder einem ähnlichen Material beschichtete Oberflächen aufweisen, um Isoliereigenschaften bereitzustellen.
  • Wenn zwei oder mehr Typen löslicher Partikel gemischt werden, ist die Kombination von zwei Typen löslicher Partikel vorzugsweise eine Kombination aus Harzpartikeln und anorganischen Partikeln. Weil jeder der Partikeltypen eine niedrige Leitfähigkeit aufweist, kann eine Isolierung bezüglich der Harzschicht erhalten werden. Außerdem kann die Wärmeausdehnung bezüglich des beständigen Harzes leicht eingestellt werden. Dadurch kann das Auftreten von Rissen in der durch die Harzschicht gebildeten Zwischenlagen-Harzisolierschicht verhindert werden. Dadurch kann eine Trennung zwischen der Zwischenlagen-Harzisolierschicht und der Leiterschaltung verhindert werden.
  • Das beständige Harz ist nicht eingeschränkt, insofern das Harz dazu geeignet ist, die Form der rauhen Oberfläche aufrechtzuerhalten, wenn die rauhe Oberfläche unter Verwendung einer Säure oder eines Oxidationsmittels auf der Zwischenlagen-Harzisolierschicht ausgebildet wird. Das beständige Harz ist beispielsweise ein wärmeaushärtendes Harz, ein Thermoplastharz oder ein daraus hergestelltes Verbundmaterial. Alternativ kann das vorstehend erwähnte lichtempfindliche Harz mit einer lichtempfindlichen Eigenschaft verwendet werden. Wenn das lichtempfindliche Harz verwendet wird, können ein Belichtungs- und ein Entwicklungsprozeß der Zwischenlagen-Harzisolierschichten ausgeführt werden, um die Öffnungen für die Durchkontaktierungslöcher auszubilden.
  • Insbesondere ist es vorteilhaft, wenn ein ein wärmehärtendes Harz enthaltendes Harz verwendet wird. Im vorstehend erwähnten Fall kann die Form der rauhen Oberfläche bezüglich einer Metallisierungslösung und während verschiedenartige Erwärmungsprozesse ausgeführt werden beibehalten werden.
  • Das beständige Harz ist beispielsweise ein Epoxidharz, ein Phenolharz, ein Phenoxyharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz oder ein Fluorharz. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialtypen verwendet werden.
  • Vorzugsweise wird ein Epoxidharz mit zwei oder mehr Epoxidgruppen in einem Molekül davon verwendet. Der Grund hierfür ist, daß die vorstehend erwähnte rauhe Oberfläche ausgebildet werden kann. Außerdem können eine ausgezeichnete Wärmebeständigkeit und ähnliche Eigenschaften erhalten werden. Dadurch kann eine Belastungskonzentration auf die Metallschicht auch unter einer Wärmezyklusbedingung verhindert werden. Dadurch kann eine Abtrennung der Metallschicht verhindert werden.
  • Das Epoxidharz ist beispielsweise ein Cresol-Novolac-Epoxidharz, ein Bisphenol-A-Epoxidharz, ein Bisphenol-F- Epoxidharz, ein Phenol-Novolac-Epoxidharz, ein Alkylphenol-Novolyc-Epoxidharz, ein Biphenol-F-Epoxidharz, ein Naphthalen-Epoxidharz, ein Dicyclopentadien-Epoxidharz und ein Epoxidmaterial, das aus einem Kondensationsmaterial von Phenol und einem aromatischen Aldehyd mit einer Phenolhydroxylgruppe, Triglycidylisocyanat und alicyklischem Epoxidharz besteht. Das vorstehend erwähnte Material kann alleine oder als Kombination aus zwei oder mehr Materialien verwendet werden. Dadurch kann eine ausgezeichnete Wärmebeständigkeit erhalten werden.
  • Vorzugsweise sind die löslichen Partikel in der Harzschicht erfindungsgemäß gleichmäßig im beständigen Harz verteilt. Der Grund hierfür ist, daß eine rauhe Oberfläche mit gleichmäßigen Vertiefungen und Vorsprüngen ausgebildet werden kann. Wenn Durchkontaktierungslöcher und Durchgangslöcher in der Harzschicht ausgebildet werden, kann das Haftvermögen bezüglich der Metallschicht der Leiterschaltung aufrechterhalten werden. Alternativ kann eine Harzschicht verwendet werden, die nur in der Oberfläche, auf der die rauhe Oberfläche ausgebildet wird, lösliche Partikel enthält. Daher werden die von der Oberfläche verschiedenen Abschnitte der Harzschicht nicht der Säure oder dem Oxidationsmittel ausgesetzt. Dadurch kann die Isoliereigenschaft zwischen den Leiterschaltungen durch die Zwischenlagen-Harzisolierschicht zuverlässig aufrechterhalten werden.
  • Vorzugsweise beträgt die Menge der im beständigen Harz dispergierten löslichen Partikel bezüglich der Harzschicht 3 Gew.-% bis 40 Gew.-%. Wenn die Menge des Gemischs löslicher Partikel kleiner ist als 3 Gew.-%, kann die rauhe Oberfläche mit den erforderlichen Vertiefungen und Vorsprüngen nicht ausgebildet werden. Wenn die Menge größer ist als 40 Gew.-%, werden tiefe Abschnitte der Harzschicht unerwünscht gelöst, wenn die löslichen Partikel unter Verwendung einer Säure oder eines Oxidationsmittels gelöst werden. Dadurch kann die durch die Harzschicht gebildete Isoliereigenschaft zwischen den Leiter schaltungen bis zu den Zwischenlagen-Harzisolierschicht nicht aufrechterhalten werden. Infolgedessen tritt manchmal ein Kurzschluß auf.
  • Vorzugsweise enthält die Harzschicht ein Härtungsmittel und andere Komponenten sowie das beständige Harz.
  • Das Härtungsmittel ist beispielsweise ein Imidazol-Härtungsmittel, ein Amin-Härtungsmittel, ein Guanidin-Härtungsmittel, ein Epoxidaddukt jedes der vorstehend erwähnten Härtungsmittel, Mikrokapseln jedes der vorstehend erwähnten Härtungsmittel und eine organische Phosphinverbindung, wie beispielsweise Triphenylphosphin- oder Tetraphenylphosphonium-Tetraphenylborat.
  • Vorzugsweise beträgt die Menge des Härtungsmittels bezüglich der Harzschicht 0,05 Gew.-% bis 10 Gew.-%. Wenn die Menge kleiner ist als 0,05 Gew.-%, kann die Harzschicht nicht ausreichend ausgehärtet werden. Daher tritt eine große Menge Säure und Oxidationsmittel in die Harzschicht ein. Im vorstehenden Fall wird die Isoliereigenschaft der Harzschicht manchmal schlechter. Wenn die Menge größer ist als 10 Gew.-%, wird die Zusammensetzung des Harzes durch eine übermäßig große Menge der Härtungsmittelkomponente manchmal denaturiert. Im vorstehenden Fall wird die Zuverlässigkeit manchmal vermindert.
  • Die anderen Komponenten sind beispielsweise eine anorganische Verbindung, die keinen Einfluß auf die Ausbildung der rauhen Oberfläche hat, und ein durch Harz gebildeter Füllstoff. Die anorganische Verbindung ist beispielsweise Silika, Aluminiumoxid und Dolomit. Das Harz ist beispielsweise Polyimidharz, Polyacrylharz, Polyamidimidharz, Polyphenylenharz, Melaninharz und Olefinharz. Wenn einer der vorstehend erwähnten Füllstoffe enthalten ist, kann eine Übereinstimmung der Wärmeausdehnungskoeffizienten erreicht werden. Außerdem können die Wärmebeständigkeit und die chemische Beständigkeit verbessert werden. Dadurch können die Eigenschaften der Leiterplatte verbessert werden.
  • Die Harzschicht kann ein Lösungsmittel enthalten. Das Lösungsmittel ist beispielsweise Keton, z.B. Aceton, Methylethylketon oder Cyclohexan; ein aromatischer Kohlenwasserstoff, z.B. Ethylacetat, Butylacetat, Cellosolve-Acetat, Toluol oder Xylol. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.
  • [Erstes zusätzliches Beispiel der ersten Ausführungsform]
  • Eine Leiterplatte gemäß dem ersten zusätzlichen Beispiel der erfindungsgemäßen ersten Ausführungsform wird hier im weiteren unter Bezug auf 9 beschrieben. Die Leiterplatte des ersten zusätzlichen Beispiels der ersten Ausführungsform ist fast die gleiche wie die Leiterplatte der weiter oben dargelegten ersten Ausführungsform. In der Leiterplatte des ersten zusätzlichen Beispiels sind jedoch leitfähige Anschlußstifte 96 auf der Leiterplatte aufgebracht, und die Leiterplatte ist durch die leitfähigen Anschlußstifte 96 mit einer Tochterleiterplatte verbunden.
  • Ferner werden in der weiter oben dargelegten ersten Ausführungsform nur die in dem Kernsubstrat 30 enthaltenen Chipkondensatoren 20 bereitgestellt. In diesem Beispiel werden Massenspeicherchipkondensatoren 86 auf den Vorder- und Rückseiten des Substrats montiert.
  • Der IC-Chip verbraucht kurzzeitig einen hohen Strom und führt komplexe arithmetische Operationen aus. Um einen hohen Strom an den IC-Chip zuzuführen, sind in dem ersten zusätzlichen Beispiel Chipkondensatoren 20 und Chipkondensatoren 86 für die Stromversorgung vorgesehen. Der aus diesen Chipkondensatoren erlangte Vorteil wird unter Bezug auf 12 beschrieben.
  • 12 ist ein Diagramm mit einer vertikalen Achse, welche die an den IC-Chip zugeführte Spannung angibt, und einer horizontalen Achse, welche die Zeit angibt. In 12 be zeichnet die Doppelpunktstrichlinie C die Spannungsveränderung einer Leiterplatte, die nicht mit Stromversorgungskondensatoren versehen ist. Wenn die Stromversorgungskondensatoren nicht vorgesehen sind, wird die Spannung erheblich gedämpft. Eine gestrichelte Linie A bezeichnet die Spannungsveränderung einer Leiterplatte, auf deren Oberflächen Chipkondensatoren montiert sind. Im Vergleich zu der Doppelpunktstrichlinie C fällt die Spannung nicht stark. Da die Schleifenlänge größer ist, kann jedoch eine mengengesteuerte Stromversorgung nicht hinreichend ausgeführt werden. Nämlich am Beginn der Stromzuführung fällt die Spannung. Ferner bezeichnet eine gestrichelte Punktstrichlinie B den Spannungsabfall einer weiter oben unter Bezug auf 8 beschriebenen Leiterplatte mit den Chipkondensatoren. In diesem Fall kann die Schleifenlänge verkürzt werden; Massenspeicherchipkondensatoren können jedoch nicht in ein Kernsubstrat 30 aufgenommen werden, und die Spannung ändert sich daher. Hier bezeichnet eine durchgezogene Linie E die Spannungsveränderung der Leiterplatte in dem ersten zusätzlichen Beispiel, bei dem die Leiterplatte die Chipkondensatoren 20 in dem Kernsubstrat montiert hat und die Massenspeicherchipkondensatoren 86 auf ihren Oberflächen montiert hat. Die Spannungsveränderung wird minimiert, indem die Chipkondensatoren 20 und die Massenspeicherchipkondensatoren 86 (mit einer relativ hohen Induktivität) in der Nachbarschaft des IC-Chips bereitgestellt werden.
  • [Erste Modifikation der ersten Ausführungsform]
  • Als nächstes wird unter Bezug auf 11 eine Leiterplatte der ersten Modifikation der ersten erfindungsgemäßen Ausführungsform beschrieben.
  • Die Leiterplatte der ersten Modifikation hat fast die gleiche Konfiguration wie die Leiterplatte in der weiter oben dargelegten ersten Ausführungsform. In der Leiterplatte 14 der ersten Modifikation sind jedoch auf einer Seite des ersten Harzsubstrats 30a und des dritten Harzsubstrats 30c Leiterschaltungen 35 ausgebildet, und auf beiden Seiten des zweiten Harzsubstrats 30, das mit einer Öffnung 30B zum Aufnehmen von Chipkondensatoren 20 versehen ist, sind Leiterschaltungen 37 ausgebildet. In der ersten Ausführungsform sind die Leiterschaltungen 35 auf einer Seite des ersten Harzsubstrats 30a und des dritten Harzsubstrats 30c ausgebildet, und die Leiterschaltungen 37 sind auf beiden Seiten des zweiten Harzsubstrats 30b ausgebildet. Dadurch ist es vorteilhafterweise möglich, die Verdrahtungsdichte zu erhöhen und die Anzahl von aufzubauenden Zwischenlagen-Harzisolierschichten zu verringern.
  • Außerdem werden in dem Chipkondensator 20 der Leiterplatte der ersten Modifikation, wie in 13(A) gezeigt, die ersten und zweiten Elektroden 21 und 22 mit verkupferten Schichten 29 beschichtet, nachdem die (nicht gezeigten) Beschichtungslagen der ersten und zweiten Elektroden 21 und 22 vollständig abgetrennt sind. Die jeweils mit der verkupferten Schicht 29 beschichteten ersten und zweiten Elektroden 21 und 22 werden durch ein Durchkontaktierungsloch 50 aus verkupfertem Material elektrisch miteinander verbunden. Hier werden die Elektroden 21 und 22 des Chipkondensators durch Metallisieren hergestellt und haben auf ihren Oberflächen Unregelmäßigkeiten. Da die Oberflächen der ersten und zweiten Elektroden 21 und 22 in der ersten Modifikation durch die verkupferten Schichten 29 geglättet werden, findet keine Migration statt, die dadurch keine Nachteile für die Elektroden des Kondensators verursacht.
  • Die verkupferten Schichten 29 werden in einer getrennten Phase, in der die Chipkondensatoren 20 auf die Leiterplatte montiert werden, aufgebracht, nachdem die Nickel-/Zinnschicht in einer Herstellungsphase der Chipkondensatoren auf die Oberfläche jeder Metallschicht 26 aufgebracht wurde. Alternativ können die verkupferten Schichten 29 in der Herstellungsphase der Chipkondensatoren 20 direkt auf die Metall schichten 26 beschichtet werden. Nämlich in der ersten Modifikation wird, wie im Fall der ersten Ausführungsform, ein Reinigungsprozeß ausgeführt, um dadurch Durchkontaktierungslöcher durch Verkupfern auszubilden, nachdem durch Anwenden eines Lasers Öffnungen bereitgestellt wurden, die sich bis zu den verkupferten Schichten 29 der Elektroden erstrecken. Selbst wenn eine Oxidschicht auf der Oberfläche der verkupferten Schicht 29 ausgebildet wird, kann die Oxidschicht folglich von den Laser- und Reinigungsprozessen entfernt werden, wodurch es ermöglicht wird, die Verbindung geeignet herzustellen.
  • Wie in 13(B) gezeigt, ist es auch möglich, die ersten und zweiten Elektroden 21 und 22 des Kondensators 20 zu verwenden, während ein Teil der Beschichtungen 28 der Elektroden 21 und 22 entfernt wird. Der Grund dafür ist, daß die Verbindungseigenschaften verbessert werden können, indem die ersten und zweiten Elektroden 21 und 22 freigelegt werden.
  • Ferner werden rauhe Schichten 23a auf den Oberflächen eines Dielektrikums 23 des Chipkondensators 20 bereitgestellt, wobei das Dielektrikum aus Keramik hergestellt ist. Dadurch ist das Haftvermögen zwischen dem Chipkondensator 20 aus Keramik und dem ersten Harzsubstrat 30a aus einem Harz hoch, und das erste Harzsubstrat 30a wird an der Grenzfläche dazwischen nicht abgetrennt, selbst wenn ein Wärmezyklustest durchgeführt wird. Die rauhen Schichten 23a können durch Polieren der Oberflächen des Chipkondensators 20, nachdem sie gesintert wurden, oder durch Aufrauhen der Oberflächen, bevor sie gesintert werden, ausgebildet werden. In der ersten Modifikation werden die Oberflächen des Kondensators aufgerauht, und das Haftvermögen zwischen dem Kondensator und dem Harz wird dadurch verbessert. Alternativ kann ein Silan-Haftvermittlungsprozeß auf den Oberflächen des Kondensators ausgeführt werden.
  • Ein Verfahren zur Herstellung der Leiterplatte der ersten Modifikation der vorliegenden Erfindung wird nachstehend unter Bezug auf 10 und 11 beschrieben.
    • (1) Das erste Harzsubstrat 30a mit einem Kern mit einer Dicke von 0,1 mm aus einem Glasgewebe oder ähnlichem, der mit einem BT (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist, wird vorbereitet. Leitfähige Kontaktfleckenabschnitte 34 werden auf einer Seite des ersten Harzsubstrats 30a ausgebildet, und Leiterschaltungen 35 werden auf der anderen Seite des Substrats 30a ausgebildet. Dann werden mehrere Chipkondensatoren 20 durch ein Bindemittel, wie etwa ein Lot oder eine leitfähige Paste, auf die leitfähigen Kontaktfleckenabschnitte 34 montiert und damit 34 verbunden (10(A)).
    • (2) Dann werden Harzschichten zum Verbinden (Bindeharzschichten) 38a, 38b, die jeweils einen mit einem Epoxidharz imprägnierten Kern aus Glasgewebe oder ähnlichem haben, ebenso wie das zweite Harzsubstrat 30b (mit einer Dicke von 0,4 mm) und das dritte Harzsubstrat 30c (mit einer Dicke von 0,1 mm), die jeweils einen mit einem BT-Harz imprägnierten und ausgehärteten Kern aus Glasgewebe oder ähnlichem haben, vorbereitet. Durchgangslöcher 38A und 38B, die fähig sind, die Chipkondensatoren 20 aufzunehmen, werden jeweils in der Bindeharzschicht 38a und dem zweiten Harzsubstrat 30b ausgebildet. Leiterschaltungen 37 werden auf beiden Seiten des zweiten Harzsubstrats 30b ausgebildet, und Leiterschaltungen 35 werden auf einer Seite des dritten Harzsubstrats 30c ausgebildet. Zuerst wird das zweite Harzsubstrat 30b durch die Bindeharzschicht 38b auf einer Oberfläche montiert, auf der die Leiterschaltungen 35 des dritten Harzsubstrats 30c nicht ausgebildet sind. Das erste Harzsubstrat 30a wird gewendet und durch die Bindeharzschicht 38a auf das zweite Harzsubstrat 30b montiert. Nämlich das erste Harzsubstrat 30a wird dem zweiten Harzsubstrat 30b überlagert, so daß die mit dem ersten Harzsubstrat 30a verbundenen Chipkondensatoren 20 in der in dem zweiten Harzsubstrat 30b ausgebildeten Öffnung 30B aufgenommen werden können (10(B)).
    • (3) Die überlagerten Substrate werden unter Verwendung einer Thermopresse unter Druck gesetzt, wodurch die ersten, zweiten und dritten Harzsubstrate 30a, 30b und 30c in einer mehrschichtigen Weise integriert werden und das Kernsubstrat 30 mit mehreren Chipkondensatoren 20 bilden (10(C)). Zunächst wird das Epoxidharz (Isolierharz) durch unter Druck setzen der Substrate von den Bindeharzschichten 38a und 38b nach außen gedrückt, und die Lücken zwischen der Öffnung 30B und den Chipkondensatoren 20 werden mit dem Harz gefüllt. Da die Substrate unter Druck gesetzt und gleichzeitig erwärmt werden, wird das Epoxidharz ferner ausgehärtet, und das erste Harzsubstrat 30a, das zweite Harzsubstrat 30b und das dritte Harzsubstrat 30c werden fest miteinander verbunden, indem die Bindeharzschichten 38a und 38b als ein Bindeharz dazwischen gebracht werden.
    • (4) Wärmeaushärtende Epoxidharzschichten werden durch Vakuumpressen mit einem Druck von 5 kg/cm2 auf das Substrat 30 laminiert, das den weiter oben angegebenen Schritten unterzogen wurde, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwischenlagen-Harzisolierschichten 40 bereitzustellen (10(D)). Der Vakuumgrad während der Vakuumpreßverarbeitung beträgt 10 mmHg.
    • (5) Dann werden durch Anwenden eines Lasers Öffnungen 42 für Durchkontaktierungslöcher, die mit den leitfähigen Kontaktfleckenabschnitten 34 und den Leiterschaltungen 35 und 37 verbunden werden sollen, auf den oberen und unteren Oberflächen des Substrats 30, ausgebildet (10(E)).
  • Spätere Schritte sind die gleichen wie die von (7) bis (19) in der weiter oben dargelegten ersten Ausführungsform, deren Beschreibung hier daher nicht angegeben wird.
  • [Zweite Modifikation der ersten Ausführungsform]
  • Als nächstes wird die Konfiguration einer Leiterplatte der zweiten Modifikation der ersten Ausführungsform unter Bezug auf 14 beschrieben.
  • Die Leiterplatte der zweiten Modifikation hat fast die gleiche Konfiguration wie die Leiterplatte in der weiter oben dargelegten ersten Ausführungsform. Sie unterscheiden sich jedoch in den in dem Kernsubstrat 30 enthaltenen Chipkondensatoren 20. 14 zeigt einen Grundriß von Chipkondensatoren. 14(A) zeigt einen Chipkondensator, bevor er abgeschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 14(A) bezeichnet eine gestrichelte Linie eine Schnittlinie. Wie in 14(B) gezeigt, werden die ersten Elektroden 21 und die zweiten Elektroden 22 in der Leiterplatte in der weiter oben dargelegten ersten Ausführungsform auf den Rändern des Chipkondensators bereitgestellt. 14(C) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren in der zweiten Modifikation bereitzustellen. In 14(C) bezeichnet eine gestrichelte Linie eine Schnittlinie. In der Leiterplatte der zweiten Modifikation werden die ersten Elektroden 21 und die zweiten Elektroden 22, wie in dem Grundriß von 14(D) gezeigt, innerhalb der Ränder des Chipkondensators bereitgestellt.
  • In der Leiterplatte der zweiten Modifikation werden die Chipkondensatoren 20 verwendet, die jeweils innerhalb ihrer Außenränder Elektroden ausgebildet haben, so daß Massenspeicherchipkondensatoren verwendet werden können.
  • Dann wird unter Bezug auf 15 eine Leiterplatte des ersten zusätzlichen Beispiels der zweiten Modifikation beschrieben.
  • 15 ist ein Grundriß eines Chipkondensators 20, der in dem Kernsubstrat der Leiterplatte des ersten zusätzlichen Beispiels enthalten ist. In der weiter oben dargelegten ersten Ausführungsform sind mehrere kleine Speicherchipkondensatoren in dem Kernsubstrat enthalten. Im Gegensatz dazu ist in dem ersten zusätzlichen Beispiel ein großer Massenspeicherchipkondensator 20 in dem Kernsubstrat enthalten. Der Chipkondensator 20 besteht aus den ersten Elektroden 21, den zweiten Elektroden 22, einem Dielektrikum 23, mit den ersten Elektroden 21 verbundenen ersten leitfähigen Schichten 24, mit den zweiten Elektroden 22 verbundenen zweiten leitfähigen Schichten 25, Elektroden 27 für die Verbindung der oberen und unteren Oberflächen des Chipkondensators, die nicht mit den ersten und zweiten leitfähigen Schichten 24 und 25 verbunden sind. Der IC-Chip und die Tochterleiterplatte sind durch die Elektroden 27 miteinander verbunden.
  • Da in der Leiterplatte der ersten Modifikation der große Chipkondensator 20 verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da ferner der große Chipkondensator 20 verwendet wird, verformt sich die Leiterplatte nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • Dann wird unter Bezug auf 16 eine Leiterplatte des zweiten zusätzlichen Beispiels der zweiten Modifikation beschrieben. 16(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 16(A) bezeichnet eine gestrichelte Linie eine gewöhnliche Schnittlinie. 16(B) ist ein Grundriß der Chipkondensatoren. Wie in 16(B) gezeigt, werden mehrere (oder in 16(B) drei) Chipkondensatoren für die Bereitstellung mehrerer Kondensatoren miteinander verbunden und als Ganzes als ein großer Kondensator verwendet.
  • Da in dem zweiten zusätzlichen Beispiel der große Chipkondensator 20 verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da der große Chipkondensator 20 verwendet wird, verformt sich die Leiterplatte ferner nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • In der weiter oben dargelegten Ausführungsform werden die Chipkondensatoren in die Leiterplatte eingebaut. Alternativ können anstelle der Chipkondensatoren plattenartige Kondensatoren verwendet werden, die jeweils gebildet werden, indem eine leitfähige Schicht auf einer Keramikplatte aufgebracht wird.
  • Das Herstellungsverfahren in der ersten Ausführungsform macht es möglich, die Kondensatoren in das Kernsubstrat aufzunehmen und den Abstand zwischen dem IC-Chip und den Kondensatoren zu verkürzen, wodurch die Schleifeninduktivität der Leiterplatte verringert wird. Da die Leiterplatte ferner durch Aufbringen mehrerer Harzschichten gebildet wird, kann das Kernsubstrat eine ausreichende Festigkeit erreichen. Außerdem werden das erste Harzsubstrat und das dritte Harzsubstrat jeweils auf beiden Seiten des Kernsubstrats aufgebracht, wodurch ein glätteres Kernsubstrat bereitgestellt wird. Auf diese Weise ist es möglich, in geeigneter Weise Zwischenlagen-Harzisolierschichten und Leiterschichten auf dem Kernsubstrat auszubilden und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu verringern.
  • Da zwischen das Kernsubstrat und die Kondensatoren Harz gefüllt wird, kann außerdem eine von den Kondensatoren verursachte Belastung oder ähnliches, selbst wenn sie auftritt, gemildert werden, und es findet keine Migration statt. Dadurch besteht keine Gefahr, daß Elektroden der Kondensatoren von den Anschlußabschnitten der Durchkontaktierungslöcher getrennt und gelöst werden. Auf diese Weise ist es möglich, die gewünschte Leistung beizubehalten, auch wenn ein Zuverlässigkeitstest durchgeführt wird.
  • Außerdem ist es, selbst wenn die Kondensatoren mit Kupfer überzogen sind, möglich, das Stattfinden der Migration zu verhindern.
  • [Zweite Ausführungsform]
  • Die Konfiguration einer Leiterplatte der zweiten erfindungsgemäßen Ausführungsform wird nachstehend unter Bezug auf 19 bis 20 beschrieben. 19 ist eine Querschnittansicht einer Leiterplatte 210. 20 zeigt einen Zustand, in dem ein IC-Chip 290 auf die in 19 gezeigte Leiterplatte 210 montiert ist und die Leiterplatte 210 an einer Tochterleiterplatte 295 angebracht ist.
  • Wie in 19 gezeigt, besteht die Leiterplatte 210 aus einem Kernsubstrat 230, das einen Chipkondensator 220 enthält, und zusammengesetzten Verdrahtungsschichten 280A und 280B. Die zusammengesetzten Verdrahtungsschichten 280A und 280B sind durch Durchgangslöcher 256 miteinander verbunden. Jede der zusammengesetzten Verdrahtungsschichten 280A und 280B besteht aus Zwischenlagen-Harzisolierschichten 240 und 340. Auf der Seite der oberen zusammengesetzten Verdrahtungsschicht 280A und auf der Zwischenlagen-Harzisolierschicht 240 sind Leiterschaltungen 358 und Durchkontaktierungslöcher 260 ausgebildet, die jeweils mit der ersten Elektrode 221 und der zweiten Elektrode 222 des Chipkondensators 220 verbunden sind, und auf den Zwischenlagen-Harzisolierschichten 340 sind Leiterschaltungen 358 und Durchkontaktierungslöcher 360 ausgebildet. Auf der Seite der unteren zusammengesetzten Verdrahtungsschicht 280B sind Leiterschaltungen 258 auf der Zwischenlagen-Harzisolierschicht 240 ausgebildet, und auf der Zwischenlagen-Harzisolierschicht 340 sind Leiterschaltungen 358 und Durchkontaktierungslöcher 360 ausgebildet. Auf den Zwischenlagen-Harzisolierschichten 340 der zusammengesetzten Verdrahtungsschichten 280A und 280B sind jeweils Lötstopplackschichten 270 ausgebildet.
  • Der Chipkondensator 220 besteht, wie in 19 gezeigt, aus der ersten Elektrode 221, der zweiten Elektrode 222 und einem zwischen den ersten und zweiten Elektroden angebrachten Dielektrikum 23. Mehrere Paare erster leitfähiger Schichten 224, die mit der ersten Elektrodenseite 221 verbun den sind, und zweiter leitfähiger Schichten 225, die mit der zweiten Elektrodenseite 222 verbunden sind, sind derart angeordnet, daß sie einander gegenüberliegen.
  • Wie in 20 gezeigt, sind auf der oberen zusammengesetzten Verdrahtungsschicht 280A Lotbumps 276U aufgebracht, die mit den Kontaktflecken 292E, 292P und 292S des IC-Chips 290 verbunden werden sollen. Die Lotbumps 276D, die mit den Kontaktflecken 294E, 294P und 294S der Tochterleiterplatte 295 verbunden werden sollen, sind auf der unteren zusammengesetzten Verdrahtungsschicht 280B ausgebildet.
  • Die Signalkontaktflecken 292S des in 20 gezeigten IC-Chips 290 sind jeweils durch die Bumps 276U – die Leiterschaltungen 358 – die Durchkontaktierungslöcher 360 – die Durchgangslöcher 256 – die Durchkontaktierungslöcher 360 – die Bumps 276 mit den Signalflecken 2945 der Tochterleiterplatte 295 verbunden.
  • Der Erdungskontaktfleck 292E des IC-Chips 290 ist durch den Bump 276U – das Durchkontaktierungsloch 360 – die Leiterschaltung 258 – das Durchkontaktierungsloch 260 mit der ersten Elektrode 221 des Chipkondensators 220 verbunden. Der Erdungskontaktfleck 294E der Tochterleiterplatte 295 ist durch den Bump 276D – das Durchkontaktierungsloch 360 – das Durchgangsloch 256 – das Durchkontaktierungsloch 260 mit der ersten Elektrode 221 des Chipkondensators 220 verbunden.
  • Der Stromversorgungskontaktfleck 292P des IC-Chips ist durch den Bump 276U – das Durchkontaktierungsloch 360 – die Leiterschaltung 258 – das Durchkontaktierungsloch 260 mit der zweiten Elektrode 222 des Chipkondensators 220 verbunden. Der Stromversorgungskontaktfleck 294P der Tochterleiterplatte 295 ist durch den Bump 276D – das Durchkontaktierungsloch 360 – das Durchgangsloch 256 – das Durchkontaktierungsloch 260 mit der zweiten Elektrode 222 des Chipkondensators 220 verbunden.
  • Wie in 19 gezeigt, besteht das Kernsubstrat 230 in dieser Ausführungsform aus dem ersten Harzsubstrat 230a, dem zweiten Harzsubstrat 230b, das durch eine Verbindungsharzschicht (Verbindungsplatte) 238a mit dem ersten Harzsubstrat 30a verbunden ist, und dem dritten Harzsubstrat 230c, das durch eine Bindeharzschicht (Verbindungsplatte) 238b mit dem zweiten Harzsubstrat verbunden ist. Leiterschaltungen 235 werden auf beiden Seiten des ersten Harzsubstrats 230a, des zweiten Harzsubstrats 230b und des dritten Harzsubstrats 230c ausgebildet. Ein konkaver Abschnitt 334, der fähig ist, den Chipkondensator 220 aufzunehmen, wird durch Plansenken in dem Kernsubstrat 230 ausgebildet, und der Chipkondensator 220 wird in dem konkaven Abschnitt 334 aufgenommen.
  • Auf diese Weise kann der Chipkondensator 220 in dem Kernsubstrat 230 aufgenommen werden, so daß der Abstand zwischen dem IC-Chip 290 und dem Chipkondensator 220 kurz wird und die Schleifeninduktivität der Leiterplatte 210 verringert werden kann. Da das Kernsubstrat 230 gebildet wird, indem das erste, das zweite und das dritte Harzsubstrat 230a, 230b und 230c, die jeweils auf ihren beiden Seiten die Leiterschaltungen 235 angeordnet haben, aufgebracht werden, nimmt die Verdrahtungsdichte in dem Kernsubstrat 230 zu und die Anzahl von Zwischenlagen-Harzisolierschichten kann dadurch verringert werden.
  • Außerdem wird in der zweiten Ausführungsform, wie in 18(A) gezeigt, ein Verbindungsmittel 236 zwischen die untere Oberfläche des Durchgangslochs 34 des Kernsubstrats 230 und den Chipkondensator 220 eingebracht, und Harzfüllstoff 233 wird zwischen die seitliche Oberfläche des Durchgangslochs 237 und den Chipkondensator 220 gefüllt. Hier werden die Wärmeausdehnungskoeffizienten des Bindemittels 236 und des Harzfüllstoffs 233 niedriger als der des Kernsubstrats 230 eingestellt, d.h. nahe an dem des aus Keramik hergestellten Chipkondensators 220 eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat 230 und dem Kondensator 220 eine innere Belastung auf tritt, treten dadurch weniger Risse, Trennungen und ähnliches in dem Kernsubstrat 230 auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen. Es ist auch möglich, das Stattfinden von Migration zu verhindern.
  • Als nächstes wird unter Bezug auf 17 bis 19 ein Verfahren zur Herstellung der weiter oben unter Bezug auf 19 beschriebenen Leiterplatte beschrieben.
    • (1) Eine verkupferte Laminatplatte 231M mit Kupferschichten 232, die auf die beiden Seiten der Harzsubstrate 231a auflaminiert sind, von denen jedes einen Kern mit einer Dicke von 0,3 mm aus Glasgewebe oder ähnlichem, der mit einem (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist, hat, wird als Ausgangsmaterial verwendet (17(A)). Die Kupferschichten 232 der verkupferten Laminatplatte 231M werden in einem Muster geätzt, wodurch die ersten, zweiten und dritten Harzsubstrate 230a, 230b und 230c ausgebildet werden, die jeweils auf ihren beiden Seiten die Leiterschaltungen 235 aufgebracht haben (17(B)). Das zweite Harzsubstrat 230b wird dem dritten Harzsubstrat 230c durch die Bindeharzschicht 238b mit einem Kern aus Glasgewebe oder ähnlichem, der mit einem Epoxidharz imprägniert ist, überlagert. Ebenso wird das erste Harzsubstrat 230a dem zweiten Harzsubstrat 230b durch die Bindeharzschicht 238a überlagert (17(C)). Es wird bemerkt, daß ein Substrat aus Keramik oder AIN nicht als das Kernsubstrat verwendet werden kann. Dies liegt daran, daß die äußere Form eines derartigen Substrats eine schlechte Bearbeitbarkeit hat, manchmal keine Kondensatoren aufnehmen kann und, selbst wenn es mit einem Harz gefüllt wird, Lücken hat.
    • (2) Die überlagerten Substrate werden unter Verwendung einer Thermopresse unter Druck gesetzt, wodurch die ersten, zweiten und dritten Harzisoliersubstrate 230a, 230b und 230c in einer mehrschichtigen Weise integriert werden und das Kernsubstrat 230 bilden (17(D)). Zunächst wird das Epoxidharz (Isolierharz) durch unter Druck setzen der Substrate von den Bindeharzschichten 238a und 238b nach außen gedrückt, und das Epoxidharz wird in einen hermetischen Kontakt mit den ersten, zweiten und dritten Harzsubstraten 230a, 230b und 230c gebracht. Da die Substrate unter Druck gesetzt und gleichzeitig erwärmt werden, wird das Epoxidharz ferner ausgehärtet, und das erste Harzsubstrat 230a, das zweite Harzsubstrat 230b und das dritte Harzsubstrat 230c werden fest miteinander verbunden, indem die Bindeharzschichten 238a und 238b als Verbindungsplatten dazwischen gebracht werden.
    • (3) Dann wird durch Plansenken ein konkaver Abschnitt 334 zum Aufnehmen des Chipkondensators 220 in dem Kernsubstrat 230 ausgebildet (17(E)). Während der konkave Abschnitt zum Aufnehmen des Kondensators in dieser Ausführungsform durch Plansenken bereitgestellt wird, kann ein mit einem Behälterabschnitt versehenes Kernsubstrat ausgebildet werden, indem ein mit einer Öffnung versehenes Isolierharzsubstrat auf ein Isolierharzsubstrat ohne Öffnung aufgebracht wird.
    • (4) Dann wird unter Verwendung einer Druckvorrichtung ein wärmehärtendes oder UV-härtendes Verbindungsmaterial 236 auf der Grundfläche des konkaven Abschnitts 334 aufgetragen (18(A)). Alternativ kann anstelle des Auftragens des Verbindungsmaterials ein Vergießen durchgeführt werden. Dann wird der Chipkondensator 220 auf das Verbindungsmaterial 236 montiert (18(B)). Es können entweder ein oder mehrere Chipkondensatoren 220 verwendet werden; wenn jedoch mehrere Chipkondensatoren 220 verwendet werden, kann die hohe Integration von Kondensatoren realisiert werden.
    • (5) Danach wird ein wärmehärtendes Harz in den konkaven Abschnitt 334 gefüllt, erwärmt und ausgehärtet, um dadurch eine Harzschicht 233 auszubilden (18(C)). Als das wärmehärtende Harz werden ein Epoxidharz, ein Phenolharz, ein Polyimidharz und ein Triazinharz bevorzugt. Folglich wird der Chipkondensator 220 in dem konkaven Abschnitt 334 befestigt, und die Lücke zwischen dem Chipkondensator 220 und der Wandoberfläche des konkaven Abschnitts 334 wird mit dem Harz gefüllt.
    • (6) Wärmeaushärtende Epoxidharzschichten, die später beschrieben werden, werden durch Vakuumpressen mit einem Druck von 5 kg/cm2 auf das Substrat 230 laminiert, das den weiter oben angegebenen Schritten unterzogen wurde, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwischenlagen-Harzisolierschichten 240 bereitzustellen (18(D)). Der Vakuumgrad während der Vakuumpreßverarbeitung beträgt 10 mmHg.
  • Spätere Schritte sind die gleichen wie (7) bis (9) in der weiter oben dargelegten Ausführungsform, deren Beschreibung daher hier nicht gegeben wird.
  • Als nächstes wird unter Bezug auf 20 eine Beschreibung der Montage des IC-Chips 290 auf der durch die weiter oben aufgeführten Schritte fertiggestellten Leiterplatte 210 und der Anbringung der Leiterplatte 210 an der Tochterleiterplatte 295 gegeben. Der IC-Chip 290 wird auf die derart ausgeführte Leiterplatte 210 montiert, so daß die Lötkontaktflecken 292E, 292P und 292S des IC-Chips 290 den Lotbumps 276U der Leiterplatte 210 entsprechen, und ein Reflow-Prozeß wird ausgeführt, um den IC-Chip 290 an der Leiterplatte 210 anzubringen. Ebenso wird ein Reflow-Prozeß derart durchgeführt, daß die Lötflecken 294E, 294P und 294S der Tochterleiterplatte 295 den Lotbumps 276D der Leiterplatte 210 entsprechen, um die Leiterplatte 210 an der Tochterleiterplatte 295 anzubringen.
  • Die wärmeaushärtenden Epoxidharzschichten, welche die weiter oben genannten Zwischenlagen-Harzisolierschichten 240 und 340 bilden, enthalten jeweils ein beständiges Harz, lösliche Partikel, ein Härtungsmittel und andere Komponenten, von denen jede im wesentlichen gleich ist wie in der weiter oben bereits beschriebenen ersten Ausführungsform und hier nicht beschrieben wird.
  • [Erste Modifikation der zweiten Ausführungsform]
  • Als nächstes wird unter Bezug auf 23 eine Leiterplatte 212 der ersten Modifikation der zweiten erfindungsgemäßen Ausführungsform beschrieben. In der weiter oben dargelegten zweiten Ausführungsform wird ein BGA (Ball Grid Array) bereitgestellt. Die Leiterplatte der ersten Modifikation der zweiten Ausführungsform wird in einem PGA-System (Pin Grid System) gebildet, um, wie in 23 gezeigt, die Verbindung durch leitfähige Verbindungsstifte 296 herzustellen.
  • Ferner wird der konkave Abschnitt 334 zum Aufnehmen des Chipkondensators 220 in der weiter oben dargelegten zweiten Ausführungsform durch Plansenken in dem Kernsubstrat 230 bereitgestellt, um zu ermöglichen, daß der Chipkondensator 220 in dem konkaven Abschnitt 334 aufgenommen wird. In der ersten Modifikation der zweiten Ausführungsform werden das mit Durchgangslöchern 230A versehene erste Harzsubstrat 230a und die nicht mit Durchgangslöchern versehenen zweiten und dritten Harzsubstrate 230b und 230c durch Bindeharzschichten (Verbindungsplatten) 238a und 238b miteinander verbunden, um ein Kernsubstrat 230 zu bilden, das mit einem konkaven Abschnitt 335 versehen ist, der Chipkondensatoren 220 enthält, um zu ermöglichen, daß mehrere Chipkondensatoren 220 in dem konkaven Abschnitt 335 aufgenommen werden.
  • Ein Verfahren zur Herstellung der Leiterplatte der ersten Modifikation der zweiten erfindungsgemäßen Ausführungsform wird nachstehend unter Bezug auf 21 und 22 beschrieben.
    • (1) Eine verkupferte Laminatplatte 231M mit Kupferschichten 232, die auf die beiden Seiten der Harzsubstrate 231a auflaminiert sind, von denen jedes einen Kern mit einer Dicke von 0,3 mm aus Glasgewebe oder ähnlichem, der mit einem (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist, hat, wird als Ausgangsmaterial verwendet (21(A)). Die Kupferschichten 232 der verkupferten Laminatplatte 231M werden in einem Muster geätzt, wodurch die zweiten und dritten Harz substrate 230b und 230c ausgebildet werden, die jeweils auf ihren beiden Seiten Leiterschaltungen 235 aufgebracht haben. Die Kupferschichten 232 werden auch in einem Muster geätzt, und ein Durchgangsloch 230A wird ausgebildet, wodurch das erste Harzsubstrat 230a mit Leiterschaltungen 235 ausgebildet wird (21(B)). Das zweite Harzsubstrat 230b wird dem dritten Harzsubstrat 230c durch die Bindeharzschicht (Verbindungsplatte) 238b mit einem Kern aus Glasgewebe oder ähnlichem, der mit einem Epoxidharz imprägniert ist, überlagert. Ebenso wird das erste Harzsubstrat 230a mit dem darin ausgebildeten Durchgangsloch 230A dem zweiten Harzsubstrat 230b durch die Bindeharzschicht (Verbindungsplatte) 238a mit dem darin ausgebildeten Durchgangsloch 238A überlagert (21(C)).
    • (2) Die überlagerten Substrate werden unter Verwendung einer Thermopresse unter Druck gesetzt, wodurch die ersten, zweiten und dritten Harzisoliersubstrate 230a, 230b und 230c in einer mehrschichtigen Weise integriert werden und das Kernsubstrat 230 bilden, das mit einem konkaven Abschnitt 335 zum Aufnehmen von Chipkondensatoren 220 versehen ist (21(D)). Zunächst wird das Epoxidharz (Isolierharz) durch unter Druck setzen der Substrate von den Bindeharzschichten 238a und 238b nach außen gedrückt, und das Epoxidharz wird in einen hermetischen Kontakt mit den ersten, zweiten und dritten Harzsubstraten 230a, 230b und 230c gebracht. Da die Substrate unter Druck gesetzt und gleichzeitig erwärmt werden, werden das erste Harzsubstrat 230a, das zweite Harzsubstrat 230b und das dritte Harzsubstrat 230c fest miteinander verbunden, indem die Bindeharzschichten 238a und 238b als Verbindungsplatten dazwischen gebracht werden.
    • (3) Dann werden unter Verwendung einer Druckvorrichtung wärmehärtende oder UV-härtende Verbindungsmaterialien 236 auf die Grundfläche des konkaven Abschnitts 335 aufgebracht (21(E)). Alternativ kann anstelle des Aufbringens des Verbindungsmaterials ein Vergießen durchgeführt werden.
    • (4) Dann werden mehrere Chipkondensatoren 220 auf das Verbindungsmaterial 236 montiert (22). Durch Aufnehmen mehrerer Chipkondensatoren 220 in das Kernsubstrat kann die hohe Integration von Kondensatoren realisiert werden.
    • (5) Danach wird ein wärmehärtendes Harz zwischen die Chipkondensatoren 220 in dem konkaven Abschnitt 335 gefüllt, erwärmt und ausgehärtet, um dadurch eine Harzschicht 233 auszubilden (22(B)). Als das wärmehärtende Harz werden ein Epoxidharz, ein Phenolharz, ein Polyimidharz und ein Triazinharz bevorzugt. Folglich werden die Chipkondensatoren 220 in dem konkaven Abschnitt 335 fixiert, und die Lücken zwischen den Chipkondensatoren 220 und der Wandoberfläche des konkaven Abschnitts 335 werden mit dem Harz gefüllt.
    • (6) Wärmeaushärtende Epoxidharzschichten werden durch Vakuumpressen mit einem Druck von 5 kg/cm2 auf das Substrat 230 laminiert, das den weiter oben angegebenen Schritten unterzogen wurde, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwischenlagen-Harzisolierschichten 240 aus einem Epoxidharz bereitzustellen (22(C)).
    • (7) Dann werden durch Anwenden eines Lasers auf der Seite des Harzsubstrats 230a in der Zwischenlagen-Harzisolierschicht 240 Öffnungen 42 für Durchkontaktierungslöcher, welche sich zu den ersten Abschlüssen 221 und den zweiten Anschlüssen 222 der Chipkondensatoren 220 erstrecken, ausgebildet (22(D)).
  • Spätere Schritte sind die gleichen wie die von (8) bis (21) in der weiter oben dargelegten ersten Ausführungsform, deren Beschreibung daher hier nicht gegeben wird.
  • [Erstes zusätzliches Beispiel der ersten Modifikation der zweiten Ausführungsform]
  • Als nächstes wird eine Leiterplatte des ersten zusätzlichen Beispiels der ersten Modifikation der zweiten erfindungsgemäßen Ausführungsform unter Bezug auf 24 beschrie ben. Die Leiterplatte des ersten zusätzlichen Beispiels ist fast die gleiche wie die der weiter oben dargelegten ersten Modifikation der zweiten Ausführungsform. In der ersten Modifikation der zweiten Ausführungsform werden jedoch nur die in dem Kernsubstrat 230 enthaltenen Chipkondensatoren 220 bereitgestellt, während in dem ersten zusätzlichen Beispiel Massenspeicherchipkondensatoren 286 auf die Vorder- und Rückseiten eines Kernsubstrats montiert werden.
  • Ein IC-Chip verbraucht kurzzeitig einen hohen Strom und führt komplexe arithmetische Operationen aus. Um einen hohen Strom an den IC-Chip zuzuführen, sind hier in dieser ersten Modifikation Chipkondensatoren 220 und Chipkondensatoren 286 für die Stromversorgung vorgesehen. Der aus diesen Chipkondensatoren erlangte Vorteil wird unter Bezug auf 12 beschrieben.
  • 12 ist ein Diagramm mit einer vertikalen Achse, welche die an den IC-Chip zugeführte Spannung angibt, und einer horizontalen Achse, welche die Zeit angibt. In 12 bezeichnet die Doppelpunktstrichlinie C die Spannungsveränderung einer Leiterplatte, die nicht mit Stromversorgungskondensatoren versehen ist. Wenn die Stromversorgungskondensatoren nicht vorgesehen sind, wird die Spannung erheblich gedämpft. Eine gestrichelte Linie A bezeichnet die Spannungsveränderung einer Leiterplatte, auf deren Oberflächen Chipkondensatoren montiert sind. Im Vergleich zu der Doppelpunktstrichlinie C fällt die Spannung nicht stark. Da die Schleifenlänge größer ist, kann jedoch eine mengengesteuerte Stromversorgung nicht hinreichend ausgeführt werden. Nämlich am Beginn der Stromzuführung fällt die Spannung. Ferner bezeichnet eine Punktstrichlinie B den Spannungsabfall einer weiter oben unter Bezug auf 23 beschriebenen Leiterplatte mit den Chipkondensatoren. In diesem Fall kann die Schleifenlänge verkürzt werden; Massenspeicherchipkondensatoren können jedoch nicht in ein Kernsubstrat aufgenommen werden, und die Spannung ändert sich daher. Hier be zeichnet eine durchgezogene Linie E die Spannungsveränderung der Leiterplatte in der Modifikation, bei der die Leiterplatte die Chipkondensatoren 220 in dem Kernsubstrat montiert hat und die Massenspeicherchipkondensatoren 286 auf ihren Oberflächen montiert hat. Die Spannungsveränderung wird minimiert, indem die Chipkondensatoren 220 und die Massenspeicherchipkondensatoren 286 (mit einer relativ hohen Induktivität) in der Nachbarschaft des IC-Chips bereitgestellt werden.
  • Außerdem werden in dem Chipkondensator 220 der Leiterplatte in dem ersten zusätzlichen Beispiel der zweiten Ausführungsform, wie in 13(A) gezeigt, die ersten und zweiten Elektroden 221 und 222 mit verkupferten Schichten 29 beschichtet, nachdem die (nicht gezeigte) Beschichtungslage der ersten und zweiten Elektroden 221 und 222 vollständig getrennt sind. Die jeweils mit der verkupferten Schicht 29 beschichteten ersten und zweiten Elektroden 221 und 222 werden durch ein Durchkontaktierungsloch 260 aus verkupfertem Material elektrisch miteinander verbunden. Hier werden die Elektroden 221 und 222 des Chipkondensators durch Metallisieren hergestellt und haben auf ihren Oberflächen Unregelmäßigkeiten. Wenn das Substrat verwendet wird, während die Metallschichten belichtet werden, kann in dem Schritt zur Bereitstellung nicht durchgehender Löcher 242 in der Verbindungsschicht 240 manchmal Harz auf den unregelmäßigen Abschnitten bleiben. Zu diesem Zeitpunkt bewirkt der Harzrest Verbindungsfehler zwischen den ersten, zweiten Elektroden 221 und 222 und den Durchkontaktierungslöchern 260. Da in dem ersten zusätzlichen Beispiel im Gegensatz dazu die Oberflächen der ersten und zweiten Elektroden 221 und 222 durch die verkupferten Schichten 29 geglättet werden, bleibt kein Harz auf den Elektroden übrig, wenn nicht durchgehende Löcher 42 in der beschichteten Zwischenlagen-Harzisolierschicht 240 bereitgestellt werden, und die Zuverlässigkeit der Verbindung zwischen den Elektroden 221, 222 und den Durchkontaktierungslöchern 260, wenn die Durchkontaktierungslöcher 260 ausgebildet werden, kann verbessert werden.
  • Außerdem werden die Durchkontaktierungslöcher 260 durch Metallisieren in den Elektroden 221 und 222 mit den jeweils darauf ausgebildeten verkupferten Schichten 29 ausgebildet, die Verbindungseigenschaften zwischen den Elektroden 221, 222 und den Durchkontaktierungslöchern 260 sind gut, und selbst wenn ein Wärmezyklustest durchgeführt wird, findet keine Trennung zwischen den Elektroden 221 und 222 und den Durchkontaktierungslöchern 260 statt. Außerdem findet keine Migration statt und in den Verbindungsabschnitten der Durchkontaktierungslöcher der Kondensatoren ergeben sich keine Nachteile.
  • Die verkupferten Schichten 29 werden in einer getrennten Phase, in der die Chipkondensatoren 20 auf die Leiterplatte montiert werden, aufgebracht, nachdem die Nickel-/Zinnschicht in einer Herstellungsphase der Chipkondensatoren auf die Oberfläche jeder Metallschicht 26 aufgebracht wurde. Alternativ können die verkupferten Schichten 29 in der Herstellungsphase der Chipkondensatoren 220 direkt auf die Metallschichten 26 beschichtet werden. Nämlich in dem ersten zusätzlichen Beispiel wird, wie im Fall der zweiten Ausführungsform ein Reinigungsprozeß ausgeführt, um dadurch die Durchkontaktierungslöcher durch Verkupfern auszubilden, nachdem durch Anwenden eines Lasers Öffnungen bereitgestellt wurden, die sich bis zu den verkupferten Schichten 29 der Elektroden erstrecken. Selbst wenn eine Oxidschicht auf der Oberfläche der verkupferten Schicht 29 ausgebildet wird, kann die Oxidschicht folglich von den Laser- und Reinigungsprozessen entfernt werden, wodurch es ermöglicht wird, die Verbindung geeignet herzustellen.
  • Ferner werden rauhe Schichten 23a auf den Oberflächen eines Dielektrikums 23 der Chipkondensatoren 220 bereitgestellt, wobei das Dielektrikum aus Keramik hergestellt ist. Dadurch ist das Haftvermögen zwischen den Chipkondensatoren 220 aus Keramik und der Zwischenlagen-Harzisolierschicht 240 aus einem Harz hoch, und die Zwischenlagen-Harzisolierschicht 240 wird an der Grenzfläche dazwischen nicht abgetrennt, selbst wenn ein Wärmezyklustest durchgeführt wird. Die rauhen Schichten 23a können durch Polieren der Oberflächen der Chipkondensatoren 220, nachdem sie gesintert wurden, oder durch Aufrauhen der Oberflächen, bevor sie gesintert werden, ausgebildet werden. In dem ersten zusätzlichen Beispiel werden die Oberflächen der Kondensatoren aufgerauht, und das Haftvermögen zwischen den Kondensatoren und dem Harz wird dadurch verbessert. Alternativ kann ein Silan-Haftvermittlungsprozeß auf den Oberflächen der Kondensatoren ausgeführt werden.
  • Wie in 13(B) gezeigt, ist es auch möglich, die ersten und zweiten Elektroden 21 und 22 der ersten und zweiten Kondensatoren 220 zu verwenden, während ein Teil der Beschichtungen 28 der Elektroden 21 und 22 entfernt wird. Der Grund dafür ist, daß die Verbindungseigenschaften verbessert werden können, indem die ersten und zweiten Elektroden 221 und 222 freigelegt werden.
  • [Zweite Modifikation der zweiten Ausführungsform]
  • Als nächstes wird unter Bezug auf 14 die Konfiguration einer Leiterplatte der zweiten Modifikation der zweiten Ausführungsform beschrieben.
  • Die Leiterplatte in der zweiten Modifikation hat fast die gleiche Konfiguration wie die Leiterplatte in der weiter oben dargelegten ersten Ausführungsform. Sie unterscheiden sich jedoch in den in dem Kernsubstrat 30 enthaltenen Chipkondensatoren 20. 14 ist ein Grundriß von Chipkondensatoren. 14(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 14(A) bezeichnet eine gestrichelte Linie eine Schnittlinie. Wie in 14(B) gezeigt, werden die ersten Elektroden 21 und die zweiten Elektroden 22 in der Leiterplatte der weiter oben dargelegten ersten Ausführungsform auf den Rändern des Chipkondensators bereitgestellt. 14(C) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren in der zweiten Modifikation bereitzustellen. In 14(C) bezeichnet eine gestrichelte Linie eine Schnittlinie. In der Leiterplatte in der zweiten Modifikation werden die ersten Elektroden 21 und zweiten Elektroden 22, wie in dem Grundriß von 14(D) gezeigt, innerhalb der Ränder des Chipkondensators bereitgestellt.
  • In der Leiterplatte der zweiten Modifikation werden die Chipkondensatoren 20, die jeweils innerhalb ihrer Außenränder Elektroden ausgebildet haben, verwendet, so daß Massenspeicherchipkondensatoren verwendet werden können.
  • Dann wird unter Bezug auf 15 eine Leiterplatte des ersten zusätzlichen Beispiels der zweiten Modifikation beschrieben.
  • 15 ist ein Grundriß eines Chipkondensators 20, der in dem Kernsubstrat der Leiterplatte des ersten zusätzlichen Beispiels enthalten ist. In der weiter oben dargelegten ersten Ausführungsform sind mehrere kleine Speicherchipkondensatoren in dem Kernsubstrat enthalten. Im Gegensatz dazu ist in dem ersten zusätzlichen Beispiel ein großer Massenspeicherchipkondensator 20 in dem Kernsubstrat enthalten. Der Chipkondensator 20 besteht aus den ersten Elektroden 21, den zweiten Elektroden 22, einem Dielektrikum 23, mit den ersten Elektroden 21 verbundenen ersten leitfähigen Schichten 24, mit den zweiten Elektroden 22 verbundenen zweiten leitfähigen Schichten 25 und Elektroden 27 für die Verbindung der oberen und unteren Oberflächen des Chipkondensators, die nicht mit den ersten und zweiten leitfähigen Schichten 24 und 25 verbunden sind. Der IC-Chip und die Tochterleiterplatte sind durch die Elektroden 27 miteinander verbunden.
  • Da in der Leiterplatte der ersten Modifikation der große Chipkondensator 20 verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da ferner der große Chipkondensator 20 verwendet wird, verformt sich die Leiterplatte nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • Dann wird unter Bezug auf 16 eine Leiterplatte des zweiten zusätzlichen Beispiels der zweiten Modifikation beschrieben. 16(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 16(A) bezeichnet eine gestrichelte Linie eine gewöhnliche Schnittlinie. 16(B) ist ein Grundriß der Chipkondensatoren. Wie in 16(B) gezeigt, werden mehrere (oder in 16(B) drei) Chipkondensatoren für die Bereitstellung mehrerer Kondensatoren miteinander verbunden und als Ganzes als ein großer Kondensator verwendet.
  • Da in dem zweiten zusätzlichen Beispiel der große Chipkondensator 20 verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da der große Chipkondensator 20 verwendet wird, verformt sich die Leiterplatte ferner nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • In der weiter oben dargelegten Ausführungsform werden die Chipkondensatoren in die Leiterplatte eingebaut. Alternativ können anstelle der Chipkondensatoren plattenartige Kondensatoren verwendet werden, die jeweils gebildet werden, indem eine leitfähige Schicht auf einer Keramikplatte aufgebracht wird.
  • Wie weiter oben dargelegt, ist es nach der zweiten Ausführungsform möglich, die Kondensatoren in das Kernsubstrat aufzunehmen und den Abstand zwischen dem IC-Chip und den Kondensatoren zu verkürzen, wodurch die Schleifeninduktivität der Leiterplatte verringert wird. Da die Leiterplatte ferner durch Aufbringen mehrerer Harzschichten mit darauf ausgebildeten Leiterschaltungen in einer mehrschichtigen Weise gebildet wird, wird die Verdrahtungsdichte in dem Kernsubstrat erhöht, und die Anzahl der Zwischenlagen-Harzisolierschichten kann verringert werden.
  • Da zwischen das Kernsubstrat und die Kondensatoren Harz gefüllt wird, kann außerdem eine von den Kondensatoren verursachte Belastung oder ähnliches, selbst wenn sie auftritt, gemildert werden, und es findet keine Migration statt. Dadurch besteht keine Gefahr, daß die Elektroden der Kondensatoren von den Anschlußabschnitten der Durchkontaktierungslöcher getrennt und aufgelöst werden. Auf diese Weise ist es möglich, die gewünschte Leistung beizubehalten, auch wenn ein Zuverlässigkeitstest durchgeführt wird.
  • Außerdem ist es, selbst wenn die Kondensatoren mit Kupfer überzogen sind, möglich, das Stattfinden der Migration zu verhindern.
  • [Dritte Ausführungsform]
  • Die Konfiguration einer Leiterplatte der dritten erfindungsgemäßen Ausführungsform wird nachstehend unter Bezug auf 30 und 31 beschrieben. 30 ist eine Querschnittansicht einer Leiterplatte 410. 31 zeigt einen Zustand, in dem ein IC-Chip 490 auf die in 30 gezeigte Leiterplatte 410 montiert ist und die Leiterplatte 410 an einer Tochterleiterplatte 495 angebracht ist.
  • Wie in 30 gezeigt, besteht die Leiterplatte 410 aus einem Kernsubstrat 430, das mehrere Chipkondensatoren 420 enthält, und zusammengesetzten Verdrahtungsschichten 480A und 480B. Jede der zusammengesetzten Verdrahtungsschichten 480A und 480B besteht aus Zwischenlagen-Harzisolierschichten 540 und 541. Leiterschaltungen 558 und Durchkontaktierungslöcher 560 sind auf der Zwischenlagen-Harzisolierschicht 540 jeder der zusammengesetzten Verdrahtungsschichten 480A und 480B ausgebildet. Leiterschaltungen 559 und Durchkontaktierungslöcher 564 sind auf der Zwischenlagen-Harzisolierschicht 541 jeder der zusammengesetzten Verdrahtungsschichten 480A und 480B aus gebildet. Auf den Zwischenlagen-Harzisolierschichten 541 sind jeweils Lötstopplackschichten 470 ausgebildet. Durchkontaktierungslöcher 460 und Leiterschaltungen 458, die mit den Chipkondensatoren 420 verbunden werden sollen, werden auf dem Kernsubstrat 430 aufgebracht. Die zusammengesetzten Verdrahtungsschichten 480A und 480B sind mit Hilfe von in dem Kernsubstrat 430 ausgebildeten Durchgangslöchern 456 miteinander verbunden.
  • Wie in 30 gezeigt, besteht jeder der Chipkondensatoren 420 aus der ersten Elektrode 421, der zweiten Elektrode 422 und einem zwischen den ersten und zweiten Elektroden angebrachten Dielektrikum 423. Mehrere Paare erster leitfähiger Schichten 424, die mit der ersten Elektrodenseite 421 verbunden sind, und zweiter leitfähiger Schichten 425, die mit der zweiten Elektrodenseite 422 verbunden sind, sind derart auf dem Dielektrikum 423 angeordnet, daß sie einander gegenüberliegen.
  • Wie in 31 gezeigt, sind auf der oberen zusammengesetzten Verdrahtungsschicht 480A Lotbumps 476U, die mit den Kontaktflecken 492E, 492P und 492S des IC-Chips 490 verbunden werden sollen, ausgebildet. Die Lotbumps 476D, die mit den Kontaktflecken 494E1, 494E2, 494P1, 494P2 und 494S. der Tochterleiterplatte 495 verbunden werden sollen, sind auf der unteren zusammengesetzten Verdrahtungsschicht 480B ausgebildet.
  • Der Signalkontaktfleck 492S des IC-Chips 490 wird durch den Bump 476U – die Leiterschaltung 559 – das Durchkontaktierungsloch 564 – die Leiterschaltung 558 – das Durchkontaktierungsloch 560 – das Durchgangsloch 456 – das Durchkontaktierungsloch 560 – die Leiterschaltung 558 – das Durchkontaktierungsloch 564 – die Leiterschaltung 559 – den Bump 476D mit dem Signalkontaktfleck 494S der Tochterleiterplatte 495 verbunden.
  • Der Erdungskontaktfleck 492E des IC-Chips 490 ist durch die Bumps 476U – die Durchkontaktierungslöcher 564 – die Leiterschaltungen 558 – die Durchkontaktierungslöcher 560 – die Leiterschaltungen 458 – die Durchkontaktierungslöcher 460 mit den ersten Elektroden 421 der Chipkondensatoren 420 verbunden. Der Erdungskontaktfleck 494E1 der Tochterleiterplatte 495 ist durch die Bumps 476D – die Durchkontaktierungslöcher 564 – die Leiterschaltungen 558 – die Durchkontaktierungslöcher 560 – die Durchgangslöcher 456 – die Leiterschaltungen 458 – die Durchkontaktierungslöcher 460 mit den ersten Elektroden 421 der Chipkondensatoren 420 verbunden. Der Erdungskontaktfleck 494E2 ist durch die Bumps 476D – die Durchkontaktierungslöcher 564 – die Leiterschaltungen 558 – die Durchkontaktierungslöcher 560 – die Leiterschaltungen 458 – die Durchkontaktierungslöcher 460 mit den ersten Elektroden 421 der Chipkondensatoren 420 verbunden.
  • Der Stromversorgungskontaktfleck 492P des IC-Chips 490 ist durch die Bumps 476U – die Durchkontaktierungslöcher 564 – die Leiterschaltungen 558 – die Durchkontaktierungslöcher 560 – die Leiterschaltungen 458 – die Durchkontaktierungslöcher 460 mit den zweiten Elektroden 422 der Chipkondensatoren 420 verbunden. Der Stromversorgungskontaktfleck 494P1 der Tochterleiterplatte 495 ist durch die Bumps 476D – die Durchkontaktierungslöcher 564 – die Leiterschaltungen 558 – die Durchkontaktierungslöcher 560 – die Durchgangslöcher 456 – die Leiterschaltungen 458 – die Durchkontaktierungslöcher 460 mit den zweiten Elektroden 422 der Chipkondensatoren 420 verbunden. Der Stromversorgungskontaktfleck 494P2 ist durch die Bumps 476D – die Durchkontaktierungslöcher 564 – die Leiterschaltungen 558 – die Durchkontaktierungslöcher 560 – die Leiterschaltungen 458 – die Durchkontaktierungslöcher 460 mit den ersten Elektroden 422 der Chipkondensatoren 420 verbunden. In dieser Ausführungsform ist die Seite der Tochterleiterplatte 495 durch die Durchgangslöcher 456 mit den ersten und zweiten Elektroden 421 und 422 der Chipkondensatoren 420 verbunden. Es ist auch möglich, die Seite der Tochterleiterplatte 495 damit zu verbinden, ohne die Durchgangslöcher zu verwenden.
  • Wie in 30 gezeigt, besteht das Kernsubstrat 430 in dieser Ausführungsform aus dem ersten Harzsubstrat 430a, mit dem die Chipkondensatoren 420 durch Verbindungsmaterialien verbunden sind, dem zweiten Harzsubstrat 430b, das durch eine Bindeharzschicht (Verbindungsplatte) 438a mit dem ersten Harzsubstrat 430a verbunden ist, und dem dritten Harzsubstrat 430c, das durch eine Bindeharzschicht (Verbindungsplatte) 438b mit dem zweiten Harzsubstrat 430b verbunden ist. Eine Öffnung 430B, die fähig ist, die Chipkondensatoren 420 aufzunehmen, wird in dem zweiten Harzsubstrat 430b ausgebildet.
  • Mit diesem Aufbau können die Chipkondensatoren 420 in dem Kernsubstrat 430 aufgenommen werden, so daß der Abstand zwischen dem IC-Chip 490 und jedem Chipkondensator 420 verkürzt wird, und die Schleifeninduktivität der Leiterplatte 410 verringert werden kann. Da das Kernsubstrat 430 ferner ausgebildet wird, indem das erste Harzsubstrat 430a, das zweite Harzsubstrat 430b und das dritte Harzsubstrat 430c in einer mehrschichtigen Weise aufgebracht werden, kann das Kernsubstrat 430 eine ausreichende Festigkeit erreichen. Da das Kernsubstrat 430 außerdem durch Aufbringen des ersten Harzsubstrats 430a und des dritten Harzsubstrats 430c jeweils auf die beiden Seiten des Kernsubstrats 430 glatt ausgebildet wird, ist es möglich, die Zwischenlagen-Harzisolierschichten 540, 541, die Leiterschaltungen 558, 559 und die Durchkontaktierungslöcher 560, 564 auf dem Kernsubstrat 430 in geeigneter Weise auszubilden, und die Wahrscheinlichkeit für das Auftreten fehlerhafte Leiterplatten kann verringert werden.
  • Außerdem werden die Durchkontaktierungslöcher 460 in dieser Ausführungsform auf beiden Seiten des Kernsubstrats 430 bereitgestellt. Dies ermöglicht, die Tochterleiterplatte 495 mit jedem Chipkondensator 420 mit dem kürzesten Abstand zu verbinden, und von der Tochterleiterplatte kann kurzzeitig ein hoher elektrischer Strom an den IC-Chip zugeführt werden.
  • Außerdem wird in dieser Ausführungsform, wie in 25(D) gezeigt, ein isolierendes Bindemittel 436 zwischen das erste Harzsubstrat 430a und jeden der Chipkondensatoren 420 gebracht. Hier wird der Wärmeausdehnungskoeffizient des Bindemittels 436 niedriger als der des Kernsubstrats 430 eingestellt, d.h. nahe an dem der aus Keramik hergestellten Chipkondensatoren 420 eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat, den Verbindungsschichten 436 und den Chipkondensatoren 420 eine innere Belastung auftritt, treten dadurch weniger Risse, Trennungen und ähnliches in dem Kernsubstrat auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen. Es ist auch möglich, das Stattfinden von Migration zu verhindern.
  • Ein Verfahren zur Herstellung der weiter oben unter Bezug auf 30 beschriebenen Leiterplatte wird unter Bezug auf 25 bis 30 beschrieben.
    • (1) Eine einseitig verkupferte Laminatplatte 430M (das erste Harzsubstrat 430a oder das dritte Harzsubstrat 430c), bei der auf eine Seite des Harzsubstrats eine Kupferfolie 432 auflaminiert ist, das einen Kern mit einer Dicke von 0,1 mm aus Glasgewebe oder ähnlichem, der mit einem (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist, hat, wird als Ausgangsmaterial verwendet (25(A)). Dann wird die Kupferfolie 432 der verkupferten Laminatplatte 430M in einem Muster geätzt, wodurch Öffnungen 432a zum Ausbilden von Durchkontaktierungslöchern ausgebildet werden (25(B)).
    • (2) Unter Verwendung einer Druckvorrichtung wird ein wärmeaushärtendes oder UV-härtendes Verbindungsmaterial 436 auf Abschnitte des ersten Harzsubstrats 430a aufgebracht, auf denen die Kupferfolie 432 nicht auflaminiert ist (25(C)). Anstelle des Aufbringens des Verbindungsmaterials kann ein Vergießen durchgeführt werden. Dann werden mehrere Chipkondensatoren 420 aus Keramik auf das Verbindungsmaterial 436 montiert und durch das Verbindungsmaterial 436 mit dem ersten Harzsubstrat 430a verbunden (25(D)). Einer oder mehrere Chipkondensatoren 420 können bereitgestellt werden; wenn jedoch mehrere Chipkondensatoren 420 verwendet werden, kann die hohe Integration der Kondensatoren realisiert werden.
    • (3) Dann werden Harzschichten zum Verbinden (Bindeharzschichten) 438a und 438b, die jeweils einen Kern aus Glasgewebe oder ähnlichem haben und mit einem Epoxidharz imprägniert sind, ebenso wie die zweite Harzschicht 430b (mit einer Dicke von 0,4 mm) mit einem Kern aus Glasgewebe oder ähnlichem, der mit einem BT-Harz imprägniert und ausgehärtet ist, vorbereitet. Öffnungen 36A und 430B, die fähig sind, die Chipkondensatoren 420 aufzunehmen, werden jeweils in der Bindeharzschicht 438a und der zweiten Harzschicht 430b ausgebildet. Zuerst wird das zweite Harzsubstrat 430b durch die Bindeharzschicht 438b auf das dritte Harzsubstrat 430c montiert, wobei die Oberfläche des dritten Harzsubstrats 430c mit der Kupferschicht 432 nach unten gerichtet auflaminiert wird. Dann wird das erste Harzsubstrat 430a gewendet und durch die Bindeharzschicht 438a auf das zweite Harzsubstrat 430b montiert. Das erste Harzsubstrat 430a wird nämlich dem zweiten Harzsubstrat 430b derart überlagert, daß die mit dem ersten Harzsubstrat 430a verbundenen Chipkondensatoren 420 in Richtung der Bindeharzschichtseite 438a gelenkt werden und in der in dem zweiten Harzsubstrat 430b ausgebildeten Öffnung 430B aufgenommen werden können (26(A)). Dadurch können die Chipkondensatoren 420 in dem Kernsubstrat 430 aufgenommen werden, und die Leiterplatte mit verringerter Schleifeninduktivität kann bereitgestellt werden. Es wird bemerkt, daß ein Substrat aus Keramik oder AIN nicht als das Kernsubstrat verwendet werden kann. Dies liegt daran, daß die äußere Form eines derartigen Substrats eine schlechte Bearbeitbarkeit hat, manchmal keine Kondensatoren aufnehmen kann und, selbst wenn es mit einem Harz gefüllt wird, Lücken hat.
    • (4) Die überlagerten Substrate werden unter Verwendung einer Thermopresse unter Druck gesetzt, wodurch die ersten, zweiten und dritten Harzsubstrate 430a, 430b und 430c in einer mehrschichtigen Weise integriert werden und das Kernsubstrat 430 mit mehreren Chipkondensatoren 420 bilden (26(B)).
  • Zunächst wird das Epoxidharz (Isolierharz) durch unter Druck setzen der Substrate von den Bindeharzschichten 438a und 438b nach außen gedrückt, und die Lücken zwischen der Öffnung 430B und den Chipkondensatoren 420 werden mit dem Harz gefüllt. Da die Substrate unter Druck gesetzt und gleichzeitig erwärmt werden, wird das Epoxidharz ferner ausgehärtet, und das erste Harzsubstrat 430a, das zweite Harzsubstrat 430b und das dritte Harzsubstrat 430c werden fest miteinander verbunden, indem die Bindeharzschichten 438a und 438b als ein Bindeharz (Verbindungsplatten) dazwischen gebracht werden. In dieser Ausführungsform wird der Raum in der Öffnung 430B gefüllt, wobei das Epoxidharz aus den Bindeharzschichten fließt. Alternativ kann in der Öffnung 430B Füllstoff bereitgestellt werden.
  • Da die beiden Seiten des Kernsubstrats 430 das erste Harzsubstrat 430a und das dritte Harzsubstrat 430c sind, die jeweils glatt sind, können die Zwischenlagen-Harzisolierschichten 540, 541, die Leiterschaltungen 558, 559 und die Durchkontaktierungslöcher 560 und 564 in geeigneter Weise in Schritten ausgebildet werden, die später beschrieben werden, ohne die Glattheit des Kernsubstrats 430 zu beeinträchtigen, und die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten kann verringert werden. Ferner kann das Kernsubstrat 430 eine ausreichende Festigkeit erreichen.
    • (5) Dann werden die belichteten Bereiche der Kupferschicht 432 von den Öffnungen 432a zum Ausbilden der Durchkontaktierungslöcher durch Anwenden eines Lasers entfernt, und Öffnungen 442 für Durchkontaktierungslöcher, die sich bis zu den ersten und zweiten Elektroden 421 und 422 der Chipkondensatoren 420 erstrecken, werden ausgebildet. Nämlich unter Verwendung der Kupferfolie 432 als eine konforme Maske werden die Öffnungen 442 für Durchkontaktierungslöcher in dem Kernsubstrat 420 durch Anwenden eines Lasers ausgebildet. Dann wird der gleiche Schritt auf der anderen Seite des Substrats ausgeführt (26(C)). Als ein Ergebnis hängen die Öffnungsdurchmesser der Durchkontaktierungslöcher von den Öffnungsdurchmessern der Öffnungen 432a der Kupferfolie 432 zum Ausbilden der Durchkontaktierungslöcher ab, so daß es ermöglicht wird, jedes Durchkontaktierungsloch derart auszubilden, daß es einen geeigneten Durchmesser hat. Ebenso hängt die Positionsgenauigkeit der Durchkontaktierungslochöffnungen von den Öffnungspositionen der Öffnungen 432a der Kupferfolie 432 zum Ausbilden der Durchkontaktierungslöcher ab, wodurch es ermöglicht wird, die Durchkontaktierungslöcher, an geeigneten Positionen auszubilden, auch wenn die Positionsgenauigkeit der Laseranwendung gering ist.
    • (6) Durch Bohren oder Anwenden eines Lasers werden durchgehende Löcher 444 für Durchgangslöcher in dem Kernsubstrat 430 ausgebildet (26(D)). Danach wird unter Verwendung von Sauerstoffplasma ein Reinigungsprozeß ausgeführt. Alternativ kann ein Reinigungsprozeß unter Verwendung von Chemikalien, wie etwa Permanganat, ausgeführt werden.
    • (7) Dann wird unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVAC JAPAN, Ltd., ein Plasmaprozeß ausgeführt, um auf den gesamten Oberflächen des Kernsubstrats 430 rauhe Oberflächen auszubilden. Der Plasmaprozeß wird für zwei Minuten unter Verwendung von Argongas als Inertgas bei einer Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C ausgeführt. Dann wird ein Sputterprozeß mit Ni und Cu als Targets ausgeführt, und Ni-Cu-Metallschichten 448 werden jeweils auf den Oberflächen des Kernsubstrats 430 ausgebildet (27(A)). Während hier ein Sputterprozeß verwendet wird, können Metallschichten aus Kupfer, Nickel oder ähnlichem durch stromloses Metallisieren ausgebildet werden. In manchen Fällen können nach dem Sputterprozeß stromlos metallisierte Schichten ausgebildet werden. Ein Aufrauhungsprozeß kann unter Verwendung einer Säure oder eines Oxidationsmittels ausgeführt werden. Die rauhen Schichten sind vorzugsweise 0,1 bis 5 μm dick.
    • (8) Dann werden lichtempfindliche Trockenfilme auf die Oberflächen der Ni-Cu-Metallschichten 448 aufgebracht, und Belichtungs- und Entwicklungsprozesse werden ausgeführt, während Masken montiert werden, wodurch jeweils Resists 450 mit einem vorbestimmten Muster ausgebildet werden. Das Kernsubstrat 430 wird dann in eine Galvanisierungslösung eingetaucht, über die Ni-Cu-Metallschichten 448 wird Strom an das Substrat 430 angelegt, und in Abschnitten, in denen keine Resists 450 ausgebildet sind, wird unter den folgenden Bedingungen ein Galvanisierungsprozeß ausgeführt, um galvanisierte Schichten 452 auszubilden (27(B)). [Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv (Kaparacid, HL, 19,5 Mol/l hergestellt von Atotech Japan) [Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 120 Minuten Temperatur 22 ± 2°C
    • (9) Nach dem Trennen und Entfernen der Resists 450 durch 5%-iges NaOH werden die Ni-Cu-Metallschichten 448 und die Kupferfolie 432 unter den Resists 450 durch Ätzen mit einer Ätzlösung aus einer Mischung aus einer Salpetersäure, einer Schwefelsäure und Wasserstoffperoxid gelöst und entfernt, um Leiterschaltungen 458 (einschließlich der Durchkontaktierungslöcher 460) und Durchgangslöcher 456 auszubilden, die jeweils aus der Kupferfolie 432, der Ni-Cu-Metallschicht 448 und der galvanisch aufgebrachten Kupferschicht 452 bestehen. Nach dem Waschen und Trocknen des sich ergebenden Substrats wird eine Ätzlösung auf beide Seiten des Substrats und die Oberflächen der Leiterschaltungen 458 (einschließlich der Durchgangslöcher 460) gesprüht, und die Durchgangslöcher 456 werden geätzt, um rauhe Schichten 462 auf den gesamten Oberflächen der Leiterschaltungen 458 (einschließlich der Durchkontaktierungslöcher 460) und der Durchgangslöcher 456 auszubilden (27(C)). Als Ätzlösung wird eine Mischung aus 10 Gewichtsteilen Imidazolkupfer(II)komplex, 7 Gewichtsteilen Glycolsäure und 5 Gewichtsteilen Kaliumchlorid und 78 Gewichtsprozent Ionenaustauschwasser verwendet.
    • (10) Harzfüllstoff 464, der hauptsächlich aus einem Epoxidharz besteht, wird unter Verwendung der Druckvorrichtung auf die beiden Seiten des Substrats 430 aufgebracht, wobei der Harzfüllstoff 464 zwischen die Leiterschaltungen 458 und in die Durchgangslöcher 456 gefüllt wird und der Harzfüllstoff 464 erwärmt und getrocknet wird. Nämlich durch Ausführen dieses Schritts wird der Harzfüllstoff 464 zwischen die Leiterschaltungen 458 und in die Durchkontaktierungslöcher 460 und die Durchgangslöcher 456 gefüllt (25(D)).
    • (11) Eine Seite des Substrats 430, für das der in (10) beschriebene Prozeß abgeschlossen worden ist, wird durch Bandschleifen unter Verwendung eines Bandschleifpapiers (hergestellt von Sankyo Rikagaku Co., Ltd.) derart poliert, daß der Harzfüllstoff 464 nicht auf den Oberflächen der Leiterschaltungen 458 und den Kontaktrandflächen 456a der Durchgangslöcher 456 verbleibt. Dann wird ein Schwabbelprozeß ausgeführt, um durch den Bandschleifpoliervorgang verursachte Defekte zu beseitigen. Diese Folge von Polierprozessen wird auch für die andere Seite des Substrats 430 ausgeführt. Dann wird der derart eingefüllte Harzfüllstoff 464 erwärmt und ausgehärtet. Auf diese Weise ist es möglich, ein Verdrahtungssubstrat zu erzielen, bei dem der Oberflächenschichtabschnitt des Harzfüllstoffs 464 in die Durchgangslöcher 456 und ähnliche verfüllt wird und rauhe Oberflächen 462 auf den oberen Oberflächen der Leiterschaltungen 458 entfernt werden, die beiden Seiten des Substrats 430 geglättet werden, der Harzfüllstoff 464 und die Leiterschaltungen 458 durch die rauhen Oberflächen 462 fest miteinander verbunden werden und die Innenwände der Durchgangslöcher 456 und der Harzfüllstoff 464 durch die rauhen Oberflächen 462 fest miteinander verbunden werden. Dann wird die gleiche Ätzlösung wie die in (9) weiter oben verwendete auf beide Seiten des Substrats 430 gesprüht, um die Oberflächen der Leiterschaltungen 458 und die einmal geglätteten Kontaktrandflächen 456a der Durchgangslöcher 456 zu ätzen, wodurch auf den gesamten Oberflächen der Leiterschaltungen 458 rauhe Oberflächen 458a ausgebildet werden (28(A)).
    • (12) Wärmeaushärtende Epoxidharzschichten, die später beschrieben werden, werden durch Vakuumpressen bei einem Druck von 5 kg/mm2 auf das Substrat 430 laminiert, das den weiter oben genannten Schritten unterzogen wurde, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwischenlagen-Harzisolierschichten 540 bereitzustellen (28(B)). Der Vakuumgrad während der Vakuumpreßverarbeitung beträgt 10 mmHg.
    • (13) Dann werden durch Anwenden eines Lasers Öffnungen 542 für Durchkontaktierungslöcher in den Zwischenlagen-Harzisolierschichten 540 ausgebildet (28(C)).
    • (14) Unter Verwendung des in Schritt (7) verwendeten Geräts des Typs SV-4540, hergestellt von ULVAC JAPAN, Ltd., wird ein Plasmaprozeß ausgeführt, um auf den Oberflächen der Zwischenlagen-Harzisolierschichten 540 rauhe Oberflächen 540a auszubilden (28(D)). Wie im Fall des Schritts (7) kann hier ein Aufrauhungsprozeß unter Verwendung einer Säure oder eines Oxidationsmittels ausgeführt werden. Die rauhen Schichten sind vorzugsweise 0,1 bis 5 μm dick.
    • (15) Dann wird, wie im Fall von Schritt (7) ein Sputterprozeß mit Ni und Cu als Targets ausgeführt, um Ni-Cu-Metallschichten 548 auf den Oberflächen der Zwischenlagen-Harzisolierschichten 540 auszubilden (29(A)). Während hier ein Sputterprozeß verwendet wird, können Metallschichten aus Kupfer, Nickel oder ähnlichem durch stromloses Metallisieren ausgebildet werden. In manchen Fällen können nach dem Ausbilden der Metallschichten durch den Sputterprozeß stromlos metallisierte Schichten ausgebildet werden.
    • (16) Dann werden, wie im Fall des Schritts (8) lichtempfindliche Trockenfilme auf die Oberflächen der Ni-Cu-Metallschichten 548 aufgebracht, und Belichtungs- und Entwicklungsprozesse werden ausgeführt, während Masken montiert werden, wodurch jeweils Resists 544 mit einem vorbestimmten Muster ausgebildet werden. Das Kernsubstrat wird dann in eine Galvanisierungslösung eingetaucht, über die Ni-Cu-Metallschichten 548 wird Strom an das Substrat angelegt, und in Abschnitten, in denen keine Resists 544 ausgebildet sind, wird ein Galvanisierungsprozeß ausgeführt, um galvanisierte Schichten 552 auszubilden (29(B)).
    • (17) Dann wird der gleiche Prozeß wie in Schritt (9) ausgeführt, um Leiterschaltungen 558 (einschließlich der Durchkontaktierungslöcher 560) auszubilden, die jeweils aus der Ni-Cu-Metallschicht 548 und der galvanisch aufgebrachten Schicht 552 bestehen. Nach dem Waschen und Trocknen des sich ergebenden Substrats wird eine Ätzlösung auf beide Seiten des Substrats gesprüht, die auf diese Weise geätzt werden, um rauhe Schichten 154 auf den gesamten Oberflächen der Leiterschaltungen 558 (einschließlich der Durchkontaktierungslöcher 560) auszubilden (29(C)).
    • (18) Die Schritte (12) bis (17) werden ferner wiederholt, wobei darüber weitere Zwischenlagen-Harzisolierschichten 541, Leiterschaltungen 559 (einschließlich Durchkontaktierungslöcher 564) und rauhe Oberflächen 565 ausgebildet werden (29(D)).
  • Spätere Schritte sind die gleichen wie (16) bis in der weiter oben dargelegten ersten Ausführungsform, deren Beschreibung hier daher nicht gegeben wird.
  • Das Montieren des durch die obigen Schritte abgeschlossenen IC-Chips 490 auf der Leiterplatte 410 und das Anbringen der Leiterplatte 410 an der Tochterleiterplatte 495 sind gleich wie in der ersten Ausführungsform, die Beschreibung dafür wird hier daher nicht gegeben.
  • [Erstes zusätzliches Beispiel der dritten Ausführungsform]
  • Eine Leiterplatte gemäß dem ersten zusätzlichen Beispiel der dritten erfindungsgemäßen Ausführungsform wird hier im weiteren unter Bezug auf 32 beschrieben. Die Leiterplatte in dem ersten zusätzlichen Beispiel ist fast die gleiche wie die Leiterplatte in der weiter oben dargelegten dritten Ausführungsform. In der Leiterplatte des ersten zusätzlichen Beispiels sind jedoch leitfähige Anschlußstifte 496 auf der Leiterplatte aufgebracht, und die Leiterplatte ist durch die leitfähigen Anschlußstifte 496 mit einer Tochterleiterplatte verbunden.
  • Ferner werden in der weiter oben dargelegten dritten Ausführungsform nur die in dem Kernsubstrat 430 enthaltenen Chipkondensatoren 420 bereitgestellt. In diesem Beispiel werden Massenspeicherchipkondensatoren 486 auf den Vorder- und Rückseiten des Substrats montiert.
  • Der IC-Chip verbraucht kurzzeitig einen hohen Strom und führt komplexe arithmetische Operationen aus. Um einen hohen Strom an den IC-Chip zuzuführen, sind in dem ersten zusätzlichen Beispiel Chipkondensatoren 420 und Chipkondensatoren 486 für die Stromversorgung vorgesehen. Der aus diesen Chipkondensatoren erlangte Vorteil wird unter Bezug auf 12 beschrieben.
  • 12 ist ein Diagramm mit einer vertikalen Achse, welche die an den IC-Chip zugeführte Spannung angibt, und einer horizontalen Achse, welche die Zeit angibt. In 12 bezeichnet die Doppelpunktstrichlinie C die Spannungsveränderung einer Leiterplatte, die nicht mit Stromversorgungskondensatoren versehen ist. Wenn die Stromversorgungskondensatoren nicht vorgesehen sind, wird die Spannung erheblich gedämpft. Eine gestrichelte Linie A bezeichnet die Spannungsveränderung einer Leiterplatte, auf deren Oberflächen Chipkondensatoren montiert sind. Im Vergleich zu der Doppelpunktstrichlinie C fällt die Spannung nicht stark. Da die Schleifenlänge größer ist, kann jedoch eine mengengesteuerte Stromversorgung nicht hinreichend ausgeführt werden. Nämlich am Beginn der Stromzuführung fällt die Spannung. Ferner bezeichnet eine Punktstrichlinie B den Spannungsabfall einer weiter oben unter Bezug auf 31 beschriebenen Leiterplatte mit den Chipkondensatoren. In diesem Fall kann die Schleifenlänge verkürzt werden; Massenspeicherchipkondensatoren können jedoch nicht in ein Kernsubstrat 430 aufgenommen werden, und die Spannung ändert sich daher. Hier bezeichnet eine durchgezogene Linie E die Spannungsveränderung der Leiterplatte in dem ersten zusätzlichen Beispiel, bei dem die Leiterplatte die Chipkondensatoren 420 in dem Kernsubstrat montiert hat und die Massenspeicherchipkondensatoren 486 auf ihren Oberflächen montiert hat. Die Spannungsveränderung wird minimiert, indem die Chipkondensatoren 420 und die Massenspeicherchipkondensatoren 486 (mit einer relativ hohen Induktivität) in der Nachbarschaft des IC-Chips bereitgestellt werden.
  • [Erste Modifikation der dritten Ausführungsform]
  • Als nächstes wird unter Bezug auf 36 eine Leiterplatte 414 der ersten Modifikation der dritten Ausführungsform beschrieben. Die Leiterplatte in der ersten Modifikation der dritten Ausführungsform hat fast die gleiche Konfiguration wie die Leiterplatte der weiter oben dargelegten dritten Ausführungsform. In der weiter oben unter Bezug auf 30 beschriebenen dritten Ausführungsform besteht jede Leiterschaltung 458 aus drei Schichten, d.h. der Kupferfolie 432, der Ni-Cu-Metallschicht 448 und der galvanisierten Schicht 452. In der Leiterplatte 414 der ersten Modifikation der dritten Ausführungsform besteht im Gegensatz dazu jede Leiterschaltung 458 aus zwei Schichten, d.h. einer stromlos metallisieren Schicht 443 und einer galvanisierten Schicht 452. Nämlich wird die Kupferschicht 432 entfernt und die Dicke wird verringert, wodurch die Leiterschaltung 458 mit feinem Teilungsabstand ausgebildet wird.
  • Außerdem werden in der Leiterplatte 414 der ersten Modifikation der dritten Ausführungsform Leiterschaltungen 435 auf beiden Seiten des zweiten Harzsubstrats 430b ausgebildet, das mit einer Öffnung 430B zum Aufnehmen von Chipkondensatoren 420 versehen ist. Da die Leiterschaltungen 435 in der ersten Modifikation der dritten Ausführungsform auf den beiden Seiten des zweiten Harzsubstrats 430b ausgebildet werden, das mit der Öffnung 430B zum Aufnehmen der Chipkondensatoren 420 versehen ist, ist es möglich, die Verdrahtungsdichte in dem Kernsubstrat 430 zu erhöhen und die Anzahl von aufzubauenden Zwischenlagen-Harzisolierschichten, zu verringern.
  • Außerdem werden in dem Chipkondensator 420 der Leiterplatte in der ersten Modifikation der dritten Ausführungsform, wie in 13(A) gezeigt, die ersten und zweiten Elektroden 421 und 422 mit verkupferten Schichten 29 beschichtet, nachdem die (nicht gezeigte) Beschichtungslagen der ersten und zweiten Elektroden 421 und 422 vollständig getrennt sind. Die jeweils mit der verkupferten Schicht 29 beschichteten ersten und zweiten Elektroden 421 und 422 werden durch Durchkontaktierungslöcher 460 aus verkupfertem Material elektrisch miteinander verbunden. Hier werden die Elektroden 421 und 422 des Chipkondensators durch Metallisieren hergestellt und haben auf ihren Oberflächen unregelmäßige Abschnitte. Wenn das Substrat verwendet wird, während die Metallschichten freigelegt werden, kann das Harz dadurch in dem Schritt zur Bereitstellung der nicht durchdringenden Löcher 442 in dem ersten Harzsubstrat 430a manchmal auf den unregelmäßigen Abschnitten bleiben. Zu diesem Zeitpunkt bewirkt der Harzrest Verbindungsfehler zwischen den ersten, zweiten Elektroden 421, 422 und den Durchkontaktierungslöchern 460. Da die Oberflächen der ersten und zweiten Elektroden 421 und 422 im Gegensatz dazu in der ersten Modifikation der dritten Ausführungsform durch die verkupferten Schichten 29 geglättet werden, bleibt kein Harz auf den Elektroden übrig, wenn die Öffnungen 442 in dem beschichteten ersten Harzsubstrat 430a bereitgestellt werden, und die Zuverlässigkeit der Verbindung zwischen den Elektroden 421, 422 und den Durchkontaktierungslöchern 460 beim Bilden der Durchkontaktierungslöcher 460 kann verbessert werden.
  • Außerdem werden die Durchkontaktierungslöcher 460 jeweils durch Metallisieren in den Elektroden 421 und 422 mit den darauf ausgebildeten verkupferten Schichten 29 ausgebildet, die Verbindungseigenschaften zwischen den Elektroden 421, 422 und den Durchkontaktierungslöchern 460 sind gut, und zwischen den Elektroden 421, 422 und den Durchkontaktierungslöchern 460 findet keine Trennung statt, selbst wenn ein Wärmezyklustest ausgeführt wird. Außerdem findet keine Migration statt und in dem Verbindungsabschnitt der Durchkontaktierungslöcher der Kondensatoren ergeben sich keine Nachteile.
  • Die verkupferten Schichten 29 werden in einer getrennten Phase, in der die Chipkondensatoren 20 auf die Leiterplat te montiert werden, aufgebracht, nachdem die Nickel-/Zinnschicht in einer Herstellungsphase der Chipkondensatoren auf die Oberfläche jeder Metallschicht 26 aufgebracht wurde. Alternativ können die verkupferten Schichten 29 in der Herstellungsphase der Chipkondensatoren 420 direkt auf die Metallschichten 26 beschichtet werden. Nämlich in der ersten Modifikation der dritten Ausführungsform wird, wie im Fall der dritten Ausführungsform, ein Reinigungsprozeß ausgeführt, um dadurch die Durchkontaktierungslöcher durch Verkupfern auszubilden, nachdem durch Anwenden eines Lasers Öffnungen bereitgestellt wurden, die sich bis zu den verkupferten Schichten 29 der Elektroden erstrecken. Selbst wenn eine Oxidschicht auf der Oberfläche der verkupferten Schicht 29 ausgebildet wird, kann die Oxidschicht folglich von den Laser- und Reinigungsprozessen entfernt werden, wodurch es ermöglicht wird, die Verbindung geeignet herzustellen.
  • Ferner werden rauhe Schichten 23a auf den Oberflächen eines Dielektrikums 423 jedes Chipkondensators 420 ausgebildet, wobei das Dielektrikum aus einer Keramik gefertigt ist. Dadurch ist das Haftvermögen zwischen den Chipkondensatoren 420 aus Keramik und den Harzsubstraten 438a und 438b aus einem Harz hoch, und das erste Harzsubstrat 438a wird an der Grenzfläche dazwischen nicht getrennt, selbst wenn ein Wärmezyklustest ausgeführt wird. Die rauhen Schichten 23a können durch Polieren der Oberflächen der Chipkondensatoren ausgebildet werden, nachdem sie gesintert wurden, oder durch Aufrauhen der Oberflächen bevor sie gesintert werden. In der ersten Modifikation der dritten Ausführungsform werden die Oberflächen der Kondensatoren aufgerauht, und das Haftvermögen zwischen den Kondensatoren und dem Harz wird dadurch verbessert. Alternativ kann ein Silan-Haftvermittlungsprozeß auf den Oberflächen des Kondensators ausgeführt werden.
  • Wie in 13(B) gezeigt, ist es auch möglich, die ersten und zweiten Elektroden 21 und 22 der Kondensatoren 420 zu verwenden, während ein Teil der Beschichtungen 28 der Elektroden 21 und 22 entfernt wird. Der Grund dafür ist, daß die Verbindungseigenschaften verbessert werden können, indem die ersten und zweiten Elektroden 21 und 22 freigelegt werden.
  • Ein Verfahren zur Herstellung der Leiterplatte der ersten Modifikation der dritten erfindungsgemäßen Ausführungsform wird unter Bezug auf 33 bis 35 beschrieben.
    • (1) Einseitig verkupferte Laminatplatten 430M (das erste Harzsubstrat 430a und das dritte Harzsubstrat 430c), bei denen eine Kupferfolie 432 auf eine Seite eines Harzsubstrats auflaminiert ist, das einen Kern mit einer Dicke von 0,1 mm aus Glasgewebe oder ähnlichem hat, der mit einem (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist, werden vorbereitet. Ebenso wird eine zweiseitig verkupferte Laminatplatte 430N (das zweite Harzsubstrat 430b) vorbereitet, bei der eine Kupferschicht 432 auf beide Seiten eines Harzsubstrats auflaminiert ist, das einen Kern mit einer Dicke von 0,4 mm aus Glasgewebe oder ähnlichem hat, der mit einem (Bismaleimid-Triazin) Harz imprägniert und ausgehärtet ist (33(A)).
    • (2) Dann wird die Kupferfolie 432 jeder verkupferten Laminatplatte 430M in einem Muster geätzt, wodurch Öffnungen 432a zum Ausbilden von Durchkontaktierungslöchern ausgebildet werden. Ebenso werden die Kupferfolien 432 auf der beidseitig verkupferten Laminatplatte 430N in einem Muster geätzt, wodurch die Leiterschaltungen 435 ausgebildet werden (33(B)). In der ersten Modifikation der dritten Ausführungsform werden die Leiterschaltungen 435 auf beiden Seiten des zweiten Harzsubstrats 430b ausgebildet, so daß vorteilhafterweise die Verdrahtungsdichte des Kernsubstrats erhöht werden kann und die Anzahl von aufzubauenden Zwischenlagen-Harzisolierschichten verringert werden kann.
    • (3) Unter Verwendung einer Druckvorrichtung wird ein wärmeaushärtendes oder UV-härtendes Verbindungsmaterial 436 auf Abschnitte des ersten Harzsubstrats 430a aufgebracht, auf denen die Kupferfolien 432 nicht auflaminiert sind (33(C)). Anstelle des Aufbringens des Verbindungsmaterials kann ein Vergießen durchgeführt werden. Dann werden mehrere Chipkondensatoren 420 aus Keramik auf das Verbindungsmaterial 436 montiert und durch das Verbindungsmaterial 436 mit dem ersten Harzsubstrat 430a verbunden (33(D)). Einer oder mehrere Chipkondensatoren 420 können bereitgestellt werden; wenn jedoch mehrere Chipkondensatoren 420 verwendet werden, kann die hohe Integration der Kondensatoren realisiert werden.
    • (4) Dann werden Harzschichten zum Verbinden (Bindeharzschichten) 438a und 438b, die jeweils einen Kern aus Glasgewebe oder ähnlichem haben und mit einem Epoxidharz imprägniert sind, ebenso wie die zweite Harzschicht 430b vorbereitet. Öffnungen 36A und 430B, die fähig sind, die Chipkondensatoren 420 aufzunehmen, werden jeweils in der Bindeharzschicht 438a und der zweiten Harzschicht 430b ausgebildet. Zuerst wird das zweite Harzsubstrat 430b durch die Bindeharzschicht 438b auf das dritte Harzsubstrat 430c montiert, wobei die Oberfläche des dritten Harzsubstrats 430c mit der Kupferfolie 432 nach unten gerichtet auflaminiert wird. Dann wird das erste Harzsubstrat 430a gewendet und durch die Bindeharzschicht 438a auf das zweite Harzsubstrat 430b montiert. Das erste Harzsubstrat 430a wird nämlich auf dem zweiten Harzsubstrat 430b derart überlagert, daß die Chipkondensatoren 420 in der in dem zweiten Harzsubstrat 430b ausgebildeten Öffnung 430B aufgenommen werden können (34(A)). Dadurch können die Chipkondensatoren 420 in dem Kernsubstrat 430 aufgenommen werden, und die Leiterplatte mit verringerter Schleifeninduktivität kann bereitgestellt werden.
    • (5) Die überlagerten Substrate werden unter Verwendung einer Thermopresse unter Druck gesetzt, wodurch die ersten, zweiten und dritten Harzsubstrate 430a, 430b und 430c in einer mehrschichtigen Weise integriert werden und das Kernsubstrat 430 mit mehreren Chipkondensatoren 420 bilden (34(B)).
  • In dieser Ausführungsform wird das aus den Bindeharzschichten fließende Epoxidharz in Lücken in den Öffnungen 430B gefüllt. Alternativ kann ein Füllstoff in den Öffnungen 430B angeordnet werden.
  • Da die beiden Seiten des Kernsubstrats 430 das erste Harzsubstrat 430a und das dritte Harzsubstrat 430c sind, die jeweils glatt sind, können die Zwischenlagen-Harzisolierschichten 540, 541, die Leiterschaltungen 558, 559 und die Durchkontaktierungslöcher 560 und 564 in geeigneter Weise in Schritten ausgebildet werden, die später beschrieben werden, ohne die Glattheit des Kernsubstrats 430 zu beeinträchtigen, und die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten kann verringert werden. Ferner kann das Kernsubstrat 430 eine ausreichende Festigkeit erreichen.
    • (6) Dann werden die belichteten Bereiche der Kupferfolien 432 von den Öffnungen 432a zum Ausbilden der Durchkontaktierungslöcher durch Anwenden eines Lasers entfernt, und Öffnungen 442 für Durchkontaktierungslöcher, die sich bis zu den ersten und zweiten Elektroden 921 und 422 der Chipkondensatoren 420 erstrecken, werden ausgebildet. Nämlich unter Verwendung der Kupferfolien 432 als konforme Masken werden die Öffnungen 442 für Durchkontaktierungslöcher in dem Kernsubstrat 420 ausgebildet. Dann wird der gleiche Schritt auf der anderen Seite des Substrats ausgeführt (34(C)). Als ein Ergebnis hängen die Öffnungsdurchmesser der Durchkontaktierungslöcher von den Öffnungsdurchmessern der Öffnungen 432a von der Kupferschicht 432 zum Ausbilden der Durchkontaktierungslöcher ab, so daß es ermöglicht wird, jedes Durchkontaktierungsloch derart auszubilden, daß es einen geeigneten Durchmesser hat. Ebenso hängt die Positionsgenauigkeit der Durchkontaktierungslochöffnungen von den Öffnungspositionen der Öffnungen 432a der Kupferfolie 432 zum Ausbilden der Durchkontaktierungslö cher ab, wodurch es ermöglicht wird, die Durchkontaktierungslöcher, an geeigneten Positionen auszubilden, auch wenn die Positionsgenauigkeit der Laseranwendung gering ist.
    • (7) Dann werden die Kupferfolien 432 auf beiden Seiten des Kernsubstrats 430 unter Verwendung einer Ätzlösung geätzt und dadurch entfernt. Dadurch ist es möglich, in dem späteren Schritt, der später beschrieben wird, die dünneren Leiterschaltungen 458 auszubilden und die Schaltungen 458 mit feinem Teilungsabstand auszubilden. Dann werden durch Bohren oder Anwenden eines Lasers durchgehende Löcher 444 für Durchgangslöcher in dem Kernsubstrat 430 ausgebildet (34(D)). Danach wird unter Verwendung von Sauerstoffplasma ein (Desmear) Reinigungsprozeß ausgeführt. Alternativ kann ein Reinigungsprozeß unter Verwendung von Chemikalien, wie etwa Permanganat, ausgeführt werden.
    • (8) Dann wird unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVAC JAPAN, Ltd., ein Plasmaprozeß ausgeführt, um auf den gesamten Oberflächen des Kernsubstrats 430 rauhe Oberflächen 446 auszubilden (35(A)). Der Plasmaprozeß wird für zwei Minuten unter Verwendung von Argongas als Inertgas bei einer Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C ausgeführt. Alternativ kann ein Aufrauhungsprozeß unter Verwendung einer Säure oder eines Oxidationsmittels ausgeführt werden. Die rauhen Schichten sind vorzugsweise 0,1 bis 5 μm dick.
    • (9) Dann wird das Substrat 430 in eine stromlose Kupfermetallisierungslösung mit der folgenden Zusammensetzung eingetaucht, um mit Kupfer metallisierte Schichten 443 mit einer jeweiligen Dicke von 0,6 bis 3,0 μm auf den gesamten rauhen Oberflächen 446 auszubilden (35(B)). [Stromlose Metallisierungslösung] NiSO4 0,003 Mol/l Weinsäure 0,200 Mol/l Kupfersulfat 0,043 Mol/l HCHO 0,050 Mol/l NaOH 0,100 Mol/l α,α'-Bipyridyl 40 mg/l Polyetylenglykol (PEG) 0,10 g/l
  • [Stromlose Metallisierungsbedingungen]
  • 40 Minuten bei einer Lösungstemperatur von 35°C.
  • Während in dieser Ausführungsform ein stromloser Metallisierungsprozeß verwendet wird, können Metallschichten aus Kupfer, Nickel oder ähnlichem durch Sputtern ausgebildet werden. In manchen Fällen können nach Ausbilden der Schichten durch den Sputterprozeß stromlos metallisierte Schichten ausgebildet werden.
    • (10) Kommerziell erhältliche lichtempfindliche Trockenfilme werden auf den stromlos metallisierten Kupferschichten 443 aufgebracht. Masken werden jeweils auf den Filmen montiert, und die Filme werden mit 100 mJ/cm2 belichtet und mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 450 mit einer Dicke von jeweils 30 μm auszubilden. Dann wird das Substrat 430 mit Wasser bei einer Temperatur von 50°C gewaschen und entfettet, mit Wasser bei einer Temperatur von 25°C und mit einer Schwefelsäure gewaschen und unter den nachstehenden Bedingungen einem Kupfer-Galvanisierungsprozeß unterzogen, um galvanisch aufgebrachte Kupferschichten 452 mit einer Dicke von jeweils 20 μm auszubilden (35(C)). [Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv 19,5 Mol/l (Kaparacid HL, hergestellt von Atotech Japan) [Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 65 Minuten Temperatur 22 ± 2°C
    • (11) Nach dem Trennen und Entfernen der Resists 450 durch 5%-iges NaOH werden die stromlos metallisierten Schichten 443 unter den Resists 450 durch ein Ätzlösungsgemisch aus einer Schwefelsäure und Wasserstoffperoxid geätzt, um die Leiterschaltungen 458 (einschließlich der Durchkontaktierungslöcher 460) und die Durchgangslöcher 456 auszubilden, die jeweils aus der stromlos metallisierten Kupferschicht 443 und der galvanisch aufgebrachten Kupferschicht 452 bestehen und eine Dicke von 18 μm haben (35(D)). In der ersten Modifikation der dritten Ausführungsform werden die Kupferschichten 432, wie weiter oben dargelegt, im voraus entfernt, wodurch Leiterschichten 458 dünner gemacht und mit einem feinen Teilungsabstand ausgebildet werden können. Während die Kupferschichten 432 in dieser Modifikation vollständig getrennt werden, ist es auch möglich, die Leiterschaltungen 458 dünner zu machen und die Leiterschaltungen 458 mit einem feinen Teilungsabstand auszubilden, indem die Kupferfolien 432 durch leichtes Ätzen dünner gemacht werden.
  • Spätere Schritte sind die gleichen wie die von (10) bis (18) in der dritten weiter oben dargelegten Ausführungsform, deren Beschreibung hier daher nicht gegeben wird.
  • In der weiter oben dargelegten ersten Modifikation der dritten Ausführungsform werden die Durchkontaktierungslöcher auf den beiden Seiten des Kernsubstrats bereitgestellt. Es ist auch möglich, die Durchkontaktierungslöcher nur auf einer Seite des Substrats auszubilden. Ferner werden die Öffnungen 432a der Kupferfolien 432 auf den Oberflächen des Kernsubstrats 430 in dieser Modifikation als konforme Masken verwendet. Es ist auch möglich, durch Anwenden eines Lasers Öffnungen bereitzustellen, die sich bis zu den Kondensatoren erstrecken, ohne die konformen Masken des Kernsubstrats 430 zu verwenden.
  • [Zweite Modifikation der dritten Ausführungsform]
  • Als nächstes wird unter Bezug auf 14 die Konfiguration einer Leiterplatte der zweiten Modifikation der dritten Ausführungsform beschrieben.
  • Die Leiterplatte der zweiten Modifikation hat fast die gleiche Konfiguration wie die Leiterplatte in der weiter oben dargelegten ersten Ausführungsform. Sie unterscheiden sich jedoch in den in dem Kernsubstrat 30 enthaltenen Chipkondensatoren 20. 14 ist ein Grundriß von Chipkondensatoren. 14(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 14(A) bezeichnet eine gestrichelte Linie eine Schnittlinie. Wie in 14(B) gezeigt, werden bei der Leiterplatte der weiter oben dargelegten ersten Ausführungsform die ersten Elektroden 21 und die zweiten Elektroden 22 auf den Rändern des Chipkondensators bereitgestellt. 14(C) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren in der zweiten Modifikation bereitzustellen. In 14(C) bezeichnet eine gestrichelte Linie eine Schnittlinie. In der Leiterplatte in der zweiten Modifikation werden die ersten Elektroden 21 und zweiten Elektroden 22, wie in dem Grundriß von 14(D) gezeigt, innerhalb der Ränder des Chipkondensators bereitgestellt.
  • In der Leiterplatte der zweiten Modifikation werden die Chipkondensatoren 20, die jeweils innerhalb ihrer Außenränder Elektroden ausgebildet haben, verwendet, so daß Massenspeicherchipkondensatoren verwendet werden können.
  • Dann wird unter Bezug auf 15 eine Leiterplatte des ersten zusätzlichen Beispiels der zweiten Modifikation beschrieben.
  • 15 ist ein Grundriß eines Chipkondensators 20, der in dem Kernsubstrat der Leiterplatte des ersten zusätzlichen Beispiels enthalten ist. In der weiter oben dargelegten ersten Ausführungsform sind mehrere kleine Speicherchipkondensatoren in dem Kernsubstrat enthalten. Im Gegensatz dazu ist in dem ersten zusätzlichen Beispiel ein großer Massenspeicherchipkondensator 20 in dem Kernsubstrat enthalten. Der Chipkondensator 20 besteht aus den ersten Elektroden 21, den zweiten Elektroden 22, einem Dielektrikum 23, den mit den ersten Elektroden 21 verbundenen ersten leitfähigen Schichten 24, den mit den zweiten Elektroden 22 verbundenen ersten leitfähigen Schichten 25, Elektroden 27 für die Verbindung der oberen und unteren Oberflächen des Chipkondensators, die nicht mit den ersten und zweiten leitfähigen Schichten verbunden sind. Der IC-Chip und die Tochterleiterplatte sind durch die Elektroden 27 miteinander verbunden.
  • Da in der Leiterplatte der ersten Modifikation der große Chipkondensator verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da ferner der große Chipkondensator 20 verwendet wird, verformt sich die Leiterplatte nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • Dann wird unter Bezug auf 16 eine Leiterplatte des zweiten zusätzlichen Beispiels der zweiten Modifikation beschrieben. 16(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 16(A) bezeichnet eine gestrichelte Linie eine gewöhnliche Schnittlinie. 16(B) ist ein Grundriß der Chipkondensatoren. Wie in 16(B) gezeigt, werden mehrere (oder in 16(B) drei) Chipkondensatoren für die Bereitstellung mehrerer Kondensatoren miteinander verbunden und als Ganzes als ein großer Kondensator verwendet.
  • Da in dem zweiten zusätzlichen Beispiel der große Chipkondensator 20 verwendet wird, ist es möglich, einen Mas senspeicherchipkondensator zu verwenden. Da der große Chipkondensator 20 verwendet wird, verformt sich die Leiterplatte ferner nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • In der weiter oben dargelegten Ausführungsform werden die Chipkondensatoren in die Leiterplatte eingebaut. Alternativ können anstelle der Chipkondensatoren plattenartige Kondensatoren verwendet werden, die jeweils gebildet werden, indem eine leitfähiger Schicht auf einer Keramikplatte aufgebracht wird.
  • Der Aufbau der dritten Ausführungsform macht es möglich, die Kondensatoren in das Kernsubstrat aufzunehmen und den Abstand zwischen dem IC-Chip und den Kondensatoren zu verkürzen, wodurch die Schleifeninduktivität der Leiterplatte verringert wird. Da die Leiterplatte durch Aufbringen von Harzsubstraten in einer mehrschichtigen Weise gebildet wird, kann das Kernsubstrat ferner eine ausreichende Festigkeit erreichen. Außerdem werden das erste Harzsubstrat und das dritte Harzsubstrat jeweils auf beiden Seiten des Kernsubstrats aufgebracht, wodurch ein glätteres Kernsubstrat bereitgestellt wird. Auf diese Weise ist es möglich, in geeigneter Weise Zwischenlagen-Harzisolierschichten und Leiterschichten auf dem Kernsubstrat auszubilden und dadurch die Wahrscheinlichkeit für das Auftreten fehlerhafter Leiterplatten zu verringern.
  • Durch Anwenden des Herstellungsverfahrens der dritten Ausführungsform hängen die Öffnungsdurchmesser der Durchkontaktierungslöcher außerdem von den Öffnungsdurchmessern der Öffnungen der Metallschichten ab, so daß es möglich ist, jedes Durchkontaktierungsloch mit einem geeigneten Durchmesser auszubilden. Ebenso hängt die Positionsgenauigkeit der Durchkontaktierungslöcher von den Öffnungspositionen der Öffnungen der Metallschichten ab, so daß es möglich ist, die Durchkontaktierungslöcher an geeigneten Positionen auszubilden, selbst wenn die Positionsgenauigkeit der Laseranwendung gering ist.
  • Da es möglich ist, das Substrat von den unteren Abschnitten der Kondensatoren anzuschließen, ermöglicht der Aufbau die Verringerung der Schleifeninduktivität und die Erhöhung des Freiheitsgrads für die Anordnung.
  • Da zwischen das Kernsubstrat und die Kondensatoren das Harz gefüllt wird, kann außerdem eine von den Kondensatoren verursachte Belastung oder ähnliches, selbst wenn sie auftritt, gemildert werden, und es findet keine Migration statt. Dadurch besteht keine Gefahr, daß die Elektroden der Kondensatoren von den Anschlußabschnitten der Durchkontaktierungslöcher getrennt und gelöst werden. Auf diese Weise ist es möglich, die gewünschte Leistung beizubehalten, auch wenn ein Zuverlässigkeitstest durchgeführt wird.
  • Außerdem ist es, selbst wenn die Kondensatoren mit Kupfer beschichtet sind, möglich, das Stattfinden der Migration zu verhindern.
  • [Vierte Ausführungsform]
  • Eine Leiterplatte der vierten erfindungsgemäßen Ausführungsform wird unter Bezug auf 42 bis 44 nachstehend beschrieben. 42 ist eine Querschnittansicht einer Leiterplatte 610. 43 zeigt einen Zustand, in dem ein IC-Chip 690 auf die in 42 gezeigte Leiterplatte 610 montiert ist und die Leiterplatte 610 an einer Tochterleiterplatte 694 befestigt ist. 44(A) ist eine vergrößerte Ansicht eines in 42 gezeigten Durchkontaktierungslochs 660. 44(B) ist eine typische Ansicht, die einen Zustand zeigt, in dem mehrere Durchkontaktierungslöcher 760 in dem in 44(A) gezeigten Durchkontaktierungsloch 660 bereitgestellt werden, wobei die Ansicht von der Seite des Pfeils B betrachtet wird.
  • Wie in 42 gezeigt, besteht die Leiterplatte 610 aus einem Kernsubstrat 630, das mehrere Chipkondensatoren 620 und zusammengesetzte Verdrahtungsschichten 680A und 680B enthält. Relativ große Durchkontaktierungslöcher 660 werden mit den Elektroden 621 und 622 der in dem Kernsubstrat enthaltenen mehreren Chipkondensatoren 620 verbunden. Jede der zusammengesetzten Verdrahtungsschichten 680A und 680B besteht aus Zwischenlagen-Harzisolierschichten 740 und 741. Leiterschaltungen 758 und relativ kleine Durchkontaktierungslöcher 760 sind auf den Zwischenlagen-Harzisolierschichten 740 ausgebildet, während auf den Zwischenlagen-Harzisolierschichten 741 Leiterschaltungen 759 und relativ kleine Durchkontaktierungslöcher 764 ausgebildet sind. Auf den Zwischenlagen-Harzisolierschichten 741 sind jeweils Lötstopplackschichten 670 ausgebildet.
  • Wie in 13(A) gezeigt, besteht jeder der Chipkondensatoren 620 aus der ersten Elektrode 621, der zweiten Elektrode 622 und einem zwischen den ersten und zweiten Elektroden angebrachten Dielektrikum 23. Mehrere Paare erster leitfähiger Schichten 24, die mit der ersten Elektrodenseite 621 verbunden sind, und zweiter leitfähiger Schichten 25, die mit der zweiten Elektrodenseite 622 verbunden sind, sind derart auf dem Dielektrikum 23 angeordnet, daß sie einander gegenüberliegen. Es wird bemerkt, daß, wie in 13(B) gezeigt, ein Teil der Beschichtungen 28 der ersten Elektroden 21 und der zweiten Elektroden 22 der Kondensatoren 620 entfernt werden kann. Der Grund dafür ist, daß die Verbindungseigenschaften bezüglich der durch Metallisieren hergestellten Durchkontaktierungslöcher verbessert werden können, indem die ersten und zweiten Elektroden 21 und 22 freigelegt werden.
  • Wie in 43 gezeigt, sind auf dem Durchkontaktierungsloch 764 der oberen zusammengesetzten Verdrahtungsschicht 680A Lotbumps 676U, die mit den Kontaktflecken 692 des IC-Chips 690 verbunden werden sollen, ausgebildet. Die Lotbumps 676D, die mit den Kontaktflecken 694 der Tochterleiterplatte 695 verbunden werden sollen, sind auf den Durchkontaktierungslöchern 764 der unteren zusammengesetzten Verdrahtungsschicht 680B ausgebildet.
  • Ein Harzsubstrat wird als das Kernsubstrat verwendet. Zum Beispiel kann ein Harzmaterial, das für eine gewöhnliche Leiterplatte verwendet wird, wie etwa ein mit Glasepoxidharz imprägniertes Material, ein mit Phenolharz imprägniertes Material oder ähnliches verwendet werden. Substrate aus Keramik oder AIN können jedoch nicht als das Kernsubstrat verwendet werden. Dies liegt daran, daß die äußere Form eines derartigen Substrats eine schlechte Bearbeitbarkeit hat, manchmal keine Kondensatoren aufnehmen kann und, selbst wenn es mit einem Harz gefüllt wird, Lücken hat.
  • Auch sind mehrere Chipkondensatoren 620 in einem in dem Kernsubstrat ausgebildeten konkaven Abschnitt 734 enthalten, so daß es möglich ist, die Chipkondensatoren 620 mit einer hohen Dichte anzuordnen. Da in dem konkaven Abschnitt 734 mehrere Chipkondensatoren 620 enthalten sind, ist es möglich, die Höhen der Chipkondensatoren 620 gleichmäßig zu machen. Dadurch können die Dicken der Harzschichten 640 der Chipkondensatoren 620 gleichmäßig gemacht werden, so daß es möglich ist, in geeigneter Weise Durchkontaktierungslöcher 660 auszubilden. Da außerdem der Abstand zwischen dem IC-Chip 690 und jedem Chipkondensator 620 kürzer wird, ist es möglich, die Schleifeninduktivität zu verringern.
  • Wie in 44(A), die eine vergrößerte Ansicht des in 42 und 43 gezeigten Durchkontaktierungslochs 660 ist, gezeigt, sind außerdem mehrere Durchkontaktierungslöcher 760 in der oberen zusammengesetzten Verdrahtungsschicht 680A mit einem Durchkontaktierungsloch 660 verbunden. Das große Durchkontaktierungsloch 660 ist, wie in 44(B) gezeigt, derart ausgebildet, daß es einen Innendurchmesser von 125 μm und einen Kontaktranddurchmesser von 165 μm hat, das kleine Durchkontaktierungsloch 760 ist derart ausgebildet, daß es einen Innendurchmesser von 25 μm und einen Kontaktranddurchmesser von 65 μm hat. Andererseits werden die Chipkondensatoren 620 rechteckig ausgebildet, und die erste Elektrode 621 und die zweite Elektrode 622 jedes Kondensators werden rechteckig ausgebildet, um eine Seite mit 250 μm zu haben. Dadurch ist es möglich, die Verbindung zwischen den ersten Elektroden 621 und den zweiten Elektroden 622 der Chipkondensatoren 620 und den Durchkontaktierungslöchern 660 herzustellen, selbst wenn die Positionen, an denen die Chipkondensatoren angeordnet sind, um einige zehn μm verschoben werden, wodurch die Stromversorgung von den Chipkondensatoren 620 an den IC-Chip 690 sichergestellt wird. Ferner hat die Bereitstellung mehrerer Durchkontaktierungslöcher 760 die gleiche Wirkung wie das Parallelschalten von Induktivitäten. Dadurch werden die Hochfrequenzeigenschaften von Stromversorgungsleitungen und Erdungsleitungen verbessert, wodurch ermöglicht wird, die Fehlfunktion des IC-Chips aufgrund fehlender Stromversorgung oder Schwankung des Erdungspegels zu verhindern. Da die Verdrahtungslänge jedes Chipkondensators 620 von dem IC-Chip verkürzt werden kann, ist es überdies möglich, die Schleifeninduktivität zu verringern.
  • Wie in 42 gezeigt, werden die Durchkontaktierungslöcher 660 als gefüllte Durchkontaktierungslöcher ausgebildet, die mit einem metallisierten Material gefüllt werden und flache Oberflächen haben. Dies ermöglicht, mehrere Durchkontaktierungslöcher 760 direkt auf dem Durchkontaktierungsloch 660 anzuschließen. Auf diese Weise ist es möglich, die Verbindungseigenschaften zwischen den Durchkontaktierungslöchern 660 und 760 zu verbessern und die Stromversorgung von den Chipkondensatoren 620 an den IC-Chip 690 sicherzustellen. In dieser Ausführungsform werden die gefüllten Durchgangslöcher ausgebildet, indem ein metallisiertes Material in die Löcher gefüllt wird. Es ist auch möglich, gefüllte Durchkontaktierungslöcher mit jeweils einer Metallschicht auf der vorderen Oberfläche zu verwenden, nachdem ein Harz in die Löcher gefüllt wurde.
  • Die Wärmeausdehnungskoeffizienten des Harzfüllstoffs 633 und eines Verbindungsmaterials 636 unter den Chipkondensatoren 620 werden niedriger als die des Kernsubstrats 630 und der Harzisolierschichten 640 eingestellt, d.h. nahe an denen der Chipkondensatoren 620 aus Keramik eingestellt. Selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen dem Kernsubstrat 630, den Harzisolierschichten 640 und den Chipkondensatoren 620 eine innere Belastung auftritt, treten dadurch während eines Wärmezyklustests weniger Risse, Trennungen und ähnliches in dem Kernsubstrat 630 und den Harzisolierschichten 640 auf, wodurch ermöglicht wird, eine hohe Zuverlässigkeit zu erzielen.
  • Da Durchgangslöcher 656 in den Harzschichten 633 zwischen den Chipkondensatoren 620 ausgebildet sind, gehen keine Signalleitungen durch die Chipkondensatoren 620 aus Keramik. Auf diese Weise findet die durch Reflexion verursachte Laufzeitverzögerung, aufgrund des unstetigen Blindwiderstands durch ein hohes Dielektrikum nicht statt, und das Durchqueren des hohen Dielektrikums findet nicht statt.
  • Wie in 13(A) gezeigt, wird in dem Chipkondensator 620 eine verkupferte Schicht 29 auf die Oberfläche einer Metallschicht 26 beschichtet, welche die erste Elektrode 621 und zweite Elektrode 622 bildet. Die metallisierte Filmschicht wird durch Metallisieren, zum Beispiel durch Galvanisieren oder stromloses Metallisieren ausgebildet. Wie in 42 gezeigt, sind die mit den verkupferten Schichten 29 beschichteten ersten und zweiten Elektroden 621 und 622 mit den Durchkontaktierungslöchern 660 aus einem verkupferten Material elektrisch verbunden. Hier werden die Elektroden 621 und 622 der Chipkondensatoren durch Metallisieren hergestellt und haben auf ihren Oberflächen unregelmäßige Abschnitte. Wenn das Substrat verwendet wird, während die Metallschichten 26 freiliegen, kann das Harz dadurch in einem Schritt zur Bereitstellung von Öffnungen 639 in den Harzisolierschichten 640, wie später beschrieben wird, manchmal auf den unregelmäßigen Abschnitten bleiben. Zu diesem Zeitpunkt bewirkt der Harzrest Verbindungsfehler zwischen den ersten, zweiten Elektroden 621, 622 und den Durchkontaktierungslöchern 660. Um dies zu verhindern, werden die Oberflächen der ersten und zweiten Elektroden 621 und 622 durch die verkupferten Schichten 29 geglättet. Auf diese Weise bleibt kein Harz übrig, wenn die Öffnungen 639 in den auf den Elektroden aufgebrachten Harzisolierschichten 640 bereitgestellt werden, und die Zuverlässigkeit der Verbindung zwischen den Elektroden 621, 622 und den Durchkontaktierungslöchern 660 beim Bilden der Durchkontaktierungslöcher 660 kann verbessert werden.
  • Da die Durchkontaktierungslöcher 660 außerdem jeweils durch Metallisieren in den Elektroden 621 und 622 mit den darauf ausgebildeten verkupferten Schichten 29 ausgebildet werden, sind die Verbindungseigenschaften zwischen den Elektroden 621, 622 und den Durchkontaktierungslöchern 660 gut, und zwischen den Elektroden 621, 622 und den Durchkontaktierungslöchern 660 findet keine Trennung statt, selbst wenn ein Wärmezyklustest ausgeführt wird.
  • Die verkupferten Schichten 29 werden in einer getrennten Phase, in der die Chipkondensatoren auf die Leiterplatte montiert werden, aufgebracht, nachdem die Nickel-/Zinnschicht in einer Herstellungsphase der Chipkondensatoren auf die Oberfläche jeder Metallschicht 26 aufgebracht wurde. Alternativ können die verkupferten Schichten 29 in der Herstellungsphase der Chipkondensatoren 220 direkt auf die Metallschichten 26 beschichtet werden. Nämlich wird in dieser Ausführungsform ein Reinigungsprozeß ausgeführt, um dadurch die Durchkontaktierungslöcher durch Verkupfern auszubilden, nachdem durch Anwenden eines Lasers Öffnungen bereitgestellt wurden, die sich bis zu den verkupferten Schichten 29 der Elektroden erstrecken. Selbst wenn eine Oxidschicht auf der Oberfläche der verkupferten Schicht 29 ausgebildet wird, kann die Oxidschicht folglich von den Laser- und Reinigungsprozessen entfernt werden, wodurch es ermöglicht wird, die Verbindung geeignet herzustellen.
  • Ferner können auf den Oberflächen der Dielektrika 23 der Chipkondensatoren 620 rauhe Schichten 23a bereitgestellt werden, wobei die Dielektrika aus Keramik hergestellt sind. Dadurch ist das Haftvermögen zwischen den Chipkondensatoren 620 aus Keramik und der Zwischenlagen-Harzisolierschicht 640 aus Harz hoch, und die Zwischenlagen-Harzisolierschicht 640 wird, selbst wenn ein Wärmezyklustest ausgeführt wird, nicht an der Grenzfläche zwischen ihnen getrennt. Die rauhen Schichten 23a können durch Polieren der Oberflächen der Chipkondensatoren 620, nachdem sie gesintert wurden, oder durch Aufrauhen der Oberflächen, bevor sie gesintert werden, ausgebildet werden. In dieser Ausführungsform werden die Oberflächen der Kondensatoren aufgerauht, und das Haftvermögen zwischen jedem Kondensator und dem Harz wird dadurch verbessert. Alternativ kann ein Silan-Haftvermittlungsprozeß auf den Oberflächen des Kondensators ausgeführt werden.
  • Als nächstes wird unter Bezug auf 37 bis 42 ein Verfahren zur Herstellung der weiter oben unter Bezug auf 42 beschriebenen Leiterplatte beschrieben.
    • (1) Zunächst wird ein Kernsubstrat 630, das aus einem Isolierharzsubstrat besteht, als Ausgangsmaterial verwendet (37(A)). Dann wird durch Ausführen einer Plansenkung oder durch Bereitstellen eines Durchgangslochs in dem Isolierharz auf einer Seite des Kernsubstrats 630 ein konkaver Abschnitt 734 zum Bereitstellen von Kondensatoren darin ausgebildet, woraufhin unter Druck setzen und Verbinden folgt (37(B)). Der konkave Abschnitt 734 wird derart ausgebildet, daß er breiter als ein Bereich ist, in dem mehrere Chipkondensatoren angeordnet werden können. Dadurch ist es möglich, sicherzustellen, daß mehrere Kondensatoren in dem Kernsubstrat 630 bereitgestellt werden.
    • (2) Dann wird unter Verwendung einer Druckvorrichtung ein Verbindungsmaterial 636 auf den konkaven Abschnitt 734 aufgebracht (37(C)). Alternativ kann das Verbindungsmaterial mit einem Vergieß-, Druckvergießverfahren, einem Verfahren zum Auftragen einer Verbindungsschicht oder ähnlichem auf den konkaven Abschnitt aufgebracht werden. Als das Verbindungsmaterial 636 wird eines verwendet, das einen niedrigeren Wärmeausdehnungskoeffizient als das Kernsubstrat hat. Dann werden mehrere Chipkondensatoren 620 aus Keramik durch das Verbindungsmaterial 636 mit dem konkaven Abschnitt 734 verbunden (37(D)). Durch Bereitstellen mehrerer Kondensatoren 620 in dem konkaven Abschnitt 734 mit der flachen Grundfläche werden die Höhen der mehreren Chipkondensatoren 620 hier gleichmäßig gemacht. Daher ist es möglich, Zwischenlagen-Harzisolierschichten 640 auf dem Kernsubstrat 630 derart auszubilden, daß sie eine gleichmäßige Dicke haben, um in späteren Schritten in geeigneter Weise Durchkontaktierungslöcher 660 auszubilden. Dann werden die oberen Oberflächen der mehreren Chipkondensatoren 620 unter Druck gesetzt oder gestoßen, um die Höhen der Kondensatoren 620 gleichmäßig zu machen (37(E)). Durch diesen Schritt können die Höhen der Kondensatoren 620 beim Bereitstellen mehrerer Chipkondensatoren 620 in dem konkaven Abschnitt 734 ganz gleichmäßig gemacht werden, und das Kernsubstrat 630 kann glatt gemacht werden, selbst wenn die Größen der mehreren Chipkondensatoren 620 ungleichmäßig sind.
    • (3) Danach wird ein wärmehärtendes Harz zwischen die Chipkondensatoren 620 in dem konkaven Abschnitt 734 gefüllt, erwärmt und ausgehärtet, um dadurch eine Zwischenlagen-Harzisolierschicht 633 auszubilden (38(A)). Als das wärmehärtende Harz werden ein Epoxidharz, ein Phenolharz, ein Polyimidharz oder ein Triazinharz bevorzugt. Folglich können die Chipkondensatoren 620 in dem konkaven Abschnitt 734 befestigt werden. Es wird die Harzschicht 633 mit einem niedrigeren Wärmeausdehnungskoeffizient als dem des Kernsubstrat verwendet. Alternativ kann ein Thermoplastharz verwendet werden. es ist auch möglich, Füllstoff in ein Harz zu imprägnieren, um den Wärmeausdehnungskoeffizienten abzustimmen. Der Füllstoff umfaßt zum Beispiel einen anorganischen Füllstoff, einen keramischen Füllstoff, einen Metallfüllstoff und ähnliche.
    • (4) Ferner wird unter Verwendung der Druckvorrichtung ein Epoxidharz oder ein Polyolefinharz auf das sich ergebende Substrat aufgetragen, um dadurch eine Harzisolierschicht 640 auszubilden (38(B)). Anstatt das Harz aufzutragen kann eine Harzschicht verbunden werden. Alternativ können eine Art oder mehrere eines wärmehärtenden Harzes, eines Thermoplastharzes, ein Komplex eines lichtempfindlichen Harzes, ein wärmehärtendes Harz und ein Thermoplastharz, ein Komplex eines lichtempfindlichen Harzes und ein Thermoplastharz und ähnliche verwendet werden. Unter deren Verwendung können zwei Schichten gebildet werden.
    • (5) Dann werden durch Anwenden eines Lasers Öffnungen 639 für relativ große Durchkontaktierungslöcher in der Harzisolierschicht 640 ausgebildet (38(C)). Ein (Desmear) Reinigungsprozeß folgt. Anstelle der Anwendung eines Lasers können Belichtungs- und Entwicklungsprozesse ausgeführt werden. Löcher 644 für Durchgangslöcher werden durch Bohren oder Anwenden eines Lasers in der Harzschicht 633 ausgebildet, erwärmt und ausgehärtet (38(D)). In manchen Fällen kann ein Aufrauhungsprozeß unter Verwendung einer Säure oder eines Oxidationsmittels oder durch einen Plasmaprozeß durchgeführt werden. Dadurch wird das Haftvermögen der rauhen Schichten sichergestellt.
    • (6) Danach wird durch stromloses Metallisieren mit Kupfer eine mit Kupfer metallisierte Schicht 729 auf der Oberfläche der Harzisolierschicht 640 ausgebildet (39(A)). Anstelle des stromlosen Metallisierungsprozesses kann ein Sputterprozeß mit Ni und Cu als Targets ausgeführt werden, um eine Ni-Cu-Metallschicht auszubilden. Alternativ kann nach dem Ausbilden der Metallschicht durch einen Sputterprozeß eine stromlos metallisierte Schicht ausgebildet werden.
    • (7) Dann werden lichtempfindliche Trockenfilme auf beiden Seiten der mit Kupfer metallisierten Schichten 729 aufgebracht, belichtet und entwickelt, während Masken montiert werden, wodurch Resists 649 mit einem vorbestimmten Muster ausgebildet werden. Das Kernsubstrat 630 wird in eine Galvanisierungslösung eingetaucht, durch die mit Kupfer metallisierten Schichten 729 wird Strom angelegt, und auf Abschnitten, in denen keine Resists 649 ausgebildet sind, werden galvanisierte Platten 651 ausgebildet (39(B)).
    • (8) Nach dem Trennen und Entfernen der Galvano-Resists 649 durch 5%-iges NaOH werden die mit Kupfer metallisierten Schichten 729 unter den Galvano-Resists 649 durch ein Lösungsgemisch aus einer Schwefelsäure und Wasserstoffperoxid geätzt, aufgelöst und entfernt, wodurch relativ große Durchkontaktierungslöcher 660 und Durchgangslöcher 656 mit einer gefüllten Lochstruktur ausgebildet werden, die jeweils aus der metallisierten Kupferschicht 729 und der galvanisch aufgebrachten Kupferschicht 651 bestehen. Die Durchmesser der großen Durchkontaktierungslöcher liegen bevorzugt in einem Bereich von 100 bis 600 μm. Die Durchmesser liegen bevorzugter zwischen 125 und 350 μm. In diesem Fall werden die großen Durchkontaktierungslöcher jeweils derart ausgebildet, daß sie einen Durchmesser von 165 μm haben. Die Durchgangslöcher werden derart ausgebildet, daß sie jeweils einen Durchmesser von 250 μm haben. Eine Ätzlösung wird auf die beiden Seiten des Substrats 630 gesprüht, um die Oberflächen der Durchkontaktierungslöcher 660 und die Kontaktrandoberflächen der Durchgangslöcher 656 zu ätzen, um auf den gesamten Oberflächen der Durchkontaktierungslöcher 660 und der Durchgangslöcher 656 rauhe Oberflächen 660a auszubilden (39(C)).
    • (9) Danach wird ein hauptsächlich aus einem Epoxidharz bestehender Harzfüllstoff 664 in die Durchgangslöcher 656 gefüllt und getrocknet (39(D)).
    • (10) Wärmeaushärtende Epoxidharzschichten mit einer jeweiligen Dicke von 50 μm werden durch Vakuumpressen mit einem Druck von 5 kg/cm2 auf beide Seiten des Substrats 630 laminiert, das jeweils den weiter oben angegebenen Schritten unterzogen wurde, während die Temperatur auf 50 bis 150°C erhöht wird, um dadurch Zwischenlagen-Harzisolierschichten 740 aus einem Epoxidharz bereitzustellen (40(A)). Der Vakuumgrad während der Vakuumpreßverarbeitung beträgt 10 mmHg. Anstelle des Epoxidharzes kann ein Cycloolefinharz verwendet werden.
    • (11) Dann werden durch Anwenden eines CO2-Gaslasers Öffnungen 642 für relativ kleine Durchkontaktierungslöcher in den Zwischenlagen-Harzisolierschichten 740 mit einer Dicke von 65 μm ausgebildet (40(B)). Die Durchmesser der relativ kleinen Durchkontaktierungslöcher liegen bevorzugt in einem Bereich von 25 bis 100 μm. Dann wird ein (Desmear) Reinigungsprozeß unter Verwendung eines Sauerstoffplasmas durchgeführt.
    • (12) Dann wird unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVAC JAPAN, Ltd., ein Plasmaprozeß ausgeführt, um die Oberflächen der Zwischenlagen-Harzisolierschichten 740 aufzurauhen, um rauhe Oberflächen 646 auszubilden (40(C)). Der Plasmaprozeß wird für zwei Minuten unter Verwendung von Argongas als Inertgas bei einer Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C ausgeführt. Der Aufrauhungsprozeß kann unter Verwendung einer Säure oder eines Oxidationsmittels ausgeführt werden. Die rauhen Schichten sind vorzugsweise 0,1 bis 5 μm dick.
    • (13) Nach dem Austausch des im Inneren enthaltenen Argongases wird dann unter Verwendung des gleichen Geräts ein Sputterprozeß bei einem Atmosphärendruck von 0,6 Pa, einer Temperatur von 80°C, einer Leistung von 200 W und einer Dauer von 5 Minuten mit Ni und Cu als Targets ausgeführt, und auf den Oberflächen der Zwischenlagen-Harzisolierschichten 740 werden jeweils Ni-Cu-Metallschichten 648 ausgebildet. Zu diesem Zeitpunkt ist die Dicke jeder der ausgebildeten Ni-Cu-Metallschichten 648 0,2 μm (40(D)). Metallisierte Schichten, wie etwa stromlos metallisierte Schichten, können ausgebildet werden oder metallisierte Schichten können auf den gesputterten Oberflächen ausgebildet werden.
    • (14) Kommerziell erhältliche lichtempfindliche Trockenfilme werden auf beiden Seiten des Substrats 630 aufgebracht, für das die obigen Prozesse vollenden wurden, Fotomaskenfilme werden darauf montiert, und die Filme werden mit 100 mJ/cm3 belichtet und dann mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 650 mit einer Dicke von jeweils 15 μm auszubilden. Dann wird unter den nachstehenden Bedingungen Galvanisierungsprozeß ausgeführt, um galvanisch aufgebrachte Schichten 652 mit einer Dicke von jeweils 15 μm auszubilden (41(A)). Es wird bemerkt, daß das in einer Galvanisierungslösung enthaltene Additiv Kaparacid HL, hergestellt von Atotech Japan, ist. [Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv (Kaparacid HL, 19,5 Mol/l hergestellt von Atotech Japan) [Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 65 Minuten Temperatur 22 ± 2°C
    • (11) Nach dem Trennen und Entfernen der Resists 650 durch 5%-iges NaOH werden die Ni-Cu-Metallschichten 443 unter den Galvano-Resists durch Ätzen mit einem Lösungsgemisch aus einer Salpetersäure, einer Schwefelsäure und Wasserstoffperoxid gelöst und entfernt, um die Leiterschaltungen 758 auszubilden, die jeweils aus der Ni-Cu-Metallschicht 648 und der galvanisierten Schicht 652 und mehreren relativ kleinen Durchkontaktierungslöchern 760 bestehen, die auf dem Durchkontaktierungsloch 660 angeschlossen sind (41(B)). In dieser Ausführungsform wird das Durchkontaktierungsloch 660 derart ausgebildet, daß es eine gefüllte Lochstruktur hat, wodurch ermöglicht wird, mehrere Durchkontaktierungslöcher 760 direkt mit dem Durchkontaktierungsloch 660 zu verbinden.
  • Spätere Schritte sind die gleichen wie die von (16) bis (19) in der weiter oben dargelegten ersten Ausführungsform, deren Beschreibung hier daher nicht gegeben wird.
  • Als nächstes wird unter Bezug auf 43 eine Beschreibung der Montage des IC-Chips auf die durch die oben genannten Schritte abgeschlossene Leiterplatte 610 (42) und der Anbringung der Leiterplatte an der Tochterleiterplatte gegeben. Der IC-Chip 690 wird auf die auf diese Weise abgeschlossene Leiterplatte 610 montiert, so daß die Lötanschlußflecken 692 des IC-Chips 690 den Lotbumps 676U der Leiterplatte 610 entsprechen, und ein Reflow-Prozeß wird ausgeführt, um den IC-Chip 690 auf die Leiterplatte 610 zu montieren. Ebenso wird ein Reflow-Prozeß durchgeführt, so daß die Kontaktflecken 694 der Tochterleiterplatte 695 den Lotbumps 676D der Leiterplatte 610 entsprechen, wodurch die Leiterplatte 610 an der Tochterplatte 695 angebracht wird.
  • Das weiter oben genannte Harz enthält ein beständiges Harz, lösliche Partikel, ein Härtungsmittel und andere Komponenten, von denen jede die gleiche ist wie die in der ersten Ausführungsform beschriebene und hier nicht beschrieben wird.
  • [Erste Modifikation der vierten Ausführungsform]
  • Als nächstes wird unter Bezug auf 52 eine Leiterplatte 612 der ersten Modifikation der erfindungsgemäßen vierten Ausführungsform beschrieben. In der weiter oben dargelegten vierten Ausführungsform wurde ein Fall beschrieben, in dem das BGR (Ball Grid Array) angeordnet wird. Die erste Modifikation der vierten Ausführungsform ist fast gleich wie die vierte Ausführungsform. Die Leiterplatte in dieser Modifikation wird jedoch, wie in 52 gezeigt, in einem PGA (Pin Grid Array) ausgebildet, das die Verbindung durch leitfähige Anschlußstifte 696 herstellt.
  • Als nächstes wird unter Bezug auf 45 bis 52 ein Verfahren zur Herstellung der weiter oben unter Bezug auf 32 dargelegten Leiterplatte beschrieben.
    • (1) Zunächst wird ein Durchgangsloch 733 zum Aufnehmen von Chipkondensatoren in einer mehrschichtigen Platte 730a ausgebildet, die durch Bereitstellen von vier mit einem Epoxidharz imprägnierten Bindeharzschichten 638 gebildet wird. Eine mehrschichtige Platte 730β, die durch Bereitstellung von zwei Bindeharzschichten 638 gebildet wird, wird vorbereitet (45(A)). Hier können neben dem Epoxidharz als die Bindeharzschichten 638 die verwendet werden, die ein BT-Harz, ein Phenolharz oder ein Verstärkungsmaterial, wie etwa Glasgewebe enthalten.
    • (2) Dann werden die mehrschichtigen Platten 730a und 730β unter Druck miteinander kontaktiert, erwärmt und ausgehärtet, wodurch ein Kernsubstrat 630 ausgebildet wird, das mit einem konkaven Abschnitt 735 versehen ist, der fähig ist, mehrere Chipkondensatoren 620 aufzunehmen (45(B)).
    • (3) Dann wird unter Einsatz eines Vergießprozesses (Spender) ein Verbindungsmaterial 636 auf die Positionen des konkaven Abschnitts 735 aufgetragen, an denen die Kondensatoren angeordnet werden sollen (45(C)). Alternativ kann das Verbindungsmaterial mit einem Druckverfahren einem Druckgießverfahren, einem Verfahren zum Auftragen von Verbindungsschichten oder ähnlichem auf den konkaven Abschnitt aufgebracht werden. Danach werden durch das Verbindungsmaterial 636 mehrere Chipkondensatoren 620 aus Keramik in dem konkaven Abschnitt 735 aufgenommen (45(D)).
    • (4) Dann wird ein wärmehärtendes Harz zwischen die Chipkondensatoren 620 in dem konkaven Abschnitt 735 gefüllt, erwärmt und ausgehärtet, um eine Harzschicht 633 auszubilden 633 (46(A)). Gegenwärtig ist das wärmehärtende Harz vorzugsweise ein Epoxidharz, ein Phenolharz, ein Polyimidharz oder ein Triazinharz. Als ein Ergebnis können die Chipkondensatoren 620 in dem konkaven Abschnitt 735 fixiert werden.
    • (5) Ferner wird das weiter oben beschriebene Epoxid- oder Polyolefinharz unter Verwendung einer Druckvorrichtung auf das sich ergebende Substrat aufgetragen, um dadurch eine Harzisolierschicht 640 auszubilden (46(B)). Alternativ kann eine Harzschicht aufgebracht werden, anstatt ein Harz aufzutragen.
    • (6) Dann werden in der Harzisolierschicht 640 durch Belichtungs- und Entwicklungsprozesse oder durch Anwenden eines Lasers Öffnungen 639 für relativ große Durchkontaktierungslöcher ausgebildet (46(C)). Die Durchmesser der relativ großen Durchkontaktierungslöcher sind vorzugsweise in einem Bereich von 100 bis 600 μm. Insbesondere sind die relativ großen Durchkontaktierungslöcher vorzugsweise in einem Bereich von 125 bis 350 μm. In diesem Fall werden die Durchkontaktierungslöcher derart ausgebildet, daß sie jeweils einen Durchmesser von 165 μm haben. Löcher 644 für die Durchgangslöcher, die jeweils einen Durchmesser von 250 μm haben, werden durch Bohren oder Anwenden eines Lasers in der Harzschicht 633 ausgebildet, erwärmt und ausgehärtet (46(D)).
    • (7) Ein Palladiumkatalysator wird auf das Substrat 630 aufgebracht. Dann wird das Kernsubstrat in eine stromlose Metallisierungslösung getaucht, um gleichmäßig stromlos metallisierte Schichten 745 abzuscheiden (47(A)). Dann wird Harzfüllstoff in die Öffnungen 639, auf denen die jeweiligen stromlos metallisierten Schichten 745 ausgebildet sind, gefüllt und getrocknet. Dadurch wird in jeder Öffnung 639 eine Harzschicht 747 ausgebildet (47(B)).
    • (8) Danach werden lichtempfindliche Trockenfilme auf die Oberflächen der stromlos metallisierten Schichten 745 aufgebracht, Masken werden darauf montiert, Belichtungs- und Entwicklungsprozesse werden durchgeführt, um Resists 649 auszubilden, die jeweils ein vorbestimmtes Muster haben. Das Kernsubstrat 630 wird dann in eine stromlose Metallisierungslösung getaucht, um metallisierte Abdeckungen 751 auszubilden, die jeweils aus einer stromlos metallisierten Schicht bestehen (47(C)).
    • (9) Nach dem obigen Schritt werden die Resists 649 durch 5%-iges NaOH getrennt. Danach werden die stromlos metallisierten Schichten 745 unter den Resists 649 mit einem Lösungsgemisch aus einer Schwefelsäure und Wasserstoffperoxid weggeätzt, um relativ große Durchkontaktierungslöcher 661 mit einer gefüllten Durchkontaktierungslochstruktur und Durchgangslöcher 656 auszubilden (47(D)). Durch derartiges Bilden der Durchkontaktierungslöcher 661, daß sie die gefüllte Durchkontaktierungslochstruktur haben, ist es möglich, in einem später zu beschreibenden Schritt mehrere Durchkontaktierungslöcher 760 direkt mit einem Durchkontaktierungsloch 661 zu verbinden.
    • (10) Nachdem das Substrat 630 mit einer Säure gewaschen und entfettet wurde, wird das Substrat 630 einem Weichätzen unterzogen. Dann wird eine Ätzlösung auf die beiden Seiten des Substrats 630 gesprüht, um die Oberflächen der Durchkontaktierungslöcher 661 und die Kontaktrandoberflächen und Innenwände der Durchkontaktierungslöcher 656 zu ätzen, um rauhe Oberflächen 663 auf den gesamten Oberflächen der Durchkontaktierungslöcher 661 und der Durchgangslöcher 656 auszubilden (48(A)). Als die Ätzlösung wird eine Ätzlösung verwendet, die 10 Gewichtsteile Imidazolkupfer(II)komplex, 7 Gewichtsteile Glycolsäure und 5 Gewichtsteile Kaliumchlorid enthält (MEC etch BOND, hergestellt von Mec Co., Ltd.).
    • (11) Dann werden 100 Gewichtsteile eines Bisphenol-F-Epoxidmonomers (YL983U mit einem Molekulargewicht von 310, hergestellt von Yuka Shell), 170 Gewichtsteile von sphärischen SiO2-Partikeln mit einer mit einem Silan-Haftvermittler beschichteten Oberfläche und einem mittleren Partikeldurchmesser von 1,6 μm und einem maximalen Partikeldurchmesser von 15 μm oder weniger (CRS 101-1-CE, hergestellt von ADTEC) und 1,5 Gewichtsteile eines Nivellierungs- oder Ausgleichsmittels (PERENOL S4, hergestellt von SANNOPCO) gerührt und gemischt, um den Harzfüllstoff 664 mit einer Viskosität von 45 bis 49 Pa·s bei 23 ± 1°C herzustellen. Als ein Härtungsmittel werden 6,5 Gewichtsteile eines Imidazol-Härtungsmittels (2E4MZ-CN, hergestellt von Shikoku Chemicals) verwendet. Danach wird der Harzfüllstoff 664 in die Durchgangslöcher 656 gefüllt und getrocknet (48(B)).
    • (12) Dann werden 30 Gewichtsteile eines Bisphenol-A-Epoxidharzes (Epicoat 1001 mit einem Epoxidäquivalent von 469, hergestellt von Yuka Shell), 40 Gewichtsteile eines Cresol-Novolac-Epoxidharzes (Epichron N-673 mit einem Epoxidäquivalent von 215, hergestellt von Dainippon Ink & Chemicals) und 30 Gewichtsteile eines Phenol-Novolac-Harzes, das eine Triazinstruktur aufweist (Phenolight KA-7052 mit einem Phenolhydroxylgruppenäquivalent von 120, hergestellt von Dainippon Ink & Chemicals) erwärmt und unter Rühren in 20 Gewichtsteilen Ethyldiglycolacetat und 20 Gewichtsteilen Lösungsmittelnaptha gelöst. Dann werden 15 Gewichtsteile Polybutadiengummi mit einem Epoxidabschluß (Denalex R-45EPT, hergestellt von Nagase Chemicals), 1,5 Gewichtsteile pulverförmiges 2-Phenyl-4,5-bis(hydroxymethyl)imidazol, 2 Gewichtsteile von auf Partikelgröße verkleinertem Silika und 0,5 Gewichtsteile eines Silizium-Antischaummittels hinzugefügt, um eine Epoxidharzzusammensetzung herzustellen. Die erhaltene Epoxidharzzusammensetzung wird unter Verwendung einer Walzenbeschichtungsvorrichtung auf einen PET-Film mit einer Dicke von 38 μm aufgebracht, so daß die Filmdicke 50 μm beträgt, nachdem der Film getrocknet wurde, und bei 80 bis 120°C für 10 Minuten getrocknet, um die Harzschichten zum Ausbilden der Zwischenlagen-Harzisolierschichten herzustellen.
    • (13) Die Harzschichten zum Ausbilden der Zwischenlagen-Harzisolierschichten, die ein wenig größer als das in (12) hergestellte Substrat 630 sind, werden jeweils auf die beiden Seiten des Substrats montiert, vorübergehend mit einem Druck von 4 kg/cm2 bei einer Temperatur von 80°C und einer Preßdauer von 10 Sekunden gepreßt und geschnitten. Dann werden die Harzschichten unter Verwendung einer Vakuumlaminiereinrichtung durch das nachstehende Verfahren verbunden, um die Zwischenlagen-Harzisolierschichten 740 auszubilden (48(C)). Nämlichwerden die Zwischenlagen-Harzisolierschichten tatsächlich auf dem Substrat bei einem Vakuumgrad von 0,5 Torr, einem Druck von 4 kgf/cm2, einer Temperatur von 80°C und einer Preßdauer von 60 Sekunden gepreßt und dann bei 170°C für 30 Minuten ausgehärtet.
    • (14) Dann werden in den Zwischenlagen-Harzisolierschichten 740 Öffnungen 642 für relativ kleine Durchkontaktierungslöcher mit 65 μm ausgebildet, indem ein CO2-Laser durch Masken 757, in denen durchgehende Löcher 757a mit einer jeweiligen Dicke von 1,2 mm (48(D)) ausgebildet sind, angewendet wird. Die Durchmesser der relativ kleinen Durchkon taktierungslöcher sind vorzugsweise in einem Bereich von 25 bis 100 μm.
    • (15) Das Substrat 630 mit den darin ausgebildeten Durchkontaktierungslochöffnungen 642 wird für 10 Minuten in eine Lösung eingetaucht, die 60 g/l einer Permanganatsäure bei einer Temperatur von 80°C enthält, so daß auf den Oberflächen der Zwischenlagen-Harzisolierschichten 740 vorhandene Epoxidharzpartikel gelöst und entfernt werden, wodurch rauhe Oberflächen 646 auf den Oberflächen der Zwischenlagen-Harzisolierschichten 740, einschließlich der Innenwände der Durchkontaktierungslochöffnungen 642, ausgebildet werden (49(A)). Der Aufrauhungsprozeß kann unter Verwendung einer Säure oder eines Oxidationsmittels durchgeführt werden. Die rauhen Oberflächen sind vorzugsweise 0,5 bis 5 μm dick.
    • (16) Dann wird das Substrat 630, für das die vorstehend beschriebenen Prozesse abgeschlossen worden sind, in eine neutrale Lösung (hergestellt von Siplay) eingetaucht und gewaschen. Ein Palladiumkatalysator wird auf die Oberflächen des Substrats 630 aufgebracht, dessen Oberflächen aufgerauht worden sind (mit einer Rauhigkeitstiefe von 3 μm), wodurch Katalysatorkerne an den Oberflächen der Zwischenlagen-Harzisolierschichten 740 und an den Innenflächen der Durchkontaktierungslochöffnungen 642 anhaften.
    • (17) Dann wird das Substrat 630 in eine stromlose Kupfermetallisierungslösung mit der nachstehenden Zusammensetzung eingetaucht, um stromlos metallisierte Kupferschichten 763 mit jeweils einer Dicke von 0,6 bis 3,0 μm auf den gesamten rauhen Oberflächen 646 auszubilden (49B)). [Stromlose Metallisierungslösung] NiSO4 0,003 Mol/l Weinsäure 0,200 Mol/l Kupfersulfat 0,030 Mol/l HCHO 0,050 Mol/l NaOH 0,100 Mol/l α,α'-Bipyridyl 40 mg/l Polyethylenglykol (PEG) 0,10 g/l [Stromlose Metallisierungsbedingungen] 40 Minuten bei einer Lösungstemperatur von 35°C.
    • (18) Kommerziell erhältliche lichtempfindliche Trockenfilme werden auf den stromlos metallisierten Kupferschichten 763 aufgebracht, Masken werden jeweils darauf montiert, und die Filme werden mit 100 mJ/cm2 belichtet und mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 650 mit einer Dicke von jeweils 30 μm auszubilden. Dann wird das sich ergebende Substrat 630 mit Wasser bei einer Temperatur von 50°C gewaschen und entfettet, mit Wasser bei einer Temperatur von 25°C und mit einer Schwefelsäure gewaschen und unter den nachstehenden Bedingungen einem Galvanisierungsprozeß unterzogen, um galvanisch aufgebrachte Kupferschichten 652 mit einer Dicke von jeweils 20 μm auszubilden (49(C)). [Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv 19,5 Mol/l (Kaparacid HL, hergestellt von Atotech Japan) [Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 65 Minuten Temperatur 22 ± 2°C
    • (19) Nach dem Trennen und Entfernen der Galvano-Resists 650 durch 5%-iges NaOH werden die stromlos metallisierten Schichten 763 unter den Galvano-Resists 650 durch ein Lösungsgemisch aus einer Schwefelsäure und Wasserstoffperoxid geätzt, entfernt und gelöst, wodurch Leiterschaltungen 758 und relativ kleine Durchkontaktierungslöcher 760 ausgebildet werden, die jeweils aus der stromlos metallisierten Kupferschicht 763 und der galvanisch aufgebrachten Kupferschicht 652 bestehen und eine Dicke von 18 μm haben (49(D)). Es wird der gleiche Prozeß wie unter Punkt (10) ausgeführt, d.h. rauhe Oberflächen 622 werden unter Verwendung einer Ätzlösung ausgebildet, die einen Cuprikomplex und eine organische Säure enthält (50(A)).
    • (20) Die Schritte (13) bis (19) werden wiederholt, wodurch weiter oben Zwischenlagen-Harzisolierschichten 741, Leiterschaltungen 759 und Durchkontaktierungslöcher 764 ausgebildet werden (50(B)).
    • (21) Dann wird eine Lötstopplackzusammensetzung (ein organisches Harzisoliermaterial) auf die gleiche Weise wie in der ersten Ausführungsform erzielt.
    • (22) Dann wird die in (21) vorbereitete Lötstopplackzusammensetzung auf jede Seite der mehrschichtigen Leiterplatte in einer Dicke von 20 μm aufgebracht. Nachdem 20 Minuten bei 70°C und 30 Minuten bei 70°C ein Trocknungsprozeß durchgeführt wurde, wird eine Fotomaske mit einer Dicke von 5 mm, die das Muster mit Lötstopplacköffnungen aufgezeichnet hat, an jeder Lötstopplackzusammensetzung dicht angebracht, mit UV-Strahlen mit 100 mJ/cm2 belichtet und mit einer DMTG-Lösung entwickelt, um Öffnungen 671U und 671D auszubilden. Daraufhin wird ein Erwärmungsprozeß ausgeführt, um die Lötstopplackzusammensetzung für 1 Stunde bei 80°C, für 1 Stunde bei 100°C, für 1 Stunde bei 120°C und für 3 Stunden bei 150°C auszuhärten, um Lötstopplackschichten 670 bereitzustellen, die jeweils Öffnungen 671U und 671D und eine Dicke von 20 μm aufweisen (51(A)). Die Lötstopplackzusammensetzung kann eine kommerziell erhältliche Lötstopplackzusammensetzung sein.
    • (23) Dann wird das Substrat 630 mit den darauf ausgebildeten Lötstopplackschichten 670 in die gleiche stromlose Nickelmetallisierungslösung eingetaucht, die in der ersten Ausführungsform verwendet wurde, um in jeder der Öffnungen 671U und 671D eine vernickelte Schicht 672 auszubilden. Ferner wird das Substrat in die gleiche stromlose Goldmetallisierungslösung eingetaucht, die in der ersten Ausführungsform verwendet wurde, um auf der vernickelten Schicht 672 eine vergoldete Schicht 674 mit einer Dicke von 0,03 μm auszubilden (51(B)).
    • (24) Daraufhin wird eine Zinn-Blei enthaltende Lötpaste auf jede Öffnung 671U der Lötstopplackschichten 670 auf der Seite des Substrat aufgedruckt, auf der der IC-Chip montiert wird. Außerdem wird eine Lötpaste als ein leitfähiges Bindemittel 697 auf jede Öffnung 671 auf der anderen Seite des Substrats aufgedruckt. Daraufhin werden leitfähige Verbindungsstifte 696 an einer geeigneten Stifthaltevorrichtung angebracht und durch die Stifthaltevorrichtung gehalten, und die fixierten Abschnitte 698 der jeweiligen leitfähigen Verbindungsstifte 696 werden mit dem leitfähigen Bindemittel 697 in den Öffnungen 671D in Kontakt gebracht. Daraufhin wird ein Reflow-Prozeß ausgeführt, um die leitfähigen Verbindungsstifte 696 mit dem leitfähigen Bindemittel 697 zu verbinden. Um die leitfähigen Verbindungsstifte 696 anzubringen, kann das leitfähige Bindemittel 697 auch kugelförmig oder in einer ähnlichen Form ausgebildet sein und in die Öffnungen 671D eingefüllt werden, oder das leitfähige Bindemittel 697 kann mit den fixierten Abschnitten 698 verbunden werden, um die leitfähigen Verbindungsstifte 696 anzubringen, woraufhin ein Reflow-Prozeß ausgeführt wird.
  • Danach wird der IC-Chip 690 auf die Leiterplatte 612 montiert, so daß die Lötkontaktflecken 692 auf dem IC-Chip 690 den Lotbumps 676U auf der Seite der Öffnung 671U der Leiter platte 612 entsprechen, und ein Reflow-Prozeß wird ausgeführt, um den IC-Chip 690 anzubringen (53).
  • [Zweite Modifikation der vierten Ausführungsform]
  • Eine Leiterplatte der zweiten Modifikation der vierten erfindungsgemäßen Ausführungsform wird unter Bezug auf 53 beschrieben. Eine Leiterplatte 614 der zweiten Modifikation der vierten Ausführungsform ist fast gleich wie in der weiter oben dargelegten vierten Ausführungsform. In der Leiterplatte 614 der zweiten Modifikation der vierten Ausführungsform ist jedoch ein Chipkondensator 620 in dem in dem Kernsubstrat 630 ausgebildeten konkaven Abschnitt 736 enthalten. Da der Chipkondensator 620 in dem Kernsubstrat 630 angeordnet ist, wird der Abstand zwischen dem IC-Chip 690 und dem Chipkondensator 620 kurz, und die Schleifeninduktivität kann verringert werden.
  • [Dritte Modifikation der vierten Ausführungsform]
  • Dann wird die Konfiguration einer Leiterplatte der dritten Modifikation der vierten erfindungsgemäßen Ausführungsform unter Bezug auf 14 beschrieben.
  • Die Leiterplatte der dritten Modifikation hat fast die gleiche Konfiguration wie die weiter oben dargelegte Leiterplatte der ersten Ausführungsform. Sie unterscheiden sich jedoch in den in dem Kernsubstrat 30 enthaltenen Chipkondensatoren 20. 14 zeigt einen Grundriß von Chipkondensatoren. 14(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 14(A) bezeichnet eine gestrichelte Linie eine Schnittlinie. Wie in 14(B) gezeigt, sind die ersten Elektroden 21 und die zweiten Elektroden 22 bei der Leiterplatte der weiter oben dargelegten ersten Ausführungsform auf den Rändern des Chipkondensators vorgesehen. 14(C) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren in der dritten Modifikation bereitzustellen. In 14(C) bezeichnet eine gestrichelte Linie eine Schnittlinie. In der Leiterplatte der dritten Modifikation, sind die ersten Elektroden 21 und die zweiten Elektroden 22, wie in dem Grundriß von 14(D) gezeigt, innerhalb der Ränder des Chipkondensators vorgesehen.
  • In der Leiterplatte der dritten Modifikation werden die Chipkondensatoren 20 verwendet, die jeweils Elektroden innerhalb ihrer äußeren Ränder bereitgestellt haben, so daß Massenspeicherchipkondensatoren verwendet werden können.
  • Dann wird eine Leiterplatte des ersten zusätzlichen Beispiels der dritten Modifikation unter bezug auf 15 beschrieben.
  • 15 ist ein Grundriß eines Chipkondensators 20, der in dem Kernsubstrat der Leiterplatte des ersten zusätzlichen Beispiels enthalten ist. In der weiter oben dargelegten ersten Ausführungsform sind mehrere kleine Speicherchipkondensatoren in dem Kernsubstrat enthalten. Im Gegensatz dazu ist in dem ersten zusätzlichen Beispiel ein großer Massenspeicherchipkondensator 20 in dem Kernsubstrat enthalten. Der Chipkondensator 20 besteht aus den ersten Elektroden 21, den zweiten Elektroden 22, einem Dielektrikum 23, mit den ersten Elektroden 21 verbundenen ersten leitfähigen Schichten 24, mit den zweiten Elektroden 22 verbundenen zweiten leitfähigen Schichten 25, Elektroden 27 für die Verbindung der oberen und unteren Oberflächen des Chipkondensators, die nicht mit den ersten und zweiten leitfähigen Schichten 24 und 25 verbunden sind. Der IC-Chip und die Tochterleiterplatte sind durch die Elektroden 27 miteinander verbunden.
  • Da in der Leiterplatte der ersten Modifikation der große Chipkondensator verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da ferner der große Chipkondensator 20 verwendet wird, verformt sich die Lei terplatte nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • Eine Leiterplatte des zweiten zusätzlichen Beispiels der zweiten Modifikation wird unter Bezug auf 16 beschrieben. 16(A) zeigt einen Chipkondensator, bevor er geschnitten wird, um mehrere Chipkondensatoren bereitzustellen. In 16(A) bezeichnet eine gestrichelte Linie eine gewöhnliche Schnittlinie. 16(B) ist ein Grundriß der Chipkondensatoren. Wie in 16(B) gezeigt, werden mehrere (oder in 16(B) drei) Chipkondensatoren für die Bereitstellung mehrerer Kondensatoren miteinander verbunden und als Ganzes als ein großer Kondensator verwendet.
  • Da in dem zweiten zusätzlichen Beispiel der große Chipkondensator 20 verwendet wird, ist es möglich, einen Massenspeicherchipkondensator zu verwenden. Da der große Chipkondensator verwendet wird, verformt sich die Leiterplatte ferner nicht, selbst wenn wiederholt ein Wärmezyklus ausgeführt wird.
  • In der weiter oben dargelegten Ausführungsform werden die Chipkondensatoren in die Leiterplatte eingebaut. Alternativ können anstelle der Chipkondensatoren plattenartige Kondensatoren verwendet werden, die jeweils gebildet werden, indem eine leitfähige Schicht auf einer Keramikplatte aufgebracht wird.
  • Ferner werden in der weiter oben dargelegten vierten Ausführungsform nur die in dem Kernsubstrat enthaltenen Chipkondensatoren bereitgestellt. Alternativ können, wie im Fall des ersten zusätzlichen Beispiels der ersten Ausführungsform, Massenspeicherchipkondensatoren auf die Vorder- und Rückseiten des Substrats montiert werden.
  • Wie weiter oben unter Bezug auf 12 beschrieben, kann die Spannungsänderung minimiert werden, indem die Chipkondensatoren 20 in der Nachbarschaft des IC-Chips und die Massenspeicherchipkondensatoren (mit einer relativ hohen In duktivität) auf den Vorder- und Rückseiten bereitgestellt werden.
  • Nun werden für die Leiterplatte in der vierten Ausführungsform die Meßwerte der Induktivität des in das Kernsubstrat eingebetteten Chipkondensators 620 und des auf die Rückseite (Oberflächenseite zur Tochterleiterplatte) der Leiterplatte montierten Chipkondensators weiter unten gezeigt.
  • Falls ein einziger Kondensator verwendet wird:
    Eingebettete Bauform 137 pH
    Auf der Rückseite montierte Bauform 287 pH
  • In einem Fall, in dem acht Kondensatoren parallel geschaltet sind:
    Eingebettete Bauform 60 pH
    Auf der Rückseite montierte Bauform 72 pH
  • Wie aus dem obigen verständlich wird, ist es, ungeachtet dessen, ob ein einziger Kondensator verwendet wird oder Kondensatoren parallel geschaltet werden, um die Speicherkapazität zu vergrößern, möglich, die Induktivität zu verringern, indem der/die Chipkondensator(en) aufgenommen werden.
  • Dann wird das Ergebnis eines Zuverlässigkeitstests beschrieben. Hier wurde der Änderungsgrad der Kapazität eines Chipkondensators auf der Leiterplatte in der vierten Ausführungsform gemessen.
  • Figure 01290001
  • In dem Dampftest wurde durch Anwenden eines Dampfstrahls eine Feuchtigkeit von 100% erhalten. In dem HAST-Test wurde der Chipkondensator für 100 Stunden in einer relativen Feuchtigkeit von 100, einer angelegten Spannung von 1,3 V und einer Temperatur von 121°C gelassen. In dem TS-Test wurden Tests, bei denen der Chipkondensator für 30 Minuten bei –125°C und für 30 Minuten bei 55°C zurückgelassen wurde, 1000 mal wiederholt.
  • Als ein Ergebnis des weiter oben dargelegten Zuverlässigkeitstest wurde herausgefunden, daß die Leiterplatte mit dem/den Chipkondensator(en) darin eine Zuverlässigkeit erreichen kann, die der von vorhandenen oberflächenmontierbaren Kondensatoren äquivalent ist. Ferner wurde als ein Ergebnis des TS-Tests herausgefunden, daß, selbst wenn aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen den Kondensatoren aus Keramik, dem Kernsubstrat aus Harz und den Zwischenlagen-Harzisolierschichten eine innere Belastung auftritt, keine Trennung zwischen den Elektroden der Chipkondensatoren und den Durchkontaktierungslöchern stattfindet und keine Risse in der Zwischenlagen-Harzisolierschicht auftreten, wodurch für eine lange Zeit eine hohe Zuverlässigkeit erzielt werden kann.
  • Bei der Konfiguration der vierten Ausführungsform werden die Durchkontaktierungslöcher zwischen den Leiterschaltungen und den Kondensatoren ausgebildet. Dadurch ist es möglich, die gewünschte Leistung ohne Betriebsverzögerung aufgrund fehlender Stromversorgung aufrechtzuerhalten, und auch wenn ein Zuverlässigkeitstest durchgeführt wird, treten keine Probleme auf.
  • Selbst wenn die Durchkontaktierungslöcher in den Zwischenlagen-Harzisolierschichten ausgebildet sind und an den Durchkontaktierungslöchern mögliche Fehler auftreten, ist überdies der Spielraum aufgrund der Durchkontaktierungslöcher groß. Auf diese Weise können elektrische Verbindungseigenschaften sichergestellt werden.

Claims (15)

  1. Leiterplatte, die durch eine zusammengesetzte Verdrahtungsschicht (80A) gebildet wird, indem abwechselnd Zwischenlagen-Harzisolierschichten (40, 140) und leitfähige Schaltungen (58, 158) auf einem Kernsubstrat (30) ausgebildet werden, das einen Keramik aufweisenden Kondensator (20) umfaßt, dadurch gekennzeichnet, daß das Kernsubstrat (30), das den Kondensator umfaßt, gebildet wird, indem ein erstes Harzsubstrat (30a), ein zweites Harzsubstrat (30b) mit einer Öffnung (30B) zum Aufnehmen des Kondensators und ein drittes Harzsubstrat (30c) in einer mehrschichtigen Weise aufgebracht werden, während Verbindungsplatten (38a) dazwischen gefügt werden, wobei das erste, zweite und dritte Harzsubstrat jeweils einen mit einem Harz imprägnierten Kern haben, wobei die zusammengesetzte Verdrahtungsschicht (80A) auf der ersten Harzschicht (30a) eine Lötperle (76U) für die Verbindung mit einem IC-Chip (90) hat; und eine erste Elektrode (21) und eine zweite Elektrode (22) der Kondensatoren (20) über ein Durchkontaktierungsloch (60), das die Zwischenlagen-Harzisolierschichten (40) auf dem Kernsubstrat (30) und das erste Harzsubstrat (30a) durchdringt, mit den leitfähigen Schaltungen (58) verbunden sind.
  2. Leiterplatte nach Anspruch 1, wobei jede der Verbindungsplatten einen Kern hat, der mit einem wärmeaushärtenden Harz imprägniert ist.
  3. Leiterplatte nach einem der Ansprüche 1 bis 2, wobei mehrere der Kondensatoren aufgebracht werden.
  4. Leiterplatte nach einem der Ansprüche 1 bis 3, wobei die Leiterschaltungen auf dem zweiten Harzsubstrat ausgebildet sind.
  5. Leiterplatte nach einem der Ansprüche 1 bis 4, wobei der Kondensator auf eine Oberfläche der Leiterplatte montiert ist.
  6. Leiterplatte nach Anspruch 5, wobei die Kapazität des Chipkondensators auf der Oberfläche gleich oder höher als die Kapazität eines Chipkondensators auf einer inneren Schicht ist.
  7. Leiterplatte nach Anspruch 5, wobei die Induktivität des Chipkondensators auf der Oberfläche gleich oder höher als die Kapazität des Chipkondensators auf einer inneren Schicht ist.
  8. Leiterplatte nach einem der Ansprüche 1 bis 7, wobei auf einer Elektrode des Kondensators eine Metallschicht ausgebildet ist.
  9. Leiterplatte nach Anspruch 8, wobei die auf der Elektrode des Kondensators ausgebildete Metallschicht eine metallisierte Schicht ist, die hauptsächlich aus Kupfer besteht.
  10. Leiterplatte nach einem der Ansprüche 1 bis 7, wobei zumindest ein Teil einer Beschichtungslage der Elektrode des Kondensators freiliegt und mit der Elektrode elektronisch verbunden wird, die von der Beschichtungslage freiliegt.
  11. Leiterplatte nach einem der Ansprüche 1 bis 10, wobei als Kondensator ein Chipkondensator verwendet wird, der Elektroden innerhalb eines Außenrands ausgebildet hat.
  12. Leiterplatte nach einem der Ansprüche 1 bis 11, wobei als Kondensator ein Chipkondensator verwendet wird, der in einer Matrix ausgebildete Elektroden hat.
  13. Leiterplatte nach einem der Ansprüche 1 bis 12, wobei mehrere Chipkondensatoren für die Bereitstellung mehrerer Kondensatoren verbunden sind, um als Kondensator verwendet zu werden.
  14. Leiterplatte nach Anspruch 1, wobei das erste Harzsubstrat und der Kondensator durch ein isolierendes Bindemittel miteinander verbunden sind und das isolierende Bindemittel einen niedrigeren Wärmeausdehnungskoeffizienten als das erste Harzsubstrat hat.
  15. Herstellungsverfahren für eine Leiterplatte, gekennzeichnet dadurch, daß es mindestens die folgenden Schritte (a) bis (g) aufweist: (a) Ausbilden eines Leiterkontaktfleckenabschnitts (34) auf einem ersten Harzsubstrat (30a), das einen mit einem Harz imprägnierten Kern hat; (b) Verbinden eines Keramik aufweisenden Kondensators (20) mit dem Leiterkontaktfleckenabschnitt (34) des ersten Harzsubstrats durch ein leitfähiges Bindemittel (36); (c) Aufbringen eines dritten Harzsubstrats (30c), das einen mit einem Harz imprägnierten Kern hat, eines zweiten Harzsubstrats (30b), das einen mit einem Harz imprägnierten Kern hat, mit einer Öffnung (30B) zum Aufnehmen des Kondensators und des ersten Harzsubstrats in einer mehrschichtigen Weise, während Verbindungsplatten (38a) dazwischen eingefügt werden, so daß der Kondensator des ersten Harzsubstrats in der Öffnung des zweiten Harzsubstrats aufgenommen wird, und daß die Öffnung des zweiten Harzsubstrats durch das dritte Harzsubstrat verschlossen wird; und (d) Erwärmen und unter Druck setzen des ersten Harzsubstrats, des zweiten Harzsubstrats und des dritten Harzsubstrats, um dadurch ein Kernsubstrat (30) bereitzustellen; (e) Ausbilden einer Zwischenlagen-Harzisolierschicht (40) auf dem ersten Harzsubstrat (30a); (f) Ausbilden einer Öffnung (42) in dem ersten Harzsubstrat (30a) und der Zwischenlagen-Harzisolierschicht (40), damit das Durchkontaktierungsloch zu dem Leiterkontaktfleckenabschnitt (34) reicht; und (g) Ausbilden leitfähiger Schaltungen (58) auf der Zwischenlagen-Harzisolierschicht (40) und des Durchkontaktierungslochs (60) in der Öffnung (42) für das Durchkontaktierungsloch.
DE60031949T 1999-09-02 2000-09-01 Gedruckte Leiterplatte und ihre Herstellung Expired - Lifetime DE60031949T2 (de)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP24831199 1999-09-02
JP24831199 1999-09-02
JP36900399 1999-12-27
JP36900399 1999-12-27
JP2000221350 2000-07-21
JP2000221350 2000-07-21
JP2000230869 2000-07-31
JP2000230870 2000-07-31
JP2000230870 2000-07-31
JP2000230869 2000-07-31
JP2000230868 2000-07-31
JP2000230868 2000-07-31
PCT/JP2000/005970 WO2001019148A1 (fr) 1999-09-02 2000-09-01 Carte de circuit imprime et procede de fabrication associe

Publications (2)

Publication Number Publication Date
DE60031949D1 DE60031949D1 (de) 2007-01-04
DE60031949T2 true DE60031949T2 (de) 2007-07-26

Family

ID=27554192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60031949T Expired - Lifetime DE60031949T2 (de) 1999-09-02 2000-09-01 Gedruckte Leiterplatte und ihre Herstellung

Country Status (6)

Country Link
US (11) US6724638B1 (de)
EP (6) EP2081419B1 (de)
KR (8) KR100890475B1 (de)
CN (5) CN101232783B (de)
DE (1) DE60031949T2 (de)
WO (1) WO2001019148A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte

Families Citing this family (339)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
DE60031680T2 (de) 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
KR100890475B1 (ko) 1999-09-02 2009-03-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR20070101408A (ko) 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
TW552686B (en) * 2001-07-12 2003-09-11 Hitachi Ltd Electronic circuit component
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4052111B2 (ja) * 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7147141B2 (en) * 2002-11-13 2006-12-12 Intel Corporation Preconditioning via plug material for a via-in-pad ball grid array package
DE60305734T2 (de) * 2002-12-11 2007-05-31 Bourns, Inc., Riverside Verkapseltes elektronisches Bauelement und Verfahren zu dessen Herstellung
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
KR20060003078A (ko) * 2003-05-09 2006-01-09 마츠시타 덴끼 산교 가부시키가이샤 회로 소자 내장 모듈
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
CN101840898A (zh) * 2004-02-04 2010-09-22 揖斐电株式会社 多层印刷电路板
TW200806144A (en) * 2004-02-04 2008-01-16 Ibiden Co Ltd Multilayer printed wiring board
DE102004009825A1 (de) * 2004-02-28 2005-09-22 Eads Deutschland Gmbh Leiterplatte
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
TWI251455B (en) * 2004-07-06 2006-03-11 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
JP3807505B2 (ja) * 2004-07-13 2006-08-09 セイコーエプソン株式会社 配線基板の製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP2006121046A (ja) * 2004-09-24 2006-05-11 Meiko:Kk 回路基板
US20060094225A1 (en) * 2004-10-28 2006-05-04 Cheng-Yuan Lin Methods for forming solder bumps on circuit boards
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
KR100645625B1 (ko) * 2004-12-01 2006-11-15 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7521789B1 (en) * 2004-12-18 2009-04-21 Rinehart Motion Systems, Llc Electrical assembly having heat sink protrusions
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100688769B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US7452749B2 (en) * 2005-03-02 2008-11-18 Nec Electronics Corporation Method for manufacturing flip-chip type semiconductor device featuring nickel electrode pads, and plating apparatus used in such method
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4170313B2 (ja) * 2005-05-24 2008-10-22 シャープ株式会社 半導体装置の製造方法
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4726546B2 (ja) * 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2008544512A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
KR100659510B1 (ko) * 2006-02-16 2006-12-20 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판
JP2007273583A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
EP1848029B1 (de) * 2006-04-18 2017-01-11 Unimicron Technology Corp. Trägerstruktur von elektronischen Komponenten
DE102006018874A1 (de) * 2006-04-24 2007-10-25 Infineon Technologies Ag Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
US8737085B2 (en) * 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
TWI302812B (en) * 2006-07-20 2008-11-01 Phoenix Prec Technology Corp Pcb electrical connection terminal structure and manufacturing method thereof
KR100809691B1 (ko) * 2006-07-28 2008-03-06 삼성전자주식회사 수동 소자를 구비한 반도체 패키지 및 이것으로 구성되는반도체 메모리 모듈
TWI301663B (en) * 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof
TWI302732B (en) * 2006-08-03 2008-11-01 Unimicron Technology Corp Embedded chip package process and circuit board with embedded chip
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP4976840B2 (ja) * 2006-12-22 2012-07-18 株式会社東芝 プリント配線板、プリント配線板の製造方法および電子機器
TWI330401B (en) * 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
JP2008218552A (ja) * 2007-03-01 2008-09-18 Nec Corp 電子部品の実装基板および実装方法
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP4980419B2 (ja) 2007-04-18 2012-07-18 イビデン株式会社 多層プリント配線板及びその製造方法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5179787B2 (ja) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
DE102007044602A1 (de) * 2007-09-19 2009-04-23 Continental Automotive Gmbh Multilayer-Leiterplatte und Verwendung einer Multilayer-Leiterplatte
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
TW200917446A (en) * 2007-10-01 2009-04-16 Phoenix Prec Technology Corp Packaging substrate structure having electronic component embedded therein and fabricating method thereof
WO2009050829A1 (ja) * 2007-10-18 2009-04-23 Ibiden Co., Ltd. 配線基板及びその製造方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8234593B2 (en) * 2008-03-07 2012-07-31 Freedom Scientific, Inc. Synchronizing a visible document and a virtual document so that selection of text in the virtual document results in highlighting of equivalent content in the visible document
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
JP2010003800A (ja) * 2008-06-19 2010-01-07 Murata Mfg Co Ltd チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
TWI443789B (zh) 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
CN102239753B (zh) * 2008-12-05 2013-11-06 揖斐电株式会社 多层印刷线路板和多层印刷线路板的制造方法
TWI389279B (zh) * 2009-01-23 2013-03-11 Unimicron Technology Corp 電路板結構及其製法
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
JP2010199171A (ja) * 2009-02-24 2010-09-09 Shinko Electric Ind Co Ltd チップ部品実装配線基板
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8552563B2 (en) 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US20110007488A1 (en) * 2009-07-07 2011-01-13 Chin-Wei Liu Power supply current circuit structure
KR20110041179A (ko) * 2009-10-15 2011-04-21 한국전자통신연구원 패키지 구조
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
JP5590869B2 (ja) * 2009-12-07 2014-09-17 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5589891B2 (ja) * 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
CN103141164B (zh) * 2010-10-08 2016-06-08 株式会社村田制作所 元器件内置基板及其制造方法
KR101109356B1 (ko) * 2010-10-20 2012-01-31 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP5389771B2 (ja) * 2010-11-19 2014-01-15 三菱電機株式会社 車両用交流発電機の整流装置
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TWI402007B (zh) * 2010-11-29 2013-07-11 Hon Hai Prec Ind Co Ltd 印刷電路板
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8912653B2 (en) 2010-12-30 2014-12-16 Stmicroelectronics Pte Ltd. Plasma treatment on semiconductor wafers
US20120168943A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Plasma treatment on semiconductor wafers
KR101217820B1 (ko) * 2011-01-05 2013-01-21 삼화콘덴서공업주식회사 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CH704423A1 (de) * 2011-01-17 2012-07-31 Medela Holding Ag Drainagepumpeinheit.
JP2012156184A (ja) * 2011-01-24 2012-08-16 Nec Corp 実装基板及びその製造方法
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
CN102769000A (zh) * 2011-05-05 2012-11-07 国碁电子(中山)有限公司 内埋元件封装结构及制造方法
US8693209B2 (en) * 2011-05-13 2014-04-08 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
CN102427685A (zh) * 2011-11-22 2012-04-25 深圳崇达多层线路板有限公司 一种hdi板的制作流程
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
JP5574068B2 (ja) 2012-02-17 2014-08-20 株式会社村田製作所 部品内蔵基板
CN104106320B (zh) * 2012-02-17 2017-04-19 株式会社村田制作所 元器件内置基板
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR101382811B1 (ko) * 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2013147856A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Process and material for preventing deleterious expansion of high aspect ratio copper filled through silicon vias (tsvs)
JP5910533B2 (ja) * 2012-05-08 2016-04-27 株式会社村田製作所 電子部品、電子部品内蔵基板及び電子部品の製造方法
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
JP2014007339A (ja) * 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
US8846452B2 (en) * 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
KR101462725B1 (ko) * 2012-09-28 2014-11-17 삼성전기주식회사 기판 내장용 수동소자 및 수동소자 내장 기판
JP5968753B2 (ja) * 2012-10-15 2016-08-10 新光電気工業株式会社 配線基板
KR101422926B1 (ko) * 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101438915B1 (ko) * 2012-11-02 2014-09-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
JP2014116465A (ja) * 2012-12-10 2014-06-26 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
KR101514504B1 (ko) 2012-12-31 2015-04-22 삼성전기주식회사 전자부품 및 전자부품 제조방법
KR101420543B1 (ko) 2012-12-31 2014-08-13 삼성전기주식회사 다층기판
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9287049B2 (en) 2013-02-01 2016-03-15 Apple Inc. Low acoustic noise capacitors
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
US8803310B1 (en) * 2013-02-08 2014-08-12 Unimicron Technology Corp. Embedded electronic device package structure
JP5708903B2 (ja) * 2013-02-14 2015-04-30 株式会社村田製作所 回路基板およびその製造方法
JP2014192225A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
CN104112673B (zh) * 2013-04-19 2017-06-23 碁鼎科技秦皇岛有限公司 芯片封装基板及其制作方法
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
AT514564B1 (de) 2013-07-04 2015-02-15 Austria Tech & System Tech Verfahren zum Ankontaktieren und Umverdrahten
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR101514539B1 (ko) 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
KR101452131B1 (ko) 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101508063B1 (ko) * 2013-09-26 2015-04-07 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
TWI513240B (zh) * 2013-11-19 2015-12-11 Chunghwa Telecom Co Ltd To enhance the efficiency of the use of PTN network bandwidth circuit installed method
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
US9078373B1 (en) 2014-01-03 2015-07-07 International Business Machines Corporation Integrated circuit structures having off-axis in-hole capacitor and methods of forming
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9628052B2 (en) * 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR102333083B1 (ko) * 2014-05-30 2021-12-01 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
US9281284B2 (en) * 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
CN106031315B (zh) * 2014-06-23 2019-06-28 三星电机株式会社 电路基板及电路基板组件
CN104183545B (zh) * 2014-07-14 2017-05-17 申宇慈 制造导线框架体的方法和导线框架体
JP2016039255A (ja) * 2014-08-07 2016-03-22 イビデン株式会社 プリント配線板
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102253473B1 (ko) * 2014-09-30 2021-05-18 삼성전기주식회사 회로기판
KR102194720B1 (ko) * 2014-09-30 2020-12-23 삼성전기주식회사 방열 구조체를 포함하는 회로기판
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
US20160234941A1 (en) * 2015-02-10 2016-08-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, semiconductor package and method of manufacturing the same
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
KR102186149B1 (ko) * 2015-03-11 2020-12-03 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9748227B2 (en) 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
KR20170037331A (ko) 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
JP6877880B2 (ja) * 2016-02-04 2021-05-26 株式会社村田製作所 電子部品の製造方法
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9924592B2 (en) * 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
US9984984B1 (en) 2016-11-29 2018-05-29 Kyocera Corporation Semiconductor element mounting board
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10765009B2 (en) * 2016-12-21 2020-09-01 Lumileds Llc Method for addressing misalignment of LEDs on a printed circuit board
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN110089204B (zh) 2016-12-27 2020-11-03 株式会社村田制作所 电子部件装置、高频前端电路、以及通信装置
US10899940B2 (en) 2017-01-25 2021-01-26 Xerox Corporation Interlayer printing process
US10257925B2 (en) * 2017-04-10 2019-04-09 Tactotek Oy Method for manufacturing an electronic assembly
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
WO2019172123A1 (ja) * 2018-03-09 2019-09-12 日東電工株式会社 配線基板およびその製造方法
JP2019175968A (ja) * 2018-03-28 2019-10-10 富士通株式会社 回路基板及び回路基板の製造方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
WO2019196569A1 (zh) * 2018-04-09 2019-10-17 北京比特大陆科技有限公司 电路基板、芯片、串联电路、电路板以及电子设备
US10431537B1 (en) * 2018-06-21 2019-10-01 Intel Corporation Electromigration resistant and profile consistent contact arrays
US10424530B1 (en) 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10998247B2 (en) 2018-08-16 2021-05-04 Samsung Electronics Co., Ltd. Board with embedded passive component
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
US10517167B1 (en) * 2018-10-19 2019-12-24 Eagle Technology, Llc Systems and methods for providing a high speed interconnect system with reduced crosstalk
US10921199B2 (en) * 2019-01-15 2021-02-16 Pixart Imaging Inc. Force sensor and manufacturing method thereof
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
US11412616B2 (en) * 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
KR20210149155A (ko) * 2019-04-08 2021-12-08 나노-디멘션 테크놀로지스, 엘티디. Smt 실장 소켓의 적층 제조를 위한 시스템 및 방법
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
US11069605B2 (en) 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN110323061A (zh) * 2019-07-10 2019-10-11 南方科技大学 具有多种烧制模式的三维模组
CN110416192A (zh) * 2019-07-12 2019-11-05 南通沃特光电科技有限公司 一种具有电容组件的集成电路封装结构及其封装方法
US11056850B2 (en) 2019-07-26 2021-07-06 Eagle Technology, Llc Systems and methods for providing a soldered interface on a printed circuit board having a blind feature
US11309295B2 (en) * 2019-08-26 2022-04-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20210026304A (ko) 2019-08-29 2021-03-10 삼성전기주식회사 전자부품 내장기판
US11602800B2 (en) 2019-10-10 2023-03-14 Eagle Technology, Llc Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
JP7409031B2 (ja) 2019-11-18 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板及びその製造方法
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
KR20210076582A (ko) 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210076584A (ko) 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210077373A (ko) * 2019-12-17 2021-06-25 삼성전기주식회사 전자부품　내장기판
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
KR20210116022A (ko) 2020-03-17 2021-09-27 삼성전기주식회사 기판 구조체 및 이를 포함하는 전자기기
TWI827834B (zh) * 2020-04-08 2024-01-01 以色列商納米尺寸技術領域股份有限公司 用於smt安裝插座之積層製造之系統及方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
KR20220001634A (ko) 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11283204B1 (en) 2020-11-19 2022-03-22 Eagle Technology, Llc Systems and methods for providing a composite connector for high speed interconnect systems
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
TWI819316B (zh) * 2021-01-22 2023-10-21 日商日興材料股份有限公司 疊層裝置
CN112928028A (zh) * 2021-01-22 2021-06-08 广东佛智芯微电子技术研究有限公司 一种具有嵌入式线路的板级芯片封装方法及其封装结构
CN113053867B (zh) * 2021-03-09 2022-10-18 歌尔微电子股份有限公司 封装模组和电子设备
CN117321774A (zh) * 2021-05-14 2023-12-29 京瓷Avx元器件公司 可嵌入的基于半导体的电容器
DE112022002608T5 (de) * 2021-05-14 2024-03-14 KYOCERA AVX Components Corporation Einbettbarer kondensator auf halbleiterbasis
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN114980498B (zh) * 2022-05-09 2024-04-02 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法
US20240038831A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated Package with a substrate comprising embedded stacked trench capacitor devices

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54157296A (en) * 1978-06-02 1979-12-12 Tdk Corp Electrode structure and the manufacturing method
US4370009A (en) * 1980-07-25 1983-01-25 Amp Incorporated Slotted plate terminal renewable as spade terminal
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS6164187A (ja) 1984-09-06 1986-04-02 松下電器産業株式会社 電子回路装置の製造方法
JPS6199319A (ja) 1984-10-20 1986-05-17 ティーディーケイ株式会社 セラミツク電子部品
JPS61193418A (ja) 1985-02-21 1986-08-27 株式会社村田製作所 積層セラミツクコンデンサ
CN85105842A (zh) * 1985-07-23 1987-01-28 株式会社日立制作所 多层印刷线路板
JPS62210613A (ja) 1986-03-12 1987-09-16 松下電器産業株式会社 積層コンデンサ素子
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPS63114299A (ja) 1986-10-31 1988-05-19 株式会社東芝 プリント配線板
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JPS63169013A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPS63300507A (ja) 1987-05-30 1988-12-07 Murata Mfg Co Ltd 積層型セラミック電子部品の電極形成方法
JPH0780590B2 (ja) 1987-11-30 1995-08-30 三田工業株式会社 画像形成装置
JPH01251778A (ja) * 1988-03-31 1989-10-06 Toshiba Corp Ｉｃカード
JPH01256161A (ja) 1988-04-05 1989-10-12 Toshiba Corp 印刷配線板装置
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JP2852372B2 (ja) 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
EP0451541B1 (de) * 1990-04-05 1995-06-28 Dyconex AG Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5081563A (en) 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5161093A (en) 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5055966A (en) 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JPH06120670A (ja) 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
JPH04356998A (ja) 1991-06-01 1992-12-10 Ibiden Co Ltd マルチチップモジュール
US5523137A (en) * 1991-07-24 1996-06-04 Tomoegawa Paper Co., Ltd. Adhesive paper for tape automated bonding
EP0547807A3 (en) 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JPH05218660A (ja) 1992-01-31 1993-08-27 Hitachi Aic Inc 多層配線板の製造方法
JPH05235531A (ja) 1992-02-24 1993-09-10 Matsushita Electric Ind Co Ltd 電子部品実装方法および実装装置
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
JP2800550B2 (ja) 1992-04-24 1998-09-21 日立化成工業株式会社 印刷配線用基板の製造方法
DE4223371A1 (de) 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen
JPH06120673A (ja) * 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd 多層印刷配線板およびその製造方法
JPH06216532A (ja) 1993-01-18 1994-08-05 Toshiba Corp 素子内蔵多層基板
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP2970334B2 (ja) 1993-03-02 1999-11-02 住友金属工業株式会社 チップ形３端子コンデンサ
JPH06283380A (ja) 1993-03-30 1994-10-07 Hitachi Ltd コンデンサ内蔵セラミック多層回路板の製法
US5422514A (en) 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JPH06326472A (ja) 1993-05-14 1994-11-25 Toshiba Corp チップコンデンサ内蔵基板
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JP3527766B2 (ja) 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
CN1042460C (zh) * 1993-12-09 1999-03-10 罗伯特·博施有限公司 用于固体电解质电绝缘的陶瓷绝缘层装置
JPH07235632A (ja) 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH07263619A (ja) 1994-03-17 1995-10-13 Toshiba Corp 半導体装置
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JPH07302859A (ja) 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH0846085A (ja) 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2715934B2 (ja) 1994-09-14 1998-02-18 日本電気株式会社 多層印刷配線基板装置及びその製造方法
JPH0888473A (ja) 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層複合部品
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH08241827A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd 積層電子部品及びその製造方法
US5629578A (en) 1995-03-20 1997-05-13 Martin Marietta Corp. Integrated composite acoustic transducer array
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
US5661882A (en) * 1995-06-30 1997-09-02 Ferro Corporation Method of integrating electronic components into electronic circuit structures made using LTCC tape
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JPH0992983A (ja) 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JPH0992978A (ja) 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd コンデンサ内蔵ガラスセラミック基板
JP3178784B2 (ja) 1995-09-21 2001-06-25 イビデン株式会社 半導体パッケージ基板の検査装置及び検査方法
JP3324916B2 (ja) * 1995-10-16 2002-09-17 日東紡績株式会社 ガラスクロス、プリプレグ、積層板及び多層プリント配線板
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
JPH1013024A (ja) * 1996-06-27 1998-01-16 Nec Toyama Ltd 多層プリント配線板の製造方法
JP3322575B2 (ja) * 1996-07-31 2002-09-09 太陽誘電株式会社 ハイブリッドモジュールとその製造方法
KR19980030876A (ko) 1996-10-30 1998-07-25 배순훈 냉장고용 자동제빙방법
JPH10149945A (ja) 1996-11-20 1998-06-02 Tokin Corp 積層セラミックチップ部品及びその製造方法
JPH10150273A (ja) 1996-11-20 1998-06-02 Kokusai Electric Co Ltd 弾性表面波素子チップを有する高密度実装基板
KR19980030876U (ko) * 1996-11-29 1998-08-17 조희재 세라믹 칩 커패시터
US6326556B1 (en) * 1996-12-13 2001-12-04 Ibiden Co., Ltd. Multilayered printed wiring board
JPH10190241A (ja) 1996-12-26 1998-07-21 Kyocera Corp 多層配線基板
JPH10229272A (ja) 1997-02-17 1998-08-25 Ibiden Co Ltd プリント配線板
JPH10242335A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体装置
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
US6229203B1 (en) * 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
JP3926880B2 (ja) 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
JPH10322024A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3188856B2 (ja) 1997-08-09 2001-07-16 イビデン株式会社 多層プリント配線板の製造方法
JPH1168319A (ja) * 1997-08-11 1999-03-09 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6058004A (en) 1997-09-08 2000-05-02 Delaware Capital Formation, Inc. Unitized discrete electronic component arrays
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JPH11144904A (ja) 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3786512B2 (ja) 1997-11-27 2006-06-14 京セラ株式会社 多層配線基板の製造方法
JP3311977B2 (ja) 1997-12-05 2002-08-05 イビデン株式会社 無電解めっき用接着剤および多層プリント配線板
JP3307307B2 (ja) 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
JPH11189894A (ja) 1997-12-24 1999-07-13 Murata Mfg Co Ltd Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6162652A (en) 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
US5939782A (en) 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
JPH11248311A (ja) 1998-03-05 1999-09-14 Hoshizaki Electric Co Ltd 熱交換器
SE516991C2 (sv) * 1998-04-28 2002-04-02 Gramtec Innovation Ab Knäledsprotes
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
US6616794B2 (en) 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
JP3561147B2 (ja) 1998-05-29 2004-09-02 京セラ株式会社 発光ダイオード素子アレイの実装構造
JP2000068650A (ja) 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP2000091742A (ja) 1998-09-16 2000-03-31 Ibiden Co Ltd プリント配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP4127433B2 (ja) 1998-09-17 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
JP3672169B2 (ja) 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
KR100890475B1 (ko) 1999-09-02 2009-03-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR20070101408A (ko) 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP3540976B2 (ja) 2000-02-29 2004-07-07 京セラ株式会社 電気素子内蔵配線基板
CN1196392C (zh) 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP3748536B2 (ja) 2001-02-09 2006-02-22 三共株式会社 ピリミジンヌクレオシド誘導体の結晶
US6745984B2 (en) * 2002-04-23 2004-06-08 Astrium Sas Method of controlling the attitude and stabilization of a satellite in low orbit
JP4488684B2 (ja) 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
TW200806144A (en) 2004-02-04 2008-01-16 Ibiden Co Ltd Multilayer printed wiring board
CN101840898A (zh) 2004-02-04 2010-09-22 揖斐电株式会社 多层印刷电路板
JP5235531B2 (ja) 2008-06-26 2013-07-10 リコーエレメックス株式会社 ガスメータ
JP5218660B2 (ja) 2009-07-13 2013-06-26 富士通株式会社 ループ型ヒートパイプ及びその起動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte

Also Published As

Publication number Publication date
CN101232778A (zh) 2008-07-30
CN100381027C (zh) 2008-04-09
CN101232779A (zh) 2008-07-30
US7864542B2 (en) 2011-01-04
EP1139705A1 (de) 2001-10-04
EP2079291A1 (de) 2009-07-15
KR20100080633A (ko) 2010-07-09
EP2081419B1 (de) 2013-08-07
KR20120101735A (ko) 2012-09-14
EP1139705B1 (de) 2006-11-22
US20040160751A1 (en) 2004-08-19
CN101232777B (zh) 2010-06-09
KR100842389B1 (ko) 2008-07-01
US8830691B2 (en) 2014-09-09
US7342803B2 (en) 2008-03-11
KR20080111567A (ko) 2008-12-23
US8763241B2 (en) 2014-07-01
EP2077703B1 (de) 2013-08-21
US20070258225A1 (en) 2007-11-08
KR20090068389A (ko) 2009-06-26
US8717772B2 (en) 2014-05-06
EP2079291B1 (de) 2013-06-19
US20100014261A1 (en) 2010-01-21
US20080169120A1 (en) 2008-07-17
EP1771050B1 (de) 2011-06-15
US6724638B1 (en) 2004-04-20
EP2077703A1 (de) 2009-07-08
KR20100018626A (ko) 2010-02-17
DE60031949D1 (de) 2007-01-04
US7978478B2 (en) 2011-07-12
EP1139705A4 (de) 2004-03-03
CN101232778B (zh) 2011-12-28
EP2081419A3 (de) 2009-07-29
US7881069B2 (en) 2011-02-01
KR20010092430A (ko) 2001-10-24
WO2001019148A1 (fr) 2001-03-15
EP2081419A2 (de) 2009-07-22
KR100890475B1 (ko) 2009-03-26
EP2265101B1 (de) 2012-08-29
CN1321411A (zh) 2001-11-07
KR101084526B1 (ko) 2011-11-18
KR101084525B1 (ko) 2011-11-18
US8842440B2 (en) 2014-09-23
US20130286615A1 (en) 2013-10-31
US20080142255A1 (en) 2008-06-19
KR101384035B1 (ko) 2014-04-09
US20080144298A1 (en) 2008-06-19
US20100226108A1 (en) 2010-09-09
US20100328915A1 (en) 2010-12-30
CN101232783A (zh) 2008-07-30
EP2265101A1 (de) 2010-12-22
CN101232777A (zh) 2008-07-30
CN101232783B (zh) 2010-06-02
US7864543B2 (en) 2011-01-04
KR20070122583A (ko) 2007-12-31
US8116091B2 (en) 2012-02-14
US20120006469A1 (en) 2012-01-12
KR20100080630A (ko) 2010-07-09
CN101232779B (zh) 2013-03-27
EP1771050A1 (de) 2007-04-04

Similar Documents

Publication Publication Date Title
DE60031949T2 (de) Gedruckte Leiterplatte und ihre Herstellung
DE60031680T2 (de) Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
DE60128656T2 (de) Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
KR100823767B1 (ko) 프린트배선판 및 프린트배선판의 제조방법
KR101088338B1 (ko) 다층프린트배선판
DE69837110T2 (de) Mehrschichtige leiterplatte
DE60027141T2 (de) Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE69934981T2 (de) Gedruckte leiterplatte und verfahren zur herstellung
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE69936319T2 (de) Leitender verbindungsstift und baugruppenplatte
CN1319157C (zh) 多层电路板和半导体装置
DE69938182T2 (de) Mehrschichtige leiterplatte und verfahren zu deren herstellung
KR20110040991A (ko) 다층프린트배선판
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102007008490A1 (de) Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
DE60031948T2 (de) Leiterplatte, verfahren zu ihrer herstellung und kondensator zur integration in der leiterplatte
DE102020120491A1 (de) Komponententräger und Verfahren zum Herstellen desselben
KR20050050077A (ko) 다층프린트배선판

Legal Events

Date Code Title Description
8364 No opposition during term of opposition