DE502006009404D1 - Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement - Google Patents
Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelementInfo
- Publication number
- DE502006009404D1 DE502006009404D1 DE502006009404T DE502006009404T DE502006009404D1 DE 502006009404 D1 DE502006009404 D1 DE 502006009404D1 DE 502006009404 T DE502006009404 T DE 502006009404T DE 502006009404 T DE502006009404 T DE 502006009404T DE 502006009404 D1 DE502006009404 D1 DE 502006009404D1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafers
- optoelectronic component
- disconnection
- lateral
- lateral disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005041571 | 2005-09-01 | ||
DE102005052358A DE102005052358A1 (de) | 2005-09-01 | 2005-11-02 | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
PCT/DE2006/001366 WO2007025497A1 (de) | 2005-09-01 | 2006-08-04 | Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE502006009404D1 true DE502006009404D1 (de) | 2011-06-09 |
Family
ID=37075548
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005052358A Withdrawn DE102005052358A1 (de) | 2005-09-01 | 2005-11-02 | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
DE502006009404T Active DE502006009404D1 (de) | 2005-09-01 | 2006-08-04 | Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005052358A Withdrawn DE102005052358A1 (de) | 2005-09-01 | 2005-11-02 | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
Country Status (8)
Country | Link |
---|---|
US (1) | US20090117711A1 (de) |
EP (1) | EP1920469B1 (de) |
JP (1) | JP2009506969A (de) |
KR (1) | KR101393777B1 (de) |
CN (1) | CN101253636B (de) |
DE (2) | DE102005052358A1 (de) |
TW (1) | TWI314755B (de) |
WO (1) | WO2007025497A1 (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
DE102006061167A1 (de) | 2006-04-25 | 2007-12-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
TW200802544A (en) | 2006-04-25 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Composite substrate and method for making the same |
US7885306B2 (en) | 2006-06-30 | 2011-02-08 | Osram Opto Semiconductors Gmbh | Edge-emitting semiconductor laser chip |
US20080303033A1 (en) * | 2007-06-05 | 2008-12-11 | Cree, Inc. | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates |
JP2009094144A (ja) * | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
DE102008019268A1 (de) * | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
JP2010180081A (ja) * | 2009-02-04 | 2010-08-19 | Sumitomo Electric Ind Ltd | GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法 |
US8481411B2 (en) * | 2009-06-10 | 2013-07-09 | Seoul Opto Device Co., Ltd. | Method of manufacturing a semiconductor substrate having a cavity |
US8860183B2 (en) | 2009-06-10 | 2014-10-14 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
US20120309172A1 (en) * | 2011-05-31 | 2012-12-06 | Epowersoft, Inc. | Epitaxial Lift-Off and Wafer Reuse |
DE102011113775B9 (de) * | 2011-09-19 | 2021-10-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Bauelements |
CN102867893A (zh) * | 2012-09-17 | 2013-01-09 | 聚灿光电科技(苏州)有限公司 | 一种提高GaN衬底使用效率的方法 |
JP6213046B2 (ja) | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
US9577045B2 (en) | 2014-08-04 | 2017-02-21 | Fairchild Semiconductor Corporation | Silicon carbide power bipolar devices with deep acceptor doping |
JP6822146B2 (ja) * | 2015-01-16 | 2021-01-27 | 住友電気工業株式会社 | 半導体基板の製造方法及び複合半導体基板の製造方法 |
US20200321242A1 (en) * | 2015-09-18 | 2020-10-08 | Bing Hu | Method of separating a film from a brittle material |
CN110838463A (zh) * | 2018-08-17 | 2020-02-25 | 胡兵 | 一种半导体衬底、将衬底层与其上功能层分离的方法 |
DE102016114949B4 (de) * | 2016-08-11 | 2023-08-24 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
US10510532B1 (en) * | 2018-05-29 | 2019-12-17 | Industry-University Cooperation Foundation Hanyang University | Method for manufacturing gallium nitride substrate using the multi ion implantation |
DE102018119634A1 (de) * | 2018-08-13 | 2020-02-13 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines halbleiterbauelements und werkstück |
FR3109469B1 (fr) * | 2020-04-15 | 2022-04-29 | Centre Nat Rech Scient | Procédé de fabrication d’un dispositif émetteur de rayonnement |
CN112382563A (zh) * | 2020-11-13 | 2021-02-19 | 济南晶正电子科技有限公司 | 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
US6958093B2 (en) * | 1994-01-27 | 2005-10-25 | Cree, Inc. | Free-standing (Al, Ga, In)N and parting method for forming same |
KR100399957B1 (ko) * | 1996-05-28 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
DE19640594B4 (de) * | 1996-10-01 | 2016-08-04 | Osram Gmbh | Bauelement |
FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
EP0926709A3 (de) * | 1997-12-26 | 2000-08-30 | Canon Kabushiki Kaisha | Herstellungsmethode einer SOI Struktur |
CA2246087A1 (en) * | 1998-08-28 | 2000-02-28 | Northern Telecom Limited | Method of cleaving a semiconductor wafer |
FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
DE19959182A1 (de) * | 1999-12-08 | 2001-06-28 | Max Planck Gesellschaft | Verfahren zum Herstellen eines optoelektronischen Bauelements |
DE10051465A1 (de) * | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
JP3729065B2 (ja) * | 2000-12-05 | 2005-12-21 | 日立電線株式会社 | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
FR2840452B1 (fr) * | 2002-05-28 | 2005-10-14 | Lumilog | Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
TW567618B (en) * | 2002-07-15 | 2003-12-21 | Epistar Corp | Light emitting diode with adhesive reflection layer and manufacturing method thereof |
FR2842650B1 (fr) * | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
FR2842648B1 (fr) * | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | Procede de transfert d'une couche mince electriquement active |
EP1664393B1 (de) * | 2003-07-14 | 2013-11-06 | Allegis Technologies, Inc. | VERFAHREN ZUR Herstellung VON GALLIUMNITRID LED |
FR2859312B1 (fr) * | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | Scellement metallique multifonction |
JP4340866B2 (ja) * | 2003-11-14 | 2009-10-07 | 日立電線株式会社 | 窒化物半導体基板及びその製造方法 |
US20080211061A1 (en) * | 2004-04-21 | 2008-09-04 | California Institute Of Technology | Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates |
DE102004062290A1 (de) * | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
US7268051B2 (en) * | 2005-08-26 | 2007-09-11 | Corning Incorporated | Semiconductor on glass insulator with deposited barrier layer |
-
2005
- 2005-11-02 DE DE102005052358A patent/DE102005052358A1/de not_active Withdrawn
-
2006
- 2006-08-04 JP JP2008528324A patent/JP2009506969A/ja active Pending
- 2006-08-04 EP EP06775805A patent/EP1920469B1/de not_active Expired - Fee Related
- 2006-08-04 US US11/991,489 patent/US20090117711A1/en not_active Abandoned
- 2006-08-04 CN CN2006800315363A patent/CN101253636B/zh not_active Expired - Fee Related
- 2006-08-04 DE DE502006009404T patent/DE502006009404D1/de active Active
- 2006-08-04 WO PCT/DE2006/001366 patent/WO2007025497A1/de active Application Filing
- 2006-08-04 KR KR1020087007785A patent/KR101393777B1/ko not_active IP Right Cessation
- 2006-08-30 TW TW095131943A patent/TWI314755B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20080040795A (ko) | 2008-05-08 |
KR101393777B1 (ko) | 2014-05-12 |
TWI314755B (en) | 2009-09-11 |
CN101253636B (zh) | 2011-09-07 |
JP2009506969A (ja) | 2009-02-19 |
CN101253636A (zh) | 2008-08-27 |
US20090117711A1 (en) | 2009-05-07 |
TW200715380A (en) | 2007-04-16 |
EP1920469B1 (de) | 2011-04-27 |
DE102005052358A1 (de) | 2007-03-15 |
EP1920469A1 (de) | 2008-05-14 |
WO2007025497A1 (de) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE502006009404D1 (de) | Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement | |
DE602006010884D1 (de) | Schaltungsanordnung und Verfahren zum Treiben einer spannungsseitigen Halbleiterschaltung | |
GB2427071B (en) | Semiconductor device having SiC substrate and method for manufacturing the same | |
TWI349346B (en) | Semiconductor device and method for manufacturing the same | |
DE502005009563D1 (de) | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung | |
AT504567A3 (de) | Verfahren und vorrichtung zum bonden von wafern | |
DE112008000723A5 (de) | Vorrichtung und Verfahren zum Prüfen der Kante eines Halbleiterwafers | |
EP1921674A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
EP1984955A4 (de) | Auf gan basierende halbleiter-leuchtanordnung und herstellungsverfahren dafür | |
EP2023404A4 (de) | Optische halbleiteranordnung und herstellungsverfahren dafür | |
EP1887624A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE602008001998D1 (de) | Verfahren zur Beurteilung eines Halbleitersubstrats | |
DE112004002809A5 (de) | Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips | |
DE102009044474A8 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
EP2064732A4 (de) | Halbleiterbauelement und herstellungsverfahren dafür | |
EP2112685A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
EP2089907A4 (de) | Halbleiterbauelement und herstellungsverfahren dafür | |
DE602006009593D1 (de) | Verfahren zum Polieren von Halbleiterscheiben | |
DE602006004671D1 (de) | Verfahren und Vorrichtung zum schleifen der Rückseite eines Halbleiterwafers | |
DE602005021449D1 (de) | Verfahren zur modifizierung der Oberfläche von Halbleiter-Nanopartikeln | |
EP1965435A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
TWI372415B (en) | Semiconductor device and method for forming pattern in the same | |
EP2020683A4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE112007002288A5 (de) | Halbleiterkörper und Verfahren zum Entwurf eines Halbleiterkörpers mit einer Anschlussleitung | |
EP2075839A4 (de) | Verfahren zum evaluieren eines halbleiterwafers |