DE4435461A1 - Dünnfilmtransistoren und Verfahren zum Herstellen - Google Patents

Dünnfilmtransistoren und Verfahren zum Herstellen

Info

Publication number
DE4435461A1
DE4435461A1 DE4435461A DE4435461A DE4435461A1 DE 4435461 A1 DE4435461 A1 DE 4435461A1 DE 4435461 A DE4435461 A DE 4435461A DE 4435461 A DE4435461 A DE 4435461A DE 4435461 A1 DE4435461 A1 DE 4435461A1
Authority
DE
Germany
Prior art keywords
thin film
layer
source
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4435461A
Other languages
English (en)
Other versions
DE4435461C2 (de
Inventor
Charles H Dennison
Monte Manning
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Semiconductor Inc filed Critical Micron Semiconductor Inc
Publication of DE4435461A1 publication Critical patent/DE4435461A1/de
Application granted granted Critical
Publication of DE4435461C2 publication Critical patent/DE4435461C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Description

Die Erfindung betrifft Verfahren zum Herstellen von Dünn­ filmtransistoren, insbesondere Dünnfilm-Feldeffekt-Transi­ storen sowie mit dem Verfahren hergestellte Transistoren.
Mit dem Trend zu stets gesteigerten Schaltungsdichten wächst auch der Bedarf, immer kleinere Feldeffekt-Transistoren her­ zustellen. Feldeffekt-Transistoren werden typischerweise durch den Einbau von aktiven Bereichen in einem Substrat oder in einer Senke mit komplementärer Leitfähigkeit inner­ halb des Substrats hergestellt. Eine neuere Technik, die zur Verkleinerung der Transistorgröße wachsende Anwendung fin­ det, besteht darin, Feldeffekt-Transistoren mit dünnen Fil­ men herzustellen, die für gewöhnlich als Dünnfilmtransistor (TFT)-Technologie bezeichnet wird. Mit dieser TFT-Technolo­ gie wird zuerst ein dünner Film (typischerweise Polysili­ cium) in einer im wesentlichen konstanten Dicke ausgebildet. Ein zentraler Kanalbereich des dünnen Films wird maskiert, während entgegengesetzt benachbarte Source/Drain-Bereiche einer passenden, die Leitfähigkeit vom p- oder n-Typ erhö­ henden Verunreinigung dotiert werden. Ein Gate-Isolator und Gate wird entweder über oder unter dem Dünnfilmkanalbereich vorgesehen, so daß sich ein Feldeffekt-Transistor ergibt, der aktive Bereiche und Kanalbereiche aufweist, die vollkom­ men in einem dünnen Film ausgebildet sind, im Gegensatz zu einem Substrat.
Bei der TFT-Technologie wird darauf abgestellt, den dünnen Film so dünn wie möglich zu machen, um einen dünnen Kanalbe­ reich zu schaffen, der für maximale Ein-/Aus-Eigenschaften für die Transistoren sorgt. Dies benachteiligt aber den Leitwert des Source/Drain-Bereichs infolge des verringerten Materialvolumens, so daß sich ein unerwünscht hoher Vcc Source/Drain-Widerstand ergibt.
Die Erfindung hat sich daher die Aufgabe gestellt, Verfahren zum Formen von Dünnfilmtransistoren zu verbessern und auch den Aufbau von Dünnfilmtransistoren zu verbessern.
Bevorzugte Ausführungsbeispiele der Erfindung sind nachste­ hend anhand der Zeichnung näher erläutert. Es zeigen
Fig. 1 eine schematische Draufsicht eines im wesentlichen kompletten Abschnitts eines Halbleitersubstrats, das mit einem erfindungsgemäßen Dünnfilmtransistor versehen ist;
Fig. 2 eine Ansicht eines Halbleiter-Waferfragments in einem erfindungsgemäßen Herstellungszustand, das der Lage nach der X-X Schnittlinie in der Drauf­ sicht der Fig. 1 entspricht, jedoch zu einem Zeit­ punkt, bevor alle in Fig. 1 dargestellten Kompo­ nenten erzeugt worden sind;
Fig. 3 eine Ansicht des Waferfragments in Fig. 2 zeitlich nach dem Herstellungsvorgang der Fig. 2;
Fig. 4 eine Ansicht des Waferfragments in Fig. 2 zeitlich nach dem Herstellungsvorgang der Fig. 3;
Fig. 5 eine Ansicht des Waferfragments in Fig. 2 zeitlich nach dem Herstellungsvorgang der Fig. 4;
Fig. 6 eine Ansicht des Waferfragments in Fig. 2 entspre­ chend dem gleichen Herstellungsvorgang wie er in Fig. 5 dargestellt ist, doch der Lage nach ent­ sprechend der Y-Y Schnittlinie in Fig. 1;
Fig. 7 eine schematische Darstellung des Halbleiterwafers der Fig. 2 zeitlich nach dem Herstellungsvorgang der Fig. 5 und der Lage nach entsprechend der X-X Schnittlinie;
Fig. 8 eine Ansicht des Wafers der Fig. 7 der Lage nach in einem Y-Y Schnitt;
Fig. 9 einen Schnitt eines abgeänderten Halbleiter-Wafer­ fragments, das in Abänderung der Erfindung herge­ stellt worden ist;
Fig. 10 eine Ansicht des Wafers der Fig. 9 zeitlich nach dem Herstellungsvorgang der Fig. 9;
Fig. 11 des Wafers der Fig. 9 zeitlich nach dem Herstell­ vorgang der Fig. 10;
Fig. 12 ein schematischer Schnitt einer weiteren Ausfüh­ rungsform eines Halbleiter-Waferfragments, das in Abänderung der Erfindung hergestellt worden ist;
Fig. 13 ein schematischer Schnitt einer weiteren Ausfüh­ rungsform eines Halbleiter-Waferfragments, das in einer weiteren Abänderung der Erfindung herge­ stellt worden ist.
Aspekte der Erfindung sind in den Patentansprüchen 1 und 17 definiert.
Es werden zunächst die Fig. 1 bis 8 erläutert. So zeigt Fig. 2 ein Halbleiter-Waferfragment 10, wobei nur ein Abschnitt einer Speicherzelle mit statischem, direktem Zugriff (SRAM) dargestellt ist, wobei zwei Pulldown-Transistor-Gates 12 und 14 vorgesehen sind. Diese liegen über einem Halbleitersub­ strat 16, das eine zugehörige Gate-Oxidschicht 18 und eine Field-Oxidschicht 20 aufweist. Pulldown-Gates 12 und 14 be­ stehen jeweils aus leitfähigem Polysilicium-Bereichen 22, die mit Bereichen 24 aus höher leitfähigem Werkstoff wie WSix abgedeckt sein können. Die Pulldown-Gates 12 und 14 sind auch mit seitlichen Oxidabstandsschichten 26 und Nit­ ridabdeckungen 28 versehen. Eine Isolierschicht 30, typi­ scherweise ein Borphosphorsilikatglas (BPSG) umschließt oder umkapselt die Pulldown-Gates 12 und 14. Elektrisch leitfähi­ ge Polysilicium-Plugs 32 und 34 liegen über den Pulldown- Gates 12 und 14, um die Oberseite der Bereiche 24 anzu­ schliefen. Definitionshalber weist der leitfähige Plug 32 eine Oberseite 36 auf. Die BPSG-Schicht 30 ist mit einer Si₃N₄-Schicht 38 abgedeckt.
Der leitfähige Polysilicium-Plug 32 dient erfindungsgemäß als Transistor-Gate für den Dünnfilmtransistor und bildet in der hier vorliegenden Ausführungsform ein Bodengate zum Her­ stellen eines Bodengate-Dünnfilmtransistors. Fig. 1 zeigt auch einen Umriß 32, der für die Größe und Form des Dünn­ filmtransistor-Gates repräsentativ ist. Wie dargestellt, wurde mindestens lokal in der Umgebung des Bodengates 32 (Fig. 2) eine planare Fläche geschaffen, um die Oberseite 36 des Bodengates im wesentlichen planar zu machen. Die planare Fläche 36 ist im wesentlichen coplanar mit benachbarten Oberseiten, wie den Oberseiten der Nitridschicht 38. Ein be­ vorzugtes Verfahren zum Herstellen des hier dargestellten Aufbaues ist in USSN 08/061,402 vom 12.05.1993 mit dem Titel "Fully Planarized Thin Film Transistor (TFT) And Process To Fabricate Same" beschrieben.
Eine Gate-Isolierschicht 40, vorzugsweise SiO₂, wird in dem dargestellten Muster vorgesehen. Beispielsweise beträgt die Dicke 300 Angstrom. Darüber liegt eine Dünnfilm-Transistor­ schicht 42. Diese besteht vorzugsweise aus Polysilicium von einer Dicke zwischen etwa 100 bis etwa 350 Angstrom. Diese Schicht kann durch eine Ablagerung von Polysilicium aufge­ bracht werden oder durch Ablagerung von amorphem Silicium mit einem Kristallisationsverfahren, wie einer Kristallisa­ tion mit fester Phase.
Eine Maskierschicht 44, typischerweise SiO₂ wird in einer Dicke von etwa 2000 Ångstrom aufgetragen. Das Material der Schicht 44 kann letztlich geopfert werden oder es bleiben Reste davon ständig am Wafer. Bei dem weiter unten beschrie­ benen Verfahren dient das gesamte Material der Schicht 44 letztlich als verloren, so daß seine Zusammensetzung hin­ sichtlich elektrischer Leitfähigkeit oder Nichtleitfähigkeit belanglos ist. Soll die Schicht 44 letztendlich an dem her­ gestellten Wafer verbleiben, so soll sie elektrisch nicht leitfähig sein, um eine zufriedenstellende Betriebsweise des Dünnschichttransistors zu erzielen. Als Beispiel für die Schicht 44 wird Polyimid angegeben.
Dann wird eine Photoresistschicht aufgebracht und bemustert, um einen Maskierblock 46 herzustellen. Der Umriß eines Mas­ kierblockes 46 ist in Fig. 1 dargestellt.
Gemäß Fig. 3 dient der Maskierblock 46 während des Ätzens der Schicht 44 zum Herstellen eines Oxidmaskierblocks 48 re­ lativ zur darunterliegenden Dünnfilmtransistorschicht 42. Dies bedeckt und definiert einen Dünnfilmkanalbereich 50 sowie erste und zweite entgegengesetzte Source/Drain-Berei­ che 52, 54, die von einem dazwischen liegenden Dünnfilm­ kanalbereich 50 unterteilt sind. Die Oxidmaske 48 legt auch nach oben hin erste und zweite Source/Drain-Bereiche 52, 54 frei. Die Dünnfilmtransistorschicht 42 erhält vorzugsweise eine leitfähige Dotierung mit einem p+ Verunreinigung zu diesem Zeitpunkt der Herstellung, so daß die Source/Drain- Bereiche 52 und 54 elektrisch leitfähig gemacht werden. Damit ist der Dünnfilmkanalbereich 50 vom Bodentransistor- Gate 32 über die Gate-Isolierschicht 40 steuerbar.
Fig. 4 zeigt, daß eine Schicht 56 aus elektrisch leitfähigem Material, vorzugsweise aus einem letztlich leitfähig dotier­ ten Polysilicium über und somit neben der Dünnfilm-Transi­ storschicht 42 und über dem Oxidmaskierblock 48 aufgebracht wird. Als bevorzugte Dicke der Schicht 52 wird beispielhaft 2000 Ångstrom gewählt. Die Polysiliciumschicht 56 kann in situ leitfähig dotiert oder nach der Ablagerung dotiert wer­ den. Dieses Dotieren der Schicht 56 kann auch wünschenswert sein, um die untenliegenden ersten und zweiten Source/Drain- Bereiche 52 und 54 zu dotieren, so daß die Bereiche 52 und 54, die vorher nicht dotiert werden mußten, in einem separa­ ten Dotierungsschritt dotiert werden.
Gemäß Fig. 5 wird die Polysiliciumschicht 56 chemisch-me­ chanisch poliert (CMP), um das Polysilicium vom oberen Oxid­ block 48 zu entfernen und eine im wesentlichen globale pla­ nare Oberseite zu erzielen. Für den CMP-Schritt wird bei­ spielsweise ein Schlamm, bestehend aus KOH, SiO₂-Partikeln (Silika) und Wasser verwendet. Fig. 6 zeigt einen Schnitt durch den Wafer in der Lage der Schnittlinie Y-Y zum Her­ stellungszeitpunkt der Fig. 5.
In Fig. 7 ist der Oxidblock 48 nah vom Wafer abgetragen und die Polysiliciumschicht 52 ist bemustert und geätzt, um erste und zweite Source/Drain-Blöcke 58 und 60 zu bilden. Fig. 8 zeigt einen Y-Y Schnitt des Wafers im Herstellungs­ zeitpunkt der Fig. 7 und Fig. 1 zeigt ebenfalls den Muster­ umriß der Blöcke 58 und 60. Es ist mindestens aus Fig. 7 augenscheinlich, daß die ersten und zweiten Source/Drain- Blöcke 58, 60 mit den ersten und zweiten Source/Drain-Dünn­ filmbereichen 52 und 54 elektrisch verbunden sind. Auf diese Weise werden entsprechende erste und zweite Source/Drain- Bereiche 62 und 64 definiert, deren Dicke größer ist als die Dicke der Dünnfilmschicht 52, die zum Herstellen des Dünn­ filmkanalbereichs 50 benutzt wurde.
Das vorbeschriebene Verfahren sowie der Strukturaufbau füh­ ren zu dem Vorteil, daß ein Dünnfilmkanalbereich hergestellt wird, der so dünn wie wünschenswert ist, daß aber der Wider­ stand im Source/Drain-Bereich 62, 64 minimiert wird infolge deren größeren Dicke und so eines größeren Volumens an leit­ fähigem Material für eine wünschenswerte Betriebsweise des auf diese Weise hergestellten Dünnfilmtransistors.
Eine alternative Ausführungsform der Erfindung ist anhand der Fig. 9 bis 11 dargestellt. In den Fig. 1 bis 8 wurde die Dünnfilmtransistorschicht vor dem Aufbringen und Bemustern der nachfolgenden Schicht elektrisch-leitfähigen Materials abgelagert. Das Ausführungsbeispiel der Fig. 9 bis 11 zeigt umgekehrt, daß die Schicht elektrisch-leitfähigen Materials aufgebracht und bemustert wird, bevor die Dünnfilmtransi­ storschicht aufgetragen wird und zwar im Zusammenhang mit einem Dünnfilmtransistor mit Bodengate. Spezifisch zeigt
Fig. 9 ein Halbleiter-Waferfragment 70 mit einem leitfähigen Bodengate 72 innerhalb einer voluminösen Isolierschicht 74. Eine Schicht 76 eines isolierenden Gate-Dielektrikums wird über der Isolierschicht 74 vorgesehen. Eine Schicht 76 elektrisch-leitfähigen Materials, vorzugsweise Polysilicium, wird über der Schicht 76 aufgebracht.
Gemäß Fig. 10 ist die Schicht 78 bemustert und geätzt wor­ den, um versetzte erste und zweite Source/Drain-Blöcke 80 und 82 zu bilden.
In Fig. 11 wird eine Dünnfilmtransistorschicht 84 aufge­ bracht. Diese wird bemustert und dotiert, um erste und zwei­ te Source/Drain-Bereiche 86 und 88 zu bilden, die von einem Dünnfilmkanalbereich 90 getrennt sind. Somit ergeben sich erste und zweite Source/Drain-Bereiche 92 und 94, deren Dicke größer ist als die des Dünnfilmkanalbereichs 90. Dies ist zwar nur eine beispielhafte Ausbildung eines Dünnfilm­ transistors mit Bodengate gemäß der Erfindung, wobei die elektrisch-leitfähige Materialschicht dazu dient, Source/Drain-Blöcke herzustellen, wobei die Musterbildung vor Auf­ bringen der Dünnfilmtransistorschicht erfolgt.
Die Fig. 12 und 13 zeigen weitere abgeänderte Verfahren und Strukturen gemäß der Erfindung zur Herstellung eines Dünn­ filmtransistors mit einem obenliegenden Gate. Gemäß Fig. 12 besteht ein Halbleiter-Waferfragment 100 aus einem volumi­ nösen Substrat 102 und einer darüberliegenden planaren Oxid­ schicht 104. Eine Dünnfilmkanalschicht 106 ist aufgetragen und besteht aus ersten und zweiten Source/Drain-Bereichen 108 und 110, die von einem Dünnfilmkanalbereich 112 getrennt sind. Anschließend ist eine Topgate-Isolierschicht 114 auf­ gebracht und in der dargestellten Weise bemustert worden, im Zusammenhang mit dem Ablagern und Bemustern einer Gate­ schicht zum Herstellen des obenliegenden Gate 116. Es sind auch seitliche Isolierschichten 118 vorgesehen und darge­ stellt. Eine Schicht elektrisch-leitfähigen Materials wird aufgetragen, bemustert und geätzt, um erste und zweite Source/Drain-Blöcke 120 und 122 zu definieren. Diese sind elektrisch jeweils mit den ersten und zweiten Source/Drain- Dünnfilmbereichen 108 und 110 verbunden, um zusammengesetzte erste und zweite Source/Drain-Bereiche 124 und 126 zu bil­ den. Diese Bereiche 124 und 126 haben eine Dicke, die größer ist als die Dünnfilmschichtdicke, die zum Herstellen des Transistorkanalbereichs 112 dient.
Fig. 13 zeigt eine weitere Ausführungsform eines Waferfrag­ ments 130, das einem Substrat 132 und einer darüberliegenden planaren Schicht 134 aus Isoliermaterial SiO₂ besteht. Eine Dünnfilmtransistorschicht 136 wird über der Oxidschicht 134 abgelagert. Die Dünnfilmtransistorschicht 136 besteht aus ersten und zweiten Source/Drain-Bereichen 138 und 140, die von einem dazwischenliegenden Dünnfilmkanalbereich 142 ge­ trennt sind. Anschließend wird eine Schicht elektrisch-leit­ fähigen Materials (typischerweise Polysilicium) über der Dünnfilmtransistorschicht 136 aufgetragen. Diese wird bemu­ stert und geätzt, um erste und zweite Source/Drain-Blöcke 144 und 146 zu bilden, die elektrisch mit jeweils den ersten und zweiten Source/Drain-Dünnfilmbereichen 138 und 140 ver­ bunden sind, um so erste und zweite Source/Drain-Bereiche 148 und 150 auszubilden, deren Dicke größer ist als die Dicke der Dünnfilmtransistorschicht 136.
Anschließend wird eine dielektrische Gateschicht 152 aufge­ tragen, dann wird die leitfähige obere Gateschicht aufgetra­ gen und bemustert, um das obenliegende Gate 154 auszubilden.
In den Ausführungsbeispielen der Fig. 12 und 13 wurde ein obenliegender Gateleiter vorgesehen. Abänderungen der Erfin­ dung sind möglich und sollen vom Schutzumfang der Patentan­ sprüche umfaßt sein. Beispielsweise können Dünnfilmtransi­ storen mit oberem Gate erfindungsgemäß natürlich auch so hergestellt werden, daß zuerst die Source/Drain-Blöcke er­ zeugt werden und dann darüber die Dünnfilmtransistorschicht vorgesehen wird.
Den erfindungsgemäßen Ausführungsbeispielen ist gemeinsam, daß die Dünnfilmtransistoren so ausgebildet sind, daß die geschaffenen Source/Drain-Bereiche im wesentlichen gleiche und größere Dicke aufweisen, als die Dünnfilmkanalbereiche. Alternativ kann auch erfindungsgemäß ein Dünnfilm-Feldef­ fekt-Transistor hergestellt werden, bei dem gegebenenfalls nur einer der Source/Drain-Bereiche eine größere Dicke auf­ weist, oder jeder der Source/Drain-Bereiche eine größere Dicke aufweist als der Kanalbereich, aber eine unterschied­ liche Dicke.

Claims (23)

1. Verfahren zum Herstellen eines Dünnfilm-Feldef­ fekt-Transistors mit folgenden Schritten:
ein Transistorgate wird ausgebildet;
eine Dünnfilmtransistorschicht mit einem ersten und zweiten Source/Drain-Bereich, getrennt von einem dazwischenliegenden Dünnfilmkanalbereich wird vorgesehen, wobei der Dünnfilm­ kanalbereich von dem Transistorgate über einen Gate-Isolator steuerbar ist und die Dünnfilmtransistorschicht eine be­ stimmte Dicke aufweist;
eine Schicht elektrisch-leitfähigen Materials wird neben der Dünnfilmtransistorschicht aufgebracht;
das elektrisch-leitfähige Material wird bemustert und ge­ ätzt, um erste und zweite Source/Drain-Blöcke zu definieren und
die ersten und zweiten Source/Drain-Blöcke werden jeweils mit den ersten und zweiten Source/Drain-Dünnfilmbereichen verbunden, um zusammengesetzte erste und zweite Source/ Drain-Bereiche zu bilden, deren Dicke größer ist als die Dicke der Dünnfilmschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht elektrisch-leitfähigen Materials aufgetragen und bemustert wird, bevor die Dünnfilmtransistorschicht ge­ bildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dünnfilmtransistorschicht gebildet wird, bevor die Schicht elektrisch leitfähigen Materials gebildet und bemu­ stert wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht elektrisch-leitfähigen Materials gebildet und bemustert wird, bevor die Dünnfilmtransistorschicht ge­ bildet wird und daß das Transistorgate als Bodengate ausge­ bildet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht elektrisch-leitfähigen Materials gebildet und bemustert wird, bevor die Dünnfilmschicht vorgesehen wird und daß das Transistorgate als obenliegendes Gate aus­ gebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dünnfilmtransistorschicht gebildet wird, bevor die Schicht elektrisch-leitfähigen Materials gebildet und bemu­ stert wird, und daß das Transistorgate als Bodengate ausge­ bildet wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dünnfilmtransistorschicht ausgebildet wird, bevor die Schicht elektrisch leitfähigen Materials ausgebildet und bemustert wird und daß das Transistorgate als obenliegendes Gate ausgebildet wird.
8. Verfahren nach Anspruch 1, bei dem das Transistor­ gate als Bodengate ausgebildet wird, dadurch gekennzeichnet, daß folgende Schritte zum Herstellen, Bemustern und Ätzen durchgeführt werden, um die ersten und zweiten Source/Drain- Blöcke zu bilden:
die Umgebung des Bodengates wird mindestens lokal planiert, um eine im wesentlichen planare obere Bodengateseite zu er­ halten, die im wesentlichen koplanar zu den benachbarten Oberseiten verläuft;
nach dem lokalen Planieren wird die Dünnfilmtransistor­ schicht aufgebracht;
nach der Ausbildung der Dünnfilmtransistorschicht wird eine Maskierschicht gebildet und bemustert, um den Dünnfilmkanal­ bereich abzudecken und die ersten und zweiten Source/Drain- Bereiche nach oben hin freizulegen;
nach dem Ausbilden der Maskierschicht wird eine Polysili­ ciumschicht über die Maskierschicht und die ersten und zwei­ ten Source/Drain-Bereiche aufgetragen und
die Polysiliciumschicht wird mindestens teilweise chemisch­ mechanisch poliert, um diskrete erste und zweite Source/ Drain-Blöcke zu bilden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Maskierschicht hauptsächlich aus SiO₂ besteht.
10. Dünnfilm-Feldeffekt-Transistor, der nach dem Ver­ fahren gemäß Anspruch 8 hergestellt ist.
11. Verfahren zum Herstellen eines Dünnfilm-Feldef­ fekt-Transistors mit Bodengate, gekennzeichnet durch folgen­ de Schritte:
ein Bodengate wird innerhalb einer Isolierschicht herge­ stellt;
erste und zweite elektrisch leitfähige Source/Drain-Blöcke mit höherer Erhebung und beidseits neben dem Bodengate wer­ den gebildet;
eine Gate-Isolierschicht wird über dem Bodengate aufgebracht und
eine Dünnfilmtransistorschicht wird über den ersten und zweiten Source/Drain-Blöcken und der Gate-Isolierschicht ausgebildet, wobei die Dünnfilmtransistorschicht elektrisch mit den ersten und zweiten leitfähigen Source/Drain-Blöcken verbunden ist, um einen Dünnfilm-Feldeffekt-Transistor zu bilden, dessen entgegengesetzte Source/Drain-Bereiche eine Dicke aufweisen, die größer ist als ein dazwischenliegender Dünnfilmtransistor-Kanalbereich.
12. Verfahren nach Anspruch 11, dadurch gekennzeich­ net, daß die Gate-Isolierschicht ausgebildet wird, bevor die ersten und zweiten Source/Drain-Blöcke gebildet werden.
13. Verfahren nach Anspruch 11, dadurch gekennzeich­ net, daß die Gate-Isolierschicht ausgebildet wird, nachdem die ersten und zweiten Source/Drain-Blöcke gebildet sind.
14. Verfahren zum Herstellen eines Dünnfilm-Feldef­ fekt-Transistors mit obenliegendem Gate, gekennzeichnet durch die folgenden Schritte:
eine Dünnfilmtransistorschicht mit ersten und zweiten Source/Drain-Bereichen, unterteilt von einem dazwischen­ liegenden Dünnfilmkanalbereich wird ausgebildet und besitzt eine ausgewählte Dicke;
eine Topgate-Isolierschicht und ein Topgate wird über min­ destens einem Teil des Dünnfilmkanalbereichs ausgebildet;
eine Schicht elektrisch-leitfähigen Materials wird über dem obenliegenden Gate und der Dünnfilmtransistorschicht ausge­ bildet;
das elektrisch-leitfähige Material wird bemustert und ge­ ätzt, um erste und zweite Source/Drain-Blöcke zu definieren und
die ersten und zweiten Source/Drain-Blöcke werden elektrisch jeweils mit ersten und zweiten Source/Drain-Dünnfilmberei­ chen verbunden, um zusammengesetzte erste und zweite Source/Drainbereiche zu bilden, deren Dicke größer ist als die Dicke der Dünnfilmschicht.
15. Verfahren zum Herstellen eines Dünnfilm-Feldef­ fekt-Transistors mit obenliegendem Gate, gekennzeichnet durch folgende Schritte:
eine Dünnfilmtransistorschicht mit ersten und zweiten Source/Drain-Bereichen, getrennt von einem dazwischenlie­ genden Dünnfilmkanalbereich, wird gebildet und weist eine bestimmte Dicke auf;
eine Schicht elektrisch leitfähigen Materials wird über der Dünnfilmtransistorschicht ausgebildet;
das elektrisch-leitfähige Material wird bemustert und ge­ ätzt, um erste und zweite Source/Drain-Blöcke zu bilden, die elektrisch jeweils mit den ersten und zweiten Source/Drain- Dünnfilmbereichen verbunden sind, um zusammengesetzte erste und zweite Source/Drain-Bereiche zu bilden, deren Dicke größer ist als die Dicke der Dünnfilmschicht;
eine Topgate-Isolierschicht wird über dem Dünnfilmkanalbe­ reich ausgebildet;
eine Topgate-Schicht wird über der Topgate-Isolierschicht ausgebildet und
die Topgate-Schicht wird bemustert und geätzt, um ein oben­ liegendes Gate über dem Dünnfilmkanalbereich auszubilden.
16. Dünnfilm-Feldeffekt-Transistor, der nach einem der Verfahren hergestellt ist, die in den Ansprüchen 1 bis 15 definiert sind.
17. Dünnfilm-Feldeffekt-Transistor, gekennzeichnet durch:
einen Dünnfilmkanalbereich;
zwei entgegengesetzte elektrisch-leitfähige erste und zweite Source/Drain-Bereiche neben dem Dünnfilmkanalbereich;
eine Gate-Isolation und ein Gate neben dem Dünnfilmkanalbe­ reich zum elektrischen Erregen des Kanalbereichs, um den Transistor einzuschalten;
der erste Source/Drain-Bereich hat eine erste Dicke, der zweite Source/Drain-Bereich eine zweite Dicke und der Kanal­ bereich eine dritte Dicke, wobei mindestens die erste oder zweite Dicke größer ist als die dritte Dicke.
18. Transistor nach Anspruch 17, dadurch gekennzeich­ net, daß die Summe der ersten und zweiten Dicken größer ist als die dritte Dicke.
19. Transistor nach Anspruch 17, dadurch gekennzeich­ net, daß die Summe der ersten und zweiten Dicken größer ist als die dritte Dicke und die erste und zweite Dicke im we­ sentlichen gleich ist.
20. Transistor nach Anspruch 17, dadurch gekennzeich­ net, daß die ersten und zweiten Source/Drain-Bereiche haupt­ sächlich aus Polysilicium bestehen.
21. Transistor nach Anspruch 17, dadurch gekennzeich­ net, daß das Gate als Bodengate des Dünnfilmkanalbereichs ausgebildet ist.
22. Transistor nach Anspruch 17, dadurch gekennzeich­ net, daß das Gate als obenliegendes Gate im Dünnfilmkanal­ bereich ausgebildet ist.
23. Transistor nach Anspruch 17, dadurch gekenn zeichnet, daß der Dünnfilmkanalbereich und die ersten und zweiten Source/Drain-Bereiche hauptsächlich aus Polysilicium bestehen.
DE4435461A 1993-10-06 1994-10-04 Dünnfilmtransistor und dessen Herstellverfahren Expired - Fee Related DE4435461C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13270593A 1993-10-06 1993-10-06

Publications (2)

Publication Number Publication Date
DE4435461A1 true DE4435461A1 (de) 1995-04-13
DE4435461C2 DE4435461C2 (de) 2001-09-20

Family

ID=22455231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4435461A Expired - Fee Related DE4435461C2 (de) 1993-10-06 1994-10-04 Dünnfilmtransistor und dessen Herstellverfahren

Country Status (3)

Country Link
US (8) US5807769A (de)
JP (3) JPH07161999A (de)
DE (1) DE4435461C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4435461C2 (de) * 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
JPH10199991A (ja) * 1996-12-09 1998-07-31 Texas Instr Inc <Ti> 基板にコンタクトを形成する方法及びそのコンタクト
US6110767A (en) * 1998-07-16 2000-08-29 Vanguard International Semiconductor Corporation Reversed MOS
US6049106A (en) * 1999-01-14 2000-04-11 Micron Technology, Inc. Large grain single crystal vertical thin film polysilicon MOSFETs
US6368933B1 (en) * 1999-12-15 2002-04-09 Intel Corporation Tap connections for circuits with leakage suppression capability
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
KR100493206B1 (ko) * 2001-01-16 2005-06-03 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US7314794B2 (en) * 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
US8847226B2 (en) * 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including multiple reentrant profiles
US9076873B2 (en) 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
US8649209B1 (en) * 2011-03-25 2014-02-11 Altera Corporation Memory element circuitry with reduced oxide definition width

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916508A (en) * 1986-01-10 1990-04-10 Mitsubishi Denki Kabushiki Kaisha CMOS type integrated circuit and a method of producing same
US5102813A (en) * 1988-05-30 1992-04-07 Interuniversitair Micro Elektronica Method of fabricating a thin film transistor
US5231296A (en) * 1989-12-19 1993-07-27 Texas Instruments Incorporated Thin film transistor structure with insulating mask

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132506A (en) * 1980-03-22 1981-10-16 Ando Electric Co Ltd Measuring device for center position of hole
JPS5785262A (en) * 1980-11-17 1982-05-27 Toshiba Corp Manufacture of metal oxide semiconductor type semiconductor device
JPS5833872A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS58123765A (ja) * 1982-01-18 1983-07-23 Seiko Epson Corp 薄膜半導体装置の製造方法
JPS58132502A (ja) 1982-02-02 1983-08-06 株式会社　ウロコ製作所 ベニヤ単板の巻き戻し方法および巻き戻し装置
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
JPS61252667A (ja) * 1985-05-01 1986-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPS63143462A (ja) * 1986-12-04 1988-06-15 株式会社デンソー ヒ−トポンプ式冷凍装置
JPH065757B2 (ja) * 1987-03-26 1994-01-19 日本電気株式会社 半導体素子製造方法
JP2515330B2 (ja) 1987-05-11 1996-07-10 株式会社 シグマ コイン両替機
JPS6472101A (en) 1987-09-11 1989-03-17 Omron Tateisi Electronics Co Drawing device for concentric pattern
JPH0664410B2 (ja) 1987-09-14 1994-08-22 凸版印刷株式会社 フルカラーレインボーホログラムとその作製方法
GB2223353A (en) * 1988-09-30 1990-04-04 Philips Electronic Associated Thin-film transistor
JPH02123743A (ja) * 1988-11-02 1990-05-11 Fujitsu Ltd 薄膜トランジスタの製造方法
US4988638A (en) * 1988-11-07 1991-01-29 Xerox Corporation Method of fabrication a thin film SOI CMOS device
JPH02143462A (ja) * 1988-11-24 1990-06-01 Sony Corp 薄膜トランジスタ
JPH02250333A (ja) * 1989-03-23 1990-10-08 Nec Corp 薄膜電界効果型トランジスタアレーの製造方法
JPH02287593A (ja) * 1989-04-28 1990-11-27 Toshiba Corp ディスプレイの接続状態判別方式
US5238857A (en) 1989-05-20 1993-08-24 Fujitsu Limited Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure
JP2819694B2 (ja) * 1989-11-17 1998-10-30 富士ゼロックス株式会社 Ｍｏｓ型半導体装置の製造方法
JPH03194937A (ja) * 1989-12-22 1991-08-26 Sony Corp 薄膜トランジスタの製造方法
JPH03248568A (ja) * 1990-02-27 1991-11-06 Fuji Xerox Co Ltd 薄膜半導体装置
US5118639A (en) * 1990-05-29 1992-06-02 Motorola, Inc. Process for the formation of elevated source and drain structures in a semiconductor device
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
JPH0444470A (ja) 1990-06-12 1992-02-14 Clarion Co Ltd 同期信号分離回路
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
JP3036037B2 (ja) 1990-10-04 2000-04-24 セイコーエプソン株式会社 半導体装置の製造方法
JP2990784B2 (ja) * 1990-10-24 1999-12-13 ソニー株式会社 薄膜トランジスタの製造方法
DE69125260T2 (de) * 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH05267666A (ja) * 1991-08-23 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP3116436B2 (ja) * 1991-08-07 2000-12-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH0563197A (ja) 1991-09-04 1993-03-12 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2894391B2 (ja) * 1991-09-20 1999-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5238897A (en) * 1991-09-27 1993-08-24 North Carolina Center For Scientific Research, Inc. Catalyst for molecular catalytic cracking of heavy hydrocarbons at ambient temperatures, and method of making the same
JP2729422B2 (ja) * 1991-10-22 1998-03-18 三菱電機株式会社 半導体装置
JP2689038B2 (ja) * 1991-12-04 1997-12-10 三菱電機株式会社 半導体装置およびその製造方法
US5273921A (en) * 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
JPH05243272A (ja) * 1992-03-02 1993-09-21 Matsushita Electron Corp 薄膜トランジスタの製造方法
US5213990A (en) * 1992-04-01 1993-05-25 Texas Instruments, Incorporated Method for forming a stacked semiconductor structure
US5266507A (en) * 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
US5241193A (en) * 1992-05-19 1993-08-31 Motorola, Inc. Semiconductor device having a thin-film transistor and process
KR940006273A (ko) * 1992-06-20 1994-03-23 오가 노리오 스태틱램(sram) 장치 및 그 제조방법
KR100268007B1 (ko) * 1992-12-22 2000-10-16 구본준 액정표시소자 제조방법
US5411909A (en) * 1993-02-22 1995-05-02 Micron Technology, Inc. Method of forming a planar thin film transistor
US5616934A (en) * 1993-05-12 1997-04-01 Micron Technology, Inc. Fully planarized thin film transistor (TFT) and process to fabricate same
US5650655A (en) * 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
US5348899A (en) * 1993-05-12 1994-09-20 Micron Semiconductor, Inc. Method of fabricating a bottom and top gated thin film transistor
US5858821A (en) * 1993-05-12 1999-01-12 Micron Technology, Inc. Method of making thin film transistors
US5334862A (en) * 1993-08-10 1994-08-02 Micron Semiconductor, Inc. Thin film transistor (TFT) loads formed in recessed plugs
DE4435461C2 (de) 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
US5386909A (en) 1993-11-01 1995-02-07 Spector; Donald Display package for shaped candy pieces
US5376578A (en) * 1993-12-17 1994-12-27 International Business Machines Corporation Method of fabricating a semiconductor device with raised diffusions and isolation
US5429062A (en) * 1993-12-27 1995-07-04 Trabka; Richard J. Rapid bailing device
KR970006260B1 (ko) * 1994-01-07 1997-04-25 금성일렉트론 주식회사 박막트랜지스터 제조방법
US5429982A (en) * 1994-02-07 1995-07-04 National Science Council Method for growing field oxides in LOCOS technique
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916508A (en) * 1986-01-10 1990-04-10 Mitsubishi Denki Kabushiki Kaisha CMOS type integrated circuit and a method of producing same
US5102813A (en) * 1988-05-30 1992-04-07 Interuniversitair Micro Elektronica Method of fabricating a thin film transistor
US5231296A (en) * 1989-12-19 1993-07-27 Texas Instruments Incorporated Thin film transistor structure with insulating mask

Also Published As

Publication number Publication date
US5847406A (en) 1998-12-08
US6235562B1 (en) 2001-05-22
JPH07161999A (ja) 1995-06-23
DE4435461C2 (de) 2001-09-20
JPH11214701A (ja) 1999-08-06
JP2960061B2 (ja) 1999-10-06
US5807769A (en) 1998-09-15
US6025215A (en) 2000-02-15
JP2001135827A (ja) 2001-05-18
US6150201A (en) 2000-11-21
US6376287B1 (en) 2002-04-23
US5923965A (en) 1999-07-13
US6251714B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
DE4418352B4 (de) Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE3910033C2 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE4140681A1 (de) Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4435461C2 (de) Dünnfilmtransistor und dessen Herstellverfahren
DE19954867C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP1181723B1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
EP0864172B1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung mit mindestens einem mos-transistor
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE10082909B4 (de) Nichtflüchtige ferroelektrische Speicherzelle, nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
WO2005074024A1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
EP1155446A1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator
DE102004049667B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle und entsprechender Grabenkondensator
DE4434896B4 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19644972C2 (de) Halbleiterspeicher und Verfahren zur Herstellung eines Halbleiterspeichers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: MICRON TECHNOLOGY, INC. (N.D.GES.D. STAATES DELAWA

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HEYER, V., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 806

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502