DE4411973A1 - KGD-Anordnung - Google Patents

KGD-Anordnung

Info

Publication number
DE4411973A1
DE4411973A1 DE4411973A DE4411973A DE4411973A1 DE 4411973 A1 DE4411973 A1 DE 4411973A1 DE 4411973 A DE4411973 A DE 4411973A DE 4411973 A DE4411973 A DE 4411973A DE 4411973 A1 DE4411973 A1 DE 4411973A1
Authority
DE
Germany
Prior art keywords
kgd
test
chip
adhesive
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4411973A
Other languages
English (en)
Other versions
DE4411973C2 (de
Inventor
Il Ung Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4411973A1 publication Critical patent/DE4411973A1/de
Application granted granted Critical
Publication of DE4411973C2 publication Critical patent/DE4411973C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S83/00—Cutting
    • Y10S83/929—Particular nature of work or product
    • Y10S83/942—Contact pin of electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Description

Die vorliegende Erfindung betrifft eine KGD-Anordnung (unter KGD-Anordnung wird ein nicht vergossener IC-Chip verstanden, der hinsichtlich seiner elektrischen Eigenschaften getestet und für gut befunden wurde, und dessen Zuverlässigkeit im Rahmen von Einbrenntests überprüft wurde, so daß jeder ein­ zelne dieser IC-Chips für die Herstellung von MCM (Mehrfachchip-Moduln) geeignet ist) und ein Verfahren für deren Herstellung und insbesondere eine KGD-Anordnung und ein Verfahren für deren Herstellung, wobei eine Vielzahl von inte­ grierten Schaltkreisen (nachstehend als "IC-Chips" bezeich­ net), die aus einem Wafer herausgetrennt sind, einem Wechsel­ strom-(AC) oder Einbrenn-Test zusammen unterworfen werden, unter Verwendung eines allgemeinen Halbleitermontagevorgangs, um so eine Massenproduktion der KGD-Anordnung ohne Beschädi­ gung zu ermöglichen.
Es ist bekannt, daß IC-Chips im wesentlichen einem AC-Test oder einem Einbrenn-Test während der Herstellung der Halblei­ terbauteile unterworfen werden, um nicht-funktionierende IC- Chips auszusortieren. Da jedoch bloße IC-Chips aus dem Wafer herausgetrennt werden, kann ein Testmustergeneratorschaltkreis mit den elektrischen Signalleitungen des IC-Chips nicht so verbunden werden, daß der wechselspannungs-Test oder Einbrenn- Test ausgeführt werden kann. Daher werden, wie in Fig. 1 gezeigt, der allgemeine wechselspannungs-Test und der Einbrenn-Test an dem IC-Chip ausgeführt, der mit einem Gehäuse aus EMC umhüllt ist.
Wie in Fig. 1 gezeigt, stehen äußere Anschlüsse 12, die mit (nicht gezeigten) chip-Anschlußflecken verbunden sind, entlang den Seitenwänden des Gehäuses ab.
Ein Testsockel 15 zum Aufnehmen des Gehäuses 10 hat eine Viel­ zahl von Öffnungen 14, um die äußeren Anschlüsse 12 aufzunehmen und feste Anschlüsse 14, die von den unteren Abschnitten der Ausnehmungen 14 nach unten wegstehen.
Das Gehäuse 10 mit den wegstehenden äußeren Anschlüssen 12 wird in die Ausnehmungen 14 des Testsockels 15 eingefügt und der Testsockel 15 wird mit einem nicht gezeigten Einbrenn- Schaltkreis verbunden. So werden der AC-Test und der Wechsel­ spannungs-Test ausgeführt, während das Gehäuse 10 in dem Testsockel 15 sich befindet.
Während dem AC-Test und dem Einbrenntest wird der IC-Chip mit Testsignalen gespeist, die eine höhere Spannung als beim Normalbetrieb haben und der IC-Chip wird einer erhöhten Umge­ bungstemperatur ausgesetzt. Dann wird geprüft, ob in einem der IC-Chips, die unter diesen Umständen mit dem Testsignal ge­ speist werden, Defekte auftreten. Beispielsweise können in DRAN defekte Speicherschaltkreise, defekte Speicherzellen und defekte Verbindungsleitungen geprüft werden.
Dementsprechend können während des Einbrenn-Tests Defekte (z. B. Durchbruch einer Isolierschicht aufgrund eines Gateoxid­ defektes) erkannt werden, die in jeglichem IC-Chip während des Normalbetriebes auftreten können und dabei dann Probleme bereiten können. Daher kann der IC-Chip mit einem derartigen Defekt während des Ausführens eines Einbrenn-Testes erkannt werden und als schlechtes Produkt behandelt werden. Wie vor­ stehend beschrieben, wird der defekte IC-Chip entfernt, bevor er ausgeliefert wird, um die Zuverlässigkeit des Produktes zu garantieren.
Da jedoch der Einbrenn-Test unter Verwendung des Testsockels an dem Halbleiterchip in dem Gehäuse ausgeführt wird, kann ein als defekt erkannter IC-Chip nicht wiederverwendet werden.
Aus diesem Grund wurde anstelle der Verwendung eines Ein- Chip-Gehäuses, eine Mehrfach-Chip-Technik vorgeschlagen, die einen Flip-Chip verwendet, um eine Vielzahl von bloßen Chips auf einer Keramikplatte thermisch anzubringen. Die Mehr­ fach-Chip-Technik wird durch unterschiedliche Integrationsver­ fahren wiedergegeben, die eine Integration in großem Maßstab bei hoher Geschwindigkeit, hohen Kapazitäten und kleinen Größen ermöglicht. Ein beispielhaftes Verfahren dafür ist ein Integrationsverfahren durch ein Mehrfach-Chip-Modul.
Das Mehrfach-Chip-Modul wird zum Erzielen sehr hoher Integra­ tion in der Weise verwendet, daß eine Vielzahl von IC-Chips auf einer mehrlagigen Keramik- oder Kunststoffplatte in her­ kömmlicher Weise verbunden angeordnet sind, dicht verlegte Verbindungen an deren unterem Abschnitt aufweisen. Derzeit wird das Mehrfach-Chip-Modul erfolgreich bei Super-Computern etc. durch Firmen wie IBM, DEC und Hitachi verwendet.
Trotz diesem Vorteil ist das Mehrfach-Chip-Modul technisch und wirtschaftlich aufgrund der folgenden Gründe begrenzt.
Das heißt, verglichen mit der Einzel-Chip-Gehäusetechnik weist das Mehrfach-Chip-Modul mit der Vielzahl von IC-Chips einen erhöhten Integrationsmaßstab auf, aber die produktionsausbeute ist nennenswert verringert bei stark erhöhten Herstellungsko­ sten.
Wegen des vorstehend genannten Grundes, der auf alle Gehäuse­ techniken zutrifft, hat das Mehrfach-Chip-Modul Schwierig­ keiten, sich nennenswerte Marktanteile zu sichern. Das schwierigste Problem des Mehrfach-Chip-Moduls besteht darin, ausreichend KGD zu bekommen (d. h. IC-Chips, die nicht mit einem Gehäuse versehen sind, aber sich nach Beendigung der Tests in dem gleichen Maß wie bei der herkömmlichen Gehäuse­ technik als zuverlässig herausgestellt haben), was sich direkt auf die Herstellungsausbeute auswirkt.
Die vorliegende Erfindung dient dazu, KGD in ausreichendem Umfang bereitzustellen. Nachstehend werden die bloßen IC-Chips ohne jeglichen Schaden, die allen Tests unterworfen wurden, als die KGD bezeichnet. Der bloße Chip ist ein herkömmlicher IC-Chip, der nicht mit einem Gehäuse versehen worden ist, nachdem er von dem Wafer als einzelner Chip getrennt worden ist, wie z. B. Flip-Chips, Verdrahtungs-Chips, etc.
Das detailliertere Konzept des KGD ist in einem Dokument "Potential Project Report", 1992, Microelectronic and Computer Technology Corporation beschrieben.
Obwohl die Wichtigkeit der KGD, die in dem Mehrfach-Chip-Modul verwendet werden, steigt, ist die Massenproduktion preiswerter KGD sehr schwierig.
Genauer gesagt hat der einzelne bloße Chip, der von dem Wafer getrennt worden ist, keine externen Anschlüsse, um die Verwen­ dung eines Testsockels zu ermöglichen, damit der Chip-Test ausgeführt werden kann. Demzufolge können der AC-Test und der Einbrenn-Test nicht ausgeführt werden, bevor der IC-Chip auf einer Schaltkreisplatine installiert ist, wobei der Chip in bloßem Zustand sich befindet.
Als eine Technik, um das Problem zu lösen, wurde ein Flip- Chip-Test-Sockeladapter vorgeschlagen, der erlaubt, den AC-Test und den Einbrenn-Test in dem bloßen Chip-Zustand auszuführen, indem ein Lottropfen an jedem Elektrodenanschluß­ fleck des Chips angebracht wird. Diese Technik ist in einem Patent, z. B. US-PS-5 006 792, beschrieben und in Fig. 2 und 3 erläutert.
Fig. 2 ist eine perspektivische Ansicht, die einen herkömmli­ chen Flip-Chip mit einem Lottropfen zeigt. Fig. 3 ist eine Schnittansicht, die den Zustand des Flip-Chips von Fig. 2 zeigt, wie dieser in einem Testsockeladapter angeordnet ist.
Wie in Fig. 2 gezeigt, weist ein IC-Chip 22 einen Bondflecken mit einer Vielzahl von Lottropfen 24 darauf auf. Der IC-Chip 22 wird in seinen eigenen Testsockeladapter eingeführt, der nachstehend unter Bezugnahme auf Fig. 3 beschrieben ist, und dann getestet.
Wie in Fig. 3 gezeigt, weist der Testsockeladapter 20 ein Sub­ strat 28 mit auskragenden Pfosten 26 auf, die jeweils mit den Lottropfen 24 des eingefügten IC-Chips 22 verbunden sind, und das Substrat 28 wird in einem Gehäuse 20 gehalten. Ein Bezugs­ zeichen 23 bezeichnet einen Anschluß, der mit dem auskragenden Pfosten 26 verbunden ist. Das Bezugszeichen 27 ist ein An­ schluß, der aus dem Gehäuse 20 herausragt. Das Bezugszeichen 25 ist eine Führungsstange, um den IC-Chip 22 sicher zu hal­ ten, wenn der IC-Chip 22 eingeführt wird.
Das Testverfahren des IC-Chips unter Verwendung des Test­ sockeladapters gemäß der vorstehenden Anordnung ermöglicht den Test des Zustandes des bloßen Chips, bevor dieser in ein Gehäuse eingebracht wird.
Bei dieser herkömmlichen Technik wird der von dem Wafer getrennte einzelne IC-Chip 22 bereitgestellt und der Chip-Test und Einbrenn-Test muß an dem Chip in bloßem Zustand ausgeführt werden, während der Lottropfen 24 ein metallischer Vorsprung ist, der auf jedem Elektrodenanschlußfleck des IC-Chips 22 gebildet ist. Allerdings ist eine teure Vorrichtung mit hoher Präzision erforderlich aufgrund der feinen Abstände zwischen den Elektrodenanschlußflecken, um die höhere Packungsdichte während der Ausbildung der Lottropfen auf dem Elektrodenan­ schlußflecken des einzelnen IC-Chips zu erreichen.
Darüber hinaus sollte der Chip während des Test einzeln gehandhabt werden, was den Gesamtablauf sehr schwierig gestal­ tet.
Die Schwierigkeiten bei der Herstellung der KGD gemäß der her­ kömmlichen Technik können wie folgt zusammengefaßt werden:
  • (1) Da der herkömmliche IC-Chip nicht dem AC-Test und dem Ein­ brenn-Test unterworfen werden kann, werden Lottropfen ausge­ bildet und jeweils ein eigener Testsockel verwendet, so daß die Produkte nur in kleinen Mengen bereitgestellt werden kön­ nen.
  • (2) Der IC-Chip muß einzeln gehandhabt werden, was die Gesamt­ handhabung der Chips schwierig gestaltet.
  • (3) Der KGD ist relativ teuer, verglichen mit dem IC-Chip im Gehäuse.
  • (4) Es ist schwierig, einen Testsockel bereitzustellen.
  • (5) Es gibt keinen standardisierten IC-Chip.
Die vorliegende Erfindung dient dazu, die vorstehend beschrie­ benen Probleme zu lösen. Demgemäß ist es ein Ziel der vorlie­ genden Erfindung, eine KGD-Anordnung und ein Herstellungsver­ fahren dafür bereitzustellen, um in der Lage zu sein, einen AC-Test und einen Einbrenn-Test an herkömmlichen IC-Chips aus­ zuführen, die aus dem Wafer herausgetrennt sind, ohne daran Lottropfen ausbilden zu müssen.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, eine KGD-Anordnung und ein Herstellungsverfahren dafür bereit­ zustellen, um AC-Tests und Einbrenn-Tests an einer Vielzahl von IC-Chips gleichzeitig auszuführen.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, eine KGD-Anordnung und ein Herstellungsverfahren dafür bereit­ zustellen, um Wechselspannungs- und Einbrenn-Tests mit einer Vorrichtung auszuführen, die bei üblichen IC-Baugruppen ver­ wendet wird.
Um die vorstehend genannten Ziele der Erfindung zu erreichen, hat eine KGD-Anordnung einen Anschlußrahmen, der eine Vielzahl von regelmäßig angeordneten Trägerflächen hat, die durch Befestigungsstangen getragen sind; eine Klebschicht, die auf jeweiligen Anschlußflecken des Anschlußrahmens aufgebracht ist; und eine Vielzahl von unbeschädigten KGDs, die als einzelne Teile auf jeder Trägerfläche angebracht sind, die mit dem Klebstoff beschichtet ist, und die einem Endtest unterwor­ fen wurden.
Um ein weiteres Ziel der vorliegenden Erfindung zu erreichen, wird ein Verfahren zur Herstellung einer KGD-Anordnung mit folgenden Schritten bereitgestellt:
Bereitstellen eines Anschlußrahmens mit einer Vielzahl von Anschlüssen und einer Vielzahl von regelmäßig angeordneten Trägerflächen, die durch Haltestangen getragen sind;
Anbringen eines Klebestreifens zum Befestigen der Träger­ flächen auf den Anschlüssen des Anschlußrahmens;
Anbringen von von einem Wafer abgetrennten IC-Chip mit einer Vielzahl von Elektrodenanschlußflecken auf jeweiligen Träger­ flächen des Anschlußrahmens unter Zwischenlage eines Kleb­ stoffs;
Drahtbonden der Elektrodenanschlußflecken des IC-Chips mit den Enden der jeweiligen Anschlüsse, die mit den Elektrodenan­ schlußflecken korrespondieren;
Ausführen eines Trimmvorgangs, um den Anschlußrahmen von den Draht-gebondeten Anschlüssen zu trennen;
Ausführen eines AC-Tests und eines Einbrenn-Tests durch Einbringen des erhaltenen Anschlußrahmens in eine Testvorrich­ tung;
Prüfen des IC-Chips nach Beendigung des AC-Tests und des Einbrenn-Tests; und
Abschneiden der oberen Abschnitte der Bonddrahtkugeln unter Verwendung einer Schneidevorrichtung.
Die vorstehenden Ziele und andere Vorteile der vorliegenden Erfindung werden durch die detaillierte Beschreibung der bevorzugten Ausführungsform und unter Bezugnahme auf die bei­ gefügten Zeichnungen deutlicher, in denen:
Fig. 1 eine perspektivische Darstellung ist, die einen Test­ sockel gemäß einer herkömmlichen Technik zeigt;
Fig. 2 eine perspektivische Ansicht ist, die einen Flip-Chip mit Lottropfen gemäß einer herkömmlichen Technik zeigt;
Fig. 3 eine Schnittansicht ist, die einen Zustand des Flip- Chips von Fig. 2 in einem Testsockeladapter zeigt;
Fig. 4 eine Draufsicht ist, die einen Anschlußrahmen zeigt, der bei der Herstellung einer KGD-Anordnung gemäß der vorliegenden Erfindung zeigt;
Fig. 5A und B ein Verfahren zur Herstellung der KGD-Anordnung gemäß der vorliegenden Erfindung zeigen;
Fig. 6 eine perspektivische Ansicht ist, die ein einzelnes KGD der KGD-Anordnung gemäß der vorliegenden Erfindung zeigt; und
Fig. 7 einen Zustand bei der Verwendung einer Schneidevorrich­ tung zeigt, die bei der Herstellung der KGD-Anordnung gemäß der vorliegenden Erfindung verwendet wird.
Fig. 4 zeigt einen Anschlußrahmen, der bei der Herstellung einer KGD-Anordnung gemäß der vorliegenden Erfindung verwendet, und in dem der Anschlußrahmen durch ein übliches Gestaltungsverfahren gebildet wird.
Wie in Fig. 4 gezeigt, hat der Anschlußrahmen 30 regelmäßig angeordnete Trägerflächen 32 gleicher Größe und eine Vielzahl von Anschlüssen 34, die auf beiden Seiten der jeweiligen Trä­ gerflächen 32 angeordnet sind.
Da der Anschlußrahmen 30 nicht für das übliche IC-Chip-Gehäuse vorgesehen ist, ist kein Sperr-Riegel (dam bar) ausgebildet. Ein Bezugszeichen 36 bezeichnet eine Öffnung, um eine Verfor­ mung der Anschlüsse 34 während eines Trimmprozesses zu verhin­ dern und 38 ist ein Verbindungssteg, um die Trägerflächen 32 zu tragen.
Fig. 6 ist eine perspektivische Ansicht, die einen einzelnen KGD der KGD-Anordnung gemäß der vorliegenden Erfindung zeigt. Die KGD-Anordnung ist nach dem Ausführen sämtlicher AC- und Einbrenn-Tests in dem Zustand, daß die Vielzahl der KGD auf den Anschlußrahmen 30 von Fig. 4 zum Drahtbonden der Elektro­ denanschlußflecken des IC-Chips 31 an die Anschlüsse gebracht wird. Der Einfachheit halber wird die Struktur der KGD-Anord­ nung weiter unten beschrieben und das Herstellungsverfahren wird nachstehend zuerst beschrieben.
Fig. 5A und 5B zeigen ein Herstellungsverfahren für die KGD-Anordnung gemäß der vorliegenden Erfindung.
Wie in Fig. 5A gezeigt, wird der Anschlußrahmen 30, der durch übliche Anschlußrahmengestaltungsverfahren gebildet wird, wie in Fig. 4 vorbereitet. Ein Klebestreifen 39 wird angebracht, um die Anschlüsse 34 auf dem Anschlußrahmen 30 zu befestigen. Hierbei werden Polyimide mit hervorragenden Adhäsionseigen­ schaften als Klebestreifen 39 verwendet.
Wie in Fig. 5B gezeigt, wird der IC-Chip 31 mit einer Vielzahl von Elektrodenanschlußflächen, der von dem Wafer losgetrennt worden ist, auf die einzelnen Trägerflächen 32 des Anschluß­ rahmens 30 aufgebracht. Für die Aufbringung wird ein Bauteil­ befestigungsklebstoff verwendet, der leitfähige Materialien, z. B. Lot, thermische abbindende Harze oder thermoplastische Harze, je nach Verwendungszweck einsetzt.
Wenn das leitfähige Material, z. B. das Lot verwendet wird, wird das Lot mit einer entsprechenden Menge auf die Träger­ fläche 32 aufgebracht und der IC-Chip wird thermisch fest­ gepreßt. Der Grund der Verwendung eines leitfähigen Materials, z. B. des Lotes, dient dazu, den Stromfluß von dem Anschlußrah­ men zu ermöglichen, falls der hintere Abschnitt als Massean­ schluß verwendet wird, oder um zu ermöglichen, daß die Träger­ fläche, die an der unteren Oberfläche des einzelnen KGD anliegt, als Wärmeblech einsetzbar ist.
Außerdem können Epoxidharze und Polyamic-Säuren, die durch Polyimide gehärtet sind, als das wärmeabbindende Harz verwen­ det werden.
Wenn das KGD ohne Befestigung an der Trägerfläche erwünscht ist, können thermoplastische Harze inklusive Polyarylen-, Polyether-, Polysulfon- und Polyarylatharze als Klebstoff verwendet werden. Dabei muß aufgrund der Fließfähigkeit eines Reflows bei einer vorbestimmten Temperatur das KGD leicht von der Trägerfläche getrennt sein.
Nachdem das Anbringen beendet ist, werden die jeweiligen Elek­ trodenanschlußflecken des IC-Chip 31 und die Enden der An­ schlüsse 34, die den jeweiligen Elektrodenanschlußflecken entsprechen, mit Hilfe eines Thermokompressionsverfahrens unter Verwendung von Gold (Au) Draht-gebondet. Als Bonddraht 37 kann jegliches Material, z. B. Aluminium und dgl., das an den Aluminiumelektrodenanschlußflecken eines herkömmlichen IC- Chips 31 mit Hilfe von Ultraschallwellen angebondet werden kann, verwendet werden.
Nach dem Drahtbonden wird ein Trimmverfahren ausgeführt, um den Anschlußrahmen 30 elektrisch von den Draht-gebondeten An­ schlüssen 34 zu trennen. Die Öffnung 36 erleichtert den Trimmvorgang.
Nach dem Trimmvorgang für die Anschlußisolierung werden der AC- und Einbrenn-Test ausgeführt. Der vorstehend beschriebene allgemeine IC-Montagevorgang, wie die Anschlußrahmenvorberei­ tung, das Drahtbonden und das Trimmen, um die elektrisch mit den Elektrodenanschlußflecken des IC-Chips verbundenen An­ schlüsse zu trennen, ist lediglich eine Abfolge von Arbeiten, um den Test und das Einbrennen auszuführen.
Hierbei werden einzelne Chips nicht getrennt, um getestet zu werden, sondern der gesamte Anschlußrahmen 30, an dem eine Vielzahl von Anordnungen der IC-Chips 31 über die Anschlüsse 34 Draht-verbondet ist, werden gleichzeitig getestet.
Eine Testanordnung, die geeignet ist, um den gesamten An­ schlußrahmen 30 gleichzeitig zu testen, kann zum Gebrauch entsprechend gestaltet werden.
Der Elektrodenanschlußflecken jedes IC-Chips wird mit dem An­ schluß 34 durch den Bonddraht 37 verbunden und der Anschluß 34 dient als Testelektrodenanschluß, so daß die Testvorrichtungs­ gestaltung einfacher als der herkömmliche Testsockeladapter ist, bei dem die feinen Lotkügelchen auszubilden sind.
Unter Verwendung der Testvorrichtung können etwa 16 IC-Chips 31 auf dem einzelnen Anschlußrahmen 30 gleichzeitig getestet werden. Durch Fortsetzen des AC- und Einbrenntestes können defekte IC-Chips erkannt und als minderwertige Produkte be­ handelt werden.
In dem letzten Schritt der KGD-Anordnungs-Herstellungsabfolge, der als der wichtigste Schritt in diesem neuen Verfahren be­ trachtet werden kann, um KGDs herzustellen, nach dem Beenden des AC-Tests und des Einbrenntests, werden die Bonddrähte 37, die die jeweiligen Elektrodenanschlußflecken des IC-Chips 31 mit den Anschlüssen 34 verbinden, die den jeweiligen Elektro­ denanschlußflecken zugeordnet sind, durchgeschnitten.
Der Bonddraht 37 zum Bereitstellen des Testelektrodenpins wäh­ rend des AC-Tests und des Einbrenn-Tests wird entfernt, da er nicht direkt für die KGD-Anordnung gemäß der vorliegenden Er­ findung notwendig ist.
Für den Schneideprozeß des Bonddrahtes 37 wird ein in Fig. 7 gezeigter Schneideapparat 40 verwendet. Der Schneideapparat 40 ist als ein Meißel mit einer scharfen Klinge an dessen Kante gestaltet, wobei im wesentlichen Diamant verwendet wird. Es könnten auch andere Materialien für die Klinge verwendet wer­ den, z. B. Wolframcarbid mit Diamantbeschichtung, eine ge­ schärfte Stahlklinge usw . . Der Schneideapparat 40 ist an einem durch einen Präzisionsschrittmotor auf- und abbewegbaren Arm befestigt, der mit einer Toleranz von etwa 1 µm bewegbar ist. Vorwärts- nach Rückwärts- und Rechts- nach Linksbewegungen können ebenfalls durch einen X-Y-Tisch mit hoher Genauigkeit gesteuert werden.
Fig. 7 zeigt einen Zustand zur Verwendung der Schneidevorrich­ tung, die bei der Herstellung der KGD-Anordnung gemäß der vor­ liegenden Erfindung verwendet wird. Ein wichtiges Merkmal hierbei ist, den Draht mit einer Diamantklinge zu schneiden, nachdem sämtliche erforderlichen Tests und Einbrennvorgänge abgeschlossen sind.
Wie in Fig. 7 gezeigt, wird die Schneidevorrichtung 40 bewegt, um dicht an der mittleren Oberfläche des IC-Chips 31 zu sein, der auf dem Anschlußrahmen 30 angeordnet und mit diesem Draht-verbondet ist. Eine Justierung der linken zur rechten Richtung um den oberen Abschnitt der Drahtkugel 37a des Bonddrahtes 37 wird durch den X-Y-Tisch erreicht. Zum Zweck der Präzisionssteuerung der Drahtkugelabmessung sollte der Anschlußrahmen durch einen Vakuumspanner auf dem X-Y-Tisch befestigt sein.
Nach dem Schneiden des Bonddrahtes 37 verbleibt nur die geschnittene Drahtkugel 33 auf dem Elektrodenanschlußfleck des IC-Chips 31. Die geschnittene Drahtkugel 33 kann als Kontakt­ kügelchen (bump) verwendet werden. Dabei können die Gestalt und die Höhe des Kügelchen ohne weiteres durch Justieren der Absenkhöhe der Schneidvorrichtung eingestellt werden.
Das Drahtbonden kann wiederholt auf der oberen Oberfläche der geschnittenen Drahtkugel 33 ausgeführt werden, um zu ermögli­ chen, daß der Bondflecken, sollte dies erforderlich sein, mehrfach mit einem Kügelchen versehen wird. Um die Zuverläs­ sigkeit des Draht-gebondeten Chips sicherzustellen, wird der Draht geschnitten und dann erneut gebondet, um einen Zugtest auszuführen, der mit den gleichen vorteilhaften Daten endet, wie der erste Bondvorgang. Des weiteren hat ein Experiment der Anmelderin die gleichen Daten bei fünfmaligem Wiederholen der Tests ohne Fehler ergeben.
Die nach dem Schneidvorgang des Bonddrahtes erhaltene Struktur ist in Fig. 6 gezeigt, bei der die Bonddrähte, der Klebestrei­ fen und die Anschlüsse entfernt sind, und die IC-Chips 31 ohne einen Defekt, die dem AC-Test und dem Einbrenn-Test unterworfen wurden, sind an dem Anschlußrahmen 30 unter Zwischenlage eines Klebestoffes 35 befestigt.
In der schließlich erhaltenen KGD-Anordnung gemäß der vorlie­ genden Erfindung ist das einzelne KGD, das in Fig. 6 gezeigt ist, an dem Anschlußrahmen 30 als eine Vielzahl von Anordnun­ gen befestigt. Mehrere Lagen dieser Anschlußrahmen 30 können auf einem derzeit verwendeten Anschlußrahmenmagazin angebracht verkauft werden. Darüber hinaus sind die bereits getesteten Chips in einem preiswerten wegwerfbaren Magazin verpackt, das an den Endbenutzer ausgeliefert wird. Nach dem Durchschneiden der Befestigungsstange kann die Vielzahl der an den Käufer ausgelieferten IC-Chips als einzelnes KGD verwendet werden durch Befestigen der Aufnahmefläche an dessen Unterseite. Die Aufnahmefläche kann als Wärmeableitblech verwendet werden, wie vor stehend erwähnt.
Wie sich aus der vorstehenden Beschreibung ergibt, wird der IC-Chip in der vorliegenden Erfindung nicht individuell ge­ handhabt, so daß eine Beschädigung, die während der Handhabung des Chips leicht auftreten könnte, minimiert werden kann.
Die Wirkung der KGD-Anordnung und deren Herstellungsverfahren gemäß der vorliegenden Erfindung sind nachstehend zusammenge­ faßt.
  • (1) Das KGD ohne Beschädigung, das bereits dem AC- und Ein­ brenn-Test unterworfen worden ist, kann in großen Stückzahlen unter Verwendung herkömmlicher IC-Chips hergestellt werden.
  • (2) Die Befestigungsstange kann nach dem Ausliefern der Chips an den Kunden durchgeschnitten werden, um die Handhabung der Chips auf der Chipebene zu erleichtern.
  • (3) Da die Anlagen für die herkömmliche IC-Montage unverändert verwendet werden, ist eine zusätzliche Ausrüstung nicht erfor­ derlich.
  • (4) Die Testvorrichtung kann leicht hergestellt werden.
  • (5) Eine Standardisierung kann erreicht werden.
  • (6) In Übereinstimmung mit den Anforderungen des Endbenutzers können die IC-Chips leicht in Chips zum Drahtbonden, Flip- Chips und Chips mit Lotkügelchen klassifiziert werden.
  • (7) Die Kosten für das KGD können nennenswert gesenkt werden, um den Anwendungsbereich des Mehrfach-Chip-Moduls oder von ASIC-Modulen von dem derzeitigen Anwendungsbereich Supercompu­ ter auf PCs zu erweitern.
Als Ergebnis hiervon wird bei der KGD-Anordnung und dessen Herstellungsverfahren gemäß der vorliegenden Erfindung wenig­ stens ein KGD auf dem Anschlußrahmen als eine Vielzahl von Anordnungen angebracht, um viele KGDs mit einem einzigen Test zu erhalten.
Des weiteren kann die Vielzahl von IC-Chips als individuelle KGDs verwendet werden, die mit ihrer Unterseite an der Befe­ stigungsfläche angebracht sind, indem die Befestigungsstange durchgeschnitten wird, um unterschiedliche Abwandlungen in der Form und in Einzelheiten der vorliegenden Erfindung zu bewir­ ken, ohne den Schutzbereich der Erfindung zu verlassen, wie er durch die Ansprüche definiert ist.

Claims (10)

1. KGD-Anordnung mit:
einem Anschlußrahmen (30), der eine Vielzahl von regel­ mäßig angeordneten Trägerflächen (32) hat, die durch Befesti­ gungsstangen (38) getragen sind;
einer Klebschicht, die auf jeweiligen Anschlußflecken (32) des Anschlußrahmens (30) aufgebracht ist; und
eine Vielzahl von unbeschädigten KGDs, die als einzelne Teile auf jeder Trägerfläche (32) angebracht sind, die mit dem Klebstoff beschichtet ist, und die einem Endtest unterworfen wurden.
2. KGD-Anordnung nach Anspruch 1, bei der die Vielzahl von IC-Chips Lotkügelchen für die jeweiligen Elektrodenanschluß­ flächen aufweist.
3. KGD-Anordnung nach Anspruch 1, bei der der Klebstoff aus einem Material besteht, das aus der Gruppe gewählt ist, die aus einem leitfähigen Material, wie z. B. Lot, wärmeabbindendem Harz und thermoplastischem Harz, je nach Verwendungszweck ausgewählt ist.
4. KGD-Anordnung nach Anspruch 1, bei der die Vielzahl von IC-Chips als einzelne KGDs verwendet werden, die an der Trägerfläche (32) mit ihrer Unterseite befestigt sind, indem die Befestigungsstange (38) durchgeschnitten wird.
5. KGD-Anordnung nach Anspruch 1, bei der die Trägerfläche (32) als wärmeableitendes Element verwendet wird.
6. Verfahren zur Herstellung einer KGD-Anordnung mit den fol­ genden Schritten:
Bereitstellen eines Anschlußrahmens mit einer Vielzahl von Anschlüssen und einer Vielzahl von regelmäßig angeordneten Trägerflächen, die durch Haltestangen getragen sind;
Anbringen eines Klebestreifens zum Befestigen der Träger­ flächen auf den Anschlüssen des Anschlußrahmens;
Anbringen von von einem Wafer abgetrennten IC-Chip mit einer Vielzahl von Elektrodenanschlußflecken auf jeweiligen Trägerflächen des Anschlußrahmens unter Zwischenlage eines Klebstoffs;
Drahtbonden der Elektrodenanschlußflecken des IC-Chips mit den Enden der jeweiligen Anschlüsse, die mit den Elektrodenan­ schlußflecken korrespondieren;
Ausführen eines Trimmvorgangs, um den Anschlußrahmen von den Draht-gebondeten Anschlüssen zu trennen; Ausführen eines AC-Tests und eines Einbrenn-Tests durch Einbringen des erhaltenen Anschlußrahmens in eine Testvorrich­ tung;
Prüfen des IC-Chips nach Beendigung des AC-Tests und des Einbrenn-Tests; und
Abschneiden der oberen Abschnitte der Bonddrahtkugeln unter Verwendung einer Schneidevorrichtung.
7. Verfahren nach Anspruch 6, bei der ein Klebstoff aus einer Polyimidgruppe mit guten Hafteigenschaften als Klebestreifen verwendet wird.
8. Verfahren nach Anspruch 6, bei dem beim Schneiden des Bonddrahtes ein Diamant oder eine diamantartige Klinge verwen­ det wird, wobei die Höhe der Schneidevorrichtung eingestellt wird, um die Größe des Schnittes und der verbleibenden Draht­ kugel zu steuern, um so einen Anschlußstift zu bilden.
9. Verfahren nach Anspruch 6, bei dem der Klebstoff aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus einem leitfähigen Material, z. B. Lot, wärmeabbindendem Harz und thermoplastischem Harz, in Übereinstimmung mit dem Verwendungszweck, ausgewählt ist.
10. Verfahren nach Anspruch 6, bei dem die Vielzahl von IC-Chips als einzelne KGD-Anordnung verwendet wird, wobei die Trägerfläche an deren Unterseite durch Schneiden der Befesti­ gungsstange verbleibt.
DE4411973A 1993-04-07 1994-04-07 KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung Expired - Fee Related DE4411973C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005769A KR960000793B1 (ko) 1993-04-07 1993-04-07 노운 굳 다이 어레이 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4411973A1 true DE4411973A1 (de) 1994-10-20
DE4411973C2 DE4411973C2 (de) 2003-07-03

Family

ID=19353565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4411973A Expired - Fee Related DE4411973C2 (de) 1993-04-07 1994-04-07 KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung

Country Status (6)

Country Link
US (1) US5548884A (de)
JP (1) JP2882747B2 (de)
KR (1) KR960000793B1 (de)
CN (1) CN1041149C (de)
DE (1) DE4411973C2 (de)
FR (1) FR2703827B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707013A1 (en) * 1993-06-25 1994-12-30 Samsung Electronics Co Ltd Apparatus for testing microchips regarded as serviceable
EP0826152A1 (de) * 1995-05-01 1998-03-04 Micron Technology, Inc. Verfahren und gerät zur halbleitersubstratprüfung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701085A (en) * 1995-07-05 1997-12-23 Sun Microsystems, Inc. Apparatus for testing flip chip or wire bond integrated circuits
US5739050A (en) * 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing
US5773311A (en) * 1996-04-26 1998-06-30 Honeywell Inc. Method for providing a test connection and a permanent connection site on an unpackaged semiconductor die
KR0175268B1 (ko) * 1996-05-10 1999-04-01 김광호 수평 하향식 접속 방식의 베어 칩 테스트 장치
US5874319A (en) * 1996-05-21 1999-02-23 Honeywell Inc. Vacuum die bond for known good die assembly
US5898186A (en) * 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
US5904500A (en) * 1996-10-03 1999-05-18 The Dexter Corporation Method for the preparation of lead-on-chip assemblies
US6040706A (en) * 1996-11-07 2000-03-21 Matsushita Electronics Corporation Contactor and semiconductor device inspecting method
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
US5836071A (en) * 1996-12-26 1998-11-17 Texas Instrument Incorporated Method to produce known good die using temporary wire bond, die attach and packaging
US6121358A (en) * 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
US5924003A (en) * 1997-11-14 1999-07-13 Kinetrix, Inc. Method of manufacturing ball grid arrays for improved testability
KR19990065532A (ko) * 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법
US6241907B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method and system for providing a package for decapsulating a chip-scale package
US6221682B1 (en) * 1999-05-28 2001-04-24 Lockheed Martin Corporation Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
JP2002033362A (ja) * 2000-07-17 2002-01-31 Matsushita Electric Ind Co Ltd 半導体検査装置
US6787708B1 (en) 2000-11-21 2004-09-07 Unisys Corporation Printed circuit board debug technique
JP2002162450A (ja) * 2000-11-22 2002-06-07 Mitsubishi Electric Corp 半導体集積回路の試験装置および半導体集積回路の試験方法
US6534392B1 (en) * 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US7656173B1 (en) * 2006-04-27 2010-02-02 Utac Thai Limited Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in
US7479409B2 (en) * 2006-12-13 2009-01-20 Stats Chippac Ltd. Integrated circuit package with elevated edge leadframe
US20080252330A1 (en) * 2007-04-16 2008-10-16 Verigy Corporation Method and apparatus for singulated die testing
US7901955B2 (en) * 2007-06-25 2011-03-08 Spansion Llc Method of constructing a stacked-die semiconductor structure
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8334764B1 (en) 2008-12-17 2012-12-18 Utac Thai Limited Method and apparatus to prevent double semiconductor units in test socket
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
CN113611623A (zh) * 2021-07-29 2021-11-05 矽磐微电子(重庆)有限公司 芯片封装结构的良率测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009610A1 (de) * 1978-09-20 1980-04-16 Siemens Aktiengesellschaft Verfahren zur Herstellung prüfbarer Halbleiter-Miniaturgehäuse in Bandform
EP0163081A1 (de) * 1984-05-02 1985-12-04 GTE Products Corporation Verfahren zum Herstellen eines gekapselten IC-Plättchens
US4918385A (en) * 1987-05-18 1990-04-17 Hewlett-Packard Company Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US5008615A (en) * 1989-11-03 1991-04-16 Motorola, Inc. Means and method for testing integrated circuits attached to a leadframe

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444619A (en) * 1966-05-16 1969-05-20 Robert B Lomerson Method of assembling leads in an apertured support
NL184184C (nl) * 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
US4855672A (en) * 1987-05-18 1989-08-08 Shreeve Robert W Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US5006792A (en) * 1989-03-30 1991-04-09 Texas Instruments Incorporated Flip-chip test socket adaptor and method
JPH0715926B2 (ja) * 1990-09-14 1995-02-22 株式会社東芝 ワイヤボンディング検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009610A1 (de) * 1978-09-20 1980-04-16 Siemens Aktiengesellschaft Verfahren zur Herstellung prüfbarer Halbleiter-Miniaturgehäuse in Bandform
EP0163081A1 (de) * 1984-05-02 1985-12-04 GTE Products Corporation Verfahren zum Herstellen eines gekapselten IC-Plättchens
US4918385A (en) * 1987-05-18 1990-04-17 Hewlett-Packard Company Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US5008615A (en) * 1989-11-03 1991-04-16 Motorola, Inc. Means and method for testing integrated circuits attached to a leadframe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 4-97557 A2. In: Patent Abstracts of Japan, E-1235, 16.7.1992, Vol. 16, No. 326 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707013A1 (en) * 1993-06-25 1994-12-30 Samsung Electronics Co Ltd Apparatus for testing microchips regarded as serviceable
EP0826152A1 (de) * 1995-05-01 1998-03-04 Micron Technology, Inc. Verfahren und gerät zur halbleitersubstratprüfung
EP0826152A4 (de) * 1995-05-01 1998-12-23 Micron Technology Inc Verfahren und gerät zur halbleitersubstratprüfung
EP1691206A2 (de) * 1995-05-01 2006-08-16 Micron Technology, Inc. Verfahren und Vorrichtung zum Prüfen von Halbleiterchips
EP1691206A3 (de) * 1995-05-01 2006-08-30 Micron Technology, Inc. Verfahren und Vorrichtung zum Prüfen von Halbleiterchips

Also Published As

Publication number Publication date
FR2703827A1 (fr) 1994-10-14
CN1041149C (zh) 1998-12-09
FR2703827B1 (fr) 1996-01-19
JP2882747B2 (ja) 1999-04-12
CN1098226A (zh) 1995-02-01
KR960000793B1 (ko) 1996-01-12
US5548884A (en) 1996-08-27
DE4411973C2 (de) 2003-07-03
JPH077057A (ja) 1995-01-10

Similar Documents

Publication Publication Date Title
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69533336T2 (de) Testkarte und ihre anwendung
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE2359152C2 (de)
DE69908639T2 (de) Testkarte für chips mit erhöhten kontaktelementen
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE10297164T5 (de) Flächig befestigbare Optokoppler-Packung
DE10236689A1 (de) Halbleitervorrichtung
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101