DE4329336A1

DE4329336A1 - Einrichtung und Verfahren zur Identifizierung eines Computer-Mikroprozessors

Info

Publication number: DE4329336A1
Application number: DE4329336A
Authority: DE
Inventors: Robert S Dreyer; Donald B Alpert
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1992-08-31
Filing date: 1993-08-31
Publication date: 1994-03-03
Anticipated expiration: 2013-09-01
Also published as: US5794066A; JPH0749855A; US5958037A; JP2006053943A; US5671435A; GB2270176B; GB9317872D0; US5790834A; GB2270176A; JP3905928B2; DE4329336C2; KR940004462A; US5675825A; KR100255549B1; JP4723965B2

Description

Die Erfindung betrifft eine Einrichtung und ein Verfahren zur Identifizierung eines Computer-Mikroprozessors während des Betriebsstarts und während der Operation. Sobald er identifi ziert ist, können zu dem identifizierten Mikroprozessor zugehö rige Merkmale aktiviert werden.

Während der Rechneroperation ist die Identifizierung des Prozessors in einem bestimmten Computersystem nützlich. Bei der Initialisierung und bei Anfangsladeoperationen, ist es wichtig, den Mikroprozessor zu identifizieren, so daß bestimmte Merkmale von der Initialisierungssoftware installiert werden können.

Außerdem kann es nützlich sein, während der Installation oder während des Durchlaufs von Software den Mikroprozessor zu identifizieren. Die Merkmale des Mikroprozessors, die der Soft ware verfügbar sind, hängen stark von der Gattung und dem Mo dell des Mikroprozessors ab. Sobald sie identifiziert sind, können diese Merkmale besser genutzt werden.

Es kann nützlich sein, zusätzlich zur Familie und dem Mo dell des Mikroprozessors die Version oder den Arbeitsablauf (stepping) des Mikroprozessors zu kennen. Eine "Stepping-ID" eines Mikroprozessors identifiziert seine Version. Z.B. kann der Mikroprozessor in mehreren verschiedenen Versionen herge stellt worden sein, wobei jede Version mit einer anderen Step ping-ID identifiziert ist. Während der Zeit, in der ein Mikro prozessor hergestellt wird, werden oft verschiedene Versionen eines Mikroprozessors eingeführt, um Software- oder Konstrukti onsfehler (bugs) oder andere Probleme, die in älteren Versionen aufgetreten sind, zu korrigieren. Oft werden diese Softwarefeh ler erst entdeckt, nachdem ein Mikroprozessor in Produktion ge gangen ist, wenn es zu spät für eine Korrektur ist. Software fehler können die Antwort des Mikroprozessors auf bestimmte Be fehle oder bestimmte Befehlsfolgen beeinflussen. Es ist nütz lich, die Stepping-ID eines Mikroprozessors zu kennen, damit Befehle und Merkmale, die von dem Softwarefehler betroffen sind, nicht aktiviert werden. Außerdem sind die Softwarefehler bekannt, sobald ein Mikroprozessor durch die Stepping-ID iden tifiziert wurde, und Kompensationssoftware kann installiert werden. Softwarefixierungen, die einen vorhandenen Softwarefeh ler kompensieren, werden oft "Umgehungen" genannt. Wenn es z. B. bekannt ist, daß ein von einem "POPA" gefolgter "PUSHA" eine Ausnahme erzeugt, besteht eine Lösung darin, einen "NOP" (keine Operation) zwischen die beiden Befehle einzufügen.

Um den Mikroprozessor während der Initialisierung eines Computers zu identifizieren, haben ältere Mikroprozessoren einen Konstanten-ROM mit einem ID-Code, der beim Betriebsstart in ein Register des Computer-Mikroprozessors gelesen wird. Nach dem Lesen des ID-Codes wird der Inhalt des Registers von der Initialisierungssoftware überschrieben. Der Inhalt des Konstan ten-ROM ist für alle anderen Zwecke nicht verfügbar, z. T. wegen Kompatibilitätserfordernissen. Ein Problem bei dieser Herange hensweise besteht darin, daß der ID-Code nur während der Ini tialisierung und nicht zu jeder anderen Zeit verfügbar ist.

Bekannte Identifikationsverfahren eines Mikroprozessors ba sieren auf einer Fall-zu-Fall, "ad hoc"-Lösung. Wenn beispiels weise ein erstes Modell ein bestimmtes Bit immer auf Null setzt und das zweite Modell das bestimmte Bit auf Eins setzt, dann kann dieses Bit zur Feststellung, ob der Mikroprozessor zum er sten oder zum zweiten Modell gehört, geprüft werden. Um die Stepping-ID zu bestimmen, war oft eine kompliziertere Herange hensweise erforderlich. Z.B. könnte eine Programmschrittfolge ausgeführt werden, die das Vorhandensein des Softwarefehlers erkennt und dabei den Mikroprozessor als einen mit einem be stimmten Arbeitsablauf (Stepping) identifiziert. Eine Vielzahl an oft inkonsistenten Verfahren zur Softwarefehlerbestimmung wurde von den verschiedenen Softwarefirmen entwickelt. Diese Verfahren, die für ältere Mikroprozessorgenerationen entwickelt wurden, können falsche Ergebnisse liefern, wenn sie für jüngere Generationen verwendet werden.

Die Einführung neuer Familien und Modelle hat über die Jahre dazu geführt, daß die einen installierten Mikroprozessor identifizierende Software komplizierter und zeitaufwendiger wurde. Die INTEL x86-Mikroprozessorfamilie umfaßt die 8086-, die 80286-, die Intel386^TM ("i386^TM")-, und die Intel486^TM (i₄₈₆ ^TM) Mikroprozessorprozessoren. Innerhalb dieser Familien kann es zwei oder mehrere Modelle, wie beispielsweise den "SX^TM" oder den "DX^TM" geben. Jedes Modell kann drei, vier oder mehr Versionen haben, von denen jede eine andere Stepping-ID hat.

Um die Familie, das Modell und die Stepping-ID in den alten INTEL x86-Mikroprozessoren zu identifizieren, wird eine Be fehlsfolge nacheinander ausgeführt. Beispielsweise kann der Code zunächst feststellen, ob der Mikroprozessor ein 8086-Mi kroprozessor, ein 80286-Mikroprozessor oder ein höherer Mikro prozessor ist. Nach dem Ausschließungsprinzip würde er zunächst feststellen, daß es kein 8086-Mikroprozessor war und deshalb der Mikroprozessor zum Modell 80286 oder zu einem höheren gehö ren muß. Die Operationsfolge dauert an und verbraucht oft eine hohe Schrittanzahl und viel Zeit, bevor das genaue Modell und das Stepping des Mikroprozessors bekannt sind. Dieser kompli zierte Prozeß beansprucht viel Zeit eines Programmierers und erfordert eine sorgfältige Implementierung. Außerdem sind die Operationsfolgen im Hinblick auf die Identifizierung des Pro zessors nicht ganz zuverlässig. Besonders bei zukünftigen Mi kroprozessorgenerationen werden die Verfahren vielleicht nicht wie erwartet funktionieren. Beispielsweise werden Folgen, die sich in älteren Generationen auf zeitliche Abläufe von Befehlen verlassen, die bei zukünftig entwickelten Generationen erwarte ten Ergebnisse nicht liefern.

Bei den jüngsten Mikroprozessoren war das "ad hoc"-Verfah ren zur Unterscheidung zwischen Mikroprozessoren mangels wahr nehmbarer, zuverlässiger Unterschiede nicht erfolgreich. Bezo gen auf die INTEL-Mikroprozessoren wird es schwierig oder sogar unmöglich sein, die "ad hoc"-Verfahren zur Feststellung der Un terschiede zwischen einem i486^TM-Mikroprozessor und zukünfti gen, z.Z. im Entwicklungsstadium befindlichen, Mikroprozessor familien zu verwenden.

Ein weiteres Problem bei der Identifizierung eines Mikro prozessors und bei der Entwicklung eines Mechanismus′ zur Iden tifizierung eines Mikroprozessors stellt das Kompatibilitätser fordernis dar. Computersoftwareverkäufer bevorzugen oft, nur eine Version ihrer Software zu verkaufen. Diese eine Version muß auf allen Mikroprozessorarten in einer bestimmten Mikropro zessorfamilie oder Gruppe von Familien laufen. Insbesondere ist es von großem Vorteil, wenn die für eine der obigen INTEL-Mi kroprozessorfamilien entwickelte Software auf allen Mikropro zessoren in der Gruppe, einschließlich noch nicht entwickelter Mikroprozessoren, laufen kann. In anderen Worten, später ent wickelte Software muß auf früher entwickelten Mikroprozessoren laufen und früher entwickelte Software muß auf später ent wickelten Mikroprozessoren laufen. Wenn die Software versucht, einen für diesen Mikroprozessor nicht definierten Befehl zu verarbeiten, wird im allgemeinen eine "unzulässige Opcode"-Aus nahme auftreten. Wenn diese Art der Ausnahme auftritt, weiß der Mikroprozessor im allgemeinen nicht, was zu tun ist, außer die gesamte weitere Verarbeitung anzuhalten.

Es wäre vorteilhaft, zur Identifizierung eines Mikroprozes sors und seiner Stepping-ID einen zuverlässigen Befehl oder eine Befehlsfolge zu haben, der oder die nicht auf "ad hoc"- Verfahren basiert. Solch ein Befehl oder eine Befehlsfolge kann zur eindeutigen Bestimmung der auf dem Mikroprozessor verfügba ren Merkmale verwendet werden. Außerdem wäre es vorteilhaft, wenn diese Befehlsfolge bei versuchsweiser Anwendung auf älte ren Mikroprozessorengenerationen ohne Implementierung dieses Befehls, folgenschwere Fehler (z. B. einen unzulässigen Opcode) vermeiden würde, die sonst ein Programm zu einem vorzeitigen Abbruch bringen würden.

Aufgabe der Erfindung ist es, eine Identifikationseinrich tung und ein Identifizierungsverfahren anzugeben, die die Iden tifizierung eines Mikroprozessors während des Betriebs ermögli chen. Die Identifikationseinrichtung kann auf Abruf Informatio nen, wie beispielsweise die Familie, das Modell und die Step ping-ID des Mikroprozessors zur Verfügung stellen. Die Merkmale direkt anzeigende Informationen können auch inbegriffen sein. Systemprogrammierer, Anwendungsprogrammierer, Benutzer u. a. können aus der Bereitstellung der Identifikationsinformationen profitieren. Durch die spezielle Identifizierung des Mikropro zessors liefert das Verfahren einen einfachen, zuverlässigen Weg zur Bestimmung der verfügbaren strukturellen Merkmale. Des halb können dem speziellen Mikroprozessor zugeordnete Merkmale aktiviert und Programme oder Codefolgen zur Umgehung der Soft warefehler installiert werden. Das Verfahren ist während des Betriebs des Mikroprozessors jederzeit verfügbar, beispiels weise während der Initialisierung der Systemsoftware, einer Programminstallation oder während ein Programm abläuft. Für Mi kroprozessoren, in denen es implementiert ist, wird, im Gegen satz zu bisher bekannten Verfahren, ein standardisiertes Ver fahren zur Identifikation des Mikroprozessors zur Verfügung ge stellt.

Das Identifikationssystem ist besonders nützlich, wenn es in Mikroprozessorfamilien implementiert ist, deren Entwicklung mit der Einführung neuer Modelle und Familien ständig fortschrei tet. Das Identifikationsverfahren kann softwaremäßig program miert werden und ist mit älteren Familien genauso kompatibel wie mit jüngeren Familien, die die Identifikationsschaltung im plementieren. In anderen Worten, die Identifikationssoftware kann angewendet werden, ohne bei älteren Prozessoren, die das Identifikationssystem und -verfahren nicht implementieren, eine Ausnahme auszulösen. Außerdem können neuere Versionen von eini gen der älteren Modelle nachträglich mit der Identifikations schaltung ausgestattet werden, um die Identifikationsinforma tionen zur Verfügung zu stellen. Das Identifikationssystem ist bei Mehrmodus-Mikroprozessoren nützlich und kann aus jedem Mo dus der Mikroprozessoroperation heraus benutzt werden. Das Sy stem ist erweiterungsfähig, und bei zukünftigen Modellen kann die Menge der ID-Informationen erhöht werden.

Die Identifikationseinrichtung enthält ein Register zum Speichern und Lesen von Daten, Mikroprozessor-ID-Daten spei chernde Nur-Lese-Speichermittel mit Datenfeldern zur Identifi zierung des Mikroprozessors, einen Decodierer zum Empfang eines ID-Befehls, eine Steuerschaltung zur Ausführung des von dem De codierer empfangenen ID-Befehls und Mittel zum Lesen der Mikro prozessor-ID-Daten aus den Nur-Lese-Speichermitteln und zum Speichern derselben im ersten Register. Die Identifikationsein richtung kann auch ein Lese/Schreib-Speicherelement, mit einem das Vorhandensein der Steuerschaltung anzeigendem ID-Flag und einem Testmittel zum Testen des ID-Flags aufweisen.

Das Nur-Lese-Speichermittel kann ein in dem Mikroprozessor angeordnetes Prozessor-ID-Register zum Halten der Mikroprozes sor-ID-Daten aufweisen. Alternativ können die Mikroprozessorda ten in einem Konstanten-ROM gespeichert werden, der die Daten hält, die von im Mikrobefehlscode-ROM gespeicherten Mikrobe fehlscode-Befehlen verwendet werden. Die Mikroprozessor-ID-In formation wird vorzugsweise in dem Prozessor ID-Register ge speichert. Das ist ein spezielles Register, das in nachfolgen den Modellen einfacher verändert werden kann als der Konstan ten-ROM. Die Nur-Lese-Speichermittel enthalten reservierte Bits mit zugeordneten Plätzen, die aber nicht zur Aufnahme von Daten implementiert sind. Die reservierten Bits sind zur Vermeidung von Kompatibilitätsproblemen vorgesehen, denen man begegnen würde, wenn die Größe des Prozessor-ID-Registers in zukünftigen Mikroprozessoren ausgedehnt würde. Die Datenfelder in den Nur- Lese-Speichermitteln können ein die Mikroprozessorfamilie an zeigendes Familienfeld, ein das Mikroprozessormodell anzeigen des Modellfeld und ein die Mikroprozessor-Errata oder die Step ping-ID anzeigendes Revisionsfeld umfassen.

In einer spezielleren Ausführungsform weist die Mikropro zessoridentifikationseinrichtung einen oder mehrere Universal register zum Speichern und Lesen von Daten auf, ein Mikropro zessor-ID-Speicherelement mit den Mikroprozessor identifizie renden Datenfeldern, einen Decodierer zum Befehlsempfang, ein Steuermittel zur Ausführung der vom Decodierer empfangenen Be fehle, einschließlich eines CPUID-Befehls, ein Lese/Schreib- Speicherelement einschließlich eines den CPUID-Befehl anzeigen den ID-Flags, ein Testprogramm mit einer Befehlsfolge, die das ID-Flag testet und ein Programm zur Lieferung des CPUID-Be fehls.

Ein computerimplementiertes Verfahren zur Identifizierung eines Mikroprozessors umfaßt die Unterscheidung zwischen einem Mikroprozessor aus einer ersten Gruppe und einem Mikroprozessor aus einer zweiten Gruppe. Mikroprozessoren in der ersten Gruppe implementieren einen Mikroprozessor-ID-Befehl nicht, aber die jenigen in der zweiten Gruppe haben einen Mikroprozessor-ID-Be fehl. Das Verfahren umfaßt die Ausführung einer Flag-Test-Be fehlsfolge, die ein ID-Flag prüft, um festzustellen, ob der Mi kroprozessor zur ersten oder zur zweiten Gruppe gehört. Das vermeidet die Erzeugung einer "unzulässigen Opcode"-Ausnahme, die beim Versuch, den ID-Befehl auf einem älteren Mikroprozes sor auszuführen, der den CPUID-Befehl nicht implementiert. Wenn die Ausführung der Flag-Test-Befehlsfolge anzeigt, daß der CPUID-Befehl nicht implementiert wurde, ist der Mikroprozessor als Mitglied der ersten Gruppe identifiziert, und es werden Programmschritte zur Vermeidung der CPUID-Befehlsausführung durchgeführt. Wenn jedoch die Ausführung der Flag-Test-Befehls folge anzeigt, daß der ID-Befehl implementiert wurde, dann ist der Mikroprozessor als Mitglied der zweiten Gruppe identifi ziert, und das Programm erlaubt die Ausführung des CPUID-Be fehls, der den Inhalt des Mikroprozessor-ID-Speicherelements einem Universalregister zur Verfügung stellt. Um Platz für zu künftige Erweiterungen der Prozessor-ID-Daten zu lassen, werden zusätzliche Universalregister gelöscht, um eine mögliche Be stimmung für zusätzliche ID-Daten vorzusehen.

Ein spezielleres computerimplementiertes Verfahren zur Identifizierung eines Mikroprozessors unterscheidet vor der ID- Flag Prüfung zunächst zwischen einem Basissatz von Familien und einem fortgeschrittenen Satz von Familien. Der Basissatz hat keine Bitstelle für das ID-Flag im Flag-Register. Deshalb kön nen alle Versuche zum Test des ID-Flags eine "unzulässige Op code"-Ausnahme erzeugen. Wenn der Mikroprozessor als ein Mit glied des Basisfamiliensatzes identifiziert ist, dann wird die Test-Flag-Befehlsfolge genauso wie die Ausführung des CPUID-Be fehls vermieden. Danach können andere Tests durchgeführt wer den, die zur genaueren Identifizierung des Basismikroprozessors geeignet sind. Der fortgeschrittene Familiensatz hat eine Bit stelle für das ID-Flag. Wenn der Mikroprozessor als ein Mit glied dieses Satzes identifiziert ist, kann die Test-Flag-Be fehlsfolge ausgeführt werden, um zu unterscheiden, ob der Mi kroprozessor ein Mitglied der ersten oder der zweiten Gruppe ist, und der CPUID-Befehl wird entsprechend ausgeführt.

Die in der Beschreibung behandelten Merkmale und Vorteile sind nicht vollständig und insbesondere werden viele zusätzli che Merkmale und Vorteile dem Fachmann anhand der Zeichnungen, der Beschreibung und der Ansprüche deutlich werden.

Im folgenden wird die Erfindung anhand von in der Zeichnung dargestellten Ausführungsbeispielen erläutert. In der Zeichnung zeigt:

Fig. 1 ein Blockschaltbild der Architektur eines Mikropro zessors einschließlich eines Mikroprozessor-ID-Regi sters zur Speicherung von Identifikationsinformatio nen;

Fig. 2 ein Ablaufdiagramm der Verfahrensschritte zur Be stimmung des Mikroprozessor-ID;

Fig. 3 ein Ablaufdiagramm, das in mehreren unterschiedli chen Zusammenhängen die Identifikation des Mikropro zessors und die Aktivierung der Merkmale zeigt;

Fig. 4 ein Ablaufdiagramm von Verfahrensschritten, die in einem Mikroprozessor nach Eingang von Identifikati onsinformationen auftreten können.

Es wird auf Fig. 1 Bezug genommen, in der ein Blockschalt bild eines Mikroprozessors 10 und damit verbundene Software 12, gezeigt sind. Der Mikroprozessor 10 enthält eine Vielzahl von Registern einschließlich eines Lese/Schreib-Speicherelements 14 (Flag-Register). Das Flag-Register 14 enthält ein AC-Flag 16 und ein ID-Flag 18. Das AC-Flag 16 und das ID-Flag 18 sind vor zugsweise Einzelbits in dem Flag-Register 14. Während der Ini tialisierung wird das Flag-Register 14 typischerweise mit einem für die Software und die Hardware speziellen Wert geladen. Der Mikroprozessor 10 enthält auch ein erstes Universalregister 20 und ein zweites Universalregister 22. Die Register 20, 22 kön nen in Mikroprozessoren gewöhnlich verwendete Standard- Lese/Schreib-Register enthalten. Im allgemeinen sind das Flag- Register 14 und die Universalregister 20, 22 für einen Program mierer in Assembler-Sprache "sichtbar". Mit anderen Worten, ein Programmierer kann in diese Register von jedem anderen Register oder Speicher schreiben, oder er kann aus diesem Register in jedes andere Register oder Speicher lesen. Diese Register kön nen manipuliert werden, so daß ausgewählte Bits gelesen oder geschrieben werden können. Die Daten in solchen Registern kön nen als "maskierbar" bezeichnet werden. Der Mikroprozessor 10 kann außerdem eine Vielzahl von zusätzlichen Registern 24 ent halten, die für Betriebszwecke des Prozessors verwendet werden können.

Der Mikroprozessor 10 enthält auch ein Prozessor-ID-Spei cherelement, beispielsweise ein Prozessor-ID-Register 13, in welchem die Prozessor-ID-Information 31 codiert ist. Dieses ID-Speicherelement ist für einen Programmierer nicht sichtbar; d. h., das ID-Speicherelement kann nicht direkt manipuliert wer den. Beispielsweise kann das ID-Speicherelement nicht direkt in ein anderes ausgewähltes Register, außer in die Universalregi ster 20, 22 eingelesen werden. Während der Herstellung eines erfindungsgemäßen Mikroprozessors wird das Prozessor-ID-Regi ster 30 auf dem Mikroprozessor 10 als Nur-Lese-Register ausge bildet. In anderen Ausführungsformen kann die Prozessor-ID-In formation 31 in einem Konstanten-ROM 33 (d. h. Nur-Lese-Speicher für vom Mikrobefehlscode verwendete Daten) gespeichert werden. Vorzugsweise ist sie in dem separaten Register 30 vorgesehen, das aus Herstellungsgründen bei späteren Modellen einfacher verändert werden kann als der Konstanten-ROM 33, der eine dichte Struktur hat und schwierig zu verändern ist. In noch ei nem anderen Ausführungsbeispiel kann das Prozessor-ID-Register 30 in mehreren Registern implementiert sein, so daß sich ID-In formationen in verschiedenen Registern mit der gleichen Aufgabe befinden.

Die in einem ID-Register 30 implementierte Prozessor-ID-In formation 31 enthält ein Familienfeld 32, das die identifizier te Mikroprozessorfamilie anzeigt. Unterschiedliche Familien un terscheiden sich gewöhnlich durch grundsätzliche Architekturun terschiede, die zusätzliche Merkmale für Anwendungsprogrammie rer und Systemprogrammierer bieten. Das Prozessor-ID-Register 30 kann auch ein Modellfeld 34 enthalten, das das Mikroprozes sormodell innerhalb der Familie anzeigende Daten enthält. Bei spielsweise kennzeichnen in den INTEL-Mikroprozessoren die Buchstaben "SX^TM", und "DX^TM" verschiedene Modelle in der glei chen Mikroprozessorfamilie. Während unterschiedliche Familien unterschiedliche Merkmale aufweisen, die sowohl Anwendungspro grammierern als auch Systemprogrammierern auffallen, betreffen die Unterschiede zwischen den Modellen eines Mikroprozessors nur einen Systemprogrammierer.

Das Prozessor-ID-Register 30 enthält auch ein Revisionsfeld 36, das die Mikroprozessor-Stepping-ID anzeigende Daten ent hält. Wenn ein Mikroprozessor hergestellt wird, wird er mit ei ner bestimmten Stepping-ID identifiziert, die die Version des Mikroprozessors angibt. Unterschiedliche Versionen sind auf grund von Errata oder "Softwarefehlern" erforderlich, die oft unerwartet auftreten und die Mikroprozessoroperation nachteilig beeinflussen. Solche Errata können das ungünstige Ergebnis ei nes Entwicklungsprozesses sein, der oft nicht alle Möglichkei ten vorwegnehmen kann, oder es kann einfach ein Herstellungs fehler sein, der die Mikroprozessoroperationen beeinträchtigt. Diese Softwarefehler (bugs) können in späteren Modellen besei tigt sein; jedoch können frühere Modelle noch in Benutzung sein. Deshalb wird eine Stepping-ID implementiert, um zwischen den unterschiedlichen Versionen des Mikroprozessors zu unter scheiden. Im allgemeinen ist der Fehler nur für Systemprogram mierer erkennbar; jedoch wird in manchen Fällen eine komplexe Befehlsfolge, die von einem Anwendungsprogrammierer eingegeben wird, auch ein Problem schaffen. Sobald ein Softwarefehler identifiziert worden ist, werden Softwarefixierungen zur "Umgehung" des Entwurffehlers entwickelt. Diese Programme wer den oft als "Umgehung" oder "Umgehungsprogramme" bezeichnet. Solche Programme sind üblich und nützlich, aber erfordern kom plexe Befehlsfolgen, insbesondere für die hergestellten frühe sten Versionen eines Mikroprozessors.

Das Prozessor-ID-Register 30 kann in anderen Ausführungen zusätzliche Felder umfassen, wie beispielsweise ein die Serien nummer eines bestimmten Mikroprozessors angebendes Feld oder andere zur Identifikation nützliche Informationen, wie bei spielsweise ein Merkmalfeld 37, das das Vorhandensein besonde rer Merkmale spezifiziert. Zur Anpassung zusätzlicher Felder, die in Zukunft implementiert werden können, sind reservierte Bits 38 in dem Prozessor-ID-Register 30 enthalten. Den reser vierten Bits 38 ist keine Bedeutung oder kein Kennzeichen zuge wiesen, solange sie nicht implementiert sind. Wenn Bits als re serviert oder undefiniert markiert sind, ist es für die Kompa tibilität mit zukünftigen Prozessoren wichtig, daß die Software diese Bits als Bits mit einer zukünftigen, bis dahin unbekann ten Wirkung behandelt. Die Software sollte nicht von den reser vierten Bits abhängen.

Mikroprozessor 10 enthält außerdem eine Steuereinheit 40. Die Steuereinheit 40 enthält eine konventionelle Decodierschal tung 41 zum Empfang und zur Entschlüsselung von Informationen. Sie enthält außerdem eine Steuerlogik 42 zur Ausführung von vom Decodierer 41 angelegten Befehlen. Die Steuerlogik verwendet einen Mikrobefehlscode 43, um Befehle nach Bedarf auszuführen. In dem bevorzugten Ausführungsbeispiel umfaßt der Mikrobefehls code 43 auch den CPUID-Befehl-Mikrobefehlscode zur Ausführung eines CPUID-Befehls, wie unten ausführlicher beschrieben wird. In anderen Ausführungen kann die Schaltung zur Ausführung des CPUID-Befehls ganz in der Steuerlogik 42 angeordnet sein.

Die in der Steuereinheit 40 ausgeführte Software, allgemein durch die Programme 12 dargestellt, enthält ein Hauptprogramm 50 mit einer beliebigen Zahl von Programmen. Beispielsweise kann das Hauptprogramm 50 ein Programm zur Initialisierung des Betriebssystems, BIOS-Initialisierungssoftware oder Anwendungs programme enthalten. Das Hauptprogramm 50 gibt Befehle an die Steuereinheit 40 oder kann alternativ andere Programme auswäh len, um Befehle an die Steuereinheit 40 zu geben. Diese Pro gramme enthalten eine Prüf-Flag-Befehlsfolge 52 zum Prüfen des ID-Flags 18 und einen CPUID-Befehl 54, der beispielsweise ein Einfachbefehl sein kann. Die Programme 12 enthalten auch ein leitende Testbefehle 56 zum Testen, ob der Mikroprozessor ein Basismikroprozessor oder ein fortgeschrittener Mikroprozessor ist. Nicht gezeigte zusätzliche Programme können ebenfalls ver fügbar sein.

Auf das Mikroprozessor-ID-Speicherelement wird mit einem Mikroprozessor-CPUID-Befehl 54 zugegriffen. Der CPUID-Befehl 54 ist in einer entsprechenden Schaltung in der Steuereinheit 40 implementiert, die den Opcode des CPUID-Befehls 54 in dem Deco dierer erkennt und in der Steuerlogik 42 die geeigneten Schritte ausführt, um die Identifikationsinformation 31 in dem ID-Speicherelement an ein für einen Programmierer sichtbares Universalregister 20, 22 anzulegen. Die Identifikationsinforma tion 31 ist sodann dem Programmierer verfügbar und kann vom Programmierer für jeden gewünschten Zweck manipuliert werden. Beispielsweise kann er Daten von jedem Feld lesen, um die zu dem identifizierten Mikroprozessor gehörenden Merkmale zu er mitteln.

In einer Ausführungsform, in der die ID-Information in dem Prozessor-ID-Register 30 gespeichert ist und der Mikrobefehls code 43 den CPUID-Befehl-Mikrobefehlscode 44 enthält, ist eine Mikrobefehlscodefolge enthalten, um den Inhalt des Prozessor- ID-Registers 30 zu lesen und ihn in einem Universalregister, wie z. B. das erste Universalregister 20 oder das zweite Univer salregister 22, zu speichern. Abhängig von der Informations menge in dem Prozessor-ID-Register 30 kann der Inhalt in mehr als einem Universalregister gespeichert werden. Der Mikrobe fehlscode 44 dient zur Spezifizierung der Register für den CPUID-Befehl 54.

Um zu lesen oder der Steuereinheit 40 Richtungen zu geben, kann eine Anwendungsprogrammierer-Schnittstelle 58 mit dem Mi kroprozessor 10 gekoppelt werden. Die Schnittstelle 58 kann beispielsweise zum Auslesen von in einem der Register 20, 22, 24 gespeicherten Informationen an ein Bildschirmgerät verwendet werden. Ferner kann die Benutzer- oder Programmierer-Schnitt stelle 58 eine Tastatur zum manuellen Zugriff auf den Inhalt der Register 20, 22 und 24 umfassen.

Im folgenden wird auf Fig. 2 Bezug genommen, die ein compu terimplementiertes Verfahren des bevorzugten Ausführungsbei spiels zeigt. Um die Umgebung des Verfahrens zu beschreiben, setzt ein Block 60 das Ziel, nämlich die Identifizierung eines in einem Computer installierten Mikroprozessors. Der Mikropro zessor kann ein Mitglied eines Basisfamiliensatzes oder eines fortschrittlichen Familiensatzes sein. Alle Familien sind un tereinander kompatibel, jedoch sind in den fortschrittlichen Familien oft mehr Merkmale und mehr Befehle verfügbar als in dem Basisfamiliensatz. Der einfache Familiensatz hat in dem Flag-Register 14 keine Bitstelle für das ID-Flag 18, und des halb wird jeder Versuch, das ID-Flag 18 zu testen, eine "unzulässiger Opcode"-Ausnahme erzeugen. Der fortschrittliche Familiensatz hat eine Bitstelle für das ID-Flag 18. In dem fortschrittlichen Familiensatz gibt es zwei Gruppen: Eine erste Gruppe, die keinen Prozessor-ID-Befehl hat, und eine zweite Gruppe, die einen Prozessor-ID-Befehl implementiert. Der CPUID-Befehl 54 ist nur in der zweiten Gruppe der fortschrittlichen Familien verfügbar: Er ist weder in den einfachen Familien noch in der ersten Gruppe der fortschrittlichen Familien verfügbar. Wenn der Ablauf des CPUID-Befehls 54 in den Basisfamilien oder in der ersten Gruppe der fortschrittlichen Familien versucht wird, dann würde ein Versuch zur Ausführung eines CPUID-Befehls 54 ungünstigerweise eine "unzulässiger Opcode"-Ausnahme erzeu gen und wahrscheinlich die Steuerung an ein Ausnahmehandha bungsprogramm übertragen, das aller Wahrscheinlichkeit nach das Programm beenden würde. Um die mögliche Erzeugung einer "unzulässiger Opcode"-Ausnahme zu vermeiden, sind die folgenden Schritte vorgesehen.

Im Ausführungsblock 62 wird die Testbefehlsfolge 56 ausge führt zur Bestimmung, ob der Prozessor zum Basisfamiliensatz oder zum fortschrittlichen Familiensatz gehört. Wie im Ent scheidungsblock 64 gezeigt ist, geht die Operation im Block 66 weiter, wenn der Prozessor zum Basisfamiliensatz gehört. In diesem Block werden nach Bedarf andere konventionelle Tests durchgeführt, um den Basisprozessor weiter zu identifizieren. Wenn vor Beginn der Operation in Block 60 festgestellt wurde, daß der Prozessor bereits ein Mitglied des fortschrittlichen Familiensatzes ist, kann die Operation natürlich direkt zu Block 68 springen, der prüft, ob der Prozessor den CPUID-Befehl 54 implementiert hat.

Wenn der Prozessor zu einem fortschrittlichen Familiensatz gehört, wird von Block 64 die andere Richtung eingeschlagen und ein weiterer Test, wie in Block 68 gezeigt, durchgeführt. Die ser bestimmt, ob ein Prozessor einen Prozessor-ID-Befehl hat, indem die Test-ID-Flag-Befehlsfolge 52 ausgeführt wird. Wenn - wie im Entscheidungsblock 70 gezeigt wird - festgestellt wurde, daß das ID-Flag 18 nicht gesetzt ist, dann wird - wie in Block 72 gezeigt - festgestellt, daß der Prozessor 10 zum fort schrittlichen Familiensatz gehört, jedoch der CPUID-Befehl 54 nicht verfügbar ist, da er nicht implementiert wurde. Deshalb muß der folgende CPUID-Befehl 54 nicht ausgeführt werden. Wenn jedoch im Entscheidungsblock 70 festgestellt wird, daß das ID-Flag 18 gesetzt wurde, dann ist der CPUID-Befehl 54 in dem Pro zessor 10 implementiert. Deshalb wird der CPUID-Befehl 54 - wie in Block 74 gezeigt - zum Auslesen der Prozessor-ID-Information 31 in ein Universalregister , wie z. B. die Register 20, 22 oder 24, ausgeführt. Auf diese Weise wurden die Familien-, Modell- und Stepping-ID′s des installierten Mikroprozessors identifi ziert. Das Merkmalfeld 37 kann auch in ein anderes Register 20, 22, 24 ausgelesen werden, um die in dem Mikroprozessor verfüg baren Merkmale weiter zu identifizieren. Für zukünftige Erwei terungen kann der Inhalt des zweiten Universalregisters 22 ge löscht werden, um zusätzliche Identifikationsdaten unterzubrin gen, die in den reservierten Bits 38 (Fig. 1) oder an jedem an deren Platz der in zukünftigen Modellen implementiert werden kann, gespeichert werden.

In dem bevorzugten Ausführungsbeispiel wird der Inhalt der zwei zusätzlichen Register, die in den anderen Registern 24 (Fig. 1) enthalten sein können, gelöscht, um eine Möglichkeit für zukünftige Implementierungen vorzusehen. Im folgenden wer den, wie in Block 76 gezeigt, zu dem Mikroprozessor gehörige Merkmale aktiviert. Nicht funktionierende Merkmale werden entaktiviert, und zugehörige Umgehungen werden aktiviert. Die ses wird ausführlicher unter Bezugnahme auf Fig. 3 und 4 erläu tert. Die Operation geht dann weiter.

Es wird wieder auf Fig. 2 Bezug genommen. Die folgende Be schreibung beschreibt anhand der Intel-Familien einen bei spiel haften Basisfamiliensatz, und die erste und zweite Gruppe des fortschrittlichen Familiensatzes.

In einem Basisfamiliensatz, wie die Intel-Mikroprozessoren mit den Nummern 80286 und darunter, existiert das ID-Bit 18 physikalisch nicht, da das EFLAG-Register, in dem es sich be findet, kleiner als 16-Bit ist. Deshalb würde ein Versuch zur Ausführung der ID-Teste-Bit-Befehlsfolge 52 in diesen Basisfa milien wahrscheinlich einen unzulässigen Opcode erzeugen. Je doch wurden in den fortschrittlichen Familien, wie beispiels weise die i386-Mikroprozessorfamilie und die i486-Mikroprozes sorfamilien, die EFLAG-Register auf 32-Bit vergrößert. Ein Teil dieser Bits wurde für die Verwendung in späteren Modellen oder Familien reserviert, und deshalb können die Bits nicht gesetzt werden. Die reservierten Bits können zwar gelesen oder ge schrieben werden ohne eine Ausnahme zu erzeugen, aber sie wer den immer den gleichen Wert ausgeben. Ein Versuch, ein reser viertes Bit zu setzen, hat einfach keine Wirkung. Weil die re servierten Bits physikalisch vorliegen, wird ein Versuch zur Ausführung eines ID-Teste-Bit-Befehlsfolge in diesen fort schrittlichen Familien keine Ausnahme erzeugen.

In dem bevorzugten Ausführungsbeispiel der Intel-Architek tur ist das ID-Bit 18 in dem EFLAG-Register in einem Bit imple mentiert, das ursprünglich in der i386-Mikroprozessorfamilie und in der i486-Mikroprozessorfamilie reserviert war. Aus die sem Grund wird die ID-Test-Bit-Befehlsfolge 52 bei Ausführung in diesen Familien keine Ausnahme erzeugen. Außerdem wird die Ausführung der ID-Test-Bit-Befehlsfolge 52 anzeigen, ob der CPUID-Befehl 54 verfügbar ist oder nicht. Mikroprozessorfami lien, wie die i386-Familie und die i486-Familie, in denen das ID-Bit nicht implementiert ist, sind ein Beispiel für die "erste Gruppe der fortschrittlichen Familien". Die Mikroprozes soren, in denen das ID-Bit 18 implementiert ist, und die den CPUID-Befehl 54 implementieren, sind ein Beispiel für die "zweite Gruppe der fortschrittlichen Familien". Spätere Versio nen der i386- und i486-Prozessoren, die nachfolgend hergestellt wurden, können das ID-Bit 18 in Verbindung mit dem CPUID-Befehl und einem Prozessor-ID-Register beinhalten. Diese später herge stellten Mikroprozessoren wären Mitglieder der zweiten Gruppe.

Nun wird auf Fig. 3 Bezug genommen, die einen Ablauf zur Darstellung der unterschiedlichen Verwendungen des hierin be schriebenen Prozessoridentifikationsverfahrens zeigt. Links in der Fig. 3 in einem Block 80, beim Betriebsstart von Operatio nen, ist die Identifikation des Mikroprozessors 10 oft hilfreich. Beispielsweise können Betriebsstartoperationen einen BIOS-Code verwenden, der nach dem Einschalten der Stromversor gung eines Mikroprozessors 10 abläuft. Danach wird, wie in Block 82 gezeigt, der Mikroprozessor 10 identifiziert. Dann, in Block 84, werden die Merkmale des Mikroprozessors festgestellt. Später werden, wie in Block 86 gezeigt, für diesen Mikroprozes sor geeignete Merkmale aktiviert, Umgehungsprogramme implemen tiert und nicht funktionierende Merkmale nach Bedarf entakti viert. Ein beispielhaftes Mikroprozessormerkmal, dessen Akti vierung prozessorabhängig ist, und ein Umgehungsprogramm werden weiter unten in der Beschreibung zu Fig. 4 erläutert.

Zusätzlich zu der Identifizierung eines Mikroprozessors 10 nach dem Betriebsstart, kann es auch nützlich sein, den Mikro prozessor zu identifizieren, wenn Bauelementtreiber für externe Hardware initialisiert werden. Beispielsweise kann ein Drucker treiber wissen oder identifizieren wollen, welcher Mikroprozes sor ihn betreibt. In diesem Fall, würde die Operationsfolge 82, 84, 86 zur Identifikation des Mikroprozessors 10 ablaufen und die zugehörigen Merkmale aktivieren. Die Bauelementtreiber initialisierung ist in einem Block 90 dargestellt. Ferner kann es beim Betriebssystem-Betriebsstart, wie in Block 92 gezeigt, nützlich sein, den Mikroprozessor zu identifizieren und die Merkmale, wie in den Blöcken 82, 84 und 86 dargestellt, zu ak tivieren. In ähnlicher Weise kann, wie in Block 94 gezeigt, es bei dem Betriebsstart von Anwendungsprogrammen nützlich sein, den Mikroprozessor 10 zu identifizieren und die Merkmale, wie in den Blöcken 82, 84 und 86 gezeigt, zu aktivieren.

Die Beispiele, einschließlich der Blöcke 80, 90, 92 und 94, bei denen die Identifikation des Mikroprozessors 10 nützlich ist, sollen nur die Anwendungsmöglichkeiten des beschriebenen Identifikationsverfahrens veranschaulichen. Das Verfahren kann zu jeder beliebigen Zeit während der Operation des Mikroprozes sors verwendet werden. Beispielsweise kann die Identifikation des Prozessors während der Programmoperation nützlich sein, um zu ermitteln, ob ein bestimmter Befehl oder eine bestimmte Be fehlsfolge verwendet werden kann oder nicht, oder ob andere Be fehle ausgeführt werden sollen. In diesem Fall können die Schritte 82, 84 und 86 zur Identifikation des Mikroprozessors 10 und zur Aktivierung der zugehörigen Merkmale durchgeführt werden.

Es wird nun auf Fig. 4 Bezug genommen, in der ein Ablauf zur Aktivierung von Merkmalen in dem bevorzugten Ausführungs beispiel dargestellt ist, das einen Hochleistungsmikroprozessor enthält. In Block 100 wird vorausgesetzt, daß der CPUID-Befehl 54 ausgeführt wurde und die ID-Information 31 in einem oder mehreren Universalregistern verfügbar ist. In Block 100 wird die Ausführung eines Programms zur Aktivierung der Merkmale ge startet. In Schritt 102, werden das Familienfeld 32 und das Mo dellfeld 34 eingelesen, um eine Anzeige über die architektoni schen Möglichkeiten des Mikroprozessors zu liefern. Im nächsten Schritt 104 werden die zu der angezeigten Familie und dem Mo dell gehörigen Befehle aktiviert. In einem Schritt 106, wird das Stepping-ID-Feld (das Revisionsfeld 36) eingelesen, um In formationen bezüglich der auf der identifizierten Mikroprozes serversion aufgetretenen Errata zu geben. In einem nächsten Schritt 108 werden zur Kompensation der identifizierten Errata Merkmale aktiviert, entaktiviert oder verändert. Dieser Schritt 108 kann die Installation von geeigneten Umgehungsprogrammen umfassen. Auf diese Weise können die Möglichkeiten des Hochlei stungsmikroprozessors optimal genutzt werden.

In den Schritten 102 und 104 wird der Mikroprozessor iden tifiziert, und seine zugehörigen Befehle werden aktiviert. Bei spielsweise implementiert ein verbesserter Intel-Mikroprozessor einen Befehl mit der Syntax "RDMSR", zum Lesen aus einem mo dellspezifischen Register. Im Betrieb nimmt der RDMSR-Befehl den Wert eines modellspezifischen Registers, das in einem er sten Universalregister spezifiziert ist (das "ecx"-Register) und legt die Bits hoher Ordnung in einem zweiten Universalregi ster (das "edx"-Register) und die Bits niedriger Ordnung in ei nem dritten Universalregister (das "eax"-Register) ab. Ein "WRMSR"-Befehl führt unter Verwendung des gleichen Registers ein Schreiben vom modellspezifischen Register aus. Beispiele modellspezifischer Register sind Testregister wie beispiels weise Cache-Testregister. In einem früheren Intel-Mikroprozes sor, dem i486-Mikroprozessor, wurden diese Testregister über einen separaten, zugeordneten "TR"-Befehl zugegriffen. Wenn ein Programmierer auf diese Testregister zugreifen muß, muß er des halb zunächst den Mikroprozessor identifizieren, und dann weiß er, ob der RDMSR-Befehl ihm die benötigte Information geben wird. Ist der Mikroprozessor als verbesserter Mikroprozessor identifiziert, dann werden die RDMSR- und die WRMSR-Befehle ge wählt. Wenn der Mikroprozessor jedoch als ein i486-Mikroprozes sor identifiziert wird, dann werden die entsprechenden TR-Be fehle gewählt.

In den Schritten 106 und 108 wird die Stepping-ID zur Ver fügung gestellt und ein Programm zur Fehlerumgehung im Mikro prozessor ausgelöst. Ein Beispiel eines Umgehungsprogramms folgt im Zusammenhang mit einem Problem, das bei dem i386DX-Mi kroprozessor auftrat. In einem bestimmten Mikroprozessor kann es viele solcher Fehler geben.

Unter bestimmten Bedingungen, wenn der POPA- oder POPAD-Be fehl verwendet wird, arbeitet der i386DX-Mikroprozessor nicht richtig. Der i386DX-Mikroprozessor korrumpiert nachteiliger weise das EAX-Register, wenn entweder dem POPA- oder dem POPAD- Befehl unmittelbar ein Befehl folgt, der ein Basisadressenregi ster UND ein zusätzliches Register außer dem EAX oder AX als Indexregister zur Bildung seiner effektiven Adresse benutzt.

Der folgende Abtastcode ist ein Beispiel für das Problem:
MOV EDX,4
POPAD
MOV EBX, dword ptr [EDX + EBX_*4].

Der i386DX-Mikroprozessor blockiert den Ablauf, wenn auf einen POPA(16-Bit-Version)-Befehl unmittelbar ein Befehl folgt, der das EAX(32-Bit-Register) als ein Basis- oder Index-Register zur Bildung seiner effektiven Adresse verwendet. Der folgende Abtastcode ist ein Beispiel für das Problem:
MOV EAX,4
POPA
MOV EBX, dword ptr [EAX].

Das EAX-Register wird abhängig von den obigen Bedingungen einen undefinierten Wert enthalten, oder der Prozessor wird die Ausführung abbrechen. Ein geeigneter Betrieb des Prozessors kann nach der Ausführung dieser Folge bis zu einer Hardware- Rücksetzung nicht garantiert werden. Diese Befehlsfolge kann in den 86 realen, geschützten und virtuellen Betriebsweisen des i386DX-Mikroprozessor auftreten.

Deshalb ist es wichtig, die obige Befehlsfolge nie auszu führen. Eine nachweislich in allen Fällen erfolgreiche Umge hungs-Codefolge besteht darin, einen NOP-Befehl nach jedem POPA(D)-Befehl einzufügen. Beispiele sind unten gezeigt:

BEISPIEL 1

MOV EDX, 4
POPAD
NOP
MOV EBX, dword ptr [EDX + EBX_*

4].

BEISPIEL 2

MOV EAX, 4
POPA
NOP
MOV EBX, dword ptr [EAX].

Es wird ein Identifikationsverfahren und eine Einrichtung zur Verfügung gestellt, die keine "unzulässiger Opcode"-Aus nahme erzeugen. Das Verfahren ist sowohl mit Basismikroprozes soren als auch mit fortschrittlichen Mikroprozessoren kompati bel. Wenn festgestellt wurde, daß ein Mikroprozessor fort schrittlich ist, bestimmt das Verfahren, ob es sich um Mitglie der der ersten Gruppe, die den ID-Befehl nicht implementieren oder um Mitglieder der zweiten Gruppe handelt, die den ID-Be fehl implementieren. Die Einrichtung kann in allen fortschritt lichen Mikroprozessoren implementiert werden, um einem Program mierer oder jedem, den die Information interessiert, eine leichte Identifikation zu ermöglichen. Selbst wenn der Mikro prozessor ursprünglich als ein Mitglied der ersten Gruppe der fortschrittlichen Familie hergestellt wurde und deshalb den Mi kroprozessor-ID-Befehl nicht implementiert hat, können spätere Produktionen dieses Mikroprozessors die Identifikationseinrich tung integrieren. Wenn der Mikroprozessor identifiziert wurde, kann ein Programm die Mikroprozessormerkmale besser nutzen. Insbesondere können zusätzliche Merkmale entsprechend den größeren Möglichkeiten des Mikroprozessors aktiviert werden. Auf diese Weise können die Möglichkeiten des Mikroprozessors optimal und schnell genutzt werden.

Anhang 1 zeigt ein beispielhaftes Programm zur Unterschei dung zwischen einem i386-Mikroprozessor, einem i486-Mikropro zessor und einem verbesserten Mikroprozessor, von denen alle gemäß den vorangegangenen Definitionen "fortschrittlich" sind. Die i386- und i486-Mikroprozessoren fallen in die erste Gruppe, weil sie ein 32-Bit-EFLAG-Register haben, aber keinen CPUID-Be fehl 54 implementieren, und der verbesserte Mikroprozessor fällt in die zweite Gruppe, weil er den CPUID-Befehl 54 imple mentiert. Wenn der Prozessor als verbesserter Mikroprozessor identifiziert wird, dann wird die Identifikationsinformation zur Identifikation der Variablen, einschließlich der Stepping- ID des Modells und der Familie übertragen.

Anhang 2 zeigt ein beispielhaftes Programm zur Unterschei dung zwischen einem Basisprozessor und einem fortschrittlichen Prozessor. Programmäßig ausgedrückt, umfaßt ein Basisprozessor die 80286- und die 8086-Mikroprozessorfamilien und ein fort schrittlicher Prozessor die i386-Mikroprozessorfamilie. Wenn das Programm feststellt, daß der Prozessor ein 80286 oder ein 8086-Mikroprozessor ist, dann ist der Prozessor ein Basispro zessor. Wenn das Programm aber feststellt, daß der Prozessor ein i386-Mikroprozessor ist, dann ist der Prozessor "fortschrittlich" und kann tatsächlich ein i486-Mikroprozessor oder Mitglied einer zukünftigen Familie sein. Anhang 2 ist ein Beispiel eines "ad hoc"-Programms, das zur Bestimmung der Pro zessorart verwendet wurde.

Anhang 1

CPU-Befehl verwendendes Programmbeispiel

Anhang 2

Programmbeispiel zur Unterscheidung zwischen Basisprozessor und fortschrittlichem Prozessor

Unterschiede zwischen fortschrittlichem Prozeß (i386 und darüber) und 80 286 und 8086

Claims

1. Mikroprozessor (10) in integrierter Schaltungstechnik mit einer Identifikationseinrichtung zur Identifizierung des Mikroprozessors in Abhängigkeit von einem angelegten ID-Befehl, gekennzeichnet durch
ein erstes Register (20) zum Speichern und Lesen von Daten;
ein Mikroprozessor-ID-Daten (31) speicherndes Nur-Lese- Speichermittel (30) mit Datenfeldern (32, 34, 36), die den Mi kroprozessor identifizieren;
einen Decodierer (41) zum Empfang eines ID-Befehls; und
eine den vom Decodierer empfangenen ID-Befehl ausführende Steuerschaltung (42), die Mittel zum Lesen der Mikroprozessor- ID-Daten aus dem Nur-Lese-Speichermittel und zum Speichern der selben in dem ersten Register enthält.

2. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die Nur-Lese-Speichermittel ein in dem Mikroprozessor aus gebildetes ID-Register (30) enthalten.

3. Mikroprozessor nach Anspruch 1 oder 2, dadurch gekenn zeichnet, daß ein Steuer-ROM und ein Mikrobefehlscode-Speicher vorgesehen sind, wobei die Mikroprozessor-ID-Daten in dem Steuer-ROM gespeichert sind.

4. Mikroprozessor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er außerdem aufweist:
ein Lese/Schreib-Speicherelement (14) mit einem das Vorhan densein der Steuerschaltung zur Ausführung eines ID-Befehls an zeigenden ID-Flag (18); und
ein Testmittel zum Prüfen des ID-Flags.

5. Mikroprozessor nach Anspruch 4, dadurch gekennzeichnet, daß das Lese/Schreib-Speicherelement (14) ein Steuerregister aufweist, und daß das ID-Flag (18) eines der Bits des Steuerre gisters enthält.

6. Mikroprozessor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Datenfelder in dem Nur-Lese-Speicher mittel (30) enthalten:
ein Familienfeld (32) zur Speicherung von die Familie des Mikroprozessors anzeigenden Daten;
ein Modellfeld (34) zur Speicherung von das Modell des Mi kroprozessors anzeigenden Daten; und
ein Revisionsfeld (36) zur Speicherung von die Stepping-ID des Mikroprozessors anzeigenden Daten.

7. Mikroprozessor nach einem der Ansprüche 1 bis 6, dadurch ge kennzeichnet, daß das Nur-Lese-Speichermittel nicht-implemen tierte, reservierte Bits (36) enthält, die eine bestimmte Posi tion in dem Nur-Lese-Speichermittel haben.

8. Mikroprozessor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß außerdem ein zweites Universalregister (22) vorgesehen ist, und daß das CPUID-Ausführungsmittel (44) Mittel zum Löschen des zweiten Universalregisters enthält.

9. Computermikroprozessor mit einer Identifikationseinrich tung zur Identifizierung des Computer-Mikroprozessors (10) in Abhängigkeit von einem CPUID-Befehl, gekennzeichnet durch
ein Universalregister (20) zum Speichern und Lesen von Da ten;
ein Mikroprozessor-ID-Speicherelement (30) zum Speichern von Mikroprozessor-ID-Daten (31) mit Datenfeldern (32, 34, 36), die den Mikroprozessor identifizieren;
einen Decodierer (41) zum Empfang von Befehlen;
ein vom Decodierer (41) empfangene Befehle ausführendes Steuermittel (42) mit CPUID-Ausführungsmitteln (44) zur Ausfüh rung eines CPUID-Befehls, der die Mikroprozessor-ID-Daten aus dem ID-Speicherelement ausliest und an ein Universalregister liefert;
ein Lese/Schreib-Speicherelement (14), das ein das Vorhan densein der CPUID-Ausführungsmittel anzeigendes ID-Flag auf weist;
Testprogrammittel (52) zum Anlegen einer Befehlsfolge an den Decodierer (41) und an die Steuermittel, wobei das Testpro gramm das ID-Flag auf das Vorhandensein eines Mikroprozessor- ID-Speicherelements testet; und
Programmittel (54) zum Anlegen eines CPUID-Befehls an den Decodierer und die Steuermittel.

10. Mikroprozessor nach Anspruch 9, dadurch gekennzeichnet, daß das Mikroprozessor-ID-Speicherelement (30) ein in dem Mi kroprozessor ausgebildetes Prozessor-ID-Register enthält.

11. Mikroprozessor nach Anspruch 9 oder 10, dadurch gekenn zeichnet, daß das Mikroprozessor-ID-Speicherelement reservierte Bits (38) enthält, so daß die reservierten Bits in dem Mikro prozessor-ID-Speicherelement eine Position haben, ihnen aber keine Bedeutung zugewiesen ist.

12. Mikroprozessor nach einem der Ansprüche 9 bis 11, da durch gekennzeichnet, daß er einer Steuer-ROM und einen Mikro befehlscode-Speicher aufweist und die Mikroprozessor-ID-Daten in dem Steuer-ROM gespeichert sind.

13. Mikroprozessor nach einem der Ansprüche 9 bis 12, da durch gekennzeichnet, daß die Datenfelder enthalten:
ein Familienfeld (32) zur Speicherung von die Familie des Computermikroprozessors anzeigenden Daten;
ein Modellfeld (34) zur Speicherung von das Modell des Com putermikroprozessors anzeigenden Daten; und
ein Revisionsfeld (36) zur Speicherung von die Version des Computermikroprozessors anzeigenden Daten.

14. Mikroprozessor nach einem der Ansprüche 9 bis 13, da durch gekennzeichnet, daß er außerdem ein zweites Universalre gister (22) enthält und daß die CPUID-Ausführungsmittel ein Mittel zum Löschen des zweiten Universalregisters aufweisen.

15. Computerimplementiertes Verfahren zur Identifizierung eines Mikroprozessors als Mitglied eines Mikroprozessorfamili ensatzes aus einer ersten und einer zweiten Gruppe, wobei die erste Gruppe einen Mikroprozessor-ID-Befehl nicht implementiert und die zweite Gruppe den Mikroprozessor-ID-Befehl implemen tiert, dadurch gekennzeichnet, daß
(a) eine Flag-Test-Befehlsfolge ausgeführt wird, die zur Bestimmung, ob ein Mikroprozessor der ersten oder der zweiten Gruppe angehört, ein ID-Flag testet;
(b) ein Mikroprozessor-ID-Befehl nicht ausgeführt wird, wenn die Ausführung der Flag-Test-Befehlsfolge im Schritt (a) anzeigt, daß der Mikroprozessor zur ersten Gruppe gehört; und
(c) ein Mikroprozessor-ID-Befehl nach der Flag-Test-Be fehlsfolge ausgeführt wird, um den Inhalt eines Mikroprozessor- ID-Daten enthaltenden Mikroprozessor-ID-Speicherelements in ein Universalregister zu laden, wenn die Ausführung der Flag-Test- Befehlsfolge im Schritt (a) anzeigt, daß der Mikroprozessor zu der zweiten Gruppe gehört.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß außerdem die Mikroprozessor-ID-Daten verwendet werden, um ein zu dem identifizierten Mikroprozessor gehöriges Merkmal zu ak tivieren.

17. Verfahren nach Anspruch 15 oder 16, dadurch gekenn zeichnet, daß die Mikroprozessor-ID-Daten die Errata des Mikro prozessors anzeigende Stepping-ID-Identifikationsinformationen enthalten und daß die Stepping-ID-Informationen zur Implemen tierung eines Umgehungsprogramms für die Errata verwendet wer den.

18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß im Schritt (c) ein zweites Universalregi ster gelöscht wird.

19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß im Schritt (b) ein Befehl ausgeführt wird, der Datenfelder einschließlich eines Familienfeldes, eines Mo dellfeldes und eines Revisionsfeldes des Mikroprozessor-ID- Speicherelements in das Universalregister liest.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
(d) das Familienfeld und das Modellfeld in dem Universalre gister geprüft werden; und
(e) zu der Familie und dem Modell des identifizierten Mi kroprozessors gehörige Merkmale des Mikroprozessors aktiviert werden.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß das Revisionsfeld geprüft wird und ein für die identifizierte Mikroprozessorversion geeignetes Umgehungsprogramm aktiviert wird.

22. Computerimplementiertes Verfahren zur Identifizierung eines Mikroprozessors als Mitglied eines Satzes kompatibler Mi kroprozessorfamilien, die einen fortschrittlichen Satz von Fa milien mit einer ID-Flag-Stelle in einem Flag-Register und einen Basissatz von Familien ohne ID-Flag-Stelle im Flag-Regi ster enthalten, wobei der fortschrittliche Familiensatz eine erste Gruppe, die einen Mikroprozessor-ID-Befehl nicht imple mentiert und eine zweite Gruppe aufweist, die den Mikroprozes sor-ID-Befehl implementiert, dadurch gekennzeichnet, daß
(a) bestimmt wird, ob der Mikroprozessor ein Mitglied des Basissatzes von Familien oder ein Mitglied des fortschrittli chen Satzes von Familien ist;
(b) wenn der Mikroprozessor ein Mitglied des fortschrittli chen Satzes von Familien ist, dann
(b)(i) eine Flag-Test-Befehlsfolge ausgeführt wird, die einen ID-Bit testet, um zu bestimmen, ob der Mikroprozessor zu der ersten Gruppe oder zu der zweiten Gruppe des fort schrittlichen Satzes von Familien gehört,
(b)(ii) wenn die Ausführung der Flag-Test-Befehls folge in Schritt (b)(i) anzeigt, daß der Mikroprozessor zur er sten Gruppe gehört, dann die Ausführung eines Mikroprozessor- ID-Befehls nach dem Test-Bit-Befehl verhindert wird, und
(b)(iii) wenn die Ausführung der Flag-Test-Befehls folge in Schritt (b)(ii) anzeigt, daß der Mikroprozessor zur zweiten Gruppe gehört, dann ein Mikroprozessor-ID-Befehl nach dem Test-Bit-Befehl ausgeführt wird, um den Inhalt des Mikro prozessor-ID-Speicherelements einem Programmierer zur Verfügung zu stellen; und
(c) wenn der Mikroprozessor ein Mitglied des Basissatzes von Familien ist, dann die Ausführung eines Befehls, der sonst den ID-Bit testen würde, vermieden wird, und die Ausführung des Mikroprozessor-ID-Befehls vermieden wird.

23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß außerdem (d) ein zu dem durch das Mikroprozessor-ID-Speicher element identifizierten Mikroprozessor gehöriges Merkmal des Mikroprozessors und ein zu dem identifizierten Mikroprozessor gehöriges Umgehungsprogramm aktiviert werden.

24. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß im Schritt (b) ein Befehl ausgeführt wird, der Datenfelder, ein schließlich eines Familienfeldes, eines Modellfeldes und eines Revisionsfeldes, des Mikroprozessor-ID-Speicherelements in das Register liest.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß das Familienfeld und das Modellfeld, aber nicht das Revisions feld gelesen werden und ein zu der Familie und dem Modell des identifizierten Mikroprozessors gehöriges Merkmal des Mikropro zessors aktiviert wird.

26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß das Revisionsfeld, aber weder das Familienfeld noch das Modell feld gelesen werden, und ein zu dem identifizierten Mikroprozes sor gehöriges Umgehungsprogramm aktiviert wird.