DE4313594C2 - Mikroprozessor - Google Patents

Description

Die Erfindung bezieht sich auf einen Mikroprozessor nach dem Oberbegriff des Patentanspruchs 1 sowie auf ein Verfah­ ren zum Betreiben eines Mikroprozessors nach dem Oberbegriff des Patentanspruchs 10.

Ein Mikroprozessor ist das Herz der meisten gegenwärtig gebräuchlichen Computer und bildet einen zentralen Ort für viele Funktionen, welche durch Ausführen einer Serie von Be­ fehlen realisiert werden. Mikroprozessoren weisen charakte­ ristischerweise eine Steuereinheit zum Überwachen und Leiten der Funktionseinheiten auf, welche gemeinsam Befehle ausführen. Insbesondere überwacht und steuert die Steuer­ einheit den Befehlsfluß durch die Stufen der Verarbeitung. Die auszuführenden Befehle sind im allgemeinen in einem Com­ puterspeicher, wie beispielsweise einem Nur-Lese-Speicher (ROM) oder einem RAM gespeichert. Der Steuerung durch die Steuereinheit unterworfen holt eine Heranhol-Einheit jeden Befehl aus dem Speicher heran. Die Befehle werden dann ggf. decodiert und an eine Ausführungseinheit angelegt. Die Aus­ führungseinheit kann eine Anzahl von Mehrzweckregistern, eine arithmetische Einheit (ALU), Steuerregister und Steu­ erlogik enthalten. Die in den Registern gespeicherten Daten, welche insgesamt den "Prozessorzustand" repräsentieren, werden oftmals während des Betriebs der Ausführungseinheit modifiziert. Bei vielen unterschiedlichen Stufen der Entwicklung eines Computerprodukts kann es höchst nützlich sein, den Prozessorzustand während des Betriebs überprüfen und modifizieren zu können oder die Operation der ALU und der Steuerlogik mit Testdaten zu testen. Jedoch ist ein di­ rekter Zugriff auf die Ausführungseinheit im allgemeinen in­ folge der damit verbundenen Verringerung der Leistungsfähig­ keit und der sich ergebenden Kosten nicht praktikabel, ins­ besondere bei einem massenhaft produzierten Mikroprozessor.

Zusätzlich zur Untersuchung und Modifizierung des Pro­ zessorzustands kann es nützlich sein, den Systemspeicher und den Eingabe/Ausgabe(I/O)-Raum zu überprüfen und zu ändern. Während der Entwicklung eines Computers wäre diese Fähigkeit vorteilhaft, um Interaktionen zwischen den vielen inte­ grierten Schaltungen, Peripheriekomponenten und dem Mikro­ prozessor zu analysieren. Bei der Entwicklung von Software auf Systemebene und von Anwendungsprogrammen, die auf dem System abgearbeitet werden sollen, kann die Fähigkeit, Kenntnisse über den Prozessorzustand zu erhalten, die Bemü­ hungen bei der Beseitigung von Fehlern beträchtlich er­ leichtern.

Beim Entwurf eines einen Mikroprozessor verwendenden Computers oder bei der Beseitigung der vielen unvermeidbar während der Entwicklung eines Computerprodukts auftretenden Probleme kann ein In-Circuit-Emulator (ICE) verwendet wer­ den. Ein In-Circuit-Emulator ist ein speziell konstruiertes Werkzeug, das die Funktionen des von ihm zu unterstützenden Mikroprozessors nachbildet und zusätzliche eingebaute Merk­ male aufweist, die die Bemühungen zur Fehlerbeseitigung be­ trächtlich erleichtern. Im Betrieb wird ein In-Circuit-Emu­ lator physisch anstelle des Mikroprozessors in dessen Steck­ platz auf der Leiterplatte eingesetzt. In-Circuit-Emulatoren implementieren einen alternativen Speicherraum, der verwendet wird, um den Prozessorzustand und andere für die spätere Analyse relevante Daten zu speichern. In-Circuit- Emulatoren haben Nachteile, insbesondere höhere Kosten pro Einheit im Vergleich zu den massenhaft produzierten Mikro­ prozessoren; sie sind nicht in der Lage, ein Problem inner­ halb des Mikroprozessors selbst zu erkennen, und verursachen größere Arbeitskosten beim physischen Einsetzen des In- Circuit-Emulators in den Steckplatz sowie einen größeren Aufwand für den zugeordnete alternativen Speicherraum, für Verbindungen und andere Ausrüstungen.

Um integrierte Schaltungen auf einer Leiterplatte zu testen, wird ein Schaltungstester verwendet, der als ein "Nagelbrett" bezeichnet werden kann. Der Tester wird an die Leiterplatte angeklemmt, und jeder Draht der Baueinheit ist mit einem zugehörigen Stift an dem Tester verbunden. Nachdem der Tester mit jedem der Drähte verbunden ist, wird ein Testmuster angelegt, um die Schaltung zu testen, und die In­ formationen werden in einem alternativen Adreßraum gespei­ chert. Mit zunehmend kleineren Geometrien und höheren Dich­ ten wird es unpraktikabel, einen Stift für jeden Draht der Schaltung vorzusehen. Darüber hinaus wechseln bei höheren Betriebsgeschwindigkeiten die Signale schneller, als der Tester sie erfassen kann, ohne den Betrieb des Systems zu stören. Um dem Problem des Testens integrierter Schaltung zu begegnen, wurde ein IEEE-"Randabtast"-Standard ("boundary scan"-Standard) entwickelt. Bei einer Randabtastungsschal­ tung (boundary scan circuit) schlängelt sich eine einfache serielle Verbindung durch die gesamte Leiterplatte, um die Schaltung zu testen. Der Zugriff wird durch einen Test- Zugriffs-Port (TAP) ermöglicht, der Teil jedes dem Standard entsprechenden Chips ist.

Probleme können während der Entwicklung eines Programms durch einen Anwendungsprogrammierer oder beim Integrieren des Programms in die Plattform oder später während der Aus­ führung eines Programms durch einen Anwender auftreten. Bei­ spielsweise kann es vorkommen, daß der Mikroprozessor ein­ fach anhält, oder daß er sinnlose Daten ausgibt oder Daten im Speicher zerstört. Die Lokalisierung der Ursache eines solchen Problems kann extrem schwierig sein. Um den Anwen­ dungsprogrammierer bei seinen Entwicklungsanstrengungen zu unterstützen, wurden Fehlerbeseitigungswerkzeuge entwickelt. Die Fehlerbeseitigungswerkzeuge können in die Hardware eines Computers eingebaut sein, oder sie können eine Software- Hardware-Kombination enthalten.

Manchmal bezieht sich der Fehler auf die Software, und es kann ein Software-Debugger ausreichend sein, um die Ursa­ che des Fehlers zu isolieren. Software-Debugger sind Maschi­ nencodeprogramme, die auf der Systemebene ausgeführt werden. Bei einer bekannten Fehlerbeseitigungsmethode werden Unterbrechungspunkte an bestimmten Stellen im Befehlscode des Programms gesetzt. Die Unterbrechungspunkte halten die Programmabarbeitung an der nächsten geeigneten Stelle an und versetzen die Programmabarbeitung in einen Fehlerbeseiti­ gungsmodus. Da der normale Ablauf der Programmabarbeitung von einem Unterbrechungspunkt unterbrochen wird, ist dieser oftmals wie ein Interrupt implementiert.

Software-Debugger können in einigen Fällen für eine Feh­ lerbeseitigung ausreichend sein; wenn jedoch das System nicht betriebsfähig ist, können die Debugger-Programme nicht abgearbeitet werden. Darüber hinaus ist ein Software- Debugger nicht für Hardware-Probleme, Firmware-Probleme und Zeitgabe-Probleme brauchbar. Ein Software-Debugger arbeitet nicht in Echtzeit (d. h. er verlangsamt die Abarbeitung des Programms durch Einfügen zusätzlicher Schritte). Folglich ist ein Software-Debugger nicht für von der Zeitgabe abhän­ gige Probleme brauchbar, bei welchen die zeitliche Synchro­ nisation wichtig ist. Wenn ein solches Problem auftritt, er­ fordert eine vollständige Analyse im allgemeinen zusätzliche Hardware, wie beispielsweise einen In-Circuit-Emulator oder einen anderen Hardware-Debugger.

Wenn ein Mikroprozessor eines installierten Computer­ systems eine Störungssuche oder Fehlerbeseitigung erforder­ lich macht, kann ein Serviceruf erforderlich sein. Das Er­ gebnis eines Servicerufs ist oftmals ein unzufriedener Kunde, ein zeitweilig abgeschalteter Computer, unnötiger Aufwand und ein Verlust an Reputation. Von Vorteil wäre ein Mikroprozessor, der von einer entfernten Stelle aus diagno­ stiziert werden kann.

Aus der US-Patentschrift 4,399,505 ist ein Computer­ system bekannt, bei dem eine CPU entweder eigene Befehle oder Befehle einer externen Einheit empfängt und ausführt. Dieser Prozessor ist jedoch nicht geeignet, zu Diagnose­ zwecken von außen genauer untersucht zu werden. Ein Artikel der US-Zeitschrift "Computer-Design", April 1985, S. 157-162, beschreibt ein Computersystem, bei dem der Prozessor­ zustand untersucht werden kann. Dazu müssen vier zusätzliche Pins, zusätzliche Register zum Zwischenspeichern aller Regi­ sterwerte des Prozessors und ein zusätzlicher Multiplexer vorgesehen werden.

Aufgabe der Erfindung ist es, einen Mikroprozessor mit Hilfe von Testbefehlen und Testdaten untersuchen zu können, ohne den Zustand des im normalen Betrieb verwendeten Be­ fehlspfades zu ändern.

Diese Aufgabe wird erfindungsgemäß durch einen Mikropro­ zessor mit den Merkmalen des Patentanspruchs 1 bzw. ein Verfahren mit den Merkmalen des Patentanspruchs 10 gelöst.

Die Erfindung schafft einen externen Befehlsmodus zum direkten Zugreifen auf den Prozessorzustand und die Ausfüh­ rungseinheit in Abhängigkeit von extern erzeugten Kommandos und Befehlen. Ein Vorteil des externen Befehlsmodus ist die verbesserte Testbarkeit des Mikroprozessors. Auch schafft der externe Befehlsmodus eine Möglichkeit, den Betrieb des Mikroprozessors zu überwachen. Ein Systementwickler oder Wartungsingenieur kann den Prozessorzustand überprüfen und modifizieren, ohne dabei die Inhalte der Register zu beein­ flussen, einschließlich der Register, die nur für ein Pro­ gramm auf einem Supervisorniveau oder ein privilegiertes Programm sichtbar wären. Im bevorzugten Ausführungsbeispiel kann auf sämtliche Register und Zähler zugegriffen werden. Außerdem kann der Benutzer die Inhalte des Speichers und des I/O-Raumes überprüfen und modifizieren. Es sind Befehle vor­ gesehen, um auf die Gleitkommaeinheit und beliebige andere parallele Verarbeitungseinheiten zuzugreifen. Auch kann je­ der von der Ausführungseinheit ausführbare Befehl über den externen Befehlsmodus ausgeführt werden.

Der externe Befehlsmodus ermöglicht einen direkten Zu­ griff auf die Ausführungseinheit und vermeidet ein implizi­ tes Aktualisieren, das den Zustand des Prozessors beein­ flussen und folglich ein Sichern des Prozessorzustands er­ fordern würde. Weil der Prozessorzustand nicht geändert wird, ist die Notwendigkeit zum Sichern des Prozessorzu­ stands in einen alternativen Speicher beseitigt. Ein anderer Vorteil ist die Verwendung von herkömmlichen, bereits für einen anderen Zweck auf dem Chip vorhandenen Schaltungen mit geringen Modifikationen und die Verwendung eines Standard- Kommunikationsprotokolls, das mit Serienkomponenten implementiert werden kann. Im bevorzugten Ausführungsbei­ spiel werden die externen Kommandos und Befehle über einen Standard-Test-Zugriffs-Port (TAP - Test Access Port) zuge­ führt, der entsprechend dem Randabtast-Standard IEEE 1149.1 entwickelt wurde und der das Joint-Test-Access-Group(JTAG)- Protokoll für die Kommunikationen verwendet. Das Verwenden dieses Ports bedeutet, daß keine zusätzlichen Pins erforder­ lich sind, um den Sondierungsmodus zu implementieren, wo­ durch Kosten gespart werden. Der externe Befehlsmodus ist auf Prozessoren mit einer Pipeline anwendbar und auf Prozes­ soren, bei denen mehrere Pipelines parallel arbeiten.

Die Erfindung verwendet eine Schaltung, die jeweils in einem von zumindest zwei Moden arbeitet. In einem pro­ zessorgesteuerten Modus, welcher ein herkömmlicher Modus des Computerbetriebs ist, reagiert die Schaltung auf eine Serie von in dem Computerspeicher gespeicherten Befehlen. In dem externen Befehlsmodus, der in dem bevorzugten Ausführungs­ beispiel "Sondierungsmodus" genannt wird, reagiert die Schaltung auf extern erzeugte Kommandos und Befehle, die durch einen Zugriffsport fließen. Die Computerschaltung enthält eine Modusauswahleinheit zum Auswählen zwischen dem Sondierungsmodus und dem prozessorgesteuerten Modus des Be­ triebs. Im bevorzugten Ausführungsbeispiel sind drei Ver­ fahren zum Auswählen des externen Befehlsmodus vorgesehen. Ein erstes Verfahren benutzt einen "Run/Stop"(R/S)-Pin ge­ nannten externen Anschluß, der an dem Mikroprozessor vorge­ sehen wird. Ein zweites Verfahren verwendet einen über den Zugriffsport eingegebenen externen Befehl. Ein drittes Ver­ fahren verwendet eine Fehlerbeseitigungs-Ausnahme, die nor­ malerweise durch einen Software-Debug-Manager gehandhabt wird. Für eine geeignete Anzeige, ob sich die Schaltung im externen Befehlsmodus befindet, ist ein zusätzlicher "Bestätigungspin" genannter Anschluß vorgesehen, um anzuzei­ gen, daß die Ausführungseinheit bereit ist, ein externes Signal zu akzeptieren.

Die Schaltung enthält einen prozessorgesteuerten Be­ fehlspfad, einen externen Befehlspfad und eine Ausführungs­ einheit. Der prozessorgesteuerte Befehlspfad holt im Spei­ cher des Computers gespeicherte Befehle heran und legt sie unter Steuerung des Prozessors an die Ausführungseinheit an. Der externe Befehlspfad stellt der Ausführungseinheit extern erzeugte Befehle unter externer Steuerung zur Verfügung. Der aktuell an die Ausführungseinheit anzulegende Befehl wird durch einen Multiplexer ausgewählt, der von einer zentralen Steuereinheit abhängig ist, die auf die Modusauswahleinheit anspricht. Mit anderen Worten, jeder Pfad schafft ein Eingangssignal für einen Multiplexer, der den aktuell an die Ausführungseinheit anzulegenden Befehlspfad auswählt.

Der prozessorgesteuerte Befehlspfad aktualisiert impli­ zit die Prozessorzustandsinformationen, bevor er seinen Be­ fehl an die Ausführungseinheit anlegt. Die Prozessorzu­ standsinformationen umfassen den Befehlszeiger. In Ausfüh­ rungsbeispielen, die einen Decodierer und einen Vor-Heranho­ ler für Befehle variabler Länge aufweisen, umfaßt das impli­ zite Verhalten des prozessorgesteuerten Pfades auch das Her­ anholen eines nächsten Befehls, das Berechnen seiner Länge und das entsprechende Einstellen des Befehlszeigers. Der externe Befehlspfad aktualisiert nicht die Zustandsinforma­ tion, bevor sein Befehl an die Ausführungseinheit angelegt wird. In Ausführungsbeispielen, die einen Decodierer ent­ halten, wird dieses implizite Verhalten im externen Be­ fehlsmodus vermieden, indem der Decodierer umgangen wird und der Befehl direkt an die Ausführungseinheit geliefert wird.

Der externe Befehlspfad enthält ein Sondierungsbefehls­ register (PIR - Probe Instruction Register) genanntes Be­ fehlsregister, zum Laden und Halten eines Befehls, der durch die Ausführungseinheit gelesen werden soll. Ein Zugriffsport bearbeitet den Informationsfluß zwischen einer externen Signalquelle und dem Befehlsregister. Außerdem ist ein Son­ dierungsdatenregister (PDR - Probe Data Register) genanntes Datenregister vorgesehen, das entsprechend dem Befehl in dem Befehlsregister von dem Zugriffsport oder der Ausfüh­ rungseinheit geladen bzw. gelesen werden kann.

Ein weiterer Vorteil der Erfindung besteht darin, daß Hardware und Pins verwendet werden, die bereits auf dem Chip vorhanden sind, so daß die Kosten der Implementierung der Schaltung gering sind und folglich ihr Einbau in massenhaft produzierte Mikroprozessoren für den Kunden kosteneffektiv ist. Ein solcher Mikroprozessor findet Anwendung bei Computerentwicklern, -herstellern, Systemprogrammierern, Anwendungsprogrammierern und Kunden-Servicepersonal.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher be­ schrieben. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild der Struktur eines Zu­ griffsports und eines Prozessors sowie ihrer Schnittstelle;

Fig. 2 ein Ablaufdiagramm, das die im prozessorgesteuer­ ten Modus und die im externen Befehlsmodus auf­ tretenden Schritte zeigt;

Fig. 3 ein Ablaufdiagramm, das die in dem Sondierungsmo­ dus des bevorzugten Ausführungsbeispiels auftre­ tenden Schritte näher darstellt;

Fig. 4 ein Ablaufdiagramm, das die Auswahl des Sondie­ rungsmodus zum Handhaben einer Fehlerbeseiti­ gungsausnahme veranschaulicht; und

Fig. 5 ein Ablaufdiagramm, das ein Verfahren zum Zugrei­ fen auf den Sondierungsmodus durch eine Fehlerbe­ seitigungsausnahme veranschaulicht.

Im folgenden wird auf Fig. 1 Bezug genommen, in welcher ein eine Prozessoreinheit 10 und einen Zugriffsport 12 ver­ anschaulichendes Blockschaltbild gezeigt ist. Im bevorzugten Ausführungsbeispiel sind diese Strukturen, die Pro­ zessoreinheit 10 und der Zugriffsport 12, auf einem einzigen Halbleiterchipbaustein untergebracht. Bei anderen Ausfüh­ rungsbeispielen können die darin beschriebenen Funktionen durch entsprechende Einheiten auf separaten Chips ausgeführt werden.

Der Prozessor 10 weist einen prozessorgesteuerten Be­ fehlspfad 14 auf. In diesem prozessorgesteuerten Befehlspfad 14 sind Anordnungen zum Anlegen von Befehlen an eine Ausführungseinheit enthalten. Diese Anordnungen können be­ liebige herkömmliche Anordnungen sein. Der prozessorgesteu­ erte Befehlspfad 14 kann Einheiten zum Cache-Speichern, Her­ anholen, Puffern, (ggf. erforderlichen) Decodieren und er­ neuten Puffern (vor der Ausfüh­ rung) von Befehlen enthalten. In dem prozessorgetriebenen Be­ fehlspfad 14 befinden sich Komponenten, welche in herkömmlicher Weise durch eine zentrale Steuereinheit 16 gesteuert werden. Um ihre Funktionen ausführen zu können, enthält die zentrale Steuereinheit 16 herkömmliche Steuerlogik, die zum Überwachen und Steuern der Operationen des Prozessors 10 einschließlich des prozessorgetriebenen Befehlspfads 14 erforderlich ist. Ein durch den prozessorgetriebenen Befehlspfad 14 zur Verfügung ge­ stellter Befehl wird an einen Multiplexer 18 geliefert, welcher wiederum den Befehl an eine Ausführungseinheit 20 anlegt. Die Ausführungseinheit 20 kann eine Anzahl von Mehrzweckregistern, eine arithmetische Einheit (ALU), Steuerregister und Steuerlo­ gik enthalten. Die Ausführungseinheit 20 kann auf einen Spei­ cher 21 zugreifen. Ein Co-Prozessor, wie beispielsweise eine Gleitkommaeinheit 22, kann mit der Ausführungseinheit 20 ver­ bunden sein, um zusätzliche Funktionen neben dem normalerweise in der Ausführungseinheit ausgeführten Funktionen zur Verfügung zu stellen. Ein I/O-Raum 23 kann außerdem mit der Ausführungs­ einheit 20 verbunden sein.

Innerhalb der zentralen Steuereinheit 16 gibt es eine Logik zur Modusauswahl, wie sie durch eine Modusauswahleinheit 24 dargestellt ist. Im bevorzugten Ausführungsbeispiel kann der Sondierungsmodus durch eines von drei Verfahren ausgewählt wer­ den, welche detaillierter später beschrieben werden. Kurz zu­ sammengefaßt: Ein Verfahren überprüft die Inhalte des Sondie­ rungsmodus-Steuerregisters 26 nach dem Auftreten einer Fehler­ beseitigungsausnahme um festzustellen, ob auf den Sondierungs­ modus zugegriffen oder ein Software-Debugger aufgerufen werden soll. Das Zugreifen auf den Sondierungsmodus über das Sondie­ rungsmodus-Steuerregister 26 wird näher anhand von Fig. 4 be­ schrieben. Ein anderes Verfahren des Auswählens eines Modus verwendet ein Aktivieren eines Run/Stop-Pins 30, der an der Au­ ßenseite des Mikroprozessorchips vorgesehen ist. Wenn ein Si­ gnal an den Run/Stop-Pin 30 angelegt wird, stoppt die zentrale Steuereinheit 16 den Betrieb des Prozessors 10 an einer Be­ fehlsgrenze. Kurz zusammengefaßt: Wenn ein Signal an den Run/Stop-Pin 30 angelegt wird, wird der Betrieb des Prozessors 10 an der nächsten Befehlsgrenze angehalten. Eine "Befehlsgrenze" wird von Standpunkt der Ausführungseinheit aus gesehen. Eine Befehlsgrenze kann als der Punkt zwischen Befeh­ len definiert werden, an dem die Ausführungseinheit ihre sämt­ lichen Änderungen von Registern und des Speichers für einen er­ sten Befehl abgeschlossen hat, aber bevor sie beginnt, Änderun­ gen der Register, Flags und des Speichers für den nächsten in der Pipeline folgenden Befehl vorzunehmen. Wenn der Prozessor dadurch angehalten wird, bleibt die Ausführungseinheit 20 für eine Ausführung von Operationen verfügbar, der prozessorgetrie­ bene Befehlspfad 14 wird jedoch daran gehindert, weitere Be­ fehle an die Ausführungseinheit 20 auszugeben. Ein weiteres Verfahren des Zugreifens auf den Sondierungsmodus bedient sich des unten beschriebenen Zugriffsports 12.

Durch den Zugriffsport 12 wird ein externer Befehlspfad zur Verfügung gestellt, der in dem externen Befehlsmodus verwendet wird. Ein externes Signal 32 stellt Kommandos sowie Daten und Befehle einer Schnittstelleneinheit 34 innerhalb des Zugriffs­ ports 12 zur Verfügung. Das externe Signal 32 wird durch eine externe Steuereinheit, wie beispielsweise einen Hardware-Debug­ ger, einen In-Circuit-Emulator, einer mit einem Diagnoseprozes­ sor verbundenen Steuereinheit oder einen Leiterplattentester während der Herstellung zur Verfügung gestellt. Die Schnitt­ stelleneinheit 34 ist mit einem Sondierungsbefehlsregister (PIR) 36 und einem Sondierungsdatenregister (PDR) 38 verbunden. Die Schnittstelleneinheit 34 enthält Steuerlogik 40, welche mit der zentralen Steuereinheit 16 verbunden ist. Definitionsgemäß ist ein "Kommando" eine Anweisung an den Zugriffsport 12, wel­ cher eine Funktion ausführt oder ein Kommando ausgibt, bei­ spielsweise ein Kommando zum Ausführen eines in dem Sondie­ rungsbefehlsregister 36 gespeicherten Befehls, zum Unterbrechen des Betriebs des Prozessors 10 oder zum Auswählen des externen Befehlsmodus. Ein "Befehl" oder "Mikrobefehl" ist eine in dem Sondierungsbefehlsregister 36 gespeicherte Instruktion, die in der Ausführungseinheit 20 ausgeführt werden soll.

Das Sondierungsbefehlsregister (PIR) 36 ist mit einem Ein­ gang des Multiplexers 18 verbunden. Wenn der Prozessor in den externen Befehlsmodus eingetreten ist, steuert die zentrale Steuereinheit 16 den Multiplexer derart, daß die Inhalte des Sondierungsbefehlsregister 36 an die Ausführungseinheit ange­ legt werden. Das Sondierungsdatenregister 38 ist ebenfalls mit der Ausführungseinheit 20 verbunden, welche dessen Inhalte le­ sen und Daten in ihm speichern kann. Das Sondierungsdatenregi­ ster 38 wird für den Transfer von Daten zur und von der Ausfüh­ rungseinheit 20 verwendet. Das Sondierungsdatenregister 38 wird bei Verwendung in einer Operation mit Hilfe des externen Si­ gnals 32 geladen, bevor mit der Ausführung eines in dem Sondie­ rungsbefehlsregister 36 gespeicherten Befehls begonnen wird. Wenn nach einer Befehlsausführung in der Ausführungseinheit 20 als Folge eines von dem Sondierungsbefehlsregister 36 zur Ver­ fügung gestellten Befehls Daten in das Sondierungsdatenregister 38 gebracht wurden, dann können darüberhinaus diese Daten über die Schnittstelle 34 zu einem beliebigen Zeitpunkt nach ihrer Speicherung in das Sondierungsdatenregister 38 ausgelesen wer­ den.

In dem bevorzugten Ausführungsbeispiel ist der Zugriffsport 12 ein Standard-Test-Zugriffs-Port (TAP), der entsprechend dem Randabtast-Standard IEEE 1149.1 konstruiert ist. Außerdem ver­ wendet der Zugriffsport 12 das Kommunikationsprotokoll der Joint Test Access Group (JTAG). Als Teil der JTAG-Anforderungen werden Minimalmerkmale für einen solchen TAP gefordert. Die IEEE-Spezifikation 1149.1 spezifiziert einen Mechanismus zum Hinzufügen zusätzlicher Merkmale zu dem TAP. Bei dem bevorzug­ ten Ausführungsbeispiel sind das Sondierungsbefehlsregister 36 und das Sondierungsdatenregister als "Testdatenregister" gemäß diesem Mechanismus zum Hinzufügen zusätzlicher Merkmale gemäß der IEEE-Spezifikation 1149.1 implementiert. Es sind TAP-Be­ fehle vorgesehen, um auf diese Register 36 und 38 zuzugreifen und um die durch den Block 40 dargestellte Steuerung auszufüh­ ren. Insgesamt hat der Zugriffsport 12 eine JTAG-Schnittstelle, wie sie im IEEE-Standard 1149.1 beschrieben ist, welche ein Austauschen von Daten und Befehlen zwischen dem Zugriffsport 12 und einem externen Signal 32 gestattet. Entsprechend dem IEEE- Standard 1149.1 bilden 5 Pins (nicht gezeigt) eine serielle Schnittstelle zwischen dem Signal 32 und dem Prozessor 10. Diese Pins enthalten den Testdateneingabe-Pin (TDI-Pin) und den Testdatenausgabe-Pin (TDO-Pin). Der TDI-Pin wird verwendet, um in serieller Weise Daten oder Befehle in den Zugriffsport 12 zu schieben. Über den TDO-Pin werden die Antwortdaten hinausge­ schoben. Der Testmodusauswahl-Pin (TMS-Pin) wird verwendet, um den Zustand der Zugriffsport-Steuereinrichtung zu steuern. Der Testtakt (TCK) wird über den TCK-Pin zur Verfügung gestellt; typischerweise werden die Eingangssignale mit der ansteigenden Flanke dieses Signals abgetastet. Der Testlogik-Rücksetzzu­ stand-Pin (TRST-Pin) zwingt die Zugriffsport-Steuereinrichtung in den Rücksetzzustand der Testlogik. Weitere Informationen sind dem IEEE-Standard 1149.1 zu entnehmen.

Der Zugriffsport 12 implementiert ein Kommando "WRITE PIR", welches verwendet wird, um einen Mikrobefehl zur Auslieferung an die Ausführungseinheit aufzubauen. Der Zugriffsport 12 im­ plementiert auch ein Kommando "SUBMIT PIR" um anzuzeigen, daß das Sondierungsbefehlsregister 36 einen gültigen Mikrobefehl enthält und daß die Ausführung innerhalb der Ausführungseinheit 20 beginnen soll. Die Inhalte des Sondierungsbefehlsregisters 36 werden nur über den Zugriffsport 12 eingeschrieben und sind nicht von der Ausführungseinheit 20 schreibbar. Mikrobefehle können für sich wiederholende Operationen, wie beispielsweise das Lesen oder Schreiben von Speicherblöcken, erneut vorgelegt werden. Es ist dann nicht erforderlich, das Sondierungsbefehls­ register 36 erneut zu beschreiben, wenn der Befehl an die Aus­ führungseinheit 20 erneut angelegt werden soll.

Im folgenden wird auf Fig. 2 Bezug genommen, in welche ein Ablaufdiagramm einer Sequenz von Schritten zeigt, die auftre­ ten, wenn der prozessorgetriebene Modus ausgewählt wird, und die außerdem eine Sequenz von Schritten zeigt, die auftreten, wenn der externe Befehlsmodus ausgewählt wird. Beginnend bei dem Startblock an der Spitze des Ablaufdiagramms gemäß Fig. 2 wird eine Auswahl getroffen (wie durch den Block 50 darge­ stellt), um den prozessorgetriebenen Modus oder den externen Befehlsmodus auszuwählen. Auf der Grundlage dieser Auswahl er­ folgt eine Entscheidung, wie sie durch den Entscheidungsblock 52 dargestellt ist. Wenn der prozessorgetriebene Modus ausge­ wählt wurde, wird ein Befehl aus dem Speicher herangeholt (Block 54). Der Befehl wird decodiert (Block 55). Als nächstes werden die Zustandsinformationen, wie beispielsweise der Be­ fehlszeiger, im Prozessor 10 implizit aktualisiert (Block 56). Dann wird ein Mikrobefehl ausgegeben (Block 57). Dieser Mikro­ befehl wird ausgeführt (Block 58). Bei einem Entscheidungsblock 59 wird bestimmt, ob weitere Mikrobefehle zum Abschließen der Ausführung des herangeholten Befehls erforderlich sind. Wenn weitere Mikrobefehle nötig sind, dann wird ein Mikroprogramm- Zuordner aufgerufen (Block 60). Der Mikroprogramm-Zuordner gibt einen nächsten Mikrobefehl aus (Block 61), und der Ablauf kehrt dann zum Anfang der Schleife zurück, um den Mikrobefehl auszu­ führen (Block 58). Bei einigen Prozessoren ist es möglich, daß der herangeholte Befehl die Ausgabe vieler Mikrobefehle erfor­ dert, bevor seine Ausführung abgeschlossen ist. Bei anderen Prozessoren, wie beispielsweise RISC-Prozessoren ist die Deco­ dierung des herangeholten Befehls minimal, bevor er an die Aus­ führungseinheit 20 angelegt wird.

Die Operation des Prozessors vom Heranholen bis zum Deco­ dieren und Aktualisieren der Zustandsinformationen kann durch das folgende Beispiel veranschaulicht werden. Bei diesem Bei­ spiel wird ein nicht-decodierter Befehl variabler Länge aus dem Speicher herangeholt (Block 54). Gemäß der Annahme dieses Bei­ spiels soll eine Decodierung erforderlich sein. Die Länge des Befehls ist unbestimmt und der Befehl wird decodiert. Auf der Grundlage der Länge des Befehls werden die Zustandsinformatio­ nen (z. B. der Befehlszeiger) des Befehls aktualisiert.

Im folgenden wird wieder auf Fig. 2 Bezug genommen. Nachdem keine weiteren Mikrobefehle erforderlich sind, wird die Ausfüh­ rung des herangeholten Befehls abgeschlossen. Um die prozessor­ getriebene Schleife abzuschließen, kehrt die Operation von dem Entscheidungsblock 59 zu der Stelle vor dem Auswahlblock 50 zu­ rück, bei welchem der prozessorgetriebene Modus oder der ex­ terne Befehlsmodus ausgewählt wird. Im Betrieb wird die Schleife des prozessorgetriebenen Modus üblicherweise viele Male ausgeführt, bevor eine Auswahl getroffen wird, in den ex­ ternen Befehlsmodus zu gehen. Die durch den Block 50 darge­ stellte Auswahl eines Modus wird detaillierter anhand von Fig. 4 in einem späteren Teil der Beschreibung ausgeführt.

Wenn anstelle des prozessorgetriebenen Modus der externe Befehlsmodus ausgewählt wurde, dann kann ein extern erzeugter Befehl angelegt werden (Operationsblock 70). Wie durch den Ent­ scheidungsblock 72 dargestellt, wartet dann der Prozessor auf das Ausführungskommando und führt den Befehl nach Empfang des Kommandos aus (Block 74). Um die Schleife des externen Befehls abzuschließen, kehrt die Operation nach der Ausführung zum Block 50 zurück, bei welchem eine Auswahl zwischen dem prozes­ sorgetriebenen Modus und dem externen Befehlsmodus getroffen werden kann. Folgt man der Schleife des externen Befehls erneut (wenn der externe Befehlsmodus ausgewählt wurde), so wartet der Prozessor, bis ein extern erzeugter Befehl angelegt worden ist, das Ausführungskommando empfangen wurde (wie dargestellt durch Block 72) und der Befehl ausgeführt worden ist (wie dargestellt in Block 74). Die Abarbeitung des externen Befehlsmodus ist un­ ten näher anhand von Fig. 3 dargestellt. Im bevorzugten Ausfüh­ rungsbeispiel wird der externe Befehlsmodus als "Sondierungsmodus" bezeichnet, weil er verwendet werden kann, um das Computersystem einschließlich der Ausführungseinheit, ihrer Register, des Speichers und der Gleitkommaeinheit zu te­ sten.

Im folgenden wird auf Fig. 3 Bezug genommen, welche ein die Operationsweise des als "Sondierungsmodus" bezeichneten exter­ nen Befehlsmodus in dem bevorzugten Ausführungsbeispiel veran­ schaulicht. Block 80 stellt dar, daß der Sondierungsmodus aus­ gewählt worden ist. Nach der Auswahl des Sondierungsmodus ver­ geht eine gewisse Zeit, bevor sich der Prozessor tatsächlich in dem Sondierungsmodus befindet und bereit ist, einen Sondie­ rungsmodusbefehl auszuführen. Wie in einem Entscheidungsblock 82 dargestellt, wartet der Prozessor 10, bis er in dem Sondie­ rungsmodus ist, bevor er fortfährt. Im bevorzugten Ausführungs­ beispiel wartet der Prozessor 10, bis der aktuell ausgeführte Befehl sämtliche Modifikationen von Registern abgeschlossen hat. Als nächste Operation (Block 84) wird ein Signal an den Bestätigungspin 86 angelegt. Der Bestätigungspin 86 in Fig. 1 gezeigt. Aus dem Ablaufdiagramm gemäß Fig. 3 geht hervor, daß der Bestätigungspin 86 aktiviert wird, um anzuzeigen, daß der Prozessor sich in dem Sondierungsmodus befindet und zur Ausfüh­ rung von Befehlen bereit ist. Als nächstes (dargestellt im Ent­ scheidungsblock 88) wartet die Operation, bis vom Zugriffsport 12 ein Kommando zum Ausführen eines Befehls empfangen wurde. Nachdem das Kommando empfangen worden ist, wird der Bestäti­ gungspin 86 deaktiviert (Block 90), um anzuzeigen, daß die Aus­ führungseinheit 20 den in dem Sondierungsbefehlsregister (PIR) 36 gespeicherten Befehl akzeptiert und mit seiner Ausführung begonnen hat. Die Ausführung wird bis zum ihrem Abschluß fort­ gesetzt (Block 92). Nachdem die Ausführung abgeschlossen ist, wird der Bestätigungspin 86 aktiviert (Block 94). Nach der Ope­ ration kehrt der Prozessor 10 zu dem Zustand vor dem Entschei­ dungsblock 88 zurück.

Wenn während der Ausführung Daten zu dem Sondierungsdaten­ register (PDR) 38 geschrieben wurden, so kann ein zusätzlicher Schritt durch den Betreiber ausgeführt werden, um die Daten über den Zugriffsport auszulesen. Wie in dem Block 96 veran­ schaulicht, können dann, wenn die Daten in das PDR 38 während der Ausführung geschrieben worden sind, bei einem nächsten Schritt die Daten aus dem PDR über den Zugriffsport 12 ausgele­ sen werden (Block 98). Wenn jedoch während der Ausführung keine Daten in das PDR 38 geschrieben worden sind, dann ist keine weitere Aktivität erforderlich (Block 99).

Im folgenden wird auf die obere rechte Seite der Darstel­ lung gemäß Fig. 3 Bezug genommen, wo zwei Blöcke das Fließen von Informationen in die Register 36 und 38 veranschaulichen. Beim Block 100 wird das Sondierungsbefehlsregister 36 über den Zugriffsport 12 geladen. Beim Block 102 wird das Sondierungsda­ tenregister 38 über den Zugriffsport 12 geladen. Wie in Fig. 3 gezeigt ist, werden diese Informationen vorzugsweise vor dem Entscheidungsblock 88 zur Verfügung gestellt, in welchem ein Ausführungskommando empfangen wird. Es sei jedoch angemerkt, daß die Operationen in den Blöcken 100 und 102 nicht an ein spezielles Ereignis an einer anderen Stelle des Ablaufdiagramms gebunden sind. Bei der Operation des bevorzugten Ausführungs­ beispiels wird das Laden des Sondierungsbefehlsregisters 36 und des Sondierungsdatenregisters 38 unabhängig von den restlichen Operationen ausgeführt. Folglich ist es aus der Perspektive eines Benutzers des Sondierungsmodus vorteilhaft, daß der Be­ nutzer weiß, ob sich ein einwandfreier Befehl in dem Sondie­ rungsbefehlsregister befindet, bevor ein Kommando zum Ausführen des Befehls ausgegeben wird, und daß der Prozessor 10 zum Ak­ zeptieren eines Kommandos bereit ist, wie es durch den Bestäti­ gungspin 86 angezeigt wird. Wenn darüberhinaus Daten zum Aus­ führen des Kommandos erforderlich sind, muß der Benutzer si­ chern, daß einwandfreie Daten in dem Sondierungsdatenregister zur Verfügung gestellt werden, bevor die Ausführung des Befehls aufgenommen wird.

Im folgenden soll der Mechanismus zum Auswählen des Sondie­ rungsmodus erörtert werden. Es wurde anhand von Fig. 1 darge­ legt, daß die Modusauswahl in dem Modusauswahlblock 24 der zentralen Steuereinheit 16 stattfindet. Unter Bezugnahme auf Fig. 2 wurde gesagt, daß eine Auswahl zwischen dem prozessorge­ triebenen Modus und dem externen Befehlsmodus in einem Opera­ tionsblock 50 getroffen wird. In Fig. 3 wurde angenommen (Block 80), daß der Sondierungsmodus ausgewählt wurde. Im bevorzugten Ausführungsbeispiel kann die Auswahl des Sondierungsmodus durch eines von drei Verfahren ausgeführt werden: Ein erstes Verfah­ ren basiert auf einem Kommando, das über den Zugriffsport 12 ausgegeben wird, ein zweites Verfahren beruht auf einem Fehler­ beseitigungsmechanismus, der entweder in dem prozessorgetriebe­ nen Befehlspfad 14 oder der Ausführungseinheit 20 vorgesehen ist, und ein drittes Verfahren verwendet den Run/Stop-Pin 30.

Bei dem ersten und dem dritten Verfahren des bevorzugten Ausführungsbeispiels hat der Übergang in den Sondierungsmodus gemeinsame Charakteristiken. Innerhalb der Modusauswahleinheit 24 kann ein Interrupt-Prioritätsgeber vorgesehen sein, welcher die Unterbrechung des Prozessors 10 überwacht und steuert. Das erste und das dritte Verfahren arbeiten über den Interrupt- Prioritätsgeber. Im bevorzugten Ausführungsbeispiel erzeugen diese Verfahren ein Interrupt hoher Priorität in dem Interrupt- Prioritätsgeber, der die Operation des prozessorgetriebenen Be­ fehlspfades an der nächsten Befehlsgrenze anhält, und einen Eingang in den Multiplexer 18 auswählt, so daß ein Befehlspfad aus dem Sondierungsbefehlsregister 36 zur Verfügung gestellt wird. Darüberhinaus wird, nachdem die Auswahl des Sondierungs­ modus abgeschlossen ist, ein Signal an den Bestätigungspin 86 angelegt, um anzuzeigen, daß die Ausführungseinheit bereit ist, Sondierungsmodusbefehle zu empfangen.

Bei dem ersten Verfahren zum Zugreifen auf den Sondierungs- bzw. Ruhemodus, wird ein Kommando in dem externen Signal 32 über die Schnittstelle 34 gesendet. Die Steuerlogik 40 stellt fest, ob das Kommando zum Zugreifen auf den Sondierungsmodus ausgegeben wurde. Wenn dies der Fall ist, stellt sie ein Signal für die Modusauswahleinheit 24 innerhalb der zentralen Steuereinheit zur Verfügung. Alternativ dazu stellt das Run/Stop-Pin 30 der Modusauswahleinheit 24 ein ähnliches Signal zur Verfügung.

Im folgenden wird auf die Fig. 4 und 5 Bezug genommen, wel­ che Ablaufdiagramme sind, die in dem bevorzugten Ausführungs­ beispiel ein Zugreifen auf den Sondierungsmodus über eine Feh­ lerbeseitigungsausnahme darstellen. Der Block 110 veranschau­ licht eine Auswahl eines Benutzers vor Beginn einer Fehlerbe­ seitigungs-Sitzung, wo er beispielsweise angibt, welche Fehler­ beseitigungsausnahmen den Sondierungsmodus und welche einen Fehlerbeseitigungs-Handler 112 (Fig. 1) aufrufen sollen. Im be­ vorzugten Ausführungsbeispiel ist ein Sondierungsmodus-Steuer­ register (PMCR) Teil des Prozessorzustands, der innerhalb des Sondierungsmodus durch einen Befehl modifiziert werden kann. Dieses Steuerregister enthält ein Einzelbit-Flag, das Inter­ rupt-Umadressier-Flag (IR-Flag), das abgefragt wird, wenn Un­ terbrechungspunkt-Ausnahmen erfaßt wurden, wie es weiter unten detaillierter beschrieben wird. Als nächstes wird eine festge­ stellt (wie im Entscheidungsblock 114 dargestellt), ob der Son­ dierungsmodus ausgewählt wurden. Wenn der Sondierungsmodus aus­ gewählt wurde, wird in den Sondierungsmodus übergegangen (Block 115). Als nächstes wird ein Befehl über den Zugriffsport 12 ausgegeben, um das IR-Flag in dem Sondierungsmodus-Steuerre­ gister (PMCR) 27 zu setzen (Block 116). Danach verläßt der Pro­ zessor den Sondierungsmodus (Block 117), und der Betrieb wird am Block 118 fortgesetzt. Wenn der Sondierungsmodus nicht aus­ gewählt worden ist, so wird ausgehend vom Entscheidungsblock 114 der Fehlerbeseitigungs-Handler 112 ausgeführt (Block 119).

Im folgenden wird auf das Ablaufdiagramm gemäß Fig. 5 Bezug genommen, in welchem bei "Start" die Operation des Prozessors 10 beginnt. Nach dem Start wird ein Befehl herangeholt (Block 120). Wenn kein Unterbrechungspunkt-Fehler erfaßt wird (Entscheidungsblock 122), dann wird der Befehl decodiert (Block 124). Die Erfassung des Unterbrechungspunkts kann vor oder gleichzeitig mit dem Decodieren im Block 124 auftreten. Als nächstes wird der Befehl ausgeführt (Block 126). Ein "Fehler"- Unterbrechungspunkt ist definiert als eine Ausnahme, die vor Ausführung eines Befehls bedient wird. Ein "Trap"-Unter­ brechungspunkt ist definiert als eine Ausnahme, die nach dem Abschluß des Befehls, der diese Ausnahme erzeugte, bedient wird. Wenn während der Ausführung des Befehls (Block 126) kein Unterbrechungspunkt-Trap erfaßt wurde (wie dargestellt in einem Entscheidungsblock 128), dann wird die Schleife beginnend mit dem Heranholen des Befehls (Block 120), dem Decodieren des Be­ fehls (Block 124) usw. wiederholt.

Wenn der Unterbrechungspunkt-Fehler in dem Entscheidungs­ block 122 nach dem Decodieren erfaßt worden ist, oder wenn ein Unterbrechungspunkt-Trap während der Ausführung im Block 126 erfaßt worden ist, dann wird das IR-Flag in dem Sondierungsmo­ dus-Steuerregister 26 überprüft, um zu sehen, ob es gesetzt ist, wie dies in einem Entscheidungsblock 130 dargestellt ist. Wenn das IR-Flag gesetzt ist, dann tritt der Prozessor ohne Ausführung zusätzlicher Befehle in den Sondierungsmodus ein (Block 132). Wenn jedoch das IR-Flag nicht gesetzt ist, dann wird der Unterbrechungspunkt über den Fehlerbeseitigungs-Hand­ ler gehandhabt, wie es durch den Block 134 veranschaulicht ist. Die Arbeitsweise des Fehlerbeseitigungs-Handlers (Block 134) ist eine herkömmliche Art der Handhabung der Fehlerbeseitigung und der Unterbrechungspunkte.

Um den Sondierungsmodus zu verlassen, wurden zwei Verfahren implementiert. Bei einem Verfahren wird das Run/Stop-Pin 30 (Fig. 1) einfach deaktiviert, beispielsweise indem es auf eine geringe Spannung herabgezogen wird, sofern es "aktiv hoch" ist. Bei einem anderen Verfahren wird ein Kommando aus der Steuerlo­ gik 50 ausgegeben, welches die Modusauswahleinheit 24 anweist, den prozessorgetriebenen Modus auszuwählen. Dieses Kommando hat jedoch keine Wirkung, wenn der Run/Stop-Pin 30 aktiv ist. D. h., die Aktivierung des Run/Stop-Pins 30 überschreibt bei dieser Implementierung ein über den Zugriffsport 12 eingehendes exter­ nes Kommando.

Das Format des Sondierungsmodusbefehl wird unten erörtert. Wie oben gesagt, wird ein in der Ausführungseinheit 20 auszu­ führender Sondierungsmodusbefehl zunächst in dem Sondierungsbe­ fehlsregister (PIR) 36 gespeichert. Dieser Befehl wird dann direkt über den Multiplexer 18 zur Ausführungseinheit 20 gelie­ fert. Folglich muß das Format des Befehls innerhalb des Sondie­ rungsbefehlsregister 36 derartig sein, daß es von der Ausfüh­ rungseinheit 20 ausführbar ist. Damit ein Befehl von der Aus­ führungseinheit 20 erkennbar ist, muß er ein Format haben, das eine Untermenge der innerhalb der Ausführungseinheit 20 aus­ führbaren Befehle ist. Infolge der großen Vielfalt von Befehlen in unterschiedlichen Computerarchitekturen gibt die Erfindung keine bestimmte Form von Befehlen oder Befehls-Untermengen für einen über das Sondierungsbefehlsregister 36 zur Verfügung ge­ stellten Befehl an. Im allgemeinen sind diese Befehle einfache Lade/Speichere-Befehle zum Testen des Zustandes des Prozessors 10, insbesondere der Register innerhalb der Ausführungseinheit 20. Es sind jedoch komplexere Operationen ausführbar und tatsächlich ist jeder beliebige durch die Ausführungseinheit 20 erkennbare Befehl darin ausführbar. Solche Operationen schließen den Zugriff auf sekundäre Speicher, den Zugriff auf periphere Komponenten und arithmetische Operationen innerhalb der Ausführungseinheit 20 ein. Die in dem bevorzugten Ausfüh­ rungsbeispiel implementierten Befehle sind im folgenden be­ schrieben. Die Erfindung ist jedoch nicht auf diese speziellen Mikrobefehle beschränkt. Im Sondierungsmodus des bevorzugten Ausführungsbeispiels kann der Mikroprozessor einfache Lade/Speichere-Befehle akzeptieren. Die Befehle sind eine Un­ termenge des innerhalb der Ausführungseinheit 20 ausführbaren Mikroprogramms und umgehen den prozessorgetriebenen Befehlspfad 14 wie oben beschrieben. Sondierungsmodusbefehle gestatten ein Schreiben und Lesen sämtlicher für den Programmierer sichtbarer Register. Zusätzlich kann auf den Speicher und den I/O(Eingabe/Ausgabe)-Raum zugegriffen werden. Im Sondierungsmo­ dus bleiben externe Interrupts anhängig und werden nicht be­ dient, bis der Sondierungsmodus verlassen wurde. Andere Opera­ tionen, die während der Ausführung asynchron auftreten können, wie beispielsweise Snooping- und Rückschreib-Operationen, tre­ ten auf normale Weise während des Sondierungsmodus auf.

Wie oben erörtert, hält das Sondierungsbefehlsregister 36 einen Befehl. Im bevorzugten Ausführungsbeispiel enthält das Sondierungsbefehlsregister 36 ein Befehlswort festen Formats, welches Felder für "Befehlscodes", Quellen- und Zielregister und für die Direktdaten enthält. Das Sondierungsdatenregister 38 wird verwendet, um Datenwerte mit der Ausführungseinheit 20 auszutauschen. Um beispielsweise ein Register innerhalb der Ausführungseinheit 20 zu lesen, würde ein Befehl von dem Son­ dierungsbefehlsregister 36 ausgegeben werden, der den Inhalt des gewünschten Registers in das Sondierungsdatenregister 38 schreibt, und dann das Sondierungsdatenregister 38 über den Zu­ griffsport 12 ausliest. In einer ähnlichen Weise kann ein Spei­ cher, Hauptspeicher oder sekundärer Speicher, überprüft werden durch Ausgabe eines Befehls zum Lesen aus dem Speicher in ein temporäres Register innerhalb der Ausführungseinheit 20 und an­ schließendem Lesen dieses temporären Registers in das Sondie­ rungsdatenregister 38. Ein anderes Register ist das oben be­ schriebene Sondierungssteuerregister.

Die Erfindung wurde in einem Prozessor implementiert, der zwei Pipelines, eine "u"-Pipeline und eine "v"-Pipeline auf­ weist. Der in dem Sondierungsmodus ausgeführte Befehl, welcher als "Mikrobefehl" bezeichnet werden kann, hat die volle Kon­ trolle sowohl über die u- als auch v-Pipeline.

Das Sondierungsbefehlsregister enthält zwei Hauptfelder, eines zum Steuern der Integer-u-Pipeline und ein beinahe iden­ tisches Feld zum Steuern der Integer-v-Pipeline. Das u-Pipe­ line-Feld kann außerdem verwendet werden, um auf den Gleit­ kommaprozessorzustand zuzugreifen. Wenn es einen Architekturzu­ stand gibt, der über Befehlsgrenzen hinweg erhalten wird, ist es zweckmäßig, daß auf ihn über den Sondierungsmodus zugegrif­ fen werden kann. Beispielsweise hat der 80 × 86 zusätzlich zu den Mehrzweckregistern Gleitkommaregister und Segmentregister. Die Erfindung schafft eine Schaltung und ein Verfahren zum Zugrei­ fen auf diese Register über den Sondierungsmodus.

Claims (17)

1. Mikroprozessor (10) mit einer Ausführungseinheit (20) zum Ausführen von Befehlen, wobei der Mikroprozessor in ei­ nem prozessorgesteuerten Modus arbeiten kann und dabei eine Reihe von in einem Computerspeicher gespeicherten Befehlen ausführt, dadurch gekennzeichnet,
daß der Mikroprozessor (10) in einen externen Befehlsmo­ dus überführbar ist, wobei er ein externes Signal empfängt, das einen externen Befehl spezifiziert; und
daß der Mikroprozessor (10) aufweist:
Modusauswahlmittel (24, 26, 30) zum Auswählen des pro­ zessorgesteuerten Modus oder des externen Befehlsmodus:
eine Ausführungseinheit (20) zum Ausführen von Befehlen;
einen Multiplexer (18), der einen Befehl auswählt und der Ausführungseinheit (20) zur Verfügung stellt;
einen prozessorgesteuerten Befehlspfad (14), der die ge­ speicherten Befehle zwischenspeichert und an einen ersten Eingang des Multiplexers (18) anlegt,
einen externen Befehlspfad (34, 36), der den externen Befehl an einen zweiten Eingang des Multiplexers (18) an­ legt, und
eine mit dem Multiplexer (18) und dem prozessorgesteu­ erten Befehlspfad (14) gekoppelte Steuereinheit (16), die den Multiplexer (18) derart steuert, daß der Multiplexer (18) während des Betriebs im prozessorgesteuerten Modus ei­ nen Befehl aus dem prozessorgesteuerten Befehlspfad (14) und während des Betriebs im externen Befehlsmodus einen externen Befehl aus dem externen Befehlspfad (34, 36) auswählt, wobei die Steuereinheit (16) den prozessorgesteuerten Befehlspfad (14) während des Betriebs im externen Befehlsmodus anhält.

2. Mikroprozessor nach Anspruch 1, dadurch gekennzeich­ net, daß die Modusauswahlmittel (24, 26, 30) einen Run/Stop- Pin (30) aufweisen, wobei bei dessen Ansteuerung der Betrieb des prozessorgesteuerten Befehlspfads (14) angehalten wird.

3. Mikroprozessor nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Modusauswahlmittel (24, 26, 30) eine Modusauswahleinheit (24) enthalten, die auf ein externes Kommando anspricht, um den Betrieb des prozessorgesteuerten Befehlspfads (14) anzuhalten.

4. Mikroprozessor nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die Modusauswahlmittel (24, 26, 30) ein Sondierungsmodus-Steuerregister (26) mit einem Befehls-Umadressier-Flag (IR-Flag) aufweisen zum Anhalten des Betriebs des prozessorgesteuerten Befehlspfads (14), wenn eine Fehlerbeseitigungsausnahme während des Betriebs des prozessorgesteuerten Befehlspfads (14) auftritt.

5. Mikroprozessor nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß der externe Befehlspfad aufweist:
einen Zugriffsport (12) mit
einer Schnittstelle (34) zum Empfangen und Senden des externen Signals (32);
einer Steuerlogik (40) zum Steuern der Schnitt­ stelle zwischen dem Zugriffsport (12) und dem Mikro­ prozessor (10);
ein Sondierungsbefehlsregister (36) zum Halten eines mit dem externen Signal (32) empfangenen Befehls; und
ein Sondierungsdatenregister (38) zum Halten von Daten.

6. Mikroprozessor nach einem der Ansprüche 1 bis 5, ge­ kennzeichnet durch eine zweite Steuereinheit (40) zum Ini­ tiieren der Ausführung eines in dem Sondierungsbefehlsregi­ ster (36) gespeicherten Befehls, die auf einen externen Be­ fehl ansprechen.

7. Mikroprozessor nach einem der Ansprüche 1 bis 6, ge­ kennzeichnet durch einen Bestätigungspin (86), der ein Signal zur Verfügung stellt, das anzeigt, ob sich der Mikro­ prozessor (10) im externen Befehlsmodus befindet und zum Ausführen eines im Sondierungsbefehlsregister (36) gespei­ cherten Befehls bereit ist.

8. Mikroprozessor nach einem der Ansprüche 1 bis 7, ge­ kennzeichnet durch
Aktualisierungsmittel, die bei ausgewähltem prozessorge­ steuertem Modus Mikroprozessor-Zustandsinformationen aktua­ lisieren, bevor der gespeicherte Befehl an die Ausführungs­ einheit (20) angelegt wird, wobei die Mikroprozessor- Zustandsinformationen einen Befehlszeiger enthalten; und durch
eine Steuerlogik, die ein Umgehen der Aktualisierungs­ mittel bewirkt, wenn der externe Befehlsmodus ausgewählt ist.

9. Mikroprozessor nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß der prozessorgesteuerte Befehls­ pfad (14) einen Decodierer enthält, der den Befehlszeiger aktualisiert, bevor der decodierte Befehl an die Ausfüh­ rungseinheit (20) angelegt wird.

10. Verfahren zum Betreiben eines Mikroprozessors (10), wobei in einem prozessorgesteuerten Modus Befehle ausge­ führt werden, indem
ein Befehl aus einem Speicher herangeholt und einem Decodierer zur Verfügung gestellt wird,
der Befehl decodiert wird, um einen oder mehrere Mikrobefehle zu gewinnen, die nacheinander an eine Ausführungseinheit (20) angelegt werden,
Mikroprozessor-Zustandsinformationen einschließlich eines Befehlszeigers aktualisiert werden und
die von dem Decodierer angelegten Mikrobefehle aus­ geführt werden;
dadurch gekennzeichnet,
daß entweder der prozessorgesteuerte Modus oder ein ex­ ternen Befehlsmodus ausgewählt wird;
daß bei Auswahl des externen Befehlsmodus Befehle ausgeführt werden, indem
wenigstens ein externer Befehl zur Verfügung ge­ stellt wird und der wenigstens eine externe Befehl ausgeführt wird, ohne den Befehlszeiger und andere Mikroprozessor-Zustandsinformationen im prozessor­ gesteuerten Befehlspfad (14) zu aktualisieren.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
daß im externen Befehlsmodus ein externer Befehl in ei­ nem externen Befehlsregister (36) gespeichert wird; und
daß das Befehlsregister (36) gelesen wird, wenn der Be­ fehl ausgeführt werden soll.

12. Verfahren nach Anspruch 10 oder 11, dadurch gekenn­ zeichnet,
daß ein externer Datenpfad (12) gebildet wird, über den das externe Signal mit der Ausführungseinheit (10) gekoppelt wird, wobei in dem externen Datenpfad ein Datenregister (38) zur Verfügung gestellt wird, das in Abhängigkeit von der Steuerung durch ein externes Signal beschrieben oder gelesen werden kann;
daß Daten in das Datenregister (38) gespeichert und mit Hilfe des externen Signals ausgelesen werden, wenn der Be­ fehl die Anweisung zum Lesen des Mikroprozessor-Zustands oder anderer Daten aus der Ausführungseinheit (10) enthält; und
daß mit Hilfe des externen Signals Daten im Datenregi­ ster (38) gespeichert werden und dann das Datenregister von der Ausführungseinheit gelesen wird, wenn der Befehl die Anweisung zum Schreiben von Daten zur Ausführungseinheit (10) enthält.

13. Verfahren nach einem der Ansprüche 10 bis 12, da­ durch gekennzeichnet, daß das Ausführen des Befehls durch Anlegen eines externen Kommandos an eine Steuereinheit (40) initiiert wird.

14. Verfahren nach einem der Ansprüche 10 bis 13, da­ durch gekennzeichnet, daß ein Bestätigungspin (86) beauf­ schlagt wird, um anzuzeigen, daß der externe Befehlsmodus ausgewählt wurde und der Mikroprozessor bereit ist, einen Befehl auszuführen.

15. Verfahren nach einem der Ansprüche 10 bis 14, da­ durch gekennzeichnet, daß zum Auswählen des Betriebsmodus ein externer Pin (30) mit einem Signal beaufschlagt und der prozessorgesteuerte Befehlspfad so gesteuert wird, daß die Heranhol-, Decodier- und Aktualisier-Operationen im prozessorgesteuerten Modus angehalten werden.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß beim Auswählen des Betriebsmodus ein Signal an eine Steuerlogik (26) angelegt wird, die die Heranhol-, Decodier- und Aktualisier-Operationen des prozessorgesteuerten Be­ triebsmodus anhält.

17. Verfahren nach Anspruch 15 oder 16, dadurch gekenn­ zeichnet, daß beim Auswählen des Betriebsmodus
ein Interrupt-Umadressier-Flag in einem Sondierungs­ modus-Steuerregister (26) gesetzt wird;
während des Betriebs im prozessorgesteuerten Modus eine Fehlerbeseitigungsausnahme erfaßt wird;
das Interrupt-Umadressier-Flag getestet wird, um festzu­ stellen, ob es gesetzt wurde; und
der externen Befehlsmodus mit einer Steuerlogik ausgewählt wird, die die Heranhol-, Decodier- und Aktualisier-Operatio­ nen des prozessorgesteuerten Betriebsmodus anhält, wenn das Interrupt-Umadressier-Flag gesetzt wurde.