DE4244419A1 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf die Videosignalverarbeitung und insbesondere auf eine Schaltung zur Ermittlung der ungerade und gerade numerierten Teilbilder eines Videosignals.

Üblicherweise erreicht man die Ermittlung der ungerade und gerade numerierten Teilbilder eines Videosignals mittels eines Softwareprogramms. In diesem Falle ist es üblich, einen Mikrocomputer und zusätzliche periphere Vorrichtungen zu verwenden, um die Teilbildermittlung zu steuern. Das Softwareprogramm neigt jedoch gelegentlich dazu, Programmfehler zu verursachen. Immer wenn ein solcher Programmfehler auftritt, muß das Softwareprogramm rückgesetzt werden, um es neu zu starten. Die Zuverlässigkeit der Teilbildermittlung eines Videosignals wird dadurch herabgesetzt.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung zur Ermittlung der ungerade und gerade numerierten Teilbilder eines Videosignals mit Hilfe von Hardware anzugeben.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigt.

Fig. 1 eine Schaltung zur Ermittlung der ungerade und gerade numerierten Teilbilder eines Videosignals gemäß der vorliegenden Erfindung, und

Fig. 2A bis 2L Signalverläufe in verschiedenen Abschnitten von Fig. 1.

Die Schaltung nach Fig. 1 enthält einen ersten Zähler 100 mit einer UND-Schaltung 15, einem Synchronzähler 10, einer zweiten UND-Schaltung 20 und einem JK-Flip-Flop 30. Die erste UND-Schaltung 15 empfängt zusammengesetzte Synchronimpulse von einem Synchronimpulsgenerator (nicht dargestellt) über einen Inverter 12 und Rücksetzimpulse von einer nicht gezeigten Rücksetzschaltung. Die zweite UND-Schaltung 20 empfängt die Ausgänge des Synchronzählers 10, um daraus den Startpunkt eines Vertikalsynchronimpuls­ intervalls zu ermitteln (siehe Fig. 2D).

Eine zweite Zählschaltung 200 enthält erste und zweite 4-Bit-Synchronzähler 40 und 50, die parallelgeschaltet sind, um einen 8-Bit-Zähler zu bilden, eine dritte UND-Schaltung 60, eine ODER-Schaltung 70 und ein JK-Flip-Flop 80. Der 8-Bit-Zähler empfängt den Ausgang S2 (Fig. 4E) der ersten Zählschaltung 100 und die Ausgangsimpulse vom Taktimpulsgenerator und der Rücksetzschaltung, um ein Fenstersignal S5 (Fig. 2H) zu erzeugen, das die Horizontalsynchronimpulse S6 der geradzahligen und ungeradzahligen Teilbilder überdeckt. Diese Horizontalsynchronimpulse S6 (Fig. 2I und 2J) werden als erstes nach dem Beginn des Vertikalsynchronimpulsintervalls empfangen. Die ODER-Schaltung 70 empfängt die Ausgänge des zweiten 4-Bit-Synchronzählers 50, um einen Ausgang S4 (Fig. 2G) zu erzeugen, der in den logisch "hohen" Zustand übergeht, wenn der zweite Synchronzähler 50 wenigstens 16 Taktimpulse zählt.

Eine Teilbilddetektorschaltung 300 enthält eine vierte UND-Schaltung 90 und ein D-Flip-Flop 95. Die Teilbilddetektorschaltung 300 empfängt die Signale S4 und S5 von der zweiten Zählschaltung 200 und die Horizontalsynchronimpulse S6 (Fig. 2I und 2J), um ungeradzahlige und geradzahlige Teilbildsignale an einem Ausgangsanschluß OUT zu erzeugen.

Es sei angemerkt, daß die Schaltung von Fig. 1 Taktimpulse einer Frequenz von 500 kHz verwendet (d. h. mit einer Periode von 2 µSek.). Die zusammengesetzten Synchronimpulse von Fig. 2A haben ein Ausgleichsimpulsintervall und ein Vertikalsynchronimpulsintervall. Für das Ausgleichsimpulsintervall dauern die logisch "niedrigen" Zustände der Impulse über eine Zeit von 2,3 µSek. an. Für das Vertikalssynchronimpulsintervall dauern die logisch "niedrigen" Zustände der Impulse jedoch für etwa 27 µSek. an.

Der Betrieb der Schaltung nach Fig. 1 wird nun unter Bezugnahme auf die Fig. 1 und 2A bis 2L erläutert.

Zunächst zählt der Synchronzähler 10 die Taktimpulse einer Periode von 2 µSek. in Zuordnung zu den zusammengesetzten Synchronimpulsen und dem Rücksetzimpuls, der über die erste UND-Schaltung 15 empfangen wird. Wenn der Synchronzähler 10 8 Taktimpulse zählt (d. h. 16 µSek.), dann erzeugt die zweite UND-Schaltung 20 ein Ausgangssignal S1 von logisch "hohem" Zustand.

Da jedoch für das Ausgleichsimpulsintervall der logisch "niedrige" Zustand der Impulse für etwa 2,3 µSek. anhält, kann der Synchronzähler 10 in Abhängigkeit vom logisch "hohen" Zustand der zusammengesetzten Synchronimpulse, die der ersten UND-Schaltung 15 über den Inverter 12 zugeführt werden, vor dem Zählen der 8 Taktimpulse gelöscht werden, so daß das Ausgangssignal S2 des JK-Flip-Flops 30 während des Ausgleichsimpulsintervalls nicht auf den logisch "hohen" Zustand gehen kann. Andererseits kann jedoch der Synchronzähler 10 maximal 14 Taktimpulse (d. h. 28 µSek.) während des Vertikalsynchronimpulsintervalls zählen, bei dem die Dauer des logisch "niedrigen" Zustands etwa 27 µSek. beträgt. Die erste Zählschaltung 100 hat daher einen ausreichenden Zeitrahmen, um 8 Taktimpulse (16 µSek.) für das Vertikalsynchronimpulsintervall zu zählen, um das Vertikalsynchronimpulsintervall zu ermitteln. Dementsprechend ermöglicht der Synchronzähler 10 durch Zählen von 8 Taktimpulsen im Vertikalsynchronimpulsintervall dem JK-Flip-Flop 30, den logisch hohen Zustand am Ausgang "Q" zu erzeugen. Im gleichen Augenblick wird der Synchronzähler 10 durch den logisch niedrigen Zustand am invertierten Ausgang "Q" des JK-Flip-Flop 30 gelöscht, und er erlaubt es, dem JK-Flip-Flop 30 weiterhin, den logisch hohen Zustand aufrechtzuerhalten, wobei die nächsten sechs Vertikalsynchronimpulse ignoriert werden.

In der Zwischenzeit beginnt der 8-Bit-Zähler zu arbeiten, da der Ausgang S2 des JK-Flip-Flops 30 sich auf logisch hohem Zustand befindet. Die Taktimpulse werden dann durch den 8-Bit-Zähler (40, 50) gezählt, bis einer der nächsten Horizontalsynchronimpulse für ungerade oder gerade Teilbilder (Fig. 2B und 2C) ermittelt wird, um die Signale S3 und S4 zu erzeugen.

Das Signal S3 von der dritten UND-Schaltung 60 geht auf logisch "hoch", wenn der 8-Bit-Zähler 30 Taktimpulse zählt, d. h. 60 µSek.. Das Fenstersignal S5, das durch das Signal S2 logisch hohem Zustandes von der ersten UND-Schaltung 20 "hoch" wurde, geht durch das Signal S3 logisch hohen Zustandes von der dritten UND-Schaltung 60 dann auf logisch "niedrig" um das Fenstersignal S5 von 60 µSek. Dauer zu bilden (die für die Zählung von 30 Taktimpulsen erforderliche Zeit). Die Horizontalsynchronimpulseingabe wird zum D-Flip-Flop als ein Taktimpuls über die vierte UND-Schaltung 90 nur dann Übertragen, wenn das Fenstersignal S5 vom JK-Flip-Flop 80 logisch "hoch" ist. Die Signale S6 (Fig. 2I und 2J) von der fünften UND-Schaltung 90 takten daher das D-Flip-Flop 95, um das ungerade oder gerade Feldsignal gemäß dem Signal S4 zu erzeugen.

Im Falle des geradzahligen Feldes wird das D-Flip-Flop 95 durch das Signal S6 (Fig. 2I) getaktet, das von der vierten UND-Schaltung 90 abgegeben wird und auf logisch "hoch" ungefähr 15 µSek. (die zum Zählen von 7 oder 8 Taktimpulsen erforderliche Zeit) nach Beginn des Fenstersignals S5 (Fig. 2H und 2I) geht. In diesem Augenblick ist das Signal S4 (Fig. 2G) am Ausgang der ODER-Schaltung 70 logisch "niedrig", weil die oberen vier Bits des 8-Bit-Zählers sämtlich logisch "niedrig" sind. Das D-Flip-Flop 95 bleibt daher im logisch niedrigen Zustand, bis das nächste Vertikalsynchronimpulsintervall ermittelt wird.

In der Zwischenzeit wird im Falle des ungeraden Feldes das D-Flip-Flop durch das Signal S6 (Fig. 2J) getaktet, das von der vierten UND-Schaltung 90 abgegeben wird und auf logisch "niedrig" ungefähr 46 µSek. (die Zeit zum Zählen von 23 Taktimpulsen) nach Beginn des Fenstersignals S5 (Fig. 2H und 2J) geht. In diesem Augenblick ist das Signal S4 (Fig. 2G) am Ausgang der ODER-Schaltung 70 auf logisch hohem Zustand, weil wenigstens eines der oberen vier Bits des 8-Bit-Zählers 40, 50 logisch "hoch" ist. Das D-Flip-Flop 95 bleibt daher in logisch hohem Zustand bis zur Ermittlung des nächsten Vertikalsynchronimpulsintervalls.

Folglich erzeugt das D-Flip-Flop 95 am Ausgang Q (OUT) den logisch "niedrigen" Zustand für das gerade Feld und den logisch "hohen" Zustand für das ungerade Feld.

Claims (4)

1. Schaltung zur Ermittlung der ungeraden und geraden Teilbilder eines zugeführten Videosignals, enthaltend:
eine erste Zähleinrichtung zum Zählen eines zugeführten Taktimpulses zur Ermittlung eines Vertikalsynchronimpulsintervalls des Videosignals;
einen zweiten Zähler zum Zählen des Taktimpulses bei Ermittlung des Vertikalsynchronimpulsintervalls, um ein Fenstersignal und ein Zählsignal vorbestimmter Impulsbreite zu erzeugen; und
eine Ausgabeeinrichtung, die in Abhängigkeit von Horizontalsynchronimpulsen und Fenstersignal einen ersten logischen Zustand erzeugt, der für ein nächstes Vertikalsynchronimpulsintervall aufrechterhalten bleibt, und einen zweiten logischen Zustand erzeugt, der für das nächste Vertikalsynchronimpulsintervall aufrechterhalten bleibt,
wodurch die Ausgabeeinrichtung den ersten Logikzustand für das ungerade Teilbild und den zweiten Logikzustand für das gerade Teilbild aufrechterhält.

2. Schaltung nach Anspruch 1, bei der der erste Zähler enthält:
eine erste UND-Schaltung zur Entgegennahme zusammengesetzter Synchronimpulse und eines Rücksetzimpulses,
einen Synchronzähler zum Zählen der Taktimpulse,
eine zweite UND-Schaltung zur Aufnahme des Ausgangs des Synchronzählers zur Ermittlung des Vertikalsynchronimpulsintervalls daraus, und
ein erstes JK-Flip-Flop, das auf den Ausgang der zweiten UND-Schaltung anspricht.

3. Schaltung nach Anspruch 1, bei der der zweite Zähler enthält:
erste und zweite 4-Bit-Synchronzähler, die parallelgeschaltet sind, um einen 8-Bit-Zähler zu bilden zum Zählen der Taktimpulse bei Empfang des Ausgangs des ersten JK-Flip-Flops,
eine dritte UND-Schaltung zur Aufnahme des Ausgangs des 8-Bit-Synchron-Zählers;
eine ODER-Schaltung zur Aufnahme des Ausgangs des zweiten 4-Bit-Synchronzählers zur Erzeugung des Zählsignals, und
ein zweites JK-Flip-Flop zur Aufnahme der Ausgänge der zweiten und dritten UND-Schaltungen zur Erzeugung des Fenstersignals.

4. Schaltung nach Anspruch 1, bei der die Ausgabeeinrichtung enthält:
eine vierte UND-Schaltung zur Aufnahme des Fenstersignals und der Vertikalsynchronimpulse zur Erzeugung eines Untertaktimpulses, und
ein D-Flip-Flop zur Aufnahme des Zählsignals zur Aufrechterhaltung des Logikzustands des Zählsignals in Abhängigkeit vom Untertaktimpuls.