DE4238080A1 - Through hole connection structure mfr. for multilayer integrated circuit - selectively etching insulating layer and using CVD process with gas containing titanium and forming conducting layers for coupling to connecting layer - Google Patents

Through hole connection structure mfr. for multilayer integrated circuit - selectively etching insulating layer and using CVD process with gas containing titanium and forming conducting layers for coupling to connecting layer

Info

Publication number
DE4238080A1
DE4238080A1 DE4238080A DE4238080A DE4238080A1 DE 4238080 A1 DE4238080 A1 DE 4238080A1 DE 4238080 A DE4238080 A DE 4238080A DE 4238080 A DE4238080 A DE 4238080A DE 4238080 A1 DE4238080 A1 DE 4238080A1
Authority
DE
Germany
Prior art keywords
layer
conductive
conductive layer
titanium silicide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4238080A
Other languages
English (en)
Other versions
DE4238080C2 (de
Inventor
Kenichi Mori
Katsuhiro Tsukamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3323923A external-priority patent/JP2983098B2/ja
Priority claimed from JP04050839A external-priority patent/JP3109687B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4238080A1 publication Critical patent/DE4238080A1/de
Application granted granted Critical
Publication of DE4238080C2 publication Critical patent/DE4238080C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Verbindungs­ struktur für leitende Schichten einer Halbleitereinrichtung welche eine obere leitende Schicht und eine untere leitende Schicht elektrisch verbindet und ein Verfahren zu deren Her­ stellung. Genauer bezieht sie sich auf ein Herstellungsverfah­ ren für eine Verbindungsstruktur für leitende Schichten einer Halbleitereinrichtung mit einer natürlichen Oxidschicht, die unter Benutzung einer Titansilizidschicht entfernt wird, und mit einer Verbindungsstruktur für leitende Schichten, die unter Benutzung dieses Verfahrens ausgebildet werden.
Sputtern und CVD (Chemical Vapor Deposition = Gasphasenab­ scheidung) sind als Schichtablagerungstechniken wohlbekannt. Sputtern hat den Vorteil, daß eine Schicht ohne die Notwendig­ keit des Einstellens des Gasflusses und der Temperatur, wie in dem Fall der Benutzung von CVD, leicht erhalten wird. Ein Verfahren zur Ausbildung einer oberen leitenden Schicht mit Sputtern wird später noch beschrieben.
Bezugnehmend auf Fig. 17 wird eine Zwischenschichtisolier­ schicht 3 auf einer unteren leitenden Schicht 5 ausgebildet. Ein Durchgangsloch 6, welches die untere leitende Schicht 5 erreicht, wird in der Zwischenschichtisolierschicht 3 ausge­ bildet. Ar-Ionen werden zum Zusammenprall mit einer Alumini­ umplatte 1 gebracht, und aufgrund des Zusammenpralles fallen die Aluminiumatome nach unten. Dieser Prozeß wird fortgesetzt bis als Ergebnis der in Fig. 19 gezeigte Zustand, über den in Fig. 18 gezeigten Zustand, erreicht ist. Das Bezugszeichen 7 bezeichnet eine obere leitende Schicht aus Aluminium.
Jedoch fallen in der Praxis die Aluminiumatome nicht wie in Fig. 17 gezeigt senkrecht nach unten. Der Fall der Aluminium­ atome wird, verursacht durch den Zusammenprall mit Ar-Ionen, in verschiedenen Richtungen beobachtet, wie in Fig. 20 gezeigt. In der Ecke 10 des Durchgangsloches 9 wird ein Aluminiumfilm nur schwierig ausgebildet.
Die Öffnungsgröße des Durchgangsloches 9 ist, übereinstimmend mit der kleiner werdenden Größe der Vorrichtungen, kleiner ge­ worden. Die Dicke der Zwischenschichtisolierschicht 3 ist unter Berücksichtigung der Möglichkeit eines Defektes im wesentlichen auf einen konstanten Wert festgelegt. Darum wird das Längenver­ hältnis (Lochtiefe/Öffnungsgröße des Loches) des Durchgangslo­ ches unvermeidlich erhöht. Ein größeres Längenverhältnis macht es für die Aluminiumatome noch schwieriger die Ecke 10 des Durchgangsloches 9 zu erreichen. Das bringt Probleme mit sich, die nachfolgend beschrieben werden.
Fig. 21 ist eine Schnittansicht einer Halbleitereinrichtung, bei der eine obere leitende Schicht 7 aus Aluminium auf einer Zwischenschichtisolierschicht 3 mit einem Durchgangsloch 9 mit großem Längenverhältnis ausgebildet wird.
Fig. 22 zeigt den Zustand der Halbleitereinrichtung nach der Ausbildung der oberen leitenden Schicht 7. Es ist zu sehen, daß die Öffnung des Durchgangsloches 9 mit Aluminium verschlossen ist bevor das Innere des Durchgangsloches 9 vollständig mit Aluminium gefüllt ist, was in einem Hohlraum 11 in dem Durch­ gangsloch 9 resultiert. Der Hohlraum 11 verursacht einen höhe­ ren elektrischen Widerstand in der Aluminiumschicht im Durch­ gangsloch 9. Das führt zu einer erhöhten Wahrscheinlichkeit von Elektromigration in diesem Teil. Elektromigration ist ein Phä­ nomen, bei dem Metallatome verfrachtet werden, wenn eine hohe Strombelastung an dem Metall anliegt. Wenn die Metallatome in der zu der Stromrichtung entgegengesetzten Richtung wandern, wird auf der Kathodenseite kein Aluminium mehr sein und so ein Hohlraum gebildet, wohingegen sich das Aluminium auf der Ano­ denseite sammelt und Aufwürfe und Whisker (Haarkristalle) bil­ det. Der durch die Elektromigration verursachte Defekt bein­ haltet einen Anstieg des Verbindungswiderstandes und Verbin­ dungsunterbrechung aufgrund von Hohlräumen und Kurzschlüssen zwischen Mehrschichtverbindungen aufgrund von Aufwürfen und Whiskern.
Darum wird eine obere leitende Schicht unter Benutzung eines CVD-Verfahrens ausgebildet, wenn das Längenverhältnis eines Durchgangsloches groß ist. Bei dem CVD-Verfahren wird eine Schicht durch die Berührung des Gases mit der Schicht bildenden Fläche ausgebildet. Gas kann sich leicht in die Ecke eines Durchgangsloches ausbreiten. Das bedeutet, daß das Innere eines Durchgangsloches vollständig ausgefüllt werden kann, sogar dann wenn das Durchgangsloch ein großes Längenverhältnis hat.
Ein Verfahren zum Auffüllen eines Durchgangsloches mit einer leitenden Schicht durch ein CVD-Verfahren wird nachfolgend beschrieben. Dieses Verfahren ist z. B. in 1990 IEEE June 12- 13, 1990 VMIC Conference pp. 219-225 "CONTAKT HOLE FILL WITH LOW TEMPERATURE LPCVD TiN" Ivo J. Raaÿmakers et. al. offenbart.
Fig. 23 zeigt, daß die Zwischenschichtisolationsschicht 19 selektiv zur Ausbildung eines Durchgangsloches 21, welches den Störstellenbereich 17 erreicht, geätzt wird. Das Bezugszeichen 13 bezeichnet ein Siliziumsubstrat und das Bezugszeichen 15 eine Feldoxidschicht.
Fig. 24 zeigt, daß auf dem freiliegenden Störstellenbereich 17 durch den Sauerstoff der Atmosphäre eine natürliche Oxidschicht 23 gebildet wird. Da die Anwesenheit einer natürlichen Oxid­ schicht 23 die elektrische Verbindung zwischen dem Störstellen­ bereich 17 und einer später auszubildenden TiN-Schicht verrin­ gern würde, wird die natürliche Oxidschicht 23 wie folgt redu­ ziert.
Fig. 25 zeigt, daß durch Sputtern eine Ti-Schicht 25 auf der ganzen Hauptoberfläche des Siliziumsubstrates 13 ausgebildet wird.
Fig. 26 zeigt, daß das Siliziumsubstrat 13 für 30 Sekunden einer Wärmebehandlung in einer Stickstoffatmosphäre bei einer Temperatur von 650°C unterzogen wird. Der Teil der Ti-Schicht, der in Kontakt mit der Zwischenschichtisolierschicht 19 ist, wird eine TiN (O)-Schicht 29. Die TiN (O)-Schicht 29 ist eine TiN-Schicht mit in dieser Schicht verteiltem Sauerstoff.
Aus dem betreffenden Teil der Ti-Schicht, die in Kontakt mit dem Störstellenbereich 17 steht, diffundiert Ti in den Stör­ stellenbereich 17 und wird in dem Störstellenbereich 17 an Si gebunden, was in der Bildung von TiSix 27 (0 < x < 2) resul­ tiert. Da TiSix reduzierend ist, reagiert ein Teil des TiSix mit dem O der natürlichen Oxidschicht und wird zu TiSiO. So wird die natürliche Oxidschicht reduziert.
Fig. 27 zeigt, das durch ein CVD-Verfahren eine TiN-Schicht 31 auf der ganzen Hauptoberfläche des Siliziumsubstrates 13 aus­ gebildet wird. Das Durchgangsloch 21 kann vollständig mit der TiN-Schicht 31 aufgefüllt werden, sogar dann wenn das Längen­ verhältnis des Durchgangsloches 21 groß ist, da die Ausbildung mit einem CVD-Verfahren durchgeführt wird.
Fig. 28 zeigt, das eine Al-Cu-Schicht 33 auf der TiN-Schicht 31 ausgebildet wird. Die Al-Cu-Schicht 33 dient zur Verbesserung der Leitfähigkeit der Verbindungsschicht.
In dem oben beschriebenen konventionellen Verfahren wird das Silizium zur Bildung des TiSix 27 vom Störstellenbereich 17 zur Verfügung gestellt. Wenn die Reaktion zwischen Ti und Si zu stark ist, wird das TiSix 27 durch den Störstellenbereich 17, wie in Fig. 29 gezeigt, brechen und den pn-Übergang beschädi­ gen. Daraus folgt, das ein Leckstrom auftritt.
Die Dicke der oberen Verbindungsschicht ist aufgrund ihrer dreischichtigen Struktur aus Al-Cu-Schicht 33, TiN-Schicht 31 und TiN (O)-Schicht 29 groß. Das führt zu einem größeren ge­ stuften Bereich in den über der oberen Verbindungsschicht ge­ legenen Schichten mit Problemen, wie der Möglichkeit der Ver­ bindungsunterbrechung in einer Verbindungsschicht über der auf der oberen Verbindungsschicht liegenden Schicht.
Die vorliegende Erfindung ist zur Lösung der oben beschriebenen herkömmlichen Probleme vorgesehen.
Aufgabe der vorliegenden Erfindung ist es ein Verfahren zur Herstellung einer Verbindungsstruktur für leitende Schichten einer Halbleitereinrichtung bereitzustellen, bei dem die lei­ tende Schicht zur Reduzierung einer natürlichen Oxidschicht benutzt werden kann ohne dabei übermäßig in eine untere leiten­ de Schicht einzudringen.
Infolgedessen wird eine Verbindungsstruktur für leitende Schichten einer Halbleitereinrichtung geschaffen, die eine leitende Schicht, welche zur Reduzierung einer natürlichen Oxidschicht benutzt wird, aufweist, die nicht übermäßig in eine untere leitende Schicht eindringt.
Daraus folgt das die vorliegende Erfindung ein Verfahren zur Herstellung einer Verbindungsstruktur für leitende Schichten einer Halbleitereinrichtung bereitstellt, das die Beschädigung eines pn-Überganges verhindern kann.
Weiter folgt aus der vorliegenden Erfindung das eine Verbin­ dungsstruktur für leitende Schichten einer Halbleitereinrich­ tung bereitgestellt wird, bei der der elektrische Widerstand der leitenden Schicht in einem Durchgangsloch reduziert werden kann.
Mit der vorliegenden Erfindung wird außerdem eine Verbindungs­ struktur für leitende Schichten einer Halbleitereinrichtung be­ reitgestellt, bei der der gestufte Bereich reduziert werden kann.
Entsprechend einem Gesichtspunkt der vorliegenden Erfindung wird eine auf einer unteren leitenden Schicht ausgebildete Iso­ lierschicht durch Ätzen selektiv entfernt um ein Durchgangs­ loch, welches die untere leitende Schicht erreicht, auszu­ bilden. Eine natürliche Oxidschicht wird auf der unteren lei­ tenden Schicht in dem Durchgangsloch gebildet. Mit einem CVD- Verfahren unter Benutzung eines Titan enthaltenden Gases und eines Silizium enthaltenden Gases, oder durch ein Sputter- Verfahren mit Titansilizid als Ziel, wird zur Reduzierung der natürlichen Oxidschicht eine Titansilizidschicht auf der na­ türlichen Oxidschicht ausgebildet. Dann wird eine leitende Verbindungsschicht zum elektrischen Verbinden einer oberen leitenden Schicht und einer unteren leitenden Schicht ausge­ bildet. Am Schluß wird eine obere leitende Schicht auf einer Isolierschicht zur elektrischen Verbindung mit der leitenden Verbindungsschicht ausgebildet.
Gemäß einem anderen Gesichtspunkt der vorliegenden Erfindung sind eine auf einer unteren leitenden Schicht ausgebildete Isolationsschicht mit einem Durchgangsloch, welches bis zu der tieferen leitenden Schicht reicht, eine in dem Durchgangsloch auf der unteren leitenden Schicht ausgebildete Titansilizid­ schicht, und eine aus TiN gebildete leitende Verbindungsschicht zum elektrischen Verbinden der Titansilizidschicht und der obe­ ren leitenden Schicht vorgesehen. Es ist kein TiN (O) in dem Durchgangsloch. Eine obere leitende Schicht, welche elektrisch mit der leitenden Verbindungsschicht verbunden ist, wird auf der Isolationsschicht ausgebildet.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird ein Durchgangsloch mit einer ausschließlich aus TiN, aus­ schließlich Ti, oder ausschließlich TiSi2, mit einem CVD-Ver­ fahren gebildeten, leitenden Verbindungsschicht aufgefüllt. Eine obere leitende Schicht einer Einzelschichtstruktur wird zur elektrischen Verbindung mit der leitenden Verbindungs­ schicht auf der Isolationsschicht ausgebildet.
Gemäß einem Gesichtspunkt der vorliegenden Erfindung wird die natürliche Oxidschicht unter Verwendung einer durch ein CVD- Verfahren oder ein Sputter-Verfahren gebildeten Titansilizid­ schicht reduziert. Genauer wird die natürliche Oxidschicht durch Ausbildung einer Titansilizidschicht reduziert. Das zur Ausbildung der Titansilizidschicht benutzte Silizium wird im Fall des CVD-Verfahrens von einem Silizium enthaltenden Gas zugeführt, und im Fall des Sputterns von einem Ziel (im weiteren Target) genannt. Dadurch kann die Titansilizidschicht davon ab­ gehalten werden übermäßig in die untere leitende Schicht einzu­ dringen.
Eine weitere Anwendung der vorliegenden Erfindung ist eine Ver­ bindungsstruktur für leitende Schichten, die nach dem ersten genannten Gesichtspunkt hergestellt wird. TiN, nicht TiN (O), wird in dem Durchgangsloch ausgebildet. TiN hat im Vergleich zu TiN (O) einen niedrigeren elektrischen Widerstand. Dadurch kann der elektrische Widerstand der leitenden Schicht in dem Durch­ gangsloch reduziert werden.
Ein weiterer Gesichtspunkt der vorliegenden Erfindung erlaubt eine Reduzierung in dem gestuften Bereich, da die obere leiten­ de Schicht von einer Einzelschichtstruktur gebildet wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Schnittansicht eines MOS-Feldeffekttransistors der entsprechend einer ersten Ausführungsform der vorliegenden Erfindung hergestellt wird;
Fig. 2 bis 7 Schnittansichten eines MOS-Feldeffekttransistors der ersten Ausführungsform der vorliegenden Erfin­ dung, die die jeweiligen ersten bis sechsten Her­ stellungsschritte 1 bis 6 zeigen;
Fig. 8 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 9 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 10 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 11 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer fünften Ausführungsform der vorliegenden Erfindung.
Fig. 12 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer sechsten Ausführungsform der vorliegenden Erfindung;
Fig. 13 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten entsprechend der sechsten Aus­ führungsform der vorliegenden Erfindung, die einen Herstellungsschritt davon zeigt;
Fig. 14 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer siebten Ausführungsform der vorliegenden Erfindung;
Fig. 15 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer achten Ausführungsform der vorliegenden Erfindung;
Fig. 16 eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt nach einer neunten Ausführungsform der vorliegenden Erfindung;
Fig. 17 bis 19 Schnittansichten, die einen ersten, einen zweiten bzw. einen dritten Schritt der Bildung einer Alumi­ niumschicht mit einem idealen Sputter-Verfahren zeigen;
Fig. 20 eine Schnittansicht die eine Bildung einer Alumi­ niumschicht durch tatsächliches Sputtern darstellt;
Fig. 21 und 22 Schnittansichten, die einen ersten Schritt bzw. einen zweiten Schritt der Bildung einer Aluminium­ schicht durch Sputtern in einem Durchgangsloch mit einem großen Längenverhältnis zeigen.
Fig. 23 bis 28 Schnittansichten einer Verbindungsstruktur für leitende Schichten einer herkömmlichen Halbleiter­ einrichtung, die jeweils einen der ersten bis sechsten Schritte der Herstellung dieser zeigen;
Fig. 29 eine Schnittansicht einer Halbleitereinrichtung, die den Zustand einer Titansilizidschicht, der einen pn- Übergang zerstört, zeigen.
Fig. 1 ist eine Schnittansicht eines MOS-Feldeffekttransistors entsprechend einer ersten Ausführungsform der Erfindung. Stör­ stellenbereiche 37 sind mit einem Abstand dazwischen auf dem Siliziumsubstrat 35 ausgebildet. Der Feldeffekttransistor um­ faßt eine Gate-Oxidschicht 39 und eine Gate-Elektrode 41. Auf dem Siliziumsubstrat 35 ist eine Zwischenschicht-Isolierschicht 43 ausgebildet. Ein Durchgangsloch 49, welches den Störstellen­ bereich 37 erreicht, ist auf der Zwischenschicht-Isolierschicht 43 ausgebildet. Eine TiSix-Schicht (Titansilizidschicht) 51 ist auf dem Störstellenbereich 37 und an der Seitenwand des Durch­ gangsloches 49 ausgebildet. Das Durchgangsloch 49 ist mit einer TiN-Schicht 53 aufgefüllt. Eine Al-Schicht 55 ist auf der Zwi­ schenschicht-Isolierschicht 43 zur elektrischen Verbindung mit der TiN-Schicht 53 ausgebildet. Das Bezugszeichen 45 bezeichnet eine Isolierschicht.
Die erste Ausführungsform der vorliegenden Erfindung wird nach­ folgend beschrieben. Bezugnehmend auf Fig. 2 ist ein Störstel­ lenbereich 59 in einem Siliziumsubstrat 57 ausgebildet. Das Be­ zugszeichen 65 ist eine Feldoxidschicht. Eine Zwischenschicht- Isolierschicht 61 ist überall auf dem Siliziumsubstrat 57 aus­ gebildet. Ein Durchgangsloch 63, welches den Störstellenbereich 59 erreicht, ist in der Zwischenschicht-Isolierschicht 61 aus­ gebildet.
Bezugnehmend auf Fig. 3 ist eine natürliche Oxidschicht 67 durch den Sauerstoff in der Atmosphäre auf dem Störstellenbe­ reich 59 ausgebildet.
Um die natürliche Oxidschicht 67 zu reduzieren ist mit einem CVD-Verfahren eine Titansilizidschicht 69, wie in Fig. 4 gezeigt, ausgebildet. Die Bedingungen sind wie folgt.
Temperatur:|700-800°C
Druck: 20-40 Pa
Gasfluß: TiCl₄ 25 sccm
SiH₄ 50-200 sccm
Schichtwachstumsrate: 20-40 nm/min
Die durch dieses CVD ausgebildete Titansilizidschicht besteht aus TiSix, wobei für x gilt: 0 < x < 2. Es ist x < 2 gehalten, da Titansilizid für x = 2 stabil wird, was in einer schwachen Reduzierung resultiert. Die, die Reduzierung einer natürlichen Oxidschicht zeigende, Reaktionsformel ist:
TiSix + SiOy → TiSixOy + Si
SiOy repräsentiert eine natürliche Oxidschicht. y ist ein Wert nahe 2. Das bedeutet, daß die Schicht nicht aus SiO2 besteht, da die natürliche Oxidschicht nicht mit einem positiven Über­ schuß von Sauerstoff für das Silizium ausgebildet wurde. Es ist außerdem anzumerken, daß nicht das gesamte Titansilizid zu TiSixOy wird. Die Mehrheit des Titansilizids bleibt wie es ist, und nur ein wenig TiSixOy befindet sich in dem Titansilizid. Die obige Formel ist nur ein Beispiel zur Darstellung der Redu­ zierung einer natürlichen Oxidschicht, und die natürliche Oxid­ schicht kann in der Praxis durch verschiedene Reaktionen redu­ ziert werden. Die natürliche Oxidschicht kann auch durch die Ausbildung einer Titansilizidschicht durch Sputtern mit Titan­ silizid als Target reduziert werden.
Die TiN-Schicht 71 wurde auf der Titansilizidschicht 69 aus­ gebildet, wie in Fig. 5 gezeigt. Die Bedingungen waren wie folgt:
Temperatur:
400-800°C (bevorzugterweise 400-800°C)
Druck: 1-100 Pa
Gasfluß: TiCl₄ 25 sccm
MH₃ 25-100 sccm
Verdünnungsgas: N₂ 0-300 sccm (bevorzugterweise 250 sccm)
Schichtwachstumsrate: 70-150 Å/min
Ar kann als Verdünnungsgas benutzt werden.
Bezugnehmend auf Fig. 6 werden die TiN-Schicht 71 und die Ti­ tansilizidschicht 69 überall geätzt um die Titansilizidschicht 69 und die TiN-Schicht 71 nur in dem Durchgangsloch 63 zu belassen.
Bezugnehmend auf Fig. 7 ist eine Al-Schicht 73 auf der Zwi­ schenschicht-Isolierschicht 61 mit einem Sputterverfahren aus­ gebildet. Dies vervollständigt die erste Ausführungsform der vorliegenden Erfindung.
Die Herstellungszeitdauer kann reduziert werden, da die erste Ausführungsform der vorliegenden Erfindung die Titansilizid­ schicht 69 und die TiN-Schicht 71 sukzessive mit einem CVD- Verfahren ausbildet. Der elektrische Widerstand kann reduziert werden, da die Titannitridschicht ausschließlich aus TiN gebil­ det wird. Es ist bekannt, daß der elektrische Widerstand proportio­ nal zur Menge des Sauerstoffs im TiN ansteigt. Dies ist be­ schrieben in 1987 American Vacuum Society "Nitrogen, Oxygen, and Argon Incorporation During Reactive Sputter Deposition of Titanum Nitride" pp. 1723-1729.
Fig. 8 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit einer zweiten Ausführungs­ form der vorliegenden Erfindung. Gemäß der zweiten Ausführungs­ form wird die natürliche Oxidschicht auf dem Störstellenbereich 77 durch eine Titansilizidschicht 81, die auf dem Störstellen­ bereich 77 mit einem selektiven CVD-Verfahren gebildet wird, entfernt. Eine TiN-Schicht 83 ist durch ein CVD-Verfahren aus­ gebildet. Die Halbleitereinrichtung mit der vorliegenden Ver­ bindungsstruktur für leitende Schichten umfaßt ein Silizium­ substrat 75, eine Feldoxidschicht 79, eine Zwischenschichtiso­ lationsschicht 85, ein Durchgangsloch 87, und eine Al-Schicht 89.
Fig. 9 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten die mit einer dritten Ausführungsform der vorliegenden Erfindung hergestellt wurde. Die dritte Ausfüh­ rungsform umfaßt eine W-Schicht 105 als obere leitende Schicht. Da die W-Schicht 105 keine gute Bindungskraft zur Zwischen­ schichtisolierschicht 101 hat, werden die TiN-Schicht 99 und die Titansilizidschicht 97 nicht vollständig geätzt und ver­ bleiben. Die Halbleitereinrichtung mit der vorliegenden Ver­ bindungsstruktur für leitende Schichten umfaßt ein Silizium­ substrat 91, einen Störstellenbereich 93, eine Feldoxidschicht 95, und ein Durchgangsloch 103.
Fig. 10 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit einer vierten Ausführungs­ form der vorliegenden Erfindung. Die vierte Ausführungsform verwendet eine Titansilizidschicht 113 und eine TiN-Schicht 115 als die obere leitende Schicht. Die vierte Ausführungsform hat einen Vorteil in der Vereinfachung des Schrittes zur Ausbildung der oberen leitenden Schicht, da die das Durchgangsloch 119 füllende leitende Schicht die obere leitende Schicht darstellt. Die Halbleitereinrichtung mit der vorliegenden Verbindungs­ struktur für leitende Schichten umfaßt ein Siliziumsubstrat 107, einen Störstellenbereich 109, eine Feldoxidschicht 111 und eine Zwischenschicht-Isolierschicht 117.
Fig. 11 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit einer fünften Ausführungs­ form der vorliegenden Erfindung. Bei der fünften Ausführungs­ form ist das Durchgangsloch 135 nicht vollständig mit einer TiN-Schicht 129 ausgefüllt, und eine W-Schicht 131 ist in dem offenen Raum ausgebildet. Die W-Schicht 131 ist mit einem CVD- Verfahren ausgebildet. Da W einen niedrigen elektrischen Wi­ derstand im Vergleich zu TiN hat, ist es möglich den elektri­ schen Widerstand in der fünften Ausführungsform im Vergleich zu der ersten Ausführungsform weiter zu senken. Die Halbleiterein­ richtung mit der vorliegenden Verbindungsstruktur für leitende Schichten umfaßt ein Siliziumsubstrat 121, einen Störstellen­ bereich 123, eine Feldoxidschicht 125, eine Titansilizidschicht 127, eine Zwischenschicht-Isolierschicht 133 und eine Al- Schicht 137.
Fig. 12 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten hergestellt mit einer sechsten Ausführungs­ form der vorliegenden Erfindung. Das Durchgangsloch 151 ist mit der TiN-Schicht 149 gefüllt. Die obere leitende Schicht wird nur durch eine einzige Schicht, bestehend aus der Al-Schicht 153, gebildet. Daher ist die Dicke der oberen, leitenden Schicht gering, so daß die sich über der oberen leitenden Schicht er­ streckende Schicht und die Zwischenschicht-Isolierschicht 147 in dieser Hinsicht einen reduzierten gestuften Teil haben werden. Die Halbleitereinrichtung mit der vorliegenden Verbin­ dungsstruktur für leitende Schichten umfaßt ein Siliziumsub­ strat 141, einen Störstellenbereich 143, eine Feldoxidschicht 145 und eine Zwischenschicht-Isolierschicht 147.
Fig. 13 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit der sechsten Ausführungs­ form der vorliegenden Erfindung, wobei (a)-(e) deren Her­ stellungsschritte zeigen. Bezugnehmend auf Fig. 13(a) ist das Durchgangsloch 151 in der Zwischenschicht-Isolierschicht 147 ausgebildet.
Bezugnehmend auf Fig. 13(b) ist die TiN-Schicht 149 durch ein CVD-Verfahren ausgebildet. Die Bedingungen sind wie folgt:
Temperatur:|700°C
Druck: 50 Pa
Gasfluß: TiCl₄ 25 sccm
NH₃ 25 sccm
Verdünnungsgas: N₂ 250 sccm
Bezugnehmend auf Fig. 13(c) wurde die auf der Zwischenschicht- Isolierschicht 147 ausgebildete TiN-Schicht 149 durch Ätzen entfernt.
Bezugnehmend auf Fig. 13(d) wird die Al-Schicht 153 auf der Zwischenschicht-Isolierschicht 147 mit einem Sputterverfahren ausgebildet.
Bezugnehmend auf Fig. 13(e) wurde eine vorbestimmte Struktur auf die Al-Schicht 153 gebracht. Obwohl das Durchgangsloch 151 in der vorliegenden Ausführungsform ausschließlich mit der TiN- Schicht 149 vollständig aufgefüllt ist, kann das Durchgangsloch 151 ausschließlich mit einer Titansilizidschicht aufgefüllt sein.
Fig. 14 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit einer siebten Ausführungs­ form der vorliegenden Erfindung. Der Störstellenbereich 157 ist auf dem Siliziumsubstrat 155 ausgebildet. Das bis in den Störstellenbereich 157 reichende Durchgangsloch 169 ist in der Zwischenschicht-Isolierschicht 161 ausgebildet. Die TiSi2- Schicht 165 ist entlang der inneren Wand des Durchgangsloches 169 ausgebildet. Die TiN-Schicht 163 ist im Inneren der TiSi2- Schicht 165 ausgebildet. Die TiN-Schicht 171 ist auf der Zwi­ schenschicht-Isolierschicht 161 zum Einrichten des elektrischen Kontaktes mit der TiN-Schicht 163 und der TiSi2-Schicht 165 ausgebildet. Die W-Schicht 167 ist auf der TiN-Schicht 171 ausgebildet. Die obere leitende Schicht wird von einer Zwei­ schichtstruktur aus der TiN-Schicht 171 und der W-Schicht 177 gebildet um die Dicke der oberen leitenden Schicht zu redu­ zieren.
Die siebte Ausführungsform der vorliegenden Erfindung kann durch die Ausbildung einer TiN-Schicht 171 und dann einer W- Schicht 167 auf der in Fig. 6 gezeigten Zwischenschicht-Iso­ lierschicht 61, gefolgt von einem Strukturierungsschritt, im­ plementiert werden.
Fig. 15 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit einer achten Ausführungs­ form der vorliegenden Erfindung. Im Vergleich mit der Zwei­ schichtstruktur der oberen leitenden Schicht in der siebten Ausführungsform aus Fig. 14 hat die obere leitende Schicht der achten Ausführungsform eine Einzelstruktur, gebildet aus­ schließlich von der TiN-Schicht 187. Daher werden die sich über der oberen leitenden Schicht erstreckende Schicht und außerdem die darunterliegende Zwischenschicht-Isolierschicht 179 eine in dieser Hinsicht weiter reduzierten gestuften Teil haben. Die Halbleitereinrichtung mit der vorliegenden Verbindungsstruktur für leitende Schichten umfaßt ein Siliziumsubstrat 173, eine Feldoxidschicht 175, einen Störstellenbereich 177, eine Zwi­ schenschicht-Isolierschicht 179, eine TiSi2-Schicht 181, eine TiN-Schicht 183 und ein Durchgangsloch 185.
Fig. 16 ist eine Schnittansicht einer Verbindungsstruktur für leitende Schichten, hergestellt mit einer neunten Ausführungs­ form der vorliegenden Erfindung. In der vorliegenden Ausfüh­ rungsform ist die, das Durchgangsloch 197 füllende, TiN-Schicht 195 als die obere leitende Schicht eingeführt. Die Halbleiter­ einrichtung mit der vorliegenden Verbindungsstruktur für lei­ tende Schichten umfaßt ein Siliziumsubstrat 189, eine Feldoxid­ schicht 191, einen Störstellenbereich 193 und eine Zwischen­ schicht-Isolierschicht 199. Die neunte Ausführungsform weist den Herstellungsschritt aus Fig. 13(b), gefolgt von einem Strukturierungsschritt der TiN-Schicht 149 auf.
Obwohl die Durchgangslöcher der Ausführungsformen 1 bis 5, der Ausführungsform 7 und der Ausführungsform 8 mit einer TiN- Schicht gefüllt sind, kann das Durchgangsloch anstatt dessen mit einer Ti-Schicht aufgefüllt sein.
Obwohl das Durchgangsloch der sechsten und der neunten Ausfüh­ rungsform mit einer TiN-Schicht gefüllt ist, kann das Durch­ gangsloch ausschließlich mit einer Ti-Schicht oder ausschließ­ lich mit einer TiSi2-Schicht aufgefüllt sein.
Entsprechend einem Gesichtspunkt der vorliegenden Erfindung wird das für die Bildung einer Titansilizidschicht benutzte Si­ lizium von einem Silizium enthaltenden Gas bereitgestellt. Da­ durch kann die Titansilizidschicht davon abgehalten werden übermäßig in die untere leitende Schicht einzudringen. Dadurch kann das Problem der Störung des pn-Überganges, verursacht durch das übermäßige Eindringen der Titansilizidschicht in die untere leitende Schicht, verhindert werden.
Entsprechend einem weiteren Gesichtspunkt der vorliegenden Er­ findung besteht das in einem Durchgangsloch ausgebildete Titan­ nitrid nur aus TiN. Darum kann der elektrische Widerstand der leitenden Schicht in einem Durchgangsloch im Vergleich zu den Fällen, in denen das Titannitrid aus TiN und TiN (O) besteht, reduziert werden.
Entsprechend einem weiteren Gesichtspunkt der vorliegenden Er­ findung kann die Dicke der oberen leitenden Schicht reduziert werden. Darum kann die auf der oberen leitenden Schicht ausge­ bildete Schicht ihre Stufe reduziert bekommen. Da die Stufe in der Schicht reduziert werden kann, kann eine Verbindungsunter­ brechung der Verbindungsschicht, die auf dieser Schicht ausge­ bildet ist, verhindert werden.

Claims (22)

1. Verfahren zur Herstellung einer Verbindungsstruktur für lei­ tende Schichten einer Halbleitervorrichtung, die eine obere leitende Schicht (73) und eine untere leitende Schicht (59) elektrisch verbindet, mit folgenden Schritten:
selektives Ätzen einer auf der unteren leitenden Schicht (59) ausgebildeten Isolierschicht (61) zur Ausbildung eines Durch­ gangsloches (63), welches die untere leitende Schicht (59) er­ reicht,
wobei eine natürliche Oxidschicht (67) auf der unteren leiten­ den Schicht (59) in dem Durchgangsloch (63) ausgebildet wird, Ausbildung einer Titansilizidschicht (69) auf der natürlichen Oxidschicht (67), zur Reduzierung der natürlichen Oxidschicht (67), mit einem CVD-Verfahren unter Benutzung eines Titan ent­ haltenden Gases und eines Silizium enthaltenden Gases, oder mit einem Sputterverfahren mit Titansilizid als Target,
Ausbildung einer leitenden Verbindungsschicht (71) in dem Durchgangsloch (63) zum elektrischen Verbinden der oberen lei­ tenden Schicht (73) und der unteren leitenden Schicht (59), und Ausbildung der oberen leitenden Schicht (73) auf der Isolier­ schicht (61) zum elektrischen Verbinden mit der leitenden Ver­ bindungsschicht (71).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die leitende Verbindungsschicht (71) durch ein CVD-Verfahren ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die leitende Verbindungsschicht (71) TiN oder Ti aufweist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß
der Schritt zur Reduzierung der natürlichen Oxidschicht (67) den Schritt der Ausbildung einer Titansilizidschicht (69) auf der Isolierschicht (61), auf der Seitenwand des Durchgangslo­ ches (63), und auf der natürlichen Oxidschicht (67) durch ein CVD-Verfahren unter Benutzung eines Titan enthaltenden Gases und eines Silizium enthaltenden Gases, oder durch ein Sputter­ verfahren mit Titansilizid als Target, zum Reduzieren der natürlichen Oxidschicht (67) durch die auf der natürlichen Oxidschicht (67) ausgebildete Titansilizidschicht (69) aufweist,
wobei der Schritt der Ausbildung der leitenden Verbindungs­ schicht (71) den Schritt der Ausbildung einer leitenden Verbin­ dungsschicht (71) auf der Titansilizidschicht (69) zum Füllen des Durchgangsloches (63), und das Wegätzen der Titansilizid­ schicht (69) und der leitenden Verbindungsschicht (71) auf der Isolierschicht (61) aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die obere leitende Schicht eine TiN-Schicht (99) aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die obere leitende Schicht eine Zwei­ schichtstruktur aus einer TiN-Schicht (99) und einer W-Schicht (105) aufweist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Reduzierung der natürlichen Oxidschicht (67) den Schritt der selektiven Ausbildung einer Titansilizidschicht (81) auf der natürlichen Oxidschicht (67) durch ein selektives CVD-Verfahren zur Reduzierung der natürlichen Oxidschicht (67) aufweist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Reduzierung der natürlichen Oxidschicht (67) den Schritt der Ausbildung einer Titansilizidschicht (97) auf der Isolierschicht (101), auf der Seitenwand des Durch­ gangsloches (103), und auf der natürlichen Oxidschicht (67) durch ein CVD-Verfahren unter Benutzung eines Titan enthalten­ den Gases und eines Silizium enthaltenden Gases, oder durch ein Sputterverfahren mit Titansilizid als Target, zur Reduzierung der natürlichen Oxidschicht (67) durch die Titansilizidschicht (97) auf der natürlichen Oxidschicht (67) aufweist,
wobei der Schritt der Ausbildung der leitenden Verbindungs­ schicht den Schritt der Ausbildung der leitenden Verbindungs­ schicht (99) auf der Titansilizidschicht (97) zum Auffüllen des Durchgangsloches (103) aufweist,
wobei der Schritt der Ausbildung der oberen leitenden Schicht die Schritte der Ausbildung einer anderen leitenden Schicht (105) auf der, auf der Isolierschicht (101) verbleibenden, lei­ tenden Verbindungsschicht (99), und die Strukturierung der Titansilizidschicht (97), der leitenden Verbindungsschicht (99), und der anderen leitenden Schicht (105) zur Ausbildung der oberen leitenden Schicht aufweist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die andere leitende Schicht (105) Wolfram aufweist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Reduzierung der natürlichen Oxidschicht (67) den Schritt der Ausbildung einer Titansilizidschicht (113) auf der Isolierschicht (117), auf der Seitenwand des Durchgangslo­ ches (119), und auf der natürlichen Oxidschicht (67) durch ein CVD-Verfahren unter Benutzung eines Titan enthaltenden Gases und eines Silizium enthaltenden Gases, oder durch ein Sputter­ verfahren mit Titansilizid als Target, zur Reduzierung der na­ türlichen Oxidschicht (67) durch die Titansilizidschicht (113) auf der natürlichen Oxidschicht (67) aufweist,
wobei der Schritt der Ausbildung der leitenden Verbindungs­ schicht den Schritt der Ausbildung der leitenden Verbindungs­ schicht (115) auf der Titansilizidschicht (113) zum Auffüllen des Durchgangsloches (119) aufweist,
wobei der Schritt der Ausbildung der oberen leitenden Schicht den Schritt der Strukturierung der leitenden Verbindungsschicht (115) und der Titansilizidschicht (113) auf der Isolierschicht (117) zur Ausbildung der oberen leitenden Schicht aufweist.
11. Verfahren nach Anspruch 1, gekennzeichnet durch Ausbildung der leitenden Verbindungsschicht (129) auf der Titansilizidschicht (127),
Ausbildung einer begrabenen leitenden Schicht (131) auf der leitenden Verbindungsschicht (129) zum Auffüllen des Durch­ gangsloches (135), und
den Schritt des Wegätzens der Titansilizidschicht (127) auf der Isolierschicht (133), der leitenden Verbindungsschicht (129), und der begrabenen leitenden Schicht (131).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die begrabene leitende Schicht (131) Wolfram aufweist.
13. Verbindungsstruktur für leitende Schichten einer Halb­ leitervorrichtung zum elektrischen Verbinden einer oberen lei­ tenden Schicht (73) und einer unteren leitenden Schicht (59) gekennzeichnet durch
eine Isolierschicht (61), ausgebildet auf der unteren leitenden Schicht (59), mit einem Durchgangsloch (63), welches die untere leitende Schicht (59) erreicht,
einer Titansilizidschicht (69), ausgebildet auf der unteren leitenden Schicht (59) in dem Durchgangsloch (63),
einer leitenden Verbindungsschicht (71), aus TiN oder Ti in dem Durchgangsloch (63) ausgebildet, und die Titansilizidschicht (69) und die obere leitende Schicht (73) elektrisch verbindend, wobei TiN (O) in dem Durchgangsloch (63) nicht existiert,
wobei die obere leitende Schicht (73), die mit der leitenden Verbindungsschicht (71) elektrisch verbunden ist, auf der Iso­ lierschicht (61) ausgebildet ist.
14. Eine leitende Verbindungsstruktur nach Anspruch 13, dadurch gekennzeichnet, daß die Seitenwand des Durchgangsloches (63) eine darauf ausgebildete Titansilizidschicht (69) hat.
15. Leitende Verbindungsstruktur nach Anspruch 13, dadurch gekennzeichnet, daß die untere leitende Schicht (59) einen Silizium enthaltenden Störstellenbereich aufweist.
16. Verbindungsstruktur für leitende Schichten nach Anspruch 13, dadurch gekennzeichnet, daß die untere leitende Schicht (59) einen Source/Drain-Bereich aufweist.
17. Verbindungsstruktur für leitende Schichten nach Anspruch 13, dadurch gekennzeichnet, daß die leitende Verbindungsschicht (99) und die obere leitende Schicht (99) aus dem gleichen Material gebildet sind.
18. Leitende Verbindungsstruktur nach Anspruch 17, dadurch gekennzeichnet, daß die obere leitende Schicht desweiteren eine andere leitende Schicht (105) enthält.
19. Leitende Verbindungsstruktur nach Anspruch 18, dadurch gekennzeichnet, daß die andere leitende Schicht (105) Wolfram aufweist.
20. Leitende Verbindungsstruktur nach Anspruch 13, dadurch gekennzeichnet, daß die leitende Verbindungsschicht (131) Wolfram aufweist.
21. Verfahren zur Herstellung einer leitenden Verbindungsstruk­ tur einer Halbleitervorrichtung, die eine obere leitende Schicht (153) und eine untere leitende Schicht (143) elektrisch verbindet, gekennzeichnet durch
selektives Ätzen einer auf der unteren leitenden Schicht (143) ausgebildeten Isolierschicht (147) zur Ausbildung eines Durch­ gangsloches (151), welches die untere leitende Schicht (143) erreicht,
Auffüllen des Durchgangsloches (151) mit einer leitenden Ver­ bindungsschicht (149) aus ausschließlich TiN, ausschließlich Ti, oder ausschließlich TiSi2 durch ein CVD-Verfahren und Ausbildung der oberen leitenden Schicht (153) aus einer Einzelschichtstruktur auf der Isolierschicht (147), die elek­ trisch mit der leitenden Verbindungsschicht (149) verbunden ist.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die leitende Verbindungsschicht (195) und die obere leitende Schicht (195) aus dem gleichen Material gebildet sind.
DE4238080A 1991-11-11 1992-11-11 Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung Expired - Fee Related DE4238080C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3323923A JP2983098B2 (ja) 1991-11-11 1991-11-11 半導体装置の製造方法
JP04050839A JP3109687B2 (ja) 1992-03-09 1992-03-09 半導体装置の導電層接続構造の製造方法

Publications (2)

Publication Number Publication Date
DE4238080A1 true DE4238080A1 (en) 1993-05-13
DE4238080C2 DE4238080C2 (de) 2002-10-31

Family

ID=26391314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4238080A Expired - Fee Related DE4238080C2 (de) 1991-11-11 1992-11-11 Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US5534730A (de)
KR (1) KR970009274B1 (de)
DE (1) DE4238080C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2742924A1 (fr) * 1995-12-22 1997-06-27 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US6031288A (en) * 1995-11-14 2000-02-29 Hitachi, Ltd. Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof
WO2003052815A2 (en) * 2001-11-19 2003-06-26 Micron Technology, Inc. Electrode structure for use in an integrated circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6107190A (en) * 1997-01-30 2000-08-22 Nec Corporation Method of fabricating semiconductor device
US5930671A (en) 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
KR100292943B1 (ko) * 1998-03-25 2001-09-17 윤종용 디램장치의제조방법
US6399490B1 (en) * 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
US6784105B1 (en) * 2003-04-09 2004-08-31 Infineon Technologies North America Corp. Simultaneous native oxide removal and metal neutral deposition method
US7407882B1 (en) 2004-08-27 2008-08-05 Spansion Llc Semiconductor component having a contact structure and method of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459937A (en) * 1987-08-31 1989-03-07 Sony Corp Semiconductor device
US4870033A (en) * 1985-03-19 1989-09-26 Yamaha Corporation Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4985750A (en) * 1986-09-17 1991-01-15 Fujitsu Limited Semiconductor device using copper metallization
US5049975A (en) * 1989-03-14 1991-09-17 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567304B2 (de) * 1972-08-28 1981-02-17
US4557943A (en) * 1983-10-31 1985-12-10 Advanced Semiconductor Materials America, Inc. Metal-silicide deposition using plasma-enhanced chemical vapor deposition
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6455861A (en) * 1987-08-27 1989-03-02 Mitsubishi Electric Corp Semiconductor device
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
JPH03192768A (ja) * 1989-12-21 1991-08-22 Fujitsu Ltd 半導体装置
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
EP0469215B1 (de) * 1990-07-31 1995-11-22 International Business Machines Corporation Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures
US5275715A (en) * 1992-01-23 1994-01-04 Micron Technology Inc. Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870033A (en) * 1985-03-19 1989-09-26 Yamaha Corporation Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
US4985750A (en) * 1986-09-17 1991-01-15 Fujitsu Limited Semiconductor device using copper metallization
JPS6459937A (en) * 1987-08-31 1989-03-07 Sony Corp Semiconductor device
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US5049975A (en) * 1989-03-14 1991-09-17 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Contact Resistance Improvement for Tungsten Metallurgy" US-Z.: IBM Technical Disclosure Bulle-tin, Vol. 32, No. 8B, January 1990, S. 50 *
US-Buch: Einspruch, N.G., Cohen S.S. & Gildenblat G.Sh. Hrsg. "VLSI ELECTRONICS-Microstructure Science - Vol. 15, VLSI Metallization" ACADEMIC PRESS INC: Orlando usw. 1987, S. 107-140 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031288A (en) * 1995-11-14 2000-02-29 Hitachi, Ltd. Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof
US6268658B1 (en) 1995-11-14 2001-07-31 Hitachi, Ltd. Semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer and method of fabrication thereof
US6503803B2 (en) 1995-11-14 2003-01-07 Hitachi, Ltd. Method of fabricating a semiconductor integrated circuit device for connecting semiconductor region and electrical wiring metal via titanium silicide layer
FR2742924A1 (fr) * 1995-12-22 1997-06-27 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
EP0780889A3 (de) * 1995-12-22 1997-07-02 France Telecom Verfahren zu selektiver Abscheidung von Feuerfestmetall-Silizid über Silizium sowie durch dieses Verfahren metallizierte Siliziumwafer
WO2003052815A2 (en) * 2001-11-19 2003-06-26 Micron Technology, Inc. Electrode structure for use in an integrated circuit
WO2003052815A3 (en) * 2001-11-19 2003-11-20 Micron Technology Inc Electrode structure for use in an integrated circuit

Also Published As

Publication number Publication date
KR930011279A (ko) 1993-06-24
KR970009274B1 (ko) 1997-06-09
US5534730A (en) 1996-07-09
DE4238080C2 (de) 2002-10-31

Similar Documents

Publication Publication Date Title
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE4202294C2 (de) Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE19700868C2 (de) Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE19748501C2 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
DE10056871A1 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE4234698A1 (de) Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4100525A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE19750918A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
DE10041565A1 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE4238080A1 (en) Through hole connection structure mfr. for multilayer integrated circuit - selectively etching insulating layer and using CVD process with gas containing titanium and forming conducting layers for coupling to connecting layer
DE4423558A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10341062A1 (de) Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19835898A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee