DE4230030A1 - Halbleitergehaeuse und verfahren zu dessen zusammenbau - Google Patents

Halbleitergehaeuse und verfahren zu dessen zusammenbau

Info

Publication number
DE4230030A1
DE4230030A1 DE4230030A DE4230030A DE4230030A1 DE 4230030 A1 DE4230030 A1 DE 4230030A1 DE 4230030 A DE4230030 A DE 4230030A DE 4230030 A DE4230030 A DE 4230030A DE 4230030 A1 DE4230030 A1 DE 4230030A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor package
semiconductor chip
package according
assembling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4230030A
Other languages
English (en)
Inventor
Sun Kim Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4230030A1 publication Critical patent/DE4230030A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Hintergrund der Erfindung Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Halbleitergehäuse und ein Verfahren zu dessen Zusammenbau.
Beschreibung des Standes der Technik
Halbleitergehäuse werden allgemein in zwei Typen von Gehäusen unterteilt, d. h. Kunststoff- und Keramikgehäuse.
Zum einfacheren Verständnis der vorliegenden Erfindung werden nun Verfahren zum Zusammenbau der oben erwähnten Typen von Gehäusen beschrieben; zunächst ein Verfahren zum Zusammenbau des Kunststoffgehäuses.
Zunächst wird ein Wafer 1 einem Zertrennvorgang unterzogen, so daß er in eine Vielzahl von Chips 2 zerteilt ist, wie dies in Fig. 1a gezeigt ist. Das Zertrennen kann unter Verwendung eines chemischen Verfahrens mittels Essigsäure, Fluorsäure oder ähnlichem oder eines Ritzverfahrens mittels einer Dia­ manttrennvorrichtung erreicht werden. In Fig. 1b ist gezeigt, daß auch ein Leiterrahmen 3 hergestellt wird. Der Leiter­ rahmen 3 weist ein Paddel 3a bzw. ein Plättchen auf, auf das einer der Chips 2 gelegt wird, eine Vielzahl von inneren Anschlußleitungen 3b, die mit dem Chip 2 innerhalb des Gehäuses elektrisch verbun­ den sind, eine Vielzahl von äußeren Anschlußleitungen 3c, die mit anderen Elementen außerhalb des Gehäuses elektrisch ver­ bunden sind, zwei im Abstand angeordnete Seitenschienen 3d, die in der Lage sind, die Form des Leiterrahmens 3 aufrecht­ zuerhalten, Dammriegel 3e, die in der Lage sind, die inneren und äußeren Anschlußleitungen 3b und 3c so zu stützen, daß sie zwischen den Seitenschienen 3d in gleichmäßigem Abstand angeordnet sind, zwei Stützriegel 3f, die in der Lage sind, das Paddel zwischen den Seitenschienen 3d zu stützen, sowie eine Vielzahl von Arretierlöchern 3g.
Danach wird ein Chipbonden durchgeführt, um den Chip 2 an dem Paddel 3a anzubringen, wie dies in Fig. 1c und 1d gezeigt ist. Fig. 1d ist eine Querschnittsansicht längs der Linie a-a′ von Fig. 1c. Daraufhin wird ein Drahtbonden durchge­ führt, um die Anschlußflecken 1a des Chips 2 mittels der Drähte 4 mit den entsprechenden inneren Anschlußleitungen 3b elektrisch zu verbinden, was in Fig. 1e gezeigt ist. Die Anschlußflecken 2a sind allgemein an der Oberfläche des Chips 2 ausgebildet, so daß das oben erwähnte Drahtbonden durchge­ führt werden kann. Sie werden für den Fall eines Dual-in- line-Gehäuses in einer Doppelreihe und für ein Single-in- line-Gehäuse in einer einzigen Linie ausgebildet. Der darge­ stellte Fall entspricht dem Dual-in-line-Gehäuse.
Der Leiterrahmen 3, der dem Chip- und Drahtbonden unterzogen worden ist, wird dann in eine Form 5 mit einem Formhohlraum gesetzt, der der gewünschten Gestalt eines herzustellenden Gehäuses entspricht, wie dies in Fig. 1f gezeigt ist. Danach wird eine Epoxidgießverbindung (EMC) 6 in den Formhohlraum der Form 5 gegeben, und der Gießvorgang wird dann durchge­ führt.
Nach dem Vergießen wird ein Zurichten durchgeführt, um die Dammriegel 3e von dem eingegossenen Gehäuse zu entfernen, was in Fig. 1g gezeigt ist. Daraufhin wird ein Formvorgang zum Formen der äußeren Anschlußleitungen 3c in eine gewünschte Gestalt durchgeführt, wie dies in Fig. 1h gezeigt ist. Bei dem in Fig. 1h gezeigten Fall weisen die äußeren Anschluß­ leitungen 3c die Gestalt eines Möwenflügels auf.
Fig. 1i zeigt die Gestalt eines Kunststoffgehäuses, das durch das oben erwähnte Verfahren erhalten wurde.
Für eine ladungsgekoppelte Vorrichtung (CCD), die allgemein durch aufgenommenes Licht aktiviert wird, wird dagegen all­ gemein ein Keramikgehäuse verwendet. Im folgenden wird ein Verfahren zum Zusammenbau eines solchen Gehäuses beschrieben.
Zunächst wird durch Mischen einer Al2O3-Verbindung mit einem geeigneten Zusatz ein Pulvergemisch hergestellt. Unter Ver­ wendung des Pulvergemisches werden einige dünne Platten aus­ gebildet. Auf jeder Platte ist ein Metallmuster zur Verbin­ dung von Anschlußleitungen mit entsprechenden Anschlußflecken eines Chips ausgebildet, das auf einen Leiterrahmen aufgelegt werden soll. Danach werden die dünnen Platten mit den ge­ wünschten Metallmustern aufeinandergestapelt, um eine Mehr­ lagengehäusestruktur mit der in Fig. 2a gezeigten gewünschten Gestalt auszubilden. Die Mehrlagengehäusestruktur wird dann einem Sintervorgang unterzogen.
Die in Fig. 2a gezeigte Mehrlagengehäusestruktur weist drei dünne Platten auf, d. h. eine Bodenplatte 7, eine Zwischen­ platte 8 und eine obere Platte.
Dann wird ein Chipbonden durchgeführt, um ein Chip 10 an der erforderlichen Position in dem Gehäuse anzubringen, was in Fig. 2c gezeigt ist. Danach wird ein Drahtbonden durchge­ führt, um die Metallmuster mittels Drähten 11 mit Anschluß­ flecken 10a des Chips 10 zu verbunden, wie dies in Fig. 2c gezeigt ist.
In Fig. 2d ist gezeigt, daß ein Glasstück 12 als Abdeckung über eine geöffnete Fläche des Gehäuses gesetzt wird. Dann werden die Anschlußleitungen 13 an den erforderlichen Ab­ schnitten von gegenüberliegenden Außenflächen der Struktur angebracht, was in Fig. 2e gezeigt ist. So wird ein Keramik­ gehäuse eralten, dessen innere Struktur in Fig. 2f gezeigt ist.
Die obengenannten Verfahren zum Zusammensetzen eines Kunst­ stoff- und eines Keramikgehäuses werfen jedoch die folgenden Probleme auf.
Bei einem Kunststoffgehäuse ist das Herstellungsverfahren komplex, wenn auch die Herstellungskosten niedrig sind, da das Kunststoffgehäuse aus billigen Materialien hergestellt ist. Während des EMC-Gießens im Anschluß an das Drahtbonden können die gebondeten Drähte möglicherweise einem Mitreiß­ phänomen unterworfen werden, das bewirkt, daß sie auf eine Seite mitgerissen werden oder brechen. Als ein Ergebnis wird die Rate fehlerhafter Produkte relativ hoch.
Das Verfahren zum Zusammenbau des Keramikgehäuses liefert für die Herstellung von Gehäusen für Halbleiterelemente, die hohe Präzision erfordern, darin einen Vorteil, daß das Keramikge­ häuse fertig ist, bevor das Chipbonden und das Drahtbonden durchgeführt sind. Allerdings liegt ein Nachteil in den erhöhten Herstellungskosten.
Darüberhinaus führen neuere technische Entwicklungen bei der Herstellung von Halbleiterelementen dazu, daß Speicherchips tendenziell eine immer höhere Kapazität aufweisen. Diese Tendenz führt auch dazu, daß die Größe der ungekapselten Chips, die in den Halbleitergehäusen untergebracht sind, zunimmt. Als Ergebnis wird die besetzte Fläche des unge­ kapselten Chips in der Gesamtfläche des Halbleitergehäuses immer größer.
Außer dem obengenannten Nachteil, auf den man bei den Kunst­ stoffgehäusen trifft, führt die Verwendung von Drähten zur elektrischen Verbindung eines Chips mit Anschlußleitungen bei den oben erwähnten Kunststoff- und Keramikgehäusen zu dem Problem, daß die Höhe und das Volumen der Gehäuse zunehmen. Dieses Problem steht den Anstrengungen entgegen, Halbleiter­ gehäuse leicht und dünn zu machen.
Als eine Technik zur Lösung der oben erwähnten Probleme ist die "Leitung auf dem Chip"-Technik (LOC-Technik) bekannt, bei welcher die Anschlußleitungen direkt, ohne die Verwendung von Drahtbonden, mit einem Chip verbunden werden. Nun wird ein Verfahren zum Zusammenbau eines Leitungsgehäuses mit geringer Abmessung (SOJ) nach der LOC-Technik beschrieben.
Zunächst wird ein Leiterrahmen für ein LOC-SOJ-Gehäuse mit einem 16-Megabit-DRAM (dynamischer Speicher mit wahlfreiem Zugriff) hergestellt, wie dies in Fig. 3a gezeigt ist. In Fig. 3a bezeichnet das Bezugszeichen 14 den Leiterrahmen, 14a ein Paddel, auf das der Chip gelegt wird, 14b innere Anschlußleitungen, 14c äußere Anschlußleitungen, 14d Dammriegel, 14e Seitenschienen, 14f Stützriegel und 14g Arretierlöcher.
In diesem Fall weist jede innere Anschlußleitung 14b die gleiche Dicke wie jede äußere Anschlußleitung 14c auf und ist genügend lang, daß ihr freies Ende auf die Oberfläche eines Chips gelegt werden kann, das auf das Paddel 14a gelegt wird.
Dann wird ein Chip 15, der vorher durch Zertrennen eines Wafers hergestellt wurde, auf das Paddel 14a des Leiter­ rahmens 14 gelegt und einem Chipbonden unterzogen, um den Chip 15 an dem Paddel 14a anzubringen, was in Fig. 3b und 3c gezeigt ist. Eine Isolierschicht 16 ist über der oberen Fläche des Chips 15 angebracht, abgesehen von den Abschnit­ ten, die den Anschlußflecken 15a entsprechen. Fig. 3c ist eine Querschnittsansicht längs der Linie a-a′.
Dann wird ein Drahtbonden unter Verwendung der Drähte 17 durchgeführt, um die freien Enden der inneren Anschluß­ leitungen 14b mit entsprechenden Anschlußflecken des Chips 15 zu verbinden, was in Fig. 3d gezeigt ist.
Nach dem Chipbonden und dem Drahtbonden wird ein Zurichten durchgeführt, um die Dammriegel 14d und die Stützriegel 14f zu entfernen, was in Fig. 3e gezeigt ist. Danach wird der Leiterrahmen 14, der den Chip 15 trägt, in eine Form 18 gesetzt. Zu diesem Zeitpunkt befinden sich die äußeren Anschlußleitungen 14c des Leiterrahmens 14 außerhalb der Form 18. Eine EMC-Verbindung 19 wird in einen Formhohlraum der Form 18 gegeben, und der Gießvorgang wird dann durchgeführt.
Nach dem Vergießen wird ein Formvorgang zum Biegen der äußeren Anschlußleitungen in eine J-Form durchgeführt, wie dies in Fig. 3f gezeigt ist. Auf diese Weise wird ein LOC-SOJ-Gehäuse erhalten.
Ein solches LOC-SOJ-Gehäuse weist den Vorteil auf, daß es eine große Fläche für die Besetzung mit inneren Anschluß­ leitungen in dem Gehäuse bereitstellt, da sich die inneren Anschlußleitungen 14b des Leiterrahmens 14 bis zu der oberen Fläche des Chips 15 erstrecken.
Die inneren Anschlußleitungen 14b sind auch direkt mit den entsprechenden Anschlußflecken 15a verbunden, ohne daß Drähte verwendet werden. D.h., jede innere Anschlußleitung 14b ist so ausgebildet, daß sie lang genug ist, um direkt mit jedem entsprechenden Anschlußfleck 15a des Chips 15 verbunden zu werden. Jede innere Anschlußleitung 14b ist auch an ihrem freien Ende mit einem Bondhügel 10 versehen, was in Fig. 4a gezeigt ist. Jeder Bondhügel 20 wird auf jeden entsprechenden Anschlußflecken 15a gelegt und dann einem Hitzepreßvorgang unterworfen, so daß eine elektrische Verbindung zwischen den inneren Anschlußleitungen 14b und dem Chip 15 erreicht wird, was in Fig. 4b gezeigt ist.
Die nachfolgenden Vorgänge sind die gleichen wie in Fig. 3, und sie werden deshalb hier nicht beschrieben und veranschau­ licht.
Das oben erwähnte LOC-SOJ-Gehäuse wirft jedoch auch die fol­ genden Probleme auf.
Das Volumen des Halbleitergehäuses kann verringert werden, indem die Höhe der durch jeden Draht beim Drahtbonden gebil­ deten Schleife vermindert wird. Eine solche Verminderung der Höhe der Drahtschleife kann jedoch zu dem Problem führen, daß die Drähte brechen. Um zu verhindern, daß die Drähte brechen, ist es erforderlich, das Material für die Drähte zu wechseln oder den Durchmesser der Drähte zu erhöhen. Diese Verfahren sind jedoch nicht wünschenswert.
Denn im Ergebnis sind dann bei Halbleitgehäusen, bei denen Drahtbonden erforderlich ist, die Drahtschlaufen höher als die Höhe der inneren Anschlußleitungen, unabhängig von der Art der verwendeten Drähte. Folglich nehmen die Höhe und das Volumen der Halbleitergehäuse zu.
Selbst bei dem Fall einer direkten Verbindung der inneren Anschlußleitungen mit den Anschlußflecken mittels der Bond­ hügel sind der Verringerung der Höhe des Halbleitergehäuses durch die Dicke der inneren Anschlußleitungen Grenzen gesetzt.
Deshalb liegt eine Aufgabe der Erfindung darin, die oben erwähnten Nachteile zu beheben, auf die man bei den Verfahren nach dem Stand der Technik trifft, und ein Halbleitergehäuse bereitzustellen, in dem die inneren Anschlußleitungen eines Leiterrahmens eine geringere Dicke als die äußeren Anschluß­ leitungen aufweisen, wodurch das Volumen des Gehäuses verrin­ gert werden kann, sowie ein Verfahren zu dessen Zusammenbau.
Nach einem Gesichtspunkt sieht die vorliegende Erfindung ein Halbleitergehäuse vor, das aufweist: ein Halbleiterchip mit einer Vielzahl von Anschlußflecken an seiner oberen Fläche; eine Isolierschicht, die über der oberen Fläche des Halb­ leiterchips ausgebildet ist, außer an den Abschnitten, die den Anschlußflecken entsprechen; eine Vielzahl von inneren Anschlußleitungen, die jeweils an einem Ende einen Bondhügel aufweisen, um die innere Anschlußleitung mit jedem entspre­ chenden Anschlußflecken elektrisch zu verbinden; einen Gehäu­ sekörper, der das Halbleitergehäuse, die Isolierschicht und die inneren Anschlußleitungen umgibt, sowie eine Vielzahl von äußeren Anschlußleitungen, die sich von dem anderen Ende jeder entsprechenden inneren Anschlußleitung nach außen erstrecken und eine größere Dicke als die der inneren Anschlußleitung aufweisen, wobei ein vorbestimmter, geformter Abschnitt jeder äußeren Anschlußleitung außerhalb des Gehäusekörpers angeordnet ist.
Nach einem weiteren Gesichtspunkt sieht die vorliegende Erfindung ein Verfahren zum Zusammenbau eines Halbleiter­ gehäuses mit den folgenden Schritten vor: Zertrennen eines Wafers, um eine Vielzahl von Halbleiterchips auszubilden, die jeweils eine Vielzahl von Anschlußflecken aufweisen; Herstel­ len eines Streifenleiterrahmens mit einem Paddel, auf das eines der Halbleiterchips gelegt wird, einer Vielzahl von inneren Anschlußleitungen, die jeweils ausreichend lang sind, um direkt mit jedem entsprechenden Anschlußflecken des Halb­ leiterchips verbunden zu werden, sowie einer Vielzahl von äußeren Anschlußleitungen, die jeweils mit jeder entspre­ chenden inneren Anschlußleitung verbunden sind und eine größere Dicke als die der inneren Anschlußleitung aufweisen; Chipbonden des Halbleiterchips auf das Paddel des Streifen­ leiterrahmens; Formen einer Isolierschicht über der oberen Fläche des Halbleiterchips, außer auf Abschnitten, die den Anschlußflecken entsprechen; elektrisches Verbinden eines Endes jeder inneren Anschlußleitung mit jedem entsprechenden Anschlußflecken des Halbleiterchips; Umgießen des Halbleiter­ chips, der Isolierschicht und der inneren Anschlußleitungen des Streifenleiterrahmens bis auf die äußeren Anschlußlei­ tungen; und Formen der äußeren Anschlußleitungen in eine vorbestimmte Gestalt.
Kurze Beschreibung der Zeichnungen
Weitere Aufgaben und Gesichtspunkte der Erfindung ergeben sich aus der nun folgenden Beschreibung einiger Ausführungs­ beispiel unter Bezugnahme auf die beigefügten Zeichnungen. Darin sind
Fig. 1a bis 1h schematische Schnittansichten zur Veranschau­ lichung eines herkömmlichen Verfahrens zum Zusammenbau eines Kunststoffgehäuses;
Fig. 2a bis 2f schematische Schnittansichten zur Veranschau­ lichung eines herkömmlichen Verfahrens zum Zusammenbau eines Keramikgehäuses;
Fig. 3a bis 3f schematische Schnittansichten zur Veranschau­ lichung eines herkömmlichen Verfahrens zum Zusammenbau eines LOC-SOJ-Gehäuses;
Fig. 4a und 4b schematische Schnittansichten zur Veranschau­ lichung eines weiteren Verfahrens zum Zusammenbau eines LOC-SOJ-Gehäuses;
Fig. 5a bis 5i schematische Schnittansichten zur Veranschau­ lichung eines Verfahrens zum Zusammenbau eines Halbleiter­ gehäuses nach einem Ausführungsbeispiel der vorliegenden Erfindung; und
Fig. 6a und 6b schematische Schnittansichten zur Veranschau­ lichung eines Verfahrens zum Zusammenbau eines Halbleiter­ gehäuses nach einem weiteren Ausführungsbeispiel der vorlie­ genden Erfindung.
Genaue Beschreibung der bevorzugten Ausführungsbeispiele
Unter Bezugnahme auf Fig. 5a und 5b sind Verfahren zum Zusam­ menbau eines Halbleitergehäuses nach verschiedenen Ausfüh­ rungsbeispielen der Erfindung veranschaulicht. Diese Ausfüh­ rungsbeispiele werden nun in Verbindung mit den Zeichnungen beschrieben.
Erstes Ausführungsbeispiel
Fig. 5a bis 5i veranschaulichen ein Verfahren zum Zusammenbau eines Halbleitergehäuses nach einem ersten Ausführungsbei­ spiel der vorliegenden Erfindung.
Nach diesem Verfahren wird ein Wafer 21 zunächst einem Zer­ trennvorgang unterzogen, wobei ein chemisches Verfahren oder eine Diamanttrennvorrichtung verwendet wird, so daß er in eine Vielzahl von Chips 22 zerteilt ist, wie dies in Fig. 5a gezeigt ist. In Fig. 5b ist gezeigt, daß auch ein Streifen­ leiterrahmen 23 hergestellt wird. Der Streifenleiterrahmen 23 ist ebenso aufgebaut wie herkömmliche Leiterrahmen, davon abgesehen, daß ein Merkmal in der geringen Dicke wie der eines Bandes besteht. Das heißt also, der Streifenleiter­ rahmen 23 weist ein Paddel 23a auf, auf das eines der Halb­ leiterchips 22 gelegt ist, eine Vielzahl von inneren Anschlußleitungen 23b, die an einem ihrer Enden mit entspre­ chenden Anschlußflecken 22a des Halbleiterchips 2 elektrisch verbunden sind, das auf das Paddel 23a chipgebondet ist, eine Vielzahl von äußeren Anschlußleitungen 23c, die mit den ande­ ren Enden der inneren Anschlußleitungen 23b elektrisch ver­ bunden sind und eine höhere Dicke als die der inneren Anschlußleitungen 23b aufweisen, zwei im Abstand angeordnete Seitenschienen 23d, Dammriegel 23f, die die inneren und äußeren Anschlußleitungen 23b und 23c so stützen können, daß sie zwischen den Seitenschienen 23d in gleichmäßigem Abstand angeordnet sind, sowie eine Vielzahl von Arretierlöchern 23g. Der in Fig. 5b veranschaulichte Streifenleiterrahmen weist einen Aufbau auf, der von dem eines Streifenleiterrahmens für ein automatisches Filmbonden (TAB) modifiziert ist.
Bei dem veranschaulichten Ausführungsbeispiel ist das Verhältnis zwischen der Dicke jeder inneren Anschlußleitung 23b und der Dicke jeder äußeren Anschlußleitung 23c 1 : 8 bis 1 : 10. Da die äußeren Anschlußleitungen 23c so ausgebildet sind, daß sie eine 8- bis 10mal höhere Dicke als die der inneren Anschlußleitungen 23b aufweisen, ist die mechanische Stabilität verbessert.
Nun wird ein Verfahren zur Herstellung des Streifenleiter­ rahmens 23 beschrieben.
Zunächst wird eine Platte aus einer Kupfer-Nickel-Legierung (42% Nickel) hergestellt. Die Platte wird Druckvorgängen bei Drücken unterworfen, die jeweils an den Abschnitten, an denen die inneren Anschlußleitungen, und an den Abschnitten, an denen die äußeren Anschlußleitungen ausgebildet sind, unter­ schiedlich sind, so daß die Abschnitte zum Ausbilden der inneren Anschlußleitungen dünner als die Abschnitte zum Ausbilden der äußeren Anschlußleitungen sind.
Die Platte wird dann einem lichtoptischen Abbildungsverfahren und einem chemischen Ätzverfahren unterzogen, so daß nicht benötigte Abschnitte entfernt werden. Auf diese Weise wird an der Platte ein Muster für den Streifenleiterrahmen 23 ausge­ bildet. In diesem Fall wird die Ausbildung des Musters so durchgeführt, daß jede innere Anschlußleitung 23b genügend lang ist, daß ihr eines Ende mit jedem entsprechenden Anschlußfleck 22a des Halbleiterchips 22 direkt verbunden werden kann.
Das Material für den Streifenleiterrahmen 23 kann eine Kupfer-Eisen-Legierung enthalten.
Aus der obigen Beschreibung ergibt sich deutlich, daß der Streifenleiterrahmen nach der vorliegenden Erfindung innere Anschlußleitungen 23b mit einer Dicke und einem Abstand aufweist, die kleiner sind als die bei inneren Anschluß­ leitungen herkömmlicher Leiterrahmen, sowie äußere Anschluß­ leitungen 23c mit einer Dicke und einem Abstand, die etwa gleich denen von äußeren Anschlußleitungen herkömmlicher Leiterrahmen sind.
Fig. 5c ist eine Querschnittsansicht längs der Linie a-a′ von Fig. 5b.
Danach wird der Halbleiterchip 22 auf das Paddel 23a des Streifenleiterrahmens 23 gelegt, und es wird ein Chipbonden durchgeführt, um den Halbleiterchip 22 an dem Paddel 23a anzubringen, wie dies in Fig. 5d gezeigt ist. Bevor der Halbleiterchip 22 aufgelegt wird, wird der Streifenleiter­ rahmen 23 einer Oberflächenbearbeitung unterzogen, die beinhaltet, daß der Streifenleiterrahmen 23 für 5 bis 10 Minuten in eine Lösung aus NaOH oder KOH getaucht wird. Nach einer solchen Oberflächenbearbeitung kann das Paddel 23a aufgrund des Chipbondens stark an dem Halbleiterchip 22 haften.
Das Chipbonden wird wie folgt durchgeführt.
Das Paddel 23a wird zunächst mit einer Schicht aus einer Gold-Antimon-Legierung beschichtet. Danach wird der Halb­ leiterchip 22 auf das Paddel 23 gelegt und bei einer Tempe­ ratur im Bereich von 300°C bis 400°C einem Ausheilen unter­ zogen. Durch das Ausheilen bildet die Gold-Antimon-Legierung die gleichen Kristalle wie die des Halbleiterchips 22 und haftet dadurch an dem Halbleiterchip 22.
Die Ausheiltemperatur kann in Abhängigkeit von der Art des verwendeten Lötmaterials variiert werden. Für den Fall der Verwendung der Gold-Antimon-Legierung, die eine hohe Ausheil­ temperatur von 300°C bis 400°C erfordert, wird das Aushei­ len in einer Inertgasatmosphäre durchgeführt, so daß vermie­ den wird, daß der Halbleiterchip 22 und das Paddel 23a oxidieren.
Ansonsten kann das Chipbonden mittels eines Bonderverfahrens unter Verwendung eines leitenden Klebmittels, eines Lötver­ fahrens unter Verwendung eines Lötmaterials aus einer Blei- Zinn-(PB-Sn)-Legierung oder eines Verfahrens unter Verwendung eines Lötglases erreicht werden.
Dann wird der Halbleiterchip 22 bis auf die Abschnitte, die den Anschlußflecken 22a mit einer Isolierschicht 24 beschich­ tet, was in Fig. 5e gezeigt ist. Das eine Ende jeder inneren Anschlußleitung 23b wird dann mit einem Bondhügel 25 aus Gold (Au) versehen. Wie in Fig. 5f gezeigt ist, wird jeder Gold- Bondhügel 25 auf jeden entsprechenden Anschlußfleck 22a des Halbleiterchips 22 gelegt und dann einem Heißpreßvorgang unterzogen, so daß eine elektrische Verbindung zwischen der inneren Anschlußleitung 23b und dem Halbleiterchip 22 erreicht wird.
Statt des Heißpressens können andere Verfahren verwendet werden, die ein Verfahren unter Verwendung von Ultraschall­ wellen umfassen, ein Lötverfahren sowie ein Verfahren unter Verwendung von Elektronenstrahlen.
Danach wird ein Gießvorgang durchgeführt. Während des Vergie­ ßens kann sich der Abstand zwischen nebeneinanderliegenden inneren Anschlußleitungen 23b ändern, da die inneren An­ schlußleitungen 23b eine geringe Dicke aufweisen. Um dieses Phänomen zu vermeiden, wird der mittlere Abschnitt der inneren Anschlußleitungen 23b zunächst in einer Form 26 vergossen. In Fig. 5g bezeichnet das Bezugszeichen 27 einen Formkörper, der hauptsächlich an den Mittelabschnitten der inneren Anschlußleitungen 23b vergossen ist. Obwohl Damm­ riegel 23f vorgesehen sind, können sie beim Vergießen zur Ausbildung eines Gehäusekörpers kaum den Abstand zwischen nebeneinanderliegenden inneren Anschlußleitungen und den Abstand zwischen nebeneinanderliegenden äußeren Anschlußlei­ tungen aufrechterhalten.
Daraufhin wird eine Epoxidgießverbindung in den Formhohlraum der Form 28 gegeben, in der der Streifenleiterrahmen 23 bis auf die äußeren Anschlußleitungen 23c und der Halbleiterchip 22 angeordnet sind, und das Vergießen wird durchgeführt, um einen Gehäuseformkörper 29 auszubilden, wie dies in Fig. 5h gezeigt ist. Demnach weist der Gehäuseformkörper 29 eine Gestalt auf, die den Halbleiterchip 22 und den Streifen­ leiterrahmen 23 bis auf die äußeren Anschlußleitungen 23c und die Dammriegel 23f umgibt.
Nach dem Vergießen wird ein Zurichten durchgeführt, um die Dammriegel 23f von dem vergossenen Gehäuse zu entfernen, wie dies in Fig. 5h gezeigt ist. Dann wird ein Formvorgang durch­ geführt, um die äußeren Anschlußleitungen 3c in eine J-Form zu bringen, was in Fig. 5i gezeigt ist. Auf diese Weise sind alle Vorgänge zum Zusammenbau des LOC-SOJ-Gehäuses vollstän­ dig durchgeführt. Durch den Formvorgang sind die äußeren Anschlußleitungen 23c so geformt, daß sie die Gestalt eines Möwenflügels aufweisen.
Zweites Ausführungsbeispiel
Fig. 6a und 6b veranschaulichen ein Verfahren zum Zusammenbau eines Halbleitergehäuses nach einem zweiten Ausführungsbei­ spiel der Erfindung.
Dieses Ausführungsbeispiel unterscheidet sich von dem ersten darin, daß die inneren Anschlußleitungen mittels herkömm­ licher Drähte, ohne die Verwendung von Gold-Bondhügeln mit dem Anschlußflecken elektrisch verbunden sind. Für das Draht­ bonden ist die Länge jeder inneren Anschlußleitung in diesem Ausführungsbeispiel geringer als die jeder inneren Anschluß­ leitung in dem ersten Ausführungsbeispiel. Das bedeutet, die Länge jeder inneren Anschlußleitung 23b des Streifenleiter­ rahmens 23 sollte so bestimmt werden, daß ein Ende jeder inneren Anschlußleitung 23b nicht jeden entsprechenden An­ schlußfleck 22a des auf das Paddel 23a des Streifenleiter­ rahmens 23 gelegten Halbleiterchips 22 erreicht, wie dies in Fig. 6a gezeigt ist.
Nach dem Chipbonden zum Anbringen des Halbleiterchips 22 an dem Paddel 23a wird ein Drahtbonden durchgeführt, um ein Ende jeder entsprechenden inneren Anschlußleitung 23b mittels eines Drahtes 30 an jeden Anschlußfleck 22a des Halbleiter­ chips 22 drahtzubonden, wie dies in Fig. 6b gezeigt ist. Es wird also eine elektrische Verbindung zwischen dem Halb­ leiterchip 22 und den inneren Anschlußleitungen 23b erreicht.
Das Drahtbonden kann unter Verwendung eines Hitzepreßverfah­ rens durchgeführt werden, eines Verfahrens, das Ultraschall­ wellen verwendet, eines Lötverfahrens oder eines Verfahrens unter Verwendung von Elektronenstrahlen.
Wie oben erwähnt, ist das zweite Ausführungsbeispiel dem ersten gleich, abgesehen von der Verwendung von Drähten anstelle von Au-Bondhügeln für die elektrische Verbindung zwischen dem Halbleiterchip und den inneren Anschlußlei­ tungen. Dementsprechend wird auf eine weitere Beschreibung und Veranschaulichung des zweiten Ausführungsbeispiels ver­ zichtet.
Aus der obigen Beschreibung wird deutlich, daß die vorlie­ gende Erfindungen die folgenden Wirkungen liefert:
Erstens kann die Dicke und das Volumen des durch die vorlie­ gende Erfindung erhaltenen Halbleitergehäuses dadurch verrin­ gert werden, daß die Dicke der inneren Anschlußleitungen, die in einem Gehäusekörper angeordnet und mit einem Halbleiter­ chip elektrisch verbunden sind, kleiner ist als die der außerhalb des Gehäusekörpers angeordneten und elektrisch mit anderen Elementen verbundenen äußeren Anschlußleitungen; und
zweitens kann auf die Verwendung von Drähten zugunsten von Bondhügeln verzichtet werden, wodurch der Anteil von aufgrund eines Drahtmitreißphänomens fehlerhaften Produkten verringert werden und damit die Herstellungskosten verringert werden können.
Obwohl die bevorzugten Ausführungsbeispiele zum Zwecke der Veranschaulichung offenbart worden sind, wird der Fachmann erkennen, daß zahlreiche Änderungen, Zusätze und Ersatz­ möglichkeiten denkbar sind, ohne über den Bereich und den Geist der in den beigefügten Ansprüchen offenbarten Erfindung hinauszugehen.

Claims (22)

1. Halbleitergehäuse mit
  • - einem Halbleiterchip mit einer Vielzahl von Anschlußflecken an seiner oberen Fläche;
  • - einer Isolierschicht, die über der oberen Fläche des Halb­ leiterchips ausgebildet ist, außer an den Abschnitten, die den Anschlußflecken entsprechen;
  • - einer Vielzahl von inneren Anschlußleitungen, die jeweils an einem Ende einen Bondhügel aufweisen, um die innere Anschlußleitung mit jedem entsprechenden Anschlußflecken elektrisch zu verbinden;
  • - einem Gehäusekörper, der das Halbleiterchip, die Isolier­ schicht und die inneren Anschlußleitungen umgibt, sowie
  • - eine Vielzahl von äußeren Anschlußleitungen, die sich jeweils von dem anderen Ende jeder entsprechenden inneren Anschlußleitung nach außen erstrecken und eine größere Dicke als die der inneren Anschlußleitung aufweisen, wobei ein vorbestimmter, geformter Abschnitt der äußeren Anschluß­ leitungen außerhalb des Gehäusekörpers angeordnet ist.
2. Halbleitergehäuse nach Anspruch 1, bei welchem ein Material für die Bondhügel Gold ist.
3. Halbleitergehäuse nach Anspruch 1, bei welchem jeder Anschlußfleck des Halbleiterchips mittels eines Drahtes anstelle des Bondhügels elektrisch verbunden ist.
4. Halbleitergehäuse nach Anspruch 1, bei welchem ein Material für den Gehäusekörper eine Epoxidgießverbindung ist.
5. Halbleitergehäuse nach Anspruch 1, bei welchem das Verhältnis zwischen der Dicke jeder inneren Anschlußleitung und der Dicke jeder äußeren Anschlußleitung 1 : 8 bis 1 : 10 ist.
6. Halbleitergehäuse nach Anspruch 1, bei welchem der vorbe­ stimmte, geformte Abschnitt jeder äußeren Anschlußleitung eine J-Form aufweist.
7. Halbleitergehäuse nach Anspruch 1, bei welchem der vorbe­ stimmte, geformte Abschnitt jeder äußeren Anschlußleitung die Form eines Möwenflügels aufweist.
8. Halbleitergehäuse nach Anspruch 1, bei welchem die Mate­ rialien für die inneren und die äußeren Anschlußleitungen aus der Gruppe ausgewählt sind, die aus einer Kupfer-Eisen-Legie­ rung, einer Kupfer-Nickel-Legierung und einer Kupfer-Zinn-Le­ gierung besteht.
9. Verfahren zum Zusammenbau eines Halbleitergehäuses mit den folgenden Schritten:
  • - Zertrennen eines Wafers, um eine Vielzahl von Halbleiter­ chips auszubilden, die jeweils eine Vielzahl von Anschluß­ flecken aufweisen;
  • - Herstellen eines Streifenleiterrahmens mit einem Paddel, auf das eines der Halbleiterchips gelegt wird, einer Vielzahl von inneren Anschlußleitungen, die jeweils ausreichend lang sind, um direkt mit jedem entsprechenden Anschlußflecken des Halbleiterchips verbunden zu werden, sowie einer Vielzahl von äußeren Anschlußleitungen, die jeweils mit jeder entsprechen­ den inneren Anschlußleitung verbunden sind und eine größere Dicke als die der inneren Anschlußleitung aufweisen;
  • - Chipbonden des Halbleiterchips auf das Paddel des Streifen­ leiterrahmens;
  • - Formen einer Isolierschicht über der oberen Fläche des Halbleiterchips, außer auf den Abschnitten, die den Anschluß­ flecken entsprechen;
  • - elektrisches Verbinden eines Endes jeder inneren Anschluß­ leitung mit jedem entsprechenden Anschlußflecken des Halbleiterchips;
  • - Umgießen des Halbleiterchips, der Isolierschicht und der inneren Anschlußleitungen des Streifenleiterrahmens bis auf die äußeren Anschlußleitungen; und
  • - Formen der äußeren Anschlußleitungen in eine vorbestimmte Gestalt.
10. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, bei welchem das Verhältnis zwischen der Dicke jeder inneren Anschlußleitung und der Dicke jeder äußeren Anschlußleitung 1 : 8 bis 1 : 10 ist.
11. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, mit dem weiteren Schritt der Oberflächenbear­ beitung des Streifenleiterrahmens vor dem Chipbonderschritt, so daß das Halbleiterchip stark an dem Paddel haftet, wobei der Oberflächenbearbeitungsschritt beinhaltet, daß der Strei­ fenleiterrahmen für 5 bis 10 Minuten in eine Lösung aus NaOH getaucht wird.
12. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 11, bei welchem die Lösung statt NaOH im wesent­ lichen aus KOH besteht.
13. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, bei welchem der Schritt der Herstellung des Streifenleiterrahmens die folgenden Schritte aufweist:
  • - Herstellung einer Platte aus einer Kupfer-Nickel-Legierung;
  • - Pressen der Platte unter Drücken, die jeweils an den Abschnitten, an denen die inneren Anschlußleitungen, und an den Abschnitten, an denen die äußeren Anschlußleitungen ausgebildet sind, unterschiedlich sind, so daß die Abschnitte zum Ausbilden der inneren Anschlußleitungen dünner als die Abschnitte zum Ausbilden der äußeren Anschlußleitungen sind; und
  • - Unterziehen der Platte unter ein lichtoptisches Abbildungs­ verfahren und ein Ätzverfahren, um nicht benötigte Abschnitte zu entfernen.
14. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 13, bei welchem ein Plattenmaterial anstelle der Kupfer-Nickel-Legierung eine Kupfer-Eisen-Legierung ist.
15. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 13, bei welchem das Verhältnis zwischen der Dicke jedes Abschnitts, an dem jede innere Anschlußleitung ausge­ bildet ist, und der Dicke jedes Abschnitts, an dem jede äußere Anschlußleitung ausgebildet ist, 1 : 8 bis 1 : 10 beträgt.
16. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, mit dem weiteren Schritt des hauptsächlichen Vergießens der Mittelabschnitte der inneren Anschlußleitungen vor dem Schritt des Vergießens der inneren Anschlußleitungen, des Halbleiterchippaddels und der Isolierschicht, so daß der Abstand zwischen nebeneinanderliegenden inneren Anschlußlei­ tungen gleichmäßig aufrechterhalten wird.
17. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, bei welchem der Schritt des elektrischen Verbin­ dens jeder inneren Anschlußleitung mit jedem entsprechenden Anschlußflecken des Halbleiterchips die folgenden Schritte aufweist:
  • - Vorsehen eines Bondhügels an einem Ende jeder inneren Anschlußleitung;
  • - Legen jedes Bondhügels auf jeden entsprechenden Anschluß­ fleck des Halbleiterchips; und
  • - Hitzepressen jedes Bondhügels gegen jeden entsprechenden Anschlußfleck des Halbleiterchips.
18. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 17, bei welchem ein Material für jeden Bondhügel Gold ist.
19. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, bei welchem der Schritt des elektrischen Verbin­ dens jeder inneren Anschlußleitung mit jedem entsprechenden Anschlußflecken des Halbleiterchips ein Drahtbonden bein­ haltet.
20. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 19, bei welchem das Drahtbonden durch die Verwendung eines Hitzepreßverfahrens, eines Verfahrens, das Ultraschall­ wellen verwendet, eines Lötverfahrens und eines Verfahrens erreicht wird, das Elektronenstrahlen verwendet.
21. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, bei welchem der Schritt des Chipbondens des Halb­ leiterchips auf das Paddel des Streifenleiterrahmens die fol­ genden Schritte aufweist:
  • - Beschichten des Paddels des Streifenleiterrahmens mit einem Film aus einer Gold-Antimon-Legierung;
  • - Legen des Halbleiterchips auf das Paddel und Ausheilen des Halbleiterchips bei einer Temperatur im Bereich von 300°C bis 400°C; sowie
  • - Aussetzen des Halbleiterchips und des Paddels einer Inert­ gasatmosphäre bei dem Ausheilschritt, um zu verhindern, daß der Halbleiterchip und das Paddel oxidieren.
22. Verfahren zum Zusammenbau eines Halbleitergehäuses nach Anspruch 9, bei welchem jede äußere Anschlußleitung entweder eine J-Form oder die Form eines Möwenflügels aufweist.
DE4230030A 1991-09-11 1992-09-08 Halbleitergehaeuse und verfahren zu dessen zusammenbau Ceased DE4230030A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015864A KR930006868A (ko) 1991-09-11 1991-09-11 반도체 패키지

Publications (1)

Publication Number Publication Date
DE4230030A1 true DE4230030A1 (de) 1993-03-18

Family

ID=19319827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4230030A Ceased DE4230030A1 (de) 1991-09-11 1992-09-08 Halbleitergehaeuse und verfahren zu dessen zusammenbau

Country Status (4)

Country Link
US (1) US5619065A (de)
JP (1) JP3535879B2 (de)
KR (1) KR930006868A (de)
DE (1) DE4230030A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0740341A1 (de) * 1995-04-27 1996-10-30 Imphy S.A. Verbindungsbeine für elektronische Bauelemente
EP2674973A4 (de) * 2011-02-09 2014-08-13 Mitsubishi Electric Corp Leistungshalbleitermodul

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383081B2 (ja) 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US5796162A (en) * 1996-09-17 1998-08-18 Greatek Technology Co., Ltd. Frames locking method for packaging semiconductor chip
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6384487B1 (en) 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
DE10321257B4 (de) * 2003-05-06 2006-04-27 Infineon Technologies Ag Optische oder optoelektronische Anordnung mit mindestens einem auf einem Metallträger angeordneten optoelektronischen Bauelement
US20050281056A1 (en) * 2004-05-25 2005-12-22 Loomis Jason A Ornament lighting apparatus
DE102004057485B4 (de) * 2004-11-29 2007-10-18 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US20090045491A1 (en) * 2007-08-15 2009-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and leadframe thereof
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
JP6392654B2 (ja) 2014-02-04 2018-09-19 エイブリック株式会社 光センサ装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD82790A (de) *
DE3019868A1 (de) * 1979-05-25 1980-11-27 Hitachi Ltd Verfahren zur herstellung von halbleiteranordnungen
DE3116406A1 (de) * 1980-04-25 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung
DE3511999A1 (de) * 1985-04-02 1986-10-02 Wieland-Werke Ag, 7900 Ulm Verwendung einer kupfer-titan-kobalt-legierung als werkstoff fuer elektronische bauteile
EP0247775A2 (de) * 1986-05-27 1987-12-02 AT&T Corp. Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte
EP0274913A2 (de) * 1987-01-05 1988-07-20 Exxon Research And Engineering Company Polyalkoholpolymer
US4870474A (en) * 1986-12-12 1989-09-26 Texas Instruments Incorporated Lead frame
DE3939527A1 (de) * 1989-10-28 1991-05-02 Aatec Assembling Automations T Band aus metall zur verwendung in der halbleiterfertigung und verfahren zu seiner herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2037666A1 (de) * 1970-07-29 1972-02-03 Siemens Ag Verfahren zum Kontaktieren eines mit mehreren Elektroden versehenen Halbleiterkörpers mit Hilfe eines aus einem Metallblech hergestellten Systems von elektrischen Zuleitungen
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
JPS607747A (ja) * 1983-06-27 1985-01-16 Nec Corp 樹脂封止型半導体装置
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
DE69010546T2 (de) * 1989-04-17 1995-02-09 Matsushita Electric Ind Co Ltd Hochfrequenz-Halbleiteranordnung.
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
US5136367A (en) * 1990-08-31 1992-08-04 Texas Instruments Incorporated Low cost erasable programmable read only memory package
JPH05102364A (ja) * 1991-10-11 1993-04-23 Rohm Co Ltd 電子部品用リードフレームの製造方法
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD82790A (de) *
DE3019868A1 (de) * 1979-05-25 1980-11-27 Hitachi Ltd Verfahren zur herstellung von halbleiteranordnungen
DE3116406A1 (de) * 1980-04-25 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung
DE3511999A1 (de) * 1985-04-02 1986-10-02 Wieland-Werke Ag, 7900 Ulm Verwendung einer kupfer-titan-kobalt-legierung als werkstoff fuer elektronische bauteile
EP0247775A2 (de) * 1986-05-27 1987-12-02 AT&T Corp. Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte
US4870474A (en) * 1986-12-12 1989-09-26 Texas Instruments Incorporated Lead frame
EP0274913A2 (de) * 1987-01-05 1988-07-20 Exxon Research And Engineering Company Polyalkoholpolymer
DE3939527A1 (de) * 1989-10-28 1991-05-02 Aatec Assembling Automations T Band aus metall zur verwendung in der halbleiterfertigung und verfahren zu seiner herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 56-104459 A., In: Patents Abstracts of Japan, E-82, Nov. 17, 1981, Vol.5, No.179 *
RYMASZEWSKI, Eugene J.: Micro- electronics Packing Handbook, VNR Van Nostrand Reinhold, New york, 1989, S.544-554 *
TUMMALA, Rao R. *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0740341A1 (de) * 1995-04-27 1996-10-30 Imphy S.A. Verbindungsbeine für elektronische Bauelemente
FR2733630A1 (fr) * 1995-04-27 1996-10-31 Imphy Sa Pattes de connexion pour composant electronique
US5888848A (en) * 1995-04-27 1999-03-30 Imphy S.A. (Societe Anonyme) Connection leads for an electronic component
EP0991122A2 (de) * 1995-04-27 2000-04-05 Imphy Ugine Precision Verbindungsbeine für elektronische Bauelemente
EP0991122A3 (de) * 1995-04-27 2000-07-26 Imphy Ugine Precision Verbindungsbeine für elektronische Bauelemente
EP2674973A4 (de) * 2011-02-09 2014-08-13 Mitsubishi Electric Corp Leistungshalbleitermodul
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module

Also Published As

Publication number Publication date
KR930006868A (ko) 1993-04-22
JP3535879B2 (ja) 2004-06-07
JPH05226562A (ja) 1993-09-03
US5619065A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19709295B4 (de) Halbleiterbaugruppe
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE4135189A1 (de) Verfahren zur montage des gehaeuses eines halbleiter-bauelements
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10147955A1 (de) Halbleitervorrichtung
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10210903A1 (de) Halbleiterpackungsbauelement geringer Dicke, Verfahren zu seiner Herstellung und zugehörige Elektronikkomponente
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE1564491A1 (de) Elektrische Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4328916A1 (de) Ladungsgekoppelte Speichergehäuseanordnung mit Glasabdeckung
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE3640248A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8131 Rejection