DE4206437A1 - Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficient - Google Patents
Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficientInfo
- Publication number
- DE4206437A1 DE4206437A1 DE4206437A DE4206437A DE4206437A1 DE 4206437 A1 DE4206437 A1 DE 4206437A1 DE 4206437 A DE4206437 A DE 4206437A DE 4206437 A DE4206437 A DE 4206437A DE 4206437 A1 DE4206437 A1 DE 4206437A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- carrier
- semiconductor
- led
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
Description
Die Erfindung betrifft eine Halbleiterbaugruppe mit einem Halbleiterchip und einem Träger für den Chip.The invention relates to a semiconductor module with a Semiconductor chip and a carrier for the chip.
Gemäß dem Stand der Technik werden Halbleiterchips mit Hilfe einer Chip-Befestigungsschicht auf einem Träger befestigt. Die Befestigungsschicht ist z. B. eine Bondschicht oder eine Kleberschicht. Der Träger besteht üblicherweise aus einem möglichst gut wärmeleitenden Material, also typischerweise Metall. Häufig ist der Halbleiterchip noch durch eine Ver gußmasse auf dem Träger abgedeckt. Die Vergußmasse muß nicht den gesamten Träger überdecken.According to the prior art, semiconductor chips are made using a chip mounting layer attached to a carrier. The attachment layer is e.g. B. a bond layer or a Adhesive layer. The carrier usually consists of a material that is as good a heat conductor as possible, i.e. typically Metal. Often the semiconductor chip is still ver casting compound covered on the carrier. The sealing compound does not have to cover the entire wearer.
Die Eigenschaften aller Halbleiterchips unterliegen einer Alterung, wobei die Alterungsgeschwindigkeit mit steigenden mechanischen Verspannungen des Chips zunimmt. Diese verspan nungsbedingte Alterung ist bei Verbindungshalbleitern erheb lich stärker ausgeprägt als bei Elementhalbleitern, und sie ist bei lichtemittierenden Bauteilen stärker bemerkbar als bei Bauteilen mit anderen Funktionen. Drückt man z. B. mit einer Nadelspitze auf ein eingeschaltetes GaP-LED, stellt dieses die Lichtemission in dem von der Nadelspitze ver spannten punktförmigen Bereich schlagartig ein.The properties of all semiconductor chips are subject to one Aging, with the rate of aging increasing mechanical tension of the chip increases. This span Age-related aging is high for compound semiconductors more pronounced than element semiconductors, and they is more noticeable in light-emitting components than for components with other functions. If you press z. B. with a needle tip on an activated GaP-LED this the light emission in the ver from the needle tip suddenly clamped point-like area.
Um mechanische Spannungen so gut wie möglich zu vermeiden, werden in der Regel elastische Kleber verwendet, um Halblei terchips auf einem Träger zu befestigen. Auch ist es be kannt, einen Träger aus einem Material zu verwenden, dessen Ausdehnungskoeffizient im wesentlichen mit demjenigen des Halbleitermaterials übereinstimmt. Hierfür kommen z. B. Fe-Cr-Ni-Legierungen in Frage, wie sie unter der Handelsbe zeichnung "Invar" bekannt sind.To avoid mechanical stresses as much as possible, Elastic glue is usually used to make semi-lead to fasten terchips on a carrier. It is also knows to use a carrier made of a material whose Expansion coefficient essentially with that of the Semiconductor material matches. For this come z. B. Fe-Cr-Ni alloys in question as they are under the trade drawing "Invar" are known.
Ein Nachteil der eben genannten Technologie ist der, daß Le gierungen, die die Eigenschaft eines geringen Ausdehnungs koeffizienten aufweisen, zugleich die Eigenschaft schlechter mechanischer Bearbeitbarkeit zeigen. Daher ist es für viele Anwendungen nicht oder nur mit grobem Aufwand möglich, einen Träger als einer solchen Legierung zu verwenden. Auch hat es sich gezeigt, daß kaum eine Verbesserung erzielt wird, wenn die genannte Technologie bei Halbleiterbaugruppen angewendet wird, bei denen eine Vergußmasse auf dem Träger vorhanden ist, die den Halbleiterchip abdeckt. Alle Vergußmassen wei sen einen wesentlich größeren Ausdehnungskoeffizienten auf als das Trägermaterial, was zu starken Verspannungen an der Grenzfläche zwischen der Vergußmasse und dem Trägermaterial führt, die sich auf den Halbleiterchip auswirken. Diese Ver spannungen sind beim Verwenden der genannten Legierungen größer als beim Verwenden eines leicht bearbeitbaren Metalls mit größerem Ausdehnungskoeffizienten, der näher bei demje nigen des Materials der Vergußmasse liegt. Bei vergossenen Halbleiterchips kommt also neben dem Problem der schlechten Bearbeitbarkeit der Trägermaterialien mit geringem Ausdeh nungskoeffizienten noch dasjenige der sich auf den Chip aus wirkenden erhöhten Verspannungen zwischen Träger und Verguß masse hinzu.A disadvantage of the technology just mentioned is that Le alloys that have the property of low expansion have coefficients, at the same time the property worse show mechanical workability. Therefore, for many Applications not possible or only with great effort, one To use carriers as such an alloy. It also has it has been shown that little improvement is achieved when the technology mentioned applied to semiconductor assemblies is in which a potting compound is present on the carrier that covers the semiconductor chip. All potting compounds white have a much larger expansion coefficient than the carrier material, causing excessive tension on the Interface between the sealing compound and the carrier material leads that affect the semiconductor chip. This ver There are stresses when using the alloys mentioned larger than when using an easily machinable metal with larger expansion coefficient, the closer to demje some of the material of the potting compound. With potted Semiconductor chips come alongside the problem of bad ones Machinability of the carrier materials with little expansion nation coefficients still that on the chip acting increased tension between carrier and potting mass added.
Es bestand demgemäß das Problem, eine Halbleiterbaugruppe anzugeben, die so aufgebaut ist, daß auf einen in der Bau gruppe vorhandenen Halbleiterchip möglichst geringe mechani sche Spannungen wirken.Accordingly, there was the problem of a semiconductor package specify which is so constructed that one is under construction group existing semiconductor chip mechani tensions act.
Die erfindungsgemäße Halbleiterbaugruppe weist folgendes auf:The semiconductor assembly according to the invention has the following on:
- - einen Halbleiterchip:- a semiconductor chip:
- - eine Chip-Befestigungsschicht zum Befestigen des Chips; unda chip attachment layer for attaching the chip; and
- - einen Träger, auf dem der Halbleiterchip mit der Befesti gungsschicht auf einer gegenüber seiner Umgebung erhöhten Stelle befestigt ist, welche Erhöhung eine Fläche aufweist, die in etwa der Fläche des Chips entspricht.- A carrier on which the semiconductor chip with the fastening layer on an elevated surface compared to its surroundings Is fixed, which elevation has an area, which corresponds approximately to the area of the chip.
Der Träger in einer erfindungsgemäßen Halbleiterbaugruppe kann aus jedem beliebigen Material bestehen, wie es als Trä germaterial bekannt ist. Mechanische Spannungen, wie sie in der Hauptebene des Trägers bestehen, benachbart zu der der Chip angebracht ist, wirken sich nicht unmittelbar, sondern nur über die Erhöhung auf den Chip aus. Die Wirkung ist da mit ähnlich wie diejenige einer elastischen Kleberschicht, wobei allerdings die mechanische Erhöhung erheblich größer ist als die Dicke einer Kleberschicht; damit werden auch Spannungen stärker gegenüber dem herkömmlichen Fall abge baut, gemäß dem der Chip durch die Kleberschicht unmittelbar auf einer Hauptebene des Trägers befestigt ist. Die Höhe der Erhöhung liegt vorzugsweise in der Größenordnung der Höhe des Halbleiterchips.The carrier in a semiconductor module according to the invention can be made of any material, such as Trä germmaterial is known. Mechanical stresses as in the main plane of the carrier, adjacent to that of the Chip is attached, do not act directly, but just about increasing on the chip. The effect is there with similar to that of an elastic adhesive layer, although the mechanical increase is considerably larger is as the thickness of an adhesive layer; with that too Tensions more abge compared to the conventional case builds, according to which the chip through the adhesive layer immediately is attached to a main plane of the carrier. The high of The increase is preferably of the order of magnitude of the semiconductor chip.
Vorzugsweise wird die Erhöhung mit Hilfe eines Zwischen stücks vorgenommen, das auf dem Träger befestigt ist und aus einem Material besteht, dessen Ausdehnungskoeffizient im we sentlichen demjenigen des Chipmaterials entspricht. Ist das Chipmaterial ein II-V-Halbleiter, besteht das Zwischenstück vorzugsweise aus einem beidseitig metallisierten Silizium plättchen. Dieses Material hat nicht nur den Vorteil eines Ausdehnungskoeffizienten, der im wesentlichen mit demjenigen von III-V-Halbleitern übereinstimmt, sondern es hat auch den Vorteil, daß es mit gängigen Verfahren der Halbleitertechno logie zerteilt und weiterverarbeitet werden kann. In Zusam menhang z. B. mit widerstandsgesteuerten Dioden besteht der weitere Vorteil, daß das Siliziumplättchen unmittelbar den Widerstand für die genannte Steuerung bilden kann.The increase is preferably carried out with the aid of an intermediate piece made, which is attached to the carrier and from is a material whose coefficient of expansion in the we substantially corresponds to that of the chip material. Is this Chip material a II-V semiconductor, there is the intermediate piece preferably made of silicon metallized on both sides Tile. This material not only has the advantage of one Expansion coefficient, which is essentially the same as that of III-V semiconductors matches, but it also has that Advantage that it is with common semiconductor techno Logie can be divided and processed. Together menhang z. B. with resistance-controlled diodes further advantage that the silicon wafer immediately the Can form resistance for the control mentioned.
Handelt es sich um eine vergossene Halbleiterbaugruppe, tritt außer dem genannten Abbau der Spannungen zwischen dem Träger und dem Chip noch derjenige Vorteil auf, daß sich die Spannungen, die wegen der unterschiedlichen Ausdehnungskoef fizienten von Träger und Vergußmasse in der letzteren beste hen, nur wenig auf den Chip auswirken. Dies, weil die ge nannten Spannungen vor allem in einem dünnen Bereich von einigen 10 µm Dicke hoch sind, dann aber stark abnehmen. Dadurch, daß der Chip auf der Erhöhung befestigt ist, liegt er über dem Bereich, in dem die genannten Spannungen in der Vergußmasse besonders hoch sind.If it is a potted semiconductor assembly, occurs in addition to the mentioned reduction of tensions between the Carrier and the chip still have the advantage that the Tensions due to the different expansion coefficient efficient of carrier and potting compound in the latter best hen, affect little on the chip. This is because the ge mentioned tensions especially in a thin range of are a few 10 µm thick, but then decrease sharply. The fact that the chip is attached to the elevation lies he over the range in which the mentioned tensions in the Potting compound are particularly high.
Die vorstehend genannten Vorteile, mit Ausnahme desjenigen der Widerstandswirkung, sind auch dann erzielbar, wenn die Erhöhung nicht durch ein Zwischenstück, sondern durch eine Erhöhung des Trägermaterials gegenüber der Trägerhauptober fläche gebildet wird. Dabei wird die in Zusammenhang mit dem Verguß beschriebene Wirkung in vollem Umfang erzielt. Der Abbau von Spannungen aus dem Träger ist allerdings weniger gut als im Fall des Verwendens eines Zwischenstücks mit an gepaßtem Ausdehnungskoeffizienten. Wenn der Träger aus einem Material mit nichtangepaßtem Ausdehnungskoeffizienten be steht, kommt es immer noch zu Verspannungen zwischen dem Chip und dem Träger, jedoch sind im wesentlichen nur dieje nigen Spannungen wirksam, die sich in dem kleinen Volumen der Erhöhung aufbauen, während die von der Hauptmasse des Trägers herrührenden großen Spannungen in der Erhöhung im wesentlichen abgebaut werden.The above advantages, except for that the resistance, can also be achieved if the Raising not by an intermediate piece, but by a Increase of the carrier material compared to the main carrier top area is formed. This is in connection with the Potting effect achieved in full. The Stress relief from the carrier is, however, less good than in the case of using an adapter fitted coefficient of expansion. If the carrier from one Material with non-adapted expansion coefficient there is still tension between the Chip and the carrier, however, are essentially only those some tensions that are effective in the small volume of the build up while that of the bulk of the Carrier-originated large tensions in the increase in significantly reduced.
Von Vorteil ist es, wenn die genannte Erhöhung von der zur Befestigungsstelle gehörenden Hauptoberfläche des Trägers emporragt. Es gibt jedoch Fälle, in denen die örtliche Lage des Chips nicht verändert werden darf, um z. B. die Lage in einem Reflektor nicht zu verändern. In diesem Fall wird in der genannten Trägeroberfläche eine Vertiefung ausgespart und vom Boden dieser Vertiefung aus erhebt sich die Erhö hung. Die Chipbefestigungsschicht befindet sich dann wieder im wesentlichen in der Höhe der Trägerhauptoberfläche. Den noch wirken sich im Fall einer vergossenen Baugruppe die in einem dünnen Bereich parallel zur Trägerhauptoberfläche in der Vergußmasse bestehenden Spannungen kaum auf den Chip aus da die mit vernünftigem Fertigungsaufwand mechanisch minimal erzielbaren Abmessungen immer noch so groß sind, daß der Abstand zwischen dem Außenrand der Vertiefung und dem Chip einen solchen Wert aufweist, daß sich diese Spannungen bis zum Chip hin stark abbauen.It is advantageous if the increase mentioned from the Fastening site belonging to the main surface of the carrier peaks. However, there are cases where the local location the chip must not be changed, e.g. B. the situation in not to change a reflector. In this case, recessed a recess in the carrier surface mentioned and from the bottom of this depression rises hung. The chip mounting layer is then again essentially at the height of the main beam surface. Den in the case of a potted assembly, the in a thin area parallel to the main beam surface in the potting compound existing voltages hardly on the chip from there the mechanically with reasonable manufacturing effort minimum achievable dimensions are still so large that the distance between the outer edge of the recess and the Chip has such a value that these voltages degrade down to the chip.
Die Wirkungen der erfindungsgemäßen Baugruppe äußern sich überdurchschnittlich stark bei einer solchen mit einem lichtemittierenden Chip, da bei solchen Chips spannungsbe dingte Alterungserscheinungen besonders deutlich sind. Bei einem vergossenen GaP-LED-Chip auf einem Aluminiumstreifen beträgt die typische Lebensdauer bei 100°C p-n-Übergangstemperatur und 25 mA Strom nur etwa 5000 h, während sie fast doppelt so lang ist, wenn die Chips mit Hilfe eines Si-Zwi schenstücks auf den Metallstreifen befestigt sind.The effects of the assembly according to the invention are expressed above average for one with one light-emitting chip, since in such chips voltage induced signs of aging are particularly clear. At a cast GaP LED chip on an aluminum strip is the typical lifespan at 100 ° C p-n transition temperature and 25 mA of current only about 5000 h while almost is twice as long if the chips are made using a Si-Zwi are attached to the metal strip.
Die Erfindung wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher erläutert.The invention is illustrated below by means of figures illustrated embodiments explained in more detail.
Fig. 1 schematischer Teilquerschnitt durch eine Leuchtzif fern-Baugruppe mit einem GaP-Chip, das über ein zwischenge legtes Si-Plättchen auf einem Al-Metallstreifen befestigt ist; Figure 1 is a schematic partial cross section through a Leuchtzif remote module with a GaP chip, which is attached to an Al metal strip via an interposed Si plate.
Fig. 2 perspektivische Darstellung zur Baugruppe gemäß Fig. 1, jedoch ohne Vergußmasse und Lichtleitelement; Fig. 2 perspective view of the assembly of Figure 1, but without potting compound and light guide.
Fig. 3 schematischer Teilquerschnitt durch eine LED-Bau gruppe mit einem GaP-Chip, der über ein zwischengelegtes Si- Plättchen mit einem Al-Träger mit Reflektor verbunden ist; Figure 3 is a schematic partial cross section through an LED construction group with a GaP chip, which is connected via an interposed Si plate with an Al carrier with a reflector.
Fig. 4 perspektivische Darstellung zur Baugruppe gemäß Fig. 3; FIG. 4 shows a perspective view of the assembly according to FIG. 3;
Fig. 5 schematischer Teilquerschnitt durch einen TO18-Soc kel, mit einer Erhöhung, auf der ein unvergossener LED-Chip befestigt ist; und Fig. 5 is a schematic partial cross section through a TO18 Soc, with an elevation on which an un-encapsulated LED chip is attached; and
Fig. 6 schematischer Teilquerschnitt durch eine Halbleiter baugruppe mit einem Träger mit Vertiefung und einer Erhöhung in der Vertiefung, auf welcher Erhöhung ein LED-Chip befe stigt ist. Fig. 6 is a schematic partial cross section through a semiconductor assembly with a support with a recess and an increase in the recess, on which increase an LED chip is BEFE Stigt.
Die folgenden Ausführungsbeispiele betreffen alle lichtemit tierende Halbleiterbaugruppen mit einem Chip aus einem III- V-Halbleitermaterial, insbesondere GaP. Derartige Baugruppen reagieren besonders stark auf mechanische Spannungen im Chip. Die beschriebenen Anordnungen sind jedoch dazu in der Lage, in allen Halbleiterchips mechanische Spannungen abzu bauen, unabhängig vom Chipmaterial und unabhängig von dem von der Funktion des Chips abhängenden Aufbau desselben.The following exemplary embodiments all relate to light semiconductor chips with a chip made of a III V-semiconductor material, especially GaP. Such assemblies react particularly strongly to mechanical stresses in the Chip. However, the arrangements described are in the Able to absorb mechanical stresses in all semiconductor chips build, regardless of the chip material and regardless of that structure of the chip depending on the function of the chip.
Die Fig. 1 und 2 veranschaulichen einen Teil einer Segment ziffernanzeige. Auf einem ersten Metallstreifen 10.1 ist ein LED-Chip 11 über ein zwischengelegtes Si-Plättchen 12 befe stigt. Das Si-Plättchen ist beidseitig metallisiert und mit einer Zwischenstück-Befestigungsschicht 13.1 aus leitfähigem Kleber mit dem Metallstreifen 10.1 verbunden. Der LED-Chip 11 ist auf dem Si-Plättchen 12 mit Hilfe einer Chip-Befesti gungsschicht 13.2 aus ebenfalls leitfähigem Kleber befe stigt. So wird der Rückseitenkontakt des LED-Chips 11 be werkstelligt. Der andere Kontakt wird über einen Bonddraht 14 zu einem zweiten Metallstreifen 10.2 hin bewerkstelligt. Benachbart zum LED-Chip 11 ist ein Lichtleitsegment 15 ange ordnet, um das vom LED-Chip 11 emittierte Licht zu einem streifenförmigen (was aus den Fig. 1 und 2 nicht erkennbar ist) Ziffernsegment aufzuweiten. Der Zusammenhalt der gesam ten Anordnung wird durch eine Vergußmasse 16.1 bewirkt. Figs. 1 and 2 illustrate a portion of a segment numerical display. On a first metal strip 10.1 , an LED chip 11 is attached via an interposed Si plate 12 . The Si plate is metallized on both sides and connected to the metal strip 10.1 with an intermediate piece attachment layer 13.1 made of conductive adhesive. The LED chip 11 is on the Si plate 12 with the help of a chip fastening supply layer 13.2 BEFE BEFE also made of conductive adhesive. So the back contact of the LED chip 11 be accomplished. The other contact is made via a bonding wire 14 to a second metal strip 10.2 . Adjacent to the LED chip 11 , a light guide segment 15 is arranged in order to expand the light emitted by the LED chip 11 into a strip-shaped (which cannot be seen from FIGS. 1 and 2) digit segment. The cohesion of the entire arrangement is brought about by a casting compound 16.1 .
Bei einem Versuchsbeispiel war der LED-Chip in etwa würfel förmig, mit Kantenlängen von jeweils etwa 250 µm. Das Si- Zwischenplättchen 12 hatte in etwa dieselben Abmessungen. Es ist von Vorteil, das Si-Plättchen 12 so hoch wie möglich auszubilden, jedoch ergeben sich Handhabungsschwierigkeiten, wenn seine Höhe deutlich größer ist als seine anderen Kan tenabmessungen. Daher liegen die Abmessungen des Chips und des Si-Plättchens in derselben Größenordnung.In an experimental example, the LED chip was roughly cube-shaped, with edge lengths of approximately 250 µm each. The Si intermediate plate 12 had approximately the same dimensions. It is advantageous to form the Si plate 12 as high as possible, but handling difficulties arise if its height is significantly greater than its other edge dimensions. The dimensions of the chip and the Si plate are therefore of the same order of magnitude.
Die Fig. 3 und 4 veranschaulichen den Aufbau einer üblichen Einzel-LED. Es sind ein LED-Pfosten 17.1 und ein Gegenkon takt-Pfosten 17.2 vorhanden. Der LED-Pfosten verfügt in üb licher Weise über einen eingeprägten Reflektor 18. In den Boden des Reflektors ist eine Vertiefung 19 eingeprägt. In der Mitte des Bodens 20 der Vertiefung ist wiederum ein Si- Plättchen 12 mit Hilfe einer Zwischenstück-Befestigungs schicht 13.1 angebracht. Auf dem Si-Plättchen 12 sitzt, ge halten durch eine Chip-Befestigungsschicht 13.2, ein LED- Chip 11. Die Rückseitenkontaktierung des LED-Chips 12 er folgt über den Chippfosten 17.1, während die Gegenkontaktie rung über einen Bonddraht 14 zum Gegenkontakt-Pfosten 17.2 hin erfolgt. Die Anordnung ist mit einer kuppelförmigen Ver gußmasse 16.2 vergossen. FIGS. 3 and 4 illustrate the structure of a usual single LED. There is an LED post 17.1 and a counter contact post 17.2 . The LED post has an embossed reflector 18 in the usual way. A depression 19 is stamped into the bottom of the reflector. In the middle of the bottom 20 of the recess, a Si plate 12 is in turn attached by means of an intermediate piece fastening layer 13.1 . Sitting on the Si plate 12 , hold ge by a chip mounting layer 13.2 , an LED chip 11th The rear side contact of the LED chip 12 he follows via the chip post 17.1 , while the Gegenkontaktie tion takes place via a bonding wire 14 to the counter-contact post 17.2 . The arrangement is cast with a dome-shaped casting compound 16.2 .
Der eben anhand der Fig. 3 und 4 beschriebene Aufbau ent spricht weitgehend demjenigen einer handelsüblichen LED-Bau gruppe mit spannungsgesteuertem LED-Chip. Ein wesentlicher Unterschied ist jedoch derjenige, daß das Si-Plättchen 12 nicht auf dem Gegenkontakt-Pfosten 17.2 aufgebracht ist, sondern daß es als Zwischenstück zwischen dem LED-Pfosten 17.1 und dem LED-Chip 11 vorhanden ist. Damit der LED-Chip 11 trotz des zwischengelegten Si-Plättchens 12 noch richtig im Reflektor 18 positioniert ist, ist die Vertiefung 19 vor handen, deren Tiefe der Höhe des Si-Plättchens 12 ent spricht. Die Herstellung der erfindungsgemäßen Baugruppe be nötigt keinen einzigen Schritt mehr als die Herstellung der bekannten Baugruppe, da die Vertiefung 19 zugleich mit dem Einprägen des Reflektors 18 hergestellt wird und da das Auf kleben des Si-Plättchens auf den LED-Pfosten 17.1 denselben Aufwand erfordert wie das herkömmliche Aufkleben eines Si- Plättchens auf dem Gegenkontakt-Pfosten 17.2. Trotz des un veränderten Herstellaufwandes weist der LED-Chip in der Bau gruppe gemäß den Fig. 3 und 4 fast die doppelte Leuchtle bensdauer auf wie ein entsprechender Chip in einer herkömm lich montierten Baugruppe.The structure just described with reference to FIGS. 3 and 4 corresponds largely to that of a commercially available LED construction group with a voltage-controlled LED chip. A significant difference is, however, that the Si plate 12 is not applied to the mating contact post 17.2 , but that it is present as an intermediate piece between the LED post 17.1 and the LED chip 11 . So that the LED chip 11 is still correctly positioned in the reflector 18 despite the interposed Si plate 12 , the recess 19 is present, the depth of which corresponds to the height of the Si plate 12 . The manufacture of the assembly according to the invention does not require a single step more than the manufacture of the known assembly, since the recess 19 is produced at the same time as the reflector 18 is embossed and since the adhesive on the Si plate on the LED post 17.1 requires the same effort as the conventional sticking of a Si plate on the mating contact post 17.2 . In spite of the unchanged production costs, the LED chip in the construction group according to FIGS. 3 and 4 has almost twice the light life as a corresponding chip in a conventionally mounted assembly.
Bei den anhand der Fig. 1 bis 4 besprochenen Ausführungsbei spielen ist der LED-Chip 11 gegenüber seiner Umgebung durch das zwischengelegte Si-Plättchen 12 erhöht. Die Fig. 5 und 6 veranschaulichen demgegenüber Fälle, bei denen die Erhöhung des Chips durch eine Erhöhung des Trägers selbst erfolgt. Bei der Variante gemäß Fig. 5 steht dabei die Erhöhung ge genüber der Trägerhauptoberfläche an der Stelle des Chips hoch, während sich bei der Variante gemäß Fig. 6 die Erhö hung innerhalb einer Vertiefung in der Trägerhauptoberfläche befindet.In the exemplary embodiments discussed with reference to FIGS. 1 to 4, the LED chip 11 is increased in relation to its surroundings by the interposed Si plate 12 . FIGS. 5 and 6 illustrate other hand, cases in which the increase of the chip takes place by an increase of the carrier itself. In the variant according to FIG. 5, the increase is high compared to the main carrier surface at the location of the chip, while the variant according to FIG .
Die Variante gemäß Fig. 5 zeigt eine Halbleiterbaugruppe mit einem LED-Chip 11, der auf einer Hochprägung 21 im Boden eines TO18-Gehäuses befestigt ist. In Fig. 5 trägt dieser Boden das Bezugszeichen TO18. Der topfförmige Teil des Bo dens ist in üblicher Weise mit einer Glasmasse 22 ausgegos sen, die zwei Anschlußstifte 23.1 und 23.2 stabilisiert. Der Chip 11 kontaktiert über eine leitende Kleberschicht 13.2 zum Gehäuseboden TO18. Der andere Kontakt wird über einen Bonddraht 14 zum zweiten Kontaktstift 23.2 hergestellt. Die auf dem Boden aufgebaute Anordnung wird durch eine an ihrem oberen Ende offene Abdeckung 24 geschützt. Der LED-Chip 11 ist nicht vergossen, z. B. weil die Baugruppe bei einer Tem peratur eingesetzt werden soll, bei der Vergußmaterialien nicht beständig sind.The variant according to FIG. 5 shows a semiconductor module with an LED chip 11 , which is fastened on an embossing 21 in the bottom of a TO18 housing. In Fig. 5 this floor has the reference symbol TO18. The cup-shaped part of the Bo dens is poured out in the usual way with a glass mass 22 , the two pins 23.1 and 23.2 stabilized. The chip 11 makes contact with the housing base TO18 via a conductive adhesive layer 13.2 . The other contact is made via a bonding wire 14 to the second contact pin 23.2 . The assembly built on the floor is protected by a cover 24 open at its upper end. The LED chip 11 is not potted, e.g. B. because the assembly should be used at a tem perature in which potting materials are not stable.
Bei der Variante gemäß Fig. 6 ist ein Träger 25 vorhanden, der so dick ist, daß in ihn keine Erhöhung von der Rückseite her eingeprägt werden kann. Eine Erhöhung 26 ist daher da durch hergestellt, daß in die Oberfläche 27 des Trägers eine ringförmige Vertiefung 28 eingeprägt ist, gegenüber der die Erhöhung 26 zentrisch hochragt. Die Fläche der Oberseite dieser Erhöhung 26 entspricht im wesentlichen der Fläche der Unterseite eines LED-Chips 11, der über eine Chip-Befesti gungsschicht 13.2 aus leitfähigem Kleber mit der Erhöhung 26 verbunden ist. Eine Vergußmasse 16.3 auf dem Träger 25 um gibt den LED-Chip 11 an seinen freien Flächen.In the variant according to FIG. 6, there is a carrier 25 which is so thick that no increase can be impressed into it from the rear. An elevation 26 is therefore produced by the fact that an annular recess 28 is embossed into the surface 27 of the carrier, against which the elevation 26 projects centrally. The area of the top of this elevation 26 corresponds essentially to the area of the underside of an LED chip 11 , which is connected via a chip fastening layer 13.2 made of conductive adhesive to the elevation 26 . A potting compound 16.3 on the carrier 25 um gives the LED chip 11 on its free surfaces.
Die Vorteile, die diese Erhöhungen mit sich bringen, sind weiter oben beschrieben.The benefits of these increases are described above.
Bei den vorstehend genannten Ausführungsbeispielen sind die jenigen mit einer durch ein Si-Plättchen gebildeten Erhöhung vergossen. Jedoch können auch Baugruppen mit einem Zwischen stück zwischen dem Träger und dem Halbleiterchip unvergossen sein, vor allem, wenn Hochtemperaturanwendungen das Weglas sen eines Vergußmaterials erfordern. Das Zwischenstück muß nicht notwendigerweise aus Silizium bestehen, sondern es ist grundsätzlich jedes ausreichend gut wärmeableitende Material verwendbar, selbst wenn sein Ausdehnungskoeffizient nicht an denjenigen des Chipmaterials angeglichen ist. Besteht das Zwischenplättchen aus einem Material mit nichtangepaßtem Ausdehnungskoeffizienten, wird nur die Wirkung erzielt, daß in ihm starke mechanische Spannungen, wie sie im Träger vor liegen, abgebaut werden. Es kommt aber noch zu Spannungen zwischen dem Zwischenstück und dem Chip. Auch diese Spannun gen sind nicht mehr vorhanden, wenn ein im Wärmeausdehnungs koeffizient angepaßtes Material verwendet wird, also insbe sondere das Chipmaterial selbst, eine geeignete Metallegie rung, z. B. eine Fe-Cr-Ni-Legierung, oder Si. Bei Bauteilen mit Verguß wirkt sich die Erhöhung besonders stark aus, da dann nicht nur vom Träger herkommende Spannungen, sondern auch zwischen Träger und Verguß erzeugte Spannungen weniger auf den Chip einwirken.In the above-mentioned embodiments, the that with an increase formed by a Si plate shed. However, assemblies with an intermediate can potted between the carrier and the semiconductor chip especially when high temperature applications are omitting require a potting material. The intermediate piece must do not necessarily consist of silicon, but it is basically any sufficiently good heat-dissipating material usable even if its coefficient of expansion is not on is matched to that of the chip material. Does that exist Intermediate platelets made of a material with non-adapted Expansion coefficient, only the effect is achieved that strong mechanical tensions in it, as they exist in the carrier lying, be dismantled. But there is still tension between the adapter and the chip. This tension too Conditions are no longer present if one is in thermal expansion Coefficiently adapted material is used, in particular especially the chip material itself, a suitable metal alloy tion, e.g. B. an Fe-Cr-Ni alloy, or Si. For components with potting, the increase has a particularly strong effect, since then not only tensions coming from the wearer, but less tension generated between the carrier and the encapsulation act on the chip.
Bei den Ausführungsbeispielen wurden ausschießlich Befesti gungsschichten genannt, die aus einem leitfähigen Kleber be stehen. Es kann sich jedoch auch um Lötschichten handeln oder auch lediglich um eine Metallisierung an der Unterseite des Chips, mit der dieser auf eine sehr glatte Fläche der Erhöhung aufgesetzt ist. Auch diese Befestigungsschichten bewirken eine Erhöhung des Chips gegenüber dem Träger, je doch handelt es sich hier nicht um eine Erhöhung von einigen 10 bis einigen 100 µm, wie im Fall der vorstehend genannten Erhöhungen, die dazu führen, daß sich Spannungen im Träger und/oder einer eventuell vorhandenen Vergußmasse nur schwach auf einen Halbleiterchip auswirken.Fasteners were used exclusively in the exemplary embodiments called layers, which be made of a conductive adhesive stand. However, it can also be solder layers or just a metallization on the bottom of the chip, with which this on a very smooth surface of the Increase is put on. These fastening layers too cause an increase in the chip compared to the carrier, depending but this is not an increase of some 10 to a few 100 µm as in the case of the above Increases that cause tension in the wearer and / or a potting compound that may be present is only weak affect a semiconductor chip.
Claims (9)
- - einem Halbleiterchip (11);
- - einer Chip-Befestigungsschicht (13.2) zum Befestigen des Chips; und
- - einem Träger (10.1; 17.1; TO18; 25); dadurch gekennzeichnet, daß der Halbleiterchip mit der Chip- Befestigungsschicht auf einer gegenüber seiner Umgebung er höhten Stelle befestigt ist, welche Erhöhung (11; 21; 26) eine Fläche aufweist, die in etwa der Fläche des Halbleiter chips entspricht.
- - a semiconductor chip ( 11 );
- - a chip attachment layer ( 13.2 ) for attaching the chip; and
- - a carrier ( 10.1 ; 17.1 ; TO18; 25 ); characterized in that the semiconductor chip with the chip attachment layer is attached to a higher place than its surroundings, which elevation ( 11 ; 21 ; 26 ) has an area which corresponds approximately to the area of the semiconductor chip.
- - ein Zwischenstück (12), das auf dem Träger (10.1; 17.1) befestigt ist und aus einem Material besteht, dessen Ausdeh nungskoeffizient im wesentlichen demjenigen des Materials des Halbleiterchips (11) entspricht.
- - An intermediate piece ( 12 ) which is attached to the carrier ( 10.1 ; 17.1 ) and consists of a material whose expansion coefficient corresponds essentially to that of the material of the semiconductor chip ( 11 ).
- - eine Vergußmasse (16.1; 16.2; 16.3) auf dem Träger (10.1; 17.1; 25), die den Halbleiterchip (11) an seinen freien Flä chen umgibt.
- - A potting compound ( 16.1 ; 16.2 ; 16.3 ) on the carrier ( 10.1 ; 17.1 ; 25 ), which surrounds the semiconductor chip ( 11 ) on its free surfaces.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4206437A DE4206437A1 (en) | 1992-02-29 | 1992-02-29 | Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficient |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4206437A DE4206437A1 (en) | 1992-02-29 | 1992-02-29 | Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficient |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4206437A1 true DE4206437A1 (en) | 1993-09-16 |
Family
ID=6452965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4206437A Ceased DE4206437A1 (en) | 1992-02-29 | 1992-02-29 | Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficient |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4206437A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4440088A1 (en) * | 1994-11-10 | 1996-05-15 | Telefunken Microelectron | Semiconductor module for bidirectional, line-bound, optical data transmission |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821775A (en) * | 1971-09-23 | 1974-06-28 | Spectronics Inc | Edge emission gaas light emitter structure |
| US3821590A (en) * | 1971-03-29 | 1974-06-28 | Northern Electric Co | Encapsulated solid state light emitting device |
| DE2403566A1 (en) * | 1973-01-30 | 1974-08-15 | Int Standard Electric Corp | BASE FOR LIGHT-EMITTING SEMICONDUCTOR COMPONENTS |
| US3925808A (en) * | 1974-08-08 | 1975-12-09 | Westinghouse Electric Corp | Silicon semiconductor device with stress-free electrodes |
| US3935501A (en) * | 1975-02-13 | 1976-01-27 | Digital Components Corporation | Micro-miniature light source assemblage and mounting means therefor |
| US4360965A (en) * | 1978-12-01 | 1982-11-30 | Fujitsu Limited | Method of mounting a semiconductor laser device |
| DE3421539A1 (en) * | 1984-06-08 | 1985-12-19 | Siemens AG, 1000 Berlin und 8000 München | Semiconductor component for SMD technology |
| US4706106A (en) * | 1984-06-14 | 1987-11-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light receiving device |
| US4905075A (en) * | 1986-05-05 | 1990-02-27 | General Electric Company | Hermetic semiconductor enclosure |
| DE3829411A1 (en) * | 1988-08-30 | 1990-03-01 | Siemens Ag | Laser-diode component |
| US5019746A (en) * | 1989-12-04 | 1991-05-28 | Hewlett-Packard Company | Prefabricated wire leadframe for optoelectronic devices |
| US5089861A (en) * | 1990-05-09 | 1992-02-18 | Rohm Co., Ltd. | Semiconductor laser device with mounting block |
| DE4041346A1 (en) * | 1990-12-21 | 1992-06-25 | Siemens Ag | Plastic housing containing encapsulated semiconductor chips - has chips protruding on all sides beyond metal islands below |
-
1992
- 1992-02-29 DE DE4206437A patent/DE4206437A1/en not_active Ceased
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821590A (en) * | 1971-03-29 | 1974-06-28 | Northern Electric Co | Encapsulated solid state light emitting device |
| US3821775A (en) * | 1971-09-23 | 1974-06-28 | Spectronics Inc | Edge emission gaas light emitter structure |
| DE2403566A1 (en) * | 1973-01-30 | 1974-08-15 | Int Standard Electric Corp | BASE FOR LIGHT-EMITTING SEMICONDUCTOR COMPONENTS |
| US3925808A (en) * | 1974-08-08 | 1975-12-09 | Westinghouse Electric Corp | Silicon semiconductor device with stress-free electrodes |
| US3935501A (en) * | 1975-02-13 | 1976-01-27 | Digital Components Corporation | Micro-miniature light source assemblage and mounting means therefor |
| US4360965A (en) * | 1978-12-01 | 1982-11-30 | Fujitsu Limited | Method of mounting a semiconductor laser device |
| DE3421539A1 (en) * | 1984-06-08 | 1985-12-19 | Siemens AG, 1000 Berlin und 8000 München | Semiconductor component for SMD technology |
| US4706106A (en) * | 1984-06-14 | 1987-11-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light receiving device |
| US4905075A (en) * | 1986-05-05 | 1990-02-27 | General Electric Company | Hermetic semiconductor enclosure |
| DE3829411A1 (en) * | 1988-08-30 | 1990-03-01 | Siemens Ag | Laser-diode component |
| US5019746A (en) * | 1989-12-04 | 1991-05-28 | Hewlett-Packard Company | Prefabricated wire leadframe for optoelectronic devices |
| US5089861A (en) * | 1990-05-09 | 1992-02-18 | Rohm Co., Ltd. | Semiconductor laser device with mounting block |
| DE4041346A1 (en) * | 1990-12-21 | 1992-06-25 | Siemens Ag | Plastic housing containing encapsulated semiconductor chips - has chips protruding on all sides beyond metal islands below |
Non-Patent Citations (5)
| Title |
|---|
| 1-204459 A. E-845, Nov. 14,1989,Vol.13,No.507 * |
| DE-Buch: BÜTTGENBACH,Stephanus: Mikromechanik, B.G. Teubner Stuttgart 1991, S.140 ff * |
| Patents Abstracts of Japan: 1-69041 A. E-780, June 29,1989,Vol.13,No.285 * |
| TUMMALA, R.R., RYMASZEWSKI, E.J.: "Microelec- tronics Packaging Handbook" Verl. Van Nostrand Reinhold, New York (1989) S. 58, 174 u. 278 * |
| US-Z: MULTIPLE THERMAL EXPANSION COEFFICIENT SUBSTRATES. In. IBM Technical Disclosure Bulletin,Vol.29,No.3,Aug.1986, S.1133-1134 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4440088A1 (en) * | 1994-11-10 | 1996-05-15 | Telefunken Microelectron | Semiconductor module for bidirectional, line-bound, optical data transmission |
| US5668383A (en) * | 1994-11-10 | 1997-09-16 | Temic Telefunken Microelectronic Gmbh | Semiconductor device for bidirectional non-conducted optical data transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1312124B1 (en) | Optoelectronic component and method for the production thereof, module and device comprising a module of this type | |
| EP1547166B1 (en) | Light source module and method for production thereof | |
| EP0933823B1 (en) | Surface lighting unit with expansion compensated optoelectronic semiconductor device | |
| EP2062301B1 (en) | Housing for an optoelectronic component and arrangement of an optoelectronic component in the housing | |
| DE112018002439B4 (en) | Cover for an optoelectronic component and optoelectronic component | |
| EP0566921A1 (en) | Semi-conductor assembly, in particular a remote control/receiver module | |
| DE102018114426A1 (en) | Current sensor package with continuous insulation | |
| EP0124029A2 (en) | Well-coolable modular circuit carrying an electrical component | |
| DE3019239C2 (en) | ||
| DE4316639A1 (en) | Semiconductor device and method for its manufacture | |
| EP2327110B1 (en) | Optoelectronic component, and method for the production of an optoelectronic component | |
| DE102014106791A1 (en) | Semiconductor device, lighting device and method for producing a semiconductor device | |
| EP0637081A2 (en) | Micro sensor with plug connections | |
| DE10065495C2 (en) | The power semiconductor module | |
| DE10234995A1 (en) | Light diode arrangement including laser diodes for illumination and signaling has thermal chip connection and light diode module | |
| EP0243637A2 (en) | Semi-conductor power module | |
| DE102013207111B4 (en) | Optoelectronic component | |
| DE4206437A1 (en) | Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficient | |
| DE4213251A1 (en) | Semiconductor chip with insulating frame - including heat sink and conductive structure | |
| WO2012130696A1 (en) | Electronic module and method for the production thereof | |
| DE2641540A1 (en) | SEMICONDUCTOR DIODE DEVICE FOR GENERATING OR RECEIVING RADIATION | |
| DE102006044442A1 (en) | Sensor arrangement with a substrate and with a housing and method for producing a sensor arrangement | |
| DE102005026233A1 (en) | Electrical power module for use in e.g. frequency converter, has mechanical catch device fixed on printed circuit board, and isolation bar electrically isolating external component from board and pin | |
| EP0839400B1 (en) | Semiconductor laser chip and infrared emitter component | |
| DE102021125397A1 (en) | CHIP HOUSING WITH CONTACT CLIP |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8120 | Willingness to grant licenses paragraph 23 | ||
| 8131 | Rejection |