DE4138842C2 - Gateelektrode und Verfahren zu deren Herstellung - Google Patents

Gateelektrode und Verfahren zu deren Herstellung

Info

Publication number
DE4138842C2
DE4138842C2 DE4138842A DE4138842A DE4138842C2 DE 4138842 C2 DE4138842 C2 DE 4138842C2 DE 4138842 A DE4138842 A DE 4138842A DE 4138842 A DE4138842 A DE 4138842A DE 4138842 C2 DE4138842 C2 DE 4138842C2
Authority
DE
Germany
Prior art keywords
gate electrode
layer
side wall
metal
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4138842A
Other languages
English (en)
Other versions
DE4138842A1 (de
Inventor
Nobuyuki Kasai
Shinichi Sakamoto
Takuji Sonoda
Tetsuya Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4138842A1 publication Critical patent/DE4138842A1/de
Application granted granted Critical
Publication of DE4138842C2 publication Critical patent/DE4138842C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking

Description

Die vorliegende Erfindung bezieht sich auf eine für ei­ ne Halbleitervorrichtung, wie zum Beispiel einen Feldef­ fekttransistor (FET), vorgesehene Gateelektrode gemäß dem Oberbegriff des Anspruchs 1. Gegenstand der vorliegenden Erfindung ist ferner ein Verfahren zur Herstellung einer solchen Gateelektrode.
Fig. 14 zeigt anhand einer Querschnittsansicht eine her­ kömmliche Gateelektrode einer Halbleitervorrichtung, die ein Halbleitersubstrat 1, eine auf dem Substrat angeordnete aktive Halbleiterschicht 2 sowie eine Gateelektrode 4 auf­ weist, die in einer in der Oberfläche der aktiven Schicht 2 ausgebildeten Ausnehmung bzw. Vertiefung 3 eine Gatelänge Lg besitzt.
Die die in Fig. 14 gezeigte Querschnitts-Struktur auf­ weisende Gateelektrode 4 kann auf folgende Weise herge­ stellt werden:
Gemäß Fig. 15 wird die aktive Halbleiterschicht 2 auf dem Halbleitersubstrat 1 ausgebildet, worauf eine Photowi­ derstandsschicht 30 auf der aktiven Halbleiterschicht 2 ausgebildet wird. Daraufhin wird die Photowiderstands­ schicht mittels eines Photolitographieverfahrens, wie zum Beispiel durch Elektronenstrahl-Litographie, mit einem der­ artigen Muster versehen, daß eine Öffnung 5 darin ausgebil­ det wird. Die Öffnung 5 erstreckt sich zur aktiven Schicht 2 hin. Die Breite t1 der Öffnung 5 bestimmt die Gatelänge Lg der in Fig. 14 gezeigten fertiggestellten Gateelektrode 4.
Anschließend wird gemäß der Darstellung in Fig. 16 die Ausnehmung 3 mit der gewünschten Breite und Tiefe in der aktiven Schicht 2 unter Verwendung der Photowiderstands­ schicht 30 als Maske beispielsweise durch Naß-Ätzung ausge­ bildet.
Daraufhin wird zur Bildung einer Gateelektroden-Metall­ schicht 60 auf der Photowiderstandsschicht 30 gemäß, der Darstellung in Fig. 17 beispielsweise durch eine Vakuumbe­ dampfung ein Gateelektroden-Metall abgelagert. Wenn die ei­ ne Dicke h aufweisende Gateelektroden-Metallschicht 60 auf der Photowiderstandsschicht 30 ausgebildet ist, wird in der Ausnehmung 3 ebenfalls eine Schicht 61 des Gateelektroden- Metalls abgelagert, die eine Dicke aufweist, die im wesent­ lichen gleich h ist. Da das Gateelektroden-Metall durch Be­ dampfen aufgebracht wird, wird weiterhin eine geringe Menge 62 des Metalls an einem oberen Bereich der Öffnung 5 in der Photowiderstandsschicht 30 abgelagert, wodurch die Öffnung 5 zunehmend enger wird. Die Menge des durch die Öffnung 5 gelangenden Gateelektroden-Metalls nimmt demzufolge allmäh­ lich ab, was dazu führt, daß die in der Ausnehmung 3 ausge­ bildete Gateelektroden-Metallschicht 61 eine Kegelform an­ nimmt bzw. sich konisch verschmälert.
Die Photowiderstandsschicht 30 und die Gateelektroden- Metallschicht 60 auf der Photowiderstandsschicht 30 werden schließlich entfernt, wodurch die in Fig. 14 gezeigte Ga­ teelektrode 4 in der Ausnehmung 3 zurückbleibt.
Es ist bekannt, daß ein die Vorrichtungseigenschaften, wie zum Beispiel die Rauschzahl (NF), bestimmender Faktor beispielsweise bei einem Feldeffektstransistor dessen Gate­ länge Lg ist; weiterhin ist es bekannt, daß die Rauschzahl dann verbessert wird, wenn die Gatelänge Lg verkleinert wird. Mit kleiner werdender Gatelänge Lg wird jedoch die Querschnittsfläche der Gateelektrode 4 ebenfalls kleiner, was wiederum dazu führt, daß der Gatewiderstand erhöht wird, wodurch die Rauschzahl schlechter wird. Um die Gate­ länge Lg einer derartigen herkömmlichen Gateelektrode zu verringern und dennoch ihre Querschnittsfläche zu vergrö­ ßern, um eine Erhöhung des Gatewiderstands zu vermeiden, ist es folglich nötig, die Dicke oder Höhe h zu vergrößern. Wenn die Gatelänge Lg jedoch kleiner als ungefähr 0,3 µm ist, kann die Dicke der Photowiderstandsschicht 30 im Hin­ blick auf die zur Mustererzeugung und Entfernung erforder­ liche Verarbeitung jedoch nicht erhöht werden. Hierdurch ist eine Begrenzung der Höhe h der Gateelektrode 4 vorgege­ ben, so daß es nicht möglich ist, die Querschnittsfläche der Gateelektrode 4 zu vergrößern, indem eine größere Höhe h verwendet wird. Aus diesem Grund ist es nicht möglich, bei einer Halbleitervorrichtung mit einer Gateelektrode, welche die in Fig. 14 gezeigte Struktur hat, eine Verbesse­ rung der Rauschzahl zu erzielen.
Eine Gateelektrode, die eine verringerte Gatelänge Lg und eine große Querschnittsfläche aufweist, wurde bei­ spielsweise in der JP-OS 63-273363 vorgeschlagen. Die in dieser Offenlegungsschrift gezeigte Gateelektrode hat eine T-förmige Struktur. Bei der in dieser Druckschrift angege­ benen Gateelektroden-Struktur sind in dem Raum zwischen der Gateelektrode und der aktiven Schicht jedoch dielektrische Filme, wie zum Beispiel ein Siliziumoxid-Film und ein Sili­ ziumnitrid-Film, vorhanden, was zu einer unerwünschten pa­ rasitären Kapazität führt.
Ein weiteres Verfahren zur Reduzierung der Gatelänge Lg einer Gateelektrode ist in der JP-OS 63-95676 gezeigt. Die in dieser Druckschrift offenbarte Gateelektroden-Struktur ist jedoch ausschließlich zur Reduzierung der Gatelänge vorgesehen, während eine gleichzeitige Verringerung der Ga­ telänge und des Gatewiderstands nicht angestrebt wird.
Gegenstand der JP-OS 63-155771 ist eine Halbleitervor­ richtung mit einer T-förmigen Gateelektrode. In dieser Druckschrift sind jedoch Maßnahmen angegeben, um die T-för­ mige Gateelektrode aus dem Zentrum des Abstands zwischen den Source- und Drain-Elektroden der Vorrichtung heraus zu einer Source-Elektrode hin zu versetzen. In dieser Druck­ schrift finden sich jedoch keine Anregungen dahingehend, die Gateelektroden-Länge oder den Gatewiderstand zu verrin­ gern.
In der Druckschrift IEDM 89-101-104, von der im Oberbe­ griff der Ansprüche 1 und 5 ausgegangen wird, sind Halblei­ terbauelemente beschrieben, die mit einer pilzförmigen Ga­ teelektrode (siehe die dortige Fig. 3) ausgestattet sein können. Der Fuß der Gateelektrode ist hierbei in einer Aus­ nehmung angeordnet, die in einer Schicht aus undotiertem AlInAs ausgebildet ist. Die gesamte Seitenwand der Ga­ teelektrode ist mit isolierendem Material (SiO2) überzogen, das auch die gesamte Ausnehmung ausfüllt und somit die Ga­ teelektrode in der Ausnehmung einbettet.
In der Druckschrift IEDM 90-499, Seiten 19.1.1 bis 19.1.4, ist ähnlich wie in der vorstehend erwähnten IEDM 89-101-104 ein Transistor mit hoher Elektronenmobilität (HEMT) beschrieben, der gemäß dortiger Fig. 1 eine Gateelek­ trode mit vergrößertem Kopf aufweisen kann. Diese Gateelek­ trode ist an ihrer Seite gleichfalls in Material eingebet­ tet, das wohl zugleich auch Stützfunktionen ausüben soll.
In der Druckschrift IEDM 90-503, Seiten 19.2.1 bis 19.2.4 ist ein Feldeffekttransistor beschrieben, dessen Ga­ teelektrode pilzförmig ausgebildet ist. Die Rasterelektro­ nenmikroskop-Darstellung gemäß dortiger Fig. 2 ist offen­ sichtlich nach einem Ätzvorgang aufgenommen worden, so daß die tatsächliche Gestaltung der seitlichen Einbettung der Gateelektrode beim fertigen Bauelement nicht ersichtlich ist.
Die Zeitschrift "Journal Of The Electrochemical Society", October 1986, Seiten 409C bis 416C, befaßt sich mit MESFET-Bauelementen und den Herstellungsschritten zur Ausbildung einer Gateelektrode hierfür.
Schließlich ist die Druckschrift IEEE 1986, Vol. ED 33, Nr. 7, Seiten 997 bis 1004, auf MESFET-Bauelemente mit me­ tallischem amorphen Siliziumgate gerichtet, bei denen sich die Seitenwandbereiche der Gateelektrode über isolierende Zwischenschichten (SiO2) an den Seitenrändern der sich seitlich anschließenden Schichten aus dotiertem Poly-Si und SiO2 abstützen. Zwischen diesen seitlichen isolierenden Stützschichten und der Seitenwand der Gate-Elektrode ist 9 eine Schicht aus Poly-Si angeordnet. Der Zweck dieser Poly- Si-Schicht ist dieser Druckschrift allerdings nicht direkt zu entnehmen. Möglicherweise handelt es sich hier um eine Maßnahme, mit der die effektive Gatelänge gesteuert werden soll.
Wie aus der dortigen Fig. 3 ersichtlich ist, überlappen bei diesen bekannten MESFET-Bauelementen die seitlichen Be­ reiche des verbreiterten Kopfabschnitts jedoch die auf dem Substrat aufgebrachten Schichten aus N+-Poly-Si und SiO2 in starkem Ausmaß. Dies führt dazu, daß die parasitäre Kapazi­ tät des Gates recht hoch ist, so daß sich die Hochfrequenz­ eigenschaften in nachteiliger Weise verschlechtern.
Demgegenüber soll mit vorliegender Erfindung eine Ga­ teelektrode geschaffen werden, die sich gleichzeitig durch verringerte Gatelänge und verringerten Gatewiderstand aus­ zeichnet. Hierbei sollen auch die Hochfrequenzeigenschaften der Halbleitervorrichtung nicht beeinträchtigt sein.
Diese Aufgabe wird mit den in den Patentansprüchen 1 und 5 angegebenen Merkmalen gelöst.
In Übereinstimmung mit der Erfindung werden weiterhin auch Herstellungsverfahren zur Herstellung der erfindungs­ gemäßen Gateelektrode gezeigt, wie sie in den Ansprüchen 4 und 7 angegeben sind.
Der beanspruchte Gegenstand zeichnet sich somit u. a. dadurch aus, daß unterhalb des Kopfabschnitts eine metalli­ sche Seitenwand angeordnet ist, die ebenso wie der Kopfab­ schnitt von der metallischen Halbleiterschicht ohne zwi­ schenliegende Isolierschicht beabstandet ist. Die Gateelek­ trode steht hierbei in selbsttragender Weise auf dem Boden der Ausnehmung.
Durch diese Maßnahmen ergibt sich, daß die metallische Seitenwand sowohl eine effektive Verringerung der wirksamen Gatelänge unter entsprechender Verbesserung der Rauschzahl der Halbleitervorrichtung ermöglicht, als auch eine Zunahme des Gatewiderstands, der aus der Verringerung der effekti­ ven Gatelänge resultieren könnte, kompensiert und damit verhindert. Hierbei wird durch die freistehende Ausgestal­ tung der Gateelektrode zugleich verhindert, daß sich para­ sitäre Kapazitäten zwischen der Gateelektrode bzw. der me­ tallischen Seitenwand in nennenswertem Ausmaß aufbauen könnten, so daß gute Hochfrequenzeigenschaften erzielt wer­ den.
Vorteilhafte Weiterbildungen der Erfindung sind Gegen­ stand der Unteransprüche.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich­ nung näher erläutert. Es zeigen:
Fig. 1 anhand einer Querschnittsansicht einen Hauptbereich einer Gateelektroden-Struktur gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2 bis 7 anhand von Querschnittsan­ sichten sechs aufeinanderfolgende Schritte zur Herstel­ lung der Gateelektrode gemäß dem in Fig. 1 gezeigten Ausführungsbeispiel;
Fig. 8 anhand einer Querschnittsansicht ein Problem, das bei der Gateelektrode gemäß dem in Fig. 1 gezeigten ersten Ausführungsbeispiel unter Umständen auftreten kann;
Fig. 9 anhand einer Querschnittsansicht die Struktur einer Gateelektrode gemäß einem zweiten Aus­ führungsbeispiel;
Fig. 10 bis 13 anhand von Querschnittsan­ sichten vier aufeinanderfolgende Schritte zur Herstel­ lung der in der Fig. 9 gezeigten Gateelektrode;
Fig. 14 eine Querschnittsansicht der Struktur eines Hauptteils einer herkömmlichen Gateelektrode; und
Fig. 15 bis 17 drei aufeinanderfolgende Verfahrensschritte bei der Herstellung der in Fig. 14 gezeigten herkömmlichen Gateelektrode.
Nachfolgend wird zunächst unter Bezugnahme auf die Fig. 1 bis 8 ein erstes Ausführungsbeispiel der Gateelek­ troden-Struktur beschrieben.
Gemäß Fig. 1 weist die Gateelektroden-Struktur des er­ sten Ausführungsbeispiels ein Substrat 10 auf, das ein Halbleitermaterial, wie z. B. GaAs und InP, enthält und eine Dicke von beispielsweise ungefähr 500 µm hat. Auf dem Substrat 10 ist eine aktive Halbleiterschicht 12 angeordnet, bei dessen Material es sich beispielsweise um N-Typ GaAs, N-Typ AlGaAs/GaAs oder um N-Typ InGaAs/GaAs handeln kann und die eine Dicke von ungefähr 0,5 µm aufweist. In einem vorbe­ stimmten Bereich der aktiven Halbleiterschicht 12, an dem eine Gateelektrode auszubilden ist, ist eine Ausnehmung bzw. Vertiefung 13 ausgebildet. Die Ausnehmung 13 ist ungefähr zwischen 0,1 µm und ungefähr 0,3 µm tief und hat eine Breite von ungefähr 0,6 µm bis ungefähr 2,0 µm. In der Ausnehmung 13 ist eine pilzförmige Gateelektrode 16 ausgebildet, die einen vergrößerten oberen oder Kopfabschnitt 18 aufweist. Die Länge desjenigen Bereichs der Gateelektrode 16, der mit der Ausnehmung 13 in Kontakt steht, d. h. die effektive Gatelänge Lg der Gateelektrode 16, beträgt ungefähr zwischen 0,1 µm und 0,3 µm. Neben und in Kontakt mit dem vergrößerten Kopfabschnitt 18 der Gateelektrode 16 ist eine metallische Seitenwand 17 angeordnet. Durch Hinzufügen der metallischen Seitenwand 17 wird die effektive Querschnittsfläche der Gateelektrode 16 vergrößert, wobei die effektive Gatelänge Lg in der Größenordnung von ungefähr 0,1 µm bis 0,3 µm je­ doch beibehalten bzw. nicht geändert wird. Die genannte Ver­ größerung der effektiven Querschnittsfläche verringert wie­ derum den Widerstand der Gateelektrode 16.
Die Gateelektrode 16 kann beispielsweise aus Ti/Pt/Au, WSi oder aus irgendeinem anderen geeigneten Material geformt sein. Die metallische Seitenwand 17 wird beispielsweise aus Al, Au, Ag, Mo, Pt, Ti, W, WSi oder aus irgendeinem anderen geeigneten Material hergestellt und hat eine Dicke, die in der Größenordnung von 0,2 µm bis 0,3 µm liegt.
Nachfolgend wird unter Bezugnahme auf die Fig. 2 bis 7 ein Verfahren zur Herstellung des in Fig. 1 gezeigten Ausfüh­ rungsbeispiels der Gateelektrode näher erläutert.
Zunächst wird gemäß der Darstellung in Fig. 2 auf dem Halb­ leitersubstrat 10, das aus einem Material wie beispielsweise GaAs oder InP besteht und eine Dicke von ungefähr 500 µm aufweist, die aktive Halbleiterschicht 12, die aus einem Ma­ terial wie beispielsweise N-Typ GaAs, N-Typ AlGaAs/GaAs oder N-Typ InGaAs/GaAs besteht und eine Dicke von ungefähr 0,5 µm aufweist, aufgebracht. Auf die aktive Halbleiterschicht 12 wird daraufhin eine erste Photowiderstandsschicht 19 in einer Dicke von ungefähr 0,4 µm aufgebracht. Anschließend wird unter Verwendung eines Photolitographieverfahrens, wie zum Beispiel durch Elektronenstrahl-Litographie oder opti­ sche Belichtung, eine Öffnung 20 in der Photowiderstands­ schicht 19 an einem Bereich ausgebildet, der demjenigen Be­ reich entspricht, an dem die Gateelektrode auszubilden ist. Für die erste Photowiderstandsschicht 19 kann ein positives Widerstandsmaterial verwendet werden, wie zum Beispiel die von der Firma Tokyo Ohka Kogyo Kabushiki Kaisha, Kawasaki, Japan unter den Handelsbezeichnungen ODUR oder OEBR vertrie­ benen Photowiderstände. Die Öffnung 20 wird derart geformt, daß sie eine Breite t2 von ungefähr 0,5 µm bis ungefähr 0,9 µm aufweist.
Daraufhin wird gemäß der Darstellung in Fig. 3 unter Verwen­ dung irgendeines geeigneten Verfahrens, wie zum Beispiel durch Kathodenzerstäubung, mittels dem eine gute Stufenüber­ einstimmung erzielbar ist, d. h. unter Verwendung eines Ver­ fahrens, das in der Lage ist, eine der Oberflächenkontur der jeweils darunter liegenden Schicht angepaßte Schicht abzula­ gern, eine Schicht 70 aus einem Metall, das aus dem gleichen oder aus einem unterschiedlichen Metall wie die anschließend auszubildende Gateelektrode besteht, auf die Photowider­ standsschicht 19 aufgebracht. Das für die Metallschicht 70 verwendbare Metall umfaßt die Materialien Al, Au, Ag, Mo, Pt, Ti, W, WSi usw., während die Dicke der Schicht 70 im Be­ reich von ungefähr 0,2 µm bis ungefähr 0,3 µm liegt. Wie in Fig. 3 schematisch angedeutet ist, bleibt die Dicke der Me­ tallschicht 70 an den seitlichen Wänden und der Bodenfläche der Öffnung 20 im wesentlichen genauso groß wie auf der Pho­ towiderstandsschicht 19.
Indem die Metallschicht 70 selektiv einer anisotropen Ätzung unterzogen wird, wird die Metallschicht 70 gemäß der Dar­ stellung in Fig. 4 selektiv entfernt, wodurch lediglich die an den seitlichen Wänden der Öffnung 20 in der Photowider­ standsschicht 19 befindlichen Bereiche der Metallschicht 70 übrigbleiben, wobei diese Bereiche später jeweils zu einer entsprechenden metallischen Seitenwand 17 werden. Bei dem zur anisotropen Ätzung der Metallschicht 70 herangezogenen Verfahren handelt es sich um eine Trockenätzung, wie bei­ spielsweise um eine reaktive Ionenätzung (RIE), eine reak­ tive Ionenstrahlätzung (RIBE) oder eine elektronische Zyklo­ tronresonanz-Ätzung (ECR). Für eine derartige Ionenätzung werden beispielsweise CF4-Gase verwendet, wie zum Beispiel CF4 + O2 und CF4 + H2, SF6, C2F6 und CCl4. Es ist wichtig, daß die Trockenätzung mit einem großen Unterschied zwischen der Ätzrate bzw. dem Ätzvermögen der Metallschicht 70 und der- bzw. demjenigen der ersten Photowiderstandsschicht 19 und der aktiven Halbleiterschicht 12 durchgeführt wird. Die Dicke der zu bildenden metallischen Seitenwand 17 beträgt zwischen ungefähr 0,2 µm und 0,3 µm.
Infolge der Anwesenheit der metallischen Seitenwand 17 wird die Breite der Öffnung 20 auf ein Drittel bis auf ein Fünf­ tel der ursprünglichen Breite t2 reduziert, d. h. die nunmehr vorliegende effektive Breite t3 der Öffnung 20 liegt im Be­ reich von ungefähr 0,1 µm bis ungefähr 0,3 µm. Es sei darauf hingewiesen, daß durch geeignete Wahl der Dicke der Photowi­ derstandsschicht 19, der Breite t2 der Öffnung 20 in der Photowiderstandsschicht 19 sowie der Breite der Metall­ schicht 70 jede gewünschte Gateelektrodenlänge erzielt wer­ den kann, wobei gleichzeitig für die metallische Seitenwand 17 jede gewünschte Dicke gewählt werden kann, um die effek­ tive Querschnittsfläche der Gateelektrode zu vergrößern.
Anschließend wird auf der gesamten Oberfläche der in Fig. 4 vorliegenden Struktur ein zweites Photowiderstandsmaterial abgelagert, worauf die auf diese Weise abgelagerte Photowi­ derstandsschicht mit einem solchen Muster versehen wird, daß eine zweite Photowiderstandsschicht 22 gebildet wird, in der eine Öffnung 24 ausgebildet ist. Die Empfindlichkeit der zweiten Photowiderstandsschicht 22 unterscheidet sich von derjenigen der ersten Photowiderstandsschicht 19, so daß die erste Photowiderstandsschicht 19 durch die Belichtungs- und Entwicklungsschritte für die zweite Photowiderstandsschicht 22 nicht beeinflußt wird. Die mit t4 bezeichnete Breite der Öffnung 24 in der zweiten Photowiderstandsschicht 22 legt die jeweiligen Abmessungen des Kopfabschnitts 18 der Gate­ elektrode 16 fest. Für die zweite Photowiderstandsschicht 22 kann beispielsweise ein positives Widerstandsmaterial ver­ wendet werden, wie zum Beispiel der von der Firma Hoechst Japan Kabushiki Kaisha, Tokyo, Japan, unter der Handelsbe­ zeichnung AZ1370 oder der von der Firma Shipley Far East Ka­ bushiki Kaisha, Tokyo, Japan, unter der Handelsbezeichnung S1400-27 vertriebene Photowiderstand. Die Dicke der zweiten Photowiderstandsschicht 22 beträgt ungefähr 1,5 µm.
Auf diese Weise wird eine Photowiderstandsstruktur fertigge­ stellt, die ein zur Ausbildung der pilzförmigen Gateelek­ trode 16 erforderliches Profil aufweist.
Daraufhin wird gemäß der Darstellung in Fig. 6 die Ausneh­ mung 13 gebildet, indem ein Bereich der aktiven Halbleiter­ schicht 12 bis zu einer gewünschten Tiefe weggeätzt wird, wobei die jeweilige metallische Seitenwand 17 als Maske ver­ wendet wird. Zur Ausbildung der Ausnehmung 13 wird ein Naßätzverfahren herangezogen, bei dem beispielsweise ein Ätzmittel auf Phosphorsäurebasis oder Salpetersäurebasis ver­ wendet wird. Die Ausnehmung 13 hat eine Breite t5 im Bereich von ungefähr 0,6 µm bis ungefähr 2,0 µm und eine Tiefe d1 von ungefähr 0,3 µm.
Anschließend wird gemäß der Darstellung in Fig. 7, bei­ spielsweise unter Verwendung eines Vakuum-Aufdampfverfah­ rens, eine Schicht 60 des Gatemetalls abgelagert. Durch die Vakuumbedampfungs-Ablagerung der Schicht 60 wird das Gateme­ tall, wie gezeigt, ebenfalls in der Öffnung 24 abgelagert, wobei das bodenseitige Ende des abgelagerten Gateelektroden­ metalls bzw. Gatemetalls mit der aktiven Halbleiterschicht 12 in der Ausnehmung 13 in Kontakt kommt. Dadurch wird in der Öffnung 24 die Gateelektrode 16 mit dem Kopfabschnitt 18 ausgebildet. Bei dem Material des Gateelektrodenmetalls bzw. des Gatemetalls kann es sich beispielsweise um Ti/Pt/Au oder WSi handeln.
Schließlich werden die erste Photowiderstandsschicht 19, die zweite Photowiderstandsschicht 22 und die nicht benötigte Gateelektroden-Metallschicht 60 auf der zweiten Photowider­ standsschicht 22 entfernt, wodurch erreicht wird, daß gemäß der Darstellung in Fig. 1 in dem an den Kopfabschnitt 18 an­ grenzenden schmalen bzw. unteren Bereich die Gateelektrode 16 mit der metallischen Seitenwand 17 ausgebildet wird.
Wie vorstehend erläutert, hat die die in Fig. 1 gezeigte Struktur aufweisende Gateelektrode 16 eine reduzierte effek­ tive Gatelänge Lg von ungefähr 0,1 µm bis ungefähr 0,3 µm und weist aufgrund der Anwesenheit der metallischen Seiten­ wand 17 eine vergrößerte effektive Querschnittsfläche auf. Infolgedessen ist die Rauschzahl NF der in Fig. 1 gezeigten Vorrichtung wesentlich verbessert.
Nachfolgend wird unter Bezugnahme auf die Fig. 9 bis 13 ein zweites Ausführungsbeispiel erläutert.
Obgleich die in Fig. 1 gezeigte Gateelektroden-Struktur be­ reits befriedigende Eigenschaften aufweist, kann es manchmal passieren, daß dann, wenn die Ausnehmung 13 unter Verwendung der metallischen Seitenwand 17 als Maske durch Ätzung der aktiven Halbleiterschicht 12 gebildet wird, die metallische Seitenwand 17 in Kontakt mit der aktiven Schicht 12 bleiben könnte, oder daß aufgrund einer unzureichenden Ätzung ein zu kleiner Spalt zwischen der Wand 17 und der Schicht 12 übrig­ bleiben könnte, wie dies in Fig. 8 gezeigt ist.
Mittels der in Fig. 9 gezeigten Gateelektrode, deren Her­ stellung anhand der Fig. 10 bis 13 erläutert wird, kann sicher verhindert werden, daß fälschlich eine den in Fig. 8 gezeigten Aufbau aufweisende Gateelektrode hergestellt wird.
Gemäß Fig. 10 wird zu diesem Zweck auf der auf dem Halblei­ tersubstrat 10 befindlichen aktiven Halbleiterschicht 12 eine Abstands- bzw. Zwischenschicht 28 angeordnet, deren Dicke zwischen ungefähr 0,01 µm und ungefähr 0,1 µm beträgt. Für diese Zwischenschicht 28 wird ein Isoliermaterial, wie zum Beispiel SiNx oder SiON, oder auch ein undotierter Halb­ leiter verwendet. Anschließend wird die erste Photowider­ standsschicht 19 auf der Zwischenschicht 28 ausgebildet. Die erste Photowiderstandsschicht 19 wird mit einem Muster ver­ sehen, um in ihr die Öffnung 20 auszubilden.
Anschließend wird gemäß der Darstellung in Fig. 11 die Me­ tallschicht 70 über der gesamten Oberfläche der in Fig. 10 gezeigten Struktur ausgebildet.
Die Metallschicht 70 wird daraufhin einer anisotropen Ätzung unterzogen, um nur denjenigen Bereich der Metallschicht 70 übrigzulassen, aus dem gemäß Fig. 12 die metallische Seiten­ wand 17 bestehen soll. Im Anschluß daran wird die metalli­ sche Seitenwand 17 als Maske verwendet, um einen Bereich der Zwischenschicht 28 wegzuätzen, um in dieser eine Öffnung 32 auszubilden, über die die aktive Halbleiterschicht 12 frei­ gelegt ist.
Daraufhin wird auf die Oberfläche der bei der in Fig. 12 ge­ zeigten Verfahrensstufe vorliegenden Struktur die zweite Photowiderstandsschicht 22 ausgebildet. Die zweite Photowi­ derstandsschicht 22 wird daraufhin mit einem Muster verse­ hen, um dadurch die in Fig. 13 gezeigte Öffnung in ihr zu erzeugen.
Im Anschluß daran wird die Zwischenschicht 28 als Maske ver­ wendet, um einen Bereich der aktiven Halbleiterschicht 12 wegzuätzen, um dadurch die Ausnehmung 13 in der aktiven Halbleiterschicht 12 zu bilden.
Falls die herzustellende Halbleitervorrichtung eine solche ist, die wie beispielsweise ein Hochleistungs-Feldef­ fekttransistor eine hohe Spannungsfestigkeit benötigt, muß die Breite der Ausnehmung 13 groß sein. In einem solchen Fall wird unter Verwendung eines Ätzmittels, das in der Lage ist, lediglich die Zwischenschicht 28 selektiv zu ätzen, ein jeweils gewünschter Betrag der Zwischenschicht 28 seitlich geätzt, wie dies in Fig. 13 dargestellt ist. Daraufhin wird die Zwischenschicht 28 als Maske zur Ausbildung der Ausneh­ mung 13 verwendet.
Im Anschluß hieran werden zur Fertigstellung der in Fig. 9 gezeigten Gateelektrode 16 Verfahrensschritte durchgeführt, die denen der unter Bezugnahme auf die Fig. 7 und 1 er­ läuterten Schritte ähnlich sind. Selbst dann, wenn der Ätz­ vorgang zur Erzeugung der Ausnehmung 13 mehr oder weniger unzureichend ist, kann es bei der in Fig. 9 gezeigten Gate­ elektroden-Struktur niemals vorkommen, daß die metallische Seitenwand 17 und die aktive Halbleiterschicht 12 einander kontaktieren, wie dies bei der in Fig. 8 gezeigten Gateelek­ troden-Struktur möglicherweise der Fall ist.
Erfindungsgemäß wird aufgrund der metallischen Seitenwand 17, die in dem Fußabschnitt der pilzförmigen Gateelektrode mit dem vergrößerten Kopfabschnitt angeordnet ist, erreicht, daß die Gateelektrode sowohl eine reduzierte effektive Gate­ länge Lg als auch eine vergrößerte Querschnittsfläche auf­ weist, wodurch verbesserte Eigenschaften wie insbesondere verbesserte Rauschzahleigenschaften erreicht werden. Auf­ grund der vorstehend erläuterten Verfahren zur Herstellung der erfindungsgemäßen Gateelektrode ist es nicht nur mög­ lich, eine jeweils gewünschte effektive Gatelänge Lg durch Wahl der Dicke der zweiten Photowiderstandsschicht 22, der Breite t4 der Öffnung 24 in der zweiten Photowiderstands­ schicht 22 und der Dicke der Metallschicht 70 vorzusehen, sondern es ist darüberhinaus möglich, jede gewünschte Quer­ schnittsfläche der Gateelektrode mittels der metallischen Seitenwand 17 bereitzustellen. Dadurch ist es möglich, eine Gateelektrode herzustellen, die eine jeweils gewünschte Rauschzahl-Eigenschaft aufweist.

Claims (7)

1. Pilzförmige Gateelektrode (16) für eine Halbleitervor­ richtung, wobei die Gateelektrode (16) einen vergrößer­ ten Kopfabschnitt (18) aufweist und wobei das untere Ende der Gateelektrode (16) in einer Ausnehmung (13), die in einer auf einem Halbleitersubstrat (10) angeord­ neten aktiven Halbleiterschicht (12) ausgebildet ist, mit der aktiven Halbleiterschicht (12) in Kontakt steht, dadurch gekennzeichnet, daß eine metallische Seitenwand (17) an einem schmäleren Abschnitt unterhalb des Kopf­ abschnitts (18) angeordnet ist, daß der Kopfabschnitt (18) und die metallische Seitenwand von der aktiven Halbleiterschicht (12) ohne dazwischen befindliche Iso­ lierschicht beabstandet sind, und daß das mit der Aus­ nehmung (13) in Kontakt stehende untere Ende der Gate­ elektrode (16) in selbsttragender Weise auf der Ausneh­ mung steht.
2. Gateelektrode nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode (16) ein Metall enthält, das aus einer Gruppe gewählt ist, die aus Ti/Pt/Au und WSi be­ steht, und daß die metallische Seitenwand (17) ein Me­ tall oder eine Kombination aus zwei oder mehr Metallen enthält, das bzw. die aus einer Gruppe gewählt ist bzw. sind, die aus Al, Au, Ag, Mo, Pt, Ti, W und WSi be­ steht.
3. Gateelektrode nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Abmessung desjenigen Bereichs des un­ ter dem Kopfabschnitt (18) befindlichen schmäleren Ab­ schnitts, der die effektive Gatelänge (Lg) festlegt, im Bereich von 0,1 µm bis 0,3 µm liegt, und daß die Dicke der metallischen Seitenwand (17) im Bereich von 0,2 µm bis 0,3 µm liegt.
4. Verfahren zur Herstellung einer pilzförmigen Gateelek­ trode für eine Halbleitervorrichtung, wobei die Gateelektrode ein unteres Ende, das den Boden einer Ausnehmung kontaktiert, die in einer auf einem Halblei­ tersubstrat angeordneten aktiven Halbleiterschicht aus­ gebildet ist, sowie eine metallische Seitenwand auf­ weist, die an einem schmäleren Abschnitt unterhalb eines vergrößerten Kopfabschnitts der Gateelektrode an­ geordnet ist, wobei das Verfahren folgende Schritte um­ faßt:
Anordnen einer ersten Photowiderstandsschicht auf der auf dem Halbleitersubstrat befindlichen aktiven Halbleiterschicht und anschließendes Versehen der Photowiderstandsschicht mit einem Muster, um in der Photowiderstandsschicht eine Öffnung mit vorbestimmten Abmessungen auszubilden;
Anordnen, beispielsweise durch Zerstäubung, einer Me­ tallschicht auf der ersten Photowiderstandsschicht und in der Öffnung, wobei die Metallschicht zur Bildung der metallischen Seitenwand vorgesehen ist;
Anwenden eines Trockenätzverfahrens, wie beispielsweise einer reaktiven Ionenätzung, einer reaktiven Ionenstrahlätzung oder einer elektronischen Zyklotron­ resonanz-Ätzung, um die Metallschicht anisotrop zu ätzen und dabei die Metallschicht derart zu entfernen, daß an der Seitenwand der Öffnung Metall verbleibt, das anschließend zu der metallischen Seitenwand wird;
Anordnen einer zweiten Photowiderstandsschicht, in der eine Öffnung ausgebildet ist, über die das Metall für die metallischen Seitenwand zugänglich ist, auf der er­ sten Photowiderstandsschicht, wobei die zweite Photowiderstandsschicht eine zu der der ersten Photowi­ derstandsschicht unterschiedliche Empfindlichkeit hat;
Wegätzen eines Teils der aktiven Halbleiterschicht un­ ter Verwendung des Metalls für die metallischen Seiten­ wand als Maske, um dadurch die Ausnehmung in der akti­ ven Halbleiterschicht zu bilden;
Aufbringen, beispielsweise durch Vakuumbedampfung, eines Gateelektroden-Metalls in einer gewünschten Dicke über die gesamten freiliegenden Oberflächen der zweiten Photowiderstandsschicht und des Metalls für die metal­ lische Seitenwand und über denjenigen Oberflächenbe­ reich der Ausnehmung, der mit der durch das Metall für die metallische Seitenwand definierten Öffnung örtlich übereinstimmt; und
selektives Entfernen durch Abheben der ersten Photowi­ derstandsschicht, der zweiten Photowiderstandsschicht sowie von unnötigem Gateelektroden-Metall auf der zwei­ ten Photowiderstandsschicht,
wobei der Kopfabschnitt (18) und die metallische Sei­ tenwand von der aktiven Halbleiterschicht (12) ohne da­ zwischen befindliche Isolierschicht beabstandet sind, und das mit der Ausnehmung (13) in Kontakt stehende untere Ende der Gateelektrode (16) in selbsttragender Weise auf der Ausnehmung steht.
5. Pilzförmige Gateelektrode (16) für eine Halbleitervor­ richtung, wobei die Gateelektrode (16) ein unteres, eine Ausnehmung in einer auf einem Halbleitersubstrat (10) angeordneten aktiven Halbleiterschicht (12) ausge­ bildete Ausnehmung (13) kontaktierendes Ende sowie einen vergrößerten Kopfabschnitt (18) aufweist;
dadurch gekennzeichnet, daß eine metallische Seitenwand (17) an einem schmäleren Abschnitt unterhalb des Kopf­ abschnitts (18) angeordnet ist; und
daß eine Zwischenschicht (28), die ein isolierendes Material, wie beispielsweise SiNx oder SiON, oder einen undotierten Halbleiter aufweist, auf der aktiven Halbleiterschicht (12) angeordnet ist,
daß der Kopfabschnitt (18) und die metallische Seiten­ wand ohne irgendeine weitere zwischenliegende Isolier­ schicht beabstandet sind, und daß das mit der Ausneh­ mung in Kontakt stehende untere Ende der Gateelektrode (16) in selbsttragender Weise auf der Ausnehmung steht.
6. Gateelektrode nach Anspruch 5, dadurch gekennzeichnet, daß die Gateelektrode (16) ein Metall enthält, das aus einer Gruppe gewählt ist, die aus Ti/Pt/Au und WSi be­ steht, und daß die metallische Seitenwand (17) ein Me­ tall oder eine Kombination aus zwei oder mehr Metallen enthält, das bzw. die aus einer Gruppe gewählt ist bzw. sind, die aus Al, Au, Ag, Mo, Pt, Ti, W und WSi be­ steht.
7. Verfahren zur Herstellung einer pilzförmigen Gateelek­ trode für eine Halbleitervorrichtung, wobei die Gateelektrode den Boden einer in einer aktiven Halblei­ terschicht, die auf einem Halbleitersubstrat angeordnet ist, ausgebildeten Ausnehmung kontaktierendes unteres Ende sowie eine metallische Seitenwand aufweist, die an einem schmäleren Bereich unterhalb eines vergrößerten Kopfabschnitts der Gateelektrode angeordnet ist, wobei das Verfahren folgende Schritte umfaßt:
Anordnen einer Zwischenschicht aus einem Isoliermate­ rial, wie zum Beispiel aus SiNx oder SiON, aus einem undotierten Halbleiter, auf der auf dem Halbleitersub­ strat befindlichen aktiven Halbleiterschicht;
Anordnen einer ersten Photowiderstandsschicht auf der auf der aktiven Halbleiterschicht befindlichen Zwischenschicht und anschließendes Versehen der ersten Photowiderstandsschicht mit einem Muster, um in dieser eine vorbestimmte Abmessungen aufweisende Öffnung aus­ zubilden;
Aufbringen, beispielsweise durch Zerstäubung, einer Me­ tallschicht auf der ersten Photowiderstandsschicht und in der Öffnung, wobei die Metallschicht zur Bildung der metallischen Seitenwand dient;
Anwendung eines Trockenätzverfahrens, wie beispiels­ weise einer reaktiven Ionenätzung, einer reaktiven Ionenstrahl-Ätzung oder einer elektronischen Zyklotron­ resonanz-Ätzung, um die Metallschicht anisotrop derart zu ätzen, daß die Metallschicht entfernt wird und Me­ tall an der Seitenwand der Öffnung verbleibt, wobei dieses Metall anschließend zu der metallischen Seiten­ wand wird, und Entfernen desjenigen Bereichs der Zwi­ schenschicht, der über eine durch das an der Seitenwand der Öffnung verbliebene Metall definierte Öffnung frei­ gelegt ist, in der Weise, daß ein Bereich der aktiven Halbleiterschicht freigelegt ist;
Anordnen einer zweiten Photowiderstandsschicht, in der eine Öffnung ausgebildet ist, über die das Metall für die metallische Seitenwand freigelegt ist, auf der er­ sten Photowiderstandsschicht, wobei die zweite Photowi­ derstandsschicht eine zu der der ersten Photowider­ standsschicht unterschiedliche Empfindlichkeit auf­ weist;
Wegätzen einer gewünschten Menge der Zwischenschicht;
Wegätzen eines Bereichs der aktiven Halbleiterschicht unter Verwendung der Zwischenschicht als Maske, um da­ durch die Ausnehmung in der aktiven Halbleiterschicht zu formen;
Aufbringen, beispielsweise durch Vakuumbedampfung, eines Gateelektroden-Metalls in einer gewünschten Dicke über die gesamten freiliegenden Oberflächen der zweiten Photowiderstandsschicht und des Metalls für die metal­ lische Seitenwand sowie über denjenigen Oberflächenbe­ reich der Ausnehmung, der mit der durch das Metall für die metallische Seitenwand definierten Öffnung örtlich zusammenfällt; und
selektives Entfernen durch Abheben der ersten Photowi­ derstandsschicht, der zweiten Photowiderstandsschicht und von unnötigem Gateelektroden-Metall auf der zweiten Photowiderstandsschicht,
wobei der Kopfabschnitt (18) und die metallische Sei­ tenwand ohne irgendeine weitere zwischenliegende Iso­ lierschicht beabstandet sind, und daß das mit der Aus­ nehmung in Kontakt stehende untere Ende der Gateelek­ trode (16) in selbsttragender Weise auf der Ausnehmung steht.
DE4138842A 1990-12-26 1991-11-26 Gateelektrode und Verfahren zu deren Herstellung Expired - Fee Related DE4138842C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2406358A JPH04223342A (ja) 1990-12-26 1990-12-26 半導体装置のゲート電極とその製造方法

Publications (2)

Publication Number Publication Date
DE4138842A1 DE4138842A1 (de) 1992-07-02
DE4138842C2 true DE4138842C2 (de) 1998-07-09

Family

ID=18515969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4138842A Expired - Fee Related DE4138842C2 (de) 1990-12-26 1991-11-26 Gateelektrode und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US5220186A (de)
JP (1) JPH04223342A (de)
DE (1) DE4138842C2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
JPH0661266A (ja) * 1992-08-06 1994-03-04 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH06275655A (ja) * 1993-03-24 1994-09-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2565119B2 (ja) * 1993-11-30 1996-12-18 日本電気株式会社 パターン形成方法
JPH07226409A (ja) * 1993-12-13 1995-08-22 Nec Corp 半導体装置の製造方法
US5773334A (en) * 1994-09-26 1998-06-30 Toyota Jidosha Kabushiki Kaisha Method of manufacturing a semiconductor device
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device
KR0135024B1 (en) * 1994-11-15 1998-04-20 Korea Electronics Telecomm Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
KR0161917B1 (ko) * 1995-08-22 1999-02-01 구자홍 반도체소자 제조방법
US20020028443A1 (en) * 1999-09-27 2002-03-07 Jay M. Short Method of dna shuffling with polynucleotides produced by blocking or interrupting a synthesis or amplification process
TW301061B (en) * 1996-06-07 1997-03-21 Ind Tech Res Inst Manufacturing method of submicron T-type gate
US5698900A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force Field effect transistor device with single layer integrated metal and retained semiconductor masking
JP3147009B2 (ja) * 1996-10-30 2001-03-19 日本電気株式会社 電界効果トランジスタ及びその製造方法
KR100219508B1 (ko) * 1996-12-30 1999-09-01 윤종용 반도체장치의 금속배선층 형성방법
US20020031513A1 (en) * 1997-11-24 2002-03-14 Shamir Leibovitz Method and pharmaceutical composition for inhibiting premature rapture of fetal membranes, ripening of uterine cervix and preterm labor in mammals
KR100262940B1 (ko) 1998-05-29 2000-09-01 이계철 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법
JPH11354541A (ja) 1998-06-11 1999-12-24 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
US6159781A (en) * 1998-10-01 2000-12-12 Chartered Semiconductor Manufacturing, Ltd. Way to fabricate the self-aligned T-shape gate to reduce gate resistivity
US6684209B1 (en) * 2000-01-14 2004-01-27 Hitachi, Ltd. Security method and system for storage subsystem
DE10026003A1 (de) * 2000-05-25 2001-12-06 Bosch Gmbh Robert Stator
US6610607B1 (en) * 2000-05-25 2003-08-26 International Business Machines Corporation Method to define and tailor process limited lithographic features using a modified hard mask process
JP2002136025A (ja) * 2000-10-26 2002-05-10 Mitsubishi Electric Corp 電磁機器
JP3464442B2 (ja) * 2000-10-26 2003-11-10 三菱電機株式会社 電磁機器
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
US20020197694A1 (en) * 2001-06-20 2002-12-26 Weiping Shao Conjugates of reduced antibodies and biomolecules
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP2009246227A (ja) 2008-03-31 2009-10-22 Toshiba Corp 半導体装置
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
KR20130085224A (ko) 2012-01-19 2013-07-29 한국전자통신연구원 고 전자이동도 트랜지스터 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395676A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPS63155771A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 半導体装置の製造方法
JPS63273363A (ja) * 1987-04-30 1988-11-10 Nec Corp 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
JPS57183037A (en) * 1981-05-06 1982-11-11 Nec Corp Formation of pattern
JPS58194373A (ja) * 1982-05-10 1983-11-12 Nec Corp 半導体装置の製造方法
JPS58200582A (ja) * 1982-05-18 1983-11-22 Nec Corp 半導体装置の製造方法
JPS6155969A (ja) * 1984-08-27 1986-03-20 Nec Corp 半導体装置およびその製造方法
JPH0713980B2 (ja) * 1984-08-27 1995-02-15 日本電気株式会社 電界効果トランジスタ
JPS6169175A (ja) * 1984-09-12 1986-04-09 Nec Corp 半導体装置の製造方法
JPS62156876A (ja) * 1985-12-28 1987-07-11 Matsushita Electronics Corp 半導体装置
JPS63173363A (ja) * 1987-01-13 1988-07-16 Toshiba Corp 半導体装置
JPS63204658A (ja) * 1987-02-20 1988-08-24 Hitachi Ltd 化合物半導体装置
JPS63240073A (ja) * 1987-03-27 1988-10-05 Nec Corp 電界効果トランジスタの製造方法
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
JPH01260861A (ja) * 1988-04-12 1989-10-18 Mitsubishi Electric Corp 電界効果トランジスタ
US4935805A (en) * 1988-05-16 1990-06-19 Eaton Corporation T-type undercut electrical contact on a semiconductor substrate
JPH01293572A (ja) * 1988-05-20 1989-11-27 Sanyo Electric Co Ltd 電界効果トランジスタ及びその製造方法
JPH01306706A (ja) * 1988-06-04 1989-12-11 Paloma Ind Ltd パルス燃焼器のデイスク式振動弁
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0281441A (ja) * 1988-09-17 1990-03-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01157574A (ja) * 1988-11-16 1989-06-20 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JPH02142142A (ja) * 1988-11-22 1990-05-31 Nec Corp 電界効果トランジスタの製造方法
DE3839770A1 (de) * 1988-11-25 1990-05-31 Licentia Gmbh Verfahren zur herstellung von gate-elektroden
JP2752119B2 (ja) * 1989-01-19 1998-05-18 株式会社東芝 半導体装置用電極の形成方法
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
JPH02296372A (ja) * 1989-05-10 1990-12-06 Mitsubishi Electric Corp 透過ベーストランジスタ
JP2518402B2 (ja) * 1989-06-15 1996-07-24 三菱電機株式会社 半導体装置の製造方法
JPH0491438A (ja) * 1990-08-02 1992-03-24 Nikko Kyodo Co Ltd 電界効果型トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395676A (ja) * 1986-10-13 1988-04-26 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPS63155771A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 半導体装置の製造方法
JPS63273363A (ja) * 1987-04-30 1988-11-10 Nec Corp 半導体装置の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
I. Electr. Che. Soc., Vol. 193, No. 10, pp. 409C-416C *
Ibid. 90-499-502 *
Ibid. 90-503-506 *
IEDM 89-101-104 *
IEEE Tr. o. El. Dev., Vol. ED-33, No. 7, 1986, pp. 997-1004 *

Also Published As

Publication number Publication date
US5288654A (en) 1994-02-22
US5220186A (en) 1993-06-15
DE4138842A1 (de) 1992-07-02
JPH04223342A (ja) 1992-08-13

Similar Documents

Publication Publication Date Title
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
EP0237826B1 (de) Verfahren zur Herstellung eines selbstjustiert positionierten Metallkontaktes
DE2928923C2 (de)
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
EP0780888A2 (de) Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
DE4413152B4 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
EP0591769A2 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE10052208C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
DE4113999C2 (de) Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE3538855A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10056873B4 (de) Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand
EP1168443A2 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE4426364A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10052131C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee