DE4124739A1 - Verfahren und einrichtung zum generieren einer datenbank zur automatischen leiterplattenpruefung - Google Patents
Verfahren und einrichtung zum generieren einer datenbank zur automatischen leiterplattenpruefungInfo
- Publication number
- DE4124739A1 DE4124739A1 DE4124739A DE4124739A DE4124739A1 DE 4124739 A1 DE4124739 A1 DE 4124739A1 DE 4124739 A DE4124739 A DE 4124739A DE 4124739 A DE4124739 A DE 4124739A DE 4124739 A1 DE4124739 A1 DE 4124739A1
- Authority
- DE
- Germany
- Prior art keywords
- database
- value
- tolerance
- circuit board
- nominal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Description
Die Erfindung betrifft Fehlererfassungssysteme für die
Herstellung von Leiterplatten, im engeren Sinne ein Sy
stem, das eine Übergangsdatenbank generiert, welche To
leranzinformationen über Schaltungsmuster enthält und
bei der Fehlerprüfung hergestellter Leiterplatten be
nutzt wird, wobei jedes Merkmal individuelle Toleranzen
haben kann.
Leiterplatten werden gegenwärtig mit einem fast voll
ständig automatisierten Verfahren hergestellt. Die
Schaltungen für eine bestimmte Leiterplatte werden mit
einer computergestützen Entwurfsmaschine (CAD) erzeugt,
die nicht nur eine schematische Darstellung der be
druckten Leiterplatte, sondern auch die Anordnung der
darauf vorzusehenden Bauelemente wiedergibt. Diese Lay
out-Information wird z. B. einem Laser-Plotter zuge
führt, der die Vorlage zur Herstellung der Leiterplatte
liefert. Diese enthält eine Reihe durchsichtiger und
undurchsichtiger Bereiche entsprechend den Leiterbah
nen.
Auf der Leiterplatte oder der Vorlage können jedoch
Fehler vorhanden sein, die die Leiterplatte nutzlos ma
chen. Es ist deshalb eine Referenz nötig, mit der die
Vorlage oder die Leiterplatte verglichen werden kann.
Die Fehler können verschiedene Ursachen haben, bei
spielsweise Schrumpfung der Vorlage oder Fehler im Fa
brikationsverfahren. Bekannte Systeme zur Fehlererfas
sung von Leiterplatten arbeiten oft mit einem einfachen
Vergleich einer vorgegebenen Leiterplatte mit einer
fehlerfreien Vergleichsplatte (d. h. goldene Platte), um
Fehler festzustellen, die während der Herstellung auf
traten. Dieser einfache Vergleich führt jedoch zu einer
großen Zahl kleinerer Fehler, die die Leiterplatte aber
noch nicht unbrauchbar machen. Ferner führen globale
Änderungen der Eigenschaften der Leiterplatte, die
durch Schrumpfung der Vorlage verursacht sind, zu einer
Fehlerfeststellung bei allen ausgewerteten Eigenschaf
ten, wenn ein einfacher Vergleich mit einer goldenen
Platte erfolgt.
Einige bekannte optische Prüfsysteme arbeiten mit Prüf
marken, die neben den zu prüfenden Eigenschaften auf
der Vorlage vorgesehen werden. Die Dimensionen der Aus
richtungsmarken auf der Leiterplatte werden mit einer
Referenz verglichen, um den Grad der Schrumpfung fest
zustellen. Wenn sie einen gewissen Wert überschreitet,
wird die Leiterplatte als unbrauchbar bewertet.
Die den verschiedenen Eigenschaften der Leiterplatte
entsprechenden Informationen werden digitalisiert und
auf einem magnetischen Speichermedium, beispielsweise
auf Magnetband, gespeichert. Die tatsächliche Größe
einer daraus sich ergebenden Raster-(X-Y)-Datenbank er
fordert jedoch eine Datenkompression, um das Speicher
volumen zu verringern und die Verarbeitungsgeschwindig
keit zu erhöhen. Es sind bereits verschiedene Formate
für die Datenkompression bei Datenbanken bekannt, dazu
gehören die Lauflängenkodierung (RLE) und die Abtast
zeilenanpassung (SLU), ein Format, das z. B. von der
American Telephone and Telegraph Company (AT≧) benutzt
wird.
Um ein Bild der Leiterplattenmerkmale zu erzeugen, müs
sen die CAD-Daten in das Rasterformat umgesetzt und
einem Laser-Direktbildgerät (LDI) zugeführt werden, wie
es beispielsweise unter der Bezeichnung 9720 oder 9725
von der Gerber Scientific Instrument Company vertrieben
wird. Der Vergleich von Leiterbahnen auf der Leiter
platte mit Eigenschaften des Referenzbildes erfolgt
z. B. mit dem Fehlererfassungssystem 1850, das gleich
falls von der Gerber Scientific Instrument Company ver
trieben wird.
Ein Verfahren zum Generieren einer Übergangsdatenbank
für drei Zustände wurde bereits vorgeschlagen. Dieses
Verfahren zeichnet sich durch einen Algorithmus aus,
der aus einer Datenbank mit zwei Zuständen eine solche
mit drei Zuständen (schwarz, weiß, grau) erzeugt, wobei
jedes Merkmal eine einzige einheitliche Toleranz hat.
Es wäre vorteilhaft, wenn ein Verfahren und eine Ein
richtung zum Generieren einer Datenbank aus Original-
CAD-Daten für die Fehlererfassung von Leiterplatten
verfügbar wäre, wodurch unterschiedliche Toleranzen für
unterschiedliche individuelle Leiterplattenmerkmale
möglich wären. Die Erfindung befaßt sich mit diesem
Problem.
Demgemäß besteht die Aufgabe der Erfindung darin, ein
Verfahren und eine Einrichtung für die automatische
Leiterplattenprüfung anzugeben, durch die eine Daten
bank generiert wird, welche unterschiedliche Toleranzen
für unterschiedliche Leiterplattenmerkmale ermöglicht.
Dabei sollen insbesondere drei Zustände möglich sein.
Diese Aufgabe löst die Erfindung durch die Merkmale des
Patentanspruchs 1 bzw. 2. Vorteilhafte Weiterbildungen
sind Gegenstand von Unteransprüchen.
Die Erfindung sieht ein Verfahren zum Generieren einer
Toleranz-Datenbank aus einer Nenn-Datenbank mit Signa
len vor, die ein Bild von Leiterplattemerkmalen wieder
geben, die jeweils Nenn-Dimensionen haben. Die Daten
banken bestehen aus einer Anordnung von Pixeln, die
einen ersten Zustand (schwarz) oder einen zweiten Zu
stand (weiß) haben, wobei die schwarzen Pixel die Lei
terplattenmerkmalen wiedergeben. Das Verfahren enthält
die Schritte der Generierung einer Datenbank mit signa
len, die mindestens einem Satz minimaler und maximaler
Toleranzwerte für mindestens ein ausgewähltes Leiter
plattenmerkmal entsprechen, des Bildens einer Minimal
datenbank aus der Nenn- und der Toleranzwertdatenbank,
so daß die Nenn-Dimensionen des ausgewählten Leiter
plattenmerkmals durch den minimalen Toleranzwert ver
ringert werden, und des Bildens einer Maximaldatenbank
aus der Nenn- und der Toleranzwertdatenbank, so daß die
Nenn-Dimensionen des ausgewählten Leiterplattenmerkmals
durch den maximalen Toleranzwert vergrößert werden.
Ferner sind die Schritte des Vergleichs des Zustands
eines jeden Pixels in der Minimal- und
Maximaldatenbank, des Erzeugens der Signale der To
leranzdatenbank entsprechend dem Vergleich, des Vorse
hens eines Pixels mit Schwarzzustand bei schwarzem Mi
nimum- und Maximumpixel, des Vorsehens eines Pixels mit
Weißzustand bei weißem Minimum- und Maximumpixel und
des Vorsehens eines Pixels mit Grauzustands bei un
terschiedlichen Zuständen von Minimum- und Maximum
pixeln vorgesehen.
Die Erfindung wird im folgenden anhand der Zeichnung
näher erläutert. Darin zeigen:
Fig. 1 eine vereinfachte schematische Dar
stellung verschiedener Einrichtungen
zum Herstellen einer Leiterplatte,
Fig. 2 eine vereinfachte Darstellung der Ar
beitsweise eines Fehlererfassungssy
stems nach der Erfindung als Ausfüh
rungsbeispiel,
Fig. 3 eine schematische Darstellung eines
Algorithmus, der mit einem Teil des
Fehlererfassungssystems nach Fig. 2
ausgeführt wird,
Fig. 4 eine vereinfachte Darstellung einer
Folge von Abtastzeilen, mit denen ein
Merkmal eines Leiterplattenelements
mit Pixeln übereinstimmender Farbe
dargestellt wird, und
Fig. 5 die Darstellung des Bildes des Lei
terplattenmerkmals nach Fig. 4 mit
inneren und äußeren Toleranzen.
In Fig. 1 ist vereinfacht eine Reihe von Vorrichtungen
dargestellt, die zu einem System 10 zur Herstellung
einer Leiterplatte gehören. Die auf der Leiterplatte zu
erzeugenden Schaltungen werden in einer CAD/CAM-
Einrichtung 12 erzeugt, die eine Datei generiert, wel
che ein Schema der Schaltungsanordnungen enthält. Die
Schaltungen sind als geometrische Merkmale in der
CAD/CAM-Datei konfiguriert. Diese Merkmale bestehen aus
einer Reihe einfacher Elemente wie Kreise, Dreiecke,
Rechtecke usw.. Jedes Merkmal wird aus den Original-
CAD-Daten erzeugt, indem die CAD-Datenbefehle in ver
bindung mit den CAD-Datenlücken zum "Einblenden" oder
"Ziehen" interpretiert werden. Ein Einblendbefehl
bringt eine Lücke an eine einzelne Stelle, während ein
Ziehbefehl eine Lücke von einer Start- zu einer Stoppo
sition bewegt, so daß sie über diesen Weg fortgesetzt
erscheint.
Bei Block 14 wird diese Datei in einen Prozessor einge
geben, der das physikalische Layout für die Leiterplat
te erzeugt. Die Größe der entsprechenden Datei ist
ziemlich umfangreich, so daß bei den meisten Systemen
eine der verschiedenen bekannten Möglichkeiten zur Da
tenkompression eingesetzt wird. Dazu gehören verschie
dene Lauflängenkodierformate oder ein Abtastzeilenan
passungsformat, wie das vorstehend genannte ATFormat. Diese Datei wird dann mehreren Vorrichtungen
zugeführt, zu denen ein Photoplotter 16 gehört, welcher
die zur Herstellung der Leiterplatte erforderliche Vor
lage erzeugt. Der Photoplotter ist ein Laser-Direkt
bildgerät (LDI). Dieses bewegt den belichtenden Laser
strahl-Abtastpunkt relativ zu einer Schreibplatte und
moduliert den Laserstrahl entsprechend den eingegebenen
Daten. Nachdem diese Linie gezogen ist, wird die Platte
um einen Betrag bewegt, der der Auflösung entspricht
(d. h. 0,5×10-3inch), und die nächste Linie wird gezo
gen. Das Verfahren wird fortgesetzt, bis das gesamte
Bild auf den Film belichtet ist. Für ein vollformatiges
Leiterplattenbild ergeben sich 52000 Abtastungen mit
jeweils 40800 Bit, 5000 Byte oder 2000 Worten mit je
16 Bit. Schließlich wird bei Block 18 die Leiterplatte
unter Verwendung bekannter Einrichtungen hergestellt.
Um die Leiterplatte auf Fehler zu prüfen, wird eine To
leranzen berücksichtigende Version der CAD-Daten in
Form einer komprimierten Datei gleichfalls einem Feh
lererfassungssystem 20 für Leiterplatten zugeführt,
beispielsweise dem oben genannten System 1850. Wie im
folgenden noch erläutert wird, dekomprimiert das System
1850 (drei Zustände pro Pixel) die Daten zurück in das
Rasterformat, um ein Referenzbild der Leiterplatte zu
erzeugen. Dieses Bild kann dann zum Vergleich mit einem
Abtastbild der Leiterplatte dienen, um Fehler zu loka
lisieren, die dann an einer Prüfstation 22 verifiziert
werden.
In Fig. 2 ist ein Fehlererfassungssystem 20 nach der
Erfindung vereinfacht dargestellt. Das System empfängt
CAD-Daten entsprechend dem Original der Leiterplatten
merkmale mit Nenn-Dimensionen (Block 24). Zwei Daten
banken werden daraus entsprechend Leiterplattenmerkma
len mit maximalen und minimalen zulässigen Dimensionen
erzeugt (Blöcke 26, 28). Diese Datenbanken werden bei
Block 30 verglichen, und bei Block 32 wird eine tole
ranzbewertete Datenbank mit drei Zuständen erzeugt.
Fig. 3 zeigt im einzelnen schematisch einen Algorithmus
34, der mit einem Teil des Fehlererfassungssystems 20
nach der Erfindung ausgeführt wird, um Fehler auf einer
Leiterplatte oder einer Leiterplattenvorlage zu lokali
sieren. Das System erzeugt eine Übergangsdatenbank mit
RLE-Daten dreier Zustände (schwarz weiß grau) aus
RLE-Daten zweier Zustände (schwarz, weiß) in noch zu
beschreibenender Weise. Die drei mit schwarz, weiß und
grau bezeichneten Zustände entsprechen jeweils Stellen
auf der Leiterplatte, wo dieses Merkmal erscheinen muß,
nicht erscheinen muß oder sein Erscheinen nicht in
teressiert. Obwohl die Erfindung vorzugsweise RLE-Daten
mit zwei Zuständen in RLE-Daten mit drei Zuständen um
setzt, wird der Fachmann erkennen, daß Daten zweier Zu
stände im Rasterformat auch in eine Raster-Datenbank
dreier Zustände umgesetzt werden können, indem die Pro
gramme entsprechend umgeändert werden.
Bei Block 36 werden Daten entsprechend den Nenn-Eigen
schaften auf einer Leiterplatte von einem CAD-System in
eine Gerber-Datenbank GDB geliefert. Die Leiterplatten
eigenschaften werden in Form geometrisch einfacher Ele
mente wie oben beschrieben wiedergegeben. Bei 38 und 40
werden zwei Raster-Plot-Datenbanken (RPD-Datenbanken)
verwendet, wobei Merkmalstoleranzdaten verwendet wer
den, die durch eine Toleranzdatei 42 geliefert werden.
Mit bekannten Einrichtungen könnte nur ein einzelner
Toleranzwert für jedes Merkmal in der Datei spezifi
ziert werden. Ein Unterschied der Erfindung gegenüber
der bekannten Technik besteht jedoch in der Möglich
keit, unterschiedliche Toleranzen nicht nur für unter
schiedliche Merkmale, sondern auch für die individuelle
Beispiele bestimmter Merkmale vorzusehen, falls dies
nötig wird.
Die Toleranzdatei enthält minimale und maximale Tole
ranzwerte für die Leiterplattenmerkmale. Die Leiter
plattendatenbanken werden dann bei 44 und 46 in ein 16
Bit-RLE-Format für jeden minimalen und maximalen
Toleranzwert umgesetzt, vorzugsweise dient hierzu das
16 Bit-Format des Fehlererfassungssystems 1850 der Ger
ber Scientific Instrument Company. Die Daten werden
dann bei 48 in eine Rasterform für jeden minimalen und
maximalen Toleranzwert dekomprimiert. Die meisten Rech
ner haben nicht die Möglichkeit, ein großes Rasterbild
im Hauptspeicher aufzunehmen. Beispielsweise erfordert
ein Leiterplattenbild mit einem Format von 18×24 inch
bei einer Auflösung von 0,5×10-3inch mehr als 200 MB
Speicherkapazität. Entsprechend setzt das System das
RLE-Bild in ein Hybrid-Rasterformat mit Blöcken von Ab
tastlinien in noch zu beschreibender Weise um. Jeder
Block wird nun mit einer Liste von Durchläufen und
einem Block Rasterdaten beschrieben.
Die Daten-Toleranzeinrichtung empfängt bei 50 die LRE-
Datenbanken im Hybridformat und vergleicht pixelweise
die eine mit der anderen. Eine neue Datenbank wird aus
diesem Vergleich entsprechend dem folgenden Algorithmus
generiert.
Hierbei entsprechen B, W, G den oben genannten drei
Pixelzuständen schwarz, weiß und grau. Die Eigen
schaftstoleranzen werden durch den dritten Zustand grau
wiedergegeben. Die Toleranzdaten werden dann in bekann
ter Weise in das RLE-Format rekomprimiert, damit sie in
dem Fehlererfassungssystem genutzt werden können (Block
52).
In Fig. 4 ist eine Draufsicht auf einen Teil einer
Leiterplattenvorlage 55 gezeigt, wobei ein Bauelement
oder ein Leiter auf der Leiterplatte dargestellt ist.
Abtastzeilen 56, 57, 58, 59 und 60 sind auf die Vorlage
zu schreiben. Jede Abtastzeile besteht aus einer line
aren Anordnung von Pixeln. Die Abtastzeile 56 liegt au
ßerhalb des Merkmals 61 und hat daher insgesamt helle
Pixel oder weiße Pixel in dem Datenbankbild. Die Ab
tastzeilen 57 bis 59 enthalten das Merkmal 61, und jede
hat weiße Pixel 62, auf die schwarze Pixel 63 und dann
weiße Pixel 64 folgen. Die Abtastzeile 60 enthält ins
gesamt weiße Pixel, da sie außerhalb des Leiterplat
tenmerkmals 61 liegt.
Wie vorstehend ausgeführt, sieht die Erfindung eine
Übergangsdatenbank vor, in der die Merkmale einer Lei
terplattenvorlage aus einer Referenzdatenbank so mo
difiziert werden, daß sie Dimensionstoleranzen enthal
ten. Für das System 20 kann eine globale Toleranz für
Innen-/Außenmerkmale hinsichtlich ihrer Größe zuvor
definiert sein. Ein wichtiger Unterschied der Erfindung
gegenüber bisheriger Technik besteht aber in der Mö
glichkeit, unterschiedliche Toleranzen für unter
schiedliche Merkmale vorzusehen.
Fig. 5 zeigt das gemäß Fig. 4 erfaßte Leiterplatten
merkmal nach der erfindungsgemäßen Verarbeitung unter
Verwendung eines vorausgewählten Toleranzwertes für ein
Pixel. Schwarze Pixel kennzeichnen Bildbereiche, wo ein
Muster erscheinen muß, während weiße Pixel Bildbereiche
kennzeichnen, wo dies nicht der Fall ist. Graue Pixel
kennzeichnen einen Bildbereich, wo das Auftreten oder
Fehlen eines Musters (schwarzes Pixel) unwichtig ist.
Diese "grauen" Pixel treten an Musterecken auf und
kennzeichnen innere/äußere Toleranzen oder annehmbare
Musterveränderungen. In Fig. 5 entspricht der Bereich
65 diesem Teil des Leiterplattenmerkmals, das erschei
nen muß. Der Bereich 66 ist ein Nennbereich dieses
Merkmals, während der Bereich 67 die größtmögliche Di
mension dieses Leiterplattenmerkmals kennzeichnet.
Alternativ ermöglicht die Erfindung auch individuelle
Toleranzen für jedes Leiterplattenmerkmal. Daher kann
das rechteckförmige Merkmal 55 mit einer Pixeltoleranz
versehen sein, wie Fig. 5 zeigt, während ein anderes
Merkmal, beispielsweise ein Kreis, mit einer größeren
Zahl grauer Toleranzpixel versehen sein kann. Ferner
kann das Leiterplattenmerkmal bei jeder Wiederholung in
der Leiterplattenvorlage mit einer größeren Zahl von
Toleranzpixeln erzeugt werden. Diese Eigenschaft der
vorliegenden Erfindung ergibt sich durch Zugriff auf
die Toleranzdaten, die in einer Datei 42 (Fig. 3) für
jede Eigenschaft zu finden sind. Bei dem vorzugsweisen
Ausführungsbeispiel erfolgt der Zugriff auf die Tole
ranzdatei während der Generierung der RPD-Datenbanken
für Über- und Untergröße. Der Toleranzwert für jede Ei
genschaft wird als ein Prozentwert der Dimension (X
oder Y) in Form einer Nachschlagetabelle ausgedrückt.
Beispielsweise sei die Eigenschaft 55 mit einem festen
Prozentsatz in X- und Y-Dimension gleichmäßig tole
ranzbehaftet. Der vorzugsweise Algorithmus greift auf
die Toleranzdatei während der Generierung der RPD-Da
tenbanken für Über- und Untergröße zu. Wenn eine Eigen
schaft während des Generierungsprozesses bearbeitet
wird, erfolgt eine Abfrage der Toleranzdatenbank, um
festzustellen, welche Toleranzwerte hierfür vorliegen.
Ensprechend werden die Dimensionen dieses Merkmals je
weils vergrößert bzw. verringert um den bzw. die Pro
zentwerte der RPD-Datenbanken für Übergröße und Un
tergröße. Dasselbe Verfahren wird für das nächste oder
ein nachfolgendes Merkmal mit einem Betrag oder Beträ
gen durchgeführt, die in der Toleranzdatei enthalten
sind. Wie vorstehend ausgeführt, wird das Bild in Ab
tastzeilenblöcken verarbeitet, und Fig. 6 und 7 zeigen
die Verarbeitung eines Blockes. Der Fachmann wird er
kennen, daß die Grenzbereiche zwischen den Blöcken be
sonders zu beachten sind und daß diese Grenzbedingungen
in bekannter Weise berücksichtigt werden können.
Claims (7)
1. Verfahren zum Generieren einer Datenbank zur auto
matischen Leiterplattenprüfung aus einer Nennda
tenbank von Signalen, die ein Bild aus Leiterplat
tenmerkmalen mit jeweils Nenndimensionen für eine
Leiterplattenvorlage angeben, wobei die Nenndaten
bank aus einer Anordnung von Pixeln mit einem er
sten Zustand (schwarz) oder einem zweiten Zustand
(weiß) besteht und die Pixel des ersten Zustandes
den Leiterplattenmerkmalen entsprechen, gekenn
zeichnet durch folgende Schritte:
Generieren einer Toleranzwert-Datenbank mit Si gnalen, die mindestens einem Satz minimaler und maximaler Toleranzwerte für mindestens ein ausge wähltes Merkmal der Leiterplattenvorlage entspre chen;
Vorsehen einer Minimalwert-Datenbank aus der Nenn datenbank und der Toleranzwert-Datenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen minimalen Toleranzwert aus der Toleranz wert-Datenbank verringert werden;
Vorsehen einer Maximalwert-Datenbank aus der Nenn datenbank und der Toleranzwert-Datenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen maximalen Toleranzwert aus der Toleranz wert-Datenbank erhöht werden;
Vergleichen der Zustände eines jeden Paars einan der entsprechender Pixel in der Minimalwert- und der Maximalwert-Datenbank; und
Generieren der Signale der Toleranzwert-Datenbank entsprechend dem Vergleich durch vorsehen eines Pixels mit Schwarzzustand, wenn die Zustände des Minimalwert- und des Maximalwertpixels schwarz sind, Vorsehen eines Pixels mit Weißzustand, wenn die Zustände des Minimalwert- und des Maximalwert pixels weiß sind, und Vorsehen eines Pixels mit Grauzustand, wenn die Zustände des Minimalwert und des Maximalwertpixels unterschiedlich sind.
Generieren einer Toleranzwert-Datenbank mit Si gnalen, die mindestens einem Satz minimaler und maximaler Toleranzwerte für mindestens ein ausge wähltes Merkmal der Leiterplattenvorlage entspre chen;
Vorsehen einer Minimalwert-Datenbank aus der Nenn datenbank und der Toleranzwert-Datenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen minimalen Toleranzwert aus der Toleranz wert-Datenbank verringert werden;
Vorsehen einer Maximalwert-Datenbank aus der Nenn datenbank und der Toleranzwert-Datenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen maximalen Toleranzwert aus der Toleranz wert-Datenbank erhöht werden;
Vergleichen der Zustände eines jeden Paars einan der entsprechender Pixel in der Minimalwert- und der Maximalwert-Datenbank; und
Generieren der Signale der Toleranzwert-Datenbank entsprechend dem Vergleich durch vorsehen eines Pixels mit Schwarzzustand, wenn die Zustände des Minimalwert- und des Maximalwertpixels schwarz sind, Vorsehen eines Pixels mit Weißzustand, wenn die Zustände des Minimalwert- und des Maximalwert pixels weiß sind, und Vorsehen eines Pixels mit Grauzustand, wenn die Zustände des Minimalwert und des Maximalwertpixels unterschiedlich sind.
2. Einrichtung zum Generieren einer Datenbank zur au
tomatischen Leiterplattenprüfung aus einer Nennda
tenbank von Signalen, die ein Bild aus Leiterplat
tenmerkmalen mit jeweils Nenndimensionen für eine
Leiterplattenvorlage angeben, wobei die Nenndaten
bank aus einer Anordnung von Pixeln mit einem er
sten Zustand (schwarz) oder einem zweiten Zustand
(weiß) besteht und die Pixel des ersten Zustandes
den Leiterplattenmerkmalen entsprechen, gekenn
zeichnet durch:
eine Vorrichtung zum Generieren einer Toleranz wert-Datenbank mit Signalen, die mindestens einem Satz minimaler und maximaler Toleranzwerte für mindestens ein ausgewähltes Merkmal der Leiter plattenvorlage entsprechen;
eine Vorrichtung zum Vorsehen einer Minimalwert- Datenbank aus der Nenndatenbank und der Toleranz wert-Datenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen minimalen Toleranz wert aus der Toleranzwert-Datenbank verringert werden;
eine Vorrichtung zum Vorsehen einer Maximalwert- Datenbank aus der Nenndatenbank und der Toleranz wertdatenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen maximalen Toleranz wert aus der Toleranzwert-Datenbank erhöht werden;
eine Vorrichtung zum Vergleich der Zustände eines jeden Paars einander entsprechender Pixel in der Minimalwert- und der Maximalwert-Datenbank; und
eine Vorrichtung zum Generieren der Signale der Toleranzwert-Datenbank entsprechend dem Vergleich durch Vorsehen eines Pixels mit Schwarzzustand, wenn die Zustände des Minimalwert- und des Maxi malwertpixels schwarz sind, Vorsehen eines Pixels mit Weißzustand, wenn die Zustände des Minimal wert- und des Maximalwertpixels weiß sind, und Vorsehen eines Pixels mit Grauzustand, wenn die Zustände des Minimalwert- und des Maximalwert pixels unterschiedlich sind.
eine Vorrichtung zum Generieren einer Toleranz wert-Datenbank mit Signalen, die mindestens einem Satz minimaler und maximaler Toleranzwerte für mindestens ein ausgewähltes Merkmal der Leiter plattenvorlage entsprechen;
eine Vorrichtung zum Vorsehen einer Minimalwert- Datenbank aus der Nenndatenbank und der Toleranz wert-Datenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen minimalen Toleranz wert aus der Toleranzwert-Datenbank verringert werden;
eine Vorrichtung zum Vorsehen einer Maximalwert- Datenbank aus der Nenndatenbank und der Toleranz wertdatenbank derart, daß die Nenndimensionen des ausgewählten Merkmals um einen maximalen Toleranz wert aus der Toleranzwert-Datenbank erhöht werden;
eine Vorrichtung zum Vergleich der Zustände eines jeden Paars einander entsprechender Pixel in der Minimalwert- und der Maximalwert-Datenbank; und
eine Vorrichtung zum Generieren der Signale der Toleranzwert-Datenbank entsprechend dem Vergleich durch Vorsehen eines Pixels mit Schwarzzustand, wenn die Zustände des Minimalwert- und des Maxi malwertpixels schwarz sind, Vorsehen eines Pixels mit Weißzustand, wenn die Zustände des Minimal wert- und des Maximalwertpixels weiß sind, und Vorsehen eines Pixels mit Grauzustand, wenn die Zustände des Minimalwert- und des Maximalwert pixels unterschiedlich sind.
3. Einrichtung nach Anspruch 2, gekennzeichnet durch
übereinstimmende Größe der maximalen und der mini
malen Toleranzwerte.
4. Einrichtung nach Anspruch 2 oder 3, dadurch ge
kennzeichnet, daß die Toleranzwert-Datenbank Tole
ranzwerte für mehr als ein Leiterplattenmerkmal
enthält.
5. Einrichtung nach Anspruch 2 oder 3, dadurch ge
kennzeichnet, daß die Toleranzwert-Datenbank einen
einzigen minimalen Toleranzwert und einen einzigen
maximalen Toleranzwert für alle Leiterplattenmerk
male enthält.
6. Einrichtung nach einem der Ansprüche 2 bis 5, da
durch gekennzeichnet, daß die Nenndatenbank in
einem lauflängenkodierten Format konfiguriert ist,
und daß eine Vorrichtung zum Dekomprimieren der
Nenndatenbank in ein Rasterformat vorgesehen ist.
7. Einrichtung nach Anspruch 6, gekennzeichnet durch
eine Vorrichtung zum Umsetzen der Toleranzwert-Da
tenbank in ein lauflängenkodiertes Format.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/558,745 US5163128A (en) | 1990-07-27 | 1990-07-27 | Method and apparatus for generating a multiple tolerance, three state data base for use with automatic optical inspection systems |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4124739A1 true DE4124739A1 (de) | 1992-02-06 |
Family
ID=24230807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4124739A Ceased DE4124739A1 (de) | 1990-07-27 | 1991-07-25 | Verfahren und einrichtung zum generieren einer datenbank zur automatischen leiterplattenpruefung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5163128A (de) |
JP (1) | JPH04250575A (de) |
DE (1) | DE4124739A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4235113A1 (de) * | 1992-10-17 | 1994-04-21 | Bayerische Motoren Werke Ag | Verfahren zur Diagnose der Komponenten eines Heizstromkreises für einen elektrisch leitfähigen Körper |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5586058A (en) | 1990-12-04 | 1996-12-17 | Orbot Instruments Ltd. | Apparatus and method for inspection of a patterned object by comparison thereof to a reference |
US5513099A (en) * | 1993-02-08 | 1996-04-30 | Probot Incorporated | Circuit board repair and rework apparatus |
US5751594A (en) * | 1993-03-16 | 1998-05-12 | Emc Corporation | Aperture control system for printed circuit board fabrication |
US5517234A (en) * | 1993-10-26 | 1996-05-14 | Gerber Systems Corporation | Automatic optical inspection system having a weighted transition database |
US5506793A (en) * | 1994-01-14 | 1996-04-09 | Gerber Systems Corporation | Method and apparatus for distortion compensation in an automatic optical inspection system |
US6330354B1 (en) | 1997-05-01 | 2001-12-11 | International Business Machines Corporation | Method of analyzing visual inspection image data to find defects on a device |
US6122397A (en) * | 1997-07-03 | 2000-09-19 | Tri Path Imaging, Inc. | Method and apparatus for maskless semiconductor and liquid crystal display inspection |
US6920624B2 (en) * | 2002-01-17 | 2005-07-19 | Seagate Technology, Llc | Methodology of creating an object database from a Gerber file |
AU2009251147B2 (en) * | 2009-12-23 | 2012-09-06 | Canon Kabushiki Kaisha | Dynamic printer modelling for output checking |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4673816A (en) * | 1983-12-27 | 1987-06-16 | Fujitsu Limited | Method for inspecting a pattern and an apparatus for inspecting a pattern |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578810A (en) * | 1983-08-08 | 1986-03-25 | Itek Corporation | System for printed circuit board defect detection |
US4859999A (en) * | 1986-07-21 | 1989-08-22 | Gerber Scientific Instrument Company, Inc. | Pattern-boundary image generation system and method |
US4783826A (en) * | 1986-08-18 | 1988-11-08 | The Gerber Scientific Company, Inc. | Pattern inspection system |
JPS63304381A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 画像パタ−ン検査装置 |
US4941182A (en) * | 1987-07-29 | 1990-07-10 | Phoenix Software Development Co. | Vision system and method for automated painting equipment |
JPH02148180A (ja) * | 1988-11-29 | 1990-06-07 | Nippon Seiko Kk | パターン検査方法及び装置 |
-
1990
- 1990-07-27 US US07/558,745 patent/US5163128A/en not_active Expired - Lifetime
-
1991
- 1991-07-25 DE DE4124739A patent/DE4124739A1/de not_active Ceased
- 1991-07-29 JP JP3188752A patent/JPH04250575A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4673816A (en) * | 1983-12-27 | 1987-06-16 | Fujitsu Limited | Method for inspecting a pattern and an apparatus for inspecting a pattern |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4235113A1 (de) * | 1992-10-17 | 1994-04-21 | Bayerische Motoren Werke Ag | Verfahren zur Diagnose der Komponenten eines Heizstromkreises für einen elektrisch leitfähigen Körper |
Also Published As
Publication number | Publication date |
---|---|
JPH04250575A (ja) | 1992-09-07 |
US5163128A (en) | 1992-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4438278C2 (de) | Verfahren zum Erzeugen einer Toleranzwertdatenbank und System zum Prüfen von Leiterplatten unter Anwendung der Toleranzwertdatenbank | |
EP0095517B1 (de) | Verfahren und Einrichtung zur automatischen optischen Inspektion | |
DE4416801C2 (de) | Verfahren zur Mustererkennung | |
DE2801536C2 (de) | Zeichenformkodiervorrichtung | |
DE60100594T2 (de) | Verfahren und system zur aufspürung von fehlern auf einer gedruckten leiterplatte | |
DE102011086195B4 (de) | Inspektionsverfahren | |
DE19500382A1 (de) | Verfahren und Einrichtung zum Kompensieren von Substratverzerrungen in einem automatischen optischen Prüfsystem für Leiterplatten | |
DE3320691C2 (de) | ||
DE3006578C2 (de) | ||
DE19641414A1 (de) | Verfahren und Vorrichtung zur Einteilung eines Fehlers auf einem Halbleiterwafer | |
DE2702844A1 (de) | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung | |
DE4221075A1 (de) | Testverfahren und vorrichtung mit kontinuierlicher bewegung fuer verbundene elektrische schaltungen | |
DE3838032A1 (de) | Verfahren und einrichtung zur strukturpruefung | |
DE19546769C2 (de) | Verfahren und Vorrichtung zur Erzeugung von Musterdaten | |
DE4124739A1 (de) | Verfahren und einrichtung zum generieren einer datenbank zur automatischen leiterplattenpruefung | |
DE69533467T2 (de) | System und verfahren zur erzeugung von modellen elektrischer bauelemente | |
DE3318127C2 (de) | ||
DE2700252A1 (de) | Verfahren zum pruefen definierter strukturen | |
DE4111490C2 (de) | Verfahren zur Prüfung von gedruckten Leiterplatten | |
DE3103592A1 (de) | Verfahren und vorrichtung zur zeichenidentifizierung | |
EP0355377B1 (de) | Verfahren zur optischen Prüfung von Flachbaugruppen | |
DE3729882C2 (de) | ||
EP0222079B1 (de) | Verfahren zur optischen Prüfung von Leiterplatten | |
DE3843322C2 (de) | Verfahren und Vorrichtung zur Bildbearbeitung | |
EP1146393B1 (de) | Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: SCHAUMBURG, K., DIPL.-ING. THOENES, D., DIPL.-PHYS |
|
8127 | New person/name/address of the applicant |
Owner name: GERBER SYSTEMS CORP., SOUTH WINDSOR, CONN., US |
|
8128 | New person/name/address of the agent |
Representative=s name: SCHAUMBURG, K., DIPL.-ING. THOENES, D., DIPL.-PHYS |
|
8131 | Rejection |