DE4121941C1 - Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage - Google Patents

Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage

Info

Publication number
DE4121941C1
DE4121941C1 DE19914121941 DE4121941A DE4121941C1 DE 4121941 C1 DE4121941 C1 DE 4121941C1 DE 19914121941 DE19914121941 DE 19914121941 DE 4121941 A DE4121941 A DE 4121941A DE 4121941 C1 DE4121941 C1 DE 4121941C1
Authority
DE
Germany
Prior art keywords
transistor
circuit
collector
base
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19914121941
Other languages
German (de)
Inventor
Gerhard Dipl.-Ing. 7101 Flein De Hofmann
Serban-Grigore Dipl.-Ing. 7100 Heilbronn De Lungu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19914121941 priority Critical patent/DE4121941C1/en
Application granted granted Critical
Publication of DE4121941C1 publication Critical patent/DE4121941C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Abstract

The circuit includes a comparator stage (1) provided for storing, depending on a threshold value, switching states and is built as a differential amplifier stage with two emitter-coupled transistors (T1,T2) and a current mirror as an active load, having two transistors (T3,T4). The output of the stage is connected to the input of a four-layer thyristor unit (2) contg. two complementary transistors (T5,T6). USE/ADVANTAGE - Usual differential amplifier stage is expanded into comparator stage with storage characteristics. Provides voltage levels and extinguishing processes. Provides switching hystereis. Comparison of value at analogue input with threshold value or counter content and changing switch condition as result.

Description

Bekannte Komparatoren auf der Basis von Differenzver­ stärkerstufen - siehe beispielsweise die Literatur­ stelle P. Gray, R. Meyer: "Analysis and Design of Ana­ log Integrated Circuits", Seite 255, Fig. 4.13, (1984) - weisen üblicherweise (vgl. die Fig. 8) zwei emittergekoppelte Transistoren T1, T2 auf, die von ei­ ner gemeinsamen Stromquelle mit dem Konstantstrom I1 versorgt werden. An der Basis des Transistors T1 liegt die Eingangsspannung UE, an der Basis des Transistors T2 eine Referenzspannung UREF an; die Ausgangsspannung UA kann am Kollektor des Transistors T2 abgegriffen werden. An den Kollektoren der beiden Transistoren T1 und T2 ist ein Stromspiegel aus den Transistoren T3 und T4 als aktive Last angeschlossen.Known comparators based on differential amplification stages - see, for example, the literature by P. Gray, R. Meyer: "Analysis and Design of Ana log Integrated Circuits", page 255, Fig. 4.13, (1984) - usually (cf. the Fig. 8) two emitter-coupled transistors T 1 , T 2 , which are supplied by egg ner common current source with the constant current I 1 . At the base of the transistor T 1 is the input voltage U E to the base of transistor T 2 is a reference voltage U REF at; the output voltage U A can be tapped at the collector of the transistor T 2 . A current mirror comprising the transistors T 3 and T 4 is connected to the collectors of the two transistors T 1 and T 2 as an active load.

Die Fig. 9 zeigt die zeitlichen Verläufe der Eingangs­ spannung UE (Fig. 9a), der Ausgangsspannung UA (Fig. 9b) und des Basisstroms IB2 des Transistors T2 (Fig. 9c). Falls die Eingangsspannung UE die Referenzspannung UREF übersteigt - dies ist zwischen den Zeitpunkten t1 und t2 der Fall - geht die Ausgangsspannung UA vom Low-Pe­ gel zum High-Pegel über. Der Basisstrom IB2 des Tran­ sistors T2 setzt zum Zeitpunkt t0 (t0 < t1) ein und fließt bis zum Zeitpunkt t3 (t3 < t2); durch diesen Ba­ sisstrom IB2 wird die Spannungsquelle bzw. Stromquelle, die die Referenzspannung URFF bereitstellt, belastet. Fig. 9 shows the time profiles of the input voltage U E (Fig. 9a), the output voltage U A (Fig. 9b) and the base current I B2 of the transistor T 2 (Fig. 9c). If the input voltage U E exceeds the reference voltage U REF - this is the case between times t 1 and t 2 - the output voltage U A changes from low level to high level. The base current I B2 of the transistor T 2 starts at time t 0 (t 0 <t 1 ) and flows until time t 3 (t 3 <t 2 ); The voltage source or current source that provides the reference voltage U RFF is loaded by this base current I B2 .

Aus der DE-PS 29 44 657 ist eine Komparatorschaltung mit Schaltungsmitteln zur Erzeugung einer Schalthy­ sterese bekannt.From DE-PS 29 44 657 is a comparator circuit with circuit means for generating a switching known sterese.

Der Erfindung liegt die Aufgabe zugrunde, die bekannte Differenzverstärkerstufe zu einer Komparatorstufe mit Speicherverhalten zu erweitern.The invention has for its object the known Differential amplifier stage to a comparator stage with Expand storage behavior.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst.This object is achieved by the features solved in the characterizing part of claim 1.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous further developments of the invention result from the subclaims.

Die Schaltungsanordnung der Erfindung ist durch die Kombination aus einer Differenzverstärkerstufe mit ei­ nem Stromspiegel als aktive Last und einer Vierschicht- Thyristorschaltung mit zwei komplementären Transistoren charakterisiert, wobei der Ausgang der Differenzver­ stärkerstufe mit dem Eingang der Thyristorstufe zusam­ mengeschaltet ist. Mit dieser Schaltungsanordnung läßt sich - von der Referenzspannung der Differenzverstär­ kerstufe abhängig - ein sprungförmiges Ausgangssignal erzeugen; man erhält somit eine Komparatorstufe mit Speicherverhalten. In einer Schaltungserweiterung - durch einen Set- bzw. Reset-Schaltungsteil - können die Ausgangssignale sowohl gesetzt als auch rückgesetzt werden; folglich ist durch diese Schaltungsanordnung nunmehr eine Komparatorstufe mit Flip-Flop-Verhalten realisiert, wobei die Charakteristik des Flip-Flops von der Komparatorstufe vorgegeben wird.The circuit arrangement of the invention is characterized by the Combination of a differential amplifier stage with egg current mirror as an active load and a four-layer Thyristor circuit with two complementary transistors characterized, the output of the difference ver power stage together with the input of the thyristor stage is switched. With this circuit arrangement lets itself - from the reference voltage of the differential amplifier Core level dependent - an abrupt output signal produce; a comparator stage is thus obtained Storage behavior. In a circuit extension - through a set or reset circuit part - can Output signals both set and reset will; consequently by this circuit arrangement now a comparator stage with flip-flop behavior realized, the characteristic of the flip-flop of the comparator stage is specified.

Die erfindungsgemäße Schaltungsanordnung vereinigt meh­ rere Vorteile in sich:The circuit arrangement according to the invention combines meh more advantages in itself:

  • - Der Basisstrom des an die Referenzspannungsquelle angeschlossenen Transistors fließt nur während des Zeitintervalls, in dem der Schaltungsausgang um­ schaltet, d. h. wenn die Eingangsspannung ungefähr gleich der Referenzspannung ist; damit wird die Referenzspannungsquelle nur während der Schaltvor­ gänge selbst belastet - aber nicht in den beiden Schaltzuständen - und es läßt sich eine kaskadier­ te Schaltungsanordnung mit unterschiedlichen Refe­ renzspannungen sehr einfach ohne großen Strombe­ darf realisieren.- The base current of the to the reference voltage source connected transistor only flows during the Time interval in which the circuit output by switches, d. H. when the input voltage is approximately is equal to the reference voltage; with that the  Reference voltage source only during switching gears themselves burdened - but not in the two Switching states - and it can be cascaded te circuit arrangement with different Refe limit voltages very easily without a large current may realize.
  • - Die Schaltungsanordnung kann ohne Widerstände aus­ kommen und sie arbeitet noch bei sehr kleinen Strömen, so daß sie platz- und stromsparend ausge­ führt werden kann und damit bestens für die Ver­ wendung in integrierten Schaltungen geeignet ist.- The circuit arrangement can be made without resistors come and she is still working on very small ones Stream so that they are space and energy saving can be performed and thus best for the Ver is suitable in integrated circuits.
  • - Eine komplementäre Schaltungsanordnung läßt sich durch Verwendung komplementärer Transistoren sehr einfach realisieren.- A complementary circuit arrangement can be by using complementary transistors very much simply realize.
  • - Die Anzahl der Kollektoren der Transistoren kann variabel gewählt werden.- The number of collectors of the transistors can can be chosen variably.
  • - Ein Speichervorgang ist sehr einfach möglich; der Schaltzustand der Ausgangsspannung bleibt beste­ hen, auch wenn die Eingangsspannung kleiner als die Referenzspannung wird.- Saving is very easy; the The switching state of the output voltage remains the best hen, even if the input voltage is less than becomes the reference voltage.
  • - Die erweiterte "Flip-Flop-Schaltungsvariante" be­ sitzt einen sehr einfachen Aufbau; weiterhin ist ein sehr einfacher Setz- bzw. Rücksetz-Vorgang des Schaltzustands der Ausgangsspannung möglich, indem Schaltimpulse an den Eingang von Schalttransisto­ ren angelegt werden.- The extended "flip-flop circuit variant" be sits a very simple structure; continues to be a very simple setting or resetting process of the Switching state of the output voltage possible by Switching impulses to the input of switching transistors be created.

Die erfindungsgemäße Schaltungsanordnung läßt sich überall dort einsetzen, wo Speichervorgänge von Span­ nungspegeln erforderlich sind und ggf. auch Löschvor­ gänge möglich sein sollen: beispielhaft soll dazu das Speichern von Schaltzuständen genannt werden; auch der Vergleich eines Werts an einem Analogeingang mit einem Schwellwert oder Zählerinhalt - wobei abhängig von die­ sem Vergleich eine Änderung eines Endzustands oder Schaltzustands erfolgt - ist hierdurch sehr einfach möglich.The circuit arrangement according to the invention can be use wherever chip storage processes levels are required and if necessary also deletion gears should be possible: the Saving switching states can be called; also the Comparison of a value on an analog input with a Threshold or counter content - depending on the a comparison of a change in a final state or Switching state takes place - is very simple possible.

Anhand der Fig. 1 bis 7 wird die Erfindung im fol­ genden näher beschrieben. Es zeigen:The invention is described in the fol lowing with reference to FIGS. 1 to 7. Show it:

Fig. 1 das Prinzipschaltbild der Komparatorstufe mit Speicherverhalten. Fig. 1 shows the block diagram of the comparator stage with memory behavior.

Fig. 2 die Zeitdiagramme für die Eingangsspannung (Fig. 2a), die Ausgangsspannung (Fig. 2b) und den Basisstrom (Fig. 2c) des an die Referenz­ spannungsquelle angeschlossenen Transistors für die Schaltungsanordnung der Fig. 1. Fig. 2 shows the timing diagrams for the input voltage (Fig. 2a), the output voltage (Fig. 2b) and the base current (Fig. 2c) of the voltage source to the reference connected transistor for the circuit in FIG. 1.

Fig. 3 die erweiterte (Flip-Flop-)Schaltungsvariante mit Reset- und Set-Schaltungsteil. Fig. 3 shows the extended (flip-flop) circuit variant with reset and set circuit part.

Fig. 4 Zeitdiagramme für die Eingangsspannung (Fig. 4a), die Schaltungsausgänge (Fig. 4b) und Q (Fig. 4c) und den Basisstrom (Fig. 4d) für die Schaltungsanordnung der Fig. 3. Fig. 4 are timing diagrams for the input voltage (Fig. 4a), the circuit outputs (Fig. 4b) and Q (Fig. 4c) and base current (Fig. 4d) for the circuitry of FIG. 3.

Fig. 5 die Funktionsweise eines Reset-Impulses R auf die Ausgänge Q und . Fig. 5 shows the operation of a reset pulse R on the outputs Q and.

Fig. 6 die Funktionsweise eines Set-Impulses S auf die Ausgänge Q und . Fig. 6 shows the operation of a set pulse S on the outputs Q and.

Fig. 7 die Wirkungsweise von Reset- und Set-Impuls auf die Ausgänge Q und . Fig. 7 shows the operation of reset and set pulse on the outputs Q and.

Das Prinzipschaltbild der Fig. 1 zeigt die Komparator­ verstärkerstufe 1 mit den Transistoren T1, T2, T3 und T4 sowie die Thyristorschaltung 2 mit den komplementä­ ren Transistoren T5 (PNP-Transistor) und Transistor T6 (NPN-Transistor). An der Basis des Transistors T1 liegt die Eingangsspannung UE, an der Basis des Transistors T2 die Referenzspannung UREF an, die Emitter der beiden Transistoren werden mit dem Strom I1 aus der Spannungs­ quelle US versorgt. Der Kollektor des Transistors T2 ist mit dem Eingang der Thyristorschaltung 2 (Knoten­ punkt K1), d. h. mit der Basis des Transistors T6 und dem Kollektor des Transistors T verbunden; die Aus­ gangsspannung UA wird am Kollektor des Transistors T2 abgegriffen. Der Stromspiegel aus den Transistoren T3 und T4 ist als aktive Last an den Kollektoren der bei­ den Transistoren T1 und T2 angeschlossen.The schematic diagram of Fig. 1 shows the comparator amplifier stage 1 with the transistors T 1, T 2, T 3 and T 4, and the thyristor circuit 2 with the komplementä ren transistors T 5 (PNP transistor) and the transistor T 6 (NPN transistor) . At the base of the transistor T 1 is the input voltage U E to the base of transistor T 2 is the reference voltage U REF at the emitter of the two transistors are supplied with the current I 1 from the source voltage U S. The collector of transistor T 2 is connected to the input of thyristor circuit 2 (node point K 1 ), ie to the base of transistor T 6 and the collector of transistor T; From the output voltage U A is tapped at the collector of the transistor T 2 . The current mirror from the transistors T 3 and T 4 is connected as an active load to the collectors of the transistors T 1 and T 2 .

Die Fig. 2 zeigt die Eingangsspannung UE (Fig. 2a), die Ausgangsspannung UA (Fig. 2b) und den Basisstrom IB2 des Transistors T2 (Fig. 2c) der Schaltungsanord­ nung der Fig. 1. Wenn die Eingangsspannung UE die Re­ ferenzspannung UREF übersteigt (Zeitpunkt t1) geht die Ausgangsspannung UA vom Low-Pegel zum High-Pegel über und verbleibt in diesem Schaltzustand, selbst wenn die Eingangsspannung UE wieder unter die Referenzspannung UREF absinkt (Zeitpunkt t2); der Spannungspegel der Ausgangsspannung UA ist durch die Basis-Emitter-Span­ nung des Transistors T6 vorgegeben und beträgt bei­ spielsweise 0,7 V. Wie aus der Fig. 2c ersichtlich wird, fließt nur während des Umschaltvorgangs vom Low- zum High-Pegel ein geringer Basisstrom IB2 (Zeitpunkt t0 bis t1), so daß die Referenzspannungsquelle UREF praktisch nicht belastet wird. Fig. 2 shows the input voltage U E ( Fig. 2a), the output voltage U A ( Fig. 2b) and the base current I B2 of the transistor T 2 ( Fig. 2c) of the circuit arrangement of Fig. 1. When the input voltage U E exceeds the reference voltage U REF (time t 1 ), the output voltage U A changes from the low level to the high level and remains in this switching state, even if the input voltage U E drops below the reference voltage U REF again (time t 2 ) ; the voltage level of the output voltage U A is predetermined by the base-emitter voltage of the transistor T 6 and is, for example, 0.7 V. As can be seen from FIG. 2c, only flows from the low to the high level during the switching process a low base current I B2 (time t 0 to t 1 ), so that the reference voltage source U REF is practically not loaded.

Die Fig. 3 zeigt die erweiterte Schaltungsvariante der Fig. 1 mit den Schaltungsausgängen Q und sowie dem Set-Schaltungsteil 4 und dem Reset-Schaltungsteil 3. FIG. 3 shows the extended circuit variant of FIG. 1 with the circuit outputs Q and as well as the set circuit part 4 and the reset circuit part 3 .

Die Transistoren T1, T2 und T5 sind als Mehrfachkollek­ tor-Transistoren ausgebildet, wobei einer der miteinan­ der verbundenen Kollektoren der Transistoren T1 und T2 den -Ausgang und ein Kollektor des Transistors T5 den Q-Ausgang bildet. Ist die Eingangsspannung UE kleiner als die Referenzspannung UREF, fließt ein konstanter Strom durch die beiden Transistoren T1 und T2 zum Aus­ gang ; die Thyristorschaltung 2 ist gesperrt, so daß am Ausgang Q kein Strom fließt. Übersteigt die Ein­ gangsspannung UE die Referenzspannung UREF, beginnt Strom durch den Transistor T2 zu fließen und steuert den Transistor T6 in den leitenden Zustand; der Thyri­ stor schaltet durch und übernimmt den gesamten Strom. Der Ausgang ist somit stromlos, während zum Ausgang Q der gesamte Strom fließt. Der Thyristor bleibt durchge­ schaltet, d. h. der Zustand der Ausgänge Q und ge­ speichert, auch wenn die Eingangsspannung UE wieder un­ ter die Referenzspannung UREF sinkt.The transistors T 1 , T 2 and T 5 are designed as Mehrfachkollek gate transistors, with one of the connected collectors of the transistors T 1 and T 2 the output and a collector of the transistor T 5 forms the Q output. If the input voltage U E is less than the reference voltage U REF , a constant current flows through the two transistors T 1 and T 2 to the output; the thyristor circuit 2 is blocked, so that no current flows at the output Q. If the input voltage U E exceeds the reference voltage U REF , current begins to flow through the transistor T 2 and controls the transistor T 6 in the conductive state; the Thyri stor switches through and takes over the entire current. The output is therefore de-energized, while the entire current flows to output Q. The thyristor remains switched through, ie the state of the outputs Q and ge stores, even if the input voltage U E drops again below the reference voltage U REF .

Im Set-Schaltungsteil 4 wird der Set-Eingang S durch die Basis des Schalttransistors T8 gebildet; der Kol­ lektor des Transistors T8 ist mit dem Kollektor des Transistors T6 verbunden. Im Reset-Schaltungsteil 3 wird der Reset-Eingang R durch die Basis des Schalt­ transistors T7 gebildet; der Kollektor des Transistors T7 ist mit dem Knotenpunkt K1 verbunden, an dem die Ba­ sis des Transistors T6, der Kollektor des Transistors T4, und die zweiten miteinander verbundenen Kollektoren der Transistoren T2 und T5 angeschlossen sind.In the set circuit part 4 , the set input S is formed by the base of the switching transistor T 8 ; the collector of transistor T 8 is connected to the collector of transistor T 6 . In the reset circuit part 3 , the reset input R is formed by the base of the switching transistor T 7 ; the collector of transistor T 7 is connected to node K 1 , to which the base of transistor T 6 , the collector of transistor T 4 , and the second interconnected collectors of transistors T 2 and T 5 are connected.

Die Diode D1, die zwischen den Kollektor des Transi­ stors T6 und die Basis des Transistors T5 - d. h. in den Thyristorkreis - geschaltet wird, ist für die Funk­ tionsweise nicht erforderlich; sie dient dazu, die Dy­ namik am Q-Ausgang auf < 1 V zu erhöhen.The diode D 1 , which is connected between the collector of the transistor T 6 and the base of the transistor T 5 - ie in the thyristor circuit - is not required for the mode of operation; it serves to increase the dynamics at the Q output to <1 V.

Des weiteren ist in Fig. 3 ein Schaltungsteil 5 darge­ stellt, der einen von der Referenzspannungsquelle UREF1 angesteuerten und mit dem Strom I2 versorgten Transi­ stor T9 enthält; der Kollektor des Transistors T9 ist mit der Basis des Transistors T5 und mit der Anode der Diode D1 verbunden. Durch den Schaltungsteil 5 wird ein ungewolltes Einschalten der Thyristorschaltung 2 auf­ grund von Rest- oder Leckströmen verhindert.Furthermore, a circuit part 5 is shown in FIG. 3, which contains a transistor T 9 controlled by the reference voltage source U REF1 and supplied with the current I 2 ; the collector of transistor T 9 is connected to the base of transistor T 5 and to the anode of diode D 1 . The circuit part 5 prevents unwanted switching on of the thyristor circuit 2 due to residual or leakage currents.

In den Fig. 4 bis 7 sollen die verschiedenen Schalt­ zustände bzw. Schaltfunktionen anhand der Spannungspe­ gel an den Schaltungsausgängen Q und näher erläutert werden.In Figs. 4 to states switching functions are explained with reference to Spannungspe gel at circuit outputs Q and closer and the various switching to 7.

Übersteigt gemäß Fig. 4 die Eingangsspannung UE die Referenzspannung UREF (Zeitpunkt t1, Fig. 4a), gehen die beiden komplementären Schaltungsausgänge Q (Fig. 4c) und (Fig. 4b) in den anderen Schaltzustand über und bleiben in diesem Schaltzustand, auch wenn die Eingangsspannung UE unterhalb die Referenzspannung UREF sinkt (Zeitpunkt t2). Der Basisstrom IB2 des Transistors T2 (Fig. 4d) fließt nur während des Um­ schaltvorgangs (von t0 bis t1), wenn UE ungefähr UREF ist. Exceeds shown in FIG. 4, the input voltage U E, the reference voltage U REF (time t 1, Fig. 4a), the two complementary circuit outputs Q go (Fig. 4c) and (FIG. 4b) in the other switching state and remain in this switching state, , even if the input voltage U E falls below the reference voltage U REF (time t 2 ). The base current I B2 of the transistor T 2 ( FIG. 4d) only flows during the switching operation (from t 0 to t 1 ) when U E is approximately U REF .

Wie in der Fig. 5 dargestellt, ändert ein Reset-Impuls RP1 am Reset-Eingang R (Fig. 5b) während des Zeitinter­ valls t1 bis t2 - hier ist UE größer als UREF - den Schaltzustand der Ausgänge Q (Fig. 5d) und (Fig. 5c) nur so lange, wie der Reset-Puls RP1 anliegt; d. h. der zum Zeitpunkt t1 bestehende Schaltzustand bleibt auch nach dem Reset-Puls RP1 zum Zeitpunkt tRP1 gespeichert. Wird allerdings ein Reset-Impuls RP2 am R-Eingang angelegt (Fig. 5b), während die Eingangsspannung UE wieder kleiner als UREF ist (Zeitpunkt tRP2 < t2), gehen die beiden Schaltungsausgänge Q (Fig. 5d) und (Fig. 5c) gerade in den komplementären Schaltzustand über.As shown in FIG. 5, a reset pulse RP 1 at the reset input R ( FIG. 5b) changes during the time interval t 1 to t 2 - here U E is greater than U REF - the switching state of the outputs Q ( Fig. 5d) and ( Fig. 5c) only as long as the reset pulse RP 1 is present; ie the switching state existing at time t 1 remains stored even after the reset pulse RP 1 at time t RP1 . However, if a reset pulse RP 2 is applied to the R input ( FIG. 5b) while the input voltage U E is again less than U REF (time t RP2 <t 2 ), the two circuit outputs Q ( FIG. 5d) and ( Fig. 5c) just in the complementary switching state.

Gemäß Fig. 6 gilt für einen Set-Impuls SP1 bzw. SP2 am S-Eingang Analoges: ein Set-Impuls SP2 (Zeitpunkt tSP2, Fig. 6b) während des Zeitintervalls t1 bis t2 - hier ist UE < UREF - ändert den Schaltzustand der Schal­ tungsausgänge Q und nicht; ein Set-Impuls SP1 zum Zeitpunkt tSP1 (tSP1 < t1) ändert den Schaltzustand der beiden Schaltungsausgänge Q und .According to FIG. 6, the same applies to a set pulse SP 1 or SP 2 at the S input analog: a set pulse SP 2 (time t SP2 , FIG. 6b) during the time interval t 1 to t 2 - here is U E <U REF - changes the switching state of the circuit outputs Q and not; a set pulse SP 1 at time t SP1 (t SP1 <t 1 ) changes the switching state of the two circuit outputs Q and.

Eine zusammenfassende Darstellung dieser Sachverhalte zeigt die Fig. 7: dort sind die Eingangsspannung UE (Fig. 7a) und die Spannungsverläufe am Reset-Eingang R (Fig. 7b), am Set-Eingang S (Fig. 7c) sowie an den bei­ den Schaltungsausgängen Q (Fig. 7d) und (Fig. 7e) dargestellt. Ein "Festwertspeicher"-Verhalten ist im Zeitintervall vom Zeitpunkt t1 bis zum Zeitpunkt t2 ge­ geben, d. h. wenn die Eingangsspannung UE größer als die Referenzspannung UREF ist. Dagegen können die ge­ speicherten Schaltzustände in sämtlichen anderen Zeit­ intervallen durch Reset-Impulse gelöscht und durch Set- Impulse wieder gesetzt werden.A summary of these facts is shown in FIG. 7: there are the input voltage U E and the voltage characteristics at the reset input R (7b.) At the set input S and to the at (Fig. 7a) (Figure 7c). the circuit outputs Q ( Fig. 7d) and ( Fig. 7e). A "read-only memory" behavior occurs in the time interval from time t 1 to time t 2 , ie when the input voltage U E is greater than the reference voltage U REF . In contrast, the stored switching states can be deleted in all other time intervals by reset pulses and set again by set pulses.

Claims (7)

1. Schaltungsanordnung, dadurch gekennzeichnet, daß zur schwellwertabhängigen Speicherung von Schaltzuständen eine als Differenzverstärkerstufe mit zwei emitterge­ koppelten Transistoren (T1,T2) und einem Stromspiegel (T3, T4) als aktiver Last ausgebildete Komparatorstufe (1) vorgesehen ist, deren Ausgang mit dem Eingang einer aus zwei komplementären Transistoren (T5, T6) aufgebau­ ten Vierschicht-Thyristorschaltung (2) verbunden ist.1. Circuit arrangement, characterized in that for the threshold-dependent storage of switching states as a differential amplifier stage with two emitterge coupled transistors (T 1 , T 2 ) and a current mirror (T 3 , T 4 ) designed as an active load comparator stage ( 1 ) is provided, the Output is connected to the input of a four-layer thyristor circuit ( 2 ) constructed from two complementary transistors (T 5 , T 6 ). 2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Eingangsspannung (UE) an der Basis des ersten Transistors (T1) der Komparatorstufe (1) und eine Referenzspannung (UREF) an der Basis des zweiten Transistors (T2) der Komparatorstufe (1) anliegt, daß die Emitter der beiden Transistoren (T1, T2) der Kompa­ ratorstufe (1) mit dem Emitter des ersten Transistors (T5) der Thyristorschaltung (2) verbunden sind, dessen Basis mit dem Kollektor des zweiten Transistors (T6) der Thyristorschaltung (2) verbunden ist, daß die Aus­ gangsspannung (UA) am Kollektor des zweiten Transistors (T2) der Komparatorstufe (1), der mit dem Kollektor des ersten Transistors (T5) und der Basis des zweiten Tran­ sistors (T6) der Thyristorschaltung (2) verbunden ist, abgegriffen wird, daß der Schaltzustand der Ausgangs­ spannung (UA) vom Low-Pegel zum High-Pegel übergeht, wenn die Eingangsspannung (UE) die Referenzspannung (UREF) erstmals übersteigt, und daß dieser Schaltzu­ stand der Ausgangsspannung (UA) unabhängig vom weiteren Spannungsverlauf der Eingangsspannung (UE) gespeichert bleibt.2. Circuit arrangement according to claim 1, characterized in that the input voltage (U E ) at the base of the first transistor (T 1 ) of the comparator stage ( 1 ) and a reference voltage (U REF ) at the base of the second transistor (T 2 ) the comparator stage ( 1 ) that the emitters of the two transistors (T 1 , T 2 ) of the comparator stage ( 1 ) are connected to the emitter of the first transistor (T 5 ) of the thyristor circuit ( 2 ), the base of which is connected to the collector of the second transistor (T 6 ) of the thyristor circuit ( 2 ) is connected to the output voltage (U A ) at the collector of the second transistor (T 2 ) of the comparator stage ( 1 ), with the collector of the first transistor (T 5 ) and Base of the second transistor (T 6 ) of the thyristor circuit ( 2 ) is connected, it is tapped that the switching state of the output voltage (U A ) changes from low level to high level when the input voltage (U E ) the reference voltage ( U REF ) exceeds for the first time, and that this Schaltzu stood the output voltage (U A ) regardless of the further voltage curve of the input voltage (U E ) remains stored. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden emittergekoppelten Tran­ sistoren (T1, T2) der Komparatorstufe (1) und der erste Transistor (T5) der Thyristorschaltung (2) als Mehr­ fachkollektor-Transistoren ausgebildet sind, daß ein Kollektor des ersten Transistors (T5) der Thyristor­ schaltung (2) den nicht-invertierenden Schaltungsaus­ gang (Q) bildet, und daß die miteinander verbundenen Kollektoren der beiden emittergekoppelten Transistoren (T1, T2) der Komparatorstufe (1) den invertierenden Ausgang () bilden.3. A circuit arrangement according to claim 1 or 2, characterized in that the two emitter-coupled transistors (T 1 , T 2 ) of the comparator stage ( 1 ) and the first transistor (T 5 ) of the thyristor circuit ( 2 ) are designed as multi-collector transistors That a collector of the first transistor (T 5 ) of the thyristor circuit ( 2 ) forms the non-inverting circuit output (Q), and that the interconnected collectors of the two emitter-coupled transistors (T 1 , T 2 ) of the comparator stage ( 1 ) form the inverting output (). 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Reset-Schaltungsteil (3) mit einem ersten Schalttransistor (T7) vorgesehen ist, daß der Kollektor des ersten Schalttransistors (T7) mit einem ersten Knotenpunkt (K1) verbunden ist, an dem die Basis des zweiten Transistors (T6), ein Kol­ lektor des ersten Transistors (T5) der Thyristorschal­ tung (2) und ein Kollektor des zweiten Transistors (T2) der Komparatorstufe (1) angeschlossen sind, und daß durch einen Reset-Impuls an der Basis des ersten Schalttransistors (T7) der Schaltzustand des nicht-in­ vertierenden Schaltungsausgangs (Q) vom High-Pegel zum Low-Pegel und der Schaltzustand des invertierenden Schaltungsausgangs () vom Low-Pegel zum High-Pegel ge­ ändert werden kann, wenn die Eingangsspannung (UE) kleiner als die Referenzspannung (UREF) ist.4. Circuit arrangement according to one of claims 1 to 3, characterized in that a reset circuit part ( 3 ) with a first switching transistor (T 7 ) is provided that the collector of the first switching transistor (T 7 ) with a first node (K 1 ) is connected to which the base of the second transistor (T 6 ), a collector of the first transistor (T 5 ) of the thyristor circuit ( 2 ) and a collector of the second transistor (T 2 ) of the comparator stage ( 1 ) are connected, and that by a reset pulse at the base of the first switching transistor (T 7 ) the switching state of the non-in vertically switching circuit output (Q) from high level to low level and the switching state of the inverting circuit output () from low level to high -Level can be changed if the input voltage (U E ) is less than the reference voltage (U REF ). 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Set-Schaltungsteil (4) mit einem zweiten Schalttransistor (T8) vorgesehen ist, daß der Kollektor des zweiten Schalttransistors (T8) mit dem Kollektor des zweiten Transistors (T6) und der Basis des ersten Transistors (T5) der Thyristor­ schaltung (2) verbunden ist, und daß durch einen Set- Impuls an der Basis des zweiten Schalttransistors (T8) der Schaltzustand des nicht-invertierenden Schaltungs­ ausgangs (Q) vom Low-Pegel zum High-Pegel und der Schaltzustand des invertierenden Schaltungsausgangs (Q) vom High-Pegel zum Low-Pegel geändert werden kann, wenn die Eingangsspannung (UE) kleiner als die Referenzspan­ nung (URFF) ist.5. Circuit arrangement according to one of claims 1 to 4, characterized in that a set circuit part ( 4 ) with a second switching transistor (T 8 ) is provided that the collector of the second switching transistor (T 8 ) with the collector of the second transistor ( T 6 ) and the base of the first transistor (T 5 ) of the thyristor circuit ( 2 ) is connected, and that by a set pulse at the base of the second switching transistor (T 8 ) the switching state of the non-inverting circuit output (Q) from low level to high level and the switching state of the inverting circuit output (Q) can be changed from high level to low level if the input voltage (U E ) is less than the reference voltage (U RFF ). 6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwischen die Basis des ersten Transistors (T5) und den Kollektor des zweiten Transistors (T6) der Thyristorschaltung (2) eine Diode (D1) geschaltet ist.6. Circuit arrangement according to one of claims 1 to 5, characterized in that a diode (D 1 ) is connected between the base of the first transistor (T 5 ) and the collector of the second transistor (T 6 ) of the thyristor circuit ( 2 ). 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein weiterer Schaltungs­ teil (5) mit einem weiteren Transistor (T9) vorgesehen ist, daß an der Basis des weiteren Transistors (T9) ei­ ne weitere Referenzspannung (UREF1) anliegt, daß der Emitter des weiteren Transistors (T9) von einer zweiten Spannungsquelle (US) mit einem Strom (I2) versorgt wird, und daß der Kollektor des weiteren Transistors (T9) des weiteren Schaltungsteils (5) mit der Basis des ersten Transistors (T5) der Thyristorschaltung (2) und der Anode der Diode (D1) verbunden ist.7. Circuit arrangement according to one of claims 1 to 6, characterized in that a further circuit part ( 5 ) with a further transistor (T 9 ) is provided that at the base of the further transistor (T 9 ) egg ne further reference voltage (U REF1 ) is applied that the emitter of the further transistor (T 9 ) is supplied with a current (I 2 ) from a second voltage source (U S ), and that the collector of the further transistor (T 9 ) of the further circuit part ( 5 ) with the base of the first transistor (T 5 ) of the thyristor circuit ( 2 ) and the anode of the diode (D 1 ) is connected.
DE19914121941 1991-07-03 1991-07-03 Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage Expired - Fee Related DE4121941C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914121941 DE4121941C1 (en) 1991-07-03 1991-07-03 Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914121941 DE4121941C1 (en) 1991-07-03 1991-07-03 Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage

Publications (1)

Publication Number Publication Date
DE4121941C1 true DE4121941C1 (en) 1993-02-25

Family

ID=6435293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914121941 Expired - Fee Related DE4121941C1 (en) 1991-07-03 1991-07-03 Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage

Country Status (1)

Country Link
DE (1) DE4121941C1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066915A (en) * 1975-08-09 1978-01-03 Hitachi, Ltd. Memory circuit
SU888207A1 (en) * 1980-03-31 1981-12-07 Предприятие П/Я Р-6644 Storage cell
DE2944657C2 (en) * 1979-11-06 1985-02-14 Robert Bosch Gmbh, 7000 Stuttgart Comparator circuit
SU1171850A1 (en) * 1984-05-23 1985-08-07 Korolev Sergej A Memory element
SU1180980A1 (en) * 1982-09-17 1985-09-23 Организация П/Я А-3106 Memory element
SU1180981A1 (en) * 1982-09-24 1985-09-23 Организация П/Я А-3106 Memory element
US4882706A (en) * 1985-06-07 1989-11-21 Anamartic Limited Data storage element and memory structures employing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066915A (en) * 1975-08-09 1978-01-03 Hitachi, Ltd. Memory circuit
DE2944657C2 (en) * 1979-11-06 1985-02-14 Robert Bosch Gmbh, 7000 Stuttgart Comparator circuit
SU888207A1 (en) * 1980-03-31 1981-12-07 Предприятие П/Я Р-6644 Storage cell
SU1180980A1 (en) * 1982-09-17 1985-09-23 Организация П/Я А-3106 Memory element
SU1180981A1 (en) * 1982-09-24 1985-09-23 Организация П/Я А-3106 Memory element
SU1171850A1 (en) * 1984-05-23 1985-08-07 Korolev Sergej A Memory element
US4882706A (en) * 1985-06-07 1989-11-21 Anamartic Limited Data storage element and memory structures employing same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MEISTER, Klaus: Analoge, diskrete Speicherzelle mit bipo- laren Transistoren. In: radio fernseh- elektronik, Nr.1, 1989, S.14-17 *
P. GRAY, R. MEYER: Analysis and Design of Analog Integrated Circuits, 1984, S. 255 *
TSCHERNJAWSKI, Valentin *

Similar Documents

Publication Publication Date Title
DE3200894C2 (en)
DE2059933C3 (en) Digital-to-analog converter
DE2460146A1 (en) BIPOLAR READING CIRCUIT FOR INTEGRATED MEMORY MATRIX
DE2019804C3 (en) Monolithically integrable monostable multivibrator
DE2457921C2 (en) METHOD AND CIRCUIT ARRANGEMENT TO INCREASE THE WRITING SPEED IN INTEGRATED DATA MEMORY
DE2416534A1 (en) COMPLEMENTARY-SYMMETRIC AMPLIFIER CIRCUIT
DE3525522C2 (en)
DE2600389C3 (en) Memory circuit with logic control
DE4121941C1 (en) Circuitry storing switching states in dependence on threshold values - has differential amplifier stage with two emitter-coupled transistors and current mirror as active load forming comparison stage
DE3713687A1 (en) INTEGRATED SEMICONDUCTOR CIRCUIT
DE3318957A1 (en) MONOLITHICALLY INTEGRATED, BISTABLE MULTIVIBRATOR CIRCUIT WITH AN OUTPUT ADJUSTABLE
DE3335133C2 (en)
DE1762436C3 (en) Link circuit in TTL technology
DE3546204C2 (en) Monolithically integrated signal amplifier stage with high output dynamics
DE4115413C2 (en) Circuit arrangement for generating a switching pulse
DE3736382A1 (en) DIFFERENTIAL COUPLE IN THE OUTPUT STAGE OF AN AMPLIFIER
DE1246027B (en) Logical circuit made up of two transistors connected in a power takeover circuit
DE1537612C (en) Circuit to simulate a semiconductor diode with improved properties
DE1083074B (en) Combined AND gate circuit
DE2260389C3 (en) Sampling amplifier with a differential input stage made of transistors of the same power type
DE1221273B (en) Circuit arrangement for converting an analog value into an n-digit binary number
DE2539233A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING SWITCHING VOLTAGES
DE4231178A1 (en) Storage element
DD211436A1 (en) CIRCUIT ARRANGEMENT FOR A MONOSTABLE MULTIVIBRATOR
DE2011378C3 (en) Astable multivibrator

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee