DE4033552C2 - - Google Patents

Description

Die Erfindung betrifft eine Bilddatenverarbeitungseinrichtung zum Verarbeiten von eingegebenen Bilddaten nach dem Oberbegriff des Anspruchs 1.

Eine derartige Bilddatenverarbeitungseinrichtung zum Verarbeiten von eingegebenen Bilddaten ist aus der Literaturstelle WINTZ, P.: "Transform picture coding" in "Proceeding of the IEEE", Vol. 60, Nr. 7, Juli 1972, Seiten 809- 819, bekannt. Auch bei dieser bekannten Bilddatenverarbeitungseinrichtung werden die eingegebenen Bilddaten in eine Anzahl Blöcke aufgeteilt, welche jeweils aus N×N-Bildelementen bestehen, wobei N eine ganze Zahl ist, welche größer oder gleich 2 ist. Es ist ferner eine Einrichtung vorhanden, um die in Blöcke aufgeteilten Bildelemente einer diskreten Kosinustransformation zu unterziehen und um die erhaltenen Koeffizienten zu speichern. Ferner enthält diese bekannte Bilddatenverarbeitungseinrichtung auch eine Quantisierungseinrichtung mit zumindest einem Schwellenwert, ferner Einrichtungen für die Differenzquantisierung, wobei insbesondere die Null-Koeffizienten erfaßt werden, und mit Einrichtungen, um die Null-Koeffizienten und die übrigen Koeffizienten einer Huffman-Kodierung zu unterziehen.

Aus der Literaturstelle MUSMANN, H.: "Advances in picture coding" in: "Proceeding of the IEEE", Vol. 73, Nr. 4, April 1985, Seiten 523-548, sind spezifische Kodiermethoden für Bildfolgen bekannt, wobei diese Bildfolgen auch Videobilder umfassen können. Eine dieser bekannten Kodiermethoden basiert beispielsweise auf der Schätzung eines Verschiebungsvektors hinsichtlich eines sich bewegenden Objektes auf der Grundlage von zwei aufeinanderfolgenden Bildern. Wenn dabei der Verschiebungsvektor bekannt ist, kann dieser Vektor dazu verwendet werden, eine bewegungs-kompensierte Kodieroperation durchzuführen.

Aus der Literaturstelle HABIBI, A.: "An adaptive strategy for hybrid image coding" in: "IEEE transactions on communications", Vol. COM-29, Nr. 12, Dezember 1981, Seiten 1736- 1740, ist ein adaptives Verfahren für einen Hybrid-Bildkodiervorgang bekannt. Bei der Transformation von Stehbildern kann auch die Huffman-Kodierung benutzt werden.

Elektronische Einzelbildkameras, bei welchen Festkörper- Bildsensoren, wie ladungsgekoppelte Einrichtungen (CCD's) verwendet werden, sind ebenfalls entwickelt worden, um die herkömmliche Einzelbildkamera zu ersetzen, bei welcher die sogenannte Silbersalz-Photographiertechnik benutzt wird. Die elektronische Einzelbildkamera setzt Licht von einem Objekt in ein elektrisches Signal um und zeichnet dieses elektrische Signal, nachdem es einer entsprechenden Signalverarbeitung unterzogen worden ist, auf einem Aufzeichnungsmedium auf.

In Fig. 1 ist ein Beispiel einer herkömmlichen elektronischen Einzelbildkamera dargestellt. Licht L von einem Objekt wird über eine Linse 50 und einen Verschluß 51 auf einem Bildsensor 52 abgebildet. In einer Ansteuerschaltung 53 wird das abgebildete Licht einer photoelektrischen Umsetzung unterzogen und ein analoges Bildsignal wird von dem Bildsensor 52 abgegeben. Das analoge Bildsignal wird in einer Signalverarbeitungsschaltung 54 in ein Videosignal, wie beispielsweise ein Fernsehsignal umgeformt. Das abgegebene Videosignal der Schaltung 54 wird in einen Analog-Digital- (A/D-)Umsetzer 55 in ein digitales Videosignal umgesetzt und vorübergehend in einem Pufferspeicher 56 gespeichert, welcher das Videosignal, welches ein Bild ergibt, speichern kann. Das in dem Pufferspeicher 56 gespeicherte Videosignal wird in einer Codierschaltung 57 einer Datenverdichtung unterzogen und dann in einem Speicher 58 gespeichert.

Wenn ein Bild mit der elektronischen Einzelbildkamera aufgenommen wird, müssen verschiedene Einstellungen einschließlich einer Brennpunkt-, einer Belichtungs- und einer Weißabgleicheinstellung durchgeführt werden. Üblicherweise müssen zu derartigen Einstellungen ausschließlich hierfür vorgesehene Sensoren verwendet werden, und es ist ausgesprochen schwierig, eine preiswerte elektronische Einzelbildkamera zu realisieren, welche zusätzlich kompatibel mit anderen elektronischen Einzelbildkameras auf dem Markt sein muß. Darüber hinaus ist das Codiersystem zu standardisieren, welches in der Codierschaltung 57 verwendet wird.

Die der Erfindung zugrundeliegende Aufgabe besteht daher darin, eine Bilddatenverarbeitungseinrichtung der angegebenen Gattung zu schaffen, bei der es nicht mehr erforderlich ist, Sensoren ausschließlich zum Durchführen von spezifischen Einstellungen, wie Brennpunkt-, Belichtungs- und Weißabgleicheinstellungen, vorzusehen.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichnungsteil des Patentanspruchs 1 aufgeführten Merkmale gelöst.

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Systemblockdiagramm eines Beispiels einer her­ kömmlichen elektronischen Einzelbildkamera;

Fig. 2 ein Diagramm, anhand welchem ein "Grundsystem" des internationalen Standardsystems erläutert wird;

Fig. 3 ein Diagramm einer Quantisierungsmatrix eines Luminanzsignals;

Fig. 4 ein Diagramm einer Quantisierungsmatrix von Chro­ minanzsignalen;

Fig. 5 ein Diagramm einer Tabelle, welche eine Zickzack- Abtastfolge wiedergibt;

Fig. 6 ein Systemblockdiagramm einer ersten Ausführungs­ form einer Bilddatenverarbeitungseinrichtung mit Merkmalen nach der Erfindung;

Fig. 7 ein Systemblockdiagramm eines wesentlichen Teils einer zweiten Ausführungsform der Bilddatenverar­ beitungseinrichtung mit Merkmalen nach der Erfindung;

Fig. 8 ein Systemblockdiagramm einer Ausführungsform einer Größenfühlschaltung der zweiten, in Fig. 7 dargestellten Ausführungsform;

Fig. 9 ein Systemblockdiagramm einer Ausführungsform einer Maskenschaltung der zweiten, in Fig. 7 dar­ gestellten Ausführungsform;

Fig. 10 ein Systemblockdiagramm einer dritten Ausführungs­ form der Bilddatenverarbeitungseinrichtung mit Merkmalen nach der Erfindung;

Fig. 11 ein Systemblockdiagramm einer Ausführungsform ei­ ner Datenfühlschaltung der dritten in Fig. 10 dar­ gestellten Ausführungsform;

Fig. 12 ein Diagramm, anhand welchem das "Grundsystem" im einzelnen erläutert wird;

Fig. 13 ein Flußdiagramm, anhand welchem für einen Block ein in Fig. 12 dargestellter Spurlängen-Codier- Prozeß erläutert wird;

Fig. 14 ein Systemblockdiagramm eines wesentlichen Teils einer vierten Ausführungsform der Bilddatenverar­ beitungseinrichtung mit Merkmalen nach der Erfindung;

Fig. 15 ein Zeitdiagramm, anhand welchem eine Arbeitsweise der in Fig. 14 dargestellten vierten Ausführungs­ form erläutert wird, und

Fig. 16 ein Diagramm von Datenstrukturen, anhand welchen eine Operation eines in Fig. 14 dargestellten Kon­ tinuitätsdetektors erläutert wird.

Anhand von Fig. 2 wird zuerst ein internationales Standard­ system für eine in elektronischen Einzelbildkameras verwende­ te Einzelbild-Datenverdichtung beschrieben. In Fig. 2 wird bei einem Schritt S1 ein eingegebenes Bild in Blöcke von je­ weils 8×8 Bildelementen aufgeteilt, und jeder Block wird einer diskreten Cosinus-Transformation (DCT) unterzogen, um DCT-Koeffizienten zu erhalten. Bei einem Schritt S2 wird eine Quantisierung durchgeführt, indem die DCT-Koeffizienten je­ weils durch einen Schwellenwert einer Quantisierungsmatrix geteilt werden, welche aus 8×8-Schwellenwerten gebildet ist. Bezüglich der Gleichstromkomponente der quantisierten DCT- Koeffizienten wird bei einem Schritt S3 eine Differenz zwischen der augenblicklichen und derjenigen Gleichspannungskomponente erhalten, welche durch die Quantisierung eines vorherigen Blocks erhalten wurde, und bei einem Schritt S4 wird eine An­ zahl Bits dieser Differenz entsprechend der Huffman-Codierung codiert. Andererseits wird bezüglich der Wechselspannungskom­ ponente der quantisierten DCT-Koeffizienten bei dem Schritt S2 eine Zickzack-Abtastung in dem Block durchgeführt, um eine Umsetzung in eine eindimensionale Folge vorzunehmen; beim Schritt S4 wird eine Anzahl aufeinanderfolgender Nullen (un­ gültiger Koeffizienten) und eine Anzahl Koeffizienten ent­ sprechend der zweidimensionalen Huffman-Codierung codiert.

Bei dem Schritt S2 wird die Quantisierung durchgeführt, indem ein Koeffizient (Maßstabfaktor) mit jedem Schwellenwert der Quantisierungsmatrix multipliziert wird. Die Bildqualität und die Verdichtungsrate des verdichteten Bildes wird in Abhän­ gigkeit von dem Koeffizienten eingestellt. In Fig. 3 ist eine Quantisierungsmatrix für ein Luminanzsignal, in Fig. 4 ist eine Quantisierungsmatrix für Chrominanzsignale I und Q und in Fig. 5 ist eine Tabelle dargestellt, welche eine Zickzack- Abtastfolge wiedergibt.

Bei den Schritten S5 bis S8 werden Prozesse durchgeführt, welche komplementär zu den Schritten S4 bis S1 sind. Das heißt, bei dem Schritt S5 wird eine Huffman-Decodierung bei den codierten (verdichteten) Bilddaten durchgeführt. Beim Schritt S6 wird eine differentielle Decodierung bezüglich der Gleichspannungskomponente und eine Spurlängen-Decodierung von der Zickzack-Abtastung bezüglich der Wechselspannungskompo­ nente durchgeführt. Außerdem werden bei dem Schritt S7 eine inverse Quantisierung und bei dem Schritt S8 eine inverse diskrete Cosinus-Transformation (IDCT) durchgeführt. Folglich werden die Bilddaten, welche bei den Schritten S1 bis S4 verdichtet wurden, bei den Schritten S5 bis S8 gedehnt.

Gemäß der Huffman-Codierung wird der quantisierte Koeffi­ zientenwert selbst nicht sowohl für die Gleich- als auch für die Wechselspannungskomponente verwendet, und die Anzahl Bits, welche erforderlich ist, um den Koeffizientenwert zu beschrei­ ben, wird der Huffman-Codierung unterzogen. Der Wert der An­ zahl Bits wird unabhängig zu dem Huffman-Code als zusätzliche Information addiert. Wenn beispielsweise der quantisierte Koeffizient im Dezimalsystem "2" ist, wird dieser quantisierte Koeffizient im Binärsystem "000 . . . 010". In diesem Fall wird die Anzahl Bits, die erforderlich sind, um diesen quantisier­ ten Koeffizienten zu beschreiben, d. h. die Zahl "2", der Huff­ man-Codierung als der Wert unterzogen, welcher den quantisier­ ten Koeffizienten darstellt. Folglich werden Daten "10", wel­ che aus nur 2 Bits bestehen, zu dem Huffmann-Code als hinzu­ addierte Bits (zusätzliche Information) addiert.

Wenn der quantisierte Koeffizient einen negativen Wert hat, werden die Daten, welche durch Subtrahieren von "1" von den addierten Bits erhalten worden sind, zu dem Huffman-Code addiert. Wenn beispielsweise der quantisierte Koeffizient im Dezimalsystem einen Wert "-2" hat, wird dieser quantisierte Koeffizient im Binärsysten "111 . . . 110". In diesem Fall werden die unteren zwei Bits die hinzuaddierten Bits, und Daten "01", welche durch Subtrahieren von "1" von den unteren zwei Bits "10" erhalten worden sind,zu dem Huffman-Code als den addierten Bits hinzuaddiert. Folglich beginnen die addierten Bits mit dem Datenwert "1", wenn der quantisierte Koeffizient einen positiven Wert hat, und sie beginnen mit dem Datenwert "0", wenn der quantisierte Koeffizient einen negativen Wert hat; so kann die Polarität der quantisierten Koeffizienten leicht unterschieden werden.

Die Bilddaten-Verdichtung und -Dehnung entsprechend dem "Grundsystem" werden gegenwärtig durch Computersimulation erlernt, und es gibt keine konkreten Vorschläge, eine derar­ tige Bilddaten-Verdichtung und -Dehnung mittels Hardware zu realisieren. Bei einem vorgeschlagenen Verfahren wird ein di­ gitaler Signalprozessor (DSP) verwendet, um die Algorithmen der Bilddaten-Verdichtung und -Dehnung zu verarbeiten, welche dem "Grundsystem" entspricht; jedoch ist dieses vorgeschlagene Verfahren unpraktisch, da die Verarbeitung zu lange Zeit dau­ ert.

Folglich besteht die Forderung, die Bilddaten-Verdichtung und -Dehnung entsprechend dem "Grundsystem" mittels einer ein­ fachen, aber hochschnellen Hardware zu realisieren. Als nächstes wird daher eine erste Ausführungsform einer Bildda­ tenverarbeitungseinrichtung mit Merkmalen nach der Erfindung beschrieben, bei welcher die "Grundsystem"-Datenverdichtung mittels Hard­ ware realisiert ist.

In der in Fig. 6 dargestellten Bilddatenverarbeitungseinrich­ tung wird in einer DCT-Schaltung 10 ein Block Bilddaten aus 8×8-Bildelementen einer diskreten Cosinus-Transformation (DCT) unterzogen, und in einem Random-Speicher 11a oder 11b wird über einen Schalter SW1 vorübergehend der erhaltene DCT- Koeffizient gespeichert. Der Schalter SW1 wird durch ein Steuersignal von einer Zeitsteuerschaltung 26 gesteuert, wie später noch beschrieben wird, so daß der DCT-Koeffizient, der sich auf den augenblicklichen Block bezieht und von der DCT- Schaltung 10 erhalten worden ist, in einen der Randomspeicher 11a oder 11b geschrieben wird, während der gespeicherte DCT- Koeffizient, welcher sich auf den vorherigen Block bezieht, aus dem anderen der Randomspeicher 11a oder 11b gelesen und einer Teilerstufe 18 zugeführt wird. Ein Festwertspeicher (ROM) 12 speichert eine Adressenumsetztabelle, welche verwen­ det wird, um den DCT-Koeffizienten aus dem RAM 11a oder 11b mittels einer Zickzack-Abtastung auszulesen, und ein Adressen­ zähler 13 liefert Adressendaten an den RAM 11b oder 11a und den ROM 12. Die Adressendaten von dem ROM 12 und dem Adressen­ zähler 13 werden den RAMs 11a und 11b über einen Schalter SW3 zugeführt, welcher durch ein Steuersignal von der Schaltung 26 gesteuert wird.

Ein ROM 14 speichert Schwellenwerte einer Quantisierungsma­ trix für das Luminanzsignal Y, und ein ROM 15 speichert Schwel­ lenwerte einer Quantisierungsmatrix für die Chrominanzsignale I und Q. Bit-Schiebeschaltungen 11 und 17 multiplizieren Maß­ stabsfaktoren zu den Schwellenwerten, welche aus den entspre­ chenden ROMs 14 und 15 gelesen worden sind. Ein Schalter SW2 wird durch ein Steuersignal von der Zeitsteuerschaltung 26 in Abhängigkeit davon gesteuert, ob das Luminanzsignal Y oder die Chrominanzsignale I und Q an die DCT-Schaltung 10 ange­ legt werden. Die Teilerstufe 18 führt eine Quantisierung durch, indem der aus dem RAM 11a oder 11b gelesene DCT-Koeffi­ zient durch den Ausgang der Bitschiebeschaltung 16 oder 17 geteilt wird.

Ein zweistufiges Register 19 und eine Subtrahiereinheit 20 werden zum Berechnen einer Differenz der augenblicklichen und der vorherigen Gleichspannungskomponenten von quantisierten Koeffizienten verwendet. Ein ROM 21 speichert eine Huffman- Tabelle für die Gleichspannungskomponente. Ein Vergleicher 22 stellt einen Null-Koeffizienten der quantisierten Wechselspan­ nungskomponente fest, und ein Zähler 23 zählt eine Kontinui­ tät des Null-Koeffizienten, d. h. die Anzahl aufeinanderfolgen­ der Null-Koeffizienten. In einem Register 24 wird ein Nicht- Null-Koeffizient gespeichert, wenn der Koeffizient der quan­ tisierten Wechselspannungskomponente nicht null ist, und die Anzahl aufeinanderfolgender Null-Koeffizienten bis zu diesem Zeitpunkt. In einem ROM 25 wird eine Huffman-Tabelle für die Wechselspannungskomponente gespeichert.

Die Zeitsteuerschaltung 26 erzeugt verschiedene Steuersignale zum Steuern des zeitlichen Ablaufs der gesamten Bilddatenver­ arbeitungseinrichtung, einschließlich der Signale zum Schalten der Schalter SW1 bis SW3. Die direkten Verbindungen der Zeit­ steuerschaltung 26 mit dem restlichen Teil der Bilddatenverar­ beitungseinrichtung sind in Fig. 6 nicht dargestellt, damit das Diagramm nicht zu kompliziert wird.

Die Gleichspannungskomponente, welche als ein Ergebnis der diskreten Cosinus-Transformation in der DCT-Schaltung 10 er­ halten wird, zeigt einen Mittelwert eines Bereichs von 8×8- Bildelementen an. Außerdem zeigt die Wechselspannungskompo­ nente, welche erhalten wird, einen Wert, welcher der Raumfre­ quenzkomponente entspricht. Folglich können die Werte, welche für die Einstellung, wie Brennpunkt-, Belichtungs- und Weiß­ abgleich-Einstellung, erforderlich sind, aus dem Ergebnis der diskreten Cosinus-Transformation erhalten werden.

Daher weist in dieser Ausführungsform die Bilddatenverarbei­ tungseinrichtung ferner ein erstes Register 27, einen Vergleicher 28 und ein zweites Register 29 auf, welche so, wie in Fig. 6 dargestellt, miteinander verbunden sind. Eine Adresse zum Abgeben des DCT- Koeffizienten in einem Block wird in dem ersten Register 27 einge­ stellt. Der Vergleicher 28 vergleicht die Adresse, wenn der DCT-Koeffizient von der DCT-Schaltung 10 in dem RAM 11a oder 11b gespeichert wird, und die Adresse, welche in dem ersten Register 27 gesetzt wird. Das zweite Register 29 speichert den DCT-Koeffi­ zienten, wenn die zwei verglichenen Adressen in dem Verglei­ cher 28 übereinstimmen.

Beispielsweise wird die Adresse der Gleichspannungskomponente für einen Block in dem ersten Register 27 gesetzt. In diesem Fall können die Gleichspannungskomponenten der DCT-Koeffizienten in allen Blöcken eines Bildes aus dem zweiten Register 29 erhalten werden. Folglich kann durch Erhalten eines Mittelwerts der Gleichspannungskoeffizienten aus dem zweiten Register 29 in einer ei­ nen Mittelwert bildenden Schaltung 5 ein Wert erhalten wer­ den, welcher für die Belichtungseinstellung erforderlich ist, wenn das Luminanzsignal Y in die DCT-Schaltung 10 eingegeben wird, und es kann ein Wert erhalten werden, welcher für die Weißabgleich-Einstellung erforderlich ist, wenn die Chromi­ nanzsignale I und Q in die DCT-Schaltung 10 eingegeben werden. Wenn außerdem die Adresse der Wechselspannungskomponente mit einer willkürlichen Ordnung in dem ersten Register 27 gesetzt wird, können aus dem zweiten Register 29 die Wechselspannungskomponenten der DCT-Koeffizienten mit derselben Ordnung in allen Blöcken eines Bildes erhalten werden. Folglich kann durch Erhalten eines Mittelwerts der Wechselspannungskomponenten aus dem zweiten Re­ gister 29 in der den Mittelwert bildenden Schaltung 5 die Brennpunkteinstellung durch Einstellen der Linsenposition durchgeführt werden, so daß der Mittelwert zunimmt.

Folglich brauchen bei dieser Ausführungsform keine Sensoren ausschließlich für die verschiedenen Einstellungen, wie die Brennpunkt-, Belichtungs- und Weißabgleich-Einstellung, vor­ gesehen werden. Aus diesem Grund kann daher auch eine preis­ werte elektronische Einzelbildkamera realisiert werden. Da außerdem die Datenverdichtung dem internationalen Standard­ system entspricht, eignet sich die Bilddatenverarbeitungsein­ richtung insbesondere für eine Anwendung in der elektronischen Einzelbildkamera, welche mit anderen elektronichen Einzelbild­ kameras kompatibel sein muß.

Als nächstes wird eine zweite Ausführungsform der Bilddaten­ verarbeitungseinrichtung gemäß der Erfindung anhand von Fig. 7 beschrieben. In Fig. 7 sind diejenigen Teile, welche dieselben wie die entsprechenden Teile in Fig. 6 sind, mit denselben Be­ zugszeichen bezeichnet und werden daher nicht noch einmal be­ schrieben. Ferner sind in der Darstellung die Zeitsteuerschal­ tung 26, der Vergleicher 28 und die Register 27 und 29 in Fig. 7 weggelassen.

In Fig. 7 werden in einem ROM 14A inverse Zahlen von Schwellen­ werten einer Quantisierungsmatrix gespeichert, und in einer Bitschiebeschaltung 16A wird ein Maßstabsfaktor mit jeder in­ versen Zahl des Schwellenwerts multipliziert. Eine Multipli­ ziereinheit 18A führt eine Quantisierung durch, indem die inverse Zahl jedes Schwellenwerts der Quantisierungsmatrix, welcher von der Schaltung 16A abgegeben worden ist, zu dem DCT-Koeffizienten multipliziert wird, welcher aus dem RAM 11a oder 11b ausgelesen wird.

In dieser Ausführungsform weist die Bilddaten-Verarbeitungs­ einrichtung eine Größenfeststellschaltung 30 und eine Masken­ schaltung 31, welche zum Verarbeiten der Differenz der Gleich­ spannungskomponente vorgesehen sind, und eine Größenfühl­ schaltung 36 und eine Maskenschaltung 37 auf, welche zum Ver­ arbeiten der Wechselspannungskomponente vorgesehen sind. Die Größenfühlschaltung 30 stellt die Anzahl Bits fest, die er­ forderlich sind, um den quantisierten DCT-Koeffizienten der Gleichspannungskomponente zu beschreiben, und gibt nur die Anzahl effektiver niedrigerer Bits ab. In der Maskenschaltung 31 wird "1" von dem Ausgangssignal der Größenfühlschaltung 30 subtrahiert, wenn die Differenz der Gleichspannungskomponente negativ ist. In ähnlicher Weise stellt die Schaltung 36 die Anzahl Bits fest, welche erforderlich sind, um die Wechsel­ spannungskomponente des quantisierten DCT-Koeffizienten zu beschreiben und gibt nur die Anzahl effektiver niedrigerer Bits ab. In der Maskenschaltung 37 wird "1" von dem Ausgangs­ wert der Schaltung 36 subtrahiert, wenn die Differenz der Wechselspannungskomponente negativ ist.

In Fig. 8 ist eine Ausführungsform der in Fig. 7 dargestellten Größenfühlschaltung 30 wiedergegeben; denselben Aufbau kann die Größenfühlschaltung 36 haben. Die in Fig. 8 dargestellte Größenfühlschaltung 30 weist eine exclusive ODER-Schaltung 40, einen Addierer 41 und einen Prioritätscodierer 42 auf. Die exclusive ODER-Schaltung invertiert die von der Subtra­ hiereinheit 20 erhaltenen Bitdaten, wenn die Differenz der Wechselspannungskomponente negativ ist. Der Addierer 41 addiert "1" zu dem Ausgangswert der exclusiven ODER-Schal­ tung 40. Daher wird, selbst wenn der quantisierte DCT-Koeffi­ zient negativ ist, ein höchstwertiges Bit (MSB) des quanti­ sierten DCT-Koeffizienten "0" durch Invertieren der Bits und Addieren von "1". Der Prioritätscodierer 42 gibt 4 Bit-Grö­ ßendaten ab, welche die Position des +"1" anzeigen, das der MSB-Seite am nächsten ist.

In Fig. 9 ist eine Ausführungsform der in Fig. 7 dargestellten Maskenschaltung 31 dargestellt; denselben Aufbau hat die Maskenschaltung 37. Die in Fig. 9 dargestellte Masken­ schaltung 31 weist eine Subtrahiereinheit 45, einen Abwärts­ zähler 46 und ein Schieberegister 47 auf. Die Subtrahierein­ heit 45 subtrahiert "1" von der Differenz der Gleichspannungs­ komponente, wenn deren Differenz negativ ist. Der Abwärts­ zähler 46 lädt die von der Größenfühlschaltung 30 erhaltenen Größendaten und zählt von dem geladenen Wert zurück bzw. ab­ wärts. Das Schieberegister 47 gibt die Differenz der Gleich­ spannungskomponente ab, bis der gezählte Wert in dem Abwärts­ zähler 46 von dem geladenen Wert aus auf "1" zurückgezählt ist. Entsprechend dieser Ausführung der Maskenschaltung 31 werden nur die Daten der Bitgröße, welche von der Schaltung 30 festgestellt worden sind, von der Maskenschaltung 31 ab­ gegeben.

In dieser Ausführungsform wird folglich dann, wenn die Bild­ daten eines Blocks aus 8×8-Bildelementen in die DCT-Schaltung 10 eingegeben werden, der DCT-Koeffizient, welcher in der DCT-Schaltung 10 erhalten wird, in dem RAM 11a oder 11b gespei­ chert. Der in dem RAM 11a oder 11b gespeicherte DCT-Koeffizient wird durch Multiplizieren der inversen Zahl jedes Schwellen­ werts der 8×8-Quantisierungsmatrix quantisiert, welche in dem ROM 14A gespeichert ist. Die Gleichspannungskomponente des quantisierten DCT-Koeffizient wird dem zweistufigen Register 14 zugeführt, und die Subtrahiereinheit 20 erhält die Dif­ ferenz zwischen der augenblicklichen und derjenigen Gleich­ spannungskomponente, welche durch die Quantisierung des vor­ herigen Blocks erhalten wird. Diese Differenz wird an die Größenfühlschaltung 30 und die Maskenschaltung 31 abgegeben.

Die Größenfühlschaltung 30 stellt die Anzahl effektiver Bits fest, welche erforderlich sind, um die Differenzdaten der Gleichspannungskomponente zu beschreiben, welche empfangen wird. Der Prioritätscodierer 42 der Schaltung 30 gibt als die Größendaten die Daten ab, welche die Bitposition des Da­ tenwerts "1" beschreiben, welche der MSB-Seite am nächsten angeordnet sind. Diese Größendaten werden dem ROM 21 zuge­ führt, welcher die Gleichspannungs-Huffman-Tabelle speichert, und werden der Huffman-Codierung unterzogen. Andererseits wer­ den nur die effektiven Bits der Differenzdaten, welche der Maskenschaltung 31 zugeführt werden, in Abhängigkeit von den Größendaten der Schaltung 30 extrahiert und als die addierten Bits abgegeben. Folglich werden die codierten Größendaten von dem ROM 21 und die addierten Bits von der Maskenschaltung 31 als die Gleichspannungsdaten abgegeben.

Die Wechselspannungskomponente des DCT-Koeffizienten wird an den Vergleicher 22 angelegt, welcher den Null-Koeffizienten feststellt. Wenn der Null-Koeffizient festgestellt wird, star­ tet das Ausgangssignal des Vergleichers 22 den Zähler 23, welcher die Anzahl aufeinanderfolgender Null-Koeffizienten zählt. Wenn ein Nicht-Null-Koeffizient empfangen wird, wird dieser Datenwert in dem Register 24 gespeichert, und der ge­ zählte Wert in dem Zähler 23 wird ebenfalls in dem Register 24 gespeichert. Der effektive Datenwert (der Nicht-Null-Koeffi­ zient) der in dem Register 24 gespeicherten Daten wird an die Schaltungen 36 und 37 angelegt und wird einer Verarbeitung un­ terzogen, welche den vorstehend beschriebenen Verarbeitungen in den Schaltungen 30 und 31 entspricht. Das Ausgangssignal der Schaltung 36 und die Daten, welche in dem Register 24 ge­ speichert sind und die Anzahl aufeinanderfolgender ungülti­ ger Daten (von Null-Koeffizienten oder -Daten) beschreiben, werden dem ROM 25 zugeführt, welcher die Wechselspannungs­ Huffman-Tabelle speichert, und werden der Huffman-Codierung unterzogen. Somit werden die codierten Daten von dem ROM 25 und die Daten von der Maskenschaltung 31 als die Wechselspan­ nungsdaten abgegeben.

Als nächstes wird anhand von Fig. 10 eine dritte Ausführungs­ form der Bilddatenverarbeitungseinrichtung mit Merkmalen nach der Erfin­ dung beschrieben. Die vorstehend beschriebenen, ersten bzw. zweiten Ausführungsformen entsprechen dem Verdichtungssystem der Bilddatenverarbeitungseinrichtung, während die dritte Ausführungsform deren Dehnungs- oder Expansionssystem ent­ spricht.

In Fig. 10 decodiert ein Gleichspannungsdaten-Decodierteil 61 die Gleichspannungsdaten der verdichteten Daten, und ein Wech­ selspannungs-Decodierteil 62 decodiert die Wechselspannungs­ daten der verdichteten Daten. Beispielsweise werden die Gleich­ spannungsdaten von dem in Fig. 7 dargestellen ROM 21 und der Maskenschaltung 31 erhalten, während die Wechselspannungsda­ ten von dem ROM 25 und der Maskenschaltung 37 erhalten werden.

Der Decodierteil 61 weist einen ROM 70, welcher eine Gleich­ spannungs-Huffman-Tabelle zum Decodieren der Daten speichert, welche sich auf die Anzahl Bits beziehen und durch die Huff­ man-Codierung codiert sind, eine Datenfühlschaltung 71 zum Extrahieren der Daten, welche die Anzahl Bits von den addier­ ten Bits betreffen, welche mittels des ROM 70 decodiert sind, ein zweistufiges Register 72 zum Decodieren der Gleichspan­ nungsdaten, welche durch die differentielle Codierung codiert werden, und einen Addierer 73 auf.

Der Datendecodierteil 62 weist einen ROM 80, welcher eine Wechselspannungs-Huffman-Tabelle zum Decodieren der Daten speichert, um die Daten, welche die Anzahl Bits betreffen, und die Daten zu decodieren, welche die Anzahl aufeinanderfol­ gender Null-Koeffizienten betreffen, welche durch die Huffman­ Codierung codiert werden, eine Datenfeststellschaltung 81, um die Daten, welche die Anzahl Bits betreffen, von den addier­ ten Bits zu extrahieren, welche mittels des ROM 80 decodiert worden sind, einen Zähler 82 zum Laden der decodierten Daten, welche die Anzahl aufeinanderfolgender Null-Koeffizienten be­ treffen, und eine Halteschaltung 83 auf, um zu den Wechsel­ spannungsdaten, welche von der Datenfühlschaltung 81 erhalten worden sind, eine Anzahl Null-Koeffizienten (Daten) zu addie­ ren, welche gleich dem Wert ist, der in den Zähler 82 geladen worden ist, und um den Wert der Nicht-Null-Wechselspannungs- Daten zu speichern.

Die decodierten Gleichspannungsdaten und Wechselspannungs­ daten werden über einen Schalter SW4 einer Multiplizierein­ heit 63 zugeführt. Der Schalter SW4 wird beispielsweise durch ein Steuersignal von der in Fig. 6 dargestellten Zeitsteuer­ schaltung 26 gesteuert und läßt selektiv eines der Gleichspan­ nungs- oder Wechselspannungsdaten durch. Die Multiplizierein­ heit 63 erhält auch jeden Schwellenwert der Quantisierungsma­ trix, welche aus einem ROM 64 gelesen wird und mit einem Maß­ stabfaktor in einer Bitschiebeschaltung 65 multipliziert wird. Folglich multipliziert die Multipliziereinheit 63 den Schwellenwert der Bitschiebeschaltung 65 und die Gleich- oder Wechselspannungsdaten von dem Schalter SW4, um so eine inver­ se Quantisierung auszuführen.

Die Daten, welche der inversen Quantisierung in der Multipli­ ziereinheit 63 unterzogen worden sind, werden über einen Schalter SW5 vorübergehend in einem der RAMs 66a oder 66b ge­ speichert. Entsprechend dem in Fig. 1 dargestellten Schalter SW1 wird der Schalter SW5 durch ein Steuersignal von der Zeit­ steuerschaltung 26 gesteuert, so daß die Daten von dem Schal­ ter SW4, welche den augenblicklichen Block betreffen, in ei­ nen der RAMs 66a und 66b geschrieben werden, während die ge­ speicherten Daten, die sich auf den vorherigen Block bezie­ hen, aus einem der RAMs 66a und 66b ausgelesen werden.

Ein ROM 68 speichert eine Adressenumsetztabelle, um eine Zickzack-Abtastung der in dem RAM 66a oder 66b gespeicherten Wechselspannungsdaten vorzunehmen. Ein Adressenzähler 67 lie­ fert einen Adressendatenwert an die RAMs 66b und 66a. Die Adressendaten von dem ROM 68 und dem Adressenzähler 67 werden den RAMs 66a und 66b über einen Schalter SW6 zugeführt, wel­ cher durch ein Steuersignal von der Zeitsteuerschaltung 26 entsprechend dem in Fig. 6 dargestellten Schalter SW3 gesteu­ ert wird.

In einer inversen DCT-(IDCT-)Schaltung 68 werden die Daten, welche von dem RAM 66a oder 66b über den Schalter SW5 empfan­ gen werden, einer inversen diskreten Cosinus-Transformation unterzogen, und es wird dann der DCT-Koeffizient abgegeben, welcher in der Ursprungsform decodiert wird.

Folglich werden, wenn die verdichteten Bilddaten empfangen werden, die Huffman-Codes der Huffman-Codierung entsprechend den Huffman-Tabellen unterzogen, welche in dem ROMs 70 und 80 gespeichert sind. Wenn die Gleichspannungsdaten als die einge­ gegebenen, verdichteten Bilddaten empfangen werden, werden die Daten, welche sich auf die Anzahl Bits beziehen und zu de­ codieren sind, von dem ROM 70 abgegeben und der Datenfühl­ schaltung 71 zugeführt. Wenn dagegen die Wechselspannungsda­ ten als die eingegebenen, verdichteten Bilddaten empfangen werden, werden die Daten, welche die Anzahl Bits betreffen, und die Daten, welche die Anzahl aufeinanderfolgender Null- Koeffizienten (Daten) betreffen, welche zu decodieren sind, von dem ROM 80 abgegeben. In diesem Fall werden die Daten, welche die Anzahl Bits betreffen, der Datenfühlschaltung 81 zugeführt, während die Daten, welche die Anzahl aufeinander­ folgender Null-Koeffizienten betreffen, dem Zähler 82 zuge­ führt werden.

Die Datenfühlschaltungen 71 bzw. 81 extrahieren von den addier­ ten Bits die Daten, welche die Anzahl Bits betreffen und durch die Huffman-Decodierung decodiert werden. Der quantisierte Koeffizient ist positiv, wenn das höchstwertige Bit (MSB) der addierten Bits "1" ist; in diesem Fall addieren die Datenfühl­ schaltungen 71 bzw. 81 "0" zu der MSB-Seite. Dagegen ist der quantisierte Koeffizient negativ, wenn das höchstwertige Bit (MSB) der addierten Bits "0" ist; in diesem Fall addieren die Schaltungen 71 bzw. 81 "1" zu der MSB-Seite. Folglich ist der quantisierte Koeffizient in die Ursprungsform zurückge­ bracht, wenn er von den Schaltungen 71 und 81 abgegeben wird.

Da der Gleichspannungsdatenwert ein Differenzdatenwert ist, werden das zweistufige Register 72 und der Addierer 73 dazu verwendet, den Gleichspannungsdatenwert des augenblicklichen Blocks und denjenigen des vorherigen Blocks zu addieren. Ein Ausgangswert des Addierers 73 wird als der Gleichspannungs­ datenwert des augenblicklichen Blocks betrachtet und wird dem Schalter SW4 zugeführt. Dagegen addiert bezüglich des Wech­ selspannungs-Datenwerts die Halteschaltung 83 zu dem Wechsel­ spannungs-Datenwert eine Anzahl von Null-Koeffizienten, wel­ che der Anzahl aufeinanderfolgender Null-Koeffizienten ent­ sprechen, welche durch die Daten beschrieben worden sind, wel­ che in dem Zähler 82 geladen sind. Ein Ausgangswert der Halte­ schaltung 83 wird als der Wechselspannungs-Datenwert des au­ genblicklichen Blocks betrachtet und dem Schalter SW4 zuge­ führt.

In der Multipliziereinheit 63 werden der Schwellenwert der Bit-Schiebeschaltung 65 und der Gleich- oder Wechselspannungs- Datenwert des Schalters SW4 multipliziert, um so die inverse Quantisierung durchzuführen. Die Daten, welche der inversen Quantisierung in der Multipliziereinheit 63 unterzogen worden sind, werden über den Schalter SW5 vorübergehend in einem der RAMs 66a und 66b gespeichert. Die aus einem der RAMs 66a und 66b gelesenen Gleichspannungsdaten werden der IDCT-Schaltung 69 über den Schalter SW5 zugeführt und dort der inversen Cosinus-Transformation unterzogen. Die in einem der RAMs 66a und 66b gespeicherten Wechselspannungsdaten werden entsprechend der Adressen-Umsetztabelle, welche in dem ROM 64 gespeichert ist, der Zickzack-Abtastung unterzogen und dann in der Schal­ tung 69 der inversen diskreten Cosinus-Transformation. Folg­ lich werden die Daten, welche durch ein Verdichtungssystem, wie es beispielsweise in Fig. 6 und 7 dargestellt ist, ver­ dichtet werden, expandiert, und in die ursprünglichen Bild­ daten zurückgebracht.

In Fig. 11 ist eine Ausführungsform der Datenfühlschaltung 71 dargestellt; denselben Aufbau kann die Datenfühlschaltung 81 haben. In der in Fig. 11 dargestellten Datenfühlschaltung 71 setzt ein Schieberegister 90 die Eingangsdaten von dem ROM 70 in parallele Daten um, und ein Zähler 91 zählt einen Schie­ betakt 0 Schieberegisters 90, um die Anzahl Schiebebits in dem Schieberegister 90 zu zählen. Ein Vergleicher 92 ver­ gleicht den gezählten Wert in dem Zähler 91 mit den Daten, welche die Anzahl Bits betreffen und von dem ROM 70 empfangen werden. Natürlich erhält im Falle der Datenfühlschaltung 81 der Vergleicher 92 die Daten, welche die Anzahl Bits betref­ fen, von dem entsprechenden ROM 80.

Eine Halteschaltung 93 hält die Daten, welche das höchstwer­ tige Bit (MSB) des Schieberegisters 90 betreffen. Ein Schal­ ter 94 liefert wahlweise an das Schieberegister 90 eines der addierten Bits und ein invertiertes Ausgangssignal der Halte­ schaltung 93, welche auf ein Steuersignal anspricht. Die Steu­ erschaltung 95 erzeugt Steuersignale, welche auf einem Über­ tragsignal von dem Zähler 91 und einem Anpassungsfühlsignal von dem Vergleicher 92 basieren. Das der Halteschaltung 93 zugeführte Steuersignal steuert die Haltezeit der Halteschal­ tung 93, und das dem Schalter 94 zugeführte Signal steuert den Schaltzeitpunkt des Schalters 94. Ein Addierer 96 addiert den invertierten Ausgang der Halteschaltung 93 zu den abge­ gebenen Paralleldaten des Schieberegisters 90 als das niedrigst­ wertige Bit (LSB).

In einem Anfangszustand der Datenfühlschaltung 91 wird der bewegliche Kontakt des Schalters 94 mit einem festen Anschluß a verbunden, und gleichzeitig wird der Zähler 91 rückgesetzt. Danach werden die addierten Bits entsprechend dem Schiebetakt 0 in das Schieberegister 90 eingegeben. Da der gezählte Wert des Schiebetakts 0 in dem Zähler 91 mit der Anzahl Schiebebits im Schieberegister 90 übereinstimmt, gibt der Vergleicher 92 das Übereinstimmungssignal ab. Folglich werden die effektiven Daten, welche gefordert werden, in das Schieberegister 90 von den addierten Bits aus eingegeben.

Als nächstes erzeugt die Steuerschaltung 95 gleichzeitig die Steuersignale, wodurch der bewegliche Kontakt des Schalters 94 zu einem feststehenden Anschluß b umgeschaltet wird, und das höchstwertige Bit (MSB) des Schieberegisters 90 gehalten wird. Folglich wird das invertierte Bit des höchstwertigen Bits (MSB), welches in der Halteschaltung 93 gehalten wird, anstelle der addierten Bits in das Schieberegister 90 einge­ geben.

Das Schieberegister 90 setzt die Schiebeoperation entsprechend dem Schiebetakt 0 in diesem Zustand fort, und das invertierte Bit von der Schalteschaltung 93 wird zu der MSB-Seite der ein­ gegebenen effektiven Daten addiert. Da die Anzahl Bits in dem Schieberegister 90 mit dem maximalen gezählten Wert in dem Zähler 91 übereinstimmt, kann festgestellt werden, daß die effektiven Daten in parallele Daten umgesetzt worden sind, wel­ che eine vorherbestimmte Anzahl Bits haben, wenn das Übertrag­ signal von dem Zähler 91 abgegeben wird. Die vorherbestimmte Zahl ist gleich der Anzahl Bits des Schieberegisters 90.

Wenn beispielsweise die addierten Bits, welche aus 3 Bits bestehen, in parallele Daten umgesetzt werden, werden die Daten "000000000101" wenn der addierte Wert der addierten Bits eine positive Zahl "101" ist. Wenn dagegen der Wert der addierten Bits eine negative Zahl "011" ist, werden die parallelen Daten "11111111011". Wenn der Wert der addierten Bits eine negative Zahl ist, addiert der Addierer 96 den invertierten Ausgangswert "1" der Halteschaltung 93 zu dem Wert der addierten Bits. In dieser Ausführungsform wird für den Zähler 91 ein Modulo-12-Addierer verwendet.

Bevor eine vierte Ausführungsform der Bilddatenverarbeitungs­ einrichtung mit Merkmalen nach der Erfindung beschrieben wird, wird an­ hand von Fig. 12 das sogenannte "Grund- bzw. Grundlinien- System" im einzelnen beschrieben. In Fig. 12 sind diejenigen Teile, welche dieselben sind, wie entsprechende Teile in Fig. 2, mit denselben Bezugszeichen bezeichnet und werden daher nicht noch einmal beschrieben.

In Fig. 12 weist der Schritt S3 Unterschritte SW31 bis SW33 auf. Beim Unterschritt S31 wird die Differenz der Gleichspan­ nungskomponenten erhalten, welche in den vorherigen und den augenblicklichen Blocks quantisiert werden. Folglich wird be­ züglich der Gleichspannungskomponente beim Schritt S4 die An­ zahl Bits der Differenz der Huffman-Codierung unterzogen. Die Unterschritte S32 und S33 werden bezüglich der Wechselspan­ nungskomponente durchgeführt. Beim Unterschritt S32 wird die Zickzack-Abtastung in dem Block durchgeführt, um die Wechsel­ spannungskomponente in eine eindimensionale Folge Ap (p = 1, 2, . . ., 63) umzusetzen und beim Unterschritt S33 wird die Anzahl aufeinanderfolgender Nullen (ungültiger Koeffizienten) in der Folge Ap einer Spurlängencodierung un­ terzogen. Bezüglich der Wechselspannungskomponente wird dann beim Schritt S4 die Anzahl aufeinanderfolgender Nullen und die Anzahl Bits des effektiven Koeffizienten einer zweidimen­ sionalen Huffman-Codierung unterzogen.

Anhand eines Flußdiagramms in Fig. 13 wird ein Spurlängen- Codierprozeß des Unterschritts S33 für einen Block erläutert. In Fig. 13 wird bei einem Schritt ST1 ein Initialisierungs­ prozeß durchgeführt, bei welchem Veränderliche p und q null gesetzt werden. Die Veränderliche p wird dazu verwendet, die Anzahl (63 = 8×8 -1) der Wechselspannungskomponenten in einem Block zu zählen, und die Veränderliche q wird dazu ver­ wendet, die Anzahl aufeinanderfolgender Nullen (ungültiger Koeffizienten) zu zählen. Bei einem Schritt ST2 wird beur­ teilt, ob die Veränderliche p "63" ist oder nicht, d. h. ob die Verarbeitung aller Daten, welche der Wechselspannungskom­ ponente entsprechen, beendet ist oder nicht.

Wenn das Ergebnis beim Schritt ST2 nein ist, wird bei einem Schritt ST3 die Veränderliche p um 1 inkrementiert, und bei einem Schritt ST4 wird beurteilt, ob der DCT-Koeffizient Ap null ist oder nicht. Wenn das Ergebnis beim Schritt ST4 ja ist, wird beim Schritt ST5 die Veränderliche q um eins inkre­ mentiert, und es wird auf den Schritt ST2 zurückgekehrt. Wenn dagegen das Ergebnis beim Schritt ST4 nein ist, wird beim Schritt ST6 beurteilt, ob die Veränderliche q größer als "15" ist, d. h. ob 16 oder mehr aufeinanderfolgende Nullen vorhanden sind oder nicht. Wenn das Ergebnis beim Schritt ST6 ja ist, wird beim Schritt ST7 ein Überlaufcode abgegeben, beim Schritt ST8 wird "16" von Veränderlichen q subtrahiert, und es wird auf den Schritt ST6 zurückgekehrt.

Wenn das Ergebnis beim Schritt ST6 nein ist, wird beim Schritt ST9 der Wert der Veränderlichen q (die Anzahl auf­ einanderfolgender Nullen) und der DCT-Koeffizient Ap abgege­ ben, welcher nicht null ist. Bei einem Schritt ST10 wird die Veränderliche q auf null rückgesetzt, und es wird auf den Schritt ST2 zurückgegangen. Wenn die Verarbeitung aller Da­ ten, welche der Wechselspannungskomponente entsprechen, be­ endet ist, ist das Beurteilungsergebnis beim Schritt ST2 ja. In diesem Fall wird bei einem Schritt ST11 ein Ende eines Blockcodes abgegeben, und die Datenverarbeitung eines Blockes ist beendet.

Wie eingangs bereits erwähnt, ist in der Praxis bisher keine Hardware vorgeschlagen worden, um die Datenverdichtung ent­ sprechend dem "Grundsystem" durchzuführen. Es wird daher eine vierte Ausführungsform der Bilddaten-Verarbeitungseinrich­ tung mit Merkmalen nach der Erfindung beschrieben, bei welcher der Spur­ längen-Codiervorgang mittels einer einfachen und hochschnel­ len Hardware realisiert ist.

In Fig. 14 ist ein wesentlicher Teil der vierten Ausführungs­ form der Bilddatenverarbeitungseinrichtung mit Merkmalen nach der Erfin­ dung dargestellt, und zwar eine Spurlängen-Codierschaltung mit einem Spurlängen-Zählerteil 100 und einem Überlaufcode- Löschteil 200.

Der Spurlängen-Zählerteil 100 weist einen Nulldaten-Detektor 110, um festzustellen, ob eingegebene Wechselspannungskompo­ nenten-Daten ACD null sind oder nicht, einen Zähler 111 zum Zählen der Anzahl aufeinanderfolgender Nullen (ungültiger Koeffizienten) der Daten ACD entsprechend einem Ausgangswert des Nulldatendetektors 110, eine Ausgabesteuereinheit 112 und einen Datenzähler 113 auf. Die Ausgabesteuereinheit 112 lie­ fert einen Löschimpuls CP an den Zähler 111, wenn die Daten ACD nicht null sind, oder wenn der Zähler 111 überläuft. Die Ausgabesteuereinheit 112 liefert einen Flag-Datenwert FD und einen Schiebeimpuls SP an Schieberegister 220 bis 224 des Überlaufcode-Löschteils 200. Der Datenzähler 113 gibt einen Endwert eines Blockcodes EOB und einen Löschimpuls CP′ ab, wenn die Anzahl Daten ACD gezählt ist und festgestellt wird, daß die Eingabe der Daten ACD, welche zu einem Block gehören, beendet ist.

Der Überlaufcode-Löschteil 200 weist Schieberegister 220 bis 224 und einen Kontinuitätsdetektor 225 auf. Die Schieberegi­ ster 22k, wobei k = 0, 1, 2, 3 und 4 ist, weisen jeweils vier D-Flip-Flops 22ka bis 22kd auf. Der Kontinuitätsdetektor 225 enthält UND-Schaltungen 230 bis 232 und eine ODER-Schaltung 233. Dieser Detektor 225 stellt die Kontinuität des Überlauf­ codes OVF und das Blockcode-Ende EOB fest.

Die Daten ACD werden unmittelbar in das Schieberegister 220 eingegeben. Spurlängendaten RLD von dem Zähler 111, welche den gezählten Wert in dem Zähler 111 anzeigen, werden in das Schieberegister 221 eingegeben. Der Flag-Datenwert FD der Ausgangssteuereinheit 112 wird in das Schieberegister 222 ein­ gegeben. Ein Überlaufcode OVF des Zählers 111 wird in das Schieberegister 223 eingegeben. Das Blockcode-Ende EOB des Datenzählers 113 wird in das Schieberegister 224 eingegeben. Der Schiebeimpuls SP der Ausgabesteuereinheit 112 wird an Taktanschlüsse jedes der Flip-Flops angelegt, welche die Schieberegister 220 bis 224 bilden.

Die UND-Schaltung 230 des Kontinuitätsdetektors 225 erhält einen UND-Wert der Ausgangswerte der Flip-Flops 223b bis 223d in den zweiten bis vierten Stufen der Schieberegister 223 und den Ausgangswert des Flip-Flops 224a in der ersten Stufe des Schieberegisters 224. Die UND-Schaltung 231 erhält einen UND-Wert der Ausgangswerte der Flip-Flops 223c und 223d in den dritten und vierten Stufen des Schieberegisters 223 und den Ausgangswert des Flip-Flops 224b in der zweiten Stufe des Schieberegisters 224. Die UND-Schaltung 232 erhält einen UND-Wert des Ausgangswerts des Flip-Flops 223d in der vierten Stufe des Schieberegisters 223 und des Ausgangswerts des Flip-Flops 224c in der dritten Stufe des Schieberegisters 224. Die ODER-Schaltung 233 erhält einen ODER-Wert der Aus­ gangswerte der UND-Schaltungen 230 bis 232. Der Ausgangswert der ODER-Schaltung 233 wird an einen Löschanschluß CLR des Flip-Flops 222d in der vierten Stufe des Schieberegisters 222 angelegt.

Anhand des in Fig. 15 dargestellten Zeitdiagramms wird nun­ mehr eine vierte Ausführungsform beschrieben. Ein in Fig. 15(A) dargestellter Startimpuls ST wird an den Datenzähler 113 an­ gelegt, um ihn zu löschen. Gleichzeitig wird der Löschimpuls CP′ von dem Datenzähler 113 abgegeben, um den Zähler 111 zu löschen. Die in Fig. 15(C) dargestellten Daten ACD werden synchron mit dem in Fig. 15(B) dargestellten Taktimpuls 0 in den Nulldaten-Detektor 110 eingegeben. Der Taktimpuls 0 wird an verschiedene Teile der Bilddaten-Verarbeitungseinrichtung angelegt, um die verschiedenen Operationszeitpunkte zu steu­ ern. Der Nulldaten-Detektor 110 stellt fest, ob die Daten ACD Nulldaten sind oder nicht, und gibt in Fig. 15(D) dar­ gestelltes Feststellsignal DS ab. Wenn der Detektor 110 fest­ stellt, daß die Daten ACD keine Nulldaten sind, gibt die Ausgabesteuereinheit 112 den in Fig. 15(F) dargestellten Schiebeimpuls SP ab. Folglich wird der Datenwert ACD in dem Flip-Flop 220a in der ersten Stufe des Schieberegisters 220 gehalten. Gleichzeitig wird der in Fig. 15(G) dargestellte Flag-Datenwert FD von der Ausgabesteuereinheit 112 in dem Flip-Flop 222a in der ersten Stufe des Schieberegisters 222 gehalten. Außerdem wird der Zähler 111 durch den Löschimpuls CD von der Ausgabesteuereinheit 112 gelöscht.

Wenn der Datenwert ACD ein Null-Datenwert ist, inkrementiert der Zähler 111 einen in Fig. 15(E) dargestellten, gezählten Wert CV entsprechend dem in Fig. 15(D) dargestellten Fest­ stellsignal DS. Der gezählte Wert CV entspricht dem Spur­ längen-Datenwert RLD. Wenn die Nulldaten andauern, wird die Anzahl aufeinanderfolgender Nulldaten in dem Zähler 111 ge­ zählt.

Wenn ein effektiver Datenwert in den Nulldaten-Detektor 110 als der Datenwert ACD eingegeben wird, gibt die Ausgabesteuer­ einheit 112 den in Fig. 15(F) dargestellten Schiebeimpuls SP und den in Fig. 15(G) dargestellten Flag-Datenwert FD ab. Entsprechend dem Schiebeimpuls SP wird der Datenwert ACD in dem Flip-Flop 220a in der ersten Stufe des Schieberegisters 220 gehalten, der gezählte Wert CV (Spurlängen-Datenwert RLD) wird in dem Flip-Flop 221a in der ersten Stufe des Schiebe­ registers 221 gehalten, und der Flag-Datenwert FD wird in dem Flip-Flop 222a in der ersten Stufe des Schieberegisters 222 gehalten. Außerdem wird der Zähler 111 entsprechend dem Löschimpuls CP gelöscht.

Wenn die Nulldaten als die Daten ACD andauern und der gezähl­ te Wert CV in dem Zähler 111 "15" überschreitet, wird der in Fig. 15(H) dargestellte Überlaufcode OVF von dem Zähler 111 abgegeben und der Ausgabesteuereinheit 112 zugeführt, welche den Schiebeimpuls SP und den Flag-Datenwert FD abgibt, wel­ cher auf den Überlaufcode OVF anspricht, so daß entsprechend dem Schiebeimpuls SP der Nulldatenwertder Daten ACD in dem Flip-Flop 220a in der ersten Stufe des Schieberegisters 220 gehalten wird, der Spurlängen-Datenwert RLD in dem Flip-Flop 221a in der ersten Stufe des Schieberegisters 221 gehalten wird, der Flag-Datenwert FD in dem Flip-Flop 222a in der er­ sten Stufe des Schieberegisters 222 und der Überlaufcode OVF in dem Flip-Flop 223a in der ersten Stufe des Schieberegi­ sters 223 gehalten wird.

Wenn alle Wechselspannungskomponentendaten ACD, die sich auf einem Block beziehen, in den Spurlängenzählerteil 100 einge­ gegeben sind, gibt der Datenzähler 113 das in Fig. 15(I) dar­ gestellte Blockcode-Endsignal EOB ab. Die Steuereinheit 112 gibt den Schiebeimpuls SP und den Flag-Datenwert FD ab, wel­ cher dem Blockcode-Endwert EOB entspricht, so daß der Daten­ wert ACD in dem Flip-Flop 220a in der ersten Stufe des Schie­ beregisters 220, der Spurlängen-Datenwert RLD in dem Flip- Flop 221a in der ersten Stufe des Schieberegisters 221, der Flag-Datenwert FD in dem Flip-Flop 22a in der ersten Stufe des Schieberegisters 222 und der Blockcode-Endwert EOB in dem Flip-Flop 224a in der ersten Stufe des Schieberegisters 224 gehalten wird. Folglich werden die Daten, welche in Fig. 15(C), (E), (G), (H) und (I) dargestellt sind, in den Flip- Flops 220a bis 224a in den jeweils ersten Stufen der Schie­ beregister 220 bis 224 gehalten.

Als nächstes wird anhand von Fig. 16, welche Datenstrukturen zeigt, die Arbeitsweise des Kontinuitätsdetektors 225 be­ schrieben. Wenn die Nulldaten der Daten ACD bis zu dem Block­ codeende EOB andauern, löscht der Detektor 225 den Überlauf­ code OVF, der dem Blockcodeende EOB benachbart ist. Die Daten ACD bestehen aus 63 Daten pro Block, und eine maximale An­ zahl von 16 Nulldaten in einem Block ist drei. Außerdem gibt es drei Fälle, in welchen der Überlaufcode OVF und das Block­ codeende EOB aufeinanderfolgen, wie in Fig. 16(A) bis (C) dargestellt ist. Folglich muß, wenn in dem in Fig. 16(C) dar­ gestellten Fall ein Maximum von drei Überlaufcodes OFD an­ dauert und danach das Blockende EOB folgt, die Kontinuität von vier aufeinanderfolgenden Daten festgestellt werden. Aus diesem Grund sind in dieser Ausführungsform die vier-stufigen Schieberegister 220 bis 224 verwendet, und die Kontinuität der vier aufeinanderfolgenden Daten wird aus den Ausgangs­ werten jeder Stufe des Schieberegisters 223, welche den Über­ laufcode OVF erhält, und aus den Ausgangswerten jeder Stufe des Schieberegisters 224 festgestellt, welche das Blockcode­ ende EOB erhält. In Fig. 16 zeigt der Überlaufcode OVF mit einem darüber vorgesehenen Zeichen "o" die abzugebenden Da­ ten ab, und der Überlaufcode OVF mit einem darüber vorgese­ henen Zeichen "x" zeigt die löschenden Daten an.

Zuerst wird das Blockcodeende EOB in dem Flip-Flop 224c des Schieberegisters 224 gehalten. Wenn gleichzeitig der Über­ laufcode OVF in dem Flip-Flop 223d des Schieberegisters 223 gehalten wird, steht der UND-Zustand in der UND-Schaltung 232, und es wird ein Datenflag-Löschimpuls DFC von der ODER- Schaltung 233 abgegeben. Dies entspricht dem in Fig. 16(A) dargestellten Fall.

Falls der Überlaufcode OVF in den Flip-Flops 223c bis 223d des Schieberegisters 223 gehalten wird, wenn das Blockcode­ ende EOB in dem Flip-Flop 224b des Schieberegisters 224 ge­ halten wird, steht die UND-Bedingung in der UND-Schaltung 231 und der Datenflag-Löschimpuls DFC wird von der ODER-Schaltung 233 aus abgegeben. Dies entspricht dem in Fig. 16(B) darge­ stellten Fall.

Falls der Überlaufcode OVF in jedem der Flip-Flops 223b bis 223d des Schieberegisters 223 gehalten wird, wenn das Block­ codeende EOB in dem Flip-Flop 224a des Schieberegisters 224 gehalten wird, steht die UND-Bedingung in der UND-Schaltung 230, und der Datenflag-Löschimpuls DFC wird von der ODER- Schaltung 223 aus abgegeben. Dies entspricht dem in Fig. 16(C) dargestellten Fall.

Der Datenflag-Löschimpuls DFC, welcher von dem Kontinuitäts­ detektor 225 abgegeben worden ist, wird an den Löschanschluß CLR des Flip-Flops 222d des Schieberegisters 222 angelegt. Folglich wird der Flagdatenwert FD, welcher in dem Flip-Flop 222d gehalten ist, gelöscht, und der entsprechende Überlauf­ code OVF wird ungültig gemacht. Folglich wird der Überlauf­ code OVF an dem Blockcodeende EOB gelöscht, und nur das Blockcodeende EOB wird abgegeben.

Bei dieser Ausführungsform benötigt der Zähler 111 zum Zählen der Anzahl aufeinanderfolgender Nullen nur vier Bits. Folg­ lich kann die Spurlängencodierung mit einer einfachen, aber hochschnellen Hardware realisiert werden, ohne daß ein kom­ plizierter Beurteilungsprozeß notwendig ist.

Claims (9)

1. Bilddatenverarbeitungseinrichtung zum Verarbeiten von eingegebenen Bilddaten, welche sich auf ein eingegebenes Bild beziehen und welche eine Anzahl Blöcke enthalten, welche jeweils aus N×N-Bildelementen bestehen, wobei N eine ganze Zahl ist, welche größer oder gleich zwei ist, mit

• a) einer Einnrichtung, um die in Blöcke aufgeteilten Bildelemente einer DCT-Transformation zu unterziehen und die erhaltenen Koeffizienten zu speichern,
• b) mit einer Quantisierungseinrichtung mit zumindest einem Schwellenwert,
• c) mit Einrichtungen für die Differenzquantisierung, wobei insbesondere die Null-Koeffizienten erfaßt werden, und
• d) mit Einrichtungen, um die Null-Koeffizienten und die übrigen Koeffizienten einer Huffman-Kodierung zu unterziehen,

gekennzeichnet durch

• e) ein erstes Register (27) zum Speichern einer Adresse eines DCT-Koeffizienten von N×N-DCT-Koeffizienten eines Blocks entsprechend einem externen Adressendatenwert,
• f) durch einen mit dem ersten Register (27) verbundenen Vergleicher (28), um eine Adresse, an welcher ein bestimmter DCT-Koeffizient in einer ersten Speichereinrichtung (11a, 11b) gespeichert ist, mit der Adresse zu vergleichen, welche in dem ersten Register (27) gespeichert ist, und
• g) durch ein zweites Register (29), das mit dem Vergleicher (28) verbunden ist, um den bestimmten DCT-Koeffizienten zu halten, wenn die zwei im Vergleicher (28) verglichenen Adressen übereinstimmen.

2. Bilddatenverarbeitungseinrichtung nach Anspruch 1, gekennzeichnet durch eine Mittelwert bildende Einrichtung (5), um einen Mittelwert der von dem zweiten Register (29) abgegebenen DCT-Koeffizienten zu erzeugen.

3. Bilddatenverarbeitungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich die eingegebenen Bilddaten auf eine Luminanz-Information beziehen, und daß die einen Mittelwert bildende Einrichtung (5) einen Mittelwert der Gleichspannungskomponenten der von dem Register (29) abgegebenen DCT-Koeffizienten erzeugt.

4. Bilddatenverarbeitungseinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Bilddatenverarbeitungseinrichtung eine elektronische Einzelbildkamera ist, und daß der Mittelwert für eine Belichtungseinstellung der elektronischen Einzelbildkamera verwendet wird.

5. Bilddatenverarbeitungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich die eingegebenen Bilddaten auf eine Chrominanz-Information beziehen, und daß die Mittelwert bildende Einrichtung (5) einen Mittelwert der Gleichspannungskomponenten der von dem zweiten Register (29) abgegebenen DCT-Koeffizienten erzeugt.

6. Bilddatenverarbeitungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Bilddatenverarbeitungseinrichtung eine elektronische Einzelbildkamera ist, und der Mittelwert für eine Weißabgleich-Einstellung der elektronischen Einzelbildkamera verwendet wird.

7. Bilddatenverarbeitungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich die eingegebenen Bilddaten auf eine Chrominanz-Information beziehen, und daß die einen Mittelwert bildende Einrichtung (5) einen Mittelwert der Wechselspannungskomponenten der DCT-Koeffizienten erhält, welche dieselbe Ordnung haben und welche von dem zweiten Register (29) für alle Blöcke des eingegebenen Bilds abgegeben werden.

8. Bilddatenverarbeitungseinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Bilddatenverarbeitungseinrichtung eine elektronische Einzelbildkamera ist, und der Mittelwert für eine Brennpunkteinstellung der elektronischen Einzelbildkamera verwendet wird.