DE4031366C2 - Electric scale with digital addressing circuit for memory modules - Google Patents

Electric scale with digital addressing circuit for memory modules

Info

Publication number
DE4031366C2
DE4031366C2 DE4031366A DE4031366A DE4031366C2 DE 4031366 C2 DE4031366 C2 DE 4031366C2 DE 4031366 A DE4031366 A DE 4031366A DE 4031366 A DE4031366 A DE 4031366A DE 4031366 C2 DE4031366 C2 DE 4031366C2
Authority
DE
Germany
Prior art keywords
memory
addresses
address
memory module
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4031366A
Other languages
German (de)
Other versions
DE4031366A1 (en
Inventor
Dieter Berthel
Claus Buerkholtz
Christian Oldendorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sartorius AG
Original Assignee
Sartorius AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sartorius AG filed Critical Sartorius AG
Priority to DE4031366A priority Critical patent/DE4031366C2/en
Publication of DE4031366A1 publication Critical patent/DE4031366A1/en
Application granted granted Critical
Publication of DE4031366C2 publication Critical patent/DE4031366C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01GWEIGHING
    • G01G23/00Auxiliary devices for weighing apparatus
    • G01G23/18Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
    • G01G23/36Indicating the weight by electrical means, e.g. using photoelectric cells
    • G01G23/37Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting
    • G01G23/3707Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting using a microprocessor

Description

Die Erfindung bezieht sich auf eine elektrische Waage mit einem Prozessor und mit einer digitalen Adressierschaltung für einen Speicher mit durchgängigem Adreßbereich (von Neumann-Struktur) zur Aufteilung von Speicheradressen des Prozessors auf physikalische Adressen mindestens eines RAM-Speicherbausteines und eines ROM-Speicherbausteines.The invention relates to an electric scale a processor and with a digital addressing circuit for a memory with a continuous address area (from Neumann structure) for the division of memory addresses of the Processor to physical addresses of at least one RAM memory module and a ROM memory module.

Elektrische Waagen dieser Art sind allgemein bekannt und beispielsweise in der US-PS 4 212 074 beschrieben.Electric scales of this type are generally known and described, for example, in U.S. Patent 4,212,074.

Die digitalen Adressierschaltungen dienen dazu, den be­ schränkten Adreßraum des Mikroprozessors auf RAM-Speicher für variable Daten und auf ROM-Speicher für Programm-Codes aufzuteilen. Beispielsweise kann bei einem Adreßraum von 64 kbyte ein RAM-Speicher von 32 kbyte und ein genauso großer ROM-Speicher angesteuert werden. Diese Speicher­ aufteilung ist jedoch durch die feste Vorgabe der Größe der beiden Speicher nicht in der Lage, die wechselnden Anforderungen verschiedener Anwenderprogramme an den Speicherbedarf flexibel zu erfüllen. Manche Anwender­ programme benötigen nämlich viel ROM-Speicherplatz zur Abspeicherung der Befehlsfolgen, manche weniger; genauso schwankt der RAM-Speicher-Bedarf je nach Anwenderprogramm.The digital addressing circuits serve to be limited address space of the microprocessor on RAM memory for variable data and on ROM memory for program codes split up. For example, with an address space of 64 kbytes of RAM memory of 32 kbytes and the same large ROM memory can be controlled. This store however, division is due to the fixed size of the two stores unable to change Requirements of various user programs on the To meet storage requirements flexibly. Some users programs require a lot of ROM memory space Storage of the command sequences, some less; just like that The RAM memory requirement fluctuates depending on the user program.

Aus der DE-PS 24 43 176 ist weiterhin ein aus auswechsel­ baren Speichermodulen aufgebauter Speicher bekannt, bei dem die Adressenzuordnung über einen Vergleicher und Umschalter vorgenommen wird, dessen Umschaltgrenze sich während der Initialisierung automatisch an die Speicherkapazität der eingesteckten Speichermodule anpaßt. Auch diese Anordnung läßt sich jedoch nur durch Hardware-Tausch an verschie­ dene Speicheranforderungen anpassen.From DE-PS 24 43 176 is still an exchange baren memory modules built memory known, in which the address assignment via a comparator and switch is made, the switching limit during the Initialization automatically to the storage capacity of the adapts inserted memory modules. This arrangement too can only be moved through hardware replacement adjust their storage requirements.

Aus der US-PS 4 485 457 ist es weiterhin bekannt, dass die Adressierschaltung einen Adress- Dekoder enthält, der z. B. alle Adressen, die mit 10 Hex und 11 Hex beginnen, dem RAM zuordnet, während alle Adressen zwischen 12 Hex und 1 F Hex dem ROM zugeordnet werden. Auch diese hardwaremäßig vorgegebene Aufteilung läßt sich nicht an verschiedene Speicheranforderungen anpassen. From US Pat. No. 4,485,457 it is also known that the addressing circuit has an address Contains decoder, the z. B. All addresses that start with 10 hex and 11 hex, the RAM assigned, while all addresses between 12 hex and 1 F hex are assigned to the ROM become. This distribution, which is predetermined in terms of hardware, cannot be divided into different ones Customize storage requirements.  

Aufgabe der Erfindung ist es daher, für eine elektrische Waage eine Adressierschaltung anzugeben, die eine variable Aufteilung des adressierbaren Speicherbereiches in RAM- und ROM-Bereiche ohne Änderung der Hardware erlaubt und die es gestattet, durch den Einsatz größerer Speicherbausteine den verfügbaren und adressierbaren Speicherbereich fast um den Faktor 2 zu erhöhen.The object of the invention is therefore for an electrical Libra specify an addressing circuit that is a variable Division of the addressable memory area into RAM and ROM areas allowed without changing the hardware and it allowed by using larger memory chips available and addressable memory area almost around the Increase factor 2.

Erfindungsgemäß wird dies dadurch erreicht, daß die Adressierschaltung einen Vergleicher und Umschalter sowie einen Speicher für eine Grenzadresse enthält, daß dieser Speicher für die Grenzadresse während des Programmablaufes softwaremäßig gesetzt werden kann und daß der Vergleicher und Umschalter alle Adressen, die kleiner als die Grenz­ adresse sind, dem einen Speicherbaustein zuordnet und alle Adressen, die größer als die Grenzadresse sind, dem anderen Speicherbaustein zuordnet.According to the invention this is achieved in that the Addressing circuit a comparator and switch as well a memory for a limit address contains that this Memory for the limit address during the program run can be set by software and that the comparator and toggle all addresses less than the limit address, which is assigned a memory chip and all Addresses that are larger than the limit address to the other Allocated memory block.

Dadurch können im oben angegebenen Beispiel eines Adreß­ raumes von 64 kbyte des Mikroprozessors statt der 32 kbyte RAM- und ROM-Speicherbausteine solche von je 64 kbyte ein­ gesetzt werden. Durch das Einspeichern einer Grenzadresse für die Aufteilung kann dann die Aufteilung in RAM- und ROM-Bereiche viel genauer an die jeweiligen Programm­ erfordernisse angepaßt werden, beispielsweise indem die unteren 41 kbyte des RAM und die oberen 23 kbyte des ROM benutzt werden. - Noch größer ist der Vorteil der Adres­ sierschaltung, wenn in einem längeren Programm nacheinander verschiedene Grenzadressen gespeichert werden. In einem Programmteil, der viel RAM-Platz benötigt, wird eine hohe Grenzadresse eingespeichert und dieser Programmteil selbst wird im Bereich der höchsten Adressen im ROM abgespeichert. Ist dieser Programmteil abgearbeitet, wird eine niedrigere Grenzadresse eingespeichert und dadurch werden die Pro­ grammteile mit niedrigeren Adressen im ROM zugänglich, allerdings steht dann für diese Programmteile nur ein klei­ nerer RAM-Bereich zur Verfügung. - Durch diese variable, vom Programm des Mikroprozessors gesteuerte Grenzsetzung kann im oben angegebenen Beispiel im Extremfall fast das gesamte ROM mit seinen 64 kbyte und fast das gesamte RAM mit seinen 64 kbyte genutzt werden, obwohl der Adressier­ raum des Mikroprozessors von 64 kbyte eigentlich nur halb so viel erlaubt.In the example given above, this means that an address 64 kbyte of microprocessor instead of 32 kbyte RAM and ROM memory modules each have 64 kbytes be set. By storing a limit address the division into RAM and ROM areas much more closely to the respective program requirements are adjusted, for example by the lower 41 kbyte of RAM and the upper 23 kbyte of ROM to be used. - The advantage of addresses is even greater Switching circuit if in a longer program one after the other different limit addresses can be saved. In one Program part that requires a lot of RAM space becomes high Border address stored and this part of the program itself is stored in the area of the highest addresses in the ROM. Once this part of the program has been processed, a lower one is created Border address is saved and the Pro  parts of the gram accessible with lower addresses in the ROM, however, there is only a small one for these program parts more RAM area available. - With this variable, Limiting controlled by the program of the microprocessor In the above example, in the extreme case it can almost do that entire ROM with its 64 kbytes and almost all of the RAM with its 64 kbytes can be used, although the addresser 64 kbyte microprocessor space actually only half allowed so much.

Vorteilhafte Weiterbildungen, Ausgestaltungen und Anwen­ dungen ergeben sich aus den Unteransprüchen.Advantageous further developments, refinements and applications endings result from the subclaims.

Die Erfindung wird im folgenden anhand der schematischen Figuren beschrieben. Dabei zeigt:The invention is based on the schematic Figures described. It shows:

Fig. 1 eine Waage mit Mikroprozessor und Speicher- Adressierschaltung in einer ersten Ausgestaltung, Fig. 1 is a scale with a microprocessor and memory addressing in a first configuration,

Fig. 2 eine Waage mit Mikroprozessor und Speicher- Adressierschaltung in einer zweiten Ausgestaltung und Fig. 2 shows a scale with a microprocessor and memory addressing circuit in a second embodiment and

Fig. 3 eine Waage mit Mikroprozessor und Speicher- Adressierschaltung in einer dritten Ausgestaltung. Fig. 3 shows a scale with a microprocessor and memory addressing circuit in a third embodiment.

Die in Fig. 1 gezeigte erste Ausgestaltung der elektrischen Waage besteht aus einem Wägesystem 2 mit digitalem Signal­ ausgang, einem Mikroprozessor 1, einem ROM-Speicherbau­ stein 6 und einem RAM-Speicherbaustein 5. Die Adressier­ schaltung zur Verbindung des Mikroprozessors 1 mit den Speicherbausteinen 5 und 6 besteht aus einem Vergleicher und Umschalter 3 und einem Speicher 4 für eine Grenz­ adresse "x". Der Vergleicher vergleicht die vom Mikropro­ zessor 1 über die Leitung 9 kommende Adresse mit der im Speicher 4 gespeicherten Grenzadresse "x". Ist die Adresse kleiner als die Grenzadresse "x", so wird der Umschalter so umgeschaltet, daß die Speicheradresse dem RAM-Speicherbau­ stein 5 zugeordnet wird. Ist die Adresse dagegen größer als die Grenzadresse "x", so wird der Umschalter so umgeschal­ tet, daß die Speicheradresse dem ROM-Speicherbaustein 6 zugeordnet wird. Der Mikroprozessor 1 hat über die Leitung 7 Zugriff auf den Speicher 4 für die Grenzadresse und kann dadurch die Größe des ausnutzbaren ROM- und RAM-Adressen­ bereiches festlegen. Da die Grenzadresse vom Mikroprozessor für verschiedene Unterprogramme verschieden festgelegt werden kann, kann z. B. für ein Unterprogramm, das im ROM 6 im Adressenbereich von 63000 . . . 64999 abgespeichert ist, ein Adressenbereich von 0 . . . 62999 im RAM 5 angesprochen werden. Trotzdem können im ROM 6 Unterprogramme beispielsweise auch im Adressenbereich von 1000 . . . 1999 abgespeichert sein. Vor dem Aufruf dieser Unterprogramme muß nur die Grenzadresse auf 999 (oder kleiner) gesetzt werden und das Abarbeiten dieser Unterprogramme darf höchstens einen RAM-Bedarf von 999 byte haben. - Durch dieses wechselnde Setzen der Grenz­ adresse können die beiden Speicherbausteine 5 und 6 mit ihren je 64 kbyte fast vollständig ausgenutzt werden, obwohl der Adressenbereich des Mikroprozessors eigentlich nur die Ausnutzung eines Speicherbausteines von 64 kbyte erlaubt.The first embodiment of the electrical scale shown in FIG. 1 consists of a weighing system 2 with a digital signal output, a microprocessor 1 , a ROM memory module 6 and a RAM memory module 5 . The addressing circuit for connecting the microprocessor 1 to the memory modules 5 and 6 consists of a comparator and switch 3 and a memory 4 for a limit address "x". The comparator compares the address coming from the microprocessor 1 via the line 9 with the limit address "x" stored in the memory 4 . If the address is less than the limit address "x", the switch is switched so that the memory address of the RAM memory block 5 is assigned. If, on the other hand, the address is greater than the limit address "x", the changeover switch is switched over so that the memory address is assigned to the ROM memory module 6 . The microprocessor 1 has line 7 access to the memory 4 for the limit address and can thereby determine the size of the usable ROM and RAM address area. Since the limit address can be set differently by the microprocessor for different subroutines, e.g. B. for a subroutine in the ROM 6 in the address range of 63000. , , 64999, an address range of 0. , , 62999 in RAM 5 can be addressed. Nevertheless, 6 subroutines can also be found in the ROM in the address range of 1000, for example. , , 1999 saved. Before calling these subroutines, only the limit address must be set to 999 (or less) and the processing of these subroutines may have a maximum RAM requirement of 999 bytes. - By alternately setting the limit address, the two memory modules 5 and 6 , each with their 64 kbytes, can be used almost completely, although the address area of the microprocessor actually only allows the use of a memory module of 64 kbytes.

In Fig. 2 ist eine zweite Ausgestaltung der elektrischen Waage gezeigt. Das Wägesystem 12, der Mikroprozessor 11 und die beiden Speicher 15 und 16 sind wie die entspre­ chenden Teile der ersten Ausgestaltung aufgebaut. Die Adressierschaltung besteht hier jedoch aus einem Verglei­ cher und Umschalter 13 mit zwei Speichern 14 und 18 zum Abspeichern von zwei Grenzadressen "x1" und "x2". Vom Mikroprozessor 11 über die Leitung 19 kommende Adressen werden im Vergleicher und Umschalter 13 mit den beiden Grenzadressen "x1" und "x2" verglichen und alle Adressen, die kleiner als x1 oder größer als x2 sind, werden dem RAM-Speicherbaustein 15 zugeordnet, während alle Adressen zwischen den beiden Grenzadressen "x1" und "x2" dem ROM-Speicherbaustein 16 zugeordnet werden. Im übrigen arbeitet diese zweite Ausgestaltung genauso wie die erste Ausgestaltung. Die Verschiebbarkeit des zweiten Speicherbereiches als Bereichsfenster bietet jedoch für viele Fälle Vorteile bei der Speicherzuordnung.In FIG. 2, a second embodiment of the electrical balance is shown. The weighing system 12 , the microprocessor 11 and the two memories 15 and 16 are constructed like the corresponding parts of the first embodiment. However, the addressing circuit consists of a comparator and switch 13 with two memories 14 and 18 for storing two limit addresses "x 1 " and "x 2 ". Addresses coming from the microprocessor 11 via the line 19 are compared in the comparator and switch 13 with the two limit addresses "x 1 " and "x 2 " and all addresses which are smaller than x 1 or larger than x 2 become the RAM memory chip 15 assigned, while all addresses between the two limit addresses "x 1 " and "x 2 " are assigned to the ROM memory module 16 . Otherwise, this second embodiment works in exactly the same way as the first embodiment. However, the ability to move the second memory area as an area window offers advantages in memory allocation for many cases.

In Fig. 3 ist eine dritte Ausgestaltung der elektrischen Waage gezeigt. Das Wägesystem 22 und der Mikroprozessor 21 sind wie in den anderen Ausgestaltungen aufgebaut. Die Adressierschaltung enthält wieder zwei Speicher 24 und 28 für zwei Grenzadressen "x1" und "x2". Der Vergleicher und Umschalter 23 hat jedoch drei Ausgänge, die zu den drei Speicherbausteinen 25, 26 und 20 führen. Der Speicher 25 ist z. B. ein RAM-Speicher, der Speicher 26 ein ROM- Speicher und der Speicher 20 ein EEPROM-Speicher. Der Vergleicher und Umschalter 23 ordnet nun alle vom Mikro­ prozessor 21 über die Leitung 29 kommenden Adressen wie folgt den Speicherbausteinen zu: alle Adressen, die kleiner als die untere Grenzadresse "x1" sind, dem RAM-Speicherbau­ stein 25, alle Adressen, die zwischen den beiden Grenz­ adressen "x1" und "x2" liegen, dem ROM-Speicherbaustein 26 und alle Adressen, die größer als die obere Grenzadresse "x2" sind, dem EEPROM-Speicherbaustein 20. - Durch diese Ausgestaltung können also drei verschiedene Speicherbau­ steine adressiert werden. Durch die variable, vom Programm des Mikroprozessors 21 gesteuerte Festsetzung der beiden Grenzadressen kann wieder wesentlich mehr Speicherplatz genutzt werden, als dem Adressierbereich des Mikro­ prozessors 21 entspricht.In Fig. 3 shows a third embodiment of the electrical balance is shown. The weighing system 22 and the microprocessor 21 are constructed as in the other configurations. The addressing circuit again contains two memories 24 and 28 for two limit addresses "x 1 " and "x 2 ". However, the comparator and switch 23 has three outputs which lead to the three memory modules 25 , 26 and 20 . The memory 25 is, for. B. a RAM memory, the memory 26 a ROM memory and the memory 20 an EEPROM memory. The comparator and switch 23 now assigns all the addresses coming from the microprocessor 21 via the line 29 to the memory modules as follows: all addresses which are smaller than the lower limit address "x 1 ", the RAM memory module 25 , all addresses that are between the two limit addresses "x 1 " and "x 2 ", the ROM memory device 26 and all addresses that are larger than the upper limit address "x 2 ", the EEPROM memory device 20th - This configuration means that three different memory blocks can be addressed. The variable setting of the two limit addresses controlled by the program of the microprocessor 21 means that considerably more memory space can be used than the addressing range of the microprocessor 21 corresponds to.

Die im vorstehenden beschriebenen Ausgestaltungen der Adressierschaltung für die elektrische Waage sind selbst­ verständlich nur Beispiele. Selbstverständlich können die RAM- und ROM-Speicherbausteine vertauscht sein, als ROM- Speicherbausteine können auch EPROM-Speicherbausteine ein­ gesetzt werden, oder es können generell andere Speicherbau­ steine oder Peripheriebausteine gewählt werden. Genauso kann die Adresse, die genau gleich der gespeicherten Grenz­ adresse ist und über die in den Beispielen nichts ausgesagt wurde, je nach Zweckmäßigkeit dem einen oder dem anderen Speicherbaustein zugeordnet werden.The configurations of the described above Addressing circuit for the electrical scale are self understandable only examples. Of course they can RAM and ROM memory modules may be interchanged as ROM  Memory modules can also include EPROM memory modules can be set, or it can generally other storage construction stones or peripheral modules can be selected. Just like that can be the address that is exactly the same as the stored limit address is and nothing is said about in the examples depending on the expediency of one or the other Memory module can be assigned.

Vorteilhafterweise ist die Adressierschaltung (3, 4; 13, 14, 18; 23, 24, 28) als kundenspezifischer integrierter Schalt­ kreis ausgeführt.The addressing circuit ( 3 , 4 ; 13 , 14 , 18 ; 23 , 24 , 28 ) is advantageously designed as a customer-specific integrated circuit.

Claims (4)

1. Elektrische Wage mit einem Prozessor und mit einer digitalen Adressierschaltung für einen Speicher mit durchgängigem Adressbereich (von Neumann-Struktur) zur Aufteilung von Speicheradressen des Prozessors auf physikalische Adressen mindestes einen RAM-Speicherbausteines und eines ROM-Speicherbausteines, dadurch gekennzeichnet, dass die Adressierschaltung einen Vergleicher und Umschalter (3, 13, 23) sowie einen setzbaren Speicher (4, 14, 24) für einen Grenzadresse enthält, dass dieser Speicher (4, 14, 24) für eine Grenzadresse während des Programmablaufes softwaremäßig gesetzt werden kann und dass der Vergleicher und Umschalter (3, 13, 23) alle Adressen, die kleiner als die Grenzadresse sind, dem einen Speicherbaustein (5, 15, 25) zuordnet und alle Adressen, die größer als die Grenzadresse sind, dem anderen Speicherbaustein (6, 16, 26) zuordnet. 1.Electric scale with a processor and with a digital addressing circuit for a memory with a continuous address area (from Neumann structure) for dividing the memory addresses of the processor into physical addresses, at least one RAM memory module and one ROM memory module, characterized in that the addressing circuit a comparator and switch ( 3 , 13 , 23 ) and a settable memory ( 4 , 14 , 24 ) for a limit address contains that this memory ( 4 , 14 , 24 ) for a limit address can be set in software during the program run and that Comparator and switch ( 3 , 13 , 23 ) assigns all addresses that are smaller than the limit address to the one memory module ( 5 , 15 , 25 ) and all addresses that are larger than the limit address to the other memory module ( 6 , 16 , 26 ) assigns. 2. Elektrische Waage nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Adressierschaltung zusätzlich einen Speicher (18) für eine zweite Grenzadresse enthält, daß auch dieser Speicher (18) für die zweite Grenz­ adresse während des Programmablaufes softwaremäßig gesetzt werden kann und daß der Vergleicher und Um­ schalter (13) alle Adressen, die zwischen den beiden Grenzadressen liegen, dem einen Speicherbaustein (16) zuordnet und alle Adressen, die größer als die größere Grenzadresse oder kleiner als die kleinere Grenz­ adresse sind, dem anderen Speicherbaustein (15) zuordnet.2. Electrical balance according to claim 1, characterized in that the addressing circuit additionally contains a memory ( 18 ) for a second limit address, that this memory ( 18 ) for the second limit address can be set in software during the program run and that the comparator and switch ( 13 ) all addresses that lie between the two border addresses, the one memory module ( 16 ) and all addresses that are larger than the larger border address or smaller than the smaller border address, assigned to the other memory module ( 15 ). 3. Elektrische Waage nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Adressierschaltung zusätzlich einen Speicher (28) für eine zweite Grenzadresse enthält, daß auch dieser Speicher (28) für die zweite Grenz­ adresse während des Programmablaufes softwaremäßig gesetzt werden kann, daß weiterhin zusätzlich ein dritter Speicherbaustein (20) vorhanden ist und daß der Vergleicher und Umschalter (23) alle Adressen, die kleiner als die untere Grenzadresse sind, dem einen Speicherbaustein (25) zuordnet, alle Adressen, die zwischen den beiden Grenzadressen liegen, dem zweiten Speicherbaustein (26) zuordnet und alle Adressen, die größer als die obere Grenzadresse sind, dem dritten Speicherbaustein (20) zuordnet.3. Electrical scale according to claim 1, characterized in that the addressing circuit additionally contains a memory ( 28 ) for a second limit address, that this memory ( 28 ) for the second limit address can be set by software during the program sequence, that additionally a third memory module ( 20 ) is present and that the comparator and changeover switch ( 23 ) assigns all addresses that are smaller than the lower limit address to the one memory module ( 25 ), all addresses that lie between the two limit addresses to the second memory module ( 26 ) and assigns all addresses that are larger than the upper limit address to the third memory chip ( 20 ). 4. Elektrische Waage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die digitale Adressier­ schaltung (3, 4; 13, 14, 18; 23, 24, 28) als kundenspezi­ fischer integrierter Schaltkreis ausgeführt ist.4. Electrical balance according to one of claims 1 to 3, characterized in that the digital addressing circuit ( 3 , 4 ; 13 , 14 , 18 ; 23 , 24 , 28 ) is designed as a customer-specific integrated circuit.
DE4031366A 1989-10-07 1990-10-04 Electric scale with digital addressing circuit for memory modules Expired - Fee Related DE4031366C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4031366A DE4031366C2 (en) 1989-10-07 1990-10-04 Electric scale with digital addressing circuit for memory modules

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3933556 1989-10-07
DE4031366A DE4031366C2 (en) 1989-10-07 1990-10-04 Electric scale with digital addressing circuit for memory modules

Publications (2)

Publication Number Publication Date
DE4031366A1 DE4031366A1 (en) 1991-04-18
DE4031366C2 true DE4031366C2 (en) 2001-01-25

Family

ID=6391040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4031366A Expired - Fee Related DE4031366C2 (en) 1989-10-07 1990-10-04 Electric scale with digital addressing circuit for memory modules

Country Status (1)

Country Link
DE (1) DE4031366C2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212074A (en) * 1977-07-29 1980-07-08 Tokyo Electric Co., Ltd. Weight measuring method and apparatus thereof
US4485457A (en) * 1983-05-31 1984-11-27 Cbs Inc. Memory system including RAM and page switchable ROM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212074A (en) * 1977-07-29 1980-07-08 Tokyo Electric Co., Ltd. Weight measuring method and apparatus thereof
US4485457A (en) * 1983-05-31 1984-11-27 Cbs Inc. Memory system including RAM and page switchable ROM

Also Published As

Publication number Publication date
DE4031366A1 (en) 1991-04-18

Similar Documents

Publication Publication Date Title
DE3204376C2 (en)
DE2431379A1 (en) DATA PROCESSING DEVICE
DE2302074A1 (en) MEMORY PROTECTION ARRANGEMENT IN A MULTIPROCESSOR SYSTEM
DE3906497A1 (en) SELF-CONFIGURING STORAGE SYSTEM
DE2939411C2 (en) Data processing system with virtual memory addressing
DE3043100C2 (en)
DE2926322A1 (en) STORAGE SUBSYSTEM
DE2758829A1 (en) MULTIPROCESSOR DATA PROCESSING SYSTEM
DE2134816A1 (en) FACILITY FOR ADDRESS TRANSLATION
DE2952500A1 (en) CONTROL UNIT IN A DEVICE FOR CONTROLLING AND / OR REGULATING MACHINES
DE4031366C2 (en) Electric scale with digital addressing circuit for memory modules
DE3024153A1 (en) STORAGE SUBSYSTEM
EP0009625A2 (en) Data transfer commutator with associative address selection in a virtual store
EP0917053B1 (en) Program controlled unit and method of operating
DE3149926A1 (en) Programmable comparison circuit
DE1806464A1 (en) Address generator for a digital computer
DE19815382C2 (en) Electrical circuit arrangement with a selectable assignment of physically discrete RAM memories to individual data categories
DE10011180B4 (en) Digital memory circuit
EP0217232B1 (en) Circuit for generating split addresses
EP0176941B1 (en) Circuit arrangement for clearing storage entries in an address translation memory
DE3417816A1 (en) Programmable switching network
DE1537828C (en) Procedure for the selection of decentralized facilities by a central facility
DE10131124A1 (en) Configurable addressing device
DE3331176C1 (en) Device for digitally generating the sounds of instruments, in particular percussion sounds
DE4018419C2 (en)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G01G 21/00

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee