DE3841602C2

DE3841602C2 - Verfahren und Vorrichtung zur Adreßübersetzung in einem virtuellen Maschinensystem

Info

Publication number: DE3841602C2
Application number: DE3841602A
Authority: DE
Inventors: Toru Ohtsuki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-11
Filing date: 1988-12-09
Publication date: 1994-01-20
Anticipated expiration: 2008-12-10
Also published as: DE3841602A1; JP2615103B2; JPH01155451A; US5077654A

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Adreßübersetzung in einem virtuellen Maschinensystem, insbe sondere ein virtuelles Maschinensystem, das so ausgebildet ist, daß es in mehreren virtuellen Maschinensystemen eine Hochgeschwindigkeits-Adressenübersetzung durchführen kann.

Ein virtuelles Maschinensystem ist ein Computersystem, das eine Realmaschine so steuert, als ob mehrere Rechenmaschi nen (virtuelle Maschinen) in einer realen Rechenmaschine (Realmaschine) vorhanden wären. Im virtuellen Maschinen system steuert ein Host-Steuerprogramm (virtuelles Maschi nensteuerprogramm: VMSP) die Systemelemente einer Realma schine, indem es im Host-Steuerprogramm mehrere virtuelle Maschinen (im folgenden mit VM bezeichnet) erzeugt. Ein Speicher der VM wird einer vorbestimmten Fläche im Haupt speicher der Realmaschine zugeordnet, wobei diese Fläche im Hauptspeicher entsprechend einer vom Host-Steuerpro gramm gebildeten Adressenübersetzungsliste erzeugt wird. Wenn ein Betriebssystem der virtuellen Maschine (Gast-Be triebssystem) ein virtuelles Speichersteuerungssystem im plementiert, so wird in einem Bereich im Speicher der VM entsprechend einer vom Betriebssystem der virtuellen Ma schine im Speicher der virtuellen Maschine erzeugten Adressenübersetzungsliste ein das Betriebssystem der vir tuellen Maschinen verwaltender virtueller Adreßraum zuge ordnet.

Um folglich einer Seite eines virtuellen Speichers des Be triebssystems der virtuellen Maschine eine Fläche im Haupt speicher der Realmaschine zuzuordnen, wird eine Adressen- Übersetzung in zwei Stufen durchgeführt, wobei die Adres senübersetzungsliste des Betriebssystems der virtuellen Maschine und die Adressenübersetzungsliste des Host-Steu erprogrammes verwendet werden. Wie in Fig. 2 gezeigt, wird ein virtueller Adreßraum 20 der VM in einen Realadreßraum 40 der VM übersetzt, indem eine Adressenübersetzungsein heit 30 dazu veranlaßt wird, unter Benutzung einer Adres senübersetzungsliste 31 die Adressenübersetzung auszufüh ren. Der Realadreßraum 40 der VM ist einem virtuellen Adreßraum 41 der Realmaschine im Host-Steuerprogramm gleich. Dann wird der virtuelle Adreßraum 41 der Realma schine in einen Realadreßraum 60 übersetzt, indem eine Adressenübersetzungseinheit 50 dazu veranlaßt wird, anhand einer Adressenübersetzungsliste 51 des Host-Steuerprogram mes die Adressenübersetzung auszuführen. Wie eben be schrieben, wird die Adressenübersetzung in zwei Stufen ausgeführt, wobei eine Zuordnung vom virtuellen Adreßraum 20 der VM in den Realadreßraum 60 der Realmaschine vorge nommen wird. Diese Tatsache verzögert jedoch die Adressen übersetzungsgeschwindigkeit im virtuellen Maschinensystem.

Um das virtuelle Maschinensystem mit hoher Geschwindigkeit zu betreiben, wird ein Mechanismus für die zweistufige Adressenübersetzung als Hardware-Mechanismus implementiert, wie aus "IBM System/370 Extended Architecture Interpretive Execution" (SA 22-7095-0), erste Ausgabe, Januar 1984, be kannt ist.

Der Hardware-Mechanismus zur Durchführung der Adressen übersetzung der VM verwirklicht [V = R] die virtuelle Ma schine (bevorzugte virtuelle Maschine) als Hardware-Ein richtung, die einen Mechanismus darstellt, der nur eine VM mit hoher Geschwindigkeit betreiben kann. Bei der Zuord nung des Speichers der VM im Hauptspeicher der Realma schine gleicht dieser Mechanismus seine Adresse einer niederwertigeren Adresse an, indem er im Hauptspeicher der Realmaschine bei Null beginnt und dadurch eine ununterbro chene, stabile Zuordnung ermöglicht. Dies kann die Adres senübersetzung und den Seitenaufteilungsprozeß unnötig ma chen, wodurch ein Hochgeschwindigkeitsbetrieb der VM er zielt wird. Folglich kann bei Verwendung des Mechanismus im System nur eine [V = R] VM verwirklicht werden.

Eine andere Technik für den Hochgeschwindigkeitsbetrieb ist eine speicherresidente VM-Technik zum Betreiben mehre rer VM′s mit hohen Geschwindigkeiten. Beispielsweise er möglicht diese Technik, wie in Fig. 3 gezeigt ist, eine ununterbrochene, stabile Zuordnung im Hauptspeicher der Realmaschine in einem vom V=R-Bereich verschiedenen Be reich, indem durch die Zuordnung des Speichers der VM im Hauptspeicher der Realmaschine ein speicherresidenter VM- Bereich geschaffen wird. Eine Adresse im Hauptspeicher der Realmaschine, an die der Speicher der VM zugeordnet wird, ist der Summe aus einer ersten Adresse in einem Bereich, an den die speicherresidente VM zugeordnet ist, und aus einer Adresse im Speicher der VM äquivalent. Eine solche speicherresidente VM erfordert keinen Seitenaufteilungs prozeß durch ein Host-Steuerprogramm wie etwa die Verwirk lichung [V = R] einer VM, weshalb die Adressenübersetzung mit hoher Geschwindigkeit durchgeführt werden kann. Da diese Technik für die Hochgeschwindigkeitsverarbeitung durch Software-Einrichtungen erzielt wird, ist eine Adres senübersetzung, genauer eine Adressenaddition erforderlich.

Herkömmliche virtuelle Maschinensysteme sind mit einem Hardware-Mechanismus für die Hochgeschwindigkeitsverar beitung ausgerüstet. Dieser Mechanismus erlaubt jedoch die Verwirklichung nur einer VM ([V = R]VM) mit hoher Geschwindig keit, ohne daß ein Mechanismus für die Verwirklichung mehrerer VM′s mit hohen Geschwindigkeiten vorgesehen ist.

Ein Mechanismus für die Verwirklichung mehrerer VM′s ([V = R]VM) besteht aus einer Funktion (speicherresidente VM), die mehrere VM′s mit hohen Geschwindig keiten verwirklicht, indem ein einstufiger Adressenüber setzungsmechanismus Verwendung findet. Obwohl dieser Me chanismus durch eine Software-Einrichtung eines Steuer programmes bewerkstelligt wird, ist die Leistungsfähigkeit bei der Hochgeschwindigkeitsverarbeitung begrenzt.

Aus der US 4 285 040 ist ein umschaltbares, zweistufiges Adreßübersetzungsverfahren bekannt. Mittels einer gespei cherten Tabelle wird eine erste Adreßübersetzung durchge führt. Anhand des Ergebnisses dieser ersten Adreßüberset zung (insbesondere 55-Bit) wird entschieden, wie die zweite Stufe der Adreßübersetzung verläuft. Um den Verlauf der Adreßübersetzung in Abhängigkeit von dem Ergebnis eines ersten Teilschritts steuern zu können, ist ein erhöhter Hardware-Aufwand erforderlich. Außerdem verur sacht dies eine Verlangsamung des gesamten Übersetzungs vorgangs.

Aufgabe der Erfindung ist es, ein Adreßübersetzungsverfah ren sowie eine Adreßübersetzungsvorrichtung anzugeben, wo mit für bestimmte virtuelle Maschinen bei geringerem Hard ware-Aufwand eine höhere Adreßübersetzungsgeschwindigkeit erzielt werden kann.

Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Abhängige Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.

Der erfindungsgemäße Adreßübersetzungsmechanismus weist einen zweistufigen Adressenübersetzungsmechanismus auf, der eine Adressenumwandlungseinrichtung zur Durchführung einer ersten Phase der Adressenübersetzung, einer Adres senübersetzungseinrichtung zur Durchführung einer zweiten Phase der Adressenübersetzung, die durch die Ausgabe der Adressenumwandlungseinrichtung ausgelöst wird, eine Wähl einrichtung zur Wahl der Ausgabe der Adressenumwandlungs einrichtung oder der Ausgabe der Adressenübersetzungsein richtung und eine Befehlseinrichtung zur Lieferung eines Auswahlbefehles an die Wähleinrichtung aufweist. In einem solchen virtuellen Maschinensystem mit einem zweistufigen Adressenübersetzungsmechanismus sind eine Halteeinrichtung zum Halten von Adressenkonstanten einschließlich "Null" und eine Additionseinrichtung, die die Ausgabe der Adres senumwandlungseinrichtung in eine erste Eingabe und die Ausgabe der Halteeinrichtung in eine zweite Eingabe umwan delt, vorgesehen; durch die Verwendung der Ausgabe der Additionseinrichtung als Eingabe an die Adressenüberset zungseinrichtung und als erste Eingabe an die Wähleinrich tung wird ein von der Halteeinrichtung gehaltener Wert geschaltet, wodurch eine Adressenübersetzung für mehrere verschiedene Bereiche durchgeführt wird.

In diesem Aufbau wird die Adressenübersetzung, die für die Verwirklichung einer speicherresidenten VM eine Adressen addition aufweist, durch einen Hardware-Mechanismus durch geführt, wodurch eine Hochgeschwindigkeits-Adressenüber setzung in der VM ermöglicht wird. Bei der Adressenüber setzung der VM′s verschiedener Arten erlaubt die Schaltung der Mechanismen zur Adressenübersetzung einschließlich Adressenaddition eine Hochgeschwindigkeits-Adressenüber setzung in der VM. Insbesondere kann der Adressenüber setzungsmechanismus durch die Behandlung der verwirklich ten [V = R] VM als speicherresidente VM, in der die erste Adresse eines Bereichs der Null zugeordnet wird, univer sell eingesetzt werden, wodurch ein Ansteigen des erfor derlichen Hardware-Umfangs auf ein Mindestmaß begrenzt wird.

Der in Fig. 1 mit den Kästchen 4 und 5 bezeichnete Teil der Adreßumwandlung 1-6 stellt im wesentlichen die Addi tion einer Basisadresse dar. Die Gesamtfolge, wie sie durch die Kästchen 1-6 in Fig. 1 symbolisiert ist, wird als "Adreßumwandlung" bezeichnet.

Die Erfindung wird im folgenden anhand eines Ausführungs beispiels unter Bezug auf die Zeichnungen näher erläutert; es zeigen

Fig. 1 ein Blockschaltbild zur Erläuterung der Adressen übersetzung eines virtuellen Maschinensystems gemäß einer Ausführungsform der Erfindung;

Fig. 2 eine Darstellung der Adressenübersetzung im vir tuellen Maschinensystem;

Fig. 3 eine Adreßraumabbildung, die ein Beispiel für die Zuordnung der Speicherbereiche im virtuellen Ma schinensystem erläutert.

In einem virtuellen Maschinensystem ist für die Abarbei tung eines Betriebssystems der virtuellen Maschine in der VM im allgemeinen eine zweistufige Adressenübersetzung er forderlich, wie oben beschrieben worden ist. Wenn der VM- Typ eine [V = V] VM ist, wird der Prozeß für die Über setzung einer Adresse eines virtuellen Adreßraums, der durch ein Betriebssystem der VM in der VM erzeugt wird, in eine jener Adresse entsprechende Adresse im Hauptspeicher der Real-CPU auf die folgende Weise abgearbeitet:

Wie in Fig. 1 gezeigt, wird eine virtuelle Adresse 1 der VM unter Verwendung einer Adressenübersetzungsliste 2a des Betriebssystems der VM durch eine Adressenübersetzungsein heit 2 in eine Realadresse 3 der VM übersetzt. Dann wird durch eine Vorauszeichen-Übersetzungseinheit der VM 4 die Realadresse 3 der VM in eine Vorauszeichenadresse über setzt, woraus sich eine absolute Adresse 5 der VM ergibt. Die absolute Adresse 5 der VM ist zu einer virtuellen Adresse 6 der Real-CPU (einer virtuellen Adresse der Real maschine) äquivalent. Zu der virtuellen Adresse 6 der Real-CPU wird mittels einer Adressenkonstanten-Additions einrichtung 7 die Basisadresse eines virtuellen Host- Adreßraumes, der sich in einem Seitenaufteilungsbereich befindet, der einer in einer Adressenkonstanten-Halteein richtung 8 gehaltenen [V = V] VM zugeordnet ist, addiert; damit wird eine Eingabe für eine Adressenübersetzungsein richtung 9 geschaffen. Diese Eingabe wird dann durch die Adressenübersetzungseinrichtung 9 unter Verwendung einer Adressenübersetzungsliste 9a eines Host-Steuerprogrammes in eine Realadresse 11 der Real-CPU übersetzt. Die Real adresse 11 der Real-CPU wird dann einer Vorauszeichen- Übersetzung durch eine Host-Vorauszeichenübersetzungs einheit 12 unterzogen. Eine Wähleinrichtung 14 setzt ein VM-Befehlsbit auf den Wert "0", der die [V = V] VM an zeigt, wodurch eine zweite Ausgabe gewählt wird und eine Ausgabe der Vorauszeichen-Übersetzungseinheit 12 in eine absolute Adresse 15 der Real-CPU übersetzt wird.

Wenn der VM-Typ eine speicherresidente VM ist, so wird ei ne Adresse eines in der VM durch das Betriebssystem der VM erzeugten virtuellen Adreßraumes in eine jener Adresse entsprechende Adresse im Hauptspeicher der Real-CPU auf die folgende Art übersetzt:
Eine virtuelle Adresse der VM wird genauso wie im Fall der [V = V) VM in eine absolute Adresse der VM übersetzt. In der speicherresidenten VM wird die Übersetzung einer Spei cheradresse VM in eine Adresse des Realspeichers des Host computers abgearbeitet, indem eine Basisadresse eines Bereiches im Realspeicher des Host-Computers, an den die speicherresidente VM zugeordnet ist, addiert wird. Dazu wird eine Basisadresse eines Bereiches im Realspeicher der Real-CPU, an den die speicherresidente VM zugeordnet ist, in der Adressenkonstanten-Halteeinrichtung 8 gesetzt. Diese absolute Adresse der Real-CPU kann "Null" sein. Das VM-Befehlsbit 13 wird auf den Wert "1" gesetzt, um die speicherresidente VM anzuzeigen. Dann wählt die Wähleinrich tung 14 die erste Eingabe aus und gibt sie aus, anschlie ßend übersetzt sie selbst die Ausgabe der Adressenkonstan ten-Additionseinrichtung 7 in eine absolute Adresse 15 der Real-CPU. Damit ist es mit einer eine herkömmliche (V = R] VM enthaltende speicherresidente VM möglich, eine absolute Adresse des Host-Computers aus einer virtuellen Adresse der VM zu schaffen, indem einmal automatisch eine Adres senübersetzung und einmal eine Adressenkonstanten-Addition mittels einer Hardware und ohne die Hilfe von Software durchgeführt wird, wodurch eine Hochgeschwindigkeits- Adressenübersetzung ermöglicht wird.

Ferner ist es mit einer einzigen Hardware möglich, eine herkömmliche [V = R] VM und eine speicherresidente VM mit einer hohen und gleichmäßigen Geschwindigkeit zu betrei ben, indem die Adressenkonstanten-Halteeinrichtung 8 eine Basisadresse eines Bereiches im Realspeicher des Host- Computers, an den die speicherresidente VM zugeordnet ist, gesetzt wird, wann immer die VM zugeschaltet wird.

Obwohl die vorliegende Erfindung anhand von Beispielen be schrieben worden ist, ist die Erfindung in keinerlei Hin sicht auf diese Beispiele begrenzt, es sind vielmehr ver schiedene Abwandlungen und Änderungen möglich, ohne daß der Umfang der Erfindung verlassen wird.

Wie oben beschrieben, ermöglicht die Erfindung eine für die Abarbeitung des Betriebssystems einer VM in der VM er forderliche Adressenübersetzung mittels eines Hardware-Me chanismus und ohne die Hilfe von Software. Sie gibt die für eine Hochgeschwindigkeits-Adressenübersetzung von meh reren VM′s notwendige Information, die gesetzt wird, wenn die VM zugeschaltet wird, frei. Damit wird ein virtuelles Maschinensystem verwirklicht, das mehrere miteinander äquivalente VM′s mit hoher Geschwindigkeit abarbeiten kann.

Claims

1. Verfahren zur Adreßübersetzung in einem virtuellen Maschi nensystem mit einer realen Maschine, das eine Mehrzahl von virtuellen Maschinen aufweist, die sich in residente vir tuelle Maschinen, deren Speicher kontinuierlich und dauernd mehreren Abschnitten des Speichers der realen Maschine zuge ordnet sind, sowie in sonstige virtuelle Maschinen unterglie dern, mit den Schritten:

- einer ersten Adreßübersetzung (1-5), um virtuelle Adressen der vir tuellen Maschine in absolute Adressen der virtuellen Ma schine zu übersetzen,
- einer in einer Addiereinrichtung (7) stattfindenden Addition einer Basisadresse
- einer zweiten Adreßübersetzung (9-12), um virtuelle Adressen der realen Maschine in reale Adressen der realen Maschine zu übersetzen, und
- einem in einer Wahleinrichtung (14) durchgeführten Auswahlvorgang, der in Abhängigkeit von einem Befehlsbit (13) entweder die nach der Addition ent standene Adresse oder die nach der (Adreßübersetzung (9-12) entstandene Adresse auswählt und die ausgewählte Adresse als absolute Adresse der realen Maschine ausgibt.

2. Verfahren nach Anspruch 1, bei dem die zu addierende Basisadresse von einer Halteeinrichtung (8) bereitgestellt wird, für verschiedene residente virtuelle Maschinen verschieden definiert wird und auch zu Null gewählt werden kann.

3. Verfahren nach einem der Ansprüche 1 oder 2, bei dem im Auswahlvorgang dann die nach der Addition entstandene Adresse als absolute Adresse ausgewählt wird, wenn die die ursprüng liche virtuelle Adresse der virtuellen Maschine erzeugende virtuelle Maschine eine speicherresidente virtuelle Maschine ist.

4. Vorrichtung zur Adreßübersetzung in einem virtuellen Ma schinensystem mit einer realen Maschine, das eine Mehrzahl von virtuellen Maschinen aufweist, die sich in residente, virtuelle Maschinen, deren Speicher kontinuierlich und dauernd mehreren Abschnitten des Speichers der realen Ma schine zugeordnet sind, sowie in sonstige virtuelle Maschinen untergliedern, mit

- einer ersten Adreßübersetzungseinrichtung (2, 4),
- einer eine Basisadresse haltenden Halteeinrichtung (8),
- einer nachgeschalteten Addiereinrichtung (7),
- einer zweiten Adreßübersetzungseinrichtung (9), und
- einer in Abhängigkeit von einem Befehlsbit (13) arbeitenden Wahleinrichtung (14), dadurch gekennzeichnet, daß
- ein erster Eingang der Wahleinrichtung (14) mit dem Ausgang der Addiereinrichtung (7) verbunden ist,
- ein zweiter Eingang der Wahleinrichtung (14) mit der wei terverarbeiteten Ausgabe der zweiten Adreßübersetzungsein richtung (9) beschaltet ist, und
- die ausgewählte Adresse als absolute Adresse der realen Ma schine auf den Ausgang der Wahleinrichtung (14) geschaltet wird.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Eingang der Adreßübersetzungseinrichtung (9) mit dem Aus gang der Addiereinrichtung (7) verbunden ist.

6. Vorrichtung nach einem der Ansprüche 4 oder 5, dadurch ge kennzeichnet, daß die Halteeinrichtung (8) für unterschiedliche residente vir tuelle Maschinen unterschiedliche Basisadressen in die Ad diereinrichtung (7) eingibt, wobei die Basisadresse auch Null sein kann.