DE3841602A1

DE3841602A1 - Virtuelles maschinensystem

Info

Publication number: DE3841602A1
Application number: DE3841602A
Authority: DE
Inventors: Toru Ohtsuki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-11
Filing date: 1988-12-09
Publication date: 1989-06-22
Anticipated expiration: 2008-12-10
Also published as: JP2615103B2; US5077654A; JPH01155451A; DE3841602C2

Description

Die Erfindung betrifft ein virtuelles Maschinensystem, insbesondere ein solches virtuelles Maschinensystem, das so ausgebildet ist, daß es in mehreren virtuellen Maschi nensystemen eine Hochgeschwindigkeits-Adressenübersetzung durchführen kann.

Ein virtuelles Maschinensystem ist ein Computersystem, das eine Realmaschine so steuert, als ob mehrere Rechenmaschi nen (virtuelle Maschinen) in einer realen Rechenmaschine (Realmaschine) vorhanden wären. Im virtuellen Maschinen system steuert ein Host-Steuerprogramm (virtuelles Maschi nensteuerprogramm: VMSP) die Systemelemente einer Realma schine, indem es im Host-Steuerprogramm mehrere virtuelle Maschinen (im folgenden mit VM bezeichnet) erzeugt. Ein Speicher der VM wird einer vorbestimmten Fläche im Haupt speicher der Realmaschine zugeordnet, wobei diese Fläche im Hauptspeicher entsprechend einer vom Host-Steuerpro gramm gebildeten Adressenübersetzungsliste erzeugt wird. Wenn ein Betriebssystem der virtuellen Maschine (Gast-Be triebssystem) ein virtuelles Speichersteuerungssystem im plementiert, so wird in einem Bereich im Speicher der VM entsprechend einer vom Betriebssystem der virtuellen Ma schine im Speicher der virtuellen Maschine erzeugten Adressenübersetzungsliste ein das Betriebssystem der vir tuellen Maschinen verwaltender virtueller Adreßraum zuge ordnet.

Um folglich einer Seite eines virtuellen Speichers des Be triebssystems der virtuellen Maschine eine Fläche im Haupt speicher der Realmaschine zuzuordnen, wird eine Adressen übersetzung in zwei Stufen durchgeführt, wobei die Adres senübersetzungsliste des Betriebssystems der virtuellen Maschine und die Adressenübersetzungsliste des Host-Steu erprogrammes verwendet werden. Wie in Fig. 2 gezeigt, wird ein virtueller Adreßraum 20 der VM in einen Realadreßraum 40 der VM übersetzt, indem eine Adressenübersetzungsein heit 30 dazu veranlaßt wird, unter Benutzung einer Adres senübersetzungsliste 31 die Adressenübersetzung auszufüh ren. Der Realadreßraum 40 der VM ist einem virtuellen Adreßraum 41 der Realmaschine im Host-Steuerprogramm gleich. Dann wird der virtuelle Adreßraum 41 der Realma schine in einen Realadreßraum 60 übersetzt, indem eine Adressenübersetzungseinheit 50 dazu veranlaßt wird, anhand einer Adressenübersetzungsliste 51 des Host-Steuerprogram mes die Adressenübersetzung auszuführen. Wie eben be schrieben, wird die Adressenübersetzung in zwei Stufen ausgeführt, wobei eine Zuordnung vom virtuellen Adreßraum 20 der VM in den Realadreßraum 60 der Realmaschine vorge nommen wird. Diese Tatsache verzögert jedoch die Adressen übersetzungsgeschwindigkeit im virtuellen Maschinensystem.

Um das virtuelle Maschinensystem mit hoher Geschwindigkeit zu betreiben, wird ein Mechanismus für die zweistufige Adressenübersetzung als Hardware-Mechanismus implementiert, wie aus "IBM System/370 Extended Architecture Interpretive Execution" (SA 22-7095-0), erste Ausgabe, Januar 1984, be kannt ist.

Der Hardware-Mechanismus zur Durchführung der Adressen übersetzung der VM verwirklicht [V = R] die virtuelle Ma schine (bevorzugte virtuelle Maschine) als Hardware-Ein richtung, die einen Mechanismus darstellt, der nur eine VM mit hoher Geschwindigkeit betreiben kann. Bei der Zuord nung des Speichers der VM im Hauptspeicher der Realma schine gleicht dieser Mechanismus seine Adresse einer niederwertigeren Adresse an, indem er im Hauptspeicher der Realmaschine bei Null beginnt und dadurch eine ununterbro chene, stabile Zuordnung ermöglicht. Dies kann die Adres senübersetzung und den Seitenaufteilungsprozeß unnötig ma chen, wodurch ein Hochgeschwindigkeitsbetrieb der VM er zielt wird. Folglich kann bei Verwendung des Mechanismus im System nur eine VM verwirklicht [V = R] werden.

Eine andere Technik für den Hochgeschwindigkeitsbetrieb ist eine speicherresidente VM-Technik zum Betreiben mehre rer VM's mit hohen Geschwindigkeiten. Beispielsweise er möglicht diese Technik, wie in Fig. 3 gezeigt ist, eine ununterbrochene, stabile Zuordnung im Hauptspeicher der Realmaschine in einem vom V = R-Bereich verschiedenen Be reich, indem durch die Zuordnung des Speichers der VM im Hauptspeicher der Realmaschine ein speicherresidenter VM- Bereich geschaffen wird. Eine Adresse im Hauptspeicher der Realmaschine, an die der Speicher der VM zugeordnet wird, ist der Summe aus einer ersten Adresse in einem Bereich, an den die speicherresidente VM zugeordnet ist, und aus einer Adresse im Speicher der VM äquivalent. Eine solche speicherresidente VM erfordert keinen Seitenaufteilungs prozeß durch ein Host-Steuerprogramm wie etwa die Verwirk lichung [V = R] einer VM, weshalb die Adressenübersetzung mit hoher Geschwindigkeit durchgeführt werden kann. Da diese Technik für die Hochgeschwindigkeitsverarbeitung durch Software-Einrichtungen erzielt wird, ist eine Adres senübersetzung, genauer eine Adressenaddition erforderlich.

Herkömmliche virtuelle Maschinensysteme sind mit einem Hardware-Mechanismus für die Hochgeschwindigkeitsverar beitung ausgerüstet. Dieser Mechanismus führt jedoch nur eine Verwirklichung VM ([V = R]VM) mit hoher Geschwindig keit aus, ohne daß ein Mechanismus für die Verwirklichung mehrerer VM's mit hohen Geschwindigkeiten vorgesehen ist.

Ein Mechanismus für die Verwirklichung meherer VM's ([V = R]VM) besteht aus einer Funktion (speicherresidente VM), die in gewissem Umfang mehrere VM's mit hohen Geschwindig keiten verwirklicht, indem ein einstufiger Adressenüber setzungsmechanismus Verwendung findet. Obwohl dieser Me chanismus durch eine Software-Einrichtung eines Steuer programmes bewerkstelligt wird, ist die Leistungsfähigkeit bei der Hochgeschwindigkeitsverarbeitung begrenzt.

Es ist daher die Aufgabe der Erfindung, sowohl ein vir tuelles Maschinensystem, in dem ein Mechanismus für die Bearbeitung mehrerer miteinander äquivalenter speicher residenter VM's mit hoher Geschwindigkeit verwirklicht ist, als auch ein Steuerungsverfahren für diesen Mechanis mus zu schaffen und eine Zunahme des erforderlichen Hard ware-Umfangs zu minimieren.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein vir tuelles Maschinensystem mit einem zweistufigen Adressen übersetzungsmechanismus, der eine erste Adressenüber setzungseinrichtung zur Durchführung einer ersten Phase der Adressenübersetzung, eine zweite Adressenübersetzungs einrichtung zur Durchführung einer zweiten Phase der Adressenübersetzung, die durch die Ausgabe der ersten Adressenübersetzungseinrichtung ausgelöst wird, eine Wähl einrichtung zur Wahl der Ausgabe der ersten Adressenüber setzungseinrichtung oder der Ausgabe der zweiten Adressen übersetzungseinrichtung und eine Befehlseinrichtung zur Lieferung eines Auswahlbefehles an die Wähleinrichtung aufweist. In einem solchen virtuellen Maschinensystem mit einem zweistufigen Adressenübersetzungsmechanismus sind eine Halteeinrichtung zum Halten von Adressenkonstanten einschließlich "Null" und eine Additionseinrichtung, die die Ausgabe der ersten Adressenübersetzungseinrichtung in eine erste Eingabe und die Ausgabe der Halteeinrichtung in eine zweite Eingabe umwandelt, vorgesehen; durch die Ver wendung der Ausgabe der Additionseinrichtung als Eingabe an die zweite Adressenübersetzungseinrichtung und als er ste Eingabe an die Wähleinrichtung wird ein von der Halte einrichtung gehaltener Wert geschaltet, wodurch eine Adressenübersetzung für mehrere verschiedene Bereiche durch geführt wird.

In diesem Aufbau wird die Adressenübersetzung, die für die Verwirklichung einer speicherresidenten VM eine Adressen addition aufweist, durch einen Hardware-Mechanismus durch geführt, wodurch eine Hochgeschwindigkeits-Adressenüber setzung in der VM ermöglicht wird. Bei der Adressenüber setzung der VM's verschiedener Arten erlaubt die Schaltung der Mechanismen zur Adressenübersetzung einschließlich Adressenaddition eine Hochgeschwindigkeits-Adressenüber setzung in der VM. Insbesondere kann der Adressenüber setzungsmechanismus durch die Behandlung der verwirklich ten [V = R] VM als speicherresidente VM, in der die erste Adresse eines Bereichs der Null zugeordnet wird, univer sell eingesetzt werden, wodurch ein Ansteigen des erfor derlichen Hardware-Umfangs auf ein Mindestmaß begrenzt wird.

Die Erfindung wird im folgenden anhand eines Ausführungs beispiels unter Bezug auf die Zeichnungen näher erläutert; es zeigt

Fig. 1 ein Blockschaltbild zur Erläuterung der Adressen übersetzung eines virtuellen Maschinensystems gemäß einer Ausführungsform der Erfindung;

Fig. 2 eine Darstellung der Adressenübersetzung im vir tuellen Maschinensystem;

Fig. 3 eine Adreßraumabbildung, die ein Beispiel für die Zuordnung der Speicherbereiche im virtuellen Ma schinensystem erläutert.

In einem virtuellen Maschinensystem ist für die Abarbei tung eines Betriebssystems der virtuellen Maschine in der VM im allgemeinen eine zweistufige Adressenübersetzung er forderlich, wie oben beschrieben worden ist. Wenn der VM- Typ eine [V = V] VM ist, wird der Prozeß für die Über setzung einer Adresse eines virtuellen Adreßraums, der durch ein Betriebssystem der VM in der VM erzeugt wird, in eine jener Adresse entsprechende Adresse im Hauptspeicher der Real-CPU auf die folgende Weise abgearbeitet:

Wie in Fig. 1 gezeigt, wird eine virtuelle Adresse 1 der VM unter Verwendung einer Adressenübersetzungsliste 2 a des Betriebssystems der VM durch eine Adressenübersetzungsein heit 2 in eine Realadresse 3 der VM übersetzt. Dann wird durch eine Vorauszeichen-Übersetzungseinheit der VM 4 die Realadresse 3 der VM in eine Vorauszeichenadresse über setzt, woraus sich eine absolute Adresse 5 der VM ergibt. Die absolute Adresse 5 der VM ist zu einer virtuellen Adresse 6 der Real-CPU (einer virtuellen Adresse der Real maschine) äquivalent. Zu der virtuellen Adresse 6 der Real-CPU wird mittels einer Adressenkonstanten-Additions einheit 7 die tiefste Adresse eines virtuellen Host-Adreß raumes, der sich in einem Seitenaufteilungsbereich befin det, der einer in einer Adressenkonstanten-Halteeinheit 8 gehaltenen [V = V] VM zugeordnet ist, addiert; damit wird eine Eingabe für eine Adressenübersetzungseinheit 9 ge schaffen. Diese Eingabe wird dann durch die Adressenüber setzungseinheit 9 unter Verwendung einer Adressenüber setzungsliste 9 a eines Host-Steuerprogrammes in eine Real adresse 11 der Real-CPU übersetzt. Die Realadresse 11 der Real-CPU wird dann einer Vorauszeichen-Übersetzung durch einer Host-Vorauszeichenübersetzungseinheit 12 unterzogen. Eine Wähleinheit 14 setzt ein VM-Befehlsbit auf den Wert "0", der die [V = V] VM anzeigt, wodurch eine zweite Aus gabe gewählt wird und eine Ausgabe der Vorauszeichen-Über setzungseinheit 12 in eine absolute Adresse 15 der Real- CPU übersetzt wird.

Wenn der VM-Typ eine speicherresidente VM ist, so wird ei ne Adresse eines in der VM durch das Betriebssystem der VM erzeugten virtuellen Adreßraumes in eine jener Adresse entsprechende Adresse im Hauptspeicher der Real-CPU auf die folgende Art übersetzt:

Eine virtuelle Adresse der VM wird genauso wie im Fall der [V = V] VM in eine absolute Adresse der VM übersetzt. In der speicherresidenten VM wird die Übersetzung einer Spei cheradresse VM in eine Adresse des Realspeichers des Host- Computers abgearbeitet, indem eine tiefste Adresse eines Bereiches im Realspeicher des Host-Computers, an den die speicherresidente VM zugeordnet ist, addiert wird. Dazu wird eine tiefste Adresse eines Bereiches im Realspeicher der Real-CPU, an den die speicherresidente VM zugeordnet ist, in der Adressenkonstanten-Halteeinheit 8 gesetzt. Diese absolute Adresse der Real-CPU enthält "Null". Das VM-Befehlsbit 13 wird auf den Wert "1" gesetzt, um die speicherresidente VM anzuzeigen. Dann wählt die Wählein heit 14 die erste Eingabe aus und gibt sie aus, anschlie ßend übersetzt sie selbst die Ausgabe der Adressenkonstan ten-Additionseinheit 7 in eine absolute Adresse 15 der Real-CPU. Damit ist es mit einer eine herkömmliche [V = R] VM enthaltende speicherresidente VM möglich, eine absolute Adresse des Host-Computers aus einer virtuellen Adresse der VM zu schaffen, indem einmal automatisch eine Adres senübersetzung und einmal eine Adressenkonstanten-Addition mittels einer Hardware und ohne die Hilfe von Software durchgeführt wird, wodurch eine Hochgeschwindigkeits- Adressenübersetzung ermöglicht wird.

Ferner ist es mit einer einzigen Hardware möglich, eine herkömmliche [V = R] VM und eine speicherresidente VM mit einer hohen und gleichmäßigen Geschwindigkeit zu betrei ben, indem die Adressenkonstanten-Halteeinheit 8 eine tiefste Adresse eines Bereiches im Realspeicher des Host- Computers, an den die speicherresidente VM zugeordnet ist, gesetzt wird, wann immer die VM zugeschaltet wird.

Obwohl die vorliegende Erfindung anhand von Beispielen be schrieben worden ist, ist die Erfindung in keinerlei Hin sicht auf diese Beispiele begrenzt, es sind vielmehr ver schiedene Abwandlungen und Änderungen möglich, ohne daß der Umfang der Erfindung verlassen wird.

Wie oben beschrieben, ermöglicht die Erfindung eine für die Abarbeitung des Betriebssystems einer VM in der VM er forderliche Adressenübersetzung mittels eines Hardware-Me chanismus und ohne die Hilfe von Software. Sie gibt die für eine Hochgeschwindigkeits-Adressenübersetzung von meh reren VM's notwendige Information, die gesetzt wird, wenn die VM zugeschaltet wird, frei. Damit wird ein virtuelles Maschinensystem verwirklicht, das mehrere miteinander äquivalente VM's mit hoher Geschwindigkeit abarbeiten kann.

Claims

1. Virtuelles Maschinensystem, gekennzeichnet durch
eine erste Adressenübersetzungseinrichtung (2) zur Abarbeitung einer Adressenübersetzung erster Stufe;
eine zweite Adressenübersetzungseinrichtung (9) zur Abarbeitung einer Adressenübersetzung zweiter Stufe, die durch eine Ausgabe der ersten Adressenübersetzungs einrichtung (2) ausgelöst wird;
eine Wähleinrichtung (14) zur Wahl der Ausgabe der ersten Adressenübersetzungseinrichtung (2) oder der Ausgabe der zweiten Adressenübersetzungseinrichtung (9);
eine Befehlseinrichtung (13) zur Erzeugung eines Wählbefehls für die Wähleinrichtung (14);
eine Halteeinrichtung (8) zum Halten von "Null" ent haltenden Adressenkonstanten; und
eine Additionseinrichtung (7) zur Umwandlung der Ausgabe der ersten Adressenübersetzungseinrichtung (2) in eine erste Eingabe, zur Umwandlung der Ausgabe der Halteeinrichtung (8) in eine zweite Eingabe und zur Ausgabe einer Eingabe für die zweite Adressenüber setzungseinrichtung (9) und einer Eingabe für die Wähl einrichtung (14).

2. Virtuelles Maschinensystem gemäß Anspruch 1, gekennzeichnet durch eine Steuer einrichtung zur Abarbeitung einer Adressenübersetzung für mehrere verschiedene Bereiche, indem ein Wert für die in der Halteeinrichtung (8) gehaltenen Adressen konstanten geschaltet wird.

3. Virtuelles Maschinensystem gemäß Anspruch 2, dadurch gekennzeichnet, daß der Wert für die in der Halteeinrichtung (8) gehaltenen Adressenkonstanten ein den mehreren verschiedenen Be reichen der mehreren virtuellen Maschinen entsprechen der Wert ist.

4. Verfahren für die Adressenübersetzung eines virtuellen Maschinensystems mit einer ersten Adressenübersetzungs einrichtung (2) zur Abarbeitung einer Adressenüber setzung erster Stufe und mit einer zweiten Adressen übersetzungseinrichtung (9) zur von der Ausgabe der ersten Adressenübersetzungseinrichtung (2) ausgelösten Abarbeitung einer Adressenübersetzung zweiter Stufe, gekennzeichnet durch die Schritte
der Ausgabe einer ersten Adressenübersetzung, in dem zu einer Ausgabe der ersten Adressenübersetzungs einrichtung (2) "Null" enthaltende Adressenkonstanten addiert werden;
der Ausgabe einer zweiten Adressenübersetzung, in dem in die zweite Adressenübersetzungseinrichtung (9) eine Ausgabe der ersten Adressenübersetzungseinrichtung eingegeben wird; und
der Abarbeitung der Adressenübersetzung mehrerer verschiedener Bereiche, indem eine Ausgabe für die erste Adressenübersetzung oder eine Ausgabe für die zweite Adressenübersetzung gewählt und ausgegeben wird.

5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß zur Abarbeitung der Adressenübersetzung der "Null" enthal tenden Adressenkonstanten ein den mehreren verschiedenen Bereichen entsprechender Wert gesetzt wird.

6. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß ein Wert für die in einer Halteeinrichtung (8) gehaltenen Adressenkonstanten ein den mehreren verschiedenen Be reichen der mehreren virtuellen Maschinen entsprechen der Wert ist.