DE3839289C1

DE3839289C1 - Circuit for the operation of an integrated circuit of which it is a component, optionally in a test operation mode or a functional operation mode

Info

Publication number: DE3839289C1
Application number: DE19883839289
Authority: DE
Inventors: Robert Dipl.-Ing. 8000 Muenchen De Faul
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: FAUL, ROBERT, 80639 MUENCHEN, DE
Priority date: 1988-11-21
Filing date: 1988-11-21
Publication date: 1990-05-23
Anticipated expiration: 2008-11-22

Abstract

A circuit for the operation of an integrated circuit, optionally in a test operation mode or a functional operation mode, has external connections, inner nodes and a test bus. In known circuits of this type, switching between a plurality of test buses and function buses for the testing of the circuit is carried out by means of multiplexers. In contrast with circuits of this type, the space requirement of the circuit can be reduced by providing only one test bus on which there are coupling elements which serve for the optional coupling of external connections and/or inner nodes to the test bus as a function of control signals on a control bus.

Description

Die vorliegende Erfindung betrifft eine Schaltung zum Be treiben einer integrierten Schaltung, deren Bestandteil sie ist, wahlweise in einer Testbetriebsart oder einer Funktionsbetriebsart nach dem Oberbegriff des Patentanspruchs 1.The present invention relates to a circuit for loading drive an integrated circuit, of which it is a component, optionally in one Test mode or a function mode after Preamble of claim 1.

Allgemein befaßt sich die vorliegende Erfindung mit einer in einer integrierten Schaltung integrierten Testbus architektur, mittels der verschiedene Verbindungszustände innerhalb der integrierten Schaltung definiert werden kön nen.In general, the present invention is concerned with a test bus integrated in an integrated circuit architecture, by means of the different connection states can be defined within the integrated circuit nen.

In den letzten beiden Jahrzehnten wurden enorme Fort schritte im Design von hochintegrierten Schaltungen er zielt, so daß mittlerweile hohe Intergrationsgrade auch bei anwendungsspezifischen Schaltkreisen üblich geworden sind. Mit der Zunahme des Integrationsgrades komplexer Schaltungsstrukturen steigt die Bedeutung der Fehlerprüf barkeit derartiger Strukturen. Daher ist es heutzutage un erläßlich, daß der Entwicklungsingenieur schon in der Designphase der jeweiligen integrierten Schaltung die Frage der Art der Überprüfung des später gefertigten Chips einbezieht und schaltungstechnische Maßnahmen vorsieht, mit denen eine Testbarkeit einer hochintegrierten Schal tung bewerkstelligt wird.Over the past two decades there have been enormous fortifications steps in the design of highly integrated circuits aims so that meanwhile high levels of integration too has become common in application-specific circuits are. With the increase in the degree of integration more complex Circuit structures increase the importance of error checking availability of such structures. Therefore, it is nowadays un it is imperative that the development engineer already in the Design phase of the respective integrated circuit Question of the type of inspection of the later manufactured chips includes and provides circuitry measures, with which a testability of a highly integrated scarf tion is accomplished.

Unabhängig von den verschiedenen Prinzipien, derer man sich bedient, um eine Testbarkeit hochintegrierter Schal tungen zu bewerkstelligen, ist man bei integrierten Schal tungen darauf angewiesen, über eine vergleichsweise ge ringe Zahl äußerer Anschlüsse für den Funktionstest der integrierten Schaltung oder von Teilschaltungen der inte grierten Schaltung auf eine Untergruppe einer sehr hohen Zahl von inneren Knoten der integrierten Schaltung zuzu greifen, denen zum Zwecke des Testens der Gesamtschaltung oder von Teilschaltungen bestimmte Eingangsgrößen zuge führt und von denen beim Testen bestimmte Ausgangsgrößen abgeleitet werden müssen.Regardless of the different principles that one makes use of a testability of highly integrated scarf is to do with integrated scarf dependent on a comparatively ge rings number of external connections for the function test of the integrated circuit or subcircuits of the inte circuit on a subset of a very high Number of internal nodes of the integrated circuit grab those for the purpose of testing the overall circuit or certain input variables from subcircuits leads and of which certain outputs during testing must be derived.

Aus der Fachveröffentlichung "T. von Bauer: Multiplexer für die Testbarkeit, Markt und Technik Nr. 13, 31. März 1988, Seite 120, 121" sind verschiedene Lösungsansätze für die Problematik der Testbarkeit integrierter Schaltungen mit einer niedrigen Anzahl äußerer Anschlüsse und einer relativ hohen Anzahl innerer, für Testzwecke zu untersu chender Knoten bekannt. Ein erstes Designprinzip besteht darin, die Gesamtschaltung in Teilschaltungen oder Makro blöcke zu unterteilen und über Multiplexer auf die Knoten dieser Teilschaltungen zuzugreifen. Hierbei ist es mög lich, äußere Anschlüsse, die in der Funktionsbetriebsart der integrierten Schaltung Funktionsdateneingänge oder Funktionsdatenausgänge darstellen, durch Multiplexbetrieb zum Zwecke des Testens mehrfach zu verwenden. Diese Art des Testens erfordert nicht nur die erwähnten Multiplexer, sondern gleichfalls über weite Strecken parallele Daten busse innerhalb der integrierten Schaltung. Die jeweili gen, nur für Testzwecke dienenden Datenbusse haben in der Funktionsbetriebsart der integrierten Schaltung keine Auf gabe. Für die Umschaltung zwischen einer Funktionsbe triebsart und der Testbetriebsart bedarf es einer Steuer leitung für die Multiplexer, um diese zwischen der Funk tionsbetriebsart der Testbetriebsart umzuschalten, auch wenn eine derartige Steuerleitung in dieser Entgegenhal tung weder in der relevanten Fig. 1 noch im Text explizit offenbart ist. From the technical publication "T. von Bauer: Multiplexer for Testability, Market and Technology No. 13, March 31, 1988, page 120, 121", various approaches to solving the problem of testability of integrated circuits with a low number of external connections and a relative high number of internal nodes to be examined for test purposes. A first design principle is to subdivide the overall circuit into subcircuits or macro blocks and to access the nodes of these subcircuits via multiplexers. Here, it is possible to use external connections, which represent function data inputs or function data outputs in the function operating mode of the integrated circuit, several times by multiplex operation for the purpose of testing. This type of testing requires not only the multiplexers mentioned, but also parallel data buses over long distances within the integrated circuit. The respective data buses, which are only used for test purposes, have no task in the operating mode of the integrated circuit. For switching between a function mode and the test mode, a control line for the multiplexer is required in order to switch this between the function mode of the test mode, even if such a control line is not explicitly disclosed in this citation either in the relevant FIG. 1 or in the text is.

Gleichfalls ist es aus dieser Entgegenhaltung bekannt, zum Zwecke der Prüfung von Teilschaltungen Testdaten seriell in interne Flipflops der integrierten Schaltung einzule sen. Hierzu müssen die Flipflops mit Multiplexern an den Eingängen versehen sein, über die sowohl eine serielle Verbindung als auch eine Verbindung mit der internen Logik möglich ist. Nach Einlesen des Testdatenmusters erfolgt ein Umschalten auf die Funktionsbetriebsart, in der die Ausgangsdaten mit Solldaten verglichen werden können.It is also known from this document to: Purposes of testing subcircuits test data serial to teach in internal flip-flops of the integrated circuit sen. For this, the flip-flops with multiplexers must be connected to the Inputs are provided via which both a serial Connection as well as a connection with the internal logic is possible. After reading in the test data pattern a switch to the functional mode in which the Output data can be compared with target data.

Aus der Fachveröffentlichung "K. v. Eerdewÿk: Drei Wege, die Zeit und Geld sparen, Markt und Technik Nr. 19, 13. Mai 1988, Seite 128" sind verschiedene Testsysteme für integrierte Schaltungen bekannt, die im wesentlichen die Struktur der oben erläuterten, bekannten Schaltungen haben. In dieser Entgegenhaltung ist ferner offenbart, daß zum Zwecke des Zugriffs auf zu testende Teilschaltungen ein paralleler Zugang über mehrere Testbusse oder ein serieller Zugang (zu den inneren Knoten) über Abfrage ketten geeignet ist.From the specialist publication "K. v. Eerdewÿk: Three Ways, save time and money, Market and Technology No. 19, May 13, 1988, page 128 "are various test systems for Integrated circuits known, which are essentially the Structure of the known circuits explained above to have. This document also discloses that for the purpose of accessing sub-circuits to be tested a parallel access via several test buses or a serial access (to the inner nodes) via query chains is suitable.

Aus der Fachveröffentlichung "Th. G. Breitenwischer: Logikprüfung und Test von VLSI-Blöcken, Elektronik- Industrie 6, 1988, Seite 28 bis 33" sind verschiedene Testkonfigurationen für hochintegrierte Schaltungen mit seriellem und parallelem Zugriff bekannt. Bei einer Test schaltung mit parallelem Zugriff werden alle Eingangs signale und Ausgangssignale direkt auf Datenleitungen gemultiplext. Je eine Gruppe von äußeren Anschlüssen ist über je einen Bus mit einem Multiplexer verbunden, der ausgangssseitig über einen weiteren Bus mit den inneren Knoten der zu testenden Teilschaltung verbunden ist. Ob wohl eine derartige Schaltungsstruktur eine hohe Testge schwindigkeit erlaubt, konnte sie sich wegen des hohen Platzbedarfes und Schaltungsaufwandes nicht allgemein durchsetzen. From the specialist publication "Th. G. Breitenwischer: Logic check and test of VLSI blocks, electronics Industrie 6, 1988, pages 28 to 33 "are different Test configurations for highly integrated circuits with serial and parallel access known. During a test circuit with parallel access are all input signals and output signals directly on data lines multiplexed. There is one group of external connections each connected to a multiplexer via one bus each on the output side via another bus with the inner ones Node of the sub-circuit to be tested is connected. Whether probably such a circuit structure a high test ge allowed speed, she could because of the high Space requirements and circuitry not generally push through.

Aus der DE 34 30 168 A1 und der US 47 10 931 sind integrierte Schaltungen bekannt, die wahlweise in einer Testbetriebsart oder einer Funktionsbetriebsart betreibbar sind und über Buseinrichtungen verfügen.From DE 34 30 168 A1 and US 47 10 931 Integrated circuits known, optionally in one Test mode or a function mode can be operated and have bus facilities.

Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Schaltung der ein gangs genannten Art so weiterzubilden, daß diese nur einen niedrigen Raumbedarf innerhalb einer integrierten Schal tung erfordert.The present is in relation to this prior art Invention, the object of a circuit of a gangs mentioned kind so that this only one low space requirement within an integrated scarf tion requires.

Diese Aufgabe wird erfindungsgemäß bei einer Schaltung nach dem Oberbegriff des Patentanspruchs 1 durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.This object is achieved with a circuit according to the preamble of claim 1 by the in characterizing part of claim 1 specified Features solved.

Die erfindungsgemäße Schaltungsstruktur ermöglicht nicht nur ein wahlweises Betreiben einer integrierten Schaltung in einer Testbetriebsart oder in einer Funktionsbetriebs art bei niedrigem Raumbedarf, sondern ermöglicht eine flexible Konfiguration der Gesamtschaltung, so daß diese entsprechend sich möglicherweise ändernden Anforderungen für die nötige Konfiguration zum Durchführen des Testes der integrierten Schaltung anpaßbar ist. Bei der erfin dungsgemäßen Schaltung kann der Testbus in der Funktions betriebsart der integrierten Schaltung als Dateneingangs leitung oder Datenausgangsleitung eingesetzt werden.The circuit structure according to the invention does not allow only an optional operation of an integrated circuit in a test mode or a functional mode art with low space requirements, but enables a flexible configuration of the overall circuit so that this according to possibly changing requirements for the necessary configuration to carry out the test the integrated circuit is adaptable. With the inventor In accordance with the circuit, the test bus can function operating mode of the integrated circuit as data input line or data output line can be used.

Vorteilhafte Ausgestaltungen der erfindungsgemäßen Schal tung sind Gegenstand der Unteransprüche.Advantageous embodiments of the scarf according to the invention tion are the subject of the subclaims.

Nachfolgend wird unter Bezugnahme auf die beiliegenden Zeichnungen ein bevorzugtes Ausführungsbeispiel der er findungsgemäßen Schaltung näher erläutert. Es zeigen:The following will refer to the accompanying Drawings a preferred embodiment of the he inventive circuit explained in more detail. Show it:

Fig. 1 ein prinzipielles Schaltungsdiagramm einer integrierten Schaltung mit einer Ausfüh rungsform der erfindungsgemäßen Schaltung zu deren wahlweisem Betreiben in einer Test betriebsart oder einer Funktionsbetriebsart; und Fig. 1 is a basic circuit diagram of an integrated circuit of one embodiment of the inventive circuit to the random-operating in a test mode or a functional mode; and

Fig. 2 eine mögliche Ausgestaltung eines bidirek tionalen Koppelelementes, wie es bei der Ausführungsform gemäß Fig. 1 einsetzbar ist. Fig. 2 shows a possible embodiment of a bidirectional coupling element, as can be used in the embodiment of FIG. 1.

In Fig. 1 ist die Gesamtheit der integrierten Schaltung mit der Schaltung zu deren wahlweisem Betreiben in einer Testbetriebsart oder einer Funktionsbetriebsart mit dem Bezugszeichen 1 bezeichnet. Diese integrierte Schaltung 1 ist hierarchisch aufgebaut und besteht aus mehreren Teil schaltungen 2, 3, 4, 5, die auch als Makrozellen bezeich net werden und relativ komplexe Funktionsblöcke darstel len.In Fig. 1, the entirety of the integrated circuit with the circuit for its optional operation in a test mode or a functional mode is designated by the reference numeral 1 . This integrated circuit 1 is hierarchical and consists of several sub-circuits 2 , 3 , 4 , 5 , which are also referred to as macro cells and represent relatively complex function blocks.

Die integrierte Schaltung 1 umfaßt eine Mehrzahl von äußeren Anschlüssen 6 a, 6 b, . . ., 6 t, 6 u, 6 v, die teilweise aus Datenanschlüssen oder Datenpads 6 a bis 6 t sowie aus Steueranschlüssen oder Steuerpads 6 u, 6 v bestehen. Die integrierte Schaltung hat eine Mehrzahl von inneren Knoten 7 a, 7 b, . . ., 7 y, die auch als Dateneingänge oder Datenaus gänge der Teilschaltungen 2 bis 5 angesehen werden können. Mittels eines Teiles der inneren Knoten 7 a, . . ., 7 y kann jeweils auf eine der Teilschaltungen 2 bis 5 zum Zwecke ihres Testens Zugriff genommen werden, indem die betref fenden inneren Knoten 7 a, . . ., 7 y mit entsprechenden äuße ren Anschlüssen 6 a, . . ., 6 t verbunden werden. Hierzu dienen erste Koppelelemente 8 a, 8 b, 8 c, . . ., 8 s, die je weils zwischen einem äußeren Datenanschluß 6 b, 6 c, . . ., 6 t und einem Testbus 9 bzw. zwischen dem Testbus 9 und einem solchen inneren Knoten 7 a, 7 b, . . ., 7 y liegen, welcher zum Zwecke des Zugriffs für ein Testen einer Teilschaltung 2 bis 6 geeignet ist.The integrated circuit 1 comprises a plurality of external connections 6 a , 6 b,. . ., 6 t , 6 u , 6 v , some of which consist of data connections or data pads 6 a to 6 t and of control connections or control pads 6 u , 6 v . The integrated circuit has a plurality of inner nodes 7 a , 7 b,. . ., 7 y , which can also be viewed as data inputs or data outputs of subcircuits 2 to 5 . By means of part of the inner nodes 7 a,. . ., 7 y can be accessed in each case on one of the subcircuits 2 to 5 for the purpose of testing them by the respective inner nodes 7 a ,. . ., 7 y with corresponding external connections 6 a ,. . ., 6 t can be connected. First coupling elements 8 a , 8 b , 8 c,. . ., 8 s , each Weil between an outer data connection 6 b , 6 c ,. . ., 6 t and a test bus 9 or between the test bus 9 and such an internal node 7 a , 7 b ,. . ., 7 y , which is suitable for access for testing a subcircuit 2 to 6 .

Dieser einzige Testbus 9 verbindet alle ersten Koppelele mente 8 a, 8 b, . . ., 8 s miteinander. Ein Steuerbus 10 ist mit sämtlichen Koppelelementen 8 a, . . ., 8 s verbunden und dient zur wahlweisen Ansteuerung eines jeden Koppelele mentes. This single test bus 9 connects all the first coupling elements 8 a , 8 b ,. . ., 8 s with each other. A control bus 10 is with all coupling elements 8 a ,. . ., 8 s connected and is used to selectively control each Koppelele element.

In Abhängigkeit von dem Steuercode auf dem Steuerbus 10 wird wenigstens ein äußerer Anschluß 6 a, 6 b, . . . mit dem Testbus 9 und der Testbus 9 seinerseits wieder mit wenig stens einem inneren Knoten 7 a, . . ., 7 y verbunden, so daß die Schaltung in Abhängigkeit von den Steuercodes frei zu verschiedenen Testschaltungskonfigurationen eingestellt werden kann.Depending on the control code on the control bus 10 , at least one external connection 6 a , 6 b,. . . with the test bus 9 and the test bus 9 in turn with at least one inner node 7 a ,. . ., 7 y connected so that the circuit can be freely set to different test circuit configurations depending on the control codes.

Selbstverständlich ist es weder möglich noch nötig, auf jeden inneren Knoten einer integrierten Schaltung zuzu greifen, sondern es genügt, auf solche innere Knoten 7 a, . . ., 7 y zuzugreifen, auf die ein Zugriff zum Zwecke des Testens von Teilschaltungen 2 bis 5 erforderlich ist.Of course, it is neither possible nor necessary to access every inner node of an integrated circuit, but it suffices to access such inner nodes 7 a ,. . ., 7 y access, to which access is required for the purpose of testing subcircuits 2 to 5 .

Zusätzlich zu den ersten Koppelelementen 8 a. . ., die zwischen den äußeren Anschlüssen 6 a, . . . und dem Testbus 9 bzw. zwischen dem Testbus 9 und inneren Anschlüssen 7 a, 7 b, . . ., 7 y liegen, können zweite Koppelelemente 8′ vorgesehen sein, die zum Herstellen oder Unterbrechen einer Verbindung zwischen einzelnen Leitungen des Testbusses 9 angeordnet sind und die gleichfalls durch den Steuerbus 10 angesteuert werden. Mittels derartiger Koppelelemente 8′ können beispielsweise nicht benötigte Zweige des Testbusses abgekoppelt werden, was bei hochfrequenten Testprozeduren aus Gründen der Verminderung der Leitungskapazität wünschenswert sein kann.In addition to the first coupling elements 8 a . . ., Between the outer connections 6 a ,. . . and the test bus 9 or between the test bus 9 and inner connections 7 a , 7 b ,. . ., 7 y lie, second coupling elements 8 'can be provided, which are arranged for establishing or interrupting a connection between individual lines of the test bus 9 and which are also controlled by the control bus 10 . By means of such coupling elements 8 ', for example, branches of the test bus that are not required can be uncoupled, which can be desirable in high-frequency test procedures for reasons of reducing the line capacity.

Ferner können zusätzlich zu den ersten Koppelelementen 8 a. . . dritte Koppelelemente 8′′ vorgesehen sein, die zum Herstellen oder Unterbrechen einer Verbindung zwischen nicht zum Testbus 9 gehörigen Datenleitungen angeordnet sind und die gleichfalls durch den Steuerbus 10 ansteuerbar sind. So könnte beispielsweise das Koppelelement 8 c als derartiges drittes Koppelelement ausgestaltet sein und dazu dienen, eine direkte Verbindung des äußeren Anschlusses 6 c mit dem inneren Knoten 7 c ohne Zuhilfenahme des Testbusses 9 bei entsprechender Ansteuerung durch den Steuerbus 10 herzustellen.In addition to the first coupling elements 8 a . . . third coupling elements 8 '' may be provided, which are arranged for establishing or interrupting a connection between data lines not belonging to the test bus 9 and which can also be controlled by the control bus 10 . For example, the coupling element 8 c could be designed as such a third coupling element and serve to establish a direct connection of the outer connection 6 c to the inner node 7 c without the aid of the test bus 9 with appropriate control by the control bus 10 .

Gemäß einem besonders wichtigen Aspekt der vorliegenden Erfindung erfährt der Testbus 9 eine Doppelnutzung, indem er während der Testbetriebsart zum Übertragen von Test datenmustern an geeignete innere Knoten und während der Funktionsbetriebsart zum Übertragen von Funktionsdaten von äußeren Anschlüssen 6 a, . . . zu entsprechenden inneren Knoten 7 a, . . . dient. Aufgrund des nur von den Steuercodes abhängigen Konfigurationen, die mit der erfindungsgemäßen Schaltungsarchitektur möglich sind, ist eine derartige Doppelnutzung ohne weiteres realisierbar.According to a particularly important aspect of the present invention, the test bus 9 experiences a double use in that it transmits test data patterns to suitable internal nodes during the test operating mode and for functional data from external connections 6 a , during the functional operating mode. . . to corresponding inner nodes 7 a,. . . serves. Because of the configurations that only depend on the control codes, which are possible with the circuit architecture according to the invention, such a double use can be easily implemented.

Bei der in Fig. 1 gezeigten Ausführungsform sind lediglich aus Gründen der Erläuterung nur zwei äußere Anschlüsse 6 u, 6 v als Steuerpads dargestellt. Da üblicherweise mit dem Steuerbus mehr als zwei Konfigurationen erzeugbar sein müssen, damit eine Anzahl von zwei hoch der Anzahl der Steuerleitungen an Konfigurationen erzeugbar sind, bedarf es also einer entsprechenden Anzahl von Steuerpads, soweit man nicht von einer nachfolgend erläuterten Steuer codeerzeugungsschaltung 19 Gebrauch macht. In vielen praktischen Anwendungen ist die Anzahl der verfügbaren äußeren Anschlüsse begrenzt. Um diesem Problem zu begegnen, kann die Steuercodeerzeugungsschaltung 19 vorgesehen sein, die eingangsseitig mit wenigstens einem äußeren Steueranschluß 6 u, 6 v verbunden ist und parallele Ausgänge aufweist, die mit dem Steuerbus 10 verbunden sind. Zweckmäßigerweise kann eine derartige Steuercodeerzeugungsschaltung als Schieberegister ausgebildet sein. Bei dieser Ausführungsform des Steuerbusses reduziert sich gegenüber der zuerst beschriebenen Ausführungsform die Geschwindigkeit, mit der eine Abänderung der Schaltungskonfiguration zwischen den äußeren Anschlüssen und den inneren Knoten vorgenommen werden kann. Die diesbezügliche Verlangsamung wirft jedoch keine nennenswerten Nachteile auf, da das eigentliche Testen der zu prüfenden Teilschaltungen 2 bis 5 im Echt- Zeitbetrieb vorgenommen werden kann.In the embodiment shown in FIG. 1, only two outer connections 6 u , 6 v are shown as control pads for the sake of explanation only. Since usually more than two configurations must be able to be generated with the control bus so that a number of two to the number of control lines can be generated in configurations, a corresponding number of control pads is required, unless one makes use of a control code generation circuit 19 explained below. In many practical applications, the number of available external connections is limited. In order to counter this problem, the control code generating circuit 19 can be provided which is connected on the input side to at least one external control connection 6 u , 6 v and has parallel outputs which are connected to the control bus 10 . Such a control code generation circuit can expediently be designed as a shift register. In this embodiment of the control bus, the speed at which the circuit configuration can be changed between the outer connections and the inner nodes is reduced compared to the embodiment described first. However, the slowdown in this regard does not have any significant disadvantages, since the actual testing of the subcircuits 2 to 5 to be tested can be carried out in real-time operation.

Verschiedenste Koppelelemente 8 a, . . ., 8 s können für die Zwecke der vorliegenden Erfindung eingesetzt werden. Denk bar sind beispielsweise unidirektionale oder bidirektio nale Koppelelemente, Übertragungsmodule, Funktionsmodule, Übertragungsgatter, Tri-State-Buffer, Multiplexer, Decoder, Register, Zähler, Testmustergeneratoren und Test- Coprozessoren.Various coupling elements 8 a ,. . ., 8 s can be used for the purposes of the present invention. Unidirectional or bidirectional coupling elements, transmission modules, function modules, transmission gates, tri-state buffers, multiplexers, decoders, registers, counters, test pattern generators and test coprocessors are conceivable, for example.

Eine Ausgestaltung eines bidirektionalen Koppelelementes, das aus CMOS-Übertragungsgattern besteht, ist in Fig. 2 angegeben. Die in Fig. 2 gezeigte Schaltungsanordnung eines bidirektionalen CMOS-Koppelelementes besteht aus vier CMOS-Übertragungsgattern 11, 12, 13, 14 und zwei negierenden CMOS-Gattern 15, 16. Je zwei Übertragungs gatter 11, 12; 13, 14 sind an eine Datenleitung 17, 18 angeschlossen, die beispielsweise mit einem äußeren An schluß oder einem inneren Knoten verbunden sein kann. Je ein Übertragungsgatter 12, 14 ist mit seinem anderen An schluß direkt mit dem anderen 14, 12 verbunden. Die ver bleibenden Übertragungsgatter 11, 13 sind mit ihrem ande ren Anschluß mit einer Datenbusleitung 9 a verbunden. Die Ansteuerung der in Fig. 2 linksseitigen Übertragungsgatter 11, 12 erfolgt durch eine Steuerleitung 10 a, wobei eines (11) dieser Übertragungsgatter 11, 12 mit dem Steuerlei tungspotential, das andere Gatter mittels des invertieren den CMOS-Gatters 16 mit dem umgekehrten Potential ange steuert wird. Entsprechend erfolgt die Ansteuerung des rechtsseitigen Übertragungsgatterpaares 13, 14 über die zweite Steuerleitung 10 b. Die erste Steuerleitung 10 a kann als Adreßleitung, die zweite Steuerleitung 10 b als Test- Enable-Leitung aufgefaßt werden.An embodiment of a bidirectional coupling element, which consists of CMOS transmission gates, is shown in FIG. 2. The circuit arrangement shown in FIG. 2 of a bidirectional CMOS coupling element consists of four CMOS transmission gates 11 , 12 , 13 , 14 and two negating CMOS gates 15 , 16 . Two transmission gates 11 , 12 ; 13 , 14 are connected to a data line 17 , 18 , which may for example be connected to an external circuit or an internal node. Each transmission gate 12 , 14 is connected to its other circuit directly with the other 14 , 12 . The remaining transmission gates 11 , 13 are connected with their other connection to a data bus line 9 a . The control of the left side in Fig. 2 transmission gates 11, 12 is effected by a control line 10 a, one (11) of these transmission gates 11, 12 tung potential with the Steuerlei, the other gate is by means of the invert the CMOS gate 16 with the reverse potential is controlled. Accordingly, the right-hand transmission gate pair 13 , 14 is controlled via the second control line 10 b . The first control line 10 a can be understood as an address line, the second control line 10 b as a test enable line.

Bei hohem Potential auf der ersten Steuerleitung 10 a und niedrigem Potential auf der zweiten Steuerleitung 10 b ergibt sich eine Verbindung zwischen der Datenleitung 9 a und der Leitung 17. Bei umgekehrten Polaritäten ist die Leitung 18 mit der Datenleitung 9 a verbunden. Sind die Potentiale auf beiden Steuerleitungen "0", ist die Leitung 17 direkt mit der Leitung 18 verbunden.With a high potential on the first control line 10 a and a low potential on the second control line 10 b , there is a connection between the data line 9 a and the line 17 . With reversed polarities, the line 18 is connected to the data line 9 a . If the potentials on both control lines are "0", line 17 is connected directly to line 18 .

Jedoch können, wie erwähnt, auch beliebige andere Koppel elemente für die Zwecke der vorliegenden Erfindung ange wendet werden.However, as mentioned, any other coupling can also be used elements for the purposes of the present invention be applied.

Claims

1. Circuit for operating an integrated circuit, of which it is a part, optionally in a test mode or a function mode, which has a plurality of external connections, a plurality of internal nodes, which are at least partially suitable for using them on subcircuits of the integrated Circuit for the purpose of their testing can be accessed and has a control bus with which at least one outer connection can be connected to at least one inner node, characterized in that

- that only one test bus ( 9 ) is provided,
- That at least one external connection ( 6 a ,..., 6 t ) can be connected to the test bus ( 9 ) via at least one first coupling element ( 8 a ,..., 8 s ),
- That the test bus ( 9 ) with each such internal node ( 7 a ,..., 7 y ), which can be accessed for the purpose of testing the subcircuit ( 2 to 6 ), via a first coupling element ( 8 a ,..., 8 s ) can be connected,
- That the first coupling elements ( 8 a ,..., 8 s ) are connected to each other by the test bus ( 9 ), and
- That the first coupling elements ( 8 a ,..., 8 s ) by means of the control bus ( 10 ) for the optional connection of at least one external connection ( 6 a ,..., 6 t ) with the test bus ( 9 ) and for the optional connection of the test bus ( 9 ) can be controlled with at least one inner node ( 7 a ,... 7 y ).

2. Circuit according to claim 1, characterized in that second coupling elements are provided which are arranged for establishing or interrupting a connection between lines of the test bus ( 9 ) and can be controlled by the control bus ( 10 ).

3. A circuit according to claim 1 or 2, characterized in that third coupling elements are provided which are arranged for establishing or interrupting a connection between data lines ( 6 c , 7 c ) not belonging to the test bus ( 9 ) and through the control bus ( 10 ) are controllable.

4. Circuit according to one of claims 1 to 3, characterized in that the control bus ( 10 ) is connected to parallel outputs of a control code generating circuit which is connected on the output side to at least one external Steueran circuit ( 6 u , 6 v ).

5. Circuit according to claim 4, characterized in that the control code generating circuit as a slide register is formed.

6. Circuit according to one of claims 1 to 5, characterized in that the coupling elements ( 8 a ,... 8 s ) arranged in such a manner and control codes for configuring the desired connections between external connections ( 6 a ,..., 6 t ) and inner nodes ( 7 a ,.., 7 y ) are selected such that at least one circuit configuration is generated in the test mode, in the outer connections ( 6 a ,..., 6 t ) by means of the first coupling elements ( 8 a ,..., 8 s ) with the test bus ( 9 ) and the test bus ( 9 ) with the first coupling elements ( 8 a ,..., 8 s ) with those inner nodes ( 7 a ,... , 7 y ) can be connected, which must be accessed for the purpose of testing at least one subcircuit ( 2 to 5 ), and that a circuit configuration is generated in the functional mode, in the outer connections ( 6 a ,..., 6 t ) by means of the first coupling elements ( 8 a ,..., 8 s ) with the test bus ( 9 ) with those inn nodes ( 7 a ,. . ., 7 y ) can be connected, the inputs as function inputs or function outputs of the circuit ( 1 ).

7. Circuit according to one of claims 1 to 6, characterized in that the coupling elements ( 8 a ,..., 8 s ) are formed by unidirectional or bidirectional transmission gates ( 11 , 12 , 13 , 14 ).