DE3743591A1 - Method for fabricating a semiconductor arrangement - Google Patents

Method for fabricating a semiconductor arrangement

Info

Publication number
DE3743591A1
DE3743591A1 DE19873743591 DE3743591A DE3743591A1 DE 3743591 A1 DE3743591 A1 DE 3743591A1 DE 19873743591 DE19873743591 DE 19873743591 DE 3743591 A DE3743591 A DE 3743591A DE 3743591 A1 DE3743591 A1 DE 3743591A1
Authority
DE
Germany
Prior art keywords
layer
titanium
titanium nitride
semiconductor
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873743591
Other languages
German (de)
Other versions
DE3743591C2 (en
Inventor
Hajime Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3743591A1 publication Critical patent/DE3743591A1/en
Application granted granted Critical
Publication of DE3743591C2 publication Critical patent/DE3743591C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

A method for fabricating a semiconductor arrangement is described which comprises the following steps: A first titanium layer is formed on a semiconductor layer; the first semiconductor layer is nitrided in a nitrogen atmosphere via a heat treatment to form a first titanium nitride layer and a reaction product layer near the boundary between the semiconductor layer and the first titanium nitride layer; a second titanium layer is formed on the first titanium nitride layer; the second titanium layer is nitrided in a nitrogen atmosphere via a heat treatment to form a second titanium nitride layer in such a way that a metal boundary layer is formed on the semiconductor substrate by a combination of the first titanium nitride layer and the second titanium nitride layer. While on the one hand, the ability of the titanium nitride layer to act as boundary metal is retained to a sufficient extent, on the other hand, the region in which titanium reacts with the semiconductor layer is narrowed down, so that excessive corrosion of the semiconductor layer is prevented.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halb­ leiteranordnung nach dem Oberbegriff des Patentanspruches 1 und insbesondere dreht es sich dabei um die Herstellung einer Metall­ grenzschicht in einer Halbleiteranordnung. In den Fig. 1A bis 1C sind Querschnitte durch ein typisches Beispiel gezeigt, an­ hand derer sich der bisher bekannte Herstellungsprozeß für eine Halbleiteranordnung erkennen läßt, d. h., ein Verfahrensablauf bei dem eine Metallgrenzschicht, z. B. eine Titan-Nitrid-Schicht auf Halbleiterschichten über RTP (Rapid Thermal Process) herge­ stellt wird, eine Technik, bei der mit Hilfe einer Lampe hoher Intensität schnell aufgeheizt wird.The invention relates to a method for producing a semiconductor arrangement according to the preamble of claim 1 and in particular it is about the production of a metal boundary layer in a semiconductor arrangement. In FIGS. 1A to 1C cross sections are shown by a typical example, which can be at hand, the previously known manufacturing process for recognizing a semiconductor device, ie, a procedure in which a metal barrier, eg. B. is a titanium nitride layer on semiconductor layers via RTP (Rapid Thermal Process) Herge, a technique in which is heated quickly with the help of a high intensity lamp.

Wie in Fig. 1A gezeigt, wird zunächst ein Kontaktloch 3 für ei­ nen elektrischen Kontakt mit einem Siliziumsubstrat 1 auf einer vorbestimmten Stelle eines Isolierfilms 2 auf dem Silizium­ substrat 1 gebildet, das als Halbleiterschicht eines Halb­ leiterteils 10 wirkt. Dann wird Titan auf der Oberfläche des Isolierfilms 2 und der Innenwand des Kontaktloches 3 über Sputtern, Bedampfen oder dergleichen gebildet, so daß eine Titanschicht 40 a entsteht. In diesem Fall, der in Fig. 1A gezeigt ist, können Verunreinigungen wie Phosphor, Bor oder Arsen in der Region des Siliziumsubstrates 1 beim Boden des Kontaktloches 3 über Ionentransplantation oder thermische Diffusion implantiert werden, um den dotierten Bereich des Siliziumsubstrates 1 zu aktivieren, wodurch dann eine ver­ unreinigungs-diffundierte Schicht 5 entsteht.As shown in Fig. 1A, a contact hole 3 for egg NEN electrical contact with a silicon substrate 1 to a predetermined position of an insulating film 2 is first formed on the silicon substrate 1 which acts as a semiconductor layer of a semiconductor part 10. Then titanium is formed on the surface of the insulating film 2 and the inner wall of the contact hole 3 via sputtering, vapor deposition or the like, so that a titanium layer 40 a is formed. In this case, as shown in Fig. 1A, impurities such as phosphorus, boron or arsenic can be implanted in the region of the silicon substrate 1 at the bottom of the contact hole 3 via ion transplantation or thermal diffusion to activate the doped region of the silicon substrate 1 , thereby then a ver impurity-diffused layer 5 is formed.

Als nächstes wird, wie in Fig. 1B gezeigt, die Titanschicht 40 a in einer Stickstoffatmosphäre über RTP nitriert, um eine Titan-Nitridschicht 40 zu bilden. Zu diesem Zeitpunkt rea­ giert Titan in der Titanschicht 40 a mit dem Silizium im Siliziumsubstrat 1 und bildet eine Titan-Silicid-Schicht in der Nähe der Grenze zwischen der Titan-Nitrid-Schicht 40 und dem Siliziumsubstrat 1.Next, as shown in FIG. 1B, the titanium layer 40 a is nitrided in a nitrogen atmosphere over RTP to form a titanium nitride layer 40 . At this time, titanium in the titanium layer 40 a reacts with the silicon in the silicon substrate 1 and forms a titanium silicide layer near the boundary between the titanium nitride layer 40 and the silicon substrate 1 .

Als drittes wird, wie in Fig. 1C gezeigt, eine Aluminium­ legierungsschicht 9 auf der Titan-Nitrid-Schicht 40 über Sputtern, Bedampfen oder dergleichen gebildet. Schließlich wird auf dem Halbleiter 10 ein Muster für die Verdrahtung angebracht.Third, as shown in FIG. 1C, an aluminum alloy layer 9 is formed on the titanium nitride layer 40 via sputtering, sputtering, or the like. Finally, a pattern for the wiring is applied to the semiconductor 10 .

Die so gebildete Titan-Nitrid-Schicht 40 dient als Resultat ihrer Dichte dazu, das Aluminium in der Aluminium-Legierungs­ schicht 9 vor einer Reaktion mit dem Siliziumsubstrat 1 zu schützen, die einen Durchgang über die Wanderung des Alumi­ niums in das Siliziumsubstrat 1 bewirken würde. Wenn die Dicke der Titan-Nitrid-Schicht 40 oberhalb von 150 Å am Boden des Kontaktloches 3 beträgt, so wirkt die Nitrid- Schicht 40 als Grenzschicht gegen diesen Durchbruch. Wenn die Dicke der Titan-Nitrid-Schicht 40 gesteigert wird, so kann ein großer Grenzschichteffekt erzielt werden. The titanium nitride layer 40 thus formed serves as a result of its density to protect the aluminum in the aluminum alloy layer 9 from a reaction with the silicon substrate 1 , which would cause passage through the migration of the aluminum into the silicon substrate 1 . If the thickness of the titanium nitride layer 40 is above 150 Å at the bottom of the contact hole 3 , the nitride layer 40 acts as a boundary layer against this breakthrough. If the thickness of the titanium nitride layer 40 is increased, a large boundary layer effect can be achieved.

Wenn beispielsweise die Titan-Schicht 40 a, die durch Titan­ ablagerung gebildet wird, eine Dicke von 1000 Å hat, so hat der Abschnitt der Titan-Nitrid-Schicht 40 am Boden des Kon­ taktloches 3, die durch RTP gebildet wird, eine Dicke von etwa 300 Å und die Titan-Nitrid-Schicht 40 weist eine Dicke von 1500 Å auf. In diesem Fall reagiert die Titan-Schicht 40 a mit dem Siliziumsubstrat 1 in der Art, daß sie das Si­ liziumsubstrat 1 bis zu einer Tiefe von etwa 800 Å korro­ diert. Daraus resultiert, daß die Verbindungstiefe X j im Abschnitt des Kontaktloches 3 abnimmt.For example, if the titanium layer 40 a , which is formed by titanium deposition, has a thickness of 1000 Å, the portion of the titanium nitride layer 40 at the bottom of the contact hole 3 , which is formed by RTP, has a thickness of about 300 Å and the titanium nitride layer 40 has a thickness of 1500 Å. In this case, the titanium layer 40 reacts with a silicon substrate 1 in such a manner that the Si liziumsubstrat 1 to a depth of about 800 Å KORRO diert. As a result, the connection depth X j decreases in the section of the contact hole 3 .

Wie oben beschrieben, wird dann, wenn Titan mit einer Dicke von etwa 1000 Å abgelagert wird, das Siliziumsubstrat 1 bis zu einer Tiefe von etwa 800 Å über Silicidierung korro­ diert, jedoch schreitet diese Korrosion teilweise auch zu tieferen Schichten fort. Auch in dem Fall, in dem die Ver­ bindungstiefe X j bei 3000 Å liegt, können Fehler wie Ver­ bindungsleckagen auftreten.As described above, when titanium is deposited to a thickness of about 1000 Å, the silicon substrate 1 is corroded to a depth of about 800 Å via silicidation, but this corrosion sometimes progresses to deeper layers. Even in the case where the connection depth X j is 3000 Å, errors such as connection leakage may occur.

Wenn die Verbindungstiefe X j weiter abnimmt und zwar weil man die Halbleiteranordnungen miniaturisieren will, muß man die Tiefe des Abschnittes des Siliziumsubstrates 1 vermin­ dern, das durch Silicidierung korrodiert wird. Beim her­ kömmlichen Verfahren muß jedoch, um die Dicke der Titan- Silicid-Schicht 6 zu verringern, die Dicke des abgelagerten Titans ebenfalls abnehmen. Dies wiederum führt zu dem Problem, daß die Titan-Nitrid-Schicht 40 am Boden des Kontaktloches 3 eine verringerte Dicke und damit auch eine verminderte Fähig­ keit bekommt, als Grenzmetallschicht zu wirken.If the connection depth X j continues to decrease, because the semiconductor devices are to be miniaturized, the depth of the section of the silicon substrate 1 which is corroded by siliciding must be reduced. In the conventional method, however, in order to reduce the thickness of the titanium silicide layer 6 , the thickness of the deposited titanium must also decrease. This in turn leads to the problem that the titanium nitride layer has a reduced thickness and therefore a reduced capability gets ness 40 at the bottom of the contact hole 3, to act as a barrier metal layer.

Ausgehend vom obengenannten Stand der Technik, ist es Auf­ gabe der vorliegenden Erfindung, ein Verfahren der eingangs genannten Art dahingehend weiterzubilden, daß Verbindungs­ leckagen in tieferen Halbleiterschichten vermieden werden und zwar trotz einer Verminderung der Dicke der Titanschicht. Es dreht sich also um die Verbesserung des Grenzschichteffektes der Titanschicht. Based on the above-mentioned prior art, it is up Object of the present invention, a method of the introduction mentioned type in that connection leaks in deeper semiconductor layers can be avoided and in spite of a reduction in the thickness of the titanium layer. It So it's about improving the boundary layer effect the titanium layer.  

Zur Lösung dieser Aufgabe umfaßt das erfindungsgemäße Ver­ fahren folgende Schritte:To solve this problem, the invention comprises Ver do the following:

Man bildet eine erste Titanschicht auf einer Halbleiter­ schicht; man nitriert die erste Halbleiterschicht in einer Stickstoffatmosphäre über Wärmebehandlung zur Bildung ei­ ner ersten Titan-Nitrid-Schicht und einer Reaktionsprodukt- Schicht in der Nähe der Grenze zwischen der Halbleiter- Schicht und der ersten Titan-Nitrid-Schicht; man bildet ei­ ne zweite Titan-Schicht auf der ersten Titan-Nitrid-Schicht; man nitriert die zweite Titan-Nitrid-Schicht in einer Stick­ stoffatmosphäre über Wärmebehandlung zur Bildung einer zwei­ ten Titan-Nitrid-Schicht so, daß eine Grenzmetallschicht auf dem Halbleitersubstrat durch eine Kombination der er­ sten Titan-Nitrid-Schicht und der zweiten Titan-Nitrid- Schicht gebildet wird. Die Grenzmetallschicht kann durch Wiederholung des dritten Schrittes zur Bildung einer zwei­ ten Titan-Schicht auf der ersten Titan-Nitrid-Schicht und durch Wiederholung des vierten Schrittes der Nitrierung der zweiten Titan-Nitrid-Schicht in einer Stickstoffatmosphäre über Wärmebehandlung gebildet werden.A first titanium layer is formed on a semiconductor layer; the first semiconductor layer is nitrided in one Nitrogen atmosphere via heat treatment to form egg a first titanium nitride layer and a reaction product Layer near the boundary between the semiconductor Layer and the first titanium nitride layer; one forms an egg ne second titanium layer on the first titanium nitride layer; the second titanium nitride layer is nitrided in a stick atmosphere through heat treatment to form a two titanium nitride layer so that a boundary metal layer on the semiconductor substrate by a combination of it most titanium nitride layer and the second titanium nitride Layer is formed. The boundary metal layer can pass through Repeat the third step to form a two titanium layer on the first titanium nitride layer and by repeating the fourth step of nitriding the second titanium nitride layer in a nitrogen atmosphere be formed via heat treatment.

Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleiteranordnung können Deffekte, wie Verbindunglecka­ gen, daran gehindert werden, sich in tieferen Halbleiter­ schichten zu entwickeln. Darüber hinaus wird, da der Be­ reich, in welchem die Titan-Schicht mit der Halbleiterschicht reagiert, auf einen engen Bereich begrenzt ist, die benötig­ te Dicke der Titan-Schicht zur Erzielung einer vorherbestimm­ ten Dicke der Titan-Nitrid-Schicht reduziert werden. Aus die­ sem Grund kann man die Menge des benötigten Titan und die Zeitspanne zur Titanablagerung verringern.In the inventive method for producing a Semiconductor devices can defects such as compound leaks against being prevented from moving into deeper semiconductors to develop layers. In addition, since the Be rich in which the titanium layer with the semiconductor layer responds to a narrow range that is needed th thickness of the titanium layer to achieve a predetermined th thickness of the titanium nitride layer can be reduced. From the For this reason, you can determine the amount of titanium required and the Reduce the time for titanium deposition.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiteranordnung wird das Nitrieren der Titan-Schicht z. B. in zwei separaten Schritten vorgenommen. Da die erste Titan-Nitrid-Schicht, die durch Nitrieren der ersten Titan-Schicht entsteht, ei­ nen Kontakt der zweiten Titan-Schicht von der Halbleiter- Schicht verhindert, reagiert in diesem Fall die zweite Ti­ tan-Schicht nicht mit der Halbleiterschicht. Die zweite Titan-Schicht wird auch nitriert, so daß sich eine Kombina­ tion mit der ersten Titan-Nitrid-Schicht ergibt, um eine Titan-Nitrid-Schicht zu formen. Nachdem die Titan-Silicid- Schicht nur während der Nitrierung der ersten Titan-Schicht entsteht, wird darüber hinaus die Dickenabnahme der Halb­ leiterschicht aufgrund Korrosion durch die Reaktion mit der Titan-Schicht relativ gering gehalten und zwar indem man die Dicke der ersten Titan-Schicht reduziert. Auf diese Weise kann eine Titan-Nitrid-Schicht mit einer hinreichen­ den Dicke erzielt werden, ohne daß dadurch die Dicke der Halbleiterschicht über Korrosion abnimmt, welche durch die Reaktion der Titan-Schicht mit der Halbleiterschicht an der Grenzschicht dazwischen entsteht, wobei letztere dem Betrag nach gering gehalten werden kann.In a preferred embodiment of the invention Method for producing a semiconductor device is nitriding the titanium layer e.g. B. in two separate Steps. Since the first titanium nitride layer,  which results from nitriding the first titanium layer, ei contact of the second titanium layer from the semiconductor Layer prevents, in this case the second Ti reacts tan layer not with the semiconductor layer. The second Titanium layer is also nitrided, so that a Kombina tion with the first titanium nitride layer results in a Shaping titanium nitride layer. After the titanium silicide Layer only during the nitriding of the first titanium layer arises, in addition, the decrease in thickness of the half conductor layer due to corrosion by reaction with the Titanium layer kept relatively low by the thickness of the first titanium layer is reduced. To this A titanium nitride layer with one can suffice the thickness can be achieved without the thickness of the Semiconductor layer decreases over corrosion, which by the Reaction of the titanium layer with the semiconductor layer the boundary layer in between arises, the latter the Amount can be kept low.

Weitere erfindungswesentliche Merkmale ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung bevor­ zugter Ausführungsformen der Erfindung, die anhand der Ab­ bildungen näher erläutert werden. Hierbei zeigenFurther features essential to the invention result from the Subclaims and the description below Zugter embodiments of the invention, which is based on the Ab education will be explained in more detail. Show here

Fig. 1A bis 1C Querschnitte durch eine Halbleiteranordnung, die mit einem bekannten Verfahren hergestellt wird; und FIGS. 1A to 1C are cross-sections through a semiconductor device which is produced by a known method; and

Fig. 2A bis 2D Querschnitte zur Erläuterung der verschiedenen Zustände der Halbleiteranordnung bei Durchfüh­ rung einer Ausführungsform des erfindungsge­ mäßen Verfahrens. Figs. 2A to 2D are cross sections for explaining the different states of the semiconductor device in an embodiment of the imple tion erfindungsge MAESSEN method.

Im folgenden wird eine bevorzugte Ausführungsform der Erfin­ dung anhand der Fig. 2A bis 2D näher erläutert. Diese zeigen Querschnittsansichten zur Erläuterung der Zustände einer Halbleiteranordnung, die jeweils einen Schritt des er­ findungsgemäßen Verfahrens zur Herstellung einer Halbleiter­ anordnung entsprechen.In the following a preferred embodiment of the inven tion is explained in more detail with reference to FIGS . 2A to 2D. These show cross-sectional views for explaining the states of a semiconductor arrangement, each of which corresponds to a step of the method according to the invention for producing a semiconductor arrangement.

Die Bezugsziffern aus den Fig. 1A bis 1D werden auch hier zur Erläuterung gleicher bzw. ähnlicher Teile verwendet.The reference numerals from FIGS . 1A to 1D are also used here to explain the same or similar parts.

Zunächst wird, wie in Fig. 2A gezeigt, ein Kontaktloch 3 an einer vorbestimmten Stelle eines Isolierfilms 2 gebildet, der über einem Siliziumsubstrat 1 liegt, das als Halbleiter­ schicht wirkt. Daraufhin wird Titan als Schicht auf der Oberfläche des Isolierfilms 2 und der Innenwand des Kontakt­ loches 3 über Sputtern, Bedampfung oder dergleichen abge­ lagert und zwar in einer Schichtdicke, die geringer ist als die nach Fig. 1A, wodurch eine erste Titan-Schicht 4 a gebildet wird. In diesem Fall, der in Fig. 2A gezeigt ist, können Verunreinigungen wie Phosphor, Bor oder Arsen im Bereich des Silizium-Substrates 1 beim Boden des Kontaktloches 3 über Ionenimplantation, thermische Diffusion oder derglei­ chen implantiert werden, um diesen Bereich des Silizium­ substrates 1 zu aktivieren und dadurch eine Verunreinigungs- Diffusionsschicht 5 zu bilden.First, as shown in Fig. 2A, a contact hole 3 is formed at a predetermined position of an insulating film 2 , which lies over a silicon substrate 1 , which acts as a semiconductor layer. Thereupon titanium is deposited as a layer on the surface of the insulating film 2 and the inner wall of the contact hole 3 via sputtering, vapor deposition or the like in a layer thickness which is less than that according to FIG. 1A, whereby a first titanium layer 4 a is formed. In this case, which is shown in FIG. 2A, impurities such as phosphorus, boron or arsenic can be implanted in the region of the silicon substrate 1 at the bottom of the contact hole 3 via ion implantation, thermal diffusion or the like, around this region of the silicon substrate 1 to activate and thereby form a contamination diffusion layer 5 .

Als zweites wird, wie in Fig. 2B gezeigt, die erste Titan- Schicht 4 a in einer Stickstoffatmosphäre über RTP nitriert, um eine erste Titan-Nitrid-Schicht 4 zu bilden. Zu diesem Zeitpunkt reagiert das Titan in der Titan-Schicht 4 a mit dem Silizium im Silizium-Substrat 1 und bildet ein Reak­ tionsprodukt und zwar eine Titan-Silicid-Schicht 6 in der Nähe der Grenze zwischen dem Siliziumsubstrat 1 und der er­ sten Titan-Nitrid-Schicht 4.Second, as shown in FIG. 2B, the first titanium layer 4 a is nitrided in a nitrogen atmosphere via RTP to form a first titanium nitride layer 4 . At this time, the titanium in the titanium layer 4 a reacts with the silicon in the silicon substrate 1 and forms a reaction product, namely a titanium silicide layer 6 in the vicinity of the boundary between the silicon substrate 1 and the most titanium Nitride layer 4 .

Als drittes wird, wie in Fig. 2C gezeigt, wieder Titan auf der ersten Titan-Nitrid-Schicht 4 abgelagert, um eine zweite Titan-Schicht 7 a zu bilden.Third, as shown in FIG. 2C, titanium is again deposited on the first titanium nitride layer 4 to form a second titanium layer 7 a .

Als viertes wird, wie in Fig. 2D gezeigt, die zweite Titan- Schicht 7 a in der Stickstoffatmosphäre über RTP nitriert, um eine zweite Titan-Nitrid-Schicht 7 zu bilden. So wird eine dicke Titan-Nitrid-Schicht 8 geformt, die als Grenz­ metallschicht wirkt, da die zweite Titan-Nitrid-Schicht 7 auf der ersten Titan-Nitrid-Schicht 4 ausgebildet wird.Fourth, as shown in FIG. 2D, the second titanium layer 7 a is nitrided in the nitrogen atmosphere via RTP in order to form a second titanium nitride layer 7 . A thick titanium nitride layer 8 is thus formed, which acts as a boundary metal layer, since the second titanium nitride layer 7 is formed on the first titanium nitride layer 4 .

Beim oben beschriebenen Verfahren dient die Anbringung der ersten Titan-Nitrid-Schicht 4, die eingangs als dünner Film ausgebildet wird dazu, einen Kontakt der im zweiten Schritt aufgebrachten Titan-Schicht 7 a mit dem Silizium­ substrat 1 oder der Titan-Silicid-Schicht 6 zu verhindern. Aus diesem Grund wird auch dann, wenn die zweite Titan- Schicht 7 a über RTP nitriert wird, diese zweite Titan- Schicht 7 a überhaupt nicht silicidiert. Dementsprechend können die zwei Titan-Schichten 4 a und 7 a, die jeweils dünner als eine herkömmliche Schicht sind, in eine Titan- Nitrid-Schicht 8 umgewandelt werden, welche eine Dicke auf­ weist, die zur Realisierung eines hohen Grenzeffektes aus­ reicht.In the method described above, the attachment of the first titanium nitride layer 4 , which is initially formed as a thin film, serves to make contact of the titanium layer 7 a applied in the second step with the silicon substrate 1 or the titanium silicide layer 6 to prevent. For this reason, even if the second titanium layer 7 a is nitrided via RTP, this second titanium layer 7 a is not silicided at all. Accordingly, the two titanium layers 4 a and 7 a , which are each thinner than a conventional layer, can be converted into a titanium nitride layer 8 , which has a thickness that is sufficient to achieve a high limiting effect.

Wie eingangs beschrieben, benötigt das herkömmliche, in den Fig. 1A bis 1C gezeigte Verfahren eine Ablagerung einer Titan-Schicht 40 a mit einer Dicke von 1000 Å, um eine 300 Å dicke Titan-Nitrid-Schicht 40 zu bilden. In diesem Fall wird eine Titan-Silicid-Schicht 6 mit einer Dicke von etwa 1500 Å gebildet, so daß der Abschnitt des Silizium­ substrates 1 beim Boden des Kontaktloches 3 bis zu einer Tiefe von etwa 800 Å korrodiert wird.As described at the beginning, the conventional method shown in FIGS. 1A to 1C requires a depositing of a titanium layer 40 a with a thickness of 1000 Å in order to form a 300 Å thick titanium nitride layer 40 . In this case, a titanium silicide layer 6 is formed with a thickness of about 1500 Å, so that the portion of the silicon substrate 1 at the bottom of the contact hole 3 is corroded to a depth of about 800 Å.

Im Gegensatz zur herkömmlichen Methode wird beim erfindungs­ gemäßen Verfahren bei einer Ablagerung einer ersten Titan- Schicht 4 a mit einer Dicke von 500 Å und darauffolgender RTP-Nitrierung eine erste Titan-Nitrid-Schicht 4 mit einer Dicke von etwa 150 Å und eine Titan-Silicid-Schicht 6 mit einer Dicke von etwa 750 Å gebildet. Das Siliziumsubstrat 1 wird bis zu einer Tiefe von etwa 400 Å korrodiert. Wenn daraufhin die zweite Titan-Schicht 7 a mit einer Dicke von etwa 150 Å abgelagert und daraufhin über RTP nitriert, wird die zweite 150 Å dicke Titan-Nitrid-Schicht 7 gebildet. Daraus folgt, daß die Gesamtdicke der Titan-Nitrid-Schicht 8 300 Å beträgt.In contrast to the conventional method is in fiction, modern process at a deposition of a first titanium layer 4a having a thickness of 500 Å and subsequent RTP nitriding a first titanium nitride layer 4 having a thickness of about 150 Å and a titanium Silicide layer 6 formed with a thickness of about 750 Å. The silicon substrate 1 is corroded to a depth of about 400 Å. When the second titanium layer 7 a is then deposited with a thickness of approximately 150 Å and then nitrided using RTP, the second 150 Å thick titanium nitride layer 7 is formed. It follows that the total thickness of titanium nitride layer 8 is 300 Å.

Wenn also beim erfindungsgemäßen Verfahren eine 300 Å dicke Titan-Nitrid-Schicht 8 gebildet wird, so wird das Silizium­ substrat 1 lediglich bis zu einer Tiefe von etw 400 Å korrodiert. Auf diese Weise kann die Bildung und Nietrie­ rung der Titanschichten in zwei separaten Schritten so durchgeführt werden, daß man eine Titan-Nitrid-Schicht mit einer hinreichenden Dicke und somit eine Metallgrenzschicht mit einem hohen Grenzeffekt erzielt, während der Bereich, in dem die Titanschicht mit der Halbleiterschicht reagiert, auf einen engen Bereich am Boden des Kontaktloches begrenzt wird.Thus, if a 300 Å thick titanium nitride layer 8 is formed in the method according to the invention, the silicon substrate 1 is only corroded to a depth of approximately 400 Å. In this way, the formation and riveting of the titanium layers can be carried out in two separate steps in such a way that a titanium nitride layer with a sufficient thickness and thus a metal boundary layer with a high boundary effect can be achieved during the region in which the titanium layer the semiconductor layer reacts, is limited to a narrow area at the bottom of the contact hole.

Bei dem oben beschriebenen Verfahren werden der Ablagerungs­ prozeß und der Nitrierungsprozeß in zwei Schritte unter­ teilt. Die Ablagerung und die Nitrierung können aber auch in drei oder mehr Schritten erfolgen, wobei man ähnliche Effekte bzw. gewisse Verbesserungen noch erzielen kann.In the process described above, the deposit process and the nitriding process in two steps below Splits. The deposition and nitriding can also done in three or more steps, taking similar Effects or certain improvements can still achieve.

Darüber hinaus ist die Erfindung nicht nur auf den hier be­ schriebenen Gegenstand mit einem Siliziumsubstrat und einer Titan-Nitrid-Schicht 8 beschränkt. Beispielsweise kann die Titan-Nitrid-Schicht 8 auch in Kontakt mit einer Polysili­ zium-Verdrahtungsschicht stehen, wobei man durch das er­ findungsgemäße Verfahren die Korrosion des Polysiliziums verhindern bzw. verringern kann.In addition, the invention is not only limited to the subject described here with a silicon substrate and a titanium nitride layer 8 . For example, the titanium nitride layer 8 can also be in contact with a polysilicon wiring layer, wherein the corrosion of the polysilicon can be prevented or reduced by the method according to the invention.

Claims (14)

1. Verfahren zum Herstellen einer Halbleiteranordnung, gekennzeichnet durch folgende Schritte:
man bildet eine erste Titan-Schicht auf einer Halbleiterschicht;
man nitriert die erste Titan-Schicht in einer Stickstoffatmo­ sphäre über Wärmebehandlung zur Bildung einer ersten Titan- Nitrid-Schicht und einer Reaktionsprodukt-Schicht in der Nähe der Grenze zwischen der Halbleiterschicht und der ersten Titan- Nitrid-Schicht;
man bildet eine zweite Titan-Schicht auf der ersten Titan- Nitrid-Schicht; und
man nitriert die zweite Titan-Schicht in einer Stickstoff­ atmosphäre über Wärmebehandlung zur Bildung einer zweiten Titan-Nitrid-Schicht, so daß eine Metallgrenzschicht auf dem Halbleitersubstrat durch Kombination der ersten Titan- Nitrid-Schicht und der zweiten Titan-Nitrid-Schicht ge­ bildet wird.
1. A method for producing a semiconductor arrangement, characterized by the following steps:
a first titanium layer is formed on a semiconductor layer;
nitriding the first titanium layer in a nitrogen atmosphere via heat treatment to form a first titanium nitride layer and a reaction product layer near the boundary between the semiconductor layer and the first titanium nitride layer;
a second titanium layer is formed on the first titanium nitride layer; and
the second titanium layer is nitrided in a nitrogen atmosphere via heat treatment to form a second titanium nitride layer, so that a metal boundary layer is formed on the semiconductor substrate by combining the first titanium nitride layer and the second titanium nitride layer .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallgrenzschicht durch Wiederholung des dritten Schrittes, nämlich der Bildung einer zweiten Titan-Schicht auf der ersten Titan-Nitrid-Schicht und durch Wiederholung des vierten Schrittes, nämlich der Nitrierung der zweiten Titan-Schicht in einer Stickstoffatmosphäre durch Wärme­ behandlung hergestellt wird.2. The method according to claim 1, characterized, that the metal boundary layer by repeating the third Step, namely the formation of a second titanium layer on the first titanium nitride layer and by repetition the fourth step, namely the nitriding of the second Titanium layer in a nitrogen atmosphere by heat treatment is made. 3. Verfahren nach Anspruch 1, gekennzeichnet durch die Schritte:
man bildet einen Isolierfilm auf einer Halbleiterschicht, bevor man die erste Titan-Schicht aufbringt, um ein Kon­ taktloch in einer vorbestimmten Position auf dem Isolier­ film so anzubringen, daß ein Abschnitt der Halbleiteran­ ordnung durch den Isolierfilm offen daliegt;
man bildet die erste Titan-Schicht auf der offenen Fläche der Halb­ leiterschicht und der Oberfläche des Isolierfilms ein­ schließlich der Innenwände des Kontaktloches.
3. The method according to claim 1, characterized by the steps:
an insulating film is formed on a semiconductor layer before the first titanium layer is applied in order to make a contact hole in a predetermined position on the insulating film so that a portion of the semiconductor arrangement is exposed through the insulating film;
one forms the first titanium layer on the open surface of the semiconductor layer and the surface of the insulating film and finally the inner walls of the contact hole.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht ein Siliziumsubstrat umfaßt.4. The method according to any one of the preceding claims, characterized, that the semiconductor layer comprises a silicon substrate. 5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterschicht eine Polysilizium-Verdrahtungs­ schicht umfaßt. 5. The method according to any one of claims 1 to 3, characterized, that the semiconductor layer is a polysilicon wiring layer comprises.   6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Abschnitt der Halbleiterschicht unterhalb der ersten Titan-Schicht eine verunreinigungs-diffundierte (dotierte) Schicht umfaßt.6. The method according to any one of the preceding claims, characterized, that a portion of the semiconductor layer below the first titanium layer a contaminated diffused (Doped) layer comprises. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Verunreinigung/Dotierung mindestens ein Element der Gruppe aus Phosphor, Bor und Arsen umfaßt, das in die Verunreinigungs-Diffusionsschicht eingeführt ist.7. The method according to claim 6, characterized, that the contamination / doping is at least one element includes the group of phosphorus, boron and arsenic, which in the Impurity diffusion layer is introduced. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß man die Verunreinigungen durch Ionenimplantation ein­ bringt.8. The method according to claim 7, characterized, that you get the impurities by ion implantation brings. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß man die Verunreinigungen durch thermische Diffusion einbringt.9. The method according to claim 7, characterized, that the impurities by thermal diffusion brings in. 10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede der Wärmebehandlungen zur Bildung der ersten und der zweiten Titan-Schicht eine RTP (Rapid Thermal Process) Behandlung ist.10. The method according to any one of the preceding claims, characterized, that each of the heat treatments to form the first and the second titanium layer an RTP (Rapid Thermal Process) treatment is. 11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Reaktionsprodukt-Schicht eine Titan-Silicid- Schicht ist.11. The method according to any one of the preceding claims, characterized, that the reaction product layer is a titanium silicide Layer is. 12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man die erste Titan-Schicht mit einer Dicke von etwa 500 Å aufbringt. 12. The method according to any one of the preceding claims, characterized, that you have the first titanium layer with a thickness of about 500 Å.   13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man die zweite Titan-Schicht mit einer Dicke von etwa 150 Å aufbringt.13. The method according to any one of the preceding claims, characterized, that you have the second titanium layer with a thickness of about 150 Å. 14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man die Titan-Silicid-Schicht in einer Dicke von etwa 750 Å herstellt.14. The method according to any one of the preceding claims, characterized, that the titanium silicide layer in a thickness of about Produces 750 Å.
DE19873743591 1986-12-24 1987-12-22 Method for fabricating a semiconductor arrangement Granted DE3743591A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309838A JPS63160328A (en) 1986-12-24 1986-12-24 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3743591A1 true DE3743591A1 (en) 1988-07-07
DE3743591C2 DE3743591C2 (en) 1992-12-17

Family

ID=17997879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873743591 Granted DE3743591A1 (en) 1986-12-24 1987-12-22 Method for fabricating a semiconductor arrangement

Country Status (3)

Country Link
JP (1) JPS63160328A (en)
KR (1) KR910002452B1 (en)
DE (1) DE3743591A1 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930655A1 (en) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Semiconductor module with laminated coupling layer - has coupling section, extending over insulating film on semiconductor substrate main surface
EP0377245A1 (en) * 1989-01-04 1990-07-11 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing a semiconductor device
EP0452921A2 (en) * 1990-04-20 1991-10-23 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
EP0506129A1 (en) * 1991-03-29 1992-09-30 Applied Materials, Inc. Process for forming an electrical contact through an insulation layer to a silicon semiconductor wafer thereunder
EP0697729A2 (en) * 1994-08-18 1996-02-21 Oki Electric Industry Co., Ltd. Contact structure using barrier metal and method of manufacturing the same
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5877086A (en) * 1996-07-12 1999-03-02 Applied Materials, Inc. Metal planarization using a CVD wetting film
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US6537905B1 (en) 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6605531B1 (en) 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US6797620B2 (en) 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008842B1 (en) * 1988-07-11 1992-10-09 삼성전자 주식회사 Application method for metal layer of semiconductor
JP2720567B2 (en) * 1990-03-28 1998-03-04 ソニー株式会社 Method for manufacturing semiconductor device
GB2242781A (en) * 1990-04-06 1991-10-09 Koninkl Philips Electronics Nv A semiconductor device
KR100510465B1 (en) * 1998-05-12 2005-10-24 삼성전자주식회사 Method for forming barrier metal layer in semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3140669A1 (en) * 1981-10-13 1983-04-28 Siemens AG, 1000 Berlin und 8000 München METHOD FOR PRODUCING SEMICONDUCTOR DEVICES

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3140669A1 (en) * 1981-10-13 1983-04-28 Siemens AG, 1000 Berlin und 8000 München METHOD FOR PRODUCING SEMICONDUCTOR DEVICES

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Maeda, T. et. al.: Effects of Ti Interlevel Existence in Al/Ti/TiN/Ti Structure for Highly Reliable Interconnection. In: VLSI Symposium 1985, Dig. Tech. Papers, V-7, S. 50-51 *
Maeda, T. et.al.: Highly Reliable One-Micron-Rule Interconnection Utilizing TiN Barrier Metal. In: IEDM 85, 1985, S. 610-613 *
Murarka, S.P.: Silicides for VLSI Applications Academic Press, 1983, New York, S. 115-131 und 164-170 *
Patent Abstract zur JP-A2 60-176231 (A) *
Patent Abstract zur JP-A2 60-193333 (A) *
Patent Abstract zur JP-A2 61-114524 (A) *
Patent Abstract zur JP-A2 61-142739 (A) *

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930655A1 (en) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Semiconductor module with laminated coupling layer - has coupling section, extending over insulating film on semiconductor substrate main surface
EP0377245A1 (en) * 1989-01-04 1990-07-11 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing a semiconductor device
EP0452921A2 (en) * 1990-04-20 1991-10-23 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
EP0452921A3 (en) * 1990-04-20 1992-10-28 Applied Materials Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
EP0506129A1 (en) * 1991-03-29 1992-09-30 Applied Materials, Inc. Process for forming an electrical contact through an insulation layer to a silicon semiconductor wafer thereunder
US5920122A (en) * 1994-08-18 1999-07-06 Oki Electric Industry Co., Ltd. Contact structure using barrier metal and method of manufacturing the same
US5654235A (en) * 1994-08-18 1997-08-05 Oki Electric Industry Co., Ltd. Method of manufacturing contact structure using barrier metal
EP0697729A3 (en) * 1994-08-18 1996-11-13 Oki Electric Ind Co Ltd Contact structure using barrier metal and method of manufacturing the same
EP0697729A2 (en) * 1994-08-18 1996-02-21 Oki Electric Industry Co., Ltd. Contact structure using barrier metal and method of manufacturing the same
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6743714B2 (en) 1995-11-21 2004-06-01 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5877086A (en) * 1996-07-12 1999-03-02 Applied Materials, Inc. Metal planarization using a CVD wetting film
US6430458B1 (en) 1996-09-23 2002-08-06 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6537905B1 (en) 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US7112528B2 (en) 1996-12-30 2006-09-26 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US6605531B1 (en) 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US6797620B2 (en) 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture

Also Published As

Publication number Publication date
KR880008418A (en) 1988-08-31
DE3743591C2 (en) 1992-12-17
JPS63160328A (en) 1988-07-04
KR910002452B1 (en) 1991-04-22

Similar Documents

Publication Publication Date Title
DE3901114C2 (en) Method of manufacturing a gate electrode
DE3743591A1 (en) Method for fabricating a semiconductor arrangement
DE4406849C2 (en) Method for producing a MOS transistor with a source / drain region having a shallow junction and a silicide layer
DE4440857C2 (en) Method of manufacturing a gate electrode of a semiconductor device
DE4010618C2 (en) Method of manufacturing a semiconductor device
DE60023573T2 (en) Method for producing a capacitor with tantalum pentoxide in an integrated circuit
DE3231987C2 (en) A method for producing a cobalt silicide layer in a semiconductor device
DE3311635A1 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE19516339A1 (en) Method of manufacturing semiconductor device having low-resistance gate electrode
DE2726003A1 (en) METHOD OF MAKING MIS DEVICES WITH OFFSET GATE
DE3122437A1 (en) METHOD FOR PRODUCING A MOS COMPONENT
DE10002121B4 (en) Production of a semiconductor device with flat barrier layers
EP0012220A1 (en) Method of making a Schottky contact with a self aligned guard ring
DE3625860A1 (en) Semiconductor device having a contact and device for producing it
EP0159617B1 (en) Method of producing highly integrated mos field-effect transistors
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE102005015789A1 (en) Semiconductor device and method of making the same
DE19734837B4 (en) Process for the production of a self-aligning silicide
DE3112215A1 (en) Process for producing a semiconductor device
DE4137341C1 (en)
DE19703223B4 (en) Method for producing an electrode of a semiconductor device
DE4329260B4 (en) Method for producing a wiring in a semiconductor device
DE2937989C2 (en) Method of manufacturing a semiconductor device
DE3617922A1 (en) Process for the manufacture of a semiconductor device
DE10240116A1 (en) Production of a layer with a high melting metal nitride used in the production of local connecting barrier layers in metal connecting structures of integrated circuits

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee