DE3731312C2 - Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden - Google Patents

Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden

Info

Publication number
DE3731312C2
DE3731312C2 DE3731312A DE3731312A DE3731312C2 DE 3731312 C2 DE3731312 C2 DE 3731312C2 DE 3731312 A DE3731312 A DE 3731312A DE 3731312 A DE3731312 A DE 3731312A DE 3731312 C2 DE3731312 C2 DE 3731312C2
Authority
DE
Germany
Prior art keywords
mirror
laser diodes
semiconductor substrate
trench
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3731312A
Other languages
English (en)
Other versions
DE3731312A1 (de
Inventor
Markus Dipl Phys Muschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE3731312A priority Critical patent/DE3731312C2/de
Priority to US07/236,476 priority patent/US4904617A/en
Priority to JP63231444A priority patent/JPH01120885A/ja
Publication of DE3731312A1 publication Critical patent/DE3731312A1/de
Application granted granted Critical
Publication of DE3731312C2 publication Critical patent/DE3731312C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/095Laser devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/131Reactive ion etching rie

Description

Die Erfindung betrifft ein Verfahren zum Vereinzeln von monoli­ thisch hergestellten Laserdioden durch Grabenätzung, bei dem die Spiegelflächen der Laserdioden unter Verwendung einer Mas­ kierung in der gewünschten Struktur aus einer Halbleitersub­ stratscheibe herausgeätzt werden, die durch einen Epitaxiepro­ zeß mit einer für den Laserbetrieb geeigneten Schichtenfolge versehen worden ist.
Zur effizienten Herstellung von Halbleiterbauelementen gehört die Fertigstellung einer großen Anzahl von Chips auf einer Halb­ leitersubstratscheibe (Wafer). Im Falle der Laserdioden-Licht­ wellenleiter(LWL)-Bauelemente bedeutet das, daß sämtliche Tech­ nologieschritte auf dem Wafer vorgenommen werden sollten, ein­ schließlich der komplexen Prozedur zur Herstellung der Laser­ spiegel. Seit einiger Zeit können die Laserspiegel nun tatsäch­ lich auch auf dem Wafer hergestellt werden. Dies geschieht durch sogenannte physikalische oder physikalisch-chemische Trockenätzprozesse. Diese Herstellungsweise ist unter dem Ober­ begriff "monolithische Lasertechnologie" bekannt.
Zur Herstellung der Laserspiegel wird die zu schützende Halb­ leiteroberfläche mit einem Fotolack der gewünschten geometri­ schen Struktur bedeckt. Durch den Trockenätzprozeß erhält man dann die gewünschte Spiegelstruktur auf dem Wafer. Mit dem Trockenätzprozeß ätzt man einen Graben der Breite d und der Tiefe h in den Halbleiter (Fig.). Die Grabenwände stellen zum Teil die Laserspiegel dar. Die Spiegelhöhe muß der Mindestan­ forderung genügen, daß das Licht ungehindert aus der Laserdiode austreten kann. Die Grabenbreite d zwischen den Spiegeln benach­ barter Dioden kann variieren.
In diesem Stadium des Herstellungsprozesses liegen beispielswei­ se die fertigen p-Kontakte der Halbleiterlaserdioden auf dem Wafer vor. Im Prozeß fehlt noch der Schritt zur Vereinzelung zu Laserdioden und die relativ einfache Herstellung der in diesem Falle n-Kontakte für die Dioden.
Dabei treten die folgenden Probleme bei der Vereinzelung zu La­ serchips auf, wenn man die herkömmlichen Vereinzelungsmethoden benutzt:
Versucht man die Vereinzelung vorzunehmen, indem man den Wafer mit einem Diamanten z. B. von der p-Seite her ritzt, so erzeugt man Beschädigungen (Damage) auf den Laserdiodenspiegeln, wenn der Abstand d klein ist (d ≈ 10 µm).
Ritzt man den Wafer von der Rückseite bei kleinem d, so hat man infolge von Justierungenauigkeiten und Bruchversetzungen eine schlechte Ausbeute, da die fertigen Laserspiegel von den Laser­ dioden abgetrennt werden.
Die gleichen Probleme treten auf, wenn man den Wafer nur an­ ritzt und dann spaltet. Die Ausbeute wäre in beiden Fällen be­ scheiden. Der aus der Laserdiode austretende Lichtkegel, der eine Strahlaufweitung von ca. 60° hat, wäre für diese Fälle kaum durch eine überstehende Bruchkante gestört. Die andere übliche Möglichkeit besteht darin, daß man den Spiegelgraben sehr weit (d < 50 µm) macht, so daß das Ritzen und Brechen sowohl von der p- als auch von der n-Seite her vollkom­ men unproblematisch ist. Allerdings wäre dann der aus der Laser­ diode austretende Lichtkegel so nachhaltig durch Reflexionen an der Bruchkante gestört, daß die Laserdiode letztendlich für eine Verwendung als LWL-Bauelement nicht in Frage käme, da das Licht nicht in definierter Weise in eine Glasfaser eingekoppelt werden könnte.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Ver­ fahren zum Vereinzeln von monolithisch hergestellten Laserdioden durch Grabenätzung aufzuzeigen, bei dem die geschilderten Nach­ teile nicht auftreten, das insbesondere durch Vermeiden von fern feldverzerrenden Bruchkanten eine fernfeldsichernde Graben­ ätzung ermöglicht, und das zugleich mit geringem Arbeitsaufwand und großer Ausbeute verbunden ist.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß mit den Merkmalen des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand zusätzlicher Ansprüche.
Bei dem erfindungsgemäßen Verfahren werden nach einer zusätzli­ chen Maskierung der zu schützenden Halbleiterteile naßchemisch oder auch trockenätztechnisch Gräben in die Spiegelzwischen­ räume geätzt. Für diesen Zweck werden materialspezifische Ätz­ mittel, wie vorzugsweise eine 3 : 1 : 1-Ätze (3H₂SO₄ : 1H₂O₂ : 1H₂O) als Naßätzmittel oder ein Chlorplasma als Trockenätzmittel eingesetzt.
Der fertige Graben sorgt beim Brechen je nach Waferdicke bzw. Trenngrabentiefe entweder direkt, oder im Zusammenhang mit einem Zusatzschritt, wie z. B. einem Anritzschritt, einem Gra­ benätzprozeß oder einem Sägeschritt, für eine saubere Bruch­ führung. Wichtig und von besonderem Vorteil bei dieser Verein­ zelungstechnologie ist, daß eine fernfeldverzerrende Bruchkante weg fällt. Soll der Vereinzelungsgraben ohne einen Zusatzschritt zur korrekten Vereinzelung führen, so sollte die Waferdicke D kleiner oder gleich der zweifachen Spiegelgrabenbreite d sein. Zum Beispiel: D = 80 µm, d 40 µm. Die Tiefe t des Vereinzelungs­ grabens ist nicht so kritisch, sie sollte zweckmäßig mindestens ein Viertel der Waferdicke D betragen, was unschwer zu errei­ chen ist.
Mit dem erfindungsgemäßen Verfahren liegt eine Technologie vor, die zugleich mit geringem Arbeitsaufwand und großer Ausbeute verbunden ist.
Anhand eines in der Figur der Zeichnung dargestellten bevorzug­ ten Ausführungsbeispiels wird das erfindungsgemäße Verfahren weiter erläutert.
Die Figur zeigt eine n-leitende Halbleitersubstratscheibe (Wafer) 1 rein schematisch im Schnitt. Die sich oberhalb der n-Seite anschließende p-Seite des Wafers 1 ist mit dem Buchsta­ ben p angedeutet. Aus der Oberfläche des eine Dicke D aufwei­ senden Wafers 1 sind in der eingangs geschilderten Weise durch Grabenätzung die Spiegelflächen 2 der Laserdioden 6 unter Ver­ wendung einer Maskierung in der gewünschten Struktur herausge­ ätzt. Die durch einen Trockenätzprozeß herausgeätzten Gräben bzw. Spiegelzwischenräume 3 weisen eine Breite d und eine Tie­ fe h auf. Nach dem Herausätzen der Spiegelstruktur 2 aus der Halbleitersubstratscheibe (Wafer) 1 werden die zu schützenden Halbleiterteile wiederum mit einer Maskierung, z. B. einer Foto­ lackschicht versehen. Danach werden naßchemisch oder trockenätz­ technisch Gräben (Vereinzelungsgräben) 4 in die Spiegelzwischen­ räume 2 zwischen die Laserdioden 6 mit einer Tiefe t geätzt. Die Gräben 4 bilden vorzugsweise dann die Vereinzelungsgräben, wenn die Dicke D des Wafers 1 gleich der zweifachen Breite d der Spie­ gelgräben bzw. Spiegelzwischenräume 3 ist. Der fertige Graben 4 sorgt, wie schon erläutert, beim Brechen je nach Dicke D des Wafers 1 bzw. Tiefe t des (Trenn-)Grabens 4 an den Bruchstellen 5 direkt, oder in Verbindung mit einem zusätzlichen Schritt, z. B. durch Anritzen von der p- oder der n-Seite, einem Graben­ ätzprozeß oder Sägen von der n-Seite her, für eine saubere Bruchführung.

Claims (5)

1. Verfahren zum Vereinzeln von monolithisch hergestellten Laser­ dioden durch Grabenätzung, bei dem die Spiegelflächen der Laser­ dioden unter Verwendung einer Maskierung in der gewünschten Struktur aus einer Halbleitersubstratscheibe herausgeätzt werden, die durch einen Epitaxieprozeß mit einer für den Laserbetrieb geeigneten Schichtenfolge versehen worden ist, dadurch gekennzeichnet, daß nach dem Herausätzen der Spie­ gelstruktur (2) aus der Halbleitersubstratscheibe (1) die zu schützenden Halbleiterteile mit einer weiteren Maskierung ver­ sehen werden, daß danach naßchemisch oder trockenätztechnisch Gräben (4) in die Spiegelzwischenräume (3) zwischen die Laser­ dioden (6) geätzt werden, und daß anschließend die Laserdioden (6) durch Brechen direkt oder nach einem Zusatzschritt, wie An­ ritzen, Grabenätzen oder Sägen, vereinzelt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Naßätzmittel eine 3 : 1 : 1-Ätze der Zu­ sammensetzung 3H₂SO₄ : 1H₂O₂ : 1H₂O verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Trockenätzmittel ein Chlorplasma verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke D der Halbleiter­ substratscheibe (1) kleiner oder gleich der zweifachen Spiegel­ grabenbreite d ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Tiefe t der Vereinzelungs­ gräben (4) mindestens ein Viertel der Dicke D der Halbleitersub­ stratscheibe (1) beträgt.
DE3731312A 1987-09-17 1987-09-17 Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden Expired - Fee Related DE3731312C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE3731312A DE3731312C2 (de) 1987-09-17 1987-09-17 Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
US07/236,476 US4904617A (en) 1987-09-17 1988-08-25 Method for separating monolithically produced laser diodes
JP63231444A JPH01120885A (ja) 1987-09-17 1988-09-14 モノリシツクに形成されたレーザーダイオードの切り離し方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3731312A DE3731312C2 (de) 1987-09-17 1987-09-17 Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden

Publications (2)

Publication Number Publication Date
DE3731312A1 DE3731312A1 (de) 1989-03-30
DE3731312C2 true DE3731312C2 (de) 1997-02-13

Family

ID=6336269

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3731312A Expired - Fee Related DE3731312C2 (de) 1987-09-17 1987-09-17 Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden

Country Status (3)

Country Link
US (1) US4904617A (de)
JP (1) JPH01120885A (de)
DE (1) DE3731312C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046479A1 (de) * 2005-09-28 2007-04-05 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974050A (en) * 1989-05-30 1990-11-27 Motorola Inc. High voltage semiconductor device and method
US4997792A (en) * 1989-11-21 1991-03-05 Eastman Kodak Company Method for separation of diode array chips during fabrication thereof
US5053836A (en) * 1989-11-21 1991-10-01 Eastman Kodak Company Cleaving of diode arrays with scribing channels
US4997793A (en) * 1989-11-21 1991-03-05 Eastman Kodak Company Method of improving cleaving of diode arrays
JPH0629384A (ja) * 1991-05-10 1994-02-04 Intel Corp 集積回路の成形化合物の動きを防止する方法
US5259925A (en) * 1992-06-05 1993-11-09 Mcdonnell Douglas Corporation Method of cleaning a plurality of semiconductor devices
US5462636A (en) * 1993-12-28 1995-10-31 International Business Machines Corporation Method for chemically scribing wafers
US5418190A (en) * 1993-12-30 1995-05-23 At&T Corp. Method of fabrication for electro-optical devices
DE4411380A1 (de) * 1994-03-31 1995-10-05 Siemens Ag Sende- und Empfangsmodul für optoelektronischen Ping-Pong-Betrieb
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5596222A (en) * 1994-08-12 1997-01-21 The Charles Stark Draper Laboratory, Inc. Wafer of transducer chips
KR0141057B1 (ko) * 1994-11-19 1998-07-15 이헌조 반도체 레이저 제조방법
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
DE19644941C1 (de) * 1996-10-29 1998-01-15 Jenoptik Jena Gmbh Hochleistungsdiodenlaser und Verfahren zu dessen Montage
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
EP0977276A1 (de) * 1998-07-08 2000-02-02 Hewlett-Packard Company Spaltenauslösen von Halbleitervorrichtungen
EP1788416B1 (de) * 1998-09-24 2008-03-05 LG Cable &amp; Machinery Ltd. Verfahren zur Herstellung eines Laserdiodenchips
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
DE60043536D1 (de) * 1999-03-04 2010-01-28 Nichia Corp Nitridhalbleiterlaserelement
DE10156070B4 (de) * 2000-05-24 2009-11-19 Flakeboard Company Limited, St.Stephen Verfahren und Vorrichtung zur Auflösung von Ungleichmäßigkeiten in Holzfaserströmen
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
US6596185B2 (en) * 2000-11-28 2003-07-22 Lightcross, Inc. Formation of optical components on a substrate
US20020158047A1 (en) * 2001-04-27 2002-10-31 Yiqiong Wang Formation of an optical component having smooth sidewalls
US20020158046A1 (en) * 2001-04-27 2002-10-31 Chi Wu Formation of an optical component
AU2002309629A1 (en) * 2001-05-04 2002-11-18 L3 Optics, Inc. Method and apparatus for detecting and latching the position of a mems moving member
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6881600B2 (en) * 2002-07-29 2005-04-19 Digital Optics Corp Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby
US6921490B1 (en) 2002-09-06 2005-07-26 Kotura, Inc. Optical component having waveguides extending from a common region
JP4776907B2 (ja) * 2003-11-11 2011-09-21 日本電波工業株式会社 光学フィルタの製造方法
TWI410164B (zh) * 2007-02-12 2013-09-21 Nat Univ Chung Hsing 固態發光元件之光條的製作方法
DE102008018038A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
JP5223552B2 (ja) * 2008-05-02 2013-06-26 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
TWI362769B (en) * 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8216867B2 (en) * 2009-06-10 2012-07-10 Cree, Inc. Front end scribing of light emitting diode (LED) wafers and resulting devices
CN103646870B (zh) * 2013-11-15 2016-11-02 中国科学院物理研究所 薄膜窗口的制备方法
CN104465360A (zh) * 2014-12-25 2015-03-25 安徽安芯电子科技有限公司 晶圆及其刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996528A (en) * 1975-12-31 1976-12-07 International Business Machines Corporation Folded cavity injection laser
US3996492A (en) * 1975-05-28 1976-12-07 International Business Machines Corporation Two-dimensional integrated injection laser array
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
US4236296A (en) * 1978-10-13 1980-12-02 Exxon Research & Engineering Co. Etch method of cleaving semiconductor diode laser wafers
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
DD205291A1 (de) * 1982-03-17 1983-12-21 Univ Berlin Humboldt Verfahren zur herstellung von halbleiterbauelementestrukturen
JPS58220446A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 化合物半導体装置の製造方法
JPS59126678A (ja) * 1983-01-10 1984-07-21 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPS59219975A (ja) * 1983-05-27 1984-12-11 Matsushita Electric Ind Co Ltd 半導体レ−ザの劈開方法
US4674096A (en) * 1985-03-04 1987-06-16 California Institute Of Technology Lateral coupled cavity semiconductor laser
US4729971A (en) * 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046479A1 (de) * 2005-09-28 2007-04-05 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie

Also Published As

Publication number Publication date
US4904617A (en) 1990-02-27
DE3731312A1 (de) 1989-03-30
JPH01120885A (ja) 1989-05-12

Similar Documents

Publication Publication Date Title
DE3731312C2 (de) Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
DE2303798C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE19828970C2 (de) Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
DE102011112904A1 (de) Lichtemittierende Vorrichtungsstruktur und Verfahren zur Herstellung derselben
DE10320376B4 (de) Optische Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2644939A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
DE19652529A1 (de) Optoelektronisches Bauelement mit MQW-Strukturen
EP0332116B1 (de) Verfahren zum monolithischen Herstellen von stirnflächenkoppelbaren optoelektronischen und/oder optischen Bauelementen mit Stegwellenleiterstruktur
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE19945465A1 (de) Photonische Halbleitervorrichtung
DE69738279T2 (de) Vertikale Positionierung eines optoelektronischen Bauelements auf einem Träger in Bezug auf einen, auf diesem Träger integrierten optischer Leiter
DE112013004761B4 (de) Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
DE60204702T2 (de) Verbesserungen für optische vorrichtungen
DE102019121449A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE1621532B2 (de) Verfahren zum herstellen formgebender einaetzungen an einer monokristallinen halbleiterscheibe
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
DE2820646A1 (de) Zur direkten ankopplung an eine lichtleitfaser geeigneter laser mit doppel-heterostruktur
DE102018125496A1 (de) Halbleiterlaser und Herstellungsverfahren für Halbleiterlaser
DE112015005045B4 (de) Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
EP1352423A2 (de) Verfahren zum vereinzeln von wafern in chips
DE19741442A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3240700C2 (de) Verfahren zum Herstellen eines Halbleiterlasers und danach hergestellter Halbleiterlaser
DE10248768A1 (de) Optisch gepumpte Halbleiterlaservorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee