DE3607045A1

DE3607045A1 - Digitale addier- und subtrahierschaltung

Info

Publication number: DE3607045A1
Application number: DE19863607045
Authority: DE
Inventors: Edward T. Sudbury Mass. Lewis; Dale L. Londonderry N.H. Montrone
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1985-03-04
Filing date: 1986-03-04
Publication date: 1986-09-11
Also published as: GB2172129A; GB2172129B; GB8604607D0; US4707800A; JPH0479013B2; JPS61204736A

Description

Patentanwälte

Dorner + Hufnagel

Ortnitstraße 20

8000 München 81

München, den 3. März 1986/M Anwaltsaktenz.: 27 - Pat. 381

RAYTHEON COMPANY, 141 Spring Street, Lexington MA 02173, Vereinigte Staaten von Amerika

Digitale Addier- und Subtrahierschaltung

Die Erfindung betrifft allgemein Schaltungen für die Verwendung in digitalen Rechnern und insbesondere eine integrierte Schaltung, welche entweder als Addierschaltung oder als Subtrahierschaltung in digitalen Rechnern verwendet werden kann, bei denen die LSI-Schaltungstechnik zur Anwendung kommt.

Mit der Entwicklung der LSI-Schaltungstechnik ist es zunehmend bedeutsam geworden, daß die Arbeitsgeschwindigkeit der wichtigsten Untereinheiten im digitalen Rechner maximiert wird und daß diese Untereinheiten so ausgeführt werden, daß sie nach

Bedarf verschiedene arithmetische Funktionen durchführen können.^: Es ist bereits eine verbesserte Additionsschaltung zur Addition I zweiunddreißigstelliger Zahlen vorgeschlagen worden. Eine solche \ Addierschaltung, welche zwar rascher arbeitet als bisher be- ; kannte Addierschaltungen, eignet sich am besten in Anwendungsfällen, in denen Zahlen des vollen Stellenumfangs addiert werden. Das bedeutet,; wenn kürzere Zahlen, beispielsweise zweistellige iZahlen oder vierstellige Zahlen, addiert werden müssen, die an anderer Stelle vorgeschlagene Schaltung für die Addition die-

— 1 —

Zeit benötigt, welche auch für die Addition zweier zweiiunddreißigstelliger Zahlen erforderlich ist. Die an anderer !Stelle angegebene Schaltung kann außerdem nur zum Addieren und inicht auch für andere Rechenoperationen, beispielsweise zum Subtrahieren, verwendet werden.

!Durch die Erfindung soll die Aufgabe gelöst werden, eine LSI-

!Schaltung als Addierschaltung so auszubilden, daß sie sowohl zur Addition als auch zur Subtraktion bei hoher Arbeitsgeschwindigkeit geeignet ist. Dabei soll eine Verarbeitung von Zahlen unterschiedlicher Länge mit vergleichsweise großer !Geschwindigkeit möglich sein.

!Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 anjgegebenen Merkmale gelöst.

Im einzelnen wird eine LSI-Schaltung geschaffen, in der herkömmiliche zweistellige Addierschaltungen verwendet werden, die so

Izuammengeschaltet sind, daß eine Addition oder Subtraktion von !Zahlen vorgenommen werden kann, wobei jede der zweistelligen Addierschaltungen durch Signale einer zugehörigen Logikschaltung !gesteuert wird, welche die Anzahl der zweistelligen Addierschaljtungen bestimmt, welche zu einer bestimmten Zeit aktiviert sind j und welche ferner die Betriebsart der aktivierten zweistelligen JAddierschaltungen derart bestimmt, daß Zahlen unterschiedlicher 'Länge addiert oder subtrahiert werden können.

■Vorteilhafte Ausgestaltungen der hier angegebenen Addierschalitung sind Gegenstand der Ansprüche 2 und 3. Nachfolgend wird ein Ausführungsbeispiel unter Bezugnahme auf die Zeichnung näher erläutert. In dieser stellen dar:

Fig. 1 ein vereinfachtes Schaltbild einer herkömmlichen zweistelligen Addierschaltung und der zugehörigen Logikschaltungen zum Aufbau einer Addierschaltung der hier angegebenen Art,

Fig. 2 ein schematisches Schaltbild eines Schal- ! tungsteiles der in Figur 1 gezeigten Schaltung und

Fig. 3 ein vereinfachtes Blockschaltbild zur

Erläuterung des Aufbaues einer N-stelligen Addierschaltung oder Subtrahierschaltung.

Bevor auf die Zeichnungsfiguren im einzelnen eingegangen wird, sei bemerkt, daß in jeder Addierstufe einer mehrstelligen Addierschaltung drei Eingangssignale (nämlich A und B mit den zu addierenden Bits und das Eingangsübertragssignal C™) und zwei Ausgangssignale existieren (nämlich das Summensignal und das Ausgangsübertragssignal Cq_UT). Wird eine Anzahl (vorliegend N/2) \ von zweistelligen Addierstufen miteinander kombiniert, um eine mehrstellige Addierschaltung aufzubauen, so bildet das Ausgangs-: Übertragssignal der niedrigstwertigen Stufe das Eingangsübertragssignal für die nächsthöhere Stufe usw., bis das Eingangsübertragssignal für die höchstwertige Stufe erhalten wird. Man erkennt ferner, daß die Subtraktion zweier Binärzahlen (A - B) durch die arithmetische Summe des Minuenden A und des sogenannten Zweierkomplements des Subtrahenden B erhalten wird, wobei das Zweierkomplement der Binärzahl B definiert wird als das Komplement dieser Zahl B, + Eins. Der Fachmann erkennt aus Figur 1, daß die dargestellte Addier- und Subtrahierschaltung 1O₁ zusätzlich zu der an sich bekannten zweistelligen Addierschaltungseinheit EXCLUSIV ODER - Schaltelemente H₁ und H₂ sowie logische Schaltungen IS₁ und 13₂ enthält. Die EXCLUSIV ODER - Schaltelemente H₁ und H₂ werden in der dargestellten Weise durch Eingangssignale B^ bzw. B₂ und ein Additions- Subtraktions-Steuersignal A/S beaufschlagt. Wenn das A/S-Steuersignal den logischen Wert "0" hat, was "addieren" bedeutet, so sind die Ausgangs-, signale der EXCLUSIV ODER - Schaltelemente H₁ und H₂ den ι Eingangssignalen B₁ und B₂ gleich. Wenn das A/S-Steuersignal j den logischen Wert "1" innehat, was "subtrahieren" bedeutet, ^: so sind die Ausgänge der EXCLUSIV ODER - Schaltelemente das

; sogenannte Zweierkomplement der Eingangssignale Bi und B2. Das
A/S - Steuersignal wird zusammen mit einem Feldlängensteuersignal Z außerdem den identischen logischen Schaltungen 13-^ und
13^ zugeführt.

:Es sei nun kurz Figur 2 betrachtet. Die Zeichnung zeigt ein Beispiel für eine logische Steuerschaltung, vorliegend der Steuerschaltung 13-^ , welche ein Eingangsübertragssignal Cj_n (/ welches ■dasselbe ist wie das vorhandene Austragsübertragssignal Cgyrp 2

von Figur 1) zusätzlich zu dem Z-Signal und dem A/S - Steuer-

signal erhält. Die logische Schaltung 13^ enthält einen Inverter il5, ein Übertragungsgatter 17, ein NAND-Schaltelement 19, ein

WEDER-Schaltelement 21, einen p-Kanal-Feldeffekttransistor FET Pl 'und einen n-Kanal-Feldeffekttransistor FET Nl, welche so geschal- ; tet sind, daß man ein Ausgangsübertragssignal Cgr,™ entsprechend
j der nachfolgenden Tabelle erhält.

! Tabelle I

Z	A/S	^COUT
0	0	^CIN
0	1	^CIN
1	0	0
1	1	1

:Eine Untersuchung der Tabelle I zeigt, daß dann, wenn das FeId-'längensteuersignal Z den logischen Wert Null aufweist, das über-: itragungsgatter 17 in der Weise wirksam ist, daß das Eingangs-

iÜbertragssignal C_1n als Ausgangsübertragssignal C_0UT durchgelassen wird, unabhängig davon, welchen Zustand das A/S-Steuer-, signal hat. Dies ist die normale Betriebsweise der logischen j Steuerschaltung, bei der das Übertragssignal zu den folgenden j zweistelligen Stufen eines N -Stellen aufweisenden Addierers bzw. ι j Subtrahierers weiterwandern darf. Wenn das Feldlängensteuer- >,

Z auf den logischen Wert Eins gestellt ist, ( , was bedeutet, daß die Feldlänge zu ändern ist und zwei neue Digitalzahlen entweder zu addieren oder zu subtrahieren sind, wobei an der nächsten zweistelligen Stufe der Addier- und Subtrahierschaltung zu beginnen ist), so wird das Ausgangsübertragssignal
^COUT ^entwe(3^{er au}f den logischen Wert Null oder den logischen
Wert Eins eingestellt, je nachdem, ob die neuen Digitalzahlen zu addieren oder zu subtrahieren sind. Nimmt also das Feldlängen- '■ steuersignal Z den logischen Wert Null ein, so wird das Übertra-! gungsgatter 17 gesperrt und entweder der Feldeffekttransistor Pl, oder der Feldeffekttransistor Nl wird eingeschaltet, was von ι dem Zustand des A/S-Steuersignals abhängt, um das Ausgangsüber- j tragssignal C_0UT zu erzeugen. Wenn das Feldlängensteuersignal Z
den logischen Wert Eins hat, während das A/S-Steuersignal den
logischen Wert Null hat, so liefert das WEDER-Gatter 21 ein ι Ausgangssignal mit dem logischen Wert Eins, welches bewirkt, j daß der Feldeffekttransistor Nl eingeschaltet wird und als I Ausgangsübertragssignal C_QUT einen logischen Wert Null liefert, ι Wenn andererseits das Z-Signal und das A/S-Signal die logischen j Werte Null haben, so liefert das NAND-Gatter 19 eine logische
Null am Ausgang, welche den Feldeffekttransistor Pl einchaltet
und die Erzeugung einer logischen Eins als Ausgangsübertragssignal Cq_UT bewirkt.

Es sei nun wieder zu Figur 1 zurückgekehrt. Die Ausgangssignale
von den EXCLUSIV ODER - Schaltelementen H₁ und H₂ werden in
der dargestellten Weise den EXCLUSIV ODER - Schaltelementen 23·^
und 23₂ jeweils zur Kombination mit den A₁ - und A₂-Eingangssig-

.nalen zugeführt. Das Ausgangssignal des EXCLUSIV ODER - Schaltelementes H₁ wird außerdem mittels eines Inverters 25A invertiert, so daß für die übertragssignalerzeugenden Schaltungen 27A und 29A ein Steuersignal _{ßl +} wg erhalten wird, während das

₍Ausgangssignal von dem EXCLUSIV ODER - Schaltelement H₂ mittels eines Inverters 25B invertiert wird, und für die übertragssignalerzeugenden Schaltungen 27B und 29B ein Steuersignal erhalten wird. In entsprechender Weise werden die Eingangssig-

nale A₁ und Α2 in den Invertern 28A und 28B invertiert. Die Ausgangssignale der EXCLUSIV ODER - Schaltelemente 23-j^ und 23₂ werden jeweils a) als Eingangssignale für die EXCLUSIV ODER - Schaltelemente 3I₁ und 3I2 und b) als Steuersignale für die Übertragssignal-Erzeugungsschaltungen 27A, 29A sowie 27B und 29B verwendet. Mit der Ausnahme, daß die Eingangssignale B₁ und B2 durch die Eingangssignale 'bi~T*~a7s" ^sow^^e B2 + A/S ersetzt sind, sind die übertragssignal-Erzeugungsschaltungen 27A und 29A vorliegend identisch mit denjenigen, die in dem an anderer Stelle gemachten Vorschlag beschrieben sind. Es genügt hier die Feststellung, daß die Übertragssignal-Erzeugungsschaltung 27A mit einem festen Eingangs-Übertragssignal C_1n mit einem logischen Signalwert Eins versorgt wird und daß die Übertragssignal-Erzeugungsschaltung 29A mit einem festen Einganüg-Übertragssignal C_1n mit dem logischen Signalwert Null versorgt wird, so daß die Addier- und Subtrahierschaltung 10 im Addierbetrieb (d. h., wenn das A/S-Steuersignal den logischen Signalwert Null hat) entsprechend den nachfolgend angegebenen Tabellen Ii bzw. III arbeitet.

	^Al	^Bl	Tabelle II	EOR₁₁	O	EOR₂₃	1	O	AUSG.
^CIN			A/S	1	1	1	27A
	0	O		0	1	O
1	0	1	O	1	0	1
1	1	0	0			1
1	1	1	0	1
1		0

— 6 —

	^Al	^Bl	Tabelle	III	EOR₂₃ 1	Ausg. 29A
^CIN	0	0	A/S	EOR₁₁	0	0
0	0	1	0	0	1	0
0	1	O	0	1	1	0
0	1	1	O	0	0	1
0		O	1

Wenn andererseits die Addier- und Subtrahierschaltung 1O₁ im Subtrahierbetrieb arbeitet (d. h., wenn das A/S-Steuersignal auf den logischen Signalwert Eins eingestellt ist), arbeiten die Übertragssignal-Erzeugungsschaltungen 27A und 29A entsprechend den nachfolgend angegebenen Tabellen IV bzw. V.

	■	^Al	^Bl	Tabelle	- 7	IV	V	-	Ll 1	EOR₂₃ 1	i	AUSG. 27A
^CIN	■^CIN	O	O	A/S	EOR	EOR			1	1
1	• O	O	H-"	1	1	1		0	0
1	O	1	O	1	0	0		0	ι ·
1	; O	1	1	1	1	1		1	1
1	' O 1			1	0	0
	^Al	^Bl	Tabelle	Ll 1	EOR₂₃ 1	AUSG. 29A
	O	O	A/S		1	0
O	1	1		0	0
1	O	1		0	1
1	1	1		1	0
		1

• Ho-

Das Ausgangsübertragssignal C_0UT der Übertragssignal-Erzeugungsschaltung 27A wird als Eingangssignal für die Übertragssignal-Erzeugungsschaltung 28B und das Übertragungsgatter 33-j^ verwendet. In entsprechender Weise wird das Ausgangs-übertragssignal C ₀UT r ^der Übertragssignal-Erzeugungsschaltung 29A als Eingangssignal sowohl für die Übertragcrsignal-Erzeugungsschaltung 29B und das Übertragungsgatter 33₂ verwendet (wobei der hochgestellte Stern zur Bezeichnung der Übertragssignalkette dient, die ihren Ausgang von einem Eingangssignal mit dem logischen Signalwert Null nimmt). Die Übertragssignal-Erzeugungsschaltungen 27B und 29B sind vorliegend identisch mit den Übertragssignal-Erzeugungsschaltungen 27A und 29A und demgemß ist ihre Wirkungsweise in dem Addierbetrieb in den Tabellen II und III, und ihre Wirkungsweise im Subtrahierbetrieb in den Tabellen IV und V festgehalten.

Das Ausgangsübertragssignal C_0UT der Übertragssignal-Erzeugungsschaltung 27B wird über einen nicht invertierenden Verstärker 35-^ zu der Steuerlogikschaltung IS₁ weitergegeben und wird außerdem als Eingangssignal für das Übertragungsgatter 37-^ verwendet. In entsprechender Weise wird das Ausgangsübertragssignal C von der Übertragssignal-Erzeugungsschaltung 29B über einen nicht invertierenden Verstärker 35o an die Steuerlogikschaltung

j 132 ^wei-^ter9^e9^eken und außerdem als Eingangssignal für das übertragungsgatter 372 ^verwen<3^et·

Es sei hier angemerkt, daß die Addier- und Subtrahierschaltung ; 1O₁ die zwei niedrigstwertigen Bits eines Paares mehrstelliger Zahlen (A_n und B_n) verarbeitet, wobei das A/S-Steuersignal auch als Eingangsübertragssignal C_1n wirksam ist. Dies bedeutet, daß die Übertragssignal-Erzeugungsschaltungen 27A und 27B und die zugehörigen Gatter nicht arbeiten, wenn das A/S-Steuersignal den logischen Wert Null einnimmt und daß die Übertragssignal-Erzeugungsschaltungen 27B und 29B dann wirksam sind. Im Addierbetrieb (d.h., wenn das A/S-Steuersignal auf den logischen Wert Null gestellt ist), ist das EXCLUSIV ODER - Gatter-3I₁ in der

• M-

Weise wirksam, daß das S-^-Ausgangssignal gebildet wird, welches durch den logischen Ausdruck A-^ + B-^ + A/S + C_1n angeschrieben '■. werden kann und das EXCLUSIV ODER - Gatter 3I₂ ist in der Weise ! wirksam, daß das S₂ -Ausgangssignal gebildet wird, welches durchden logischen Ausdruck A₂+ B₂ + A/S + C _0UT bezeichnet werden ι kann. Das Ausgangsübertragssignal C qut · ' ^wel^cnes dem Signal S₂! zugeordnet ist, wird über das Übertragungsgatter 37₂ und einen ' Pufferverstärker 39 weitergegeben. Das Ausgangs-Übertragssignal *
C q_UT gelangt außerdem über den Verstärker 35₂, die Steuerlogikschaltung 13₂ (vorausgesetzt,daß das Feldlängensteuersignal Z, welches zu der letztgenannten Schaltung gelangt, nicht auf den logischen Signalwert Eins gestellt ist), sowie ein Übertragungsgatter 4I₂ als Eingangsübertragssignal zu den zwei nächstfolgenden Bitstufen (nicht dargestellt). In sämtlichen nachfolgenden Stufen der Addier- und Subtrahierschaltung 50 ist das A/S-Steuersignal nicht an das Eingangsübertragssignal gebunden und daher sind die Summe (bzw. die Differenz) am Ausgang von jeder nachfolgenden Stufe abhängig vom Eingangsübertrags- ^!signal von der vorhergehenden Stufe.

Wie zuvor schon kurz ausgeführt, kann, wenn die Sutraktion zweier mehrstelliger binärer Zahlen (A-B) durchgeführt werden soll, dies durch Herstellen einer arithmetischen Summe aus dem Minuenden A und dem sogenannten Zweierkomplement des Subtrahenden B verwirklicht werden. Es sei nun bemerkt, daß in dem Subtraktionsbetrieb (d. h., wenn das A/S-Steuersignal auf einen ! logischen Signalwert Eins gestellt ist), die EXCLUSIV ODER - j Gatter 11·^ und H₂ in der Weise wirksam sind, daß sie das Komple-· ment der B·^- bzw. B₂- Eingangssignale erzeugen und daß dann die Übertragssignal-Erzeugungsschaltungen 27A und 29A in Betrieb isind.

:Es sei nun kurz auf Figur 3 Bezug genommen. Hier ist die Art !und Weise erläutert, in welcher zweistellige Addier- und Subtra-'hierschaltungen miteinander zu kombinieren sind, um einen N-•stelligen Addierer bzw. Subtrahierer 50 herzustellen. Die zwei-

stelligen Addier- und Subtrahierstufen 10·^ bis 10_N/₂ sind jeweils identisch mit dem zweistelligen Addierer bzw. Subtrahierer 10·^ gemäß Figur 1. Es sei bemerkt, daß das Eingangsüber- !tragssignal C_1n nicht als Eingangssignal für die Addier- bzw. j Subtrahierschaltung 50 gezeigt ist, da, wie erinnerlich, das

A/S-Steuersignal als Eingangsübertragsignal für die geringstwertige Stelle dient. Ein Feldlängensteuersignal Z₀ bis Z_N_^ gelangt zu jeder der zweistelligen Stufen der Addier- bzw. Subtrahierschaltung 50. Das Feld der Addier- und Subtrahierschaltung 50 wird dadurch gesteuert, daß das Feldlängensteuer-'signal Z an der zweistelligen Stufe vor dem Beginn eines neuen iWortes auf den logischen Signalwert Eins gestellt wird. Nachdem der Signalwert des Steuersignales Z an jeder Stufe geändert 'werden kann und nachdem das Ausgangsübertragssignal an jeder J Stufe zur Verfügung steht, ist es möglich, verschiedene Teile der Addier- und Subtrahierschaltung 50 zur Addition (oder Subtraktion) von Zahlen zu verwenden, die eine kleinere Stellenzahl besitzen als N. Beispielsweise kann die geringerwertige Hälfte der Addier- und Subtrahierschaltung 50 dazu verwendet werden, zwei Zahlen mit bis zu N/2 Stellen zu addieren (oder zu subtrahieren), während die höherwertige Hälfte der Addier- und Sub-

trahierschaltung 50 gleichzeitig zwei verschiedene andere Zahlen j addiert bzw. subtrahiert. Für eine solche Betriebsweise wird I das Steuersignal Z auf den logischen Signalwert Eins in der [ersten und den folgenden N/4-1 Stufen gestellt/ während das Steuersignal Z in den übrigen Stufen auf den logischen Signal-'wert Null gestellt wird.

- 10 -

- Leerseite -

Claims

: :; 360704S j Patentansprüche j

1. Digitale Addierschaltung zur Addition zweier Digitalzahlen, j welche jeweils N Bits aufweisen, wobei N größer als 2 ist, mit
einer Anzahl miteiander verbundener Addierstufen, so daß über- | tragssignale von Stufe zu Stufe weitergegeben werden, dadurch
gekennzeichnet, daß eine erste Steuerschaltung vorgesehen ist,
welche auf ein Signal entweder entsprechend einer logischen _: Eins oder einer logischen Null anspricht, um bestimmte der mit- ■ einander verbundenen Addierstufen elektrisch voneinander zu ■ trennen, so daß mindestens vier Digitalzahlen, deren Stellenzahl¹ jeweils geringer als N Bits ist, gleichzeitig verarbeitet werdem können und daß eine zweite Steuerschaltung vorgesehen ist, welche auf ein zweites Steuersignal mit entweder dem logischen Signal- ! wert Eins oder dem logischen Signalwert Null anspricht, um eines; der den miteinander verbundenen Stufen zugeführten Bits in das | Zweierkomplement umzuwandeln, so daß das Ergebnis der Addition j in jeder der miteinander verbundenen Stufen die Subtraktion i einer der zugeführten Bitgruppen von der anderen Bitgruppe ist. j

2. Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß

ι die erste Steuerschaltung ein übertragungsgatter enthält, wel- j ches auf den Signalwert des erstgenannten Steuersignales an- \ spricht, um das Übertragssignal von Stufe zu Stufe fortzuleiten,j wenn das erste Steuersignal einen logischen Signalwert Null hat,j und um die Weitergabe des übertragssignales von Stufe zu Stufe I zu sperren, wenn das erstgenannte Steuersignal den logischen | Signalwert Eins hat. j

3. Addierschaltung nach Anspruch 2, dadurch gekennzeichnet, daß
die zweite Steuerschaltung folgende Bestandteile enthält:

a) ein NAND-Gatter und ein EXCLUSIVE WEDER-Gatter,
welche jeweils auf das erste und das zweite
Steuersignal in jeder Stufe wechselweise so
ansprechen, daß nur dann, wenn das erste Steuer-

j - 1 -

signal den logischen Signalwert Eins einnimmt, ein logisches Signal erzeugt wird, welches den logischen Signalzustand des zweiten Steuersignals anzeigt;

! b) einen p-Kanal-Feldeffekttransistor, dessen

Steuerelektrode mit dem Ausgang des NAND-Gatters verbunden ist sowie einen n-Kanalj Feldeffekttransistor, dessen Steuerelektrode J mit dem Ausgang des EXCLUSIV WEDER-Gatters ^] verbunden ist, wobei die beiden Feldeffekttransistoren in Serie zwischen eine Spannungsquelle und Erde geschaltet sind, so daß der eine oder der andere Feldeffekttransistor leitend geschaltet ist, wenn das erstgenannte Steuersignal den logischen Signalzustand Eins einnimmt und

c) Mittel zur Verbindung des Ausgangs des Übertragungsgatters mit der Verbindung zwischen den beiden Feldeffekttransistoren.

— 2 —