DE3526485A1 - Schaltungsanordnung zum pruefen integrierter schaltungseinheiten - Google Patents

Schaltungsanordnung zum pruefen integrierter schaltungseinheiten

Info

Publication number
DE3526485A1
DE3526485A1 DE19853526485 DE3526485A DE3526485A1 DE 3526485 A1 DE3526485 A1 DE 3526485A1 DE 19853526485 DE19853526485 DE 19853526485 DE 3526485 A DE3526485 A DE 3526485A DE 3526485 A1 DE3526485 A1 DE 3526485A1
Authority
DE
Germany
Prior art keywords
circuit
arrangement according
circuit arrangement
test
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853526485
Other languages
English (en)
Other versions
DE3526485C2 (de
Inventor
Heinz Krug
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19853526485 priority Critical patent/DE3526485A1/de
Priority to IN461/CAL/86A priority patent/IN164539B/en
Priority to DE8686109401T priority patent/DE3681657D1/de
Priority to AT86109401T priority patent/ATE67861T1/de
Priority to EP86109401A priority patent/EP0212208B1/de
Priority to JP61171925A priority patent/JPS6316633A/ja
Priority to CN86105604A priority patent/CN1011085B/zh
Publication of DE3526485A1 publication Critical patent/DE3526485A1/de
Application granted granted Critical
Publication of DE3526485C2 publication Critical patent/DE3526485C2/de
Priority to US07/258,095 priority patent/US4961053A/en
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/92Conductor layers on different levels connected in parallel, e.g. to reduce resistance

Description

Die Erfindung bezieht sich auf eine Schaltungsanord­ nung gemäß dem Oberbegriff des Patentanspruchs 1.
Eine Schaltungsanordnung dieser Art ist in dem Arti­ kel "In-Situ Testability Design" von Frank F.Tsui in Pro­ ceedings of the IEEE, Band 70, Nr. 1, Januar 1982, Seiten 59 bis 78 beschrieben. Bei dieser bekannten Schaltungs­ anordnung sind an der Grundplatte (Wafer), an der eine Vielzahl integrierter Schaltungseinheiten (Chips) ausge­ bildet ist, viele mit einzelnen oder allen Schaltungsein­ heiten verbundene Außenanschlußflächen (Pads) vorzu­ sehen. An diese Außenanschlüsse wird über entspre­ chende Schnittstelle ein Testgerät angeschlossen. Mit diesem Testgerät werden dann die Schaltungseinheiten an der Grundplatte geprüft. Hierbei wird jedoch vor­ ausgesetzt, daß die Schaltungseinheiten digitale Einhei­ ten sind, in denen zusätzlich zu den für den normalen Betrieb benötigten Bauelementen weitere Bauelemente mit Steueranschlüssen integriert sind, mit denen die Schaltungseinheit für die Prüfung in einen Pseudo-Be­ triebszustand geschaltet werden können, bei dem die Funktionsfähigkeit aller Bauelemente ermittelt werden kann. Durch die zusätzlichen Bauelemente geht an den Schaltungseinheiten ein bestimmter Anteil der nutzba­ ren Fläche verloren, wobei ferner durch die erforderli­ chen zusätzlichen Anschlüsse die Anzahl von im tat­ sächlichen Betrieb nutzbaren Anschlüssen verringert wird. Durch das Anschließen der Grundplatte an die Schnittstelle der Testschaltung ist diese für die ganze Dauer des Prüfvorgangs belegt, so daß der Durchsatz an geprüften Grundplatten gering wird, falls nicht die Prüfdauer verkürzt wird und die hierbei zwangsläufig auftretenden Ungenauigkeiten und Unvollständigkeiten in Kauf genommen werden.
In anderen Veröffentlichungen wurde vorgeschlagen, in eine jeweilige Schaltungseinheit eine eigene Prüf­ schaltung fest einzubauen. Hierdurch gehen große Flä­ chenanteile der Schaltungseinheiten sowie verfügbare Außenanschlüsse der fertigen Einheiten verloren. Wei­ terhin müssen diese Schaltungseinheiten einzeln geprüft werden, was einen großen Zeitaufwand darstellt. Hier­ bei werden Fehler erst bei dem Fertigzustand der Schal­ tungseinheit ermittelt, so daß viele der zum Erreichen des Fertigzustands erforderlichen Herstellungsschritte einen unnützen Aufwand bilden.
Der Erfindung liegt die Aufgabe zugrunde, die Schal­ tungsanordnung gemäß dem Oberbegriff des Patentan­ spruchs 1 derart auszugestalten, daß ein rationelles Prü­ fen ohne Einschränkung auf eine bestimmte Gestaltung der zu prüfenden integrierten Schaltungseinheiten er­ möglicht ist.
Die Aufgabe wird erfindungsgemäß mit den im kenn­ zeichnenden Teil des Patentanspruchs 1 genannten Mit­ teln gelöst.
Demnach wird bei der erfindungsgemäßen Schal­ tungsanordnung auf der Grundplatte der Schaltungsein­ heiten eine speziell hierfür vorgesehene Prüfschaltung ausgebildet. Die Prüfschaltung wird mit den einzelnen Schaltungseinheiten über jeweils angesteuerte Schalt­ stufen und Verbindungsleitungen an der Grundplatte verbunden, um jeweils einen Prüfvorgang auszuführen. Die Ergebnisse hierbei werden mittels einer Ausgabe­ schaltung der Prüfschaltung ausgegeben. Daher muß für die Prüfung lediglich die Grundplatte an eine entspre­ chende Stromversorgung angeschlossen werden, wo­ nach das Prüfen der Schaltungseinheiten der Grund­ platte selbsttätig ablaufen kann. Der einfache Anschluß ermöglicht es somit, auf rationelle Weise eine Vielzahl von Grundplatten bzw. Schaltungseinheiten an Grund­ platten praktisch gleichzeitig zu prüfen. Die Schaltungs­ einheiten können analoge und/oder digitale Schaltun­ gen sein und müssen keine besonderen Bauteile zu Prüf­ zwecken erhalten. Weiterhin können an der gleichen Grundplatte verschiedenartige Schaltungseinheiten ausgebildet sein. Es besteht somit keine Einschränkung auf einen bestimmten Schaltungstyp. Die auf der jewei­ ligen Grundplatte ausgebildete Prüfschaltung muß nur für die verlangten Prüfvorgänge und die hierbei gefor­ derte Genauigkeit ausgelegt werden. Dies stellt eine beträchtliche Vereinfachung gegenüber den herkömm­ lichen Prüfgeräten dar, bei denen verschiedenerlei An­ wendungen für unterschiedliche Schaltungsarten und unterschiedliche Prüfungsauflagen berücksichtigt wer­ den müssen. Die Prüfschaltung und die Schaltstufen be­ anspruchen zwar an der Grundplatte eine bestimmte Fläche, jedoch ist der Anteil dieser Fläche im Vergleich zu den Flächen der Schaltungseinheiten verhältnismä­ ßig gering. An den Schaltungseinheiten selbst sind keine nur zu Prüfzwecken dienende Änderungen vorzuneh­ men, so daß an diesen keine Nutzfläche verlorengeht und die Anzahl von für den tatsächlichen Betrieb ver­ fügbaren Anschlüssen erhalten bleibt. Das einfache gleichzeitige Prüfen der Schaltungseinheiten an vielen Grundplatten mittels der erfindungsgemäßen Schal­ tungsanordnung ist insbesondere dann besonders vor­ teilhaft, wenn das Prüfen einer einzelnen Schaltungsein­ heit sehr zeitaufwendig ist, wie beispielsweise bei Spei­ chern hoher Kapazität, Prozessorfeldern oder derglei­ chen.
Vorteilhafte Ausgestaltungen der erfindungsgemä­ ßen Schaltungsanordnung sind in den Unteransprüchen angeführt.
Die Erfindung wird nachstehend anhand von Ausfüh­ rungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine Draufsicht auf die erfindungsgemäße Schaltungsanordnung gemäß einem Ausführungsbei­ spiel.
Fig. 2 ist ein schematisches Schaltbild der Schaltungs­ anordnung.
Fig. 3 zeigt ein Beispiel für eine Schaltstufe der Schal­ tungsanordnung.
Fig. 4 zeigt ein Beispiel für die Stromversorgung ei­ ner zu prüfenden Schaltungseinheit.
Die Fig. 1 ist eine schematische Draufsicht auf eine Grundplatte 1, auf der eine Vielzahl von zu prüfenden Schaltungseinheiten 2 in Form integrierter Schaltungen ausgebildet ist. Für die Prüfung ist an einem Teil der Grundplatte I eine durch starke Linien umrandet darge­ stellte Prüfschaltung 3 ausgebildet, die bei diesem Aus­ führungsbeispiel eine Zentraleinheit 4, einen Pro­ grammspeicher 5 und eine Ausgabeschaltung mit einem Ergebnisspeicher 6 und einer Anzeigevorrichtung 7 ent­ hält. Ferner sind an der Grundplatte 1 Anschlußflächen 8 zum Außenanschluß ausgebildet.
Die Grundplatte 1 ist beispielsweise eine zur Halblei­ terherstellung übliche Halbleiterscheibe (Wafer). Je nach Art der darauf auszubildenden Schaltungseinhei­ ten kann die Grundplatte 1 auch irgendein anderes Sub­ strat sein sowie auch andere Formen wie beispielsweise Rechteckform haben. Die zu prüfenden Schaltungsein­ heiten 2 können digitale, analoge oder gemischt digital/ analoge Schaltungen sein. Je nach dem angestrebten Funktionsprinzip können die Schaltungseinheiten 2 ganz oder teilweise Supraleiter, organische bzw. biolo­ gische Schaltelemente, Lichtwellenleiter und derglei­ chen enthalten. Sie können für verschiedenartige Funk­ tionen ausgelegt sein, also beispielsweise Bausteine vom einfachen Schaltglied oder Verstärker bis zu einem Speicher hoher Kapazität ergeben. Falls die Schaltungs­ einheiten 2 als Festspeicher dienen sollen, können sie zunächst als programmierbare Speicher gestaltet sein und im Zuge der Prüfung oder nach deren Abschluß auf die gewünschten Festwerte programmiert werden. Falls die Schaltungseinheit als Speicher mit Reservezellen ausgebildet ist, können diese im Bedarfsfall anstelle von bei der Prüfung als "schlecht" ermittelten Zellen einge­ schaltet werden.
Die Prüfschaltung 3 nimmt zwar an der Grundplatte 1 eine größere Fläche als die einzelnen Schaltungseinhei­ ten 2 ein, jedoch erspart sie in jede einzelne Schaltungs­ einheit eingebaute Testschaltungen, die insgesamt eine noch größere Fläche beanspruchen würden und die vor allem die Anzahl von Funktionselementen der Schal­ tungseinheiten herabsetzen würden. Die Prüfschaltung 3 enthält eine Art Mikroprozessor mit der Zentralein­ heit 4 und dem Programmspeicher 5. Die Zentraleinheit 4 enthält Schnittstellen für die Verbindung mit den Schalteinheiten 2 und für die Steuerung dieser Verbin­ dungen, Oszillatoren zum Erzeugen von Prüfsignalen, Taktsignalen, Steuersignalen und dergleichen, Zeitge­ ber zur Programmablaufsteuerung usw. Die Zentralein­ heit 4 kann auch eine Eigentestschaltung enthalten so­ wie mit Reserveblöcken oder Reservekanälen versehen sein, welche bei dem Ausfall bestimmter Blöcke und Kanäle dem Eigentestergebnis entsprechend als Ersatz eingeschaltet werden können. Die Zentraleinheit 4 führt das in dem Programmspeicher 5 gespeicherte Prüfpro­ gramm aus. Das Prüfprogramm wird je nach der Art der zu prüfenden Schaltungseinheiten, der Art der zu prü­ fenden Parameter, der erwünschten Genauigkeit und dergleichen gestaltet werden. Dementsprechend kön­ nen für den Programmspeicher 5 jeweils passende Pro­ grammuster vorbereitet werden, die bei gleichbleiben­ dem Schaltungsmuster der Zentraleinheit 4 wahlweise eingesetzt werden.
Ferner enthält die Prüfschaltung 3 die Ausgabeschal­ tung mit dem Ergebnisspeicher 6 und der Anzeigevor­ richtung 7. Der Ergebnisspeicher 6 kann wie der Pro­ grammspeicher 5 in Abhängigkeit von den zu prüfenden Schaltungseinheiten und den Prüfkriterien gestaltet werden und wie der Programmspeicher wahlweise ein­ gesetzt werden. In dem Ergebnisspeicher 6 können "gut/ schlecht"-Daten, Fehlerartdaten, Gütebereichdaten und dergleichen gespeichert werden, die über die Zentral­ einheit 4 als Prüfergebnisse eingegeben werden. Die Prüfdaten werden im Ergebnisspeicher 6 an vorbe­ stimmten Speicherstellen gespeichert, die den jeweili­ gen Schaltungseinheiten 2 zugeordnet werden. Vor­ zugsweise wird der Ergebnisspeicher 6 als nichtflüchti­ ger Speicher wie beispielsweise als programmierbarer Festspeicher ausgebildet, dessen Speicherinhalt über die Zentraleinheit 4 abgerufen werden kann, um bei­ spielsweise Prüfergebnisse auszudrucken oder den Prüfergebnissen entsprechende Reparaturen oder Mar­ kierungen vorzunehmen. Falls es möglich ist, an der Grundplatte 1 Reparaturen von fehlerhaften Schal­ tungseinheiten 2 auszuführen, wie z. B. mittels Laser­ strahlen, wird der Ergebnisspeicher 6 als löschbarer programmierbarer Speicher (EPROM) gestaltet, der nach erfolgter Reparatur gelöscht und zum Speichern der Ergebnisse einer erneuten Prüfung herangezogen wird. Die Anzeigevorrichtung 7 dient dazu, die Prüfer­ gebnisse in einem erwünschten Umfang sichtbar anzu­ zeigen. Die Anzeigevorrichtung 7 kann mit dem lnhalt des Ergebnisspeichers 6 angesteuert werden oder auch eigene Speicherzellen für bestimmte Prüfergebnisse wie z. B. hinsichtlich Güteklassen enthalten. Zweckdienlich weist die Anzeigevorrichtung 7 für eine jede zu prüfen­ de Schaltungseinheit 2 mindestens ein Anzeigeelement auf, wie z. B. eine Leuchtdiode oder eine Schmelzverbin­ dung, deren Schmelzzustand optisch erkennbar ist. Nach Fig. 1 sind die Anzeigeelemente der Anzeigevor­ richtung 7 zu einem Anzeigefeld zusammengefaßt, in welchem die Anzeigeelemente im gleichen Muster wie die Schaltungseinheiten 2 angeordnet sind. Nach erfolg­ ter Prüfung kann das Anzeigefeld auf automatische Weise und/oder durch Betrachtung mit einer Lupe oder einem Mikroskop ausgewertet werden, um eine Fehler­ analyse auszuführen, fehlerhafte Schaltungseinheiten zusätzlich mit Farbe zu markieren, bei einer zu hohen Fehleranzahl die ganze Grundplatte auszumustern und dergleichen. Obgleich dies nicht dargestellt ist, können anstelle des Anzeigefelds oder zusätzlich zu diesem An­ zeigeelemente jeweils in der Nähe der entsprechenden Schaltungseinheiten 2 angeordnet werden, was die Zu­ ordnung bei der Auswertung der Prüfergebnisse er­ leichtert.
Die Anschlußflächen 8 an der Grundplatte 1 dienen zur Stromversorgung der Schaltungseinheiten 2 und der Prüfschaltung 3 sowie zur Eingabe und Ausgabe von Daten. Beispielsweise kann über eine jeweilige An­ schlußfläche 8 der Speicherinhalt des Ergebnisspeichers 6 zu Registrierzwecken oder dergleichen ausgegeben werden oder es kann an die Zentraleinheit 4 ein Befehl zum Beginn der Prüfung, zum Ausführen einer be­ stimmten Teilprüfung oder im Falle bestimmter Prüfer­ gebnisse zum Ausführen einer zusätzlichen Prüfung ein­ gegebenwerden.
Die Prüfschaltung 3 ist mit den Schaltungseinheiten 2 über Verbindungsleitungen und Schaltstufen auf die in Fig. 2 dargestellte Weise verbunden. Gemäß Fig. 2 führt eine Eingabe-Sammelleitung 9 zu den Eingängen aller Schaltungseinheiten 2, während die Ausgänge der Schaltungseinheiten über jeweils eine Schaltstufe 10 un­ ter Steuerung durch die Prüfschaltung 3 mit einer ge­ meinsamen Ausgabe-Sammelleitung 1 1 verbunden wer­ den, die zur Zentraleinheit4 der Prüfschaltung 3 zurück­ führt. Die Schaltstufen 10 werden von der Zentralein­ heit 4 über Steuerleitungen 12 und 13 gesteuert. Bei der Darstellung in Fig. 2 sind die Schaltstufen 10 zu einer Kettenschaltung in Form eines Schieberegisters ge­ schaltet, in der sie über die zu einer Fortschaltleitung durchgeschleifte Steuerleitung 12 nacheinander ein­ und ausgeschaltet werden. Die Steuerleitung 13 dient hierbei zur Übertragung von Taktsignalen für das Fort­ schalten.
Zur Prüfung einer einzelnen Schaltungseinheit 2 wird die entsprechende Schaltstufe 10 eingeschaltet, wäh­ rend alle übrigen Schaltstufen ausgeschaltet werden. Die Schaltungseinheit 2 erhält über die Eingabe-Sam­ melleitung 9 bestimmte Eingangssignale, die zu entspre­ chenden Ausgangssignalen auf der Ausgabe-Sammellei­ tung 11 führen sollten. ln der Prüfschaltung 3 wird über die Zentraleinheit 4 festgestellt, ob die tatsächlich auf der Ausgabe-Sammelleitung 11 auftretenden Signalen den Sollsignalen entsprechen bzw. in Sollbereichen lie­ gen.
Gleichartige Schaltstufen 10 können auch zwischen die Sammelleitung 9 und die Eingänge der Schaltungs­ einheiten 2 geschaltet werden und jeweils zusammen mit der betreffenden Schaltstufe 10 am Ausgang der Schaltungseinheit gesteuert werden. Dadurch kann eine übermäßige Belastung der zur Sammelleitung 9 führen­ den Ausgangsstufe der Zentraleinheit 4 durch die vielen Eingänge der Schalteinheiten 2 verhindert werden.
In der Fig. 3 ist schematisch der Aufbau einer Schalt­ stufe 10 gemäß einem Ausführungsbeispiel gezeigt.
Demnach enthält die Schaltstufe 10 ein Speicherglied 14 und mindestens ein Schaltglied 15. Das Speicherglied 14 ist als Flipflop ausgebildet, welches bei der Gesamt­ schaltung nach Fig. 2 Bestandteil der Kettenschaltung ist und entsprechend dem Schaltzustand der vorange­ henden Schaltstufe 10 über die Fortschaltleitung 12 un­ ter Steuerung durch die Taktsignale auf der Steuerlei­ tung 13 geschaltet wird. Ein Ausgangssignal des Spei­ cherglieds 14 dient zum Schalten der jeweils ange­ schlossenen Schaltglieder 15, für die in der Fig. 3 sche­ matisch einige Beispiele gezeigt sind. Gemäß Fig. 3 kann ein jeweiliges Schaltglied 15 ein geschalteter Püf­ fer bzw. Verstärker, ein geschalteter Inverter, ein UND- Glied, ein NAND-Glied oder ein Schalttransistor sein. Die Schaltglieder werden entsprechend der Art der Schaltungseinheiten 2 als analoge oder digitale Schalt­ glieder gestaltet. Ferner kann die Schaltstufe 10 mehre­ re Teilstufen gemäß Fig. 3 enthalten, die dann für auf­ einanderfolgende Prüfschritte unterschiedliche Prüfbe­ dingungen ergeben, wie Signalinversion, Pegeländerun­ gen, Signalverknüpfungen oder dergleichen.
Die Fig. 4 veranschaulicht die Stromversorgung einer einzelnen Schaltungseinheit 2. Bei dem in der Fig. 4 ge­ zeigten Beispiel ist in die beiden Stromversorgungs- Speiseleitungen der Schaltungseinheit 2 jeweils eine Schmelzbrücke 16 geschaltet, die bei einem übermäßi­ gen Stromverbrauch durchschmilzt, wobei vorzugswei­ se ein solcher Schmelzzustand optisch erkennbar sein sollte. Damit dienen die Schmelzbrücken 16 als Siche­ rung zum Abtrennen einer fehlerhaften Schaltungsein­ heit 2, die die Stromversorgung aller Schaltungseinhei­ ten verhindern und damit die Prüfung unmöglich ma­ chen würde. Ferner sind in der Fig. 4 zwei Schalttransi­ storen 17 gezeigt, mit denen unter Steuerung durch die Prüfschaltung 3 eine jeweilige Schmelzbrücke 16 ab­ sichtlich durch Anlegen der Speisespannung unterbro­ chen werden kann, um eine als fehlerhaft erkannte Schaltungseinheit zu markieren oder eine Beeinflussung der Prüfung durch eine solche, wie beispielsweise durch ′′wilde Schwingungen′′ zu verhindern. Derartige Schmelzbrücken 16 können auch in bestimmten Ein­ gangs- und Ausgangsleitungen der Schaltungseinheiten 2 vorgesehen werden, damit durch eventuell auftreten­ de Kurzschlüsse nicht die Zentraleinheit 4 außer Betrieb gesetzt wird. Ferner können anstelle der Schmelzbrük­ ken 16 oder zusätzlich zu diesen weitere nicht gezeigte Schalttransistoren vorgesehen werden, mit denen unter der Steuerung durch die Prüfschaltung 3 jeweils nur eine der Schaltungseinheiten 2 oder eine Gruppe dersel­ ben mit Strom versorgt wird, um den Stromverbrauch während der Prüfung zu senken.
Die Schaltstufen 10, die Eingabe- und Ausgabe-Sam­ melleitungen 9 bzw. 11 sowie die Schmelzbrücken 16 und die Schalttransistoren 17 werden zusammen mit Speiseleitungen zur Stromversorgung zweckdienlich an Bereichen der Grundplatte 1 angeordnet, die bei der zum Zerteilen der Grundplatte 1 für das Erhalten der einzelnen Schaltungseinheiten 2 erforderlichen Bearbei­ tung durch Sägen, Laserstrahltrennung oder derglei­ chen wegfallen. Damit werden nach dem Zerteilen der Grundplatte 1 Schaltungseinheiten 2 erhalten, die ge­ prüft sind und die lediglich die für ihre Funktion erfor­ derlichen Bauelemente und Anschlüsse enthalten.
In der Fig. 1 ist nur ein Beispiel für die Anordnung der Prüfschaltung 3 in Verbindung mit den Schaltungsein­ heiten 2 gezeigt. Alternativ kann die Prüfschaltung 3 statt an einer Seite der Grundplatte 1 gemäß Fig. 1 auf den Umfang der Grundplatte 1 verteilt werden, für eine kürzere Leitungsführung in der Mitte der Grundplatte 1 angeordnet werden und bei der Bestückung der Grund­ platte 1 mit unterschiedlichen Schaltungseinheiten 2 mit verschiedenen abrufbaren Programmspeichern verse­ henwerden.
Die Schaltungsanordnung gemäß dem vorstehenden Ausführungsbeispiel ist mit elektrischen Leitern und Schalteinheiten für das Prüfen von Schaltungseinheiten für elektrische Signale beschrieben. Auf die gleiche Weise kann jedoch eine Schaltungsanordnung für das Prüfen von Schaltungseinheiten aufgebaut werden, bei denen zumindest zum Teil Lichtwellenleiter, Supralei­ ter, organische Leiter oder dergleichen eingesetzt wer­ den. ln diesem Fall sind die betreffenden Verbindungs­ leitungen und Schaltglieder der Schaltungsanordnung entsprechend auszugestalten.
Die Prüfschaltung 3 ist zwar nach Fig. 1 als auf einen außerhalb der Schaltungseinheiten 2 gelegenen Bereich liegend dargestellt, jedoch können auch Teile der Prüf­ schaltung wie beispielsweise Prüfsignalverstärker, digi­ taler Puffer, Grenzbereichsschalter u. dgl. nahe den Ausgängen oder Eingängen der Schaltungseinheiten an­ geordnet sein, um damit Fehlerfaktoren durch zu lange Prüfsignalleitungen auszuschließen.

Claims (27)

1. Schaltungsanordnung zum Prüfen von Schal­ tungseinheiten, die als integrierte Schaltungen auf einer gemeinsamen Grundplatte ausgebildet und an der Grundplatte über gemeinsame Speiseleitun­ gen betreibbar sind, dadurch gekennzeichnet,
daß auf der gleichen Grundplatte (1) eine Prüf­ schaltung (3) und Schaltstufen (10) als integrierte Schaltungen ausgebildet sind,
daß die Schaltstufen von der Prüfschaltung steuer­ bar sind,
daß die Schaltstufen in Verbindungsleitungen (9, 11) zum Verbinden der Prüfschaltung mit den Schaltungseinheiten (2) eingeschaltet sind und
daß die Prüfschaltung eine Ausgabeschaltung (6, 7) zur Ausgabe von Prüfergebnissen aufweist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Prüfschaltung (3) einen Mikroprozessor mit einem Programmspeicher (5) und einer Zentraleinheit (4) aufweist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Prüfschaltung (3) zu einer Selbstprüfung ausgebildet ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Prüfschaltung (3) für Teile ihrer Funktion gleichwertige Schaltungsabschnitte enthält, die dem Selbstprüfungsergebnis entspre­ chend einschaltbar sind.
5. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Stromversorgung der jeweiligen Schaltungsein­ heit (2) durch die Prüfschaltung (3) ein- und aus­ schaltbarist.
6. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die jeweiligen Schaltungseinheiten (2) an die Spei­ seleitungen über Schmelzbrücken (16) angeschlos­ sen sind.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein Unterbrechungszustand der Schmelzbrücken (16) optisch erkennbar ist.
8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die jeweilige Schmelzbrücke (16) mittels eines von der Prüfschal­ tung (3) angesteuerten Transistors (17) durch Anle­ gen der Speisespannung unterbrechbar ist.
9. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Ausgabeschaltung (6, 7) mit einem Außenan­ schluß (8) der Grundplatte (1) verbindbar ist.
10. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Ausgabeschaltung (6, 7) einen Ergebnisspeicher (6) mit den jeweiligen Schaltungseinheiten (2) zuge­ ordneten Speicherstellen aufweist.
11. Schaltungsanordnung nach Anspruch 10, da­ durch gekennzeichnet, daß der Ergebnisspeicher (6) als nichtflüchtiger Speicher ausgebildet ist.
12. Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß der Ergebnisspei­ cher (6) über einen Außenanschluß (8) der Grund­ platte (1) auslesbar ist.
13. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Ausgabeschaltung (6, 7) eine Anzeigevorrich­ tung (7) zur Sichtanzeige der Prüfergebnisse auf­ weist.
14. Schaltungsanordnung nach Anspruch 13, da­ durch gekennzeichnet, daß die Anzeigevorrichtung (7) mindestens ein Anzeigeelement für eine jede Schaltungseinheit (2) aufweist.
15. Schaltungsanordnung nach Anspruch 14, da­ durch gekennzeichnet, daß jeweils ein Anzeigeele­ ment nahe der zugeordneten Schaltungseinheit (2) angeordnetist.
16. Schaltungsanordnung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Anzeigeele­ mente (7) in einem Muster angeordnet sind, daß dem Muster der Anordnung der Schaltungseinhei­ ten (2) an der Grundplatte (1) entspricht.
17. Schaltungsanordnung nach einem der Ansprü­ che 14 bis 16, dadurch gekennzeichnet, daß die An­ zeigeelemente Leuchtdioden sind.
18. Schaltungsanordnung nach einem der Ansprü­ che 14 bis 16, dadurch gekennzeichnet, daß die An­ zeigeelemente Schmelzverbindungen sind, deren Schmelzzustand optisch erkennbar ist.
19. Schaltungsanordnung nach einem der Ansprü­ che 14 bis 18, dadurch gekennzeichnet, daß den Anzeigeelementen nichtflüchtige Speicherzellen zugeordnet sind.
20. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Schaltstufen (10) und/oder Verbindungsleitun­ gen (9, 11) an einem beim Zerteilen der Grundplat­ te (1) wegfallenden Plattenbereich ausgebildet sind.
21. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß jede Schaltstufe (10) ein Speicherglied (14) und mindestens ein von demselben gesteuertes Schalt­ glied (15) für das Durchschalten einer der Verbin­ dungsleitungen (9, 11) zu der betreffenden Schal­ tungseinheit (2) aufweist.
22. Schaltungsanordnung nach Anspruch 21, da­ durch gekennzeichnet, daß die Speicherglieder (14) zu einer Kettenschaltung verbunden sind, in der ein Einschalt-Speicherzustand fortschaltbar ist.
23. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Schaltstufen (10) und die Verbindungsleitungen (9, 11) zumindest zum Teil zum Schalten bzw. Lei­ ten elektrischer Signale ausgebildet sind.
24. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß die Schaltstufen (10) und die Verbindungsleitungen (9, 11) zumindest zum Teil für das Schalten bzw. Leiten von Signalen in Form elektromagnetischer Strahlung ausgebildet sind.
25. Schaltungsanordnung nach einem der vorange­ henden Ansprüche 1 bis 24, dadurch gekennzeich­ net, daß die Schaltungseinheiten (2) Supraleiter ent­ halten.
26. Schaltungsanordnung nach einem der Ansprü­ che 1 bis 24, dadurch gekennzeichnet, daß die Schaltungseinheiten (2) organische Moleküle ent­ halten.
27. Schaltungsanordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß durch das Prüfergebnis der Prüfschaltung (3) als fehlerhaft ermittelte Schaltungseinheiten (2) durch Steuersignale aus der Prüfschaltung an mindestens einer der gemeinsamen Speiseleitungen und/oder Verbindungsleitungen (9, 11) abschaltbar sind.
DE19853526485 1985-07-24 1985-07-24 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten Granted DE3526485A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19853526485 DE3526485A1 (de) 1985-07-24 1985-07-24 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
IN461/CAL/86A IN164539B (de) 1985-07-24 1986-06-20
AT86109401T ATE67861T1 (de) 1985-07-24 1986-07-09 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten.
EP86109401A EP0212208B1 (de) 1985-07-24 1986-07-09 Schaltungsanordnung zum Prüfen integrierter Schaltungseinheiten
DE8686109401T DE3681657D1 (de) 1985-07-24 1986-07-09 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten.
JP61171925A JPS6316633A (ja) 1985-07-24 1986-07-23 集積回路の構成部品を試験するための回路装置
CN86105604A CN1011085B (zh) 1985-07-24 1986-07-24 用于测试集成电路元件的电路结构
US07/258,095 US4961053A (en) 1985-07-24 1988-10-14 Circuit arrangement for testing integrated circuit components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853526485 DE3526485A1 (de) 1985-07-24 1985-07-24 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten

Publications (2)

Publication Number Publication Date
DE3526485A1 true DE3526485A1 (de) 1987-02-05
DE3526485C2 DE3526485C2 (de) 1987-08-06

Family

ID=6276647

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19853526485 Granted DE3526485A1 (de) 1985-07-24 1985-07-24 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
DE8686109401T Expired - Lifetime DE3681657D1 (de) 1985-07-24 1986-07-09 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8686109401T Expired - Lifetime DE3681657D1 (de) 1985-07-24 1986-07-09 Schaltungsanordnung zum pruefen integrierter schaltungseinheiten.

Country Status (7)

Country Link
US (1) US4961053A (de)
EP (1) EP0212208B1 (de)
JP (1) JPS6316633A (de)
CN (1) CN1011085B (de)
AT (1) ATE67861T1 (de)
DE (2) DE3526485A1 (de)
IN (1) IN164539B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3732830A1 (de) * 1987-09-29 1989-04-06 Siemens Ag Schaltungsanordnung zur pruefung der funktionsfaehigkeit einer komplexen schaltung
DE19540621A1 (de) * 1994-10-31 1996-05-02 Nec Corp Funktionsprüfgerät für integrierte Schaltungen
DE19742946A1 (de) * 1997-09-29 1999-06-17 Siemens Ag Testschaltung für einen Halbleiter-Chip
DE19581814B4 (de) * 1994-10-27 2004-07-15 Zarlink Semiconductor Inc., City Of Ottawa Halbleiter-Testchip mit waferintegrierter Schaltmatrix

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1220189B (it) * 1987-12-22 1990-06-06 Sgs Thomson Microelectronics Metodo per aumentare incrementalmente in fase di collaudo elettrico su fetta di un dispositivo integrato l'area di collettore di un transistore pnp laterale
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5206582A (en) * 1988-05-18 1993-04-27 Hewlett-Packard Company Control system for automated parametric test equipment
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
GB8827629D0 (en) * 1988-11-25 1988-12-29 Lsi Logic Europ Testing of analogue circuits
US5142224A (en) * 1988-12-13 1992-08-25 Comsat Non-destructive semiconductor wafer probing system using laser pulses to generate and detect millimeter wave signals
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
US5053700A (en) * 1989-02-14 1991-10-01 Amber Engineering, Inc. Method for wafer scale testing of redundant integrated circuit dies
JPH02129985U (de) * 1989-04-04 1990-10-26
JPH07113898B2 (ja) * 1989-05-09 1995-12-06 株式会社日立製作所 障害検出方式
US5377124A (en) * 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
KR920007535B1 (ko) * 1990-05-23 1992-09-05 삼성전자 주식회사 식별회로를 구비한 반도체 집적회로 칩
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
US5905382A (en) 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US7511520B2 (en) * 1990-08-29 2009-03-31 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
EP0481703B1 (de) * 1990-10-15 2003-09-17 Aptix Corporation Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
JPH04218939A (ja) * 1990-12-19 1992-08-10 Sharp Corp 集積回路装置
DE69219165T2 (de) * 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
JP2936807B2 (ja) * 1991-07-12 1999-08-23 日本電気株式会社 集積回路
US5206583A (en) * 1991-08-20 1993-04-27 International Business Machines Corporation Latch assisted fuse testing for customized integrated circuits
US5315241A (en) * 1991-09-18 1994-05-24 Sgs-Thomson Microelectronics, Inc. Method for testing integrated circuits
US5262719A (en) * 1991-09-19 1993-11-16 International Business Machines Corporation Test structure for multi-layer, thin-film modules
JPH0590362A (ja) * 1991-09-26 1993-04-09 Hitoshi Nishimura 半導体ウエハの検査構造
US5198760A (en) * 1991-09-30 1993-03-30 Hughes Aircraft Company Method by which to detect direction of current flow in outputs of integrated circuits
US5311122A (en) * 1991-12-02 1994-05-10 Motorola, Inc. RF test equipment and wire bond interface circuit
JPH05198637A (ja) * 1992-01-23 1993-08-06 Mitsubishi Electric Corp 半導体集積回路及びそのテスト方法
US5279975A (en) * 1992-02-07 1994-01-18 Micron Technology, Inc. Method of testing individual dies on semiconductor wafers prior to singulation
JPH05267415A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
US5241266A (en) * 1992-04-10 1993-08-31 Micron Technology, Inc. Built-in test circuit connection for wafer level burnin and testing of individual dies
US5457400A (en) * 1992-04-10 1995-10-10 Micron Technology, Inc. Semiconductor array having built-in test circuit for wafer level testing
US5332973A (en) * 1992-05-01 1994-07-26 The University Of Manitoba Built-in fault testing of integrated circuits
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Lsiのテスト回路
US5286656A (en) * 1992-11-02 1994-02-15 National Semiconductor Corporation Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns
FR2700063B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de test de puces de circuit intégré et dispositif intégré correspondant.
DE4305526A1 (de) * 1993-02-24 1994-08-25 Telefunken Microelectron Verfahren zum Betrieb einer integrierten Schaltung
US5418452A (en) * 1993-03-25 1995-05-23 Fujitsu Limited Apparatus for testing integrated circuits using time division multiplexing
US5594273A (en) * 1993-07-23 1997-01-14 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield
US5654588A (en) * 1993-07-23 1997-08-05 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
FI100136B (fi) * 1993-10-01 1997-09-30 Nokia Telecommunications Oy Menetelmä integroidun piirin testaamiseksi sekä integroitu piiri
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
US6587978B1 (en) 1994-02-14 2003-07-01 Micron Technology, Inc. Circuit and method for varying a pulse width of an internal control signal during a test mode
US5831918A (en) 1994-02-14 1998-11-03 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5515302A (en) * 1994-11-07 1996-05-07 Motorola, Inc. Method for identifying excessive power consumption sites within a circuit
US5648730A (en) * 1994-11-30 1997-07-15 Texas Instruments Incorporated Large integrated circuit with modular probe structures
JP3301874B2 (ja) * 1994-12-19 2002-07-15 松下電器産業株式会社 半導体装置及びその検査方法
JP3615256B2 (ja) * 1995-02-10 2005-02-02 本田技研工業株式会社 半導体集積回路
US5617036A (en) * 1995-02-24 1997-04-01 The Whitaker Corporation Laser/pin assembly with integrated burn-in assembly
US5798653A (en) * 1995-04-20 1998-08-25 Sun Microsystems, Inc. Burn-in system for reliable integrated circuit manufacturing
EP0745859B1 (de) * 1995-05-31 2004-10-27 STMicroelectronics, Inc. Konfigurierbare Kontaktleiste zur bequemen parallellen Prüfung von integrierten Schaltungen
US5952838A (en) * 1995-06-21 1999-09-14 Sony Corporation Reconfigurable array of test structures and method for testing an array of test structures
JP3026308B2 (ja) * 1995-09-14 2000-03-27 ローム株式会社 不揮発性記憶装置および不揮発性記憶装置の製造方法
US6166557A (en) * 1996-10-31 2000-12-26 Texas Instruments Incorporated Process of selecting dies for testing on a wafer
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5892249A (en) * 1996-02-23 1999-04-06 National Semiconductor Corporation Integrated circuit having reprogramming cell
US5692084A (en) * 1996-06-11 1997-11-25 The Whitaker Corporation Package for an optoelectronic device
US5764836A (en) * 1996-06-11 1998-06-09 The Whitaker Corporation Pigtailed package for an optoelectronic device
US5991214A (en) * 1996-06-14 1999-11-23 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
US6239604B1 (en) * 1996-10-04 2001-05-29 U.S. Philips Corporation Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US5929650A (en) * 1997-02-04 1999-07-27 Motorola, Inc. Method and apparatus for performing operative testing on an integrated circuit
US6104198A (en) * 1997-05-20 2000-08-15 Zen Licensing Group Llp Testing the integrity of an electrical connection to a device using an onboard controllable signal source
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
DE19819570C2 (de) * 1998-04-30 2000-06-15 Siemens Ag Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6233184B1 (en) * 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6140833A (en) * 1998-11-16 2000-10-31 Siemens Aktiengesellschaft In-situ measurement method and apparatus for semiconductor processing
JP4234244B2 (ja) 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
DE19917586C2 (de) * 1999-04-19 2002-01-17 Infineon Technologies Ag Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE19930169B4 (de) * 1999-06-30 2004-09-30 Infineon Technologies Ag Testeinrichtung und Verfahren zum Prüfen eines Speichers
JP3483130B2 (ja) * 1999-11-29 2004-01-06 松下電器産業株式会社 集積回路の検査方法
US6214630B1 (en) * 1999-12-22 2001-04-10 United Microelectronics Corp. Wafer level integrated circuit structure and method of manufacturing the same
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6429677B1 (en) * 2000-02-10 2002-08-06 International Business Machines Corporation Method and apparatus for characterization of gate dielectrics
DE10010285A1 (de) * 2000-02-25 2001-09-13 Infineon Technologies Ag Teststruktur bei integriertem Halbleiter
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6831474B2 (en) * 2000-03-10 2004-12-14 Infineon Technologies Ag Apparatus and method for testing a plurality of electrical components that are coupled to one another
US20020025100A1 (en) * 2000-06-16 2002-02-28 Mcgill University Method and apparatus for OPTO-electronic built-in tests
DE10037794A1 (de) 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US6683467B1 (en) * 2000-09-29 2004-01-27 Intel Corporation Method and apparatus for providing rotational burn-in stress testing
GB0030346D0 (en) * 2000-12-13 2001-01-24 Mitel Semiconductor Ltd Integrated circuit test structure
US6850075B1 (en) * 2000-12-22 2005-02-01 Cypress Semiconductor Corp. SRAM self-timed write stress test mode
US6777969B1 (en) * 2001-03-21 2004-08-17 Cypress Semiconductor Corp. Low stress test mode
TW490783B (en) * 2001-05-22 2002-06-11 Hi Max Optoelectronics Corp Testing device and method built in the wafer scribe line
JP2003107135A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp バーンイン装置
US6717430B2 (en) * 2002-02-13 2004-04-06 Motorola, Inc. Integrated circuit testing with a visual indicator
US6825683B1 (en) * 2002-04-18 2004-11-30 Cypress Semiconductor Corporation System and method for testing multiple integrated circuits that are in the same package
US7026646B2 (en) 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법
DE10258511A1 (de) * 2002-12-14 2004-07-08 Infineon Technologies Ag Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung
KR100523139B1 (ko) * 2003-06-23 2005-10-20 주식회사 하이닉스반도체 웨이퍼 테스트시 사용되는 프로빙 패드의 수를 감소시키기위한 반도체 장치 및 그의 테스팅 방법
EP1695103A1 (de) * 2003-11-19 2006-08-30 Honeywell International Inc. Pseudozufallsverifikation eines zu prüfenden bausteins bei anwesenheit von byzantin-fehlern
US7365556B2 (en) * 2004-09-02 2008-04-29 Texas Instruments Incorporated Semiconductor device testing
US7475318B2 (en) * 2005-01-28 2009-01-06 Honeywell International Inc. Method for testing the sensitive input range of Byzantine filters
JP2007010606A (ja) * 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd Lsi検査モジュール、lsi検査モジュールの制御方法、lsi検査モジュールとlsi検査装置との通信方法、およびlsi検査方法
US7405585B2 (en) * 2006-02-14 2008-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Versatile semiconductor test structure array
US7906982B1 (en) 2006-02-28 2011-03-15 Cypress Semiconductor Corporation Interface apparatus and methods of testing integrated circuits using the same
JP2007278767A (ja) * 2006-04-04 2007-10-25 Denso Corp Ic実装済み電子部品実装基板及びそのリーク電流試験方法
JP2007287770A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路
JP4328791B2 (ja) * 2006-09-20 2009-09-09 エルピーダメモリ株式会社 被測定素子の特性測定方法及び半導体装置の特性管理システム
JP4274576B2 (ja) * 2007-01-12 2009-06-10 エルピーダメモリ株式会社 半導体装置
WO2008152557A1 (en) * 2007-06-12 2008-12-18 Nxp B.V. Semiconductor device test method
JP5170395B2 (ja) * 2008-02-21 2013-03-27 日本電気株式会社 ウエハ及びその温度試験方法
US7719299B2 (en) * 2008-04-02 2010-05-18 Texas Instruments Incorporated Process and temperature insensitive flicker noise monitor circuit
WO2009144791A1 (ja) * 2008-05-28 2009-12-03 株式会社アドバンテスト 試験システムおよび書込用ウエハ
US8179143B2 (en) * 2008-10-15 2012-05-15 Test Research, Inc. Apparatus for testing printed circuit and method therefor
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
CN103490374B (zh) * 2013-09-25 2017-05-17 山东贞明光电科技有限公司 一种量产测试设备及其短路过流保护电路
CN103887202B (zh) * 2014-03-24 2016-08-17 上海华力微电子有限公司 监测方法
US9947712B2 (en) * 2016-01-27 2018-04-17 Varex Imaging Corporation Matrix type integrated circuit with fault isolation capability
CN109406922B (zh) * 2017-08-15 2020-09-22 昆山维信诺科技有限公司 电子产品及其测试方法和装置
KR102471500B1 (ko) * 2018-03-12 2022-11-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템
CN110021334B (zh) * 2019-04-19 2021-08-27 上海华虹宏力半导体制造有限公司 一种晶圆测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243937A (en) * 1979-04-06 1981-01-06 General Instrument Corporation Microelectronic device and method for testing same
DE3130714A1 (de) * 1980-10-09 1982-05-27 Control Data Corp., 55440 Minneapolis, Minn. "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs"

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2330014A1 (fr) * 1973-05-11 1977-05-27 Ibm France Procede de test de bloc de circuits logiques integres et blocs en faisant application
US4038648A (en) * 1974-06-03 1977-07-26 Chesley Gilman D Self-configurable circuit structure for achieving wafer scale integration
US4244048A (en) * 1978-12-29 1981-01-06 International Business Machines Corporation Chip and wafer configuration and testing method for large-scale-integrated circuits
EP0037965B1 (de) * 1980-04-11 1987-07-15 Siemens Aktiengesellschaft Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
DE3138989A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Zusaetzliche funktionseinheit in einem mikroprozessor, mikroprozessorsystem und verfahren zu seinem betrieb
JPS5861639A (ja) * 1981-10-08 1983-04-12 Toshiba Corp 半導体装置
JPS58115828A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 半導体集積回路
JPS609135A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd Lsiの良品マツプの作成方法
US4594711A (en) * 1983-11-10 1986-06-10 Texas Instruments Incorporated Universal testing circuit and method
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
JPS6158254A (ja) * 1984-08-29 1986-03-25 Fujitsu Ltd 半導体集積回路装置
JPS61150228A (ja) * 1984-12-24 1986-07-08 Matsushita Electric Ind Co Ltd Lsi検査回路
US4635261A (en) * 1985-06-26 1987-01-06 Motorola, Inc. On chip test system for configurable gate arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243937A (en) * 1979-04-06 1981-01-06 General Instrument Corporation Microelectronic device and method for testing same
DE3130714A1 (de) * 1980-10-09 1982-05-27 Control Data Corp., 55440 Minneapolis, Minn. "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs"

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: Proceedings of the IEEE, Bd.70, Nr.1, Jan.1982, S.59-78 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3732830A1 (de) * 1987-09-29 1989-04-06 Siemens Ag Schaltungsanordnung zur pruefung der funktionsfaehigkeit einer komplexen schaltung
DE19581814B4 (de) * 1994-10-27 2004-07-15 Zarlink Semiconductor Inc., City Of Ottawa Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE19540621A1 (de) * 1994-10-31 1996-05-02 Nec Corp Funktionsprüfgerät für integrierte Schaltungen
DE19742946A1 (de) * 1997-09-29 1999-06-17 Siemens Ag Testschaltung für einen Halbleiter-Chip
DE19742946C2 (de) * 1997-09-29 2000-10-12 Siemens Ag Testschaltung auf einem Halbleiter-Chip

Also Published As

Publication number Publication date
CN1011085B (zh) 1991-01-02
DE3526485C2 (de) 1987-08-06
DE3681657D1 (de) 1991-10-31
EP0212208A1 (de) 1987-03-04
IN164539B (de) 1989-04-01
CN86105604A (zh) 1987-02-11
ATE67861T1 (de) 1991-10-15
EP0212208B1 (de) 1991-09-25
JPS6316633A (ja) 1988-01-23
US4961053A (en) 1990-10-02

Similar Documents

Publication Publication Date Title
DE3526485C2 (de)
DE2413805C2 (de) Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens
DE3130714C2 (de)
DE3709032C2 (de)
DE3520003C2 (de)
DE2058698A1 (de) Datenspeichersystem
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE2633079A1 (de) Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen
DE3702408C2 (de)
DE2335785B2 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
WO1999066337A2 (de) Einrichtung zur vermessung und analyse von elektrischen signalen eines integrierten schaltungsbausteins
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
DE19937820C2 (de) Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben
DE19819570C2 (de) Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
EP1046921B1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
EP0214508B1 (de) Integrierter Halbleiterspeicher
DE60223043T2 (de) Elektronischer schaltkreis und testverfahren
DE19917336C2 (de) Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
DE2534502B2 (de) Individuell prüfbarer, integrierter Baustein
DE10123758A1 (de) Integrierte Halbleiterschaltung und Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen
EP1178323B1 (de) Verfahren zum Testen einer integrierten Schaltung
DE10152086B4 (de) Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung
DE4334952A1 (de) Testschaltung für Signaleingabeschaltung mit Schwelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee