DE3339030C2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Aus der DE-OS 26 28 816 ist eine derartige Schaltungsanordnung bekannt, bei der das ankommende analoge Farbvideosignal zur Auftrennung in die Chrominanzkomponente und Luminanzkomponente über ein Kammfilter geführt und auf unterschiedliche Signalzweige aufgeteilt wird. Die Luminanz- und die Chrominanzkomponente werden anschließend mit unterschiedlichen Abtastfrequenzen digitalisiert, wobei die Abtastfrequenz der Luminanzkomponente ein ganzzahliges Vielfaches sowohl der Farbträgerfrequenz des Farbvideosignals als auch der Chrominanzkomponente beträgt. Die digitalisierten Signalkomponenten für die Chrominanz und die Luminanz werden anschließend wieder zu einem digitalisierten Farbfernsehsignal zusammengefaßt. Eine Speicherung des digitalisierten Signals ist nicht vorgesehen.

Weiterhin ist es bekannt, ein zusammengesetztes Video- Farbsignal mit Hilfe eines einzigen Analog/Digital-Wandlers umzusetzen, der jedoch für eine genaue Quantisierung eine große Anzahl von Ausgangsbitstellen aufweisen muß. Bei anders gearteten Digitalisierungssystemen wird demgegenüber das zusammengesetzte ankommende Video-Farbsignal mit Hilfe eines Dekoders in drei Signale aufgeteilt, aus denen mit Hilfe einer Matrix drei primäre Farbsignale abgeleitet werden. Die primären Farbsignale werden anschließend mit Hilfe von drei unterschiedlichen Analog/Digital-Wandlern digital umgesetzt. Dies begründet allerdings relativ großen Aufwand.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1 derart auszugestalten, daß eine Digitalisierung und Speicherung der Farbvideosignale bei guter Genauigkeit mit verhältnismäßig geringem Aufwand erzielbar ist.

Diese Aufgabe wird mit den im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmalen gelöst.

Mit den erfindungsgemäßen Maßnahmen wird erreicht, daß mittels zweier Analog/Digital-Wandler verhältnismäßig geringer Bitzahl eine Digitalisierung des Luminanzsignals und der Chrominanzsignale erfolgen kann, wobei dem zweiten Analog/Digital-Wandler die drei Chrominanzsignale als Multiplexsignal zugeführt werden. Nach der Digitalisierung des Multiplexsignals wird dieses wieder in entsprechende Farbdateninformationen aufgetrennt. Die Chrominanz- und Luminanzdaten werden dann jeweils gleichzeitig gespeichert. Die eingangsseitige frequenzmäßige Begrenzung der Luminanz- und Chrominanzsignale bewirkt hierbei weiterhin eine Verringerung der Anzahl der zu bearbeitenden und zu speichernden Datenbits, ohne daß Informationsverluste auftreten.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigt

Fig. 1A ein Schaltbild eines bekannten A/D-Wandlersystems, welches für die Digitalisierung eines zusammengesetzten Video-Farbsignals verwendet wird,

Fig. 1B ein erläuterndes Diagramm des Luminanzsignals (Fig. 1B) und des Chrominanzsignals, die in dem zusammengesetzten Video-Farbsignal enthalten sind,

Fig. 2 ein Blockschaltbild eines anderen bekannten A/D- Wandlersystems,

Fig. 3 ein schematisches Blockschaltbild eines Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung,

Fig. 4 ein erläuterndes Diagramm, welches die Betriebsweise der Schaltungsanordnung nach Fig. 3 veranschaulicht,

Fig. 5 ein Schaltbild eines Abschnitts des Ausführungsbeispiels nach Fig. 3 und

Fig. 6 ein Zeitsteuerdiagramm zur Veranschaulichung der Betriebsweise der Schaltungsanordnung nach den Fig. 3 und 5.

Die einander entsprechenden Elemente und Teile sind in den Figuren mit gleichen Bezugszeichen versehen.

Vor näherer Beschreibung des Ausführungsbeispiels der Erfindung werden zunächst die zuvor erwähnten herkömmlichen oder bekannten Anordnungen unter Hinweis auf die Fig. 1 bis 4 beschrieben.

Fig. 1A veranschaulicht ein herkömmliches A/D-Wandlersystem, welches in einem digitalen Fernsehsystem oder einer ähnlichen Einrichtung verwendet werden kann. Ein zusammengesetztes Video-Farbsignal, welches in ein digitales Signal umgewandelt werden soll, umfaßt ein Luminanz- bzw. Leuchtdichte- Signal und ein Chrominanzsignal, wie dies in Fig. 1B gezeigt ist. Dabei ist die Amplitude oder der Pegel des zusammengesetzten Video-Farbsignals derart gewählt, daß das Maximum bei 1,33 und das Minimum bei -0,33 liegt, wobei der Pegel des Schreibabschnitts gleich 1,00 gewählt ist. Als Ergebnis besitzt der Amplitudenbereich des zusammengesetzten Video-Farbsignals den Wert 1,66, was um 0,66 größer ist als derjenige des Luminanzsignals. Wenn ein derartiges zusammengesetztes Video-Farbsignal quantisiert wird, so sind die digitalen Ausgangsdaten verglichen mit dem Fall, daß nur das Luminanzsignal quantisiert wird und die Anzahl der Bits bei der A/D- Umwandlung in beiden Fällen die gleiche ist, gewöhnlich mit einer Quantisierungsverzerrung behaftet. Gegenüber einer Quantisierung nur des Chrominanzsignals führt die A/D-Umwandlung des zusammengesetzten Video-Farbsignals ferner zu einer extrem kleinen Zahl von effektiven digitalen Datenbits bei der Quantisierung des Minimalpegel-Farbabschnitts, d. h. 0,44. Es sei beispielsweise angenommen, daß die Bitzahl des A/D-Wandlers gemäß Fig. 1A gleich acht ist und der Amplitudenbereich einer Farbgröße, deren Chrominanzsignalpegel minimal ist, ungefähr einem Viertel des Amplitudenbereiches des zusammengesetzten Video-Farbsignals, ausgedrückt als 0,44/1,66 entspricht. Die Zahl der effektiven Bits, die sich aus der A/D-Umwandlung eines solchen Abschnitts ergeben, beträgt dann nur sechs. Dies bedeutet, daß die A/D- Umwandlung eines solchen Abschnitts mit Quantisierungsstörgrößen in etwa wie im Falle eines 6-Bit-A/D-Wandlers behaftet ist. Bei der Anordnung nach Fig. 1A ist es darüber hinaus erforderlich, eine Abtastfrequenz zu verwenden, die ca. dreimal so groß wie die Maximalfrequenz des zusammengesetzten Video-Farbsignals oder noch größer ist, um genau die Phase der Trägerwelle des Chrominanzsignals zu reproduzieren. Somit besitzt das herkömmliche A/D-Umwandlungssystem nach Fig. 1A lediglich niedrige Bitausbeute bzw. einen geringen Wirkungsgrad, was zu einer Quantisierungs-Verzerrung führt.

Fig. 2 zeigt das zuvor erwähnte bekannte A/D-Umwandlungssystem, bei dem drei A/D-Wandler dazu verwendet werden, um jeweils drei Primärfarbsignale R, G, B zu quantisieren, die mit Hilfe eines bekannten Dekoders und einer Matrixanordnung erhalten werden.

Im folgenden wird nunmehr auf Fig. 3 Bezug genommen, die ein schematisches Blockschaltbild eines Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung zeigt. Die Schaltungsanordnung nach Fig. 3 umfaßt allgemein einen Dekoder 12, eine Matrix 14, Filter 16, 22, 24 und 26, einen ersten Schalter- Kreis 28, einen ersten und zweiten Analog-Digital-Wandler 18 und 30, einen zweiten Schalter-Kreis mit drei Schieberegistern 32, 34 und 36 und einen Speicher 20. An einem Eingangsanschluß 10 wird ein zusammengesetztes Video-Farbsignal empfangen, welches digitalisiert werden soll. Das zusammengesetzte Video-Farbsignal vom Eingangsanschluß 10 gelangt zum Dekoder 10, der ein Luminanzsignal Y und drei Farbdifferenzsignale R _L -Y _L , G _L -Y _L und B _L -Y _L erzeugt, wobei Y _L eine Niederfrequenzkomponente des Luminanzsignals Y ist. Diese Signale des Dekoders 12 gelangen zur Matrix 14, die daraus das Luminanzsignal Y und die drei Primärfarbsignale R, G und B erzeugt. Diese Form der Dekodierung und der Verknüpfung über eine Matrix für die Erzeugung des Luminanzsignals Y und der drei Primärfarbsignale R, G und B ist bekannt, und wird daher hier nicht näher beschrieben.

Das Luminanzsignal Y der Matrix 14 gelangt über das Filter 16, das, wie im folgenden noch näher beschrieben ist, aus einem Hochpaß- oder einem Bandpaß-Filter bestehen kann, zu dem ersten A/D-Wandler 18, welcher das gefilterte oder frequenzmäßig begrenzte Luminanzsignal Y _H (d. h. eine Hochfrequenzkomponente des Luminanzsignals Y) unter Verwendung eines Abtastsignals mit einer Frequenz f _s , wie beispielsweise 9,2 MHz quantisiert. Die digitalen Ausgangsdaten mit 5 Bit gelangen zu dem Speicher 20, um in diesem gespeichert zu werden. Andererseits gelangen die drei Primärfarbsignale R, G und B jeweils über die Filter 22, 24 und 26, die aus Tiefpaß-Filter bestehen, zum ersten Schalter-Kreis 28. Die gefilterten Niederfrequenzkomponenten der drei Primärfarbsignale R, G und B sind jeweils bei den Bezugsgrößen R _L , G _L und B _L angegeben. Die Grenzfrequenz der Tiefpaß-Filter 22, 24 und 26 ist auf 0,5 MHz eingestellt, so daß die Maximalfrequenz der drei gefilterten Primärfarbsignale R _L , G _L und B _L 0,5 MHz beträgt.

Fig. 4 zeigt die Frequenzbeziehung zwischen dem zuvor erläuterten gefilterten Luminanzsignal Y _H und den gefilterten Chrominanzsignalen R _L , G _L und B _L . Diese Signale R _L , G _L und B _L werden durch den ersten Schalter-Kreis 28 unter Verwendung von drei Schaltsignalen P _R , P _G und P _B geschaltet, von denen jedes eine Frequenz f _t hat, die höher ist als ca. dreimal die Grenzfrequenz der Tiefpaß- Filter 22, 24 und 26. Wenn die Grenzfrequenz gleich 0,5 MHz ist, so ist die Frequenz f _t größer als 1,5 MHz. Als Folge des Schaltvorganges gibt der erste Schalter-Kreis 28 ein einzelnes Ausgangssignal C _L ab, welches aus einem Simultansignal besteht, welches die gefilterten drei Primärfarbsignale R _L , G _L und B _L in einer gegebenen Reihenfolge enthält. Das Simultansignal C _L des ersten Schalter- Kreises 28 gelangt zu dem zweiten A/D-Wandler 30 und wird dort unter Verwendung eines Abtastsignals quantisiert, dessen Frequenz dreimal so groß ist wie die Frequenz f _t . Als Folge der A/D-Umwandlung durch den zweiten A/D-Wandler 30 werden 6-Bit-Digitaldaten C _L ′ erhalten. Diese 6-Bit-Digitaldaten C _L ′ gelangen zu den Paralleleingängen von drei Schieberegistern 32, 34 und 36, von denen jeweils serielle Ausgänge abgeleitet werden. Im einzelnen spricht jedes der Schieberegister 32, 34 und 36 auf Schiebe-Lade-Schaltsignale P _R ′, P _G ′, und P _B ′, die an ihre Schiebe-Ladeanschlüsse S/ übertragen werden, sowie auf ein Taktsignal CLK 2 an, welches die gleiche Frequenz f _s aufweist wie das Abtastsignal, welches zum ersten A/D-Wandler 18 übertragen wird. Als Folge der Parallel-Seriellumsetzung in den drei Schieberegistern 32, 34 und 36 werden drei serielle Ausgangsgrößen R _L ′, G _L ′ und B _L ′ erhalten, die jeweils den drei Primärfarben entsprechen. Diese Ausgangsgrößen werden dann in dem Speicher 20 gespeichert.

Fig. 5 veranschaulicht eine Schaltungsanordnung mit dem ersten Schalter-Kreis 28, dem ersten und dem zweiten A/D- Wandler 18 und 30, dem zweiten Schalter-Kreis mit den drei Schieberegistern 32, 34 und 36 und dem Speicher 20. Der erste Schalter-Kreis 28 kann durch eine analoge Schalteinheit realisiert werden, während sowohl der erste als auch der zweite A/D-Wandler 18 und 30 durch ein IC realisiert werden können. Ferner kann jedes der Schieberegister 32, 34 und 36 durch einen IC realisiert werden. Als Speicher kann ein RAM mit 8-Bit-Speicherorganisation verwendet werden, dessen Adressen durch Adreßdaten eines Adressenzählers 40 bezeichnet werden können, wobei dieser Zähler auf ein Taktsignal CLK 2 anspricht. Fig. 5 zeigt auch weitere integrierte Schaltungen zum Erzeugen der Schaltsignale P _R , P _G und P _B und zum Erzeugen der Abtastsignale, die jeweils dem ersten und dem zweiten A/D-Wandler 18 und 30 zugeführt werden und ferner dazu dienen, die Schiebe- Lade-Schaltsignale P′ _R , P′ _B und P′ _B und das zuvor erwähnte Taktsignal CLK 2 zu erzeugen. Im einzelnen ist ein Taktimpulsgenerator 42 vorgesehen, um ein Grundtaktsignal CLK 2 zu erzeugen, welches dann als Abtastsignal f _s verwendet wird, das zum ersten A/D-Wandler 18 gelangt. Dieses Grundtaktsignal CLK 1 wird mit Hilfe einer Verzögerungsschaltung 44 verzögert und bildet dann das zuvor erwähnte Taktimpulssignal CLK 2. Bei diesem Ausführungsbeispiel haben beide Taktsignale CLK 1 und CLK 2 eine Frequenz von 9,2 MHz. Das Taktsignal CLK 2 wird auch an die Schieberegister 32, 34 und 36 als deren Taktsignale angelegt, so daß parallele Eingangsbits eines nach dem anderen abhängig von jedem Impuls des Taktsignals CLK 2 ausgeschoben werden. Das Grundtaktsignal CLK 1 wird mit Hilfe eines Flip-Flops 46 in der Frequenz herabgeteilt, um das Abtastsignal SS von 4,6 MHz zu erzeugen, welches an den zweiten A/D-Wandler angelegt wird. Ein synchroner 4-Bit- Zähler, ein NAND-Glied 50, ein Dekoder 52 und ein Satz von --Sperrgliedern sind dafür vorgesehen, das Grundtaktsignal CLK 1 zu verarbeiten, um die zuvor erwähnten Schaltsignale und Schiebe-Lade-Schaltsignale P _R , P _G , P _B , P′ _R , P′ _G und P′ _B zu erzeugen. Obwohl die Digital-Ausgangsanschlüsse D 1 bis D 6 des zweiten A/D- Wandlers 30 so dargestellt sind, daß sie direkt mit den parallelen Eingangsanschlüssen C-H der drei Schieberegister 32, 34 und 36 verbunden sind, kann auch dazwischen eine Puffer-Treiberstufe eingesetzt sein. Zwischen jeden Ausgang der Puffer-Treiberstufe und einer positiven Stromversorgungsquelle sind dann sogenannte Anhebe-Widerstände (pull-up resistors) angeschlossen, da es sich dabei um eine Puffer-Treiberstufe vom Ausgangstyp mit offenem Kollektor handelt.

Fig. 6 zeigt Zeitsteuerdiagramme und Wellenformen von verschiedenen Signalen, die bei der Anordnung nach Fig. 5 auftreten. Da der erste Schalter-Kreis 28 selektiv eines seiner drei Eingangssignale R _L , G _L und B _L nur dann hindurchläßt, wenn jedes Schaltsignal P _R , P _G oder P _B einen hohen Pegel aufweist, liegen die gefilterten drei Primär-Farbsignale R _L , G _L und B _L simultan in dem einzigen Ausgangssignal C _L vor. Der analoge Wert des Simultansignals C _L wird periodisch durch die Anstiegsflanke des 4,6 MHz-Takts oder des Abtastsignals SS getastet und in digitale Daten umgewandelt. Die abgetasteten Analogwerte und deren zugeordnete Digitaldaten sind unterhalb des Verlaufs des Simultansignals C _L gezeigt. Aufgrund der zeitlichen Nacheilung, die bei einer A/D-Umwandlung erforderlich ist, werden die digitalen Ausgangsdaten vom zweiten A/D-Wandler 30 mit verzögerter Zeitsteuerung ausgegeben, wie dies durch die mit Pfeilen versehenen strichlierten Linien angezeigt ist. Die Digitaldaten, die einen Satz der drei Primärfarbdaten zu einem Zeitpunkt wiedergeben, werden in ein entsprechendes Schieberegister 32, 34 oder 36 geladen. Beispielsweise werden zu einem Zeitpunkt t₁ in Fig. 6 die Digitaldaten von 010101, welche das gefilterte Farbsignal "Rot" angeben, so eingegeben, daß alle sechs Bits parallel an das Schieberegister 32 angelegt werden, und zwar in Abhängigkeit von der Anstiegs- oder Vorderflanke des Taktimpulses CLK 2, der dann erscheint, wenn das Schiebe-Ladungs-Schaltsignal P′ _R einen niedrigen Pegel hat. Mit anderen Worten werden die Schiebelade-Schaltsignale P′ _R , P′ _G und P′ _B dazu verwendet, die parallelen Eingangsanschlüsse der Schieberegister 32, 34 und 36 in Bereitschaft und außer Bereitschaft zu setzen. Nachdem die Daten C _L ′ in das Schieberegister 32 eingeladen wurden, sind alle Eingangsanschlüsse desselben außer Bereitschaft gesetzt. In der Zwischenzeit werden die eingeladenen Bits der Daten C _L ′ eines nach dem anderen von dem Bit geringster Wertigkeit zum Bit höchster Wertigkeit angegeben, wenn die Bits innerhalb des Schieberegisters 32 verschoben werden. Da das Bit geringster Wertigkeit unmittelbar dann ausgegeben wird, nachdem die in Parallelformat vorliegenden Eingangsdaten eingeladen wurden, sind alle sechs Bits dann ausgeschoben, wenn sechs Impulse des Taktsignals CLK 2 dem Schieberegister 32 zugeführt werden. Auf diese Weise werden alle sechs Bits aufeinanderfolgend ausgegeben, um sie vor dem Zeitpunkt t₄ in dem Speicher 20 abzuspeichern. Wenn die seriell vorliegenden Datenbits aus dem Schieberegister 32 in den Speicher 20 eingeschrieben werden, werden die Daten des "Grün"-Signals zum Zeitpunkt t₂ in das andere Schieberegister 34 eingeladen und es werden dann Daten des "Blau"-Signals zum Zeitpunkt t₃ in das weitere Schieberegister 36 geladen, wobei diese Schieberegister 34 und 36 in der gleichen Weise arbeiten wie das Schieberegister 32, so daß die seriellen Ausgangsdaten dieser Schieberegister in dem Speicher 20 gespeichert werden.

Aus der vorangegangenen Beschreibung ergibt sich, daß 5-Bit-Luminanzsignaldaten und 3-Bit-Chrominanzsignaldaten in den Speicher 20 gleichzeitig eingeschrieben werden. Daher können die gespeicherten Digitaldaten unmittelbar danach verarbeitet werden. Bei dem zuvor erläuterten Ausführungsbeispiel sind das originale Luminanzsignal Y und die originalen drei Primärfarbsignale R, B, und G jeweils gefiltert, wie in Fig. 4 gezeigt ist. Dies soll im folgenden im Detail erläutert werden. In einem NTSC- System geben beispielsweise Dekoderausgänge allgemein Formen von Farb-Differenzsignalen R-Y, G-Y und B-Y ab. Wenn ein derartiges Farbdifferenzsignal-System verwendet wird, tritt in der Praxis kein wesentliches Problem auf im Gegensatz zu dem I-, Q-System, selbst wenn die Farbreproduktionsfrequenz auf weniger als 0,5 MHz begrenzt wird. Wenn daher das zusammengesetzte Video-Farbsignal durch den Dekoder 12 und die Matrix 14, die in Fig. 3 gezeigt sind, verarbeitet wird, um die drei Primärfarbsignale R, G und B zu erzeugen, so werden die folgenden Formeln eingehalten:

R = R _L -Y _L + (Y _L + Y _H ) = R _L + Y _H G = G _L -Y _L + (Y _L + Y _H ) = G _L + Y _H B = B _L -Y _L + (Y _L + Y _H ) = G _L + Y _H

wobei R _L -Y _L , G _L -Y _L und B _L -Y _L Farb-Differenzsignale, deren Frequenzbereich auf 0,5 MHz begrenzt ist; Y _L eine Frequenzkomponente des Luminanzsignals unter 0,5 MHz Y _H eine Frequenzkomponente des Luminanzsignals oberhalb 0,5 MHz und Y _L + Y _H das Luminanzsignal bezeichnen.

Wenn daher die Chrominanzsignale R, G und B durch die jeweiligen Tiefpaß-Filter 22, 24 und 26 hindurchgelangen, deren Grenzfrequenz 0,5 MHz ist, so wird die Hochfrequenzkomponente Y _H entfernt. Die gefilterten drei Primärfarbsignale R _L , G _L und B _L enthalten nämlich nur Niederfrequenzkomponenten. Als Ergebnis kann die Chrominanz-Information unter Verwendung eines niederfrequenten Abtastsignals und einer geringeren Zahl von Bits abgeleitet werden, die um etwa den Faktor 2 kleiner ist als bei einer herkömmlichen Anordnung, wenn die Qualität der A/D-Umwandlung auf den gleichen Wert eingestellt ist wie bei der herkömmlichen Anordnung.

Wenn andererseits das Luminanzsignal Y durch das Filter 16 hindurchgelangt, welches Frequenzkomponenten unterhalb 0,5 MHz blockiert, so enthält das gefilterte Ausgangssignal nur die Hochfrequenzkomponente Y _H . In statistischer Hinsicht ist bekannt, daß der Pegel der Hochfrequenzkomponente Y _H kleiner ist als der Pegel der Niederfrequenzkomponente Y _L , so daß dies dann vorteilhaft ist, wenn die Hochfrequenzkomponente Y _H in ein digitales Signal umgewandelt wird, da dann die Zahl der Bits bei der A/D-Umwandlung reduziert werden kann. Es kann nämlich die Anzahl der Bits für die A/D-Umwandlung der Luminanzinformation um eins oder mehr kleiner sein als die Zahl der Bits für die A/D-Umwandlung der Chrominanz-Information.

Aus den vorangegangenen aufgeführten Formeln ergibt sich, daß zur Reproduktion von drei Primärfarbsignalen R, G und B unter Verwendung der digitalisierten und gespeicherten Luminanz- und Chrominanzdaten nur ein einziger Addierer erforderlich ist, um die Hochfrequenzkomponente Y _H zu den Signalen R _L , G _L und B _L zu addieren, wobei diese Signale Y _H , R _L , G _L und B _L aus den gespeicherten Daten des Speichers 20 erzeugt werden können, indem diese Daten in einer Weise verarbeitet werden, die entgegengesetzt ist zu der Art der Verarbeitung nach Fig. 3.

Bei dem zuvor erläuterten Ausführungsbeispiel nach Fig. 3 wird das Filter 16 dazu benötigt, um die Niederfrequenzkomponente Y _L zu blockieren bzw. abzutrennen, so daß demzufolge ein Hochpaß-Filter oder ein Bandpaß-Filter erforderlich ist. Da es zu bevorzugen ist, sonstige Störsignale zu vermeiden, die gerne bei einer A/D- Umwandlung auftreten, wird die Maximalfrequenz bevorzugt auf einen Wert eingestellt, der unter der Hälfte der Abtastfrequenz f _s liegt. Zu diesem Zweck wird ein Bandpaß-Filter, dessen Durchlaßbandbreite zwischen 0,5 MHz und nahezu der Hälfte der Abtastfrequenz f _s liegt, bevorzugt als Filter 16 verwendet. Bei dem geschilderten Ausführungsbeispiel liegt die Abtastfrequenz f _s bei 9,2 MHz, so daß demnach das Durchlaßband des Bandpaß- Filters 16 einen Bereich zwischen 0,5 und 4,6 MHz haben kann.

Claims (1)

1. Schaltungsanordnung zum Verarbeiten eines Video-Farbsignals, mit einer Signaltrenneinrichtung, die ein ankommendes Video-Farbsignal in ein Luminanzsignal und Chrominanzsignale auftrennt, einem ersten Analog-Digital- Wandler, der das Luminanzsignal unter Heranziehung eines ersten Abtastsignals mit einer ersten Abtastfrequenz in Luminanz-Digitaldaten umsetzt, und einem zweiten Analog- Digital-Wandler, der die Chrominanzsignale unter Heranziehung eines zweiten Abtastsignals mit einer zweiten Abtastfrequenz in Chrominanz-Digitaldaten umsetzt, dadurch gekennzeichnet, daß die Signaltrenneinrichtung (12, 14, 16, 22, 24, 26) das Luminanzsignal frequenzmäßig derart begrenzt, daß seine Frequenz zwischen einer ersten Grenzfrequenz und einer zweiten Grenzfrequenz, die höher als die erste Grenzfrequenz ist, liegt, und als Chrominanzsignale drei ebenfalls frequenzmäßig begrenzte Chrominanzsignale erzeugt, deren höchste Frequenz niedriger ist als die erste Grenzfrequenz, daß der erste Analog-Digital- Wandler (18) auf das frequenzmäßig begrenzte Luminanzsignal (Y _H ) anspricht, daß ein erster Schalter-Kreis (28) vorgesehen ist, der die drei frequenzmäßig begrenzten Chrominanzsignale (R _L , G _L , B _L ) jeweils aufeinanderfolgend mit einer Schaltfrequenz überträgt, die einem Mehrfachen der ersten Grenzfrequenz entspricht und mindestens dreimal so groß wie diese ist, und hierdurch ein einziges Multiplex-Signal (C _L ) erzeugt, daß der zweite Analog- Digital-Wandler (30) auf das Multiplex-Signal (C _L ) anspricht, wobei die zweite Abtastfrequenz dem Drei- oder Mehrfachen der Schaltfrequenz entspricht, daß ein zweiter Schalter-Kreis (32, 34, 36) vorgesehen ist, der auf die vom zweiten Analog-Digital-Wandler (30) abgegebenen Chrominanz- Digitaldaten anspricht und diese in mehrere Farbdaten auftrennt und letztere derart abgibt, daß die Datenbits jeweils aufeinanderfolgend für jede Farbdateninformation in Abhängigkeit von Taktimpulsen (CLK 2), deren Frequenz derjenigen des ersten Abtastsignals entspricht, abgegeben werden, daß eine Signalerzeugungseinrichtung (42, 46) vorgesehen ist, die neben dem ersten und dem zweiten Abtastsignal ein Signal zum Bestimmen der Schaltfrequenz sowie die Taktimpulse erzeugt, und daß ein Speicher (20) zum Speichern der vom ersten Analog-Digital- Wandler (18) zugeführten Luminanz-Digitaldaten in Form einer Vielzahl von Bits und zum Speichern der von dem zweiten Schalter-Kreis (32, 34, 36) angelegten Chrominanz- Digitaldaten vorhanden ist, wobei jedes Bit der Luminanz-Digitaldaten und der Chrominanz-Digitaldaten in Abhängigkeit von den Taktimpulsen gleichzeitig in den Speicher (20) eingeschrieben wird. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Grenzfrequenz auf 0,5 MHz eingestellt ist. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Signaltrenneinrichtung (12, 14, 16, 22, 24, 26) einen auf das Video-Farbsignal ansprechenden Dekoder (12) zur Erzeugung des Luminanzsignals und dreier Farb-Differenzsignale, eine Matrix (14), die auf das Luminanzsignal und die drei Farb-Differenzsignale anspricht und das Luminanzsignal und drei Primärfarbsignale erzeugt, ein Bandpaß-Filter (16), das auf das Luminanzsignal anspricht und dieses frequenzmäßig begrenzt, und drei Tiefpaßfilter (22, 24, 26) aufweist, die auf die drei Primärfarbsignale ansprechen und aus diesen die drei frequenzmäßig begrenzten Chrominanzsignale erzeugen.4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Bandpaß-Filter (16) ein Durchlaßband von 0,5 MHz bis ungefähr zu der Hälfte der Frequenz des ersten Abtastsignals, das an den ersten Analog-Digital-Wandler (18) angelegt ist, aufweist.5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Schalter-Kreis drei Schieberegister (32, 34, 36) mit Parallel- Eingängen und einem seriellen Ausgang umfaßt.6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Analog- Digitalwandler (18) für die Verarbeitung von "n" Bits und der zweite Analog-Digital-Wandler (30) für die Verarbeitung von "n + m" Bits ausgelegt ist, wobei "n" und "m" positive ganze Zahlen sind.