DE3339030A1

DE3339030A1 - Schaltungsanordnung zur digitalisierung und speicherung von video-farbsignalen

Info

Publication number: DE3339030A1
Application number: DE19833339030
Authority: DE
Inventors: Shigeru Hino Tokyo Kato; Tsutomo Yokohama Kiuchi; Yoshio Kamakura Kanagawa Mizuno; Terumi Yokohama Ohara; Toshinori Kawasaki Takahashi; Hideshi Tanaka; Hisanori Yokohama Tsumiyama
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1982-10-29
Filing date: 1983-10-27
Publication date: 1984-05-03
Also published as: US4549201A; GB2129251A; JPS5981988A; GB8328851D0; GB2129251B; DE3339030C2

Description

T¹ D- \£ Γ* -_ Patentanwälte und

IEDTKE - DUHLING - IVlNtJE ~ W< UfE . Vertreter beim EPA

*·% f* O^{: :} " - Dipl.-lng. H.Tiedtke f

rELLMANN - JjlRAMS - OTRUIF Dipl.-Chem G.Bühling

QQQQOQn ^DiP^L-^|n9^R· Kinne '

_5_ OOOaüJU Dipl.-lng. R Grupe

Dipl.-lng. B. Pellmann Dipl.-lng. K. Grams Dipl.-Chem. Dr. B. Struif

Bavariaring 4, Postfach 8000 München 2

Victor. Company of Japan, Limited Tel.:089-539653

Telex: 5-24845 tipat Yokohama, Japan Telecopier: 0 89-537377

cable: Germaniapatent Mün

27. Oktober 1983

DE 3428 /

case G4-8331-MN

Schaltungsanordnung zur Digitalisierung und Speicherung von Video-Farbsignalen

Die Erfindung betrifft allgemein eine Schaltungsanordnung zur Digitalisierung von Video-Farbsignalen und zur Aufzeichnung oder Speicherung der digitalisierten Video-Farbsignale in einem Speicher, und betrifft speziell .eine derartige Schaltungsanordnung, die in digitalen TV Empfangssystemen, in Farbdrucksystemen, Standbild TV-Systemen oder ähnlichen Einrichtungen verwendet werden kann.

Es wurde vorgeschlagen, Video-Farbsignale, die in herkömmlichen TV-Systemen auftreten,manchmal digital zu verarbeiten und sie in einem Speicher zu speichern, so daß eine komplexe Signalverarbeitung stattfinden kann,

Dresdner Bank (Münrhen) KIo. 3939 844 Bayer. Veroinsbank (München) KIo 5OB 941 Postscheck (Munchen) Kto 870 43-804

-6-

um verschiedene Arten von reproduzierten Bildern auf einer Kathodenstrahlröhre (CRT) oder auf Druckblättern zu erhalten. In einem bekannten digitalen System, bei welchem ein Video-Farbsignal wie beispielsweise ein zusammengesetztes Video-Farbsignal in dem NTSC System digitalisiert wird, gelangt das zusammengesetzte Eingangs-Färbsignal zu einem A/D (Analog-Digital) Wandler, um digitale Daten abzuleiten, die dann in einem Speicher gespeichert werden. Da jedoch die analoge Eingangsgröße, welche Luminanz-und Chrominanz-Informationen enthält, gleichzeitig in ein digitales Signal mit Hilfe eines einzigen A/D Wandlers umgewandelt wird, ist eine relativ große Anzahl von Ausgangs-Digitaldatenbits erforderlich, um eine genaue Quantisierung sicherzustellen.

Weiter wird in anderen bekannten Digitalisierungssystemen ein zusammengesetztes Eingangs-Videofarbsignal mit Hilfe eines Dekoders in Y,I,Q Signale aufgeteilt und es werden dann diese Y,I,Q Signale dazu verwendet,.drei primäre Farbsignale R,G,B mit Hilfe einer Matrix abzuleiten. Dann werden diese R,G,B Signale jeweils mit Hilfe von drei unterschiedlichen A/D Wandlern in digitale Signale umgewandelt. Dieses herkömmliche System erfordert jedoch drei unterschiedliche A/D Wandler, während die digitale Verarbeitung für jedes der drei primären Farbsignale getrennt vorgenommen werden muß.

Der Gegenstand der vorliegenden Erfindung wurde entwickelt, um die zuvor erläuterten Nachteile auszuschalten, die den herkömmlichen oder bekannten Digitalisierungssystemen für zusammengesetzte Video-Farbsignale anhaften.

Es ist somit Aufgabe der vorliegenden Erfindung ,eine neue und nützliche Schaltungsanordnung für eine genaue Digitalisierung von Video-Farbsignalen mit Hilfe von A/D Wandlern geringerer Bit-Zahlen zu schaffen.

Gemäß einem Merkmal nach der Erfindung wird ein zusammengesetztes Eingangs-Video-Farbsignal verarbeitet, um ein Luminanzsignal (Leuchtdichte-Signal) und drei primäre Farbsignale zuerst abzuleiten,und es wird dann lediglich eine Hochfreguenzkomponente des Luminanzsignals in digitale Form umgewandelt, während lediglich eine Niederfreguenzkomponente von jedem der drei primären Farbsignale digital umgewandelt wird, wobei die Niederfreguenzkomponente der drei primären Farbsignale in einem einzigen Analogsignal simultan auftritt. Die A/D umgewandelte Chrominanz-Information wird zu Schieberegistern mit Paralleleingang und Reihenausgang übertragen, so daß drei Bits, die jeweils Rot-, Grün-und Blausignale angeben, gleichzeitig ausgegeben werden können. Die A/D umgesetzten Luminanzdaten einer Vielzahl von Bits'und die drei Bits, welche die drei primären Farben angeben, werden gleichzeitig in einen Speicher eingelesen.

Gemäß der vorliegenden Erfindung wird eine Schaltungsanordnung geschaffen, um ein Video-Farbsignal zu digitalisieren und digitalisierte Daten zu speichern, die gekennzeichnet ist durch eine auf das Video-Farbsignal ansprechende Einrichtung, um ein freguenzmäßig begrenztes Luminanzsignal zu erzeugen, dessen Freguenz höher liegt als eine erste Grenzfreguenz und niedriger liegt als eine zweite Grenz— freguenz, die größer ist als die erste Grenzfreguenz, und um drei freguenzmäßig begrenzte Chrominanzsignale zu

erzeugen, deren Frequenz niedriger liegt als die erste Grenzfrequenz; durch einen ersten Analog-Digital-Wandler, der auf das frequenzmäßig bearenzte Luminanζsignal anspricht, um Luminanz-Digitaldaten unter Verwendung eines ersten Probeentnahmesignals zu erzeugen, welches eine erste Probeentnahmefrequenz aufweist, durch einen ersten Schalter-Kreis, um die drei frequenzmäßig begrenzten Chromirianzsignale nacheinander in einer Schaltfrequenz hindurchzulassen, die im wesentlichen dreimal so groß wie oder mehrfach größer als die erste Grenzfrequenz ist, um dadurch ein einziges Simultan-Signal zu erzeugen; durch einen zweiten Analog-Digital-Wandler, der auf das Simultan-Signal anspricht, um unter Verwendung eines zweiten Probeentnahmesignals Chrominanz-Digitäldaten . zu erzeugen, wobei die Frequenz des Probeentnahmesignals dreimal größer als 'die' Schaltfrequenz ist; durch einen zweiten Schalter-Kreis, der auf die Chrominanz-Digitaldaten anspricht, um diese in eine Vielzahl von Farbdaten aufzutrennen, und um die Farbdaten dadurch auszugeben, daß Datenbits eins nach dem anderen für jedes der Daten abhängig von einem Taktimpuls ausgesendet werden, der die gleiche Frequenz hat wie diejenige des ersten Probeentnahmesignals; ferner gekennzeichnet ist durch eine Einrichtung zum Erzeugen des ersten und des zweiten Probeentnahmesignals und eines Signals zum Festlegen der Schaltfrequenz und des Taktimpulses; und durch einen Speicher zum Speichern der Luminanz-Digitaldaten einer Vielzahl von Bits aus dem ersten Analog-Digital-Wandler und zum Speichern der Chrominanz-Digitaldaten von dem zweiten Schalter-Kreis, wobei jedes Bit der Luminanz-Digitaldaten . und der Chrominanz-Digitaldaten gleichzeitig und in Abhängigkeit

von dem Taktimpuls in den Speicher eingeschrieben wird.

Im foücenden wird die Erfindung anhand eines Ausführungsbeispiels unter Hinweis auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1A ein Schaltbild eines bekannten A/D Wandlersystems, welches für die Digitalisierung eines zusammengesetzten Video-Färbsignals verwendet wird;

Fig. 1B ein er'läutemdss Diagramm des Luminanζsignals (Fig.1B) und des Chrominanzsignals, die beide in dem zusammengesetzten Video-Farbsignal enthalten sind;

Fig. 2 ein Blockschaltbild eines anderen bekannten A/D Wandlersystems;

Fig. 3 ein schematisches Blockschaltbild einer Ausführungsform eines A/D Wandlersystems nach der vorliegenden Erfindung;

Fig. 4 ein erläuterndes Diagramm, welches die Betriebsweise des Systems nach Fig.3 veranschaulicht;

Fig. 5 eine Schaltungsanordnung eines Hauptabschnitts des Ausführungsbeispiels nach Fig.3; und

Fig. 6 ein ZeitSteuerdiagramm, welches zum Verständnis der Betriebsweise des Systems nach den Figuren 3 und 5 nützlich ist.

Die gleichen oder entsprechenden Elemente und Teile sind in den Figuren mit gleichen Bezugszeichen versehen.

Bevor das Ausführungsbeispiel· nach der Erfindung beschrieben werden soll, werden die zuvor erwähnten.herkömmlichen oder bekannten Anordnungen unter Hinweis auf die Figuren 1-4 für ein besseres Verständnis der vorliegenden Erfindung beschrieben.

Fig. 1A veranschaulicht ein herkömmliches A/D Wandlersystem, welches in einem digitalen Fernsehsystem oder einer ähnlichen Einrichtung verwendet werden kann. Ein zusammengesetztes Video-Farbsignal, welches in ein digitales Signal umgewandelt werden soll, umfaßt ein Luminanz-bzw. Leuchtdichte-Signal und ein Chrominanzsignal, wie dies in Fig.1B gezeigt ist und demnach ist die Amplitude oder der- Pegel des zusammengesetzten Video-Farbsignals derart gewählt, daß das Maximum bei 1,33 und das Minimum bei -0,33 liegt und zwar unter der Annahme, daß der Pegel des Schreibabschnitts gleich ist 1.00. Als Ergebnis beträgt der Amplitudenbereich oder die Pegelweite des zusammengesetzten Video-Farbsignals gleich 1,66, was um 0,66 größer ist als derjenige des Luminanzsignals. Wenn ein derartiges zusammengesetztes Video-Farbsignal quantisiert wird, so sind die digitalen Ausgangsdaten gewöhnlich mit einer Quantisierungsverzerrung behaftet und zwar verglichen mit dem Fall, in welchem nur das Luminanζsignal quantisiert wird und unter der Annahme, daß die Zahl der Bits bei der A/D Umwandlung in beiden Fällen die gleiche ist. Zieht man ferner einen Vergleich mit dem Fall, bei welchem nur das Chrominanzsignal quantisiert wird, so führt die A/D Umwandlung

des zusammengesetzten Video-Farbsignals zu einer extrem kleinen Zahl von effektiven digitalen Datenbits bei der Quantisierung des Minimalpegel-Farbabschnitts, d.h.0,44. Es sei beispielsweise angenommen, daß die Bitzahl des A/D Wandlers von Fig.iA gleich ist acht, daß der Amplitudenbereich einer Farbgröße, deren Chrominanzsignalpegel minimal ist, ungefähr ein Viertel des Amplitudenbereiches des zusammengesetzten Video-Farbsignals ist, ausgedrückt als 0,44/1,66, so daß dann die Zahl der effektiven Bits, die sich aus der A/D Umwandlung eines solchen Abschnitts ergeben, nur sechs beträgt. Dies bedeutet, daß die A/D Umwandlung eines solchen Abschnitts mit Quantisierungsstörgrößen behaftet ist, was auch in etwa im Falle eines 6-Bit A/D Wandlers der Fall ist. Bei der Anordnung nach Fig. 1A ist es darüber hinaus erforderlich, eine Probeentnahmefreguenz zu verwenden, die ca. dreimal so. groß oder noch mehrmals größer als die Maximalfrequenz des zusammengesetzten Video-Farbsignals ist, um genau die Phase der Trägerwelle des Chrominanzsignals zu reproduzieren. Aus den vorangegangenen Erläuterungen ergibt sich, daß das herkömmliche A/D Umwandlungssystem nach Fig.iA unter einer niedrigen Bitausbeute bzw. Wirkungsgrad leidet, was zu einer Quantisierungs-Verzerrung führt.

Fig. 2 zeigt das zuvor erwähnte bekannte A/D Umwandlungssystem, bei dem drei A/D Wandler dazu verwendet werden, um jeweils drei Primärfarbsignale R, G, B zu quantisieren, die mit Hilfe des gutbekannten Dekoders und Matrixanordnung erhalten werden.

Im folgenden wird nunmehr auf Fig.3 Bezug genommen, die ein schematisches Blockschaltbild einer Ausführungsform nach

der vorliegenden Erfindung zeigt. Die Schaltungsanordnung nach Fig, 3 umfaßt allgemein einen Dekoder 12, eine Matrix 14, Filter 16, 22,24 und 26, einen ersten Schalter-Kreis 28, einen ersten und zweiten A/D Wandler 18 und 30, einen zweiten Schalter-Kreis mit drei Schieberegistern 32, 34 und 36 und einen Speicher 20. An einem Eingangsanschluß wird ein zusammengesetztes Video-Farbsignal empfangen, welches digitalisiert werden soll. Das zusammengesetzte Video-Farbsignal vom Eingangsanschluß 10 gelangt zum Dekoder 10, in welchem ein Luminanζsignal Y und drei Farbdifferenzsignale R-Y_T, G₇. -Y_x und B -Y_x erzeugt werden, wobei Y₇. eine Niederfrequenzkomponente des Luminanζsignals Y ist. Diese Signale vom Dekoder 12 gelangen zur Matrix 14, um das Luminanzsignal Y und die drei Primärfarbsignale R, G und B auszugeben. Da diese Art der Dekodierung und der Verknüpfung über eine Matrix, um das Luminanzsignal Y und die drei Primärfärbsignale R, G und B zu erhalten, auf dem vorliegenden Gebiet gut bekannt ist, erübrigt sich eine weitere Beschreibung.

Das Luminanzsignal Y von der Matrix 14 gelangt über das Filter 16, welches aus einem Hochpaß -oder einem Bandpaß-Filter bestehen kann, was an späterer Stelle noch erläutert werden soll, zu dem ersten A/D Wandler 18, welcher das gefilterte oder frequenzmäßig begrenzte Luminanzsignal Y„ (d.h. eine Hochfrequenzkomponente des Luminanzsignals Y) unter Verwendung eines Probeentnahmesignals mit einer Frequenz f , wie beispielsweise 9,2 MHz quantisiert. Die digitalen Ausgangsdaten von 5-Bit gelangen zu dem Speicher 20, um in diesem gespeichert zu werden-. Andererseits gelangen die drei Primärfarbsignale R,G und B jeweils über die

Filter 22, 24 und 26, die aus Tiefpaß -Filter bestehen, zum ersten Schalter-Kreis 28. Die gefilterten Niederfrequenzkomponenten der drei Primärfärbsignale R, G und B sind jeweils bei den Bezugsgrößen R , G und B angegeben. Die Grenzfrequenz der Tiefpaß -Filter 22,24 und 26 ist auf 0,5 MHz eingestellt und demnach beträgt die Maximalfrequenz dieser drei gefilterten Primärfarbsignale R_T,

JLj

G₁. und B_T gleich 0,5 MHz.

J-j JLi

Fig. 4 zeigt die Frequenzbeziehung zwischen dem zuvor erläuterten gefilterten Luminanzsignal Y_x. und den gefilterten ChrominanzSignalen R_T, G_T und B . Diese Signale R_T, G_T und B_T werden durch den ersten Schalter-Kreis 28 unter Verwendung von drei SchaltSignalen P_n, P_ und P_D geschaltet, von denen jedes eine Frequenz f. hat, die höher ist als ca. dreimal die Grenzfrequenz der Tiefpaß -Filter 22, 24 und 26. Wenn nämlich die Grenzfrequenz gleich 0,5 MHz ist, so ist die Frequenz f. größer als 1,5 MHz. Als Folge des Schaltvorganges gibt der erste Schaltkreis ein einzelnes Ausgangssignal C_T ab, welches aus einem Simultansignal besteht, welches die gefilterten drei Primärfarbsignale R_L, G_L und B in einer gegebenen Reihenfolge enthält. Das Simultansignal C_L aus dem ersten Schaltkreis 28 gelangt zu dem zweiten A/D Wandler 30, um unter Verwendung eines Probeentnahmesignals quantisiert zu werden, dessen Frequenz dreimal so groß ist als die Frequenz f.. Als Folge der A/D Umwandlung durch den zweiten A/D Wandler 30 werden 6-Bit Digitaldaten C ' erhalten. Diese 6-Bit Digitaldaten C ' gelangen zu den Paralleleingängen von drei Schieberegistern 32,34, und 36, von denen

jeweils Reihenausgänge abgeleitet werden. Im einzelnen spricht jedes der Schieberegister 32, 34 und 36 auf Schiebe-Lade-Schaltsignale P ', P~' , und P₀ ¹ an, die an

K _^ Ij Jd

ihre Schiebe-Ladeanschlüsse S/L übertragen werden, und spricht auf ein Taktsignal CLK2 an, welches die gleiche Frequenz aufweist wie das Probeentnahmesignal entsprechend f , welches zum ersten A/D Wandler 18 übertragen wird. Als Folge der Parallel-Reihenumsetzung in den drei Schieberegistern 32, 34 und 36 werden drei Reihenausgangsgrößen R₁. ', G₁. ' und B₁. ' erhalten, die jeweils den drei Primär-

Ii Li Jb

farben entsprechen und diese Ausgangsgrößen werden dann in dem Speicher 20 gespeichert.

Fig. 5 veranschaulicht eine Schaltungsansordnung mit dem ersten Schalter-Kreis 28, dem ersten und dem zweiten A/D Wandler 18 und 30, dem zweiten Schalter-Kreis mit den drei Schieberegistern 32,34 und 36 und dem Speicher 20. Der erste Schalter-Kreis 28 kann durch eine analoge Schalteinheit IC CD4066 realisiert werden, die von RCA hergestellt wird, während sowohl der erste als auch der zweite A/D Wandler 18 und 30 durch ein IC TDC 1014J realisiert werden kann, welches von TRW hergestellt wird. Ferner kann jedes der Schieberegister 32, 34 und 36 durch einen IC SN54LS166 realisiert werden, der von Texas Instruments hergestellt wird. Als Speicher kann irgendein RAM mit 8-Bit Speicherorganisation verwendet werden, dessen Adressen durch Adressdaten von einem Adressenzähler 40 bezeichnet werden können, wobei dieser Zähler auf ein Taktsignal CLK2 anspricht. Fig.5 zeigt auch weitere integrierte Schaltungen die zum Erzeugen der Schaltsignale P_n, V_n und P_n und

zum Erzeugen der ProbeentnahmeSignale verwendet werden, die jeweils dem ersten und dem zweiten A/D Wandler 18 und 30 zugeführt werden und die ferner dazu dienen die Schiebe-Lade-Schaltsignale P' , P' und P' und das zuvor erwähnte

K VJ D

Taktsignal CLK2 zu erzeugen. Im einzelnen ist ein Taktimpulsgenerator 42 vorgesehen, um ein Grundtaktsignal CLK2 zu erzeugen, welches dann als Probeentnahmesignal f ver-

wendet wird, das zum ersten A/D Wandler 18 gelangt. Dieses Grundtaktsignal CLK1 wird mit Hilfe einer Verzögerungsschaltung 44 verzögert, um dann als das zuvor erwähnte Taktimpuls.signal CLK2 verwendet zu werden. Bei diesem Ausführ ungsbeispiel haben nämlich beide Taktsignale CLK1 und CLK2 eine Frequenz von 9,2 MHz. Das Taktsignal CLK2 wird auch an die Schieberegister 32, 34 und 36 als deren Täktsignale angelegt, so daß parallele Eingangsbits eines nach dem anderen abhängig von jedem Impuls des Taktsignals CLK2 ausgeschoben werden. Das Grundtaktsignal CLK 1 wird mit Hilfe eines Flip-Flops 46 in der Frequenz herabgeteilt, um das Probeentnahme signal SS \on 4,6 MHz zu erzeugen, welches an den zweiten A/D Wandler angelegt wird.Ein synchroner 4-Bit Zähler, der aus einem IC SN54LS163 von Texas Instruments bestehen kann, ein NAND Glied 50, ein Dekoder 52, der aus einem IC SN54LS138 von Texas Instruments bestehen kann und ein Satz von S-R Sperrgliedern, die aus einem IC SN54LS279 von Texas Instruments bestehen können sind dafür vorgesehen, das Grundtaktsignal CLK1 zu verarbeiten, um die zuvor erwähnten Schaltsignale und Schiebe-Lade-Schaltsignale P_R, P_G,P_B,P'_R,P' und P' zu erzeugen. Obwohl die Digital-Ausgangsanschlüsse D1 bis D6 des zweiten Λ/D Wandlers 30 so dargestellt sind, daß sie direkt mit den parallelen Eingangsanschlüssen C-H der drei Schieberegister 32,34 und 36 verbunden sind, kann auch dazwischen eine

Puffer-Treiberstufe eingesetzt sein.Als derartige Puffer-Treiber stufe kann ein IC SN540 7 von Texas Instruments verwendet werden. Wenn dieser IC verwendet wird, sind zwischen jeden Ausgang der Puffer-Treiberstufe und einer positiven Stromversorgungsquelle sogenannte Anhebe-Widerstände (pull-up resistors) angeschlossen, da es sich dabei um eine Puffer-Treiberstufe vom . Ausgangstyp mit offenem Kollektor handelt.

Fig.6 zeigt ZeitSteuerdiagramme und Wellenformen von verschiedenen Signalen, die bei der Anordnung nach Fig.5 auftreten. Da der erste Schalter-Kreis 28 selektiv eines seiner drei Eingangs signale R₁. , G₁. und B_T nur dann hindurch-

J-i Ij Jj

läßt, wenn jedes Schaltsignal P_., P^, oder P₀ einen hohen Pegel aufweist, liegen die gefilterten drei Primär-Farbsignale R , G_ und B simultan in dem einzigen Ausgangssignal C₁. vor. Der analoge Wert des Simultansignals C₁.

J-i JL

wird periodisch durch die Anstiegsflanke des 4,6MHz Takts oder des Probeentnahmesignals SS getastet (sampled), um diesen in digitale Daten umzuwandeln. Die Probe entnommenen Analogwerte und deren zugeordnete Digitaldaten sind unterhalb der Wellenform des Simultansignals C gezeigt. Aufgrund der

J-I

zeitlichen Nacheilung, die bei einer A/D Umwandlung erforderlich ist, werden die digitalen Ausgangsdaten von dem zweiten A/D Wandler in einer verzögerten Zeitsteuerung ausgegeben, wie dies durch die mit Pfeilen versehenen strichlierten Linien angezeigt ist. Die Digitaldaten, die einen Satz der drei Primärfarbdaten zu einem Zeitpunkt wiedergeben, werden in ein entsprechendes Schieberegister 32,34 oder 36 geladen. Beispielsweise werden zu einem Zeitpunkt t₁ in Fig. 6 die Digitaldaten von 010101, welche das gefilterte Farbsignal von RED angeben, so eingeladen,

daß alle sechs Bits in Parallelform dem Schieberegister 32 angeboten werden und zwar in Abhängigkeit von der Anstiegs-oder Vorderflanke des Taktimpulses CLK2, der dann erscheint, wenn das Schiebe-Ladungs-Schaltsignal P' einen niedrigen Pegel hat. Mit anderen Worten werden die Schiebelade-Schaltsignale P'_R, P'_G und P'_ß dazu verwendet, die parallel vorliegenden Eingangsanschlüsse der Schieberegister 32, 34 und 36 in Bereitschaft zu setzen und außer Bereitschaft zu setzen. Nachdem die Daten C_T' in das Schieberegister 32 eingeladen wurden,

J-I ,

sind alle Einangsanschlüsse desselben außer Bereitschaft gesetzt. In der Zwischenzeit werden die eingeladenen Bits der Daten C₁. ' eines nach dem anderen von einem LSB zu einem

Jj

MSB ausgegeben, wenn die Bits innerhalb des Schieberegisters 32 verschoben werden. Da der LSB unmittelbar dann ausgegeben wird, nachdem die in Parallelformat vorliegenden Eingangsdaten eingeladen wurden, werden alle sechs Bits dann ausgeschoben, wenn sechs Impulse des Taktsignals CLK2 dem Schieberegister 32 zugeführt werden. Auf diese Weise werden alle sechs Bits aufeinanderfolgend ausgegeben, um sie vor dem Zeitpunkt t^ in dem Speicher 20 abzuspeichern. Wenn die in Serienformat vorliegenden Datenbits aus dem Schieberegister 32 in den Speicher 20 eingeschrieben werden, werden die Daten des GREEN Signals zum Zeitpunkt t~ in das andere Schieberegister 34 eingeladen und es werden dann Daten des BLUE Signals zum Zeitpunkt t, in das weitere Schieberegister 36 geladen, wobei diese Schieberegister 34 und 36 in der gleichen Weise arbeiten, wie das Schieberegister 32, so daß die in Serienformat vorliegenden Ausgangsdaten dieser Schieberegister in dem Speicher 20 gespeichert werden.

Aus der vorangegangenen Beschreibung ergibt sich, daß 5-Bit Luminanzsignaldaten und 3-Bit Chrominanzsignaldaten in den Speicher 20 gleichzeitig eingeschrieben werden. Daher können die gespeicherten Digitaldaten unmittelbar danach verarbeitet werden. Bei dem zuvor erläuterten Ausführungsbeispiel sind das originale Luminanzsignal Y und die originalen drei Primärfarbsignale R, B, und G jeweils gefiltert, wie in Fig. 4 gezeigt ist. Dies soll im folgenden im Detail erläutert werden. In einem NTSC System geben beispielsweise Dekoderausgänge allgemein Formen von Farb-Differenzsignalen R-Y, G-Y und B-Y ab, und wenn ein derartiges Farbdifferenzsignal-System verwendet wird,tritt in der Praxis kein wesentliches Problem auf im Gegensatz zu dem I, Q System, selbst wenn die Farbreproduktionsfrequenz auf weniger als 0,5 MHz begrenzt wird. Wenn daher das zusammengesetzte Video-Farbsignal durch den Dekoder 12 und die Matrix 14, wie diese in Fig.3 gezeigt sind, verarbeitet wird, um die drei Primärfarbsignale R, G und B zu erzeugen, so werden die folgenden Formeln befriedigt:

^{R = R}L - ^YL ^{+ (Y}L ⁺ V = ^RL ^{+ Y}H

^{G = G}L - ^YL ^{+ /Y}L ⁺ V ^{= G}L ^{+ Y}H

^B = ^BL - ^YL + <*L ⁺ V ^{= G}L ^{+ Y}H

wobei R_T - Y_T, G_T - Y_T und B_T - Y_T Farb-Differenzsignale sind,

L L· Li L· J-J J-i

deren Frequenzbereich durch 0,5 MHz begrenzt ist; Y_T eine Frequenzkomponente ist, unter 0,5 MHz des Luminanzsignals;

Y„ eine Frequenzkomponente des Luminanzsignals oberhalb H

0,5 MHz ist; und Y₁. + Y„ das Luminanzsignal ist.

J-I JtI

Wenn daher die Chrominanzsignale R, G und B durch die jeweiligen Tiefpaß.--Filter 22, 24 und 26 hindurchgelangen, deren Grenzfrequenz 0,5 MHz ist, so wird die Hochfrequenzkomponente Y„ entfernt. Die gefilterten drei Primärfarb-

signale R , G und B enthalten nämlich nur Niederfrequenz-

J-i L· Li

komponenten. Als Ergebnis kann die Chrominanz-Information unter Verwendung eines niederfrequenten Probeentnahmesignals und einer geringeren Zahl von Bits abgeleitet werden, die um etwa 2 kleiner ist als bei einer herkömmlichen Anordnung, wenn die Qualität der A/D Umwandlung auf den gleichen Wert eingestellt ist wie bei der herkömmlichen Anordnung.

Wenn andererseits das Luminanzsignal Y ducch das Filter 16 hindurchgelangt, welches Frequenzkomponenten unterhalb 0,5MHz blockiert, so enthält das gefilterte Ausgangssignal nur die Hochfrequenzkomponente Y.,. In statistischer Hinsicht ist bekannt, daß der Pegel der Hochfrequenzkomponente Y„ kleiner ist als der Pegel der Niederfrequenzkomponente Y_T,

so daß dies dann vorteilhaft ist, wenn die Hochfrequenzkomponente Y in ein digitales Signal umgewandelt wird, da dann die Zahl der Bits bei der A/D Umwandlung bzw. Umsetzung reduziert werden kann. Es kann nämlich die Zahl der Bits für die A/D Umwandlung der Luminanzinformation kleiner sein als die Zahl der Bits für die A/D Umwandlung der Chrominanz-Information und zwar um eins oder um mehr.

Aus den vorangegangen aufgeführten Formeln ergibt sich, daß zur Reproduktion von drei Primärfarbsignalen R, G und B unter Verwendung der digitalisierten und gespeicherten Luminanz-und Chrominanzdaten, nur ein einziger Addierer erforderlich ist, um die Hochfrequenzkomponente Y zu den Signalen R , G₁. und B zu addieren, wobei diese

JLj J-i Jj

Signale Y_u, R_T , G_n. und B₁. aus den gespeicherten Daten des

Π Jj Jj Jj

Speichers 20 erzeugt werden können, indem diese Daten in einer Weise verarbeitet werden, die entgegengesetzt ist zu der Art der Verarbeitung nach Fig.3.

Bei dem zuvor erläuterten Ausführungsbeispiel nach Fig.3 wird das Filter 16 dazu benötigt, um die Niederfrequenzkomponente Y zu blockieren bzw. abzutrennen, so daß demzu-

Jj

folge ein Hochpaß -Filter oder ein Bandpaß Filter erforderlich ist. Da es zu bevorzugen ist, sonstige Störsignale (aliasing noises) zu vermeiden, die gerne bei einer A/D Umwandlung auftreten, wird die Maximalfrequenz bevorzugt auf einen Wert eingestellt, der unter der Hälfte der Probeentnahmefrequenz f liegt. Zu diesem Zweck wird ein Bandpaß -Filter, dessen Durchlaßbandbreite zwischen 0,5 MHz und nahezu der Hälfte der Probeentnahmefrequenz F liegt, bevorzugt als Filter 16 verwendet. Bei dem geschilderten Ausführungsbeispiel liegt die Probeentnahmefrequenz f bei 9,2 MHz, so daß demnach das Durchlaßband des Bandpaß-Filters 16 einen Bereich zwischen 0,5 und 4,6 MHz haben kann.

Die zuvor erläuterte Ausführungsform ist nur als Beispiel der Erfindung zu verstehen und es ist für einen Fachmann offensichtlich, daß eine Reihe von Abänderungen und Modifikationen vorgenommen werden können, ohne dadurch jedoch den Rahmen der vorliegenden Erfindung zu verlassen.

Claims

Patentansprüche

rl) Schaltungsanordnung zur Digitalisierung eines Video-Farbsignals und zum Speichern der digitalisierten Daten, gekennzeichnet durch

a) eine Einrichtung (12,14,22,24,26), die auf das Video-Farbsignal anspricht, um ein frequenzmäßig begrenztes Luminanzsignal (Υμ) ^zu erzeugen, dessen Frequenz höher ist als eine erste Grenzfrequenz und niedriger ist als eine zweite Grenzfrequenz, die wiederum höher ist als die erste Grenzfrequenz, und um drei frequenzmäßig begrenzte Chrominanz-Signale zu erzeugen, deren Frequenz niedriger ist als die erste Grenzfrequenz;

b) einen ersten Analog-Digitalwandler (Ί8\, der auf das frequenzmäßig begrenzte Luminanzsignal (Y„) anspricht,

rl

um Luminanz-Digitaldaten unter Verwendung eines ersten Probeentnahmesignals mit einer ersten Probeentnahmefrequenz (f ) zu erzeugen;

Dresdner Bank (MOncrmn) KIo. 3939 844

Bayer. Vereinsbank (München) Kto. SOB

Posischeck (München) KIo 670-43 804

c)einen ersten Schalter-Kreis (28), um die drei frequenzmäßig begrenzten Chrominanzsignale (R,, G-,, EL) eines nach dem anderen in einer Schaltfrequenz hindurchzulassen, die im wesentlichen drei-mal so groß oder mehrfach so groß wie die erste Grenzfrequenz ist, um dadurch ein einziges Simultan signal (C-.) zu erzeugen;

d) einen zweiten Analog-Digital-Wandler (30) , der auf das Simultansignal (C ) anspricht, um Chrominanz-Digitaldaten unter Verwendung eines zweiten Probeentnahmesignals mit einer Frequenz, die dreimal so groß oder mehrfach so groß ist wie die Schaltfrequenz, zu erzeugen;

e) einen zweiten Schalter-Kreis (32,34,36), der auf die Chrominanz-Digitaldaten anspricht, um diese in mehrere Farbdaten aufzutrennen und um die Farbdaten auszugeben, derart, daß die Dätenbits eines nach dem anderen für jede Farbdateninformation abhängig von einem Taktimpuls (CLK2) mit der gleichen Frequenz wie das erste Probeentnahmesignal ausgesendet werden;

f) eine Einrichtung (42,46) zum Erzeugen des ersten und des zweiten Probeentnahmesignals, eines Signals zum Bestimmen der Schaltfrequenz und des Taktimpulses; und

g) einen Speicher (20) zum Speichern der Luminanz-Digitaldaten in Form einer Vielzahl von Bits vom ersten Analog-Digital-Wandler (18) und zum Speichern der Chrominanz-Digitaldaten von dem zweiten Schalter-Kreis (32,34,36), wobei jedes Bit der Luminanz-Digitaldaten und der Chrominanz-Digitaldaten gleichzeitig in den Speicher (20) abhängig von dem Taktimpuls eingeschrieben werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Grenzfrequenz auf 0,5 MHz eingestellt ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die auf das Video-Farbsignal ansprechende Einrichtung folgendes enthält:

a) einen Dekoder (12) , der auf das Video-Farbsignal anspricht, um ein . Luminanζsignal und drei Farb-Differenzsignale zu erzeugen;

b) eine Matrix (14), die auf das Luminanζsignal und die drei Farb-Differenzsignale anspricht, um das Luminanζsignal und drei Primärfarbsignale auszugeben;

c) ein Bandpaß -Filter (16) , welches auf das Luminan-zsignal anspricht, um das frequenzmäßig begrenzte Luminanzsignal zu erzeugen; und

d) drei Tiefpaß —Filter (22,24,26), die auf die drei Primärfarbsignale ansprechen, um die drei frequenzmäßig begrenzten Chrominanzsignale zu erzeugen.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das.Bandpaß -Filter (16) ein Durchlaßband von 0,5 MHz bis ungefähr zu der Hälfte der Frequenz des Probeentnahmesignals hat, welches zum ersten Analog-Digital-Wandler (18) übertragen
5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Schalter-Kreis drei Schieberegister (32,34,36) mit Parallel- Eingängen und einem Reihenausgang umfaßt.
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Analog-Digital-Wandler (18) für die Verarbeitung von "n" Bits ausgelegt ist_} und der zweite Analog-Digital-Wandler (30) für die Verarbeitung von "n+m" Bits ausgelegt ist, wobei "n" und "m" positive ganze Zahlen sind.