DE3222390A1

DE3222390A1 - Kanal-schnittstellenschaltungsanordnung

Info

Publication number: DE3222390A1
Application number: DE19823222390
Authority: DE
Inventors: Allen Leonard 80233 Thornton Col. Larson
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1981-06-22
Filing date: 1982-06-15
Publication date: 1982-12-30
Also published as: JPH0561667B2; FR2508201A1; IT1152979B; US4424565A; CA1173928A; BE893587A; SE447764B; JPS5810236A; AU8506482A; DE3222390C2; SE8203622L; AU543616B2; CH656729A5; IT8221970A0; GB2102602A; FR2508201B1; GB2102602B; NL8202507A

Description

Western Electric Cbrapany Incorporated Larson, A.L. 3

-5 -

Kanal-Schnittstellenschaltungsanordnung

Die Erfindung betrifft eine Schnittstellen-Schaltungsanordnung zur Verbindung eines Prozessors und seines zugeordneten Speichers mit einem Datennachrichten führenden Datenkanal, wobei die Datennachrichten einen Kopf mit einem Quellen-, einem Bestimmungs- und einem Steuerabschnitt besitzen und der Prozessor Daten-, Adressen- und Steuersammelleitungen aufweist.

Bekannte Schnittstellenschaltungen, die einen Prozessor mit einem Nachrichtenkanal verbinden, werden lediglich als Puffer benutzt. Sie speichern Datennachrichten, die auf dem Nachrichtenkanal auftreten, und erzeugen jedesmal dann, wenn eine Datennachricht ankommt, eine Unterbrechung. Ein Problem bei dieser Anordnung besteht darin, daß der Prozessor zu viel Realzeit bei der Bedienung der von der Schnittstellenschaltung ausgehenden Unterbrechungen verbraucht. Ein wesentlicher Teil dieser Realzeit wird beim Decodieren des Kopfes der Datennachricht verausgabt, um festzustellen, ob die Datennachricht für den zugeordneten Prozessor bestimmt ist, und - falls dies zutrifft - wo die Datennachricht· im Prozessorspeicher abzulegen ist. Jede auf dem Nachrichtenkanal auftretende Datennachricht v/eist bei bestimmten Nachrichtenübertragungsanlagen einen Kopf auf, der in typischer Weise 14 Informationsbytes enthält, die alle decodiert werden müssen. Die Decodierung dieses Kopfes beinhaltet den Verbrauch eines wesentlichen Betrages an Prozessor-Realzeit. Bekannte Schnittstellenschaltungen tun nichts, um diesen Decodierprozeß zu beschleunigen, und besitzen nur eine kleine eingebaute Intelligenz. Sie dienen lediglich als einfacher Puffer, so daß der Prozessor für das Decodieren des Kopfes und das Einspeichern der Datennachricht erforderlich ist. Dies ist bisher kein großes Problem gewesen,

da die Prozessoren zum einen nicht Realzeit-begrenzt sind oder in einer Blockbetriebsweise arbeiten. In Geschäfts-Nachrichtenanlagen ist diese Vergeudung von Realzeit jedoch ein bedeutsames Hindernis für die Verbesserung der . Anlagengüte.

Zur Lösung der sich daraus ergebenden Aufgabe geht die Erfindung aus von einer Schaltungsanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Schnittstellen-Schaltungsanordnung eine lokale Sammelleitungsschaltung für Datennachrichten aufweist, ferner eine Kanalschnittstelleneinrichtung, die mit dem Nachrichtenkanal und der örtlichen Sammelleitung verbunden ist und unter Ansprechen auf eine auf dem Nachrichtenkanal erscheinende Datennachricht diese wie empfangen stückweise auf die örtliche Sammelleitungsschaltung ausgibt, und eine Mistervergleichsschaltung, die mit der örtlichen Sammelleitungsschaltung verbunden ist und unter Ansprechen darauf, daß eine Datennachricht von der Kanal Schnittstellenschaltung auf die örtliche Sammelleitungsschaltung ausgegeben wird, den Kopf der Datennachricht stückweise wie empfangen decodiert und unmittelbar eine Bauteiladresse erzeugt, die die Stelle im zugeordneten Prozessorspeicher identifiziert, in der die Datennachricht am Ende des Kopfes einzuspeichern ist, wenn der Prozessor die angegebene Bestimmungsstelle der Datennachricht ist, sowie eine Treiberschaltung, die mit der Adressensammelleitung des Prozessors und der Mistervergleichsschaltung verbund en ist und unter Ansprechen auf die Bauteiladresse diese unmittelbar auf die Adressenleitung des Prozessors gibt, um die identifizierte Speicherstelle im zugeordneten Prozessorspeicher zu aktivieren, und daß die Treiberschaltung außerdem mit der örtlichen Sammelleitungsschaltung und der Datensammelleitung des Prozessors verbunden ist und unter Ansprechen auf die Bauteiladresse den von der Kanal-Schnittstelleneinrichtung auf die lokale Sammelleitungsschaltung ausgegebenen Datenteil der Datennachricht wie empfangen direkt über die Datensammelleitung des Prozessors in der aktivierten

Speicherstelle ablegt.

Die vorliegende Kanal-Schnittstellenschaltung wirkt als Nachrichten-Bearbeitungsschaltung, die eine Schnittstelle hoher Geschwindigkeit zwischen einem Prozessorspeicher und einem Patennachrichtenkanal darstellt. Der Nachrichtenkanal führt Datennachrichten mit einem Kopf, der eine Quellenadresse, eine Bestimmungsadresse und eine Steuerinformation angibt. Die Kanal-Schnittstellenschaltung ist programmierbar und dient zur dynamischen Umsetzung des Kopfes der Datennachricht in der empfangenen Form und bestimmt, ob die Datennachricht im Prozessor speicher abzulegen ist. Diese Feststellung ist beendet, sobald der Kopf empfangen ist. Wenn die Datennachricht einzuspeichern ist , wandelt die Kanal-Schnittstellenschaltung unmittelbar den Kopf in eine Bauteil-Speicheradresse um, die zur Aktivierung einer bestimmten Stelle im Prozessorspeicher benutzt wird. Der Datenteil der Datennachricht wird dann direkt (im direkten Speicherzugriff = DMA) in der empfangenen Form in diese Speicherrtelle eingegeben,und die entsprechenden Pufferzeiger werden zurückgestellt. Nur wenn eine vollständige Datennachricht empfangen und im Prozessorspeicher abgelegt ist, erzeugt die Kanal-Schnittstellenschaltung eine Prozessorunterbrechung, um den Prozessor davon in Kenntnis zu setzen, daß jetzt eine vollständige Datennachricht in seinem Speicher abgelegt ist. Demgemäß führt die Kanal schnittstellenschaltung alle Datenempfangsaufgaben einschließlich einer Nachrichtenspeicherung und -verkettung durch, ohne daß die Einschaltung des zugeordneten Prozessors erforderlich ist. Dadurch wird Prozessor-Realzeit eingespart und die Geschwindigkeit der Datenübertragung zv/ischen dem Nachrichtenkanal und dem Prozessor erhöht, da keine Verzögerung dadurch eintritt, daß der Prozessor jede Datennachricht ansprechen und den Kopf decodieren muß, und - wenn die Datennacbricht angenommen werden solldiese entweder in seinem Speicher ablegen oder Adresseninformationen liefern muß, v/o die Datennachricht gespeichert werden soll. Da außerdem die Kanal-Schnittstellen-

-δι schaltung programmierbar ist und die Datennachrichten Quellen-, Bestimmungs- und Steuerinformationen enthalten, kann die Kanal-Schnittstellenschaltung nach der Erfindung selektiv Datennachrichten von verschiedenen Quellen aussuchen, eine bestimmte Bearbeitung von Datennachrichten durchführen und andere Aufgaben erfüllen, wie noch beschrieben werden soll.

In den Zeichnungen zeigen:

Fig. 1 und 2 die Kanal-Schnittstellenschaltung nach der Erfindung;

Fig. 3 die Zusammengehörigkeit der Fig. 1 und

2;

Fig. 4 den Aufbau einer typischen Datennachricht ;
Fig. 5 bis 7 typische Eintragungen in drei

Schreib-Lese-Speichern der Kanalschnittstellenschaltung nach der Erfindung ; Fig. 8 die Zusammenschaltung der Kanalschnitt- Stellenschaltung mit dem Prozessor und · dem Prozessorspeicher.

Die vorliegende Kanalschnittstellenschaltung 100 dient zur Zusammenschaltung eines Nachrichtenkanals

100 mit einem typischen Allzweckprozessor 200 und dem Prozessorspeicher 201 über die Adressen-, Daten- und Steuersammelleitungen des Prozessors 200, wie in Fig.8 dargestellt. Es wird angenommen, daß der Nachrichtenkanal

101 Datennachrichten mit einem Kopf überträgt, der die Quellenadresse, die Bestimmungsadresse und Steuerinformationen angibt. Die Kanalschnittstellenschaltung 100 überwacht den Nachrichtenkanal 101 , um festzustellen, ob die Datennachrichten für den Prozessorspeicher 201 bestimmt sind. Wenn dies der Fall ist, so speichert die Kanalschnittstellenschaltung 100 die vom Nachrichtenkanal 101 aufgenommenen Datennachrichten direkt im Prozessorspeicher 201 , ohne daß die Beteiligung des Prozessors 200 erforderlich ist.

DJ ο vorlicgcnde Kanal .schnittstellenschaltung 100 ist mit dem Nachrichtenkanal 101 über eine Nachrich-

tenkanal-Schnittstelle 102 verbunden, die einer Anzahl von Funktionen dient. Dazu zählen die Taktwiedergextfinnung, die ßitwiedergewinnung und die Rahmenbildung. Die Nachrichtenkanal-Schnittstelle 102 ist so ausgelegt, daß sie für die Art der auf dem Nachrichtenkanal 101 erscheinenden Signale geeignet ist. Die Nachrichtenkanal-Schnittstelle 102 ist entweder eine Daten-Modemschaltung, wenn der Nachrichtenkanal 101 Analogsignale übertragen soll, oder eine digitale Schnittstellenschaltung bekannter Art, wenn Digitaldaten über den Nachrichtenkanal 101 übertragen werden sollen. Es wird für die vorliegende Beschreibung angenommen, daß der Nachrichtenkanal 101 ein serieller Datenkanal ist und daß die auf ihm erscheinenden Nachrichten Bit für Bit in der Nachr i cht en kanal ^-Schnitt-IS stelle 102 empfangen werden. Daher leitet die Nachrichtenkanal-Schnittstelle 102 in bekannter Weise ein Taktsignal durch Überwachen der auf dem Nachrichtenkanal 101 übertragenen Bits ab. Diese abgeleiteten Taktsignale wer-" den von der Nachrichtenkanal-Schnittstelle 102 auf der Ader CLOCK zum Zustandssteuergerät 104 der Kanal schnittstellenschaltung 100 übertragen. Das Zustandssteuergerät 104 ist eine Logikschaltung, die das Taktsignal in die verschiedenen Zeit- und Steuersignale umwandelt, die für die gemeinsame Operation der übrigen Schaltungsanordnungen der Kanalschnittstellenschaltung 100 erforderlich sind.

Die Nachrichtenkanal-Schnittstelle 102 formt beim Empfang der Bits vom Nachrichtenkanal 101 diese neu und wandelt die seriellen Daten in eine Folge von Bytes mit paralleler Darstellung der Daten (oder anderer geeigneter Länge) um . Nachdem ein volles Byte empfangen ist, wird es parallel von der Nachrichtenkanal-Schnittstelle 102 über eine Sammelleitung DATA zu den übrigen Schaltungsanordnungen der Kanalschnittstellenschaltung 100 gegeben. Der Datenteil jeder empfangenen Datennachricht wird auf der Sammelleitung DATA zur DMA-Übertragungseinheit 108 gegeben, wo die Daten für eine eventuelle Neuübertragung zum Prozessorspeicher 201 gespeichert werden.

-ιοί Fehlerprüfeinrichtung

In der Zwischenzeit überwacht, eine Fehlcrprüf ei nrichtung 103 die auf der Sammelleitung DATA übertragenen Bits, um festzustellen, ob ih ihnen irgendwelche Übertragungs-5' fehler enthalten sind. Die Fehlerprüfeinrichtung 103 enthält eine zyklische Redundanz-Prüfschaltung oder eine andere Fehleranzeigeschaltung bekannter Art, die eine laufende Summenanzeige der bereits empfangenen Bits ansammelt. Diese Summe muß mit dem am Ende der Datennachrieht übertragenen CRC-Signal übereinstimmen (wie in Fig. 4 gezeigt) , damit die so zusammengefügten Daten gültig sind. Das Ergebnis dieser Prüfung wird durch die Fehlerprüf einrichtung 103 auf der Ader STATE zum Zustandssteuergerät 104 gegeben, wo die Fehlerzustandanzeige benutzt wird, um die Übertragung der empfangen Nachricht zum Prozessorspeicher 201 zu ermöglichen oder zu verhindern.

Bauteiladressenerzeugung

Die programmierbare Musteranpaßeinrichtung 105 überwacht den Kopf der auf der Sammelleitung DATA erscheinenden Datennachricht, bestimmt, ob die Datennachricht im Prozessorspeicher 201 abzulegen ist und wandelt den Kopf in eine bestimmte Bauteiladresse um, wenn die Datennachricht im Prozessorspeicher 201 aufzunehmen ist. Die Auswahl einer Bauteiladresse wird durch die Quellenadresse die Bestimmungsadresse und die Steuerinformationen bestimmt, die im Kopf der Datennachricht enthalten sind. Dies geschieht, wenn der Kopf der Datennachricht Byte für Byte durch die Nachrichtenkanal-Schnittstelle 102 Byte für Byte auf die Sammelleitung DATA gegeben wird. Wenn jedes Byte des Kopfes an die Sammelleitung DATA

angelegt wird, gibt das Zustandssteuergerät 104 gleichzeitig einen Byte-Identifiziercode auf die Sammelleitung BLOCK. Der Multiplexer 110 der programmierbaren Musteranpaßeinrichtung 105 überträgt sowohl den Byte-Code als auch das Kopf-Byte zur Adressenvergleichseinrichtung 111, in der der Kopf Byte für Byte mit einer Anzahl (m) annehmbarer Kopfmuster verglichen wird. Die Ergebnisse dieser Byte-für-Byte-Vergleiche werden durch die Adressenver-

gleichseinrichtung auf Adern D, bis J) zu UND-Gattern 120-1 'bis 120-m gegeben. Diese UND-Gatter zeigen in Verbindung mit dem Vergleichsregister 112 am Ende des Kopfs unmittelbar an, ob annehmbare Kopfmuster empfangen worden 5. sind. Diese Vergleicbsanzeigc wird durch das Vergleichsregister 112 geliefert, das auf den Adern TYPE1 bis TYPE-m ein m-Bitmuster liefert, um zu zeigen, welches der m brauchbaren, in der AdressenVergleichseinrichtung 111 gespeicherten Kopfmuster dem empfangenen Kopf entspricht. Dieses m-Bitmuster wird zum Klassen-Codierer 106 übertragen, der die m Bits in ein k-Bitsignal umwandelt, das auf den Adern CLASS-1 bis CLASS-k zur DMA-Steuertabelle 107 ausgegeben wird, um anzuzeigen, welche der 2 möglichen Informationsklassen empfangen worden ist. Die DMA-Steuertabelle 107 enthält einen Querverweis zwischen den Informationsklassen und den Bauteil-Adressenstellen, wo diese Informationen zu speichern sind. Wenn demgemäß ein Klassensignal vom Klassencodierer 106 auf den Adern CLASS-1 bis CLASS-k empfangen wird, wandelt die DMA-Steuertabelle 107 diese Klassenanzeige in eine Bauteiladresse um, die auf der Sammelleitung DMAA zur DMA-Übertragung seinheit 108 gegeben wird. Wenn wenigstens eine Übereinstimmung zwischen der Kopf information der Datennachricht und den m , in der Adressenvergleichsschaltung 111 gespeicherten Kopfmuster auftritt, erzeugt das ODER-Gatter 113 ein Vergleichsanzeigesignal, das auf der Leitung MATCH zum Zustandssteuergerät 104 übertragen wird. Dieses erzeugt unter Ansprechen auf ein vorbestimmtes Fehlersignal auf der Ader STATE und das Vergleichssignal auf der Leitung MATCH zum richtigen Zeitpunkt ein Betätigungssignal auf der Ader ENAßLE , das die DMA-Übertragungseinheit 108 veranlaßt, vom Prozessor 200 Zugriff zu den Daten-, Adressen- und Steuersammelleitungen des Prozessors anzufordern. Wenn der Prozessor 200 die Erlaubnis für den Zugriff erteilt, gibt die DMA-Übertragungseinheit 108 die von der DMA-Steuertabelle 107 erhaltene ßauteiladresse zusammen mit dem Datenteil der empfangenen Datennachricht (einige der ersten Bits dieser

-ΜΙ Daten sind in der DMA-Übertragungseinheit 108 abgespeichert worden) auf die entsprechenden Prozessor-Sammelleitungen. Der Prozessor-speicher 201 nimmt diese Adressen-, Steuer- und Dateninformationen auf den zugeordne-5· ten Prozessorsammelleitungen auf und speichert die vollständige Datennachricht an der angegebenen Bauteilstelle. Nachdem dies durchgeführt ist, erzeugt die DMA-Übertragungseinheit 108 eine Prozessorunterbrechung, gibt dieses Signal auf die Steuersammelleitung des Prozessors, um diesen davon in Kenntnis zu setzen, daß die Datennachricht im Prozessorspeicher 201 abgespeichert ist.

Bei der Erläuterung der Kanalschnittstellenschaltung 100 war angenommen worden, daß die Speicherelemente der programmierbaren Mustervergleichseinrichtung 105 (Adressenvergleichseinrichtung 111, Klassencodierer 106 und DMA-Steuertabelle 107) alle Umwandlungsinformationen enthalten, um eine Übereinstimmung zu erkennen und dann die Adresse im Prozessorspeicher 201 zu erzeugen,-vro die empfangene Datennachricht abzuspeichern ist. Diese Einheiten werden vom Prozessor 200 über die Steuer-, Adressen- und Datensammelleitungen des Prozessors entsprechend der Darstellung in Fig. 1 und 2 gestartet und auf den neuesten Stand gebracht. Wie später erläutert werden soll, gibt der Prozessor 200 Bitmuster in die Speicherelemente der programmierbaren Mustervergleichseinrichtung

105 (Adressenvergleichseinrichtung 111, Klassencodierer

106 und DMA-Steuertabeile 107) ein, um diejenigen Nachrichtentypen anzugeben, die von den Quellen aufzunehmen und im Augenblick von Interesse sind, sowie um anzuzeigen, wo diese Nachrichten im Prozessorspeicher 201 abzulegen sind.

Kanalschnittstellencinrichtungen

Die Kanalschnittstellenschaltung 100 verbindet den Nachrichtenkanal 101 mit dem Prozessorspeicher 201. Wie oben erwähnt, besteht der Grund für den Einsatz dieser Schnittstellenschaltung darin, den Prozessor 200 von der Belastung durch die Überwachung des Empfangs, die Decodierung und Speicherung der auf dem Nachrichtenkanal 101 zum Pro-

zessorspeicher 201 übertragenen Datennachrichten zu entlasten. Di.e Kanalschnittstellenschaltung 100 führt diese Funktion in der oben in allgemeiner Weise beschriebenen Art durch, indem die Datennachricht aufgenommen, auf der 5. Grundlage der in dieser Nachricht enthaltenen Kopfinformation eine ßauteiladresse erzeugt und dann diese Bauteiladresse für einen Zugriff zu einem speziellen Abschnitt im Prozessorspeicher 201 sowie zur dortigen Einspeicherung der Datennachricht benutzt wird. Die Kanal schnittstellenschaltung 100 hat bei Durchführung dieser Aufgaben zusätzliche Möglichkeiten, die sich aus der obigen allgemeinen Erläuterung noch nicht ergeben. Insbesondere läßt sich sagen, daß drei Klassen von Nachrichten vorhanden sind, die auf den Nachrichtenkanal 101 erscheinen. Diese Klassen sind Spezialnachrichten, Allgemeinnachrichten und Rundschreibnachrichten. Die Spezialnachrichten sind Datennachrichten, die speziell an den Prozessor 200 adressiert sind und im Prozessorspeicher 201 abgelegt werden sollen. Es gibt jedoch viele Fälle, in denen der Prozessor 200 Datennachrichten von bestimmten Quellen ausblenden möchte und demgemäß eine selektive Überwachungsverbindung zum Nachrichtenkanal 101 herstellt. Diese Möglichkeit ist in der Kanalschnittstellenschaltung 100 verwirklicht, wie weiter unten beschrieben werden soll. Die gleiche selektive Überwachungsmöglichkeit kann bei den übrigen beiden Klassen von Datennachrichten benutzt werden. Die Allgemeinnachricht ist eine Nachricht, die an eine Klasse oder Untergruppe von Prozessoren übertragen wird, die alle ein Interesse an Inhalt der Datennachricht haben. Bei diesen Datennachrichten kann die Bestimmungsadresse zweckmäßig eine verallgemeinerte Adresse sein, die einen großen Abschnitt von Prozessoren angibt, welche mit dem Nachrichtenkanal 101 verbunden sind. Eine Ausdehnung dieser Nachrichtenklasse sind die Rundschreibnachrichten, die an alle Prozessoren übertragen werden, welche Zugriff zum Nachrichtenkanal 101 haben. Die Kanalschnittstellenschaltung 100 hat die Möglichkeit, diese verschiedenen Typen von Nachrichten zu identifizie-

ren, jeder eine Priorität zuzuordnen und sie in den verschiedenen Teilen des Prozessorspeichers 201 abzuspeichern. Zur Erläuterung dieser Möglichkeiten der Kanal schnittstellenschaltung 100 ist es zweckmäßig, die Verar-. beitung einer über den Nachrichtenkanal 101 ankommenden Datennachricht sowie deren Speicherung im Prozessorspeicher 201 im einzelnen zu beschreiben. Tabellen-Auffüllen
Der logische Punkt für den Beginn dieser Be-Schreibung ist das Auffüllen der verschiedenen Tabellen, die in der Kanalschnittstellenschaltung 100 enthalten sind. Ein üblicher Aufbau auf dem Gebiet der Prozessoren besteht darin, daß der Prozessor 200, der Prozessorspeicher 201 und die Kanalschnittstellenschaltung 100 über eine Anzahl von Prozessorsammelleitungen verbunden sind, die in Fig. 1 und 2 dargestellt sind (Adressensarnmelleitung, Datensammelleitung und Steuersammelleitung). Der Prozessor 200, der Prozessorspeicher 201 und die zugeord-, neten Prozessorsammelleitungen sind alle Bauteile bekannt^er Art, deren Arbeitsweise in der vorliegenden Anlage üblich ist. Entsprechend der Darstellung in Fig. 1 und 2 enthält die programmierbare Mustervergleichseinrichtung 105 der Kanalschnittstellenschaltung 100 drei Speichereinrichtungen, nämlich die Adressenvergleichseinrichtung 111, den Klassencodierer 106 und die DMA-Steuertabelle 107, die bei dem bevorzugten Ausführungsbeispiel alle als Schreib-Lese-Speicher (RAM) dargestellt sind. Die Speichereinrichtungen 111, 106 und 107 enthalten die Tabellen, die die obenerwähnten Funktionen eines Kopfvergleichs, einer selektiven Überwachung, einer Klassenidentifizierung und einer Adressenerzeugung ermöglichen. Die Tabellen werden vom Prozessor 200 über die Steuer-, Adressen- und Datensammelleitungen des Prozessors, die diese Bauteile verbinden, erzeugt und gewartet.

Im einzelnen veranlaßt der Prozessor 200 durch Anlegen der entsprechenden Signale an die Steuer- und Adressensammelleitungen die Speichereinrichtung 111, Daten von der Datensammelleitung des Prozessors aufzunehmen

und einzuspeichern. An die Adressen- und Steuersammelleitungen des Prozessors ist ein Decodierer 114 angeschaltet, der diese Sammelleitungen auf Adressensignale, die die Adressenvergleichseinrichtung 111 identifizieren, 5" und Steuersignale überwacht, die angeben, daß der Prozessor 200 Daten in die Adressenvergleichseinrichtung 111 einschreiben will. Wenn diese Signale gleichzeitig auf den entsprechenden Sammelleitungen des Prozessors erscheinen, gibt der Decodierer 114 die entsprechenden Aktivierungssignale auf die Adern SELA und Will. Das Signal auf der Ader SELA veranlaßt den Multiplexer 110, die Adressensammelleitung mit den Adressenadern der Adressenvergleichseinrichtung 111 zu verbinden. Das erwähnte Signal auf der Ader WI11 versetzt die Adressenvergleichseinrichtung 111 in die Schreibbetriebsweise. Demgemäß ist der Prozessor 200 direkt mit den Adressen- und Datenleitungen der Adressenvergleichseinrichtung 111 über die Adressen- bzw. Datensammelleitungen des Prozessors verbunden. Der Prozessor 200 gibt jetzt die entsprechenden Eintragungen in bekannter Weise in die Adressenvergleichseinrichtung 111 ein. Wenn diese Operation beendet ist, gibt der Prozessor 200 die entsprechenden Signale an die Prozessor-Steuersammelleitung, wodurch der Decodierer 114 veranlaßt wird, die Aktivierungssignale von den Adern SELA und WI11 abzuschalten. Dadurch wird der Multiplexer 110 veranlaßt, die interne Sammelleitung DATA der Kanalschnittstellenschaltung 100 mit den Adressenadern der Adressenvergleichseinrichtung 111 zu verbinden und zu verhindern, daß neue Informationen in die Adressenvergleichseinrichtung 111 eingeschrieben werden, indem die Speicherschreibbetätigungsader Wl11 abgeschaltet wird.

Die obenbeschriebene Speichereinschreiboperation ist bekannt,und eine typische Eintragung in die Adressenvergleichseinrichtung 111 ist in Fig. 5 gezeigt. Dort gibt die linke Spalte mit der Überschrift "Adresse" eine bestimmte Speicherstelle in der Adressenvergleiehseinrichtung 111 an, während die rechte Spalte in Fig. 5 mit der Überschrift "RAM Inhalt" die Daten angibt, die an der

entsprechenden Adresse in der Adressenvergleichseinrichtung 111 gespeichert sind. Auf ähnliche Weise kann der Prozessor 200 einen Zugriff zum Klassendecodierer 106 und zur DMA-Steuertabelle 107 durchführen und diese auf · entsprechende Weise mit Daten auffüllen. Beispiele hierfür sind in Fig. 6 bzw. 7 gezeigt. Die Benutzung dieser Daten und dieser Speichereinrichtungen ergibt sich bei der nachfolgenden Erläuterung für die Verarbeitung einer typischen Datennachricht.
Nachrichtenkanal schnittstelIe Die Nachrichtenkanalschnittstelle 102 der Kanalschnittstellenschaltung 100 ist direkt mit dem Nachrichtenkanal 101 verbunden und nimmt die auf dem Kanal auftretenden Datennachrichten auf. Entsprechend der obigen Annahme führt der Nachrichtenkanal 101 digitale Datennachrichten in serieller Weise, so daß die Nachrichtenkanalschnittstelle 102 eine digitale Schnittstellenschaltung bekannter Art sein kann. Im einzelnen ist im "Electronic Design Magazine" vom 7. Juni 1979 ein Aufsatz "Data Communications: Part Three" von Alan J. Weissberger auf den Seiten 98-104 erschienen, in welchem eine typische Nachrichtenkanalschnittsteile beschrieben ist. Die dort erläuterte Empfänger-Sender-Schaltung ist ein bekanntes Bauteil, das bei der Verwirklichung der Nachrichtenkanalschnittstelle 102 benutzt werden kann. Die Schaltung arbeitet in bekannter Weise, nimmt die seriellen Digital-Daten sign ale auf., die auf dem Nachrichtenkanal 101 erscheinen, formt diese Signale zwecks Verwendung in der Kanalschnittstellenschaltung 100 um und entnimmt ihnen ein Taktsignal. Das aus der Datennachricht abgeleitete Taktsignal wird von der Nachrichtenkanalschnittstelle 102 an die Ader CLOCK gegeben und auf die obenerwähnte Weise von dem Zustandsteuergerät 104 zur Lieferung der Zeit- und Steuersignale für die Kanalsclmittstellerischaltung 100 benutzt. Zustandssteuergerät

Das Zustandssteuorgerät 104 ist eine Logikschaltung, die unter Benutzung des Taktsignals von der Leitung CLOCK und der Rückkopplungssignale auf den Leitungen STATE und

MATCH die Operation der verschiedenen Bauteile der Kanalschnittstellenschaltung 100 steuert. Es ist wenig zweckmäßig, im Rahmen der vorliegenden Erläuterung die genauen Einzelheiten bei der Verwirklichung des Zustandssteuerge-" rätes 104 zu beschreiben, da die Auslegung dieser Schaltung in hohem Maße von den Einzelheiten der handelsüblichen Schaltungsbauteile abhängt, die zur Verwirklichung der verschiedenen Teile der Kanalschnittstellenschaltung 100 gewählt werden. Die konstruktive Verwirklichung des Zustandssteuergerätes 104 liegt im Rahmen der Fähigkeiten des Durchschnittsfachmannes,und es wird diesem überlassen, die Schaltung unter Verwendung möglichst wirtschaftlicher, handelsüblicher Bauteile zu verwirklichen. Auf entsprechende Weise ist die Fehlerprüfeinrichtung 103 eine übliche Fehlerprüfschaltung, die die empfangene Datennachricht auf Übertragungsfehler überwacht und das Ergebnis dieser Prüfung dem Zustandssteuergerät 104 über die Ader STATE übermittelt.

Programmierbare MusterVergleichseinrichtung

Wenn die serielle Datennachricht von der Nachrichtenkanalschnittstelle 102 aufgenommen wird, wird sie über die Sammelleitung DATA an die programmierbara Mustervergleichseinrichtung 105 angelegt. Für die Datennachricht ist angenommen worden, daß es sich um eine Nachricht mit einem Ausbau gemäß Fig. 4 handelt. Der Kopfabschnitt der Datennachricht enthält in typischer Weise sechs Bytes einer Quellenadresse, sechs Bytes einer ßestimmungsadresse und zwei Bytes, die den Typ der Nachricht angeben. Diese Kopf-information wird durch die programmierbare Mustervergleichseinrichtung 105 benutzt, um festzustellen, ob die zugeordnete Datennachricht für den Prozessor 200 bestimmt ist und - falls dies zutrifft - wo sie im Prozessorspeicher 201 abzuspeichern ist. Der Datenteil der Datennachricht hat irgendeine willkürliche Länge und ist für die programmierbare Mustervergleichseinrichtung 105 nicht von Interesse. Die Daten werden daher direkt über die Sammelleitung DATA zur DMA-Übertragungseinheit 108 gegeben und dort zeitweilig in einem Puffer abgelegt. Das

Decodieren des Kopfes beginnt, wenn die Nachrichtenkanalschnittstelle 102 die ersten Bits des ersten Byte des Kopfes der Datennachricht aufnimmt. Sie erzeugt dann ein Rahmensignal, das den Start einer Nachricht anzeigt. Das Zustandssteuergerät 104 spricht auf das Rahmensignal durch Aktivieren der Ader SET an, wodurch das Vergleichsregister 112 der programmierbaren Mustervergleichseinrichtung 105 zurückgestellt wird. Das Vergleichsregister ist ein m-ßit-Register, das die Ausgangssignale der Gatter 120-1 bis 120-m speichert. Das Signal auf der Ader SET veranlaßt eine Rückstellung des Vergleichsregisters 112, so daß ein Ausgangssignal logisch 1 auf allen Adern TYPE-I bis TYPE-m erscheint. Diese Adern sind jeweils mit einem Eingangsanschluß eines entsprechenden UND-Gatters 120-1 bis 120-m verbunden. Diese Schaltung dient

als Speicherelement, da eine auf einer der Adern D1 bis Dn erscheinendes Signal logisch 0 das zugeordnete UND-Gatter und die Bitposition des Vergleichsregisters 112 veranlaßt, den Zustand auf logisch 0 zu ändern. Dieses Signal dauert an, bis das Zustandssteuergerät 104 erneut ein Aktivierungssignal auf die Ader SET gibt. Die Brauchbarkeit dieser Schaltungsauslegung ergibt sich bei der folgenden Beschreibung.
Kopfvergleich

Das Kopffeld der Datennachricht weist - wie oben beschrieben - 14 Informationsbytes auf , und es wird angenommen, daß jedes Byte aus 8 Datenbits besteht. Eine Schwierigkeit bei dieser Anordnung liegt darin, daß die Zahl 14 im binären Zahlsystem schwierig zu verarbeiten ist, so daß die programmierbare Mustervergleichseinrichtung 105, wie beschrieben, mit 16 Bytes arbeitet (14 Bytes des Kopffeldes und die beiden ersten Datenbytes), um die Schaltungsauslegung zu vereinfachen. Die beiden Datenbytes können unbeachtet bleiben, falls gewünscht, so daß nur die 14 Bytes des Kopffeldes decodiert werden.

Wenn die Datennachricht vom Nachrichtenkanal 101 empfangen wird, gibt die Nachrichtenkanalschnittstelle 102 den Kopf Byte für Byte auf der Sammelleitung

DATA aus. Das Zustandssteuergerät 104 gibt gleichzeitig eine Adresse auf der Sammelleitung BLOCK aus, wodurch eine Adresse von 12 Bits geliefert wird: 8 Bits (1 Byte) auf der Sammelleitung DATA und 4 Bits auf der Sammellei-' tung BLOCK zur AdressenVergleichseinrichtung 111 über den Multiplexer 110. Die Notwendigkeit einer Adresse mit 12 Bits ergibt sich bei einer Prüfung der Fig. 5. Die Adressenvergleichseinrichtung 111 ist in Fig. 5 als η xm -RAM-Speicher gezeigt , und η ist oben zu 12 Bits angegeben. Zur Erläuterung sei angenommen, daß m = 8 ist. Demgemäß ist die Adressenvergleichseinrichtung 111 ein 4k χ 8-RAM oder eine entsprechende Zusammenstellung von Bauteilen (weil 12 Bits zur Adressierung von 4 k Speicherstellen benutzt werden können). Fig. 5 zeigt zwei Abschnitte der AdressenVergleichseinrichtung 111 , von denen der eine als BLOCK 0 und der andere als BLOCK 15 bezeichnet ist. Die Blocknummer gibt das jeweilige Byte des Kopfes der Datennachricht an, und es sind - wie oben erwähnt 16 Bytes vorhanden, die durch die programmierbare Muster-Vergleichseinrichtung 105 decodiert werden. In jedem Byte des Kopffeldes sind 8 Bits vorhanden, die in Fig. 5 unter der Überschrift "Stelle" gezeigt sind. Sie geben die 256 möglichen Bitkombinationen für die 8 Adressenbits an. Im Betrieb wird eine Adresse mit 12 Bits an die AdressenVergleichseinrichtung 111 angelegt, wobei das Zustandssteuergerät 104 das jeweilige Byte des Kopfs mittels der 4 Informationsbits auf der Sammelleitung BLOCK angibt. Das erste empfangene Byte ist der BLOCK 0000, und typische Speichereintragungen sind in Fig. 5 für die Speicherstellen 01101000 - 01101011 dieses Blocks gezeigt. Im einzelnen sind für jede Speicherstelle m (in diesem Fall 8) Bits im Speicher abgelegt,und diese m Bits stellen m mögliche Vergleichskombinationen dar. Demgemäß zeigt für die dargestellten Adressenstellen die Spalte D1 des BLOCKS 0 nur eine in der Speicherstelle 01101011 abgelegte 1. Dadurch wird angegeben, daß eine Übereinstimmung nur dann auftritt, wenn diese Speicherstelle in diesem Byte des Kopfes identifiziert wird. Da die ersten beiden Bytes

des Kopfes die Bestiramungsadresse enthalten, stellt das Bitmuster in Spalte D1 den Fall dar, daß die Datennachricht nur dann annehmbar ist, wenn sie für den durch 01101011 adressierten Prozessor bestimmt ist. Dieser Fall läßt sich vergleichen mit den Eintragungen in Spalte Ehi, wo sich eine 1-Eintragung für alle 4 dargestellten Speicherstellen ergibt. Dies zeigt an, daß jede Nachricht, die zu einem durch die Bezeichnung 011010xx identifizierten Prozessor übertragen wird, aufgenommen wird (wobei xx die Positionen von Bits angeben, die keine Rolle spielen). Es handelt sich dabei um eine typische Allgemeinoder Rundschreibnachricht, wobei jeder Prozessor von einer Klasse oder Gruppe von Prozessoren die Datennachricht aufnehmen kann.
Zur Erläuterung sei angenommen, daß das erste Byte des Kopffeldes die Bits 01101001 enthält. Da es sich um das erste Byte handelt, gibt das Zustandssteuergerät 104 die Bits 0000 auf die Sammelleitung BLOCK, und die Adressenvergleichseinrichtung 111 gibt die in Fig. 5 für die Adresse 01101001 gezeigten m Bits (01110001) auf die Adern DI-Dn. Im einzelnen ist an die Ader DI ein logisches Signal 0 angelegt, das bewirkt, daß das UND-Gatter 120-1 ein Ausgangssignal logisch 0 erzeugt... Entsprechend ist an die Ader Dn ein Signal logisch 1 angelegt, das bewirkt, daß das UND-Gatter 120-m ein Ausgangssignal logisch 1 erzeugt. Das Zustandssteuergerät 104 legt zu diesem Zeitpunkt ein Aktivierungssignal an die Ader LOAD an, das das Vergleichsregister 112 veranlaßt, die durch die UND-Gatter 120-1 bis 120-m abgegebenen Signale zu speichern. Wie oben erläutert, dient diese Schaltungsanordnung als Speicherelement, das Anzeigen hinsichtlich einer fehlenden Übereinstimmung (logische 0) wie in Verbindung mit dem Gatter 120-1 speichert.

Mustervergleich - Klassencodierer Das Zustandssteuergerät: 104 ändert sequentiell bei Empfang jedes aufeinander folgenden Byte des Kopffeldes die Signale auf der Sammelleitung BLOCK, bis das letzte Byte (Byte 16) eingetroffen ist. Fig. 5 zeigt eine typi-

sehe Tabelleneintragung für ein letztes Byte des Kopffeldes (BLOCK 15) , das aus den Adressen 01111010 besteht. Wie oben beschrieben, ist eine Nichtübereinstimmung bei der Vergleichskombination D1 im Byte 0 aufgetreten, so * daß eine Übereinstimmung für dieses Byte in BLOCK 16 nicht ausreicht, um die logische 0 zu ändern, die im Vergleichsregister 112 gespeichert ist. Eine Vergleichskombinatxon m in der Spalte Em zeigt jedoch eine Übereinstimmung und, unter der Annahme, daß keine Nichtübereinstimmungen bei den anderen empfangenen Bytes aufgetreten sind, speichert das Vergleichsregister 112 eine logische 1 für diese Position, die einen erfolgreichen Vergleich für die Vergleichskombination m anzeigt. Es wird dann eine Anzeige für die Übereinstimmung zum Zustandssteuergerät 104 über das ODER-Gatter 113 und das entsprechende Logiksignal auf der Ader MATCH übertragen. Das Zustandssteuergerät 104 spricht auf die positive Vergleichsanzeige auf der Ader MATCH an, indem sie die Ader READ aktiviert, wodurch die Ausgangssignale des- Vergleichsregisters 112, die über die Adern TYPE-I bis TYPE-m an die Adressenadern des Klassencodierers 106 angelegt sind, in den Klassencodierer 106 eingegeben werden. Diese vom Vergleichsregister 112 abgegebenen Daten zeigen an, wieviele Übereinstimmungen aufgetreten sind,und außerdem, um welche Vergleichskombinationen es sich dabei handelt. Zur Erläuterung sei angenommen, daß die einzige aufgetretene Übereinstimmung in der Position m stattgefunden hat, so daß auf den Adern TYPE-1 bis TYPE-m die folgenden Signale auf treten -.00000001 . Fig. 6 zeigt den Tabelleninhalt des KLassencodierers 106 für verschiedene Adressen. Der Klassencodierer 106 arbeitet als Prioritätscodierer und übersetzt die Anzahl und die Art der Übereinstimmungen in eine Klassenanzeige,

υ-wodurch diejenige von 2 Speicherzonen oder dort abgelegte Informationsklassen identifiziert werden, welcher die empfangene Datennachricht zugeordnet ist. Der Klassencodierer 106 wird mittels eines m χ k-RAM verwirklicht, und zur Erläuterung ist k zu 5 gewählt, wodurch man 32, also 2 unterschiedliche Klassen von Nachrichten erhält.

Unter Ansprechen auf das obenerwähnte Aktivierungssignal auf der Ader READ gibt der Klassencodierer 106 die in der Speicherstelle 00000001 abgelegten Daten, in diesem Fall 10101 , aus. Dieses Bitmuster wird auf den Adern CLASS-1 bis CLASS-k zu den Adressenadern der DMA-Steuer tabelle 107 gegeben.

Hardwareadresse - DMA-Steüertabelle

Fig. 7 zeigt typische Tabelleninhalte der DMA-Steuertabelle 107 , die als Bauteiladressengenerator unter Ansprechen auf eine an ihre Adressenadern angelegte Klassenanzeige durch Abgabe einer 1-Bit-Adresse arbeitet. Beim vorliegenden Beispiel ist 1=8, und eine Klassenanzeige 10101 veranlaßt die.DMA-Steuertabelle 107, die 8-Bit-Adresse 11011100 auf der Sammelleitung DMA zur DMA-Übertragungseinheit 108 auszugeben. Das Zustandssteuergerät 104 aktiviert die Ader ENABLE entweder bei Empfang des Übereinstimmungssignals oder bei Beendigung der Datennachricht und dem Empfang eines entsprechenden Signals von der Fehlerprüfeinrichtung 103 auf der Ader STATE, ν.Όdurch der Empfang einer fehlerfreien Nachricht angezeigt wird. Es sind jetzt zwei DMA-Operationen möglich: Speicherung der Datennachricht, wie sie empfangen wird, da die programmierbare Mustervergleichseinrichtung 105 das Decodieren des Kopffeldes und die Adressenerzeugung beendet, sobald das Kopffeld empfangen ist, oder Durchführen einer Übertragung zum Prozessorspeicher 201 erst nach Empfang der vollständigen Datennachricht. Für die vorliegende Beschreibung sei angenommen, daß die Datennachricht bei ihrem Empfang gespeichert wird. Die DMA-Übertragungseinheit 108 ist dann bereit, die Datennach- ■ rieht direkt im Prozessorspeicher 201 einzuspeichern, sobald das Kopffeld decodiert ist. Die DMA-Übertragungseinheit 108 hat bereits den Anfangsteil (Kopf) der Datennachricht in einem internen Puffer abgelegt und eine Bauteiladresse über die Sammelleitung DMAA aufgenommen.

Demgemäß fordert die DMA-Übertragungseinheit 108 zu den Steuer-, Adressen- und Datensammelleitungen des Prozessors an, und wenn der Zugriff in bekannter Weise durch

' den Prozessor 200 genehmigt ist, wählt die DMA-Übertragungseinheit 108 den identifizierten Teil des Prozessorspeichers 201 (Adresse 11011100) und speichert die Datennachricht dort so ein, wie sie empfangen wird. Bei Beendigung dieser Datenübertragung müssen die in der DMA-Steuer tabelle 107 gespeicherten Adressen und möglicherweise die in der Adressenvergleichseinrichtung 111 und im KLassencodierer 106 gespeicherten Tabelleninformationen auf den neuesten Stand geDracht werden. Dies geschieht, wie oben beschrieben, durch den Prozessor 200. Ein alternatives Aktualisierungsverfahren besteht darin, daß die DMA-Übertragungseinheit 108 die Daten in der DMA-Steuertabelle 107 so aktualisiert, daß sie die neue Anfangsadresse für die Datennachricht wiedergibt, und zwar auf der Grundlage der gerade im Prozessorspeicher 201 abgelegten Datennachricht. Bei der vorliegenden Beschreibung ist eine Anzahl von Möglichkeiten bekannter Art für die DMA-Übertragungseinheiten 108 angenommen worden. Es stehen zahl- reiche handelsübliche DMA-Übertragungseinheiten zur Verf-'igung.

Die drei Speichereinrichtungen, nämlich die Adressenvergleichseinrichtung 111, der Klassencodierer 106 und die DMA-Steuertabelle 107, bieten demgemäß je eine Möglichkeit für die programmierbare Mustervergleichseinrichtung, die bisher nicht zur Verfügung gestanden hat. Im einzelnen decodiert die Adressenvergleichseinrichtung 111 den Kopf sofort und bestimmt, ob die über den Nachrichtenkanal 101 übertragene Nachricht für den Prozessor 200 bestimmt ist und ob der Prozessor 200 diese Art einer Nachricht von der Quelle aufzunehmen wünscht, von der die Datennachricht stammt. Der Klassencodierer 106 ordnet der empfangenen Datennachricht eine Priorität oder Klasse zu,und die DMA-Steuertabelle 107 schließlich erzeugt eine Bauteiladresse, die sowohl die Art der empfangenen Nachricht als auch die Quelle der Information darstellt. Diese Verarbeitung erfolgt insgesamt Byte für Byte, so daß am Ende des Kopffeldes die Bauteiladresse unmittelbar für eine Verwendung bei der Einspeicherung

322239Q

der Daten im Prozessorspeicher 201 zur Verfügung steht. Der Prozessor 200 kann seine Operationen während des gesamten Datennachrichtenempfangs ununterbrochen fortsetzen.

Claims

BLUMBACH .WESER ■ BÖRSEN · KRAMER ZWIRNER · HOFFMANN

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telogramme Palentconsull Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186 237 Telegramme PaientconsuK

festem Electric Company Incorporated ■ LARSON, A. L. 3

New York, N.Y. 10038, USA

Patentansprüche

f^!1. Schnittstellen-Schaltungsanordnung zur

Verbindung"eines Prozessors und seines zugeordneten Speichers mit einem Datennachrichten führenden Nachrichtenkanal, wobei die Datennachriehten einen Kopf mit einem Quellen-, einem Bestimmungs- und einem Steuerabschnitt besitzen und der Prozessor Daten-, Adressen- und Steuersammelleitungen aufweist,
dadurch gekennzeichnet,

daß die Schnittstellenschaltungsanordnung eine lokale Sammelleitungsschaltung (DATA) für Datennachriehten aufweist, ferner eine Kanal-Schnittstelleneinrichtung (102), die mit dem Nachrichtenkanal (101) und der örtlichen Sammelleitung (DATA) verbunden ist und unter Ansprechen auf eine auf dem Nachrichtenkanal (101) erscheinende Datennac.hricht diese wie empfangen stückweise auf die örtliche Sammelleitungsschaltung (DATA) ausgibt, und eine Mustervergleichsschaltung (105), die mit der örtlichen Sammelleitungsschaltung (DATA) verbunden ist und unter Ansprechen darauf, daß eine Datennachricht von der Kanal-Schnittstellenschaltung (102) auf die örtliche Sammelleitungsschaltung ausgegeben, wird, den Kopf der Datennachricht stückiveise wie empfangen decodiert und unmittelbar eine Bauteiladrcsso erzeugt, die die Stelle im zugeordneten Prozessorspeichar (201) identifiziert, in der die Datennachricht am Ende des Kopfes einzuspeichern ist, vfenn der Prozessor (200) die angegebene

München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phy;. Dr. rcr. nat. ■ E. tloflm.'inn Dipl.-Ing. Wiesbaden: P. G. ßlumbuch Dipl.-Irig. ■ P. Bergen Prof. Dr. jui. Dipl.-Ing., I'at.-Ass., i'ar.-Aniv. bis 197Ü ■ G. Zwirner Dipl.-Ing. Dipl.-W.-Iny.

Bestimmungsstelle der Datennachricht ist, sowie eine Treiberschaltung (108), die mit der Adressensammelleitung des Prozessors und der Mustervergleichsschaltung (105) verbunden ist und unter Ansprechen auf ■ die Bauteiladresse diese unmittelbar auf die Adressenleitung des Prozessors gibt, um die identifizierte Speicherstelle im zugeordneten Prozessorspeicher (201) zu aktivieren,
und daß die Treiberschaltung (108) außerdem mit der örtliehen Sammelleitungsschaltung (DATA) und der Datensammelleitung des Prozessors verbunden ist und unter Ansprechen auf die Bauteiladresse den von der Kanal-Schnittstelleneinrichtung (102) auf die lokale Sammelleitungsschaltung (DATA) ausgegebenen Datenteil der Datennachricht wie empfangen direkt über die Datensammelleitung des Prozessors in der aktivierten Speicherstelle ablegt.
2. Schnittstellen-Schaltungsanordnung nach Anspruch 1 ,

dadurch gekennzeichnet, daß die Mustervergleichsschaltung (105) eine Adressenvergleichsschaltung (111) aufweist, die an die Kanal-Schnittstellenschaltung (102) angeschlossen ist und unter Ansprechen auf den Kopf der Datennachricht laufend den Kopf wie empfangen stückweise mit m in der Adressen vergleichsschaltung (111) gespeicherten Mustern vergleicht, wobei η eine ganze Zahl ist, und so-· fort ein stückweises Übereinstimmungsanzeigesignal erzeugt, das die stückweise Entsprechung zwischen dem Kopf und den m Vergleichsmustern angibt.
3. Schnittstellen-Schaltungsanordnung nach Anspruch 2,

dadurch gekennzeichnet, daß die Mustervergleichsschaltung (105) ferner eine Vergleichsregisterschaltung (120-1 bis 120-m, 112) aufweist, die an die Adressenvergleichsschal tung (111) angeschlossen ist und unter Ansprechen auf die stückweise Übereinstimmungsanzeige ein m-Bit-Vergleichssummensignal (TYPE-1 - TYPE-m) erzeugt, das den kumulativen Zustand der m-Übereinstirarnungsmustervergleiche angibt.
4. Schnittstellen-Schaltungsanordnung nach Anspruch 3,

dadurch gekennzeichnet, daß die Mustervergleichsschal tung (105) ferner eine Klassencodierschaltung (106) auf -

5· weist, die an die Vergleichsregisterschaltung (1ZO-I bis 120-m, 112) angeschlossen ist und unter Ansprechen auf das m-Bit-Vergleichssummensignal (TYPE-1 - TYPE-m) geschlossen ein k-Bit-Klassensignal (CLASS-1 - CLASS-k) erzeugt, das die Datennachricht in eine von 2 mögliche Informationsklassen einordnet,
5. Schnittstellen-Schaltungsanordnung nach Anspruch 4,

dadurch gekennzeichnet, daß die Mustervergleichsschaltung (105) ferner eine DMA-Tabellenschaltung (107) aufweist, die mit der Klassencodierschaltung (106) verbunden ist und unter Ansprechen auf das k-Bit-Klassensignal (CLASS-1 - CLASS-k) die ßauteiladresse erzeugt.
6. Schnittstellen-Schaltungsanordnung nach Anspruch 2.

dadurch gekennzeichnet, daß die Adressenvergleichsschaltung (111) mit den Daten- , Adressen- und Steuersammel leitungen des Prozessors verbunden ist und unter Ansprechen von Signalen auf diesen Sammelleitungen Vergleichsmuster unter Angabe durch den Prozessor (200) speichert.
7. Schnittstellen-Schaltungsanordnung nach Anspruch 4,

dadurch gekennzeichnet, daß die KLassencodierschaltung (106) mit den Daten-, Adressen- und Steuersammelleitungen des Prozessors verbunden ist und unter Ansprechen auf Signale auf diesen Leitungen Klassenurasetzinformationen unter Bestimmung durch den Prozessor (200) speichert.
8. Schnittstellen-Schaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet, daß die DMA-Tabellenschaltung

(107) an die Daten-, Adressen- und Steuersaminelleitungen des Prozessors angeschlossen ist und unter Ansprechen auf Signale auf diesen Leitungen Bauteil-Adresseninformationen zur Bestimmung durch den Prozessor (200 )speichert.
9. Schnittstellen-Schaltungsanordnung nach

Anspruch 1,

dadurch gekennzeichnet, daß die Kanal-Schnittstellenschaltung (102) die Datennachricht Byte für Byte verarbei- · tet.
10. Schnittstellen-Schaltungsanordnung nach Anspruch 9,
dadurch gekennzeichnet, daß sie ein Zustandssteuergerät

(104) aufweist, das an den Kanal, die" Schnittstellenschaltung (102) und die Mustervergleichsschaltung (105) angeschaltet ist und abhängig von der Schnittstellenschaltung (102) ein Blockadressensignal (BLOCK) erzeugt, das angibt, welches Byte des Kopfes zuletzt durch die Schnittstellenschaltung (102) empfangen worden ist.
11. Schnittstellen-Schaltungsanordnung nach Anspruch 2 und 10,
dadurch gekennzeichnet, daß die Mustervergleichsschaltung

(105) unter Ansprechen auf das Blockadressensignal (BLOCK)-gleichzeitig das zuletzt empfangene Byte des Kopfes mit einem entsprechenden ßyte jedes der in Vergleichsmuster vergleicht, die in der Adressen vergleichsschaltung (111) abgelegt sind.