DE3215411A1 - Method of using a mask to produce openings in a layer on a substrate - Google Patents

Method of using a mask to produce openings in a layer on a substrate

Info

Publication number
DE3215411A1
DE3215411A1 DE19823215411 DE3215411A DE3215411A1 DE 3215411 A1 DE3215411 A1 DE 3215411A1 DE 19823215411 DE19823215411 DE 19823215411 DE 3215411 A DE3215411 A DE 3215411A DE 3215411 A1 DE3215411 A1 DE 3215411A1
Authority
DE
Germany
Prior art keywords
layer
etching
etched
openings
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823215411
Other languages
German (de)
Inventor
Gerhard Dipl.-Ing. Lässing (FH), 7100 Heilbronn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19823215411 priority Critical patent/DE3215411A1/en
Publication of DE3215411A1 publication Critical patent/DE3215411A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The invention relates to a method of producing patterns in a layer on a substrate. The substrate is preferably a semiconductor component. According to the invention, only part of the layer thickness should initially be removed in the region of the intended openings by wet chemical etching or by isotropic plasma etching so as to form slanting opening walls. The residual thickness of the layer to be etched is then removed by anisotropic plasma etching so as to form essentially vertically opening walls in the lower part of the openings.

Description

Verfahren zum Herstellen von Öffnungen Method of making openings

mit Hilfe einer Maske in einer auf einer Unterlage befindlichen Schicht Die Erfindung betrifft ein Verfahren zum Herstellen von Öffnungen mit Hilfe einer Maske in einer auf einer Unterlage befindlichen Schicht, insbesondere in einer auf einem Halbleiterkörper angeordneten Schicht, wobei die Öffnungswandungen zumindest am oberen Öffnungsrand abgeschrägt sind. with the help of a mask in a layer on a base The invention relates to a method for producing openings with the aid of a Mask in a layer located on a base, in particular in a layer a semiconductor body arranged layer, wherein the opening walls at least are beveled at the upper edge of the opening.

Insbesondere in der Halbleitertechnik werden mit Hilfe bekannter Maskierungs- und Ätzprozesse Öffnungen in Schichten eingebracht, die sich auf einem Halbleitersubstrat befinden.In semiconductor technology in particular, known masking and etching processes make openings in layers, which are located on a semiconductor substrate are located.

Bei diesen Schichten handelt es sich beispielsweise um Siliziumdioxid- oder Sil iziumnitridschichten auf einkristallinem Silizium, um Schichten aus Halbleitermaterial selbst oder um Metallschichten. Beispielsweise durch die Öffnungen einer Siliziumdioxidschicht auf einem Siliziumhalbleiterkörper werden Störstellen in den Halbleiterkörper zur Erzelung von Zonen eindiffundiert. Die erzeugten Zonen werden mittels Leitbahnen kontaktiert, die sich aus den Öffnungen auf die Siliziumdioxidschicht erstrecken. Diese Metallkontaktierungsschichten werden beispielsweise durch Aufdampfen hergestellt.These layers are, for example, silicon dioxide or silicon nitride layers on monocrystalline silicon to layers of semiconductor material itself or around metal layers. For example through the openings of a silicon dioxide layer On a silicon semiconductor body, impurities are in the semiconductor body for Separation of zones diffused in. The generated zones are created by means of interconnects contacted, which extend from the openings on the silicon dioxide layer. These metal contact-making layers are produced, for example, by vapor deposition.

Dabei hat es sich als sehr störend erwiesen, wenn die Öffnungskanten an der Oberfläche einen sehr scharfen, rechtwinkligen Verlauf aufweisen, da an diesen Kanten vielfach die über diese Kanten verlaufenden Schichten aufreißen. Diese Probleme treten in der Halbleitertechnik bei allen Prozeßschritten auf, bei denen auf eine strukturierte Unterlage Schichten aufgebracht werden müssen, die sich auch über die Kanten der Strukturen erstrecken. Dies gilt insbesondere für Halbleiteranordnungen mit Mehrebenenverdrahtung, ebenso aber auch für strukturierte Schichten, die aufgrund nachfolgender Prozesse mit Photolack oder mit Metallen zu belegen sind. Es wird daher angestrebt, die Öffnungswandungen in der strukturierten Schicht zumindest am oberen Öffnungsrand abzuschrägen, so daß es für die nachfolgend aufzubringenden Schichten keine rechtwinkligen Bruchkanten gibt.It has proven to be very annoying when the opening edges have a very sharp, right-angled course on the surface, since on these Edges often die Tear open layers running over these edges. These problems occur in semiconductor technology in all process steps to which layers must be applied to a structured base that also extend over the edges of the structures. This is especially true for Semiconductor arrangements with multilevel wiring, but also for structured ones Layers that are due to subsequent processes with photoresist or with metals are occupied. The aim is therefore to have the opening walls in the structured Layer bevel at least at the upper edge of the opening, so that it is suitable for the following There are no right-angled breaking lines to be applied.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen derartiger abgeschrägter Öffnungswandungen anzugeben, das besonders einfach ist und mit herkömmlichen technologischen Prozessen durchgeführt werden kann. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß im. Bereich der vorgesehenen Öffnungen zunächst nur ein Teil der Schichtdicke durch chemisches Naßätzen oder durch isotrop wirkendes Plasmaätzen unter Bildung schräg verlaufender Öffnungswandungen abgetragen wird und daß danach die Restdicke der zu ätzenden Schicht durch anisotrop wirkendes Plasmaätzen unter Bildung im wesentlichen senkrecht verlaufender Öffnungswandungen im unteren Teil der Öffnungen abgetragen wird.The invention is based on the object of a method for manufacturing specify such beveled opening walls, which is particularly simple and can be carried out with conventional technological processes. These The object is achieved in that in the. Area of the intended openings initially only part of the layer thickness by chemical wet etching or by isotropic effective plasma etching removed with the formation of sloping opening walls and that then the remaining thickness of the layer to be etched by anisotropic Plasma etching with the formation of essentially perpendicular opening walls is removed in the lower part of the openings.

Das Plasmaätzen umfaßt auch die Verfahren, die als ~reaktives lonenätzen" und "Sputterätzen" bezeichnet werden.Plasma etching also includes the processes known as "reactive ion etching" and "sputter etching".

Das anisotrop wirkende Plasmaätzen wird vorzugsweise in einer Parallel-Platten-Plasmaanlage durchgeführt. Anstelle des chemischen Ätzvorgangs kann auch ein isotrop wirkendes Plasmaätzen in einer Barrelanlage oder in einer Parallel-Platten-Plasmaanlage bei relativ hohem Druck durchgeführt werden. Das in der Plasmaanlage verwendete Ätzgas wird vorzugsweise derart gewählt, daß die Maskierungsschicht von diesem Gas nicht angegriffen wird.The anisotropically acting plasma etching is preferably carried out in a parallel plate plasma system carried out. Instead of the chemical etching process, an isotropic one can also be used Plasma etching in a barrel system or in a parallel plate plasma system relatively high pressure. The etching gas used in the plasma system is preferably selected in such a way that the masking layer is not exposed to this gas is attacked.

In einem abgeänderten Ausführungsbeispiel kann jedoch auch bei einem Ätzschritt ein Ätzgas zum Einsatz gelangen, das einen Teil der Naksierungsschicht angreift. In diesem Fall besteht die Maskierungsschicht aus zwei ubereinanderlïegenden Teilschichten, wobei die untere Teilschicht gegenüber dem Ätzgas in der Plasmaanlage nicht resistent ist, während die obere Teilschicht resistent ist. Nach der Strukturierung der Maskierungsschicht wirkt in deren Öffnungen auf die freigelegte zu ätzende Schicht durch Plasmaätzen ein die untere Maskierungsteilschicht angreifendes Ätzgas ein, wobei sich schräg verlaufende Öffnungswandungen bilden. Die Restdicke der zu ätzenden Schicht wird schließlich durch anisotrop wirkendes Plasmaätzen mit einem die untere Maskierungsteilschicht nicht angreifenden Ätzgas abgetragen.In a modified embodiment, however, can also be in one Etching step, an etching gas is used that forms part of the Naksierungsschicht attacks. In this case the masking layer consists of two superimposed Partial layers, with the lower partial layer facing the etching gas in the plasma system is not resistant, while the upper sub-layer is resistant. After structuring the masking layer acts in its openings on the exposed layer to be etched an etching gas attacking the lower masking sublayer by plasma etching, whereby sloping opening walls are formed. The remaining thickness of the The lower layer is finally created by anisotropically acting plasma etching with a Masking sublayer removed from etching gas that does not attack.

Hierbei dient die obere ätzresistente Maskierungsteilschicht als Begrenzungsmaske.The upper etch-resistant masking sublayer serves as a delimitation mask.

Die Maskierungsschichten bestehen vorzugsweise aus Photolack oder aus einem Metall wie Aluminium Gold, Titan oder Wolfram.The masking layers are preferably made of photoresist or made of a metal such as aluminum gold, titanium or tungsten.

Die Erfindung wird im folgenden anhand von zwei Ausführungsbeispielen noch näher erläutert.The invention is illustrated below with the aid of two exemplary embodiments explained in more detail.

Die Figuren 1 - 4 zeigen verschiedene Fertigungsstadien bei Verwendung einer einschichtigen Maskierungsschicht während in den Figuren 5 - 7 die Verfahrensschritte dargestellt sind, die bei der Verwendung einer zweischichtigen Maskierungsschicht durchzuführen sind.Figures 1-4 show different stages of manufacture when used a single-layer masking layer while the method steps in FIGS. 5-7 are shown when a two-layer masking layer is used are to be carried out.

In der Figur 1 ist eine Unterlage 1 dargestellt, die beispielswiese aus Silizium, Germanium, Gallium-Arsenid oder einem anderen Verbindungshalbleiter besteht. Auf dieser Unterlage befindet sich eine Schicht 2r die eine Passivierungsschicht oder eine Metallschicht sein kann. Passivierungsschichten bestehen vorzugsweise aus Siliziumdioxid, Siliziumnitrid oder Aluminiumoxid. Als Metalle kommen bevorzugt Aluminium-Silizium und Aluminium-Silizium-Kupferschichten in Frage. Die Schicht 2 kann auch aus polykristallinem Silizium oder aus Polyimiden bestehen, wobei letztere insbesondere in der Mehrebenenverdrahtung für hochintegrierte Schaltkreise Verwendung finden. Auf der zu ätzenden Schicht befindet sich eine strukturierte Maskierungsschicht 3, die vorzugsweise aus Photolack oder in besonderen Fällen aus einem Metall wie Aluminium Gold, Titan oder Wolfram besteht. Diese strukturierte Schicht 3 weist Öffnungen 4 auf, die bei einer Photolackschicht 3 durch das bekannte Belichtungs- und Entwicklungsverfahren hergestellt werden.In the figure 1, a base 1 is shown, for example made of silicon, germanium, gallium arsenide or another compound semiconductor consists. A layer 2r, which is a passivation layer, is located on this base or a metal layer. Passivation layers are preferably made made of silicon dioxide, silicon nitride or aluminum oxide. Metals are preferred Aluminum-silicon and aluminum-silicon-copper layers in question. The layer 2 can also consist of polycrystalline Silicon or consist of polyimides, the latter in particular in multilevel wiring for highly integrated circuits use. On the layer to be etched there is a structured masking layer 3, which is preferably made of photoresist or in special cases from a metal such as aluminum gold, titanium or tungsten consists. This structured layer 3 has openings 4 in the case of a photoresist layer 3 can be produced by the known exposure and development process.

Der Querschnitt der Öffnung 4 entspricht dem Querschnitt, der in der zu ätzenden Schicht 2 unmittelbar an der Oberfläche er Unterlage 1 gewünscht wird.The cross section of the opening 4 corresponds to the cross section shown in FIG Layer 2 to be etched directly on the surface of the base 1 is desired.

Auf die Schicht 2 wirkt nun zunächst in der Öffnung 4 gemä.ß Figur 2 ein isotrop wirkendes Ätzmittel ein, wobei isotrop bedeutet, daß der Ätzangriff in senkrechter und vertikaler Richtung in etwa gleichmäßig erfolgt. Ein derartiges isotropes Ätzverfahren ist beispielsweise das chemische Naßätzen. Wenn die Schicht 2 aus Siliziumdioxid besteht, verwendet man als Ätzmittel bevorzugt gepufferte Flußsäure mit einer Ätzrate von beispielsweise 0,1 um je Minute. Wenn die Siliziumdioxidschicht 2 beispielsweise 1 um dick ist, so wird der chemische Ätzprozeß nach ca.The layer 2 now acts first in the opening 4 according to the figure 2 an isotropically acting etchant, where isotropic means that the etching attack takes place approximately evenly in the vertical and vertical directions. Such a thing An example of an isotropic etching process is chemical wet etching. When the shift 2 consists of silicon dioxide, buffered hydrofluoric acid is preferably used as the etchant with an etching rate of 0.1 µm per minute, for example. When the silicon dioxide layer 2 is, for example, 1 µm thick, the chemical etching process is stopped after approx.

6 - 7 Min. abgebrochen, so daß die Schicht 2 im zu ätzenden Bereich noch eine Restdicke 7 von ca. 0t2 - 0,4 um aufweist.6 - 7 min. Canceled, so that layer 2 is in the area to be etched still has a residual thickness 7 of approx. 0t2-0.4 µm.

Bei diesem Ätzvorgang entsteht gemäß Figur 2 in der Siliziumdioxidschicht 2 eine Öffnung 5 mit einer schräg unter einem Winkel von ca. 45 - 65° verlaufenden Öffnungswandung 6.According to FIG. 2, this etching process occurs in the silicon dioxide layer 2 an opening 5 with an inclined at an angle of about 45-65 ° Opening wall 6.

Ein isotroper Ätzvorgang läßt sich auch durch Plasmaätzen erreichen, wenn die Ätzanlage eine Barrel- bzw. Zylinderanlage ist. Eine derartige Barrelanlage wird beispielsweise in der DE-OS 29 40 626 beschrieben. Es handelt sich um einen zylinderförmigen Reaktor, der von einer Induktionsspule umgeben ist. In diesem Reaktor entsteht ein ungerichtetes Plasma, so daß der Ätzangriff auf die Schicht 2 sowohl in senkrechter als auch in vertikaler Richtung unter Ausbildung schräger Öffnungswandungen erfolgt.An isotropic etching process can also be achieved by plasma etching, if the etching system is a barrel or cylinder system. Such a barrel installation is for example in DE-OS 29 40 626 described. It deals is a cylindrical reactor surrounded by an induction coil. In this reactor a non-directional plasma arises, so that the etching attack on the Layer 2 both in the vertical and in the vertical direction under formation inclined opening walls takes place.

Nach dem isotropen Ätzschritt wird die Restdicke 7 der zu ätzenden Schicht 2 durch anisotrop wirkendes Plasmaätzen gemäß Figur 3 abgetragen. Bei diesem Ätzvorgang wirken die Ätzteilchen im wesentlichen nur senkrecht auf die zu ätzende Schicht 2 ein, so daß der Querschnitt der Öffnung 8 in der Restschicht dem Öffnungsquerschnitt 4 der Maske 3 entspricht.After the isotropic etching step, the remaining thickness 7 becomes that to be etched Layer 2 is removed by anisotropically acting plasma etching according to FIG. With this one In the etching process, the etching particles act essentially only perpendicularly to the one to be etched Layer 2 so that the cross section of the opening 8 in the remaining layer corresponds to the opening cross section 4 corresponds to mask 3.

Die Öffnungswandung 9 verläuft somit in ihrem unmittelbar an die Unterlage 1 angrenzenden Teil im wesentlichen senkrecht zur Unterlage. Das Plasmaätzen wird vorzugsweise in einer Parallel-Platten-Plasmaanlage durchgeführt, wie sie beispielsweise in der deutschen Patentanmeldung P 31 42 333.7 beschrieben wird. Die Ätzgase sind so gewählt, daß sie die Maskierungsschicht nicht angreifen. Bei einer Naskierungs schicht aus Photolack kommen vorzugsweise Ätzgase wie C2F6 CHF3, C3F8,'Mischungen dieser Gase und Mischungen dieser Gase mit Edelgas, Stickstoff oder Wasserstoff in Betracht.The opening wall 9 thus extends directly to the base 1 adjacent part essentially perpendicular to the base. The plasma etching will preferably carried out in a parallel plate plasma system, such as those for example is described in the German patent application P 31 42 333.7. The etching gases are chosen so that they do not attack the masking layer. With a masking layer of photoresist are preferably etching gases such as C2F6, CHF3, C3F8, 'mixtures of these gases and mixtures of these gases with noble gas, nitrogen or hydrogen into consideration.

Bei einer Maske aus Titan oder Wolfram besteht das Ätzgas beispielsweise aus C2CLF5 oder CCLF3 in Verbindung mit Stickstoff und/oder Edelgasen wie beispielsweise Argon. Der Druck in der Ätzanlage liegt vorzugsweise unter 100 mTorr während die Leistung in der Größenordnung von 120 - 150 Watt liegt.In the case of a mask made of titanium or tungsten, the etching gas consists, for example from C2CLF5 or CCLF3 in connection with nitrogen and / or noble gases such as Argon. The pressure in the etching system is preferably below 100 mTorr during the Power is in the order of 120-150 watts.

Schließlich wird gemäß Figur 4 die Maskierungsschicht 3 von der Oberfläche der Halbleiteranordnung entfernt, und durch die Öffnungen in der Schicht 2 können beispielsweise Diffusionszonen 10 in den Halbleitergrundkörper eindiffundiert werden. Diese Zone 10 wird mit einem elektrischen Anschlußkontakt 12 versehen, der sich in Form einer Leitbahn 11 über die abgeschrägte Öffnungskante auf die Oberfläche der Schicht 2, die beispielsweise aus Siliziumdioxid oder Siliziumnitrid besteht, erstreckt. Durch die Kantenabflachung ist die Gefahr eines Leitbahnbruches bzw. einer Leitbahnunterbrechung nicht mehr gegeben.Finally, according to FIG. 4, the masking layer 3 is removed from the surface the semiconductor device removed, and through the openings in the layer 2 can for example diffusion zones 10 are diffused into the semiconductor base body. This zone 10 is provided with an electrical connection contact 12, which in the form of an interconnect 11 over the beveled opening edge onto the surface the layer 2, which for example consists of silicon dioxide or silicon nitride, extends. Due to the flattened edge, there is a risk of a break in the interconnect or an interruption in the interconnect no longer given.

In Figur 5 ist wiederum ein Halbleitergrundkörper 1 dargestellt-, der auf seiner Oberflächenseite eine Schicht 2 trägt, die mit Öffnungen zu versehen ist. Auf diese zu ätzende Schicht 2, die wiederum beispielsweise aus Siliziumdioxid, Siliziumnitrid, Polyimiden, Aluminiumoxid oder Metall besteht, wird eine Maskierungsschicht aufgebracht, die aus einer unteren Teilschicht 3a und einer oberen Teilschicht 3b besteht. Die untere Teilschicht 3a besteht beispielsweise aus Photolack mit einer Dicke von ca. 1,5 um: während die obere Teilschicht 3b aus Aluminium bestehen kann und eine Dicke von 0,1 - 0,2 um aufweist. In diese Maskierungsschicht werden wiederum Öffnungen 4 mit Hilfe der bekannten Technologie eingebracht.In Figure 5, a semiconductor base body 1 is again shown-, which carries a layer 2 on its surface side, which is to be provided with openings is. On this to be etched layer 2, which in turn, for example, made of silicon dioxide, Silicon nitride, polyimides, aluminum oxide or metal is used as a masking layer applied, which consists of a lower sub-layer 3a and an upper sub-layer 3b consists. The lower sub-layer 3a consists for example of photoresist with a Thickness of approx. 1.5 µm: while the upper partial layer 3b can consist of aluminum and has a thickness of 0.1-0.2 µm. In this masking layer are in turn Openings 4 introduced using known technology.

Die Halbleiter anordnung gemäß Figur 5 wird dann in eine Ätzanlage für Plasmaätzen eingebracht, um den in den Öffnungen 4 freigelegten oberen Teil der zu ätzenden Schicht 2 abzutragen. Hierfür eignet sich beispielsweise eine Parallel-Platten-Plasmaanlage, wobei als Ät7gas eine Substanz verwendet wird, die die Maskierungsteilschicht 3a angreift, während die Teilschicht 3b gegen das Ätzgas resistent ist. Bei der geschilderten Schichtenkombination aus Photolack und Aluminium dient als Ätzgas beispielsweise CF4 oder CHF in Verbindung mit Sauerstoff. Der Druck in der Anlage beträgt etwa 500 mTorr und die Leistung kann bei etwa 120 Watt liegen. In einer Ätzzeit von ca. 5 - 6 Min. werden dann ca.The semiconductor arrangement according to Figure 5 is then in an etching system introduced for plasma etching to the exposed in the openings 4 upper part to remove the layer 2 to be etched. A parallel plate plasma system is suitable for this, for example, wherein a substance is used as the etching gas, which the masking sub-layer 3a attacks, while the partial layer 3b is resistant to the etching gas. In the case of the one described Layer combination of photoresist and aluminum is used as an etching gas, for example CF4 or CHF in connection with oxygen. The pressure in the system is about 500 mTorr and the power can be around 120 watts. In an etching time of approx. 5 - 6 minutes are then approx.

0,6 - 0,7 Um einer etwa 1 um dicken Siliziumdioxidschicht 2 abgetragen. Während des Ätzvorganges wird auch die Teilmaskierungsschicht 3a an ihren freiliegenden Seitenwänden abgetragen, so daß die resistente Teilmaskierungschicht 3b in der in der Figur 6 dargestellten Weise unterätzt wird. Die Geschwindigkeit, mit der die Teilmaskierungsschicht 3a aus Photolack angegriffen wird, kann im wesentlichen durch den Sauerstoffanteil im Ätzgas bestimmt werden. Dadurch bestimmt sich auch der Winkel unter dem die abgeschrägten Seitenwände 6 in der geätzten Vertiefung 5 innerhalb der Schicht 2 verlaufen. Die Neigung der Seitenwand beträgt vorzugsweise 45 - 55#. Der abgetragene Teil der Teilmaskierungsschicht 3a aus Photolack ist in der Figur 6 mit 3a' bezeichnet, wobei die seitliche Unterätzung der Schicht 3b bei dem genannten Ausführungsbeispiel ca. 0,5 - 0,6 um beträgt.0.6-0.7 μm of an approximately 1 μm thick silicon dioxide layer 2 is removed. During the etching process, the partial masking layer 3a is exposed at its Sidewalls removed so that the resistant partial masking layer 3b in the in the manner shown in Figure 6 is undercut. The speed at which the Partial masking layer 3a Photoresist is attacked, can can essentially be determined by the oxygen content in the etching gas. Determined by it also the angle at which the beveled side walls 6 in the etched recess 5 run within layer 2. The slope of the side wall is preferably 45 - 55 #. The removed part of the partial masking layer 3a made of photoresist is shown in FIG 6 denoted by 3a ', the lateral undercutting of the layer 3b at the embodiment mentioned is approx. 0.5-0.6 µm.

Der erste, die Maskierungsschicht 3a mitangreifende Ätzschritt kann auch in einer Barrelanlage durchgeführt werden.The first etching step, which also affects the masking layer 3a, can can also be carried out in a barrel system.

Die Restdicke 7 der zu ätzenden Schicht 2 wird danach durch anisotrop wirkendes Plasmaätzen bis zur Unterlage 1 abgetragen. Hierzu kann die bereits beim ersten Ätzschritt verwendete Parallel-Platten-Plasmaanlage eingesetzt werden, wobei dann jedoch ein Ätzgas ohne Sauerstoffanteil verwendet wird, so daß die Teilmaskierungsschicht 3a vom Ätzgas nicht mehr angegriffen wird. Die Parameter in der Ätzanlage sind so zu wählen, daß ein gerichtetes anisotrop wirkendes Plasmaätzen stattfindet, wobei die obere Teilmaskierungsschicht 3b, die beispielsweise aus Aluminium besteht, als Maske wirksam wird. Hierzu wird der Druck in der Parallel-Platten-Plasmaanlage abgesenkt und liegt vorzugsweise unter 100 mTorr bei einer Leistung von 120 - 500 Watt. Bei einer Ätzzeit von 2 - 3 Min. werden die restlichen 0,3 - 0,4 um der zu ätzenden Siliziumdioxidschicht 2 bis zur Unterlage abgetragen, so daß in diesem unteren Teil der hergestellten Öffnung die Seitenwandungen im wesentlichen senkrecht zum Halbleiterkörper 1 verlaufen. Als Ätzgas für diesen letzten Ätzschritt eignet sich beispielsweise C2CLF5, C2F6 oder Mischungen dieser beiden Gase.The remaining thickness 7 of the layer 2 to be etched is then anisotropic effective plasma etching removed down to the base 1. You can do this with the parallel-plate plasma system used in the first etching step, wherein However, an etching gas without an oxygen content is then used, so that the partial masking layer 3a is no longer attacked by the etching gas. The parameters in the etching machine are like this to choose that a directional anisotropically acting plasma etching takes place, wherein the upper partial masking layer 3b, which consists for example of aluminum, as Mask takes effect. To do this, the pressure in the parallel plate plasma system is reduced and is preferably below 100 mTorr at a power of 120-500 watts. at with an etching time of 2 - 3 minutes, the remaining 0.3 - 0.4 µm are the ones to be etched Silicon dioxide layer 2 removed to the base, so that in this lower part of the opening produced, the side walls essentially perpendicular to the semiconductor body 1 run. A suitable etching gas for this last etching step is, for example C2CLF5, C2F6 or mixtures of these two gases.

Gemäß Figur 7 wird die Haibleiteranordnung nach dem Beseitigen der Maskierungsschichten 3a und 3b weiteren für die Herstellung der Halbleiterbauelemente erforderlichen Arbeitsschritten unterzogen. So werden beispielsweise durch die in der Schicht 2 hergestellten Öffnungen Störstellen in den Halbleiterkörper zur Bildung einer Diffusions- oder Implantationszone 10 eindiffundiert oder einimplantiert.According to FIG. 7, the semiconductor arrangement is after the removal of the Masking layers 3a and 3b further for the production of the semiconductor components required work steps. For example, through the Openings produced in the layer 2 for impurities in the semiconductor body Formation of a diffusion or implantation zone 10 diffused or implanted.

Eine derartige Zone kann noch mit einem elektrischen Anschluß 12 versehen werden, der sich in Form einer Leitbahn 11 über die abgeschrägten Öffnungskanten in der Passivierungsschicht 2 auf deren Oberfläche erstreckt.Such a zone can also be provided with an electrical connection 12 in the form of an interconnect 11 over the beveled opening edges extends in the passivation layer 2 on the surface thereof.

Es ist noch darauf hinzuweisen, daß in den Ausführungsbeispielen nur Teil ausschnitte von Halbleiteranordnungen mit jeweils einer Öffnung in der zu ätzenden Schicht dargestellt wurden. In Wirklichkeit handelt es sich um Halbleiter anordnungen, deren Oberflächenschichten in der Regel mit komplexen Strukturierungen zu versehen sind. Dabei kann es sich um die Herstellung von Einzelbauelementen, von integrierten Schaltungen oder von komplexen Bausteinen mit Mehrebenenverdrahtung handeln. Als Unterlage kommen vorzugsweise einkristalline Halbleiterkörper in Betracht, es ist jedoch auch denkbar, daß anstelle dieser Halbleiterkörper Plättchen aus isolierendem Material wie Keramik oder andere Trägersubstanzen Verwendung finden.It should also be noted that in the exemplary embodiments only Partial sections of semiconductor arrangements, each with an opening in the to be etched Layer were represented. In reality, these are semiconductor arrangements, to provide their surface layers with complex structures as a rule are. This can involve the production of individual components or of integrated components Circuits or complex components with multilevel wiring. as Base are preferably monocrystalline semiconductor bodies, it is however, it is also conceivable that instead of this semiconductor body, platelets made of insulating Material such as ceramic or other carrier substances are used.

Claims (13)

Patentansprüche Vertahren zum Herstellen von Öffnungen mit Hilfe einer Maske in einer auf einer Unterlage befindlichen Schicht insbesondere in einer auf einem Halbleiterkörper angeordneten Schicht, wobei die Öffnungswandungen zumindest am oberen- Öffnungsrand abgeschrägt sind, dadurch gekennzeichnet, daß im Bereich (4) der vorgesehenen Öffnungen (5, 8) zunächst nur ein Teil (5) der Schichtdicke durch chemisches Naßätzen oder durch isotrop wirkendes Plasmaätzen unter Bildung schräg verlaufender Öffungswandungen (6) abgetragen wird, und daß danach die Restdicke (7) der zu ätzenden Schicht durch anisotrop wirkendes Plasmaätzen unter Bildung im wesentlichen senkrecht verlaufender Öffnungswandungen (9) im unteren Teil der Öffnungen abgetragen wird. Claims method for producing openings with the aid a mask in a layer located on a base, in particular in a on a semiconductor body arranged layer, wherein the opening walls at least are beveled at the upper edge of the opening, characterized in that in the area (4) of the openings (5, 8) provided initially only a part (5) of the layer thickness by chemical wet etching or by isotropically acting plasma etching with formation inclined opening walls (6) is removed, and that then the remaining thickness (7) the layer to be etched by anisotropically acting plasma etching with formation substantially perpendicular opening walls (9) in the lower part of the Openings is removed. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die zu ätzende Schicht (2) eine Maskierungsschicht (3) aufgebracht wird, in die Öffnungen (4) eingebracht werden, deren Öffnungsquerschnitt dem Querschnitt der herzustellenden Öffnungen an der Unterlage (1) entspricht, daß in diesen Öffnungen auf die zu ätzende Schicht ein chemisches Ätzmittel isotrop einwirkt, daß dieser Ätzvorgang vor dem völligen Durchätzen der Schicht abgebrochen wird und die Restdicke (7) der Schicht (2) durch anisotrop wirkendes Plasmaätzen in einer Parallel-Platten-Plasmaanlage bis zur Unterlage abgetragen wird.2) Method according to claim 1, characterized in that on the layer (2) to be etched a masking layer (3) is applied into the openings (4) are introduced, the opening cross-section of which corresponds to the cross-section of the Openings on the base (1) corresponds to that in these openings on the to be etched A chemical etchant acts isotropically that this etching process before the layer complete through-etching of the layer is canceled and the remaining thickness (7) of the layer (2) by anisotropically acting plasma etching in a parallel-plate plasma system until the base is removed. 3) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß anstelle des chemischen Ätzvorgangs ein isotrop wirkendes Plasmaätzen in einer Barrelanlage oder in einer Parallel-Platten-Plasmaanlage bei relativ hohem Druck verwendet wird.3) Method according to claim 2, characterized in that instead the chemical etching process is an isotropic plasma etching in a barrel system or in a parallel plate plasma system at relatively high pressure. 4) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die in der Plasmaanlage verwendeten Gase derart gewählt werden, daß die Maskierungsschicht (3) von diesem Gas nicht angegriffen wird.4) Method according to one of the preceding claims, characterized in that that the gases used in the plasma system are chosen such that the masking layer (3) is not attacked by this gas. 5) Verfahren nach einem der Ansprüche 1 - 3, dadurch gekennzeichnet, daß die Maskierungsschicht aus zwei übereinander liegenden Teilschichten (3a, 3b) besteht, daß die untere Teilschicht (3a) gegenüber dem Ätzgas in der Plasmaanlage nicht resistent ist, während die obere Teilschicht (3b) resistent ist, daß nach der Strukturierung der Maskierungsschicht in deren Öffnungen (4) die freigelegte zu ätzende Schicht (2) durch reaktives Ionenätzen mit einem die untere Maskierungsteilschicht (3a) angreifenden Ätzgas teilweise unter Bildung schräg verlaufender Öffnungswandungen (6) abgetragen wird, und daß schließlich die Restdicke (7) der zu ätzenden Schicht (2) durch anisotrop wirkendes Plasmaätzen mit einem die Maskierungsschicht nicht angreifenden Ätzgas abgetragen wird, wobei die obere Maskierungsteilschicht (3b> als Begrenzungsmaske wirkt.5) Method according to one of claims 1 - 3, characterized in that that the masking layer consists of two superimposed partial layers (3a, 3b) consists that the lower partial layer (3a) against the etching gas in the plasma system is not resistant, while the upper partial layer (3b) is resistant to that after the structuring of the masking layer in its openings (4) the exposed Layer (2) to be etched by reactive ion etching with the lower masking sub-layer (3a) attacking etching gas partially with the formation of sloping opening walls (6) is removed, and that finally the remaining thickness (7) of the layer to be etched (2) by anisotropically acting plasma etching with a non-masking layer attacking etching gas is removed, the upper partial masking layer (3b> acts as a boundary mask. 6) Verfahren nach einem der Ansprüche 1 - 4, dadurch gekennzeichnet, daß die Maske (3) aus Photolack oder aus einem Metall besteht.6) Method according to one of claims 1 - 4, characterized in that that the mask (3) consists of photoresist or a metal. 7) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Maske (3) aus Aluminium Gold, Titan oder Wolfram besteht.7) Method according to claim 6, characterized in that the mask (3) is made of aluminum gold, titanium or tungsten. 8) Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die obere Maskierungsteilschicht (3b) aus Aluminium und die untere Maskierungsteilschicht (3a) aus Photolack besteht.8) Method according to claim 5, characterized in that the upper Masking sub-layer (3b) made of aluminum and the lower masking sub-layer (3a) consists of photoresist. 9) Verfahren nach Anspruch 5 oder 8, dadurch gekennzeichnet, daß dem Ätzgas für den ersten Ätzschritt Sauerstoff oder Chlor beigefügt wird.9) Method according to claim 5 or 8, characterized in that the Etching gas for the first etching step oxygen or chlorine is added. 10) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Unterlage aus Silizium, Germanium, Gallium-Arsenid oder einem anderen Verbindungshalbleiter besteht.10) Method according to one of the preceding claims, characterized in that that the substrate is made of silicon, germanium, gallium arsenide or another compound semiconductor consists. 11) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zu ätzende Schicht (2) aus SiO2, S13N4, A1203 polykristallinem Silizium oder aus Polyimiden besteht.11) Method according to one of the preceding claims, characterized in that that the layer to be etched (2) made of SiO2, S13N4, A1203 polycrystalline silicon or made of polyimides. 12) Verfahren nach einem der Ansprüche 1 - 10, dadurch gekennzeichnet, daß die zu ätzende Schicht (2) aus Aluminium, Aluminium-Silizium oder aus Aluminiun-Silizium-Kupfer besteht.12) Method according to one of claims 1 - 10, characterized in that that the layer (2) to be etched is made of aluminum, aluminum-silicon or aluminum-silicon-copper consists. 13) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß bei zu ätzenden Schichten (2) mit einer Schichtdicke von ca. 1 um ein Teilbereich von ca.13) Method according to one of the preceding claims, characterized in that that in the case of layers (2) to be etched with a layer thickness of approx. 1 μm, a partial area from approx. 0r6 - 0,8 um schräg verlaufende Öffnungswandungen aufweist, während der restliche Teilbereich mit einer Dicke von 0,2 - 0,4 um senkrecht verlaufende öffnungswandungen aufweist.0r6 - 0.8 um inclined opening walls, while the remaining part with a thickness of 0.2-0.4 µm is perpendicular having opening walls.
DE19823215411 1982-04-24 1982-04-24 Method of using a mask to produce openings in a layer on a substrate Withdrawn DE3215411A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823215411 DE3215411A1 (en) 1982-04-24 1982-04-24 Method of using a mask to produce openings in a layer on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823215411 DE3215411A1 (en) 1982-04-24 1982-04-24 Method of using a mask to produce openings in a layer on a substrate

Publications (1)

Publication Number Publication Date
DE3215411A1 true DE3215411A1 (en) 1983-10-27

Family

ID=6161898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823215411 Withdrawn DE3215411A1 (en) 1982-04-24 1982-04-24 Method of using a mask to produce openings in a layer on a substrate

Country Status (1)

Country Link
DE (1) DE3215411A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
DE3615519A1 (en) * 1986-05-07 1987-11-12 Siemens Ag METHOD FOR PRODUCING CONTACT HOLES WITH SLOPED FLANGES IN INTERMEDIATE OXIDE LAYERS
EP0282820A1 (en) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Method for producing contact holes with sloping walls in intermediate oxide layers
EP0352736A2 (en) * 1988-07-28 1990-01-31 Siemens Aktiengesellschaft Process for producing a resist structure on semiconductor material with reducing width in direction of the semiconductor material
DE3915650A1 (en) * 1989-05-12 1990-11-15 Siemens Ag Layer structuring - involving mask layer etching under photolacquer layer to obtain reduced structure width
DE4137058A1 (en) * 1991-01-08 1992-07-09 Mitsubishi Electric Corp Improved step-coverage of electrode on semiconductor surface - uses preferential etching of the edge of surface layer to produce bevel
DE4206677C1 (en) * 1992-02-28 1993-09-02 Siemens Ag, 80333 Muenchen, De
DE4442023A1 (en) * 1994-11-25 1996-05-30 Bosch Gmbh Robert Aperture formation with specific exit opening in silicon wafer
US5883012A (en) * 1995-12-21 1999-03-16 Motorola, Inc. Method of etching a trench into a semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1274444B (en) * 1965-02-09 1968-08-01 Siemens Ag Process for the production of photomasks for semiconductor devices
DE2457377A1 (en) * 1973-12-19 1975-07-03 Texas Instruments Inc PROCESS FOR ETCHING A POLYMER FILM ON THE BASIS OF A POLYIMIDE
DE2617483A1 (en) * 1975-05-22 1976-12-09 Ibm REACTIVE ION WETTING OF SEMICONDUCTORS AND METALS
DE2632093A1 (en) * 1975-09-04 1977-03-17 Ibm METHOD OF MANUFACTURING THROUGH HOLES

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1274444B (en) * 1965-02-09 1968-08-01 Siemens Ag Process for the production of photomasks for semiconductor devices
DE2457377A1 (en) * 1973-12-19 1975-07-03 Texas Instruments Inc PROCESS FOR ETCHING A POLYMER FILM ON THE BASIS OF A POLYIMIDE
DE2617483A1 (en) * 1975-05-22 1976-12-09 Ibm REACTIVE ION WETTING OF SEMICONDUCTORS AND METALS
DE2632093A1 (en) * 1975-09-04 1977-03-17 Ibm METHOD OF MANUFACTURING THROUGH HOLES

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
US-Z: IBM Technical Disclosure Bulletin, Bd.22, Nr.11, April 1980, S.4883-4885 *
US-Z: IBM Technical Disclosure Bulletin, Bd.22, Nr.7, Dez. 1979, S.2737-2738 *
US-Z: IBM Technical Disclosure Bulletin, Bd.24, Nr. 11A, April 1982, S.5547-5548 *
US-Z: Journal of the Electrochemical Society, Bd.129, No. 3, März 1982, S.62C-66C *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
DE3615519A1 (en) * 1986-05-07 1987-11-12 Siemens Ag METHOD FOR PRODUCING CONTACT HOLES WITH SLOPED FLANGES IN INTERMEDIATE OXIDE LAYERS
EP0282820A1 (en) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Method for producing contact holes with sloping walls in intermediate oxide layers
EP0352736A2 (en) * 1988-07-28 1990-01-31 Siemens Aktiengesellschaft Process for producing a resist structure on semiconductor material with reducing width in direction of the semiconductor material
EP0352736A3 (en) * 1988-07-28 1991-03-27 Siemens Aktiengesellschaft Process for producing a resist structure on semiconductor material with reducing width in direction of the semiconductor material
DE3915650A1 (en) * 1989-05-12 1990-11-15 Siemens Ag Layer structuring - involving mask layer etching under photolacquer layer to obtain reduced structure width
DE4137058A1 (en) * 1991-01-08 1992-07-09 Mitsubishi Electric Corp Improved step-coverage of electrode on semiconductor surface - uses preferential etching of the edge of surface layer to produce bevel
DE4206677C1 (en) * 1992-02-28 1993-09-02 Siemens Ag, 80333 Muenchen, De
DE4442023A1 (en) * 1994-11-25 1996-05-30 Bosch Gmbh Robert Aperture formation with specific exit opening in silicon wafer
US5883012A (en) * 1995-12-21 1999-03-16 Motorola, Inc. Method of etching a trench into a semiconductor substrate

Similar Documents

Publication Publication Date Title
DE69935100T2 (en) Process for etching a metallization by means of a hard mask
DE3615519A1 (en) METHOD FOR PRODUCING CONTACT HOLES WITH SLOPED FLANGES IN INTERMEDIATE OXIDE LAYERS
DE2930293A1 (en) ACTION PROCESS IN PRODUCING AN OBJECT
WO2000023376A1 (en) Method for processing silicon using etching processes
DE2930291A1 (en) METHOD FOR PRODUCING AN OBJECT USING PLASMA ETCHING
EP0002185A1 (en) Process for interconnecting two crossed conducting metal lines deposited on a substrate
DE69837301T2 (en) Method of etching a platinum film in a semiconductor device
DE3706127A1 (en) DISCONTINUOUS ETCHING PROCEDURE
DE2930360A1 (en) METHOD FOR PLASMA ALUMINUM
DE4204848A1 (en) Passivation of semiconductor surfaces after reactive plasma etching - involves additional plasma treatment using passivation mixture to replace reactive compounds adsorbed on the surface
DE4139462C2 (en) Method of connecting layers in a semiconductor device
DE3215411A1 (en) Method of using a mask to produce openings in a layer on a substrate
DE2432719B2 (en) PROCESS FOR CREATING FINE STRUCTURES FROM VAPORIZABLE MATERIALS ON A BASE AND APPLYING THE PROCESS
DE102013100709A1 (en) Apparatus and methods for polishing, etching and cleaning with a gas mixed liquid
DE3102647A1 (en) STRUCTURING METAL OXIDE MASKS, IN PARTICULAR THROUGH REACTIVE ION RADIATION
DE19840988A1 (en) Method for manufacturing a contact structure for integrated circuits
DE19717363C2 (en) Manufacturing process for a platinum metal structure using a lift-off process and use of the manufacturing process
EP0257328B1 (en) Method of producing pn junctions
DE19819456B4 (en) Method for producing a micromechanical component
EP0237844A1 (en) Process for manufacturing a passivation layer for the semiconductor technique, and use of this layer
DE3034980A1 (en) METHOD FOR PRODUCING COMPOSITE BODIES
DE4317722C2 (en) Process for anisotropic etching of an aluminum-containing layer and use of a suitable etching gas mixture
DE3842758A1 (en) Process for etching a three-layer interconnection level in the production of integrated semiconductor circuits
DE10330795A1 (en) Carbon hard mask with adhesive layer for adhesion to metal
DE10137575A1 (en) Process for producing a mask and process for producing a semiconductor device

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8139 Disposal/non-payment of the annual fee