DE3137480C2 - - Google Patents

Info

Publication number
DE3137480C2
DE3137480C2 DE3137480A DE3137480A DE3137480C2 DE 3137480 C2 DE3137480 C2 DE 3137480C2 DE 3137480 A DE3137480 A DE 3137480A DE 3137480 A DE3137480 A DE 3137480A DE 3137480 C2 DE3137480 C2 DE 3137480C2
Authority
DE
Germany
Prior art keywords
resin
resins
rubber
particles
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3137480A
Other languages
English (en)
Other versions
DE3137480A1 (de
Inventor
Tadanori Segawa
Hiroshi Suzuki
Masahiro Hitachi Jp Kitamura
Shunichi Hitashi Jp Numata
Kunihiko Higashikurume Jp Nishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3137480A1 publication Critical patent/DE3137480A1/de
Application granted granted Critical
Publication of DE3137480C2 publication Critical patent/DE3137480C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12Protection against corrosion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/23Sheet including cover or casing
    • Y10T428/239Complete cover or casing

Description

Die Erfindung betrifft ein in Harz eingekapseltes flaches Halbleiterbauelement, wie Dioden, Transistoren, ICs, LSIs usw.
Auf dem Gebiet der Halbleiterbauelemente ist es bekanntlich erforderlich, sehr zerbrechliche Halbleiterbauelemente zu verpacken, um sie vor Kurzschluß und Bruch durch äußere Belastung, Korrosion infolge Feuchtigkeitseinwirkung usw. zu schützen.
In der Vergangenheit wurden in der Hauptsache zu diesem Zweck luftdichte Packungen aus Keramik verwendet. Angesichts der derzeitigen Produktionskosten und aus Gründen der Produktivität werden in der Hauptsache (über 90%) harzverkapselte Packungen verwendet.
Harzkapselpackungen haben den Vorteil der ausgezeichneten Bearbeitbarkeit, besitzen jedoch auch den Nachteil, daß die Elektroden durch Feuchtigkeit korrodiert werden, die von den Harzen an sich aufgenommen wird bzw. an der Grenzfläche zwischen Bleirahmen und Harz eindringt, und die Halbleiterchips infolge der Temperaturspannung brechen, die verursacht wird durch die Härtungsschrumpfung des Kapselharzes und die Differenz in den Wärmeausdehnungskoeffizienten von Harz und Halbleiterchip.
1979 beschrieben Inayoshi et al. einschließlich Nishi [IEEE, 17. IRPS, pp 113-117 (1979)] die Einflüsse der Spannung des Kapselharzes (Epoxyharze) auf LSI-Chips.
In dem zitierten Artikel wird allerdings nicht beschrieben, welche Arten von Harzen für die Umkapselung von Halbleiterbauelementen oder -chips geeignet sind.
In Modern Plastics (August 1970), Seiten 110-117, werden verschiedene Kunstharze beschrieben, darunter auch ein Epoxyharz und "Hycar CTBN" (Butadien-Acrylonitril-Copolymer) mit funktionellen Gruppen, das eine Erhöhung der Bruch- und Rißfestigkeit bezwecken soll. Die Bruch- und Rißfestigkeit bezieht sich dabei jedoch auf das Epoxyharz selbst und nicht auf irgendwelche elektronische Bauteile. Durch den Zusatz von "Hycar CTBN" wird also die Festigkeit des Epoxyharzes erhöht. Es wird dabei festgestellt, daß die Kautschukfaser erforderlich ist, um dem Epoxyharz Schlagzähigkeit zu verleihen.
In der DE-OS 23 47 049 ist die Einkapselung von miniaturisierten Schaltungen bekannt, die aus einer um die gesamte Schaltung gelegenen Schutzschicht aus härtbarem Silicongummi besteht, die ihrerseits mit einem elastischen Puffer umhüllt und danach in eine Kunststoffmasse eingebaut wird. Als elastischer Puffer wird eine aufgeschäumte und elastisch härtbare Kunststoffmasse eingesetzt. Diese elastische Pufferung ermöglicht die Umhüllung der miniaturisierten Schaltung mit inkompressiblem Silicongummi, ohne daß aufgrund der beim Temperaturwechsel auftretenden Spannung die äußere Kunststoffmasse zerstört wird. Die bekannte Umhüllung ermöglicht so eine weitgehende Reduzierung einer Rißbildung aufgrund von temperaturbedingten Spannungen. Jedoch ist der Fertigungsprozeß sehr aufwendig, da drei Arbeitsschritte erforderlich sind. Die erfindungsgemäße Umhüllung hat den Vorteil, daß sie in einem Arbeitsschritt erzeugt werden kann und während des Betriebes des Bauteils, das sehr flach ist, keine Rißbildung, auch nicht in den Eckbereichen, auftritt.
Aus der US-PS 28 88 619 ist ein Halbleiterbauelement bekannt, bei dem zur Verringerung des Ausdehnungskoeffizienten ein elektrisch isolierendes Füllmaterial in Form von Kugeln oder Teilchen aus Glas und Kunststoff in eine Kunstharzmasse dispergiert ist.
In der JP-PS 54-81 360 wird ein Harzgemisch zur Verwendung für elektrische Zwecke vorgeschlagen und nicht zur Umhüllung von Halbleiterbauelementen. Es wird außerdem der Hinweis gegeben, wie die Bruchfestigkeit des Harzes an sich zu steigern ist.
Werden Halbleiterbauelemente mit Harzen verkapselt, ist besonderes Augenmerk auf die Harze zu legen, da dies etwas ganz anderes ist als das einfache Formen von relativ großen Erzeugnissen.
Halbleiterbauelemente haben gewöhnlich eine Länge sowie Breite von 2-3 bis 10-15 mm und eine Dicke von ca. 0,5 mm oder darunter. Solche Elemente sind empfindlich gegenüber dem Druck, der während des Formens oder von außen auf sie einwirkt. Nehmen ihre Abmessungen zu, d. h., betragen ihre Länge und Breite 10 bis 15 mm, werden sie schwächer und können leicht brechen oder kaputtgehen.
Wird ein Halbleiterbauelement mit einem Harzgemisch umkapselt, ist es erforderlich, für seinen Schutz vor den Wärmespannungen zu sorgen, die durch die Härtungsschrumpfung des Harzes während seiner Formung und den Unterschied in den Wärmeausdehnungskoeffizienten des Halbleiterbauelementes und des Harzes verursacht werden.
Die der Erfindung zugrundeliegende Aufgabe besteht somit darin, die Entwicklung von Rissen in flachen Halbleiterbauelementen zu verhindern, um so mit Harz umkapselte Halbleiterbauelemente hoher Betriebssicherheit zu schaffen.
Gelöst wird diese Aufgabe entsprechend dem nachstehenden Anspruch.
Um nun die Ursachen für die Rißbildung der elektronischen Einrichtungen, entweder der Elemente selbst oder der umkapselten Harze, zu finden, wurde erfindungsgemäß eine Spannungsanalyse dieser Elemente und Harze durchgeführt. Es wurde gefunden, daß die an den Enden des Elementes erzeugte Spannung um so größer ist, je größer die sogenannte Flachheit des Elementes oder je dünner das plattenartige Element ist und je kleiner die Größe der Baugruppe wird, und daß die Wärmespannung, welche das Element nachteilig beeinflußt, dadurch verringert werden kann, daß die spezifischen gummiartigen Teilchen in der Umkapselungsharzschicht dispergiert werden.
Die erfindungsgemäßen Halbleiterbauelemente haben wenigstens eine Hauptfläche, deren Fläche größer ist als die der Seitenfläche, sind also mit anderen Worten flach oder plattenförmig gestaltet und haben in manchen Fällen einen Winkelabschnitt oder Eckabschnitt. Wenn ein Element, worauf im folgenden als Beispiel Bezug genommen wird, eine nicht flache oder plattenartige Gestalt hat, stellt die Rißbildung des Elementes kein ernsthaftes Problem dar. Die sogenannte "flache Gestalt", bei welcher das in Betracht zu ziehende Problem auftritt, ergibt sich bei einem solchen Flachheitsgrad, bei welchem die maximale seitliche Länge das Vierfache der vertikalen Stärke oder mehr beträgt. In diesen Fällen wird die angesprochene Wirkung auftreten, da die Beanspruchung örtlich begrenzt ist, wenn die Gestalt des Elementes flach oder plattenartig ist. Insbesondere dann, wenn die Form des Elementes beispielsweise quadratisch oder rechteckig ist, konzentriert sich die Spannung an den Ecken, wodurch die Wirkung der erfindungsgemäß eingesetzten Harzmasse sichtbar wird. Wenn das Element nach der Harzumkapselung eine sogenannte flache Querschnittsgestalt parallel zur Seitenfläche hat, kann die Hauptfläche kreisförmig, oval oder polygonal sein.
Typischerweise sind diese Halbleiterbauelemente Dioden, Transistoren, integrierte Schaltungen (IC) und Schaltungen mit hohem Integrationsgrad (LSI). Insbesondere, wenn derartige Elemente beispielsweise etwa 0,5 mm stark sind und mehr als 2 mm maximale Länge haben, d. h., wenn die maximale seitliche Länge viermal so groß wie die Stärke oder größer ist, erweist sich der erfindungsgemäße Effekt als äußerst günstig. Wenn die maximale Länge des Elementes weniger als 2 mm beträgt, stellt die Rißbildung des Elementes kein spezielles Problem dar, andererseits erweist sich ein solches Element für die Steigerung der Integrationskapazität der ICs oder LSIs oder hinsichtlich der Anforderungen an den Hochspannungswiderstand von Transistoren oder Thyristoren als ungeeignet. Die "maximale Länge" der Elemente bedeutet den Durchmesser, wenn die Hauptfläche, die sogenannte ebene Fläche des Elementes, kreisförmig ist, den längeren Durchmesser, wenn die Hauptfläche, die sogenannte ebene Fläche des Elementes, oval ist, die Länge der größten Diagonalen, wenn die Hauptfläche, die sogenannte ebene Fläche des Elementes, polygonal ist, und eine Seite der größten Länge, wenn die Hauptfläche, die sogenannte ebene Fläche des Elementes, quadratisch oder rechteckig ist.
Die Bauelemente sind erfindungsgemäß mit einer Harzmasse umkapselt, welche spezifische kautschukartige Teilchen enthält. Das Umkapselungsharz kann im wesentlichen entweder ein thermoplastisches Harz oder ein wärmehärtbares Harz sein. In der Praxis wird jedoch ein wärmehärtbares Harz wegen der niedrigeren Schmelzviskosität und der besseren Verarbeitbarkeit bevorzugt. Beispiele für wärmehärtbare Harze, wie sie erfindungsgemäß verwendbar sind, sind Epoxyharze, ungesättigte Polyesterharze, Imidharze vom Additionstyp bzw. Imidadditionsharze, Harnstoffharze, Melaminharze, Urethanharze, Phenolharze, Epoxyisocyanatharze, Cyanatharze, aromatische Kohlenwasserstoff-Formaldehyd-Phenolharze, Cyanatpolymaleimidharze, Diallylphthalatharze, Triallylisocyanatharze und Silikonharze. Diese Harze können entweder einzeln oder in Kombination verwendet werden. Von diesen Harzen werden Epoxyharze, Phenolharze, Imidadditionsharze, Urethanharze, Epoxyisocyanatharze und Diallylphthalatharze besonders bevorzugt.
Die "kautschukartigen Teilchen" sind Teilchen, welche einen Elastizitätsmodul von 300 N/mm² oder weniger bei Raumtemperatur, vorzugsweise 30 N/mm² oder weniger haben. Bevorzugte Beispiele für Materialien, welche solche kautschukartigen Teilchen ergeben und einen Elastizitätsmodul innerhalb des genannten Bereiches haben, sind Silikonkautschuk, Fluorkautschuk, Fluorsilikonkautschuk und Polyesterkautschuk. Diese Stoffe können einzeln oder in Mischungen verwendet werden.
Als Form, in welcher das Kautschukmaterial eingesetzt wird, kann jede geeignete Form gewählt werden, beispielsweise feines teilchenförmiges Pulver, ein wäßriger Latex, ein ungehärteter flüssiger Kautschuk und dergleichen, vorausgesetzt, daß als Endform nach dem Ausformen das Material als kautschukartige Teilchen in der Harzmasse dispergiert bleibt.
Die Größe der kautschukartigen Teilchen beträgt höchstens 30 µm. Der Gehalt an kautschukartigen Teilchen in der Harzmasse beträgt gemäß der Erfindung 1 bis 50 Volumenprozent. Wenn nämlich der Gehalt an kautschukartigen Teilchen 50 Volumenprozent übersteigt, wird die Kautschukphase in der Harzmasse in ungünstiger Weise kontinuierlich. Bei der erfindungsgemäßen Harzmasse bzw. Harzzusammensetzung genügt praktisch ein Gehalt von kautschukartigen Teilchen von weniger als 30 Volumenprozent für die Ziele der Erfindung. Es wird noch ein zufriedenstellender Effekt erreicht, wenn der Gehalt über etwa 1 Volumenprozent, beispielsweise bei 1,5% liegt.
In der erfindungsgemäß eingesetzten Harzzusammensetzung kann gewünschtenfalls ein geeigneter anorganischer Füllstoff, wie Quarzglaspulver, enthalten sein, vorzugsweise in einer Menge, die nicht größer als 80 Volumenprozent ist. Besonders bevorzugt wird eine Menge von nicht mehr als 65 Volumenprozent, wodurch sich der Widerstand des Umkapselungsharzes gegen Rißbildung weiter verbessern läßt. Der hier verwendete Füllstoff hat eine Größe von vorzugsweise nicht mehr als 200 µm und günstigerweise von nicht mehr als 100 µm. Wenn die Füllstoffgröße 200 µm übersteigt, können Golddrähte, welche den Leiterrahmen der Halbleitereinrichtung und die Elemente verbinden, so stark gebogen werden, daß sie brechen können. Dies gilt auch, wenn die Kautschukteilchen während des Ausformens feste große Massen bleiben. Dies stellt jedoch kein ernsthaftes Problem dar, da die Kautschukteilchen gewöhnlich im Verlauf des Härtens gebildet werden.
Es wird davon ausgegangen, daß erfindungsgemäß die Dispersion der spezifischen Kautschukteilchen in der Umkapselungsharzmasse zu dem reduzierten Elastizitätsmodul der Harzmasse führt, der die Spannung auf die Elemente in der Harzmasse auf ein Minimum zurückführt und dadurch die Rißbildung an den Elementen unterbindet. Wie aus den Beispielen zu ersehen ist, zeigen die Ergebnisse der verschiedenen Betriebssicherheitstests, die an tatsächlich hergestellten, mit Harz umkapselten Halbleiterbauelementen durchgeführt wurden, sowie Spannungsmessungen an Proben, daß tatsächlich ein spannungsreduzierender Effekt vorhanden ist, der weitaus größer ist als der spannungsreduzierende Wert, der aus der Verringerung des Elastizitätsmoduls durch die kautschukartigen, in der Harzmasse dispergierten Teilchen berechnet wurde. Man schreibt dies dem folgenden Phänomen zu: Der Spannungsrelaxationswert der harten Phase um die kautschukartigen Teilchen herum wird durch das Vorhandensein der kautschukartigen Teilchen erhöht oder die Spannung wird als Ergebnis der Zwischenflächentrennung der harten Phase um die kautschukartigen Teilchen herum aufgehoben bzw. freigesetzt.
Wie oben erwähnt, kann erfindungsgemäß die Spannung, wie sie durch ein Umkapselungsharz gegeben ist, auf ein Minimum reduziert werden. Deshalb eignet sich die Erfindung gerade für Halbleiterbauelemente, bei denen die Spannung aufgrund der sogenannten flachen oder plattenartigen Gestalt örtlich begrenzt ist und welche eine geringe mechanische Festigkeit haben. Beispiele für solche Elemente sind große ICs oder LSIs, bei denen die maximale Länge über 2 mm liegt, oder Halbleiterbauelemente, die unter Einsatz von Dickfilmverfahren mit keramischem Substrat hergestellt sind. Insbesondere bei Leistungs- ICs, d. h., gegen hohe Spannungen widerstandsfähigen integrierten Schaltungen, oder bei einer elektronischen Einrichtung, die nach Dickfilmverfahren mit keramischem Substrat hergestellt ist, ist es möglich, wenn nur eine Seite des Elements mit der Harzmasse gemäß der Erfindung umkapselt wird, um den Wärmeableitungswirkungsgrad zu verbessern, ein Verziehen der wärmeabstrahlenden Platten und des keramischen Substrats durch das Umkapselungsharz sowie ein Reißen bzw. Brechen des Elements infolge eines solchen Verwerfens zu verhindern. Im Falle eines Elementes mit einem Ferritkern, wo die magnetische Kraft durch die Spannung geändert werden kann, wird das Aufbringen der Harzumkapselung nach der Erfindung die Spannung verringern und dadurch sonst mögliche Änderungen der magnetischen Kraft im Ferritkern verhindern. Die Erfindung läßt sich äußerst wirksam bei Bauelementen verwirklichen, bei denen die Form nach der Umkapselung mit Harz eine sogenannte flache oder plattenartige Gestalt hat, wie dies bei LSIs der Fall ist, wo es sehr wahrscheinlich ist, daß die Elemente infolge von Spannung Schaden erleiden.
Anhand der Zeichnungen wird die Erfindung näher erläutert.
Fig. 1 bis 11 zeigen in Schnittansichten Ausführungsformen von flachen oder plattenartigen, mit Harz umkapselten elektronischen Halbleiterbauelementen.
Die in Fig. 1 gezeigte Vorrichtung hat ein flaches Halbleiterbauelement 1 mit einem pn-Übergang aus Silizium, Germanium oder einem ähnlichen Material, beispielsweise eine integrierte Schaltung IC, eine Schaltung mit hohem Integrationsgrad LSI, einen Transistor oder Thyristor. Das Bauelement 1 hat eine Stärke von 0,1 bis 1 mm und eine Länge auf einer Seite von 2 mm oder mehr. Ein innenliegender feiner Verbindungsdraht 2 verbindet das Halbleiterbauelement 1 und einen äußeren Leiter 4. Der Draht besteht aus Gold, Aluminium oder einem ähnlichen Material. Ein metallischer Leiter 3 bildet eine Art von Innenverbindungsleiter. Er wird dadurch hergestellt, daß ein Pd-Ag-Leiter auf eine Al₂O₃-Isolierplatte 5 mit einem glasartigen Material aufgebacken wird. Der äußere Leiter 4 kann aus Kupfer oder einer Legierung auf Eisenbasis (Kovar) hergestellt werden.
Weiterhin sind bei einigen Ausführungsformen Kupferfolien 4A und 4B als Leiter angeordnet. Die Kupferfolie 4B ist auf einem Isolierfilm 8 aus Polyimid, Polyester oder einem ähnlichen Material oder auf der Al₂O₃-Isolierplatte 5 ausgebildet. Anstelle der Al₂O₃-Isolierplatte 5 kann ein Metallblech verwendet werden, dessen Oberfläche einer Oxidationsbehandlung oder Harzbeschichtung unterzogen ist. Die Kupferfolie 4A dient zur Wärmeableitung. Zur Umkapselung des Halbleiterelementes 1 dient ein Harz 6, in welchem kautschukartige Teilchen dispergiert sind. Bei einer Modifizierung ist nur ein Abschnitt in der Nähe des Halbleiterelementes 1 mit Harz umkapselt und hat kautschukartige Teilchen darin dispergiert, wobei der Teil 6A mit einem anderen Harz umkapselt ist. Es ist auch möglich, die gleiche Harzmasse für die Abschnitte 6 und 6A zu verwenden. In den Figuren sind weiterhin ein Isolatorgehäuse 7 aus Epoxyharz, Polyphenylensulfid oder dergleichen sowie Metallbällchen oder Lötstellen 2A gezeigt. Fig. 10 ist eine Schnittansicht einer integrierten Hybridschaltung mit einem Kondensator 9 und einem Widerstand 10.
Erfindungsgemäß wird eine Ausführungsform in Form einer Halbleitereinrichtung bevorzugt, bei welcher ein Halbleiterchip oder ein Si-Blättchen mit einer Stärke von üblicherweise 0,3 bis 0,5 mm und maximal 0,7 mm direkt oder indirekt mit Harz umkapselt wird, wobei die Stärke der Baugruppe gewöhnlich 1,3 bis 5 mm und maximal 7 mm beträgt, während die Stärke des Harzes auf einer Seite des Chips üblicherweise 0,5 bis 0,6 mm beträgt, und zwar auf einer Umkapselung aus einer gehärteten Harzmasse. Das Halbleiterblättchen hat wenigstens eine Hauptfläche, deren Fläche größer als ihre Seitenfläche ist. Die Hauptfläche ist mit den notwendigen Funktionselementen versehen. Die Stärke der Kapselung in senkrechter Richtung zur Hauptfläche des Halbleiterblättchens ist vorzugsweise nicht größer als das 24fache, vorzugsweise das 20fache oder weniger der Stärke des Halbleiterblättchens. In der gehärteten Harzmasse sind kautschukartige Teilchen dispergiert. Wenn die Hauptfläche einen Passivierungsfilm, beispielsweise eine Glaspassivierung, hat, welche pn-Übergangsflächen bedeckt, ist die Glaspassivierung so dünn, gewöhnlich 1 bis 2 µm und maximal 3 µm, daß sie zerbrechlich bzw. brüchig ist. In diesem Fall kommt die Wirkung der Erfindung zum Tragen.
Bevorzugt wird auch ein Halbleiterbauelement, wie es in den Fig. 2 oder 3 gezeigt ist, welche äußere Leiter 4, ein Halbleiterbauelement 1 mit einem pn-Übergang, das auf einem Abschnitt des Leiters 4 ausgebildet ist, und wenigstens einen feinen Innenverbindungsdraht 2, der das Halbleiterbauelement 1 mit dem äußeren Leiter 4 verbindet, aufweist. Weiterhin sind Verbindungsabschnitte zwischen dem Halbleiterbauelement 1 und dem Verbindungsdraht 2 und zwischen dem Leiterdraht 2 und dem äußeren Leiter 4 vorgesehen, die mit einem Umkapselungsharz 6 ausgeformt sind.
Erfindungsgemäß werden Risse, wie sie sich ergeben, wenn die Einrichtungen gemäß herkömmlicher Verfahren dünner werden, verhindert, so daß den Anforderungen an die Herstellung dünner Einrichtungen genügt werden kann.
In den nachstehenden Beispielen beziehen sich, soweit nicht anders angegeben, alle "Teile" und "Prozente" auf Gewicht.
Beispiel 1
Die nachstehenden Bestandteile 1 bis 3 werden gerührt und gleichförmig gemischt:
1) α,ω-Dihydroxydimethylpolysiloxan mit einem Molekulargewicht von etwa 30 000
100 Teile
2) Äthoxysilikat mit einem Molekulargewicht von etwa 700 2 Teile
3) Dibutylzinndilaurat 0,2 Teile
Anschließend werden 500 ml Wasser zugesetzt. Die Mischung wird gerührt und in einem Homomischer mit einer Drehzahl von 15 000 bis 20 000 Upm etwa 10 Stunden lang gemischt, um ein Silikonkautschukpulver mit einer Teilchengröße von etwa 50 bis 5 µm zu erhalten.
Es werden die nachstehenden Bestandteile 4 bis 9 gerührt und gleichförmig vermischt:
4) Das genannte Silikonkautschukpulver (20 Volumenprozent)
74 Teile
5) Epoxyverbindung vom Bisphenol-A-Typ mit einem Epoxyäquivalent von 192 100 Teile
6) Vinylcyclohexendiepoxyd mit einem Epoxyäquivalent von 75 50 Teile
7) Methyl-3,6-Endomethylen-4-Tetrahydrophthalanhydrid (MHAC-P, Hitachi Chemical Co., Ltd.) 144 Teile
8) 2-Äthyl-4-Methylimidazol 2 Teile
9) γ-Glyzidoxypropyltrimethoxysilan 1 Teil
Die gemischte Lösung wird auf die Oberfläche eines 5 mm× 5 mm-LSI-Elementes vom MOS-Typ, wie aus Fig. 1 ersichtlich, aufgebracht, um es mit einer maximalen Überzugsstärke von etwa 0,5 mm zu beschichten, d. h. mit einer Stärke, die ausreicht, um den Verbindungsdraht einzuschließen. Daran schließt sich ein Härten über 2 Stunden bei 100°C und dann über 5 Stunden bei 50°C an, wodurch man eine mit Harz umkapselte Halbleitereinrichtung erhält, welche Silikonkautschukteilchen aufweist, die in der umkapselnden Harzschicht dispergiert sind.
Zur Prüfung des Wärmeschockwiderstandes und des Heißwasserwiderstandes der mit Harz umkapselten Halbleitereinrichtungen werden diese einem zusammengesetzten Beschleunigungstest unterworfen, der die Wiederholung eines Behandlungszyklus mit einem 1stündigen Eintauchen in siedendes Wasser von 100°C umfaßt, woran sich ein 2 Minuten langes Eintauchen in Eiswasser von 0°C anschließt. Die mit Harz umkapselte Halbleitereinrichtung zeigt nach 50 Zyklen des zusammengesetzten Beschleunigungstestes weder eine Rißbildung noch irgendeine andere Abnormalität.
Beispiel 2
Es werden die nachstehenden Bestandteile 1 bis 4 gerührt und in einem Homomischer bei 500 bis 10 000 Upm gemischt, während 2 Stunden lang mit 100°C erhitzt wird:
1) Silikonharz vom Additionstyp mit einem Härtungsmittel (KE-106LTV, Shin-Etsu Chemical Industry Co., Ltd.), annähernd 21 Volumenprozent
20 Teile
2) Epoxyharz vom Novolaktyp mit einem Epoxyäquivalent von 175 100 Teile
3) Methyl-3,6-Endomethylen-4-Tetrahydrophthalanhydrid 80 Teile
4) Allylphenol 1 Teil
Diese Zusammensetzung wird auf Raumtemperatur gekühlt. Dann werden die folgenden Bestandteile 5 und 6 zugegeben, gerührt und gleichförmig gemischt. Die kautschukartigen Teilchen haben eine Teilchengröße im Bereich von 50 bis 150 µm:
5) 2-Äthyl-4-Methylimidazol
1 Teil
6) γ-Glyzidoxypropyltrimethoxysilan 1 Teil
Die Zusammensetzung wird dann ähnlich wie bei Beispiel 1 auf ein 5 mm×5 mm-LSI-Silikonelement vom MOS-Typ mit dem in Fig. 1 gezeigten Aufbau als Schicht aufgebracht und 2 Stunden lang bei 100°C und 5 Stunden lang bei 150°C gehärtet, wodurch sich eine mit Harz umkapselte Halbleitereinrichtung ergibt, bei welcher in der umkapselnden Harzschicht Silikonteilchen dispergiert sind.
Wenn diese Einrichtungen der gleichen zusammengesetzten Beschleunigungsprüfung wie in Beispiel 1 unterworfen werden, halten sie 50 Zyklen des Eintauchtestes durch.
Vergleichsbeispiel 1
Es werden folgende Bestandteile 1 bis 4 gerührt und gleichförmig vermischt:
1) Epoxyverbindung vom Bisphenol-A-Typ mit einem Epoxyäquivalent von 192
100 Teile
2) Methyl-3,6-Endomethylen-4-Tetrahydrophthalanhydrid 80 Teile
3) γ-Glyzidoxypropyltrimethoxysilan 1 Teil
4) 2-Methyl-4-Methylimidazol 1 Teil
Diese Zusammensetzung wird als Schicht auf ein 5 mm× 5 mm-LSI-Element vom MOS-Typ wie bei Beispiel 1 aufgebracht und 2 Stunden bei 100°C und 5 Stunden bei 150°C gehärtet, wodurch man eine mit Harz umkapselte Halbleitereinrichtung mit einer einzigen Harzschicht erhält. Wenn diese Einrichtung dem gleichen zusammengesetzten Beschleunigungsversuch wie in Beispiel 1 unterworfen wird, werden drei Proben von fünf bei dem 5. Zyklus des Versuches schadhaft.
Vergleichsbeispiel 2
Es werden die folgenden Bestandteile 1 bis 5 gerührt und gleichförmig vermischt:
1) Epoxyharz vom Novolak-Typ mit einem Epoxyäquivalent von 175
100 Teile
2) Methyl-3,6-Endomethylen-4-Tetrahydrophthalanhydrid 80 Teile
3) Quarzglaspulver mit einer Teilchengröße von 50 µm oder weniger, 50 Volumenprozent 405 Teile
4) γ-Glyzidoxypropyltrimethoxysilan 3 Teile
5) 2-Äthyl-4-Methylimidazol 1 Teil
Die Zusammensetzung wird als Schicht auf ein 5 mm×5 mm- LSI-Element vom MOS-Typ in der gleichen Weise wie bei Beispiel 1 aufgebracht und 2 Stunden bei 100°C und 5 Stunden bei 150°C gehärtet, um eine mit Harz umkapselte Halbleitereinrichtung zu erhalten, bei welcher in der Harzschicht Quarzglasteilchen dispergiert sind.
Wenn diese Elemente dem zusammengesetzten Beschleunigungstest nach Beispiel 1 unterworfen werden, werden zwei Proben von zehn nach 30 Zyklen des Versuches schadhaft.
Um die Ursachen der Schäden analysieren zu können, wird das Ausformungsharz der schadhaften Einheit mit 200°C heißer konzentrierter Schwefelsäure zersetzt. In dem schützenden SiO₂-Film der Elementoberfläche sind Risse.
Versuch zur Spannungsbestimmung
Die Entwicklung der Spannung beim Formen unter Verwendung der Formungsharze nach Vergleichsbeispiel 2 und Beispiel 1 oder 2 wird mittels eines Modells gemessen. Das Modell besteht aus einem aus Eisen gefertigten Zylinder mit einem Außendurchmesser von 90 mm, einer Wandstärke von 1,5 mm und einer Höhe von 200 mm. An der Innenseite des Zylinders ist eine Dehnungsmeßeinrichtung befestigt. Die Außenseite des Zylinders ist mit Harz mit einer Stärke von 20 mm umformt. Nach dem Formen wird die Spannung, die sich in Umfangsrichtung aufgebaut hat, aus dem Betrag der Verformung des aus Eisen hergestellten Zylinders bestimmt. Es ergibt sich, daß die beim Formen unter Verwendung des Harzes des Vergleichsbeispiels 2 erzeugte Spannung bei 10,5±1,5 N/mm² liegt, während die beim Formen unter Verwendung des Harzes von Beispiel 3 erzeugte bei 4,0±1,5 N/mm² liegt. Ein solches Modell zur Spannungsmessung ergibt einen Meßwert, der gut mit dem Wert übereinstimmt, der sich aus den Harzeigenschaften errechnen läßt.
Der berechnete Wert der Spannung wird auf folgende Weise bestimmt:
Der Innenradius des aus Eisen hergestellten Zylinders soll R₁, sein Außenradius R₂, der Außenradius der Formharzschicht an der Außenseite des aus Eisen bestehenden Zylinders R₃, der Elastizitätsmodul E, der lineare Ausdehnungskoeffizient α und das Poisson-Verhältnis ν sein. Die maximale Umfangsspannung σt ergibt sich dann auf folgende Weise:
In dem aus Eisen hergestellten Zylinder σt · Me, wenn Me die Abkürzung für Metall ist:
In der Harzschicht σt · Re, wenn Re die Abkürzung für Harz ist:
P kann dann durch folgende Gleichung dargestellt werden:
wobei Tcure die Härtungstemperatur und Troom die Zimmertemperatur sind (Takeuchi, Fukushi, The Institute of Electrical Engineers of Japan, Research Group Data, Insulating Material Research Group Report EIM-79-51, 1979).
Bei der Berechnung der Spannung nach den obigen Gleichungen (1) und (3) unter Verwendung der Materialeigenschaften eines jeden Harzes erhält man theoretisch berechnete Spannungswerte. Im Falle des Vergleichsbeispiels 2 stimmt der berechnete Spannungswert fast mit dem gemessenen Wert überein. Im Falle der erfindungsgemäßen Harze ist jedoch der gemessene Wert weitaus kleiner als der berechnete Wert. Dies zeigt, daß der tatsächlich erzeugte spannungsreduzierende Effekt durch Dispersion von kautschukartigen Teilchen weitaus größer ist als der Effekt, der sich aus der Verringerung des Elastizitätsmoduls erwarten läßt.
Beispiel 3
Es werden LSI-Elemente vom MOS-Typ wie bei Beispiel 2 hergestellt mit der Ausnahme, daß kein Allylphenol verwendet wird und daß die Kautschukteilchengröße auf 300 bis 700 µm eingestellt wird. Diese Elemente werden dem gleichen Wärmezyklustest wie in Beispiel 1 unterworfen. Es zeigt sich, daß zwei von zehn geprüften Elementen in dem Umkapselungsharz in 40 bis 50 Zyklen Risse erzeugen. Die Unterlegenheit gegenüber dem Produkt von Beispiel 2 ergibt sich aufgrund der großen Kautschukteilchen von etwa 0,3 bis 0,7 mm.
Beispiel 4
1) Epoxyharz vom Novolak-Typ mit einem Epoxyäquivalent von 175
50 Teile
2) Diglyzidylester des Lanolinsäuredimers mit einem Epoxyäquivalent von 430 (EP-871, Shell Chemical Co.) 50 Teile
3) Flüssiges modifiziertes Diphenylmethandiisocyanat (Desmodur DE, Bayer AG) 140 Teile
4) γ-Glyzidoxypropyltrimethoxysilan 5 Teile
5) Quarzglaspulver (55 Volumenprozent) 550 Teile
6) 1-Cyanoäthyl-2-Äthyl-4-Methylimidazol 2 Teile
Die obigen Bestandteile 1 bis 5 werden in einer Vakuummisch- und -mahlmaschine 20 Minuten lang gemischt. Danach wird der weitere Bestandteil 6 zugegeben, wobei weitere 5 Minuten gemischt wird. Dann wird die Masse wie bei Beispiel 1 bei einem 5 mm×5 mm-LSI-Silizium-Element vom MOS-Typ vergossen und anschließend 15 Stunden bei 80°C und zusätzliche 15 Stunden bei 180°C gehärtet, wodurch man eine umkapselte Halbleitereinrichtung erhält. Die Kautschukteilchen haben eine Teilchengröße von 2 bis 5 µm. Der Kautschukgehalt beträgt etwa 12 Volumenprozent.
Wenn diese Einrichtung dem gleichen beschleunigten Wärmezyklusversuch von Beispiel 1 unterworfen ist, hält sie 50 Zyklen aus.
Wie vorstehend beschrieben, ergeben sich erfindungsgemäß aufgrund der Dispersion der spezifischen kautschukartigen Teilchen in der umkapselnden Harzschicht äußerst betriebssichere, mit Harz umkapselte elektronische Einrichtungen wie elektronische Elemente, bei denen die thermische Spannung auf ein Minimum reduziert ist und die während eines Langzeiteinsatzes rißfrei bleiben.

Claims (1)

  1. Flaches Halbleiterbauelement mit einer Umhüllung aus einer einen anorganischen Füllstoff enthaltenden gehärteten Kunstharzmasse, dadurch gekennzeichnet, daß die gehärtete Kunstharzmasse ein Matrixharz ist, in das eine kautschukartige Masse aus Silikonkautschuk, Fluorkautschuk, Fluorsilikonkautschuk oder Polyesterkautschuk in Teilchenform dispergiert ist, wobei die kautschukartige Masse eine oder mehrere mit dem Matrixharz reaktionsfähige funktionelle Gruppen aufweist, die mit dem Matrixharz bei der Härtung chemisch reagieren, und wobei die kautschukartige Masse bei Raumtemperatur einen Elastizitätsmodul von 300 N/mm² oder weniger hat, der Gehalt an Kautschukteilchen von 1 bis 50 Volumenprozent der Umhüllung beträgt und die Teilchengröße höchstens 30 µm ist.
DE19813137480 1980-09-22 1981-09-21 In harz eingekapselte elektronische vorrichtung Granted DE3137480A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55130682A JPS6018145B2 (ja) 1980-09-22 1980-09-22 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE3137480A1 DE3137480A1 (de) 1982-04-15
DE3137480C2 true DE3137480C2 (de) 1993-02-04

Family

ID=15040087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813137480 Granted DE3137480A1 (de) 1980-09-22 1981-09-21 In harz eingekapselte elektronische vorrichtung

Country Status (4)

Country Link
US (1) US4933744A (de)
JP (1) JPS6018145B2 (de)
DE (1) DE3137480A1 (de)
GB (1) GB2086134B (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
JPS58210920A (ja) * 1982-05-31 1983-12-08 Shin Etsu Chem Co Ltd 熱硬化性エポキシ樹脂組成物
JPS58219218A (ja) * 1982-06-15 1983-12-20 Toray Silicone Co Ltd 熱硬化性エポキシ樹脂組成物
DE3222791A1 (de) * 1982-06-18 1983-12-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiter-bauelementen
JPS58225120A (ja) * 1982-06-25 1983-12-27 Mitsubishi Gas Chem Co Inc 半導体封止用エポキシ樹脂組成物
JPS5996122A (ja) * 1982-11-22 1984-06-02 Toray Silicone Co Ltd 熱硬化性エポキシ樹脂組成物
JPS6063951A (ja) * 1983-09-16 1985-04-12 Hitachi Ltd 半導体装置
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPH0682764B2 (ja) * 1985-11-28 1994-10-19 日東電工株式会社 半導体装置
US4720741A (en) * 1986-06-26 1988-01-19 American Telephone And Telegraph Company, At&T Technologies, Inc. Antistatic and antitack coating for circuit devices
GB8622807D0 (en) * 1986-09-23 1987-02-04 Royal Ordnance Plc Semiconductor chip constructions
JPH0689224B2 (ja) * 1987-09-11 1994-11-09 ポリプラスチックス株式会社 低応力封止材
US5031017A (en) * 1988-01-29 1991-07-09 Hewlett-Packard Company Composite optical shielding
JPH0289854U (de) * 1988-12-27 1990-07-17
JP2907914B2 (ja) * 1989-01-16 1999-06-21 シーメンス、アクチエンゲゼルシヤフト 電気又は電子デバイス又はモジユールの封止方法とパツケージ
EP0386473B1 (de) * 1989-03-08 1996-12-11 Siemens Aktiengesellschaft Tropfenabdeckmassen für elektrische und elektronische Bauelemente
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
NL8900989A (nl) * 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
US5187558A (en) * 1989-05-08 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Stress reduction structure for a resin sealed semiconductor device
US5349136A (en) * 1989-08-02 1994-09-20 Matsushita Electric Industrial Co., Ltd. Mold tool assembly
JPH0639563B2 (ja) * 1989-12-15 1994-05-25 株式会社日立製作所 半導体装置の製法
JPH03259914A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd 半導体封止用樹脂組成物および該組成物を用いた半導体装置
US5281846A (en) * 1990-05-29 1994-01-25 Texas Instruments Deutschland Gmbh Electronic device having a discrete capacitor adherently mounted to a lead frame
JPH03245558A (ja) * 1990-09-17 1991-11-01 Hitachi Ltd 半導体装置
US5194933A (en) * 1990-10-05 1993-03-16 Fuji Electric Co., Ltd. Semiconductor device using insulation coated metal substrate
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
CA2083868A1 (en) * 1990-11-14 1993-06-12 Chong Soo Lee Coated abrasive having a coating of an epoxy resin coatable from water
CA2054554A1 (en) * 1990-11-14 1992-05-15 Chong Soo Lee Coated abrasive having an overcoating of an epoxy resin coatable from water and a grinding aid
DE69225337T2 (de) * 1991-03-08 1998-08-27 Japan Gore Tex Inc In Harz versiegelte Halbleitervorrichtung bestehend aus porösem Fluorkohlenstoffharz
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
US5134094A (en) * 1991-07-22 1992-07-28 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
DE4211250A1 (de) * 1992-04-03 1993-10-07 Siemens Ag Reaktionsharze zum Vergießen von druckempfindlichen elektronischen Bauelementen
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5381304A (en) * 1993-06-11 1995-01-10 Honeywell Inc. Reworkable encapsulated electronic assembly and method of making same
JPH0722722A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 樹脂成形タイプの電子回路装置
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
JP2569400B2 (ja) * 1994-06-23 1997-01-08 九州日本電気株式会社 樹脂封止型半導体装置の製造方法
DE4423575A1 (de) 1994-07-05 1996-01-11 Giesecke & Devrient Gmbh Datenträger mit einem Modul mit integriertem Schaltkreis
JP3401107B2 (ja) * 1995-01-23 2003-04-28 松下電器産業株式会社 パッケージicのモジュール
DE19638669A1 (de) * 1996-09-20 1998-04-02 Siemens Components A T Herstellungsverfahren von Kunststoffgehäusen für auf Trägerrahmen befestigten Chips
US6079332A (en) * 1996-11-01 2000-06-27 The Ensign-Bickford Company Shock-resistant electronic circuit assembly
US6311621B1 (en) 1996-11-01 2001-11-06 The Ensign-Bickford Company Shock-resistant electronic circuit assembly
JP3125137B2 (ja) * 1996-11-18 2001-01-15 株式会社日立製作所 半導体装置
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6621173B1 (en) * 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
TW452897B (en) 1998-08-21 2001-09-01 Hitachi Chemical Co Ltd Paste composition, and protective film and semiconductor device both obtained with the same
JP2000114204A (ja) 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
JP2000228467A (ja) * 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6939913B1 (en) * 1999-08-25 2005-09-06 Hitachi Chemical Company, Ltd. Adhesive agent, method of connecting wiring terminals and wiring structure
US6534707B1 (en) 2000-10-11 2003-03-18 Visteon Global Technologies, Inc. Method for absorbing active, external and dynamic magnetic fields using a ferrite encapsulated coating
US6748650B2 (en) * 2001-06-27 2004-06-15 Visteon Global Technologies, Inc. Method for making a circuit assembly having an integral frame
FR2848667B1 (fr) * 2002-12-11 2005-01-14 Valeo Electronique Sys Liaison Capteur de temperature
JP3938067B2 (ja) * 2003-02-18 2007-06-27 株式会社日立製作所 電子回路装置
JP4277079B2 (ja) * 2004-06-18 2009-06-10 Okiセミコンダクタ株式会社 半導体加速度センサ装置及びその製造方法
DE102004031889B4 (de) * 2004-06-30 2012-07-12 Infineon Technologies Ag Halbleiterbauteil mit einem Gehäuse und einem teilweise in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip und Verfahren zur Herstellung desselben
DE102005027551A1 (de) * 2005-06-14 2006-12-21 Basf Ag Verfahren zur Herstellung eines Verbundstoffes aus Steinen und einem Kunststoff
CN101184809A (zh) * 2005-09-02 2008-05-21 信越化学工业株式会社 环氧树脂组成物以及包含该组成物的粘晶剂
US20070090545A1 (en) * 2005-10-24 2007-04-26 Condie Brian W Semiconductor device with improved encapsulation
US8679383B2 (en) 2006-12-29 2014-03-25 Montanuniversitaet Leoben Device for and method of determining residence time distributions
US7741720B2 (en) * 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US8063318B2 (en) * 2007-09-25 2011-11-22 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7659141B2 (en) * 2007-09-25 2010-02-09 Silverbrook Research Pty Ltd Wire bond encapsulant application control
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
US9349927B2 (en) * 2011-10-18 2016-05-24 Nitto Denko Corporation Encapsulating sheet and optical semiconductor element device
DE102020127830A1 (de) * 2020-10-22 2022-04-28 Infineon Technologies Ag Moldverbindungen und Packages zum Verkapseln elektronischer Komponenten

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2888619A (en) * 1955-05-20 1959-05-26 John P Hammes Semiconductor devices
JPS5225409B2 (de) * 1971-08-09 1977-07-07
JPS5226989B2 (de) * 1973-05-18 1977-07-18
JPS5242632B2 (de) * 1973-05-18 1977-10-25
US4042955A (en) * 1973-06-22 1977-08-16 Nippondenso Co., Ltd. Resin-sealed electrical device
CH560999A5 (de) * 1973-08-16 1975-04-15 Bbc Brown Boveri & Cie
US4001655A (en) * 1974-01-10 1977-01-04 P. R. Mallory & Co., Inc. Compressible intermediate layer for encapsulated electrical devices
GB1478797A (en) * 1974-09-17 1977-07-06 Siemens Ag Semiconductor arrangements
JPS5435666B2 (de) * 1975-02-11 1979-11-05
DE2509047C3 (de) * 1975-03-01 1980-07-10 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Kunststoffgehäuse für eine Lumineszenzdiode
DE2726667A1 (de) * 1977-06-14 1978-12-21 Licentia Gmbh Oberflaechenpassiviertes halbleiterbauelement und verfahren zum herstellen desselben
US4327369A (en) * 1979-08-06 1982-04-27 Hi-Tech Industries, Inc. Encapsulating moisture-proof coating
US4529755A (en) * 1982-10-23 1985-07-16 Denki Kagaku Kogyo Kabushiki Kaisha Epoxy resin composition for encapsulating semiconductor

Also Published As

Publication number Publication date
JPS5756954A (en) 1982-04-05
US4933744A (en) 1990-06-12
JPS6018145B2 (ja) 1985-05-09
GB2086134B (en) 1984-09-05
GB2086134A (en) 1982-05-06
DE3137480A1 (de) 1982-04-15

Similar Documents

Publication Publication Date Title
DE3137480C2 (de)
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE4003842C2 (de) Epoxidharzmassen zum Einkapseln von Halbleitern, enthaltend kugelförmiges Siliciumdioxid
DE4427994C2 (de) Metallkernsubstrat, insbesondere zur Verwendung für elektronische Schaltungen
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE69934153T2 (de) Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
DE2347049C2 (de) Verfahren zum Einkapseln von miniaturisierten Schaltungen, insbesondere Hybridschaltungen
DE19813525A1 (de) Integriertes Halbleiterbauelement
WO2010121860A1 (de) Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben
EP0513410A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
DE69824522T2 (de) Leitende Paste mit hoher Wärmeleitfähigkeit und diese enthaltende elektronische Teile
DE10351761A1 (de) Sensor für eine dynamische Grösse
DE2536316A1 (de) Elektrische schaltungsanordnung in kompaktbauweise
DE4119552A1 (de) Epoxidharzmassen und damit eingekapselte halbleiterbauteile
EP0718886A1 (de) Leistungshalbleitermodul
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE19804748A1 (de) Anordnung und Verfahren der Isolierung gegen mechanische Spannung bei der Befestigung von Halbleiterchips
DE112008003117T5 (de) Schallwellenvorrichtung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE102004059031A1 (de) Gehäusestruktur
DE102019132314B4 (de) Package mit Einkapselung unter Kompressionsbelastung
DE3805490A1 (de) Halbleitervorrichtung
WO2003058704A1 (de) Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten
DE10034309A1 (de) Vorrichtung für die Reduktion von durch differentielle thermische Ausdehnung in einem Paket einer integrierten Schaltung verursachten Grenzflächenspannungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee