DE3118674C2

DE3118674C2 - Dünnfilmtransistor

Info

Publication number: DE3118674C2
Application number: DE3118674A
Authority: DE
Inventors: Keisaku Nara Nonomura; Yutaka Takafuji; Sadatoshi Tenri Nara Takechi; Tomio Nara Wada
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1980-05-16
Filing date: 1981-05-12
Publication date: 1984-05-30
Also published as: US4425572A; GB2077994B; GB2077994A; JPS626672B2; DE3118674A1; JPS56161676A

Abstract

Gegenstand der Erfindung ist ein Dünnfilm-Transistor aus einem Substrat, auf dem Source- und Drain-Elektroden gebildet sind, einer Halbleiterschicht, die teilweise mit der Source-Elektrode und teilweise mit der Drain-Elektrode in Kontakt steht, einer Gate-Elektrode und einer zwischen der Halbleiterschicht und der Gate-Elektrode angeordneten Gate-Isolierschicht. Ein Teil der Drain-Elektrode wird in überlappender Beziehung mit einem Teil der Gate-Elektrode gehalten, während ein Teil der Source-Elektrode in einem Abstand zu einem anderen Teil der Gate-Elektrode gehalten wird.

Description

Die Erfindung betrifft einen Dünnfilmtransistor.

In Fig. 1 bis 4 sind als Beispiele vier typische bekannte Dünnfilmtransistoren dargestellt.

Der In Fig. 1 dargestellte bekannte Dünnfilm-Transistor besteht aus einem elektrisch isolierenden Substrat I aus Glasmaterial mit einer planaren Oberfläche, einer mit Hilfe eines Maskensystems zum Aufdampfen oder einem photolithographischen Verfahren darauf aufgebrachten Gate-Elektrode 2 aus Al, Au, Ta, Ni oder In, einer Gate-Isolierschicht 3, die aus AI₂Oj, SlO, SlO₂, CaF₂, Si₅N₄ oder MgF₂ besteht und mit Hilfe des Sputterverfahrens oder eines chemischen Aufdampfverfahrens über die Gate-Elektrode 2 gelegt worden ist, einer aus CdSe, PbS oder Te gebildeten Halbleiterschicht 4, die über die Gate-Isolierschicht 3 gelegt worden ist, und Source- und Drain-Elektroden 5 und 6, die in elektrisch isolierter Beziehung zueinander auf die Baugruppe aufgebracht worden sind und gewöhnlich aus einem Werkstoff wie Au, Al, Nl oder In bestehen, der Ohmschen Kontakt mit der Halbleiterschicht 4 auszubilden vermag. Wenn bei diesem Aufbau die Gate-Elektrode aus Al oder Ta besteht, kann die Isolierschicht 3 nach einem bekannten Anodlslerungsverfahren gebildet werden.

Der in Fig. 2 dargestellte Dünnfilm-Transistor entspricht dem in Flg. 1 dargestellten Transistor, wobei jedoch die Halbleiterschicht 4 und die Kombination der Source- und Drain-Elektroden S und 6 im Verhältnis zu der In Fig. 1 dargestellten Stellung in umgekehrter Stellung zueinander stehen.

Bei dem in Flg. 3 dargestellten Dünnfilm-Transistor sind die Halbleiterschicht 4 und die Kombination der Source- und Drain-Elektroden 5 und 6 direkt auf das Substrat 1 aufgebracht, während die Gate-Elektrode 2 unter Zwischenfügung der Gate-Isolierschicht 3 auf die Oberseite der Halbleiterschicht 4 gelegt ist.
Der in Fig.4 dargestellte Dünnfilm-Transistor entspricht dem In Fig. 3 dargestellten Dünnfilm-Transistor, wobei jedoch die Halbleiterschicht 4 und die Kombination der Source- und Drain-Elektroden 5 und 6 im Verhältnis zu der in Fig. 3 dargestellten Anordnung in ίο umgekehrter Stellung zueinander stehen.

Bei jedem der in Fig. 1 bis Fig.4 dargestellten bekannten Dünnfilm-Transistoren muß die Gate-Isolierschicht 3 eine möglichst geringe Dicke haben, um dem jeweiligen Transistor eine günstige Leistung zu verleihen; jedoch wird die Dicke zur Vermeidung eines möglichen dielektrischen Durchschlags der Isolierschicht 3 im allgemeinen im Bereich von 50 bis 100 nm gewählt.

Wenn jedoch die bekannten Dünnfilm-Transistoren

mit dem in Fig. 1 bis Fig.4 dargestellten Aufbau als

Schaltelement zum Treiben einer (nicht dargestellten) Flüssigkristall-Anzeige vom Matrixtyp verwendet wird,

wurde festgestellt, daß sich Probleme in Verbindung mit

dem dielektrischen Durchschlag ergeben. Hierauf wird unter Bezugnahme auf Fig. 7 und Fig. 8 ausführlich eingegangen.

Fig. 5 zeigt einen Dünnfilmtransistor, der in A. C. Tickle Thin-Fiirn Transistors, J. Wiley & Sons, 1969, Seite 75 ff., beschrieben wird. Darin liegt eine Gate-Elektrode 2 aus Aluminiummetall zwischen den beiden Source- bzw. Drain-Elektroden 5 und 6 aus Gold. Wenn auch diese Anordnung bestimmte Vorteile, z. B. eine Verkleinerung der Kapazität zwischen den Elektroden, erbringt, wird doch als nachteilig angesehen, daß sie zu einem parasitären Widerstand im Bereich zwischen den Elektroden führt.

Aus A. C. Tickle, a. a. O. ist ebenfalls ein Dünnfilmtransistor mit dem in Fig. 6 gezeigten Aufbau beKannt. Die Halbleiterschicht 4 und die Kombination der Source- und Drain-Elektroden 5 und δ sinö utrekt auf das Substrat 1 aufgebracht. Die Gate-Elektrode 2 ist unter Einfügung einer Isolierschicht 3 auf die Oberseite der Halbleiterschicht (4) bzw. der darauf angeordneten Kombination der Source- und Drain-Elektroden gelegt. Dabei ist die Gate-Elektrode 2 seitlich in Richtung auf die Source-Elektrode 6 verschoben, um die Streu-Kapazität zwischen der Gate- und den anderen Elektroden zu reduzieren und eine niedrige Drain-/Gate-Kapazltät zu erreichen.

Wenn Source- und Gate-Spannungen mit den bei (a) und (b) in Flg. 8 dargestellten Wellenformen an die Source-Elektrode 5 bzw. die Gate-Elektrode 2 gelegt werden (Source-Spannung -10 V, Gate-Spannung -10 V, Ί astverhältnis 1/10) und die Spannung (d. h. die Drain-Spannung V₀) zwischen einer äquivalenten zusammengesetzten Kapazität C_LC, die durch jeweilige Kapazitäten einer (nicht dargestellten) Segmentelektrode und einem Speicherkondensator gebildet wird, die beide zwischen die Drain-Elektrode 6 und Erde geschaltet sind, so bemessen ist, wie bei (c) In Flg. 8 dargestellt, pflegt auf Grund der verringerten Dicke der Isolierschicht 3 dielektrischer Durchschlag der Isolierschicht 3 stattzufinden. Dies hat den folgenden Grund:

Von der Anmelderin wurde eine Reihe von Versuchen durchgeführt, bei denen als Schaltelement zum Treiben einer Flüssigkristall-Anzeige vom Matrixtyp zahlreiche Proben eines Dünnfilm-Transistors verwendet wurden, der den in Flg. 1 dargestellten Aufbau hatte und bei dem die Source-Elektrode 5 und die Drain-Elektrode 6 die

Gate-Elektrode 2 in der in Fig. 9 dargestellten Weise überlappten. Wenn diese Dünnfilm-Transistoren während eines längeren Zettraums unter Anlegung der Source- und Gate-Spannungen mit den Weilenformen (a) und (b) in Fi g. 8 betrieben wurden, zeigte sich, daß dielektrischer Durchschlag der Isolierschicht 3 an einem Teil, der sandwichartig zwischen der Source-Elektrode 5 und der Gate-Elektrode 2 eingefügt war, häufiger als an anderen Teilen stattfand, wie die Werte in der folgenden Tabelle zeigen.

Stellen, an denen

dielektrischer Durchschlag stattfand

Häufigkeit

der

Durchschlage

Überlappung zwischen den 99,83%

Elementen 2 und 5

Überlappung zwischen den 0,07%

Elementen 2 und 4

Überlappung zwischen den 0,10%

Elementen 2 und 6

Die Erfindung wurde mit dem Ziel entwickelt, die vorstehend beschriebenen Nachteile und Mängel, die den bekannten Dünnfilm-Transistoren innewohnen, im wesentlichen auszuschalten, und stellt sich die Aufgabe, einen verbesserten Dünnfilm-Transistor mit einem Elektrodenaufbau, der weniger dem dielektrischen Durchschlag unterliegt, verfügbar zu machen.

Ausgehend von einem Dünnfilm-Transistor mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen wird die Aufgabe erfindungsgemäß dadurch gelöst, daß ein Teil der Drain-Elektrode einen Teil der Gate-Elektrode überlappt, während die Source-Elektrode in einem Abstand zur Gate-Elektrode angeordnet ist.

Durch diese Anordnung kann ein etwaiger möglicher dielektrischer Durchschlag des zwischen der Source-Elektrode und der Gate-Elektrode liegenden Teils der Isolierschicht in vorteilhafter Weise weitgehend ausgeschaltet werden. Daher arbeitet der Dünnfilm-Transistor gemäß der Erfindung zufriedenstellend und beständig über einen langen Zeitraum, so daß er zuverlässig ist.

Bevorzugte Ausführungsformen der Erfindung werden nachstehend unter Bezugnahme auf die Abbildungen beschrieben.

Fig. 1 bis Fi g. 6 zeigen schematische Querschnittsansichten von bekannten Dünnfilm-Transistoren.

Flg. 7 ze'gt ein Schaltbild bei Verwendung des bekannten Dünnfilm-Transistors als Schaltelement zum Treiben einer bekannten Flüssigkristall-Anzeige.

Flg. 8 Ist ein Schema, das die jeweiligen Wellenformen der Spannungen an den Source-, Gate- und Drain-Elektroden eines Dünnfllm-Transistors bei Verwendung als Schaltelement auf die in Fig. 7 dargestellte Welse zeigt.

Flg. 9 ist eine schematische Draufsicht auf den bekannten Dünnfllm-Translstof und zeigt eine Elektrodenanordnung.

Flg. 10 ist eine schematische Draufsicht auf einen Dünnfilm-Translstor gemäß einer ersten Ausführungsform der Erfindung und zeigt eine Elektrodenanordnung.

Flg. 11 ist eine ähnliche Ansicht wie Flg. 10 und zeigt die mit Abstand zueinander angeordneten Drain- und Gate-Elektroden.

Fie. 12 ist eine ähnliche Ansicht wie Fig. 10, zeigt

jedoch eine zweite Ausführungsform der Erfindung.

Fig. 13 zeigt eine graphische Darstellung, die die Beziehung der kumulativen Ausfälle in Abhängigkeit von der Zeit für die Dünnfilm-Transistoren mit dem in F i g. 9, F i g. 10 und F i g. 11 dargestellten Aufbau veranschaulicht.

Fig. 14 zeigt eine graphische Darstellung, die die Gatespannungsabhängigkeit veranschaulicht, die für den Sättigungs-Drain-Strom in den Dünnfilm-Transistoren mit dem jeweils in Fig. 9, 10, 11 und 12 dargestellten Aufbau charakteristisch ist.

Bevor mit der Beschreibung der Erfindung begonnen wird, sei bemerkt, daß in allen Abbildungen gleiche Teile mit den gleichen Bezugsziffern bezeichnet sind.

In Fig. 10, die eine erste Ausführungsform der Erfindung darstellt, ist der Dünnfilm-Transistor mit dem in Fig. 1 dargestellten Aufbau gemäß der Erfindung und für die Zwecke der Erfindung so modifiziert, daß ein Zwischenraujn oder Spalt 8 zwischen Gate-Elektrode 2 und Source-Elektrode 5 gebildet wird, ·- Jhrend die Gate-Elektrode 2 und die Drain-Elektrode 6 nac'i wie vor einander bei 7 überlappen. Bei dem Dünnfilm-Transistor mit dem gemäß Fig. 10 modifizierten Aufbau wurde Al als Werkstoff für die Gate-Elektrode 2 verwendet, und die Gate-Isolierschicht 3 wurde durch Anodisieren der Gate-Elektrode 2 als 70 nm dicke Schicht aus AI₂Oj gebildet. Ferner wurden die Source-Elektrode 5 und die Drain-Elektrode 6 jeweils als 100 nm dicke Schicht aus Au gebildet, während die Halbleiterschicht 4 als 10 nm dicke Te-Schicht ausgebildet wurde. Die Halbleiterschicht 4 hatte eine Kanalbreite von 300 μπι und die Gate-Elektrode 2 eine Breite von 600 μπι, während der Spalt 8 zwischen den Gate- und Source-Elektroden 2 und 5 eine Breite von 100 μηι hatte.

Um die Zuverlässigkeit, d. h. die Brauchbarkeit zu prüfen, wurden die Transistoren gemäß der ersten Ausführungsform der Erfindung getestet, indem sie jeweils einzeln als Schaltelement zum Treiben der bekarmten Flüssigkristall-Anzeige vom Matrixtyp in der in Fig. 7 dargestellten Weise verwendet wurden, wobei die Source- und Gate-Spannung mit den jeweiligen Wellenformen (a) und (b) von FI g. 8 an die Source-Elektrode 5 bzw. die Gate-Elektrode 2 gelegt wurde. Als Ergebnis wurde festgestellt, daß, wie die Kurve w_c in der graphisehen Darstellung von Fig. 13 zeigt, die Transistoren eine konstante Leistung aufwiesen und nach Ablauf von 2800 Stunden kein dielektrischer Durchschlag der Isolierschicht 3 auftrat.
Für bekannte Dünnfilm-Transistoren, die sämtlich Im Aufbau identisch mit dem erfindungsgemäßen Transistor waren, außer daß kein Zwischenraum zwischen den Source- und Gate-Elektroden 5 und 2 vorgesehen war, wiw Fi g. 9 zeigt, ergab sich die Kurve m_t In der graphischen Darstellung von Fig. Ί3. Diese Kurve zeigt, daß

" nur etwa 20% der bekannten Dünnfllm-Transijtoren bis zum Ablauf von 2000 Stunden eine konstante Leistung aufwiesen und nach Ablauf von 2600 Stunden ein dielektrischer Durchschlaf bei allen Transistoren stattfand.
Die Kurve η\χ In der graphischen Darstellung von

Flg. 13 veranschaulicht den kumulativen Ausfall von Dünnfilm-Transistoren, die jeweils einen Spalt 11 zwischen den Drain- und Gate-Elektroden 6 und 2 aufwiesen, während die Source- und Gate-EleRtroden 5 und 2 sich bei 10 au." die in Fig. 11 dargestellte Welse überlappten. Diese Transistoren wurden in der gleichen Welse wie die Transistoren gemäß der Erfindung getestet. Die Kurve m₂ zeigt, daß der Prozentsatz der Transistoren, die nicht ausfielen, nach Ablauf von 2000 Stun-

den auf 20 bis 25?6 und nach Ablauf von 2800 Stunden auf 0% fiel.

Aus den vorstehenden Ausführungen und aus der graphischen Darstellung von Fig. 13 ergibt sich eindeutig, daß im Vergleich zu den Transistoren mit der In Fig. 9 und Flg. 11 dargestellten jeweiligen Elektrodenanordnungen der Transistor mit der in Fig. 10 dargestellten Elektrodenanordnung eine konstante Leistung über einen langen Zeitraum zeigte, ohne daß ein dielektrischer Durchschlag in der Isolierschicht 3 stattfand.

Da insbesondere bei dem Transistor mit der In Fig. 10 dargestellten Elektrodenanordnung der elektrische Widerstand eines Teils der Halbleiterschicht 3 des Spalts 8 sich als parasitärer Widerstand zum EIN-Wlderstand des Transistors addiert, besteht die Möglichkeit, daß bei Verwendung des Transistors als vorstehend genannter Schalttransistor der Widerstand während des EIN-Zustandes auf einen solchen Wert steigt, daß das EIN-AUS-Verhältnis R_aus ^/rein <^rein ^{uncl r}aus stellen die EIN- bzw. AUS-Wldersiände des Transistors dar) des Transistors erniedrigt wird. Die Sättigungs- Drainstromcharakteristik des Transistors mit der in Fig. 10 dargestellten Elektrodenanordnung ist so gewählt, wie durch die Kurve n₀ in der graphischen Darstellung in Fig. 14 gezeigt, während die des Transistors mit der in Fig. 9 dargestellten Elektrodenanordnung und die des Transistors mit der in Fig. 9 dargestellten Elektrodenanordnung durch die Kurven //, bzw. n₂ in der graphischen Darstellung von Fig. 14 dargestellt sind.

Wenn, wie Fig. 14 zeigt, K₆ <-8, ist die Sättigungs-Drain-Stromcharakteristik des Transistors mit der In Fig. 10 dargestellten Elektrodenanorndung im wesentlichen gleich derjenigen des Transistors mit der in Fig. 9 dargestellten Elektrodenanordnung, so daß die Erniedrigung des ElN-AUS-Verhältnisses des Transistors mit der in Flg. 10 dargestellten Elektrodenanordnung vernachlässigbar ist.

Im Gegensatz hierzu ist, wie aus der Kurve n₂ in der graphischen Darstellung von Fig. 14 leicht erkennbar ist, bei dem Transistor mit der in Fig. 11 dargestellten Elektrodenanordnung der Sättigungs-Drainstrom bei erniedrigtem EIN-AUS-Verhältnis klein im Vergleich zu den beiden Transistoren mit den in F i g. 9 und Fig. 10 dargestellten Elektrodenanordnungen.

Die vorstehenden Ausführungen zeigen, daß bei einer Elektrodenanordnung des Transistors in der in Fig. 10 dargestellten Weise der erhaltene Transistor eine zuverlässige Leistung über einen langen Zeitraum zu erbringen vermag, ohne daß dielektrischer Durchschlag in der Isolierschicht stattfindet und ohne daß das EIN-AUS-Verhältnis kleiner wird.

Fig. 12 zeigt eine zweite Ausführungsform der Erfindung. Der dort dargestellte Dünnfilm-Transistor ist im Aufbau und in den Werkstoffen mit dem im Zusammenhang mit der ersten Ausführungsform der Erfindung verstehend beschriebenen Transistor identisch, außer daß die Source- und Drain-Elektroden 5 und 6 eine Breite von je 1000 μτη haben, der Spalt 8 zwischen den Source- und Gate-Elektroden 5 und 2 eine Weite von 100 μηι und die Halbleiterschicht 4 im Bereich des Spaltes 8 und in der Nähe der Source- und Drain-Elektroden 5 und 6 eine Breite von 900 μηι hat.

Der Transistor mit der in Fig. 12 dargestellten Elektrodenanordnung wurde zufriedenstellend während eines langen Zeitraums betrieben, ohne daß dielektrischer Durchschlag in der Isolierschicht auftrat, und zeigte eine ähnliche Leistung wie der Transistor mit der in Fig. 9 dargestellten Elektrodenanordnung. Die Säuigungs-Drain-Stromcharakteristlk des Transistors mit dem in Flg. 12 dargestellten Aufbau ist durch die Kurve /ij in Fig. 14 dargestellt, die der Kurve n, sehr ähnlich ist. Demgemäß ist das EIN-AUS-Verhältnis des Transistors mit der in Flg. 12 dargestellten Elektrodenanordnung auch bei V₀ > 8 dem durch die Kurve n, dargestellten sehr ähnlich.

Es ist zu bemerken, daß ähnliche Angaben auch dann gelten, wenn die Gate-Elektrode 2 aus Ta, Hf, Nb, Mo oder Au besteht, die Gate-Isollerschlcht 3 durch Anodisieren des Werkstoffs für die Gate-Elektrode oder aus SlO, SiO₂, Al₂Oj oder Si)N₄ nach einer beliebigen bekannten chemischen Aufdampfmethode oder einer beliebigen bekannten Vakuum-Abscheldungsmethode oder einer beliebigen bekannten Sputtermethode gebildet worden ist, die Source- und Drain-Elektroden 5 und 6 beide aus Al, In, Ni oder Mo gebildet worden sind und/oder die Halbleiterschicht 4 aus CdSe, CdS oder PbS gebildet Ist.

In weiteren Ausgestaltungen der Erfindung können bei der zweiten Ausführungsform an Stelle der Verwendung einer Halbleiterschicht 4, deren im Bereich des Spaltes 8 und in der Nähe der Source- und Drain-Elektroden liegenden Teile breiter sind als der restliche Teil (Kanalbereich), diese Teile entweder eine größere Dicke als der restliche Teil oder eine höhere Konzentration an Verunreinigungen aufweisen, wodurch jede mögliche nachteilige Auswirkung, die der parasitäre Widerstand verursachen kann, vermieden wird.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Dünnfilm-Transistor aus einem Substrat, auf dem Source- und Drain-Elektroden gebildet sind, einer Halbleiterschicht, die einerseits mit der Source-Elektrode und andererseits mit der Drain-Elektrode in Kontakt steht, einer Gate-Elektrode und einer zwischen der Halbleiterschicht und der Gate-Elektrode angeordneten Gate-Isolierschicht, dadurch gekennzeichnet, daß ein Teil der Drain-Elektrode (6) einen Teil der Gate-Elektrode (2) überlappt, während die Source-Elektrode (5) in einem Abstand zur Gate-Elektrode (2) angeordnet ist.

2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die in dem Zwischenraum (8) zwischen der Source Elektrode (5) und der Gate-Elektrode (2) angeordneten und an die Source- und Gate-Elektroden i£. 2) angrenzenden Teile der Halbleiterschicht (4) btsiter sind als ihr verbleibender Kanalteil.

3. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die in dem Zwischenraum (8) zwischen der Source-Elektrode (5) und der Gate-Elektrode (2) angeordneten und an die Source- und Gate-Elektroden (S, 2) angrenzenden Teile der Halbleiterschicht (4) dicker sind als ihr verbleibender Kanalteil.

4. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die in dem Zwischenraum (8) zwischen der Source-Elektrode (5) und der Gate-Elektrode (2) angeordneten und an die Source- und Gate-Elektroden (5, 2) angrenzenden Teile der Halbleiterschicht (4) etne höhere Konzentration an Verunreinigungen aufweisen als ihr verbleibender Kanalteil.