DE3117950C2

DE3117950C2 -

Info

Publication number: DE3117950C2
Application number: DE3117950A
Authority: DE
Inventors: Michael Poleshuk; Joseph J. Webster N.Y. Us Wysocki
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1980-06-02
Filing date: 1981-05-06
Publication date: 1993-04-01
Also published as: CA1175158A; GB2077039B; DE3117950A1; JPH0568855B2; JPS5721867A; GB2077039A; US4389481A

Description

Die Erfindung betrifft einen Dünnfilm-Transistor, der auf einem Substrat angeordnet ist und eine Source- und eine Drain-Elektrode, eine Gate-Elektrode und einen Halbleiterbereich umfaßt, eine Transistoranordnung sowie Verfahren zur Herstellung eines derartigen Dünnfilm- Transistors bzw. einer solchen Transistoranordnung.

Ein Dünnfilm-Transistor der vorgenannten Art ist aus einer Veröffentlichung in "IEEE Transactions of Electron Devices", Bd. ED-27, Nr. 1, Jan. 1980, S. 223-230, bekannt.

Ferner ist es bekannt, Dünnfilm-Transistoren und speziell Dünnfilm-Transistoranordnungen zur Steuerung und zum Betrieb von Anzeigeflächen zu verwenden, z. B. für Flüssig kristallanzeigen, Elektrolumineszenz-Einrichtungen und dergleichen. Dünnfilmtransistoren gemäß der vorliegenden Erfindung bieten einen interessanten Ersatz für die Ver wendung von Siliciumtechnologie, da mit dieser Technologie ein Problem der Abmessungsbegrenzung verbunden ist. Eine große Anzahl von Dünnfilmtransistoren kann innerhalb einer Fläche gegebener Größe und in einer Dichte hergestellt werden, die für Bildanzeigen ausreichend ist. Beispiele von Dünnfilmtransistoren und entsprechenden Anzeigetafeln sind in der U.S.-PS 40 40 073 und 40 42 854 beschrieben.

Bei der Herstellung von Dünnfilmtransistor-Anordnungen müssen genau definierte geometrische Muster von Metallen, Halbleitern und Isolatoren erzeugt werden. Diese werden in Schichten niedergeschlagen oder abgelagert, um die Transistorgestaltung und die Schaltkreisverbindungen her zustellen. Diese Muster lassen sich durch Schattenmaskie rung oder Photodruckverfahren erzeugen. Bei einer ersten und üblichen klassischen Methode wird eine Reihe mechani scher Masken verwendet, um geometrische Muster zu bilden, während der übrige Teil des Substrats gegenüber der Nie derschlagsquelle abgeschirmt wird. Die Photodruckmethode ist besonders im Einblick auf kostengünstige Fabrikation großflächiger Schaltungen, die Komponenten in hoher Dichte aufweisen, günstig.

Es gibt zwei Photodruck-Fabrikationsvorgänge, der sub traktive und der additive. Im subtraktiven Verfahren mas kieren Photolackschichten in musterförmiger Gestaltung die gewünschten Bereiche niedergeschlagener Substanzen, während die nicht gewünschten Zonen auf irgendeine belie bige Weise beseitigt werden, etwa durch chemisches Ätzen, Plasmaätzen, Ionenfräsen oder dergleichen. Im additiven Verfahren werden die unerwünschten Bereiche durch Photo lackschichten maskiert, bevor die Substanz niedergeschla gen wird. Beim Eintauchen des Substrats in eine geeignete Lösung für den Photolack wird dieser weggelöst, wodurch dann auch die unerwünschte Substanz abschwemmt und ein Substrat übrig bleibt, auf dem sich ein genau definier tes Schaltungsmuster befindet. Wahlweise kann auch Plasma plattierung eingesetzt werden, um den Photolack und das unerwünschte Material zu entfernen.

Bei der Fabrikation von Mehrschichten-Dünnfilmtransistoranordnungen ergeben sich zwei technologisch kritische Vor gänge, nämlich die Bildung von elektrischem Kontakt zwischen Schaltungselementen, die sich in verschiedenen Ebenen befin den, und die Isolation von Leiterbahnen, welche Muster von Metall und Halbleitern überkreuzen. Bei einem Aufbau von Dünnfilmtransistoren erstrecken sich Halbleiterfilme vom Niveau des Substrats zu Source- und Drain-Anschlüssen im nächsten Niveau. Das Gateoxid und die Elektrode müssen dieser Kontur folgen. Der Gate-Aufbau und die Überkreuzungen bilden die dritte und vierte Schicht. Die Gestaltung der gesamten Vorrichtung ist die von mehrschichtigen Mesatransistoren mit unterschiedlichem räumlichem Aufbau und individuellen Höhen, die im Bereich zwischen etwa 10 nm bis zu mehreren 100 nm reichen. Das Überdecken der Mesastufen durch kon tinuierliche Filme von gleichmäßiger Stärke bereitet Schwierigkeiten wegen der scharf ausgebildeten Vertikal kanten von Mustern, welche sich durch die Verfahrens schritte ergeben, wie etwa das oben kurz angedeutete Photodruckverfahren. Wegen der scharfen Ränder sind die anschließend aufgetragenen Schichten an der Stelle, wo sie sich über die scharfen Ränder legen, dünner als auf den ebenen Flächen der Muster, die vorher hergestellt worden sind. Folglich besteht die Gefahr, daß an den Rändern Unterbrechungen oder Kurzschlüsse auftreten. Es ist leicht verständlich, daß bei einer Anzeigevorrichtung für bildliche Darstellungen praktisch alle Dünnfilmtransistoren funktions fähig sein müssen, um Unvollständigkeiten in der gesamten Anzeigevorrichtung zu vermeiden.

In der U.S.-PS 36 69 661 wird ein Verfahren zur Herstellung eines Dünnfilmtransistors auf einem Substrat durch Auf dampfen von Schichten verschiedener Substanzen von Quellen her beschrieben, die unter verschiedenen Winkeln zum Sub strat angeordnet sind. In der U.S.-PS 40 35 276 und der U.S.-PS 40 90 006 ist ein Verfahren beschrieben zur Her stellung koplanarer Dünnfilme auf einem Substrat durch Bildung eines Musters aus einem ersten Dünnfilm und einem Verbrauchsmaterial. Ein zweiter Dünnfilm wird dann durch HF-Sputtern unter Vorspannung aufgebracht, und das Ver brauchsmaterial wird danach weggeätzt. In der U.S.-PS 40 40 073 ist ein Dünnfilm-Feldeffekttransistor mit zwei Gates beschrieben, bei welchem Cadmiumselenit als Halb leitermaterial dient, Indium auf beiden Seiten des leiten den Kanals angeordnet ist, um die Leitfähigkeit zu verbessern, und die Source- und Drain-Kontakte eine Kombi nation aus einer Indiumschicht und einer Kupferschicht sind. In der U.S.-PS 30 42 854 ist eine großflächige, ebene Festkörperanzeigetafel beschrieben, bei der in das Anzeige medium eine Dünnfilmtransistoradressierung und -steuerschal tung integriert ist. Die U.S.-PS 40 55 885 legt ein Ver fahren dar, mit welchem eine ladungsgekoppelte Halbleiter vorrichtung hergestellt wird, wobei Oxidbereiche auf den Seiten einer ersten Reihe von Elektroden gebildet werden, die einander gegenüberstehen, während eine zweite Reihe von Elektroden zwischen den Oxidbereichen angeordnet wird.

In "IEEE Transactions of Electron Devices", Bd. ED-20, Nr. 11, Nov. 1973, wird in einem Artikel "A6 × 6 Inch 20 Lines-per-Inch Liquid-Crystal Display Panel" von T. P. Brody, Juris A Asars und Douglas Dixon eine 36 Quadratzoll große, ebene, integrierte Bildschirmanzeigetafel beschrieben, die mittels Dünnfilm-Transistoren in Verbindung mit nematischer Flüssigkristalltechnologie hergestellt wird.

Der Erfindung liegt die Aufgabe zugrunde, einen Dünnfilm-Transistor der eingangs genannten Art zu schaffen, der einen für die Herstellung besonders günstigen Aufbau aufweist. Ferner liegt der Erfindung die Aufgabe zugrunde, Verfahren zur Herstellung eines solchen Dünnfilm-Transistors zu schaffen.

Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 bzw. mit den Merkmalen der Patentansprüche 9 oder 10 gelöst.

Der erfindungsgemäße Dünnfilm-Transistor ermöglicht eine planare Ausbildung bei einem lageweisen Aufbau. Die einzelnen Schichten und die Leiterelektrodenmuster können gleichzeitig mit der Ausbildung der diskreten Musterbereiche gebildet werden. Das erfindungsgemäße Verfahren läßt sich auch für einen Transistoraufbau mit doppeltem Gate weiterbilden.

Im übrigen gehen Weiterbildungen der Erfindung aus den dem Patentanspruch 1 bzw. den Patentansprüchen 9 und 10 nachgeordneten Unteransprüchen hervor.

Ausführungsbeispiele der Erfindung sind nachfolgend anhand der beigefügten Zeichnungen näher beschrieben. Darin zeigt

Fig. 1 einen Schnitt durch einen erfindungsgemäßen Dünnfilm-Transistor einer ersten Ausführungsform,

Fig. 2 einen Schnitt durch einen erfindungsgemäßen Dünnfilm-Transistor einer weiteren Ausführungsform,

Fig. 3 einen Schnitt durch einen erfindungsgemäßen Dünnfilm-Transistor einer weiteren Ausführungsform mit Doppel-Gate,

Fig. 4A bis 4G aufeinanderfolgende Schritte eines ersten Abschnittes eines Verfahrens zur Herstellung eines erfindungsgemäßen Dünnfilm-Transistors,

Fig. 5A bis 5F aufeinanderfolgende Schritte eines weiteren Abschnittes des Verfahrens zur Herstellung eines erfindungsgemäßen Dünnfilm-Transistors und

Fig. 6 ein Schaltschema einer Transistoranordnung mit zwei Dünnfilm-Transistoren und Verbindungsleitern.

Die Fig. 1 bis 3 zeigen verschiedene Ausführungsformen einer Dünnfilmtransistor-Vorrichtung 10. In Fig. 1 ist ein Transistor gezeigt, bei dem Source und Drain unmittelbar an das Substrat angrenzen, während in den Fig. 2 und 3 zwei Ausführungsformen gezeigt sind, bei denen die Gate- Elektrode unmittelbar an das Substrat angrenzt. Gleiche Be zugszeichen in den Figuren bezeichnen jeweils gleiche Teile.

Auf einem Substrat 12 in Form einer ebenen Glasplatte sind in der Darstellung der Fig. 1 eine Source-Elektrode 14 und eine Drain-Elektrode 16 aufgebaut. Die Bereiche zwischen Source- und Drain-Elektrode sind mit derselben Stärke durch ein Isoliermaterial 18 ausgefüllt. Dadurch ergibt sich für die Ablagerung der nächsten Schicht, welche eine Halb leitermaterial-Schicht mit einem bestimmten Flächenmuster gemäß der mit 20 bezeichneten Zone ist, eine ebene Fläche. Nach dem Ablagern der Halbleitermuster 20 werden die Be reiche dazwischen mit einer Isoliermaterialschicht 18′ aus gefüllt, um wiederum für die Ablagerung der nächsten Schicht, die in diesem Fall die Isolierschicht 18′ ist, eine planare Oberfläche zu schaffen. Die zwischen dem Halbleiter und der Gate-Schicht abgelagerte Isolierschicht 18′ ist der Gate- Isolator. Die nächste Schicht enthält die Gate-Elektroden 22 der Dünnfilmtransistor-Anordnung. Eine Isoliermaterial- Schicht 18′′′ wird anschließend in einer Stärke abgelagert, die praktisch der Stärke der Gate-Elektrode entspricht, so daß ein vollkommen planarer Dünnfilm-Transistor ent standen ist.

Die Anordnung nach Fig. 2 ist derjenigen nach Fig. 1 im Wesen ähnlich; nur die Gate-Elektrode 22 liegt in diesem Fall unmittelbar auf dem Substrat 12, und die übrigen Schichten des Dünnfilmtransistors sind gegenüber der An ordnung nach Fig. 1 in umgekehrter Reihenfolge aufge bracht. Die so erzeugte Dünnfilmtransistor-Anordnung mit Source- und Drain-Elektroden 14, 16 auf der Oberfläche und zwischen diesen ausgefüllten Bereichen aus Isolier material 18 ist vollständig planar und eignet sich be sonders zum Betreiben einer Anzeigevorrichtung, etwa einer Flüssigkristallanzeige oder einer Elektrolumineszenz anzeige.

Die Fig. 3 zeigt ein weiteres Ausführungsbeispiel, bei welchem auf der planaren Oberfläche von Source- und Drain- Elektrode 14, 16 und dem dazwischenliegenden Isolierma terial 18 gemäß Ausführungsform der Fig. 2 eine zweite Gate-Elektrode 22′ abgelagert ist, wodurch ein Dünnfilm Transistor mit Doppel-Gate gebildet wird. Es versteht sich, daß die Bereiche um die zweite Gate-Elektrode 22′ herum mit gleicher Stärke durch Isoliermaterial 8′′′ aufgefüllt sind. Bei dieser Ausführungsform ist es auch möglich, die Position der Source-Drain-Isolierschicht 14, 16, 18 mit der der Halbleiter-Isolierschicht 20, 18′ zu vertauschen und eine zusätzliche Isolierschicht zwischen Halbleiter und Gate 22′ anzubringen.

Bei den in den Fig. 1 bis 3 und in der gesamten übrigen Beschreibung dargestellten Dünnfilmtransistoren können als Werkstoffe sämtliche für den vorgesehenen Zweck brauchbaren Substanzen eingesetzt werden. So kann z. B. das Substrat jedes planare Isolierstoffmaterial sein, wie Glas, Keramik, Plastikmaterialien einschließlich Polymethylmethacrylat, Mylar, Polyvinylpolymere und dgl. Man bevorzugt als Substrat ein transparentes oder halbtransparentes Material, jedoch sind auch lichtundurchlässige Werkstoffe brauchbar.

Die Source- und Drain-Elektroden und auch die Leiter oder Sammelleiter zur Source-Elektrode können durch jedes als geeignet bekannte Material hergestellt sein, z. B. Chrom, Gold, Indium, Silber, Aluminium, Nickel und dgl. Auch sind Kombinationen dieser Materialien gelegentlich zweckmäßig, z. B. eine Chrom-Gold-Indium-Zusammensetzung für bestimmte Anwendungsfälle. Die Gate-Elektrode kann aus einem der für die Source- und Drain-Elektroden aufgeführten Materialien bestehen und zusätzlich aus Aluminium, Zinn, Kupfer, Platin und dgl. Auch die Zuleitung zur Gate-Elektrode kann aus diesen Materialien bestehen, doch wird dazu im allgemeinen Aluminium verwendet.

Die Halbleiterbereiche können aus jedem geeigneten Material bestehen, das für Dünnfilmtransistoren bekannt ist, z. B. aus Cadmiumselenid, Tellur, Cadmiumsulfid, Silicium, Indiumarsenid, Galliumarsenid, Zinnoxid, Bleitellurid und dgl.

Weiter versteht es sich, daß die Halbleiterbereiche selbst in Schichtausbildung abgelagert sein können, wie dies in der U.S.-PS 40 40 073 für eine indium-überzogene Cadmium selenid-Halbleiterzone beschrieben ist.

Die Isolierschicht kann aus jedem geeigneten Isoliermaterial, wie Aluminiumoxid, Siliciummonoxid, Siliciumdioxid, Calcium fluorid, Magnesiumfluorid, organischen Polaren einschließ lich Polymeren von Hexachlorbutadien, Divinylbenzol, Arylsulfonen, fluorinierten Alkenylen, wie Polytetrafluor äthylenpolymeren, Paraxylol und dgl. bestehen.

Bei der Herstellung von derartigen Gebilden, wie sie in den Fig. 1 bis 3 dargestellt sind, soll die Stärke oder Dicke der einzelnen Schichten derart gewählt werden, wie in die ser Beschreibung ausgeführt. So hängt die Stärke der Halb leiter-Schicht ganz allgemein von der Art des verwendeten Materials ab und kann zwischen 4 nm für eine Tellurschicht und 10 bis 200 nm für das übrige Material betragen, ins besondere für Cadmiumselenid. Die Isolierschicht sollte dick genug sein, daß keine noch so kleinen Löcher darin auftreten. Deshalb sollte die Gate-Isolierschicht stärker als 10 nm und vorzugsweise 100 bis etwa 300 nm sein. Die Source- und Drain-Elektroden und die Gate-Elektrode sollten eine Stärke von etwa 30 bis etwa 100 nm und vorzugsweise zwischen 50 und 100 nm haben.

Bei der Herstellung eines Dünnfilmtransistors oder einer Anordnung aus Dünnfilmtransistoren wird ein Substrat als Trägerkörper verwendet, auf dem die einzelnen Elemente aufgebaut werden. Die Source- und Drain-Elektroden können z. B. an dem für sie vorgesehenen Platz auf dem Substrat durch eine geeignete Metallmaske im Vakuum aufgedampft werden. Anschließend können die zuerst aufgebrachten Be reiche, die die Source- und Drain-Elektroden und gegebenen falls den Verbindungsleiter zur Source bilden, maskiert werden, und das Isoliermaterial wird dann mit einer Schicht stärke aufgedampft, die praktisch derjenigen der Source und Drain gleich ist. Diese Technik läßt sich für jede einzelne Schicht, die in Folge auf dem Substrat aufgebaut wird, wiederholen, bis der Dünnfilmtransistor fertig ist. Wie jedoch in den Fig. 4A bis G gezeigt ist, wendet man bevorzugt ein additives Photodruckverfahren für das Erzeu gen der ersten Schicht und aller sich anschließenden Schich ten an. Wie in Fig. 4A gezeigt, ist auf das Substrat 12, eine Glasplatte, ein geeignetes Photolackmaterial aufge bracht, das sich bei Belichtung chemisch verändert und in den belichteten Bereichen leicht durch wäßrige Lösun gen entfernt werden kann. Ein dazu geeignetes Photolack material ist Shipley AZ 1360 J der Firma Shipley Co., Inc., Newton, Massachusetts. Das Photolackmaterial wird anfangs gleichmäßig über das Glassubstrat 12 ausgebreitet und dann durch eine geeignete Maskierungsanordnung belichtet, welche ein photographisches Diapositiv mit der gewünschten Muster gestaltung sein kann, damit die Bereiche 24 des Photolacks belichtet werden. Der Photolack wird dann in ein Lösungs bad, das das belichtete Material löst, eingetaucht, so daß nur noch die erhalten gebliebenen Bereiche 26 des Photolacks zurückbleiben. Der mit den Photolackbereichen 26 versehene Substratkörper kann dann in eine geeignete Vakuumvorrich tung eingesetzt werden, wo Source- und Drain-Material gleichmäßig über die Fläche aufgedampft werden, bis die vorher vom Photolack befreiten Zonen mit der gewünschten Stärke von Source 14 und Drain 16 angefüllt sind. An schließend werden die verbliebenen Bereiche des Photo lacks, die in Fig. 4B mit 26 bezeichnet sind, mittels einer geeigneten Lösungssubstanz, wie Aceton, weggelöst, so daß ein Aufbau nach Fig. 4C zurückbleibt. Anschließend wird eine zweite Photolackschicht über die Anordnung nach Fig. 4C ausgebreitet, so daß eine Anordnung gemäß Fig. 4D entsteht, bei der Photolackmaterial auf dem Substrat und außerdem auch auf den Source- und Drain-Flecken abgelagert ist, die zuvor auf dem Substrat 12 aufgebaut worden sind.

Diese Anordnung wird dann erneut belichtet, was sich vor teilhaft durch das Substrat hindurch ausführen läßt, da Source- und Drain-Elektrode 14, 16 sehr gut als Maske wir ken. Der Photolack wird dann erneut durch Ablösen mit einem nur für die belichteten Bereiche wirksamen Lösungs mittel in diesen belichteten Bereichen weggelöst, so daß dann Photolack nur in den Bereichen 26 über Source- und Drain-Elektrode stehenbleibt. Erneut wird diese Anordnung in eine Vakuumvorrichtung eingesetzt, und es wird eine Isoliermaterialschicht aus beispielsweise Al₂O₃ gleichmäßig auf die freiliegenden Flächen aufgedampft, wodurch eine Anordnung gemäß Fig. 4F entsteht. Nach Weglösen des Photo lackmaterials 26 in Fig. 4F bleibt eine ebene Anordnung nach Fig. 4G, in der auf einem Substrat 12 Source- und Drain- Elektrode 14 bzw. 16 und dazwischen Isolierbereiche 18 vor handen sind. Es versteht sich natürlich, daß, wenn eine Gestaltung entweder nach Fig. 2 oder nach Fig. 3 gewünscht ist, anfangs auf dem Substrat 12 statt der Source- und Drain- Elektroden eine Gate-Elektrode gebildet wird.

Die noch verbleibenden Schritte des Herstellungsvorgangs werden anhand der Fig. 5A bis F beschrieben. Der in Fig. 4G gezeigte Aufbau wird als nächstes gleichmäßig mit einem Photo lackmaterial beschichtet, und dieses wird belichtet, damit in gewissen Bereichen, die in Fig. 5A mit 28 bezeichnet sind, der Photolack photochemisch zersetzt wird. Der Bereich 28 ist derjenige, in dem anschließend ein Halbleitermaterial aufgedampft werden soll. In einer Weise, wie es bereits in Verbindung mit den Fig. 4A bis G beschrieben wurde, wird in den Bereichen 28, in denen zuvor der Photolack ent fernt worden ist, das Halbleitermaterial 20 aufgedampft. Natürlich breitet sich das Halbleitermaterial auch über die in Fig. 5A mit 30 bezeichneten Photolackbereiche aus, nach dem Weglösen des Photolacks mit einem Lösungsmittel bleibt jedoch ein Aufbau gemäß Fig. 5B zurück. Erneut wird Photolack gleichmäßig über den Aufbau nach Fig. 5B ge breitet und dieser dann so belichtet, daß nur die unmittelbar über der Halbleiterschicht 20 liegenden Bereiche durch Photolackmaterial 26 geschützt sind. Isoliermaterial 18′ wird dann in einer Stärke, die der Dicke der Halbleiter- Schicht 20 praktisch gleich ist, aufgetragen. Bei jedem Auftragungsvorgang des Isoliermaterials, wie er bereits früher erwähnt ist oder auch noch folgt, kann die Stärke des Isoliermaterials exakt durch einen Schwingquarzkristall- Dickenmeßkopf und z. B. einen Sloan MDC 9000 Digital Deposition Controller der Sloan Technology Corporation, Santa Barbara, Californien, überwacht und gesteuert werden. Nach dem Auf bringen des Isoliermaterials 18′ wird der Photolack 26 weggelöst, wobei auch die Isoliermaterial-Schicht, die auf die Photolack-Schicht aufgebracht ist, weggelöst wird.

Der nächste Schritt bei der Herstellung des Dünnfilm transistors ist das gleichmäßige Niederschlagen der Isolier schicht 18′′ über die gesamte planare Oberfläche, die durch die Halbleiterschicht 20 und die Isoliermaterialschicht 18′, welche zwischen den Halbleiterschichten beispiels weise in einer Dünnfilmtransistor-Anordnung abgelagert ist, gebildet wird. Hierdurch erhält man den in der Fig. 5D dargestellten Aufbau. Erneut wird dann eine gleichmäßige Photolackschicht auf die Gate-Isolierschicht 18′′ aufge tragen, und die Bereiche, in denen die Gate-Elektrode nie dergeschlagen werden soll, werden durch eine entsprechende Maske belichtet und weggelöst. Anschließend wird Gate- Elektrodenmaterial 22 über die gesamte Oberfläche aufge bracht, wie dies die Fig. 5E zeigt. Nach dem Beseitigen des Photolacks 261 wobei auch die über dem Photolack liegende metallische Ablagerung weggelöst wird, erhält man einen Aufbau gemäß Fig. 5F. An dieser Stelle kann, wenn es erwünscht oder nötig ist, das Photolackaufbring verfahren ein weiteres Mal angewendet werden, wobei dann die Bereiche über der Gate-Elektrode 22 der Fig. 5F aber mals maskiert werden, so daß schließlich der endgültige Zustand gemäß Fig. 1 gewonnen wird.

Es versteht sich, daß unterschiedliche Techniken und Kom binationen davon bei dem Herstellungsvorgang nach der Erfindung eingesetzt werden können. So läßt sich z. B. eine Kombination von Photodrucktechnik und Maskierungs technik verwenden, um den Vorgang zu vereinfachen. Beim Schritt des Zustands nach Fig. 5B ist es z. B., anders als beschrieben, vorteilhaft, die Halbleiter-Bereiche durch eine Maskierungsvorrichtung aufzudampfen. In glei cher Weise kann jeder Schritt abgewandelt werden, indem statt der beschriebenen Photodrucktechnik Maskierungs techniken eingesetzt werden. Ein anderes Ausführungsbei spiel, das ausgeführt werden kann, betrifft den Schritt, bei dem der Körper gemäß Fig. 5D hergestellt wird. Wenn z. B. die Isolierschicht 18′ zwischen den Halbleiter-Flecken 20 ausgebildet worden ist, könnte eine zusätzliche Menge von Isoliermaterial verwendet werden, um den Halbleiter-Bereich direkt abzudecken, so daß dann nicht zuerst zwischen die Halbleiter-Schicht und die Isolierschicht ein Photolack material eingefügt wird. Anschließend könnte abermals mit Photodruckmaskierung das Isoliermaterial über die Halb leitervorrichtung 20 gebreitet werden, und die im Isolier material verbliebenen Vertiefungen können dann durch einen weiteren Aufdampfvorgang ausgefüllt werden.

Fig. 6 zeigt ein Schemabild zweier Dünnfilmtransistoren, die einen Teil einer größeren Dünnfilmtransistor-Anordnung zusammen mit den zugehörigen Sammelschienen oder Leitern bilden. Zu dem Zweck sind in der Figur senkrecht verlau fende Sammelleiter 30, 30′, 30′′ gezeigt. Der Leiter 30 ist mit der Source-Elektrode des Transistors T₁ verbunden. Die Gate-Sammelleiter 32, 32′, 32′ zeigen, daß Gate-Leiter 32 mit dem Gate des Transistors T₁, Gate-Leiter 32′ mit der Gate-Elektrode des Dünnfilmtransistors T₂ verbunden sind.

Jeder Dünnfilmtransistor steuert ein Bildelement einer Anzeigevorrichtung, beispielsweise einer Flüssigkristallanzeigevorrichtung. In jedem Fall bildet in dem vereinfachten Schaltbild die Drain-Elektrode jedes Dünnfilmtransistors eine der leitenden Schichten eines Flüssigkristallelementes. Die andere leitende Schicht des Flüssigkristallelementes ist mit Masse verbunden. Beim Steuern des Dünnfilmtransistors wird der Flüssigkristall mit Bezug auf die Wiedergabe einer Bildinformation gesteuert. Die Steuerung der gesamten Dünnfilmtransistor- Anordnung erlaubt die Wiedergabe bildlicher oder alphanumerischer Informationen. Diese Anordnung ist lediglich als Beispiel zu verstehen, und es vesteht sich, daß auch wesentlich komplexere Schaltverbindungen herzustellen sind, z. B. mit Hilfe zusätzlicher Speicherkondensatoren in der gezeigten Schaltung für jeden Dünnfilmtransistor gemäß Fig. 6. Es sind auch andere Anzeigevorrichtungen, z. B. Elektrolumineszenzvorrichtungen oder dgl. mit Hilfe planarer Dünnfilmtransistoren oder Transistor- Anordnungen gemäß der Erfindung steuerbar.

Claims

1. Dünnfilm-Transistor, der auf einem Substrat angeordnet ist und eine Source- und eine Drain-Elektrode, eine Gate-Elektrode und einen Halbleiterbereich umfaßt, dadurch gekennzeichnet, daß die Source- und die Drain-Elektrode (14, 16), die Gate-Elektrode (22) und der Halbleiterbereich (20) in der zum Substrat (12) parallelen Ebene jeweils von Schichten (18, 18′, 18′′′) aus isolierenden Materialien umgeben sind und zusammen mit ihnen jeweils eine durchgehende Schicht von im wesentlichen gleichmäßiger Dicke bilden, wobei diese drei Schichten lagemäßig übereinander angeordnet sind und die den Halbleiterbereich enthaltende Schicht sowie die die Gate-Elektrode enthaltende Schicht durch eine vierte durchgehende Schicht (18′′) aus isolierendem Material von im wesentlichen gleichmäßiger Dicke getrennt sind und wobei zumindest die unmittelbar auf dem Substrat (12) angeordnete Schicht auf der vom Substrat abgewandten Seite eine planare Oberfläche bildet.

2. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß jede der vier Schichten auf der vom Substrat (12) abgewandten Seite eine planare Oberfläche bildet.

3. Dünnfilm-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schichtaufbau derart ist, daß unmittelbar auf dem Substrat (12) die Schicht mit der Source- und der Drain-Elektrode (14, 16) angeordnet ist und auf ihr die Schicht mit dem Halbleiterbereich (20) liegt, auf der sich die Isolierschicht (18′′) befindet, die ihrerseits von der Schicht mit der Gate-Elektrode (22) abgedeckt wird.

4. Dünnfilm-Transistor Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schichtaufbau derart ist, daß unmittelbar auf dem Substrat (12) die Schicht mit der Gate-Elektrode (22) angeordnet ist und auf ihr die Isolierschicht (18′′) liegt, auf der sich die Schicht mit dem Halbleiterbereich (20) befindet, die ihrerseits von der Schicht mit der Source- und der Drain-Elektrode (14, 16) abgedeckt wird.

5. Dünnfilm-Transistor nach Anspruch 4, dadurch gekennzeichnet, daß über der Schicht mit der Source- und der Drain-Elektrode (14, 16) eine weitere Schicht mit einer weiteren Gate-Elektrode (22′) angeordnet ist.

6. Dünnfilm-Transistor nach Anspruch 5, dadurch gekennzeichnet, daß zwischen der Schicht mit der Source- und der Drain-Elektrode (14, 16) und der Schicht mit der weiteren Gate-Elektrode (22′) eine zusätzliche Isolierschicht angeordnet ist.

7. Dünnfilm-Transistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schicht mit der Source- und der Drain-Elektrode (14, 16) und/oder die Schicht mit der Gate-Elektrode (22) bzw. die Schichten mit den Gate-Elektroden (22, 22′) elektrische Verbindungsleiter (30, 30′, 30′′ bzw. 32, 32′, 32′′) zu den Elektroden enthalten.

8. Dünnfilm-Transistor-Anordnung, dadurch gekennzeichnet, daß mehrere Transistoren nach einem der vorangehenden Ansprüche zeilen- und/oder spaltenweise auf einem gemeinsamen Substrat angeordnet sind.

9. Verfahren zur Herstellung eines Dünnfilm-Transistors nach Anspruch 3, mit folgenden Verfahrensschritten:

a) Ausbilden einer Source- und einer Drain-Elektrode (14, 16) durch Aufbringen einer Schicht einheitlicher Dicke aus Source- und Drain-Elektroden-Material auf vorbestimmte Teilbereiche eines lichtdurchlässigen Substrats (12),
b) Aufbringen einer Schicht aus Fotolack (26) auf das Substrat (12) sowie die Source- und die Drain-Elektrode (14, 16),
c) Belichten des Fotolackes (26) durch das Substrat (12), wobei die Source- und die Drain-Elektrode (14, 16) als eine den Fotolack bereichsweise abdeckende Maske dienen,
d) Entfernen der Fotolack-Schicht (26) in ihren belichteten Teilbereichen zwischen den Bereichen der Source- und der Drain-Elektrode (14, 16) bei Belassung der Fotolack-Schicht in ihren nicht belichteten Teilbereichen direkt über der Source- und der Drain-Elektrode,
e) Aufbringen einer Schicht (18) aus isolierendem Material auf das Substrat (12) und die mit Fotolack (26) abgedeckte Source- und Drain-Elektrode (14, 16) mit einer Schichtdicke, die zwischen den Bereichen der Source- und Drain-Elektrode im wesentlichen deren Schichtdicke gleicht,
f) Entfernen der verbliebenen Teilbereiche der Fotolack-Schicht (26) einschließlich der über ihnen angeordneten Teilbereiche der Isolierschicht, so daß diese nur zwischen den Bereichen der Source- und Drain-Elektrode (14, 16) verbleibt und mit ihr eine erste Schicht von im wesentlichen gleichmäßiger Dicke und planarer Oberfläche bildet,
g) Ausbilden eines Halbleiterbereiches (20) durch bereichsweises Aufbringen einer Schicht aus Halbleitermaterial auf der planaren Oberfläche der ersten Schicht,
h) Aufbringen einer Schicht (18′) aus isolierendem Material auf die vom Halbleiterbereich (20) nicht abgedeckten Teilbereiche der ersten Schicht mit einer Schichtdicke, die im wesentlichen der Dicke der Schicht des Halbleitermaterials gleicht, so daß die auf der ersten Schicht angeordneten Schichten aus Halbleitermaterial und isolierendem Material eine zweite Schicht von im wesentlichen gleichmäßiger Dicke und planarer Oberfläche bilden,
i) Ausbilden einer dritten Schicht (18′′) aus isolierendem Material mit im wesentlichen gleichmäßiger Dicke und planarer Oberfläche auf der planaren Oberfläche der zweiten Schicht,
j) Ausbilden einer Gate-Elektrode (22) durch bereichsweises Aufbringen einer Schicht aus Gate-Elektroden-Material auf die planare Oberfläche der dritten Schicht und
k) Aufbringen einer Schicht (18′′′) aus isolierendem Material auf die von der Gate-Elektrode (22) nicht abgedeckten Teilbereiche der dritten Schicht mit einer Schichtdicke, die im wesentlichen der Dicke der Schicht des Gate-Elektroden-Materials gleicht, so daß die auf der dritten Schicht angeordneten Schichten aus Gate-Elektroden-Material und isolierendem Material eine vierte Schicht von im wesentlichen gleichmäßiger Dicke bilden.

10. Verfahren zur Herstellung eines Dünnfilm-Transistors nach Anspruch 4, mit folgenden Verfahrensschritten:

a) Ausbilden einer Gate-Elektrode (22) durch Aufbringen einer Schicht aus Gate-Elektroden-Material mit einer vorbestimmten Schichtdicke auf einen vorbestimmten Teilbereich eines lichtdurchlässigen Substrats (12),
b) Aufbringen einer Schicht aus Fotolack (26) auf das Substrat und die Gate-Elektrode,
c) Belichten des Fotolackes durch das Substrat, wobei die Gate-Elektrode als eine den Fotolack bereichsweise abdeckende Maske dient,
d) Entfernen der Fotolack-Schicht (26) in ihren belichteten Teilbereichen außerhalb des Bereiches der Gate-Elektrode bei Belassung der Fotolack-Schicht in ihrem nicht belichteten Teilbereich über dem Bereich der Gate-Elektrode,
e) Aufbringen einer Schicht (18′′′) aus isolierendem Material auf das Substrat und auf die mit Fotolack abgedeckte Gate-Elektrode mit einer Schichtdicke, die außerhalb des Bereiches der Gate-Elektrode im wesentlichen deren Schichtdicke gleicht,
f) Entfernen der verbliebenen Teilbereiche der Fotolack-Schicht (26) einschließlich der über ihnen angeordneten Teilbereiche der Isolierschicht, so daß diese nur außerhalb des Bereiches der Gate-Elektrode verbleibt und mit ihr eine erste Schicht von im wesentlichen gleichmäßiger Dicke und planarer Oberfläche bildet,
g) Ausbilden einer zweiten Schicht (18′′) aus isolierendem Material mit im wesentlichen gleichmäßiger Dicke und planarer Oberfläche auf der planaren Oberfläche der ersten Schicht,
h) Ausbilden eines Halbleiterbereiches (20) durch bereichsweises Aufbringen einer Schicht aus Halbleitermaterial auf der planaren Oberfläche der zweiten Schicht aus isolierendem Material,
i) Aufbringen einer Schicht (18′) aus isolierendem Material auf die von den Halbleiterbereichen nicht abgedeckten Teilbereiche der zweiten Schicht mit einer Schichtdicke, die im wesentlichen der Dicke der Schicht des Halbleitermaterials gleicht, so daß die auf der zweiten Schicht (18′′) angeordneten Schichten aus Halbleitermaterial und isolierende: Material eine dritte Schicht von im wesentlichen gleichmäßiger Dicke und planarer Oberfläche bilden,
j) Ausbilden einer Source-Elektrode (14) und einer Drain-Elektrode (16) durch bereichsweises Aufbringen von jeweiligen Schichten aus Source-Elektroden- und Drain-Elektroden-Material auf die planare Oberfläche der dritten Schicht und
k) Aufbringen einer Schicht (18) aus isolierendem Material auf die von den source-Elektroden- und Drain-Elektroden-Bereichen nicht abgedeckten Teilbereiche der dritten Schicht (18) mit einer Schichtdicke, die im wesentlichen der Dicke der Schichten des Source-Elektroden- und Drain-Elektroden-Materials gleicht, so daß die auf der dritten Schicht angeordneten Schichten aus Source-Elektroden- und Drain-Elektroden-Material und isolierendem Material eine vierte Schicht von im wesentlichen gleichmäßiger Dicke bilden.

11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß auch die über der jeweils ersten Schicht liegenden Schichten, welche den Halbleiterbereich (20) und/oder Gate- bzw. Source- und Drain-Elektroden (22 bzw. 14, 16) enthalten, unter Verwendung einer Fotolack-Schicht gebildet werden, die zunächst durch eine der Form des Halbleiterbereiches bzw. der Elektroden entsprechenden Maske belichtet und anschließend im belichteten Teilbereich entfernt wird, worauf nach unmaskiertem Aufdampfen des Halbleiter- bzw. Elektrodenmaterials die nicht belichteten Teilbereiche der Fotolack-Schicht mit dem darüberliegenden Teilbereich der aufgedampften Halbleiter- bsw. Elektrodenschicht entfernt werden.

12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß für mehrere auf dem Substrat vorgesehene Dünnfilm-Transistoren deren lageweise aufgebauten Schichten jeweils gemeinsam gebildet werden.