DE3114922C2 - Anordnung zur Korrektur von Abtastfehlern einer Farbfernsehkamera - Google Patents

Abstract

Es werden Daten zum Liefern von Korrektursignalen für eine Korrektur von spatialen Fehlern oder Farbdeckungsfehlern und Unregelmäßigkeiten im Bildschwarz oder Schwarz/Weiß-Schattierungsfehlern aus einer zweidimensionalen Matrixanordnung von Korrekturpunkten, die über ein Fernsehbild verteilt sind, entnommen, wobei diese Daten als 8-Bit-Wörter gespeichert werden. Die Korrektursignal-Wellenformen weisen einen leicht ansteigenden oder abfallenden (linearen) Verlauf zwischen den Datenpunkten auf. Ein Interpolations-Schaltkreis ermöglicht dieses leichte Ansteigen oder Abfallen durch Zurverfügungstellung von Referenzpunkten auf jeder Videozeile, die in glattem Verlauf von einer Reihe von Korrekturpunkten zu der nächsten wechselt. Ein vertikaler Interpolations-Schaltkreis verwirklicht eine vertikale Interpolation auf einer Zeile-zu-Zeile-Basis durch Addieren von Signalen, die durch einen multiplizierenden Digital-Analog-Wandler erzeugt werden können, wenn dieser mit den beiden Werten, die mittels Faktoren, welche auf die Distanz von jedem Punkt bezogen sind, zu interpolieren und zu wichten sind. Die Resultate werden einem horizontalen Interpolations-Schaltkreis zugeführt, dessen Signalspannung linear aber schräg verlaufend von einem Bezugspunkt zu dem nächsten steigt oder fällt, um die Video-Korrektur-Ausgangssignale abgeben zu können.

Description

Die Erfindung betrifft eine Anordnung zur Korrektur von Abtastfehlern einer Farbfernsehkamera gemäß dem Oberbegriff des Patentanspruchs 1.

Die Video-Ausgangssignale der Bildabtaströhren od. dgl einer Farbfernsehkamera müssen hinsichilich Farbdeckungs- und Schwarz/Weiß-Schattierungstehlern u. dgl. korrigiert werden. Die Fehler werden gemessen und selektiv gespeichert, so daß sie während des Kamerabetriebs zur Korrektur der Ausgangssignale des Kamera-

5) kopfs sowie der Abtast- und Ablenkeinrichtungen seiner Bildaufnahmeröhren zur Verfügung stehen.

Aus der DE-OS 28 23 634 ist eine Farbfernsehkamera bekannt, bei welcher die im Kameraeinstellbetrieb mittels eines Einstellgeräts ermittelten Fehlerdaten in einem digitalen Speicher des den Kamerakopf steuernden Kameraprozessors gespeichert werden können. Die gespeicherten Daten bestimmen hierbei die Größe von zur Korrektur benutzter Analogsignale, die von analogen Signalquellen in dem Kamerakopf oder dem Kamerapro-

«) zessor erzeugt werden.

In der nicht vorveröffentlichten DE-ÖS 31 07 042 wird eine Anordnung zur Korrektur von Abtastfehlern einer Farbfernsehkamera vorgeschlagen, bei welcher eine Fehlercrkennungsschaltung im Einstellbetricb der Kamera für entsprechend dem Fernsehbild in Reihen und Spalten angeordneten Matrixpositionen einer Korrekuirdatenninlrix digitale Korrekturdaten für die Korrektur der Abtastfehler an den Matrixpositionen erzeugt. Kin vor-

h-> ziigswcisc im Kamerakopf angeordneter digitaler Korrektlirdatenspeicher speichert die von der Fehlercrkennungsschaltung erzeugten Korrekturdaten, die dann im Kamerabetrieb mittels eines Digital/Analog-Wandlers in analoge Korrekturspannungen umgcseut werden. Die vorgeschlagene Anordnung umfal.it eine Intcrpolationsschaltung, die durch zweidimensionale, lineare Interpolation zwischen paarweise benachbarten Reihen der

Korrekturdatenmatrix analoge Korrektursignale für die Korrektur von Abtastfehlern entlang von Fernsehzeilen erzeugt, so daß die Abastfehler im Aufnahmebetrieb eier Kamera kontinuierlich korrigiert werden können.

Es ist Aufgabe der Erfindung, einen Weg zu zeigen, wie bei einer Anordnung zur Korrektur von Abtasifehiem einer Rirbfernsehkamera mit geringem konstruktiven Aufwand eine zwei-dimensionale Echizeit-Intcrpolation von in Matrixform gespeicherten Korrekturdaten erreicht v/erden kann.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Die crfindungsgemäOe Anordnung erlaubt eine lineare Interpolation zwischen den Korrekturdaten jeweils eines Satzes von vier einander benachbarten Matrixpositionen. In Vertikalrichtung bzw. Spaltenrichtung wird entsprechend dem Zeilenraster in Stufen interpoliert. In Horizontalrichtung bzw. Zeilenrichtung wird zeitabhängig kontinuierlich interpoliert. Dies erlaubt im Echtzeitbetrieb mit verhältnismäßig geringem Aufwand eine zweidimensionale Interpolation zwischen den entsprechend einer Rastermatrix vorgegebenen digitalen Korrekturdaten zur Erzeugung eines zwischen den Rasterpositionen linear sich ändernden, analogen Korrektursignals. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Im folgenden soll die Erfindung anhand von Zeichnungen näher erläutert werden. Es zeigt

F i g. 1 ein Blockschaltbild einer Interpolationsschaltung für eine Anordnung zur Korrektur von Abtastfehlern einer Farbfernsehkamera.

F i 3. 2 schematisch eine Matrixanordnung aus Korrekturpunkten, aus welcher die Korrekturdaten entnommen werden,

F i g. 3A und F i g. 3B Prinzipschaltbilder einer Horizontal- und Vertikal-Interpolationsschaltimg und

F i g. 4A und F i g. 4B jeweils ein Prinzipschaltbild einer SteuerASchnittstellenschaltung für ^e Interpolationsschaltung gemäß F i g. 3A und F i g. 3B.

Fig. 1 zeigt eine Interpolationsschaltung 10, die aus einer Vertikal-Interpolationsschahung 12 und einer Horizontal-Interpolationsschaltung 14 besteht, wobei letztere mit ihrem Eingang an den Ausgang der Veriikal-Interpolationsschaltung 12 angeschlossen ist. Die Interpolationsschaltung 10 enthält einen Speicher 16 mit wahlfreiem Zugriff (RAM) zum Speichern gemessener Fehlerdatun in Form von 8-Bit-Wörtern. Die gemessenen Fehlerdaten werden dem Speicher 16 aus einer Fehlermeßschaltung und einem Multiplexsystem (nicht gezeigt) eines Kamerasystems mittels eines Mikroprozessor-Steuersystem 18, eines Datenbus 20 und eines Adreßbus 22 angeführt. Eine Schnittstellenschaltung 24 liefert die erforderlichen Steuerlogik/Zeit-Steuer-Signale, Adressen usw., die zwischen der Interpolationsschaltung 10 und dem zugeordneten Mikroprozessor-Steuersystem 18 benötigt werden. Beispiele für die Fehlermessung, den Multiplexbetrieb und das Mikroprozessor-Steuersystem und deren Beziehung zu einer Korrekturschaltung (SHC) zum Korrigieren von räumlichen Fehlern oder Farbdeckungsfehlern bzw. Unregelmäßigkeiten im Bildschwarz oder Schwarz/Weiß-Schattierungsfehlern sind in der DE-OS 31 07 042 vom 25. Feb. 1981 beschrieben.

Die Interpolationsschaltung 10 liefert Korrektursignale zur Abtastkorrektur von Videosignalen, d. h. zur J5 Korrektur von horizontalen und vertikalen räumlichen Fehlern oder Farbdeckungsfehlern und zur Korrektur von Schwarz/Weiü-Schattierungsfehlern im Fernsehbild. Die Daten, die verwendet werden, um die Korrektursignale zu erzeugen, stammen aus einer 16 χ 16-Matrixanordnung von Korrekturpunkten, die in der Weise gleichmäßig in horizontaler und vertikaler Richtung über das Fernsehbild verteilt sind, daß effektiv eine 13x 14-M-urixanordnung aus Korrekturpunkten innerhalb des sichtbaren Bildes entsteht (vgl. Fig.2). Die aktuelle Signal-Wellenform zeigt einen sehr glatten (linearer) Verlauf zwischen diesen Punkten. Die Funktion der Interpolationsschaltung 10 besteht darin, diesen glatten Verlauf durch eine hochgenaue horizontale und vertikale Interpolation zwischen den Korrekturpunkten zu erreichen. Die mit den 182 Korrekti/rpunkten korrespondierenden Fehlerdaten werden durch eine Fehlermeßschaltung, wie zuvor erwähnt, gelieiert, die ebenfalls eine im allgemeinen analoge Abtastmatrix von beispielsweise 13 χ 14 Blöcken verwendet, die giiichmäßig über das sichtbare Fernsehbild verteilt sind. Eine solche Fehlermeßschaltung ist an sich bekannt und wird /. B. in der DE-OS 31 07 042 beschrieben.

Einhergehend mit den vertikalen (V) Korrekturdaten und den horizontalen (H) Korrekturdaten werden die zugeordneten V- und Η-Adressen über die Schnittstellenschaltung 24 insbesondere über einen Zeitsignalgenerator 30 und das Mikroprozessor-Steuersystem 18 zur Verfügung gestellt und in den Speicher 16 mittels eines Vertikaladreßbus 26 bzw. eines Horizontaladreßbus 28 zusammen mit den Daten geladen. Die Daten werden über ein^n Datenspeicherschalter 31 und zusammen mit Rot/Grün/Blau (RGB)-. H- und V-Kanalauswahlbefehlen über Leitungen 33 geliefert. Der Speicher 16 wird in Abhängigkeit von einem Schreib-Freigabesigna! und einem RAM-Abtastsignal auf Steuerleitungen 32 aus dem Zeitsigrialgenerator 30 geladen. Die Vertikal-Adressen werden übe;- einen Addierer 34 in Abhängigkeit von eimern Auswahlbefehl für eine obere bz*. untere Korrekturpunktreihe der Matrix auf einer Leitung 3b zugefühn:.

Die Inhalte des Speichers 16 werden in Abhängigkeit von einem Lese-Freigabesignal auf den Steuerieitungen 32 ausgelesen und einem multiplizierenden Digital/Analog-Wandler 38 über einen mehrfach ausgenutzten Bus 40 zugeführt. Der Digital/Analog-Wandler 38 hat einen Schreibsteuer-Eingan_o, der mit einer Leitung 41 verbunden ist. ho

Die Schnittstellenschaltung 24 umfaß! einen Sägezahngenerator 42, der eine Rampen- bzw. Treppenstufenspannung in Abhängigkeit von einem Zeilen-Taktsignal auf eimer Leitung 44 abgibt. Diese Treppeiisuifenspannung wird einem Umschalter 46 als eine untere Vertikal-Wichtungsspaniiung und als eine obere Vertikal-Wichlungsspannung über einen Inverter 48 und ein Summierglied 50 zugeführt. Das .Summierglied 50 empfängt eine vorgegebene Gleichspannung (z. B. 2.5 V) als Eingangssignal 52. Der Umschalter 46 wählt die untere Vertikal- hl Wichtungsspannung und die obere Vertikal-Wichtiingsspannung in Abhängigkeit von einem 250-kHz-Sperrimpuls aus. tier auf den Ajswahlbefehl für die untere Matrixreihe auf der Leitung 3fe bezogen ist. Das Ausgangssi-L'iial des Umschalters 4h uird einem Referenz- oder Multiplizierspanniings-Eingang des Digital/Analog-Wand-

lers 38 über cine Leitung 54 zugeführt.

Der Digital/Analog-Wandler 38 ist direkt mit einer Ablast- und Halteschaltung 56 und einem Widersiands-Summierglied 58 verbunden und ist außerdem an einen negativen Eingang eines Verstärkers 60 angeschlossen. Der positive Eingang des Verstärkers 60 ist auf Erde gelegt. Die Abtast- und Halteschaltung 56 ist mit dem Widerstands-Summierghed 58 verbunden und ist von einem Impulssignal 51 (250 kHz) auf einer Leitung 62 abhängig. Das Widerstands-Summierglied 58 empfängt außerdem eine Offset-Gleichspannung »V-Versatz« über eine Leitung 64. Das Ausgangssignaides Widerstands-Summiergliedes 58 \sird an einen Operationsverstärker 66 weitergeleitet, wobei es für ein kurzes Intervall (250 ns) mittels eines Impulssignals 52 auf einer Leitung 68 abgetastet wird. Der Operationsverstärker 66 speist einen Ausgangssignalintegrator 70. dessen Ausgangssi·

ι» gnal dem Ausgangssignal der Interpolationsschaltting 10. nämlich mit dem Video-Korrekiursignal. das die Korrekturen für räumliche Fehler oder Abweichungen im Bildschwarz durchführt, an einem Ausgang 72 entspricht. Das Signal an dem Ausgang 72 ist über eine Leitung 73 als Signal mit einer negativen Wellenform auf das Widerstands-Summierglied 58 rückgekoppelt.

Die F i g. 3A und 3B /eigen die Interpolationsschaltung 10 gemäß Fig. I als schematischen Übersichtsstrom· lauf, wobei gleiche Komponenten gleichartig numeriert sind. Wie zu erkennen ist. repräsentiert das Blockschaltbild in Fig. 1 zwölf gleichartige Interpolationsschaltungen, nämlich die Rot-, Grün- und Blau- (R. G, B)-Interpolationsschaltungen für die Korrektur von Farbdeckungsfehlern oder räumlichen Fehlern in vertikaler und horizontaler Richtung des Fernsehbildes sowie die RGB-Interpolationsschaltungen für die Korrektur von Schwarz/Weiß-LJnregelrnäliigkeuen. Die Interpoiationsschaitung iö gemäß Fig. i umiüßi demzufolge sechs

y, identische Farbdeckungs-Interpolationsschaltungen, nämlich RH74, RV76, GH 78. G V80. BH82 und BVM und sechs ebenfalls identische RGB-Weißfehler (WSJ/Schwarzfehler (BS)-lnterpolaiionsschaltungen. nämlich KW5 86. WB588. CIV590. GS592. BWS94 und BBS96. die durch gestrichelt gezeichnete Blöcke in Fig.3A und F i g. 3B angedeutet sind. Nachdem diese zwölf Schaltungen für alle zwölf Kanäle, welche nur in den Eingangsdaten und den Ausgangs-Korrektursignalen unterschiedlich sind, identisch sind, ist lediglich die Farb-

;5 deckung-interpolatorschaitung 78 für das Grün- bzw. Haupt-Horizontalsignal aus Vercinfachungsgründen beschrieben. Ein zusammengesetztes Austastsignal auf einer Leitung 95 (F i g. 3B) für die Schwarz/Weiß-Fehler-lnterpolationsschaltungen stellt einen Referenzpegel für die Schwarz-Pegelhaltungs-Einrichtung weiteren Videosignal-Verarbeitung zur Verfugung.

Der Datenbus 20 wird mittels des Mikroprozessor-Steuersystems 18 während des anfänglichen Kamera-Ein-Stellbetriebes, in dem die Farbdeckungsfehler und die Unregelmäßigkeiten im Bildschwarz gemessen werden. wie dies in der oben erwähnten DE-OS 31 07 042 für eine !6 χ 16-Matrixanordnung aus U χ 14 Meßblöcken im sichtbaren Bildbereich beschrieben wird, an den Speicher 16 des Grün-Horizontal-(GH)-Kanals über den Datenspeicherschalter 38 in Abhängigkeit von einem Befehl CH auf den Leitungen 33 geschaltet. Der Speicher 16 wird in Abhängigkeit von dem Schreib-Freigabesignal und dem Signal RAM ABTASTEN und Chip-Auswahl-

iö befehlen (CS-X. C5-2) auf den betreffenden Steuerleitungen 32 geladen. Die Fehlerdaten werden als 8-Bh-Wörter in den betreffenden RAM-Chips gespeichert und korrespondieren mit den Korrekturdaten für ein Halbbild fur eine "Rohre«, in diesem FaI! die G run-""öhre··« in der Farbdeckung-'.nterpoiationsschalinng GH 78. leder der «VAölf Kanäle speichert demzufolge 256 Bytes von 8-Bit-Wörtern betreffend die Farbdeckungs- und Sch w jr/ /Weiß-Fehlerkorrektur ten.

•»•ι Wenn die Kamera im Normalbetrieb arbeitet, wird die Vertikal-Interpolationsschaltung 12 gemäß F i g. 1 mil /u ei Sai/en von Wörtern aus dem Speicher 16 versorgt. Die zwei Sätze korrespondieren mit den gemessenen Fehlerko-rekturduten. die auf räumliche Η-Fehler in dem Bild hinweisen und zwar mit den gespeicherten Korrekt·.;-daten einer Korrekturmatrixreihe, welche oberhalb der gerade zu korrigierenden Fernsehzeile liegt. und mit einer Korrekturmatrixreihe, welche unterhalb der zu korrigierenden Zeile liegt.

-π F i g. 2 zeigt die Anordnung der Zeilen und der Reihenmatrix, worin 17 Abtastzeilen zwischen aufeinanderfolgenden Reihen von Korrekturdatenpunkten liegen. Wie erkenntlich, wird eine Matrixanordnung von 16 χ 16 KorrekT'jrdatenpunkten gespeichert, indessen liegen davon nur 13 χ 14 innerhalb des aktiven Videobildes und werden demzufolge tatsächlich verwendet Die Wörter aus den zwei Sätzen von Daten werden ineinander verschachtelt, wobei J<is erste Wort der oberen Matrixreihe, dann das zweite Wort der oberen Matrixreihe dem

ν ersten Wort der unteren Matrixreihe, das zweite Wort der unteren Matrixreihe dem zweiten Wort der oberen Matrixreihe, das dritte Wort der oberen Matrixreihe dem zweiten Wort der unteren Matrixreihe, das dritte Wort der unteren Mairixreihe dem dritten Wort der oberen Matrixreihe usw. über alle oberen und unteren Wörter entlang einer Zeile des Videobildes, das abgetastet wird, folgt. Dieser Einfügungsvorgang wird durch die Schnittstellenschaltung 24 gemäß F i g. 4A, F i g. 4B über den Zeitsignaigenerator 30. d.h. einen Horizontal-

;-, Adressengenerator 98 und einen Vertikal-Adressengenerator 100 sowie einen Speicherschalter 102 vorgenommen.

Die beiden Sätze von Daten aus dem Speicher 16 werden zusammen mit den Horizontal- und Vertikaladressen, die über den mehrfach ausgenutzten Vertikaladreßbus 26 bzw. den Horizontaladreßbus 28 geliefert werden. abgerufen. Die Vertikaladresse aus dem Vertikal-Adressengenerator 100 wird dem Addierer 34 zugeführt, der μ. eine >■!<· oder »0« zur Vertikaladresse addiert. Falls der Addierer 34' eine »0« addiert, korrespondiert die Venikaladresse mit den Daten aus einer oberen Matrixreihe (d. h. der Reihe oberhalb der abzutastenden Zeile). und falls er eine »1« addiert, korrespondiert die Venikaladresse mit den Daten aus einer unteren Matrixreihe (einer Reihe unterhalb der Zeile). Wenn beispielsweise eine Zeile zwischen der Reihe 5 und der Reihe 6 abgetastet wird, ist - falls der Addierer 34 eine »0« auf die Venikaladresse addiert — das Datenausgangssignal κ-, dasjenige Damm, das mit der Reihe 5 korrespondiert. Falls eine »0« auf die Vertikaladresse addiert wird, stammt das Datenausgangssignal aus der Reihe 6. Der Addierer 34 wird mit einer oberen/unteren Taktrate von 250 kHz getaktet und addiert somit abwechselnd eine »0« während 2 as und eine »1« während 2 μ5 über eine Gesamtperiode von 4 us.

Die Horizontaladresse und die Vertikaladresse werden über einen Adressen-Multiplexcr 104 geladen, der ausschließlich dem Vertikaladreßbus 26 und dem Horizontaladreßbus 28 zugeordnet ist. solange das Mikroprozessor-Steuersystem 18 nicht aus dem Speicher 16 ausliest oder in diesen einschreibt. Die erzeugten Vertikaluncl 1 lonzontaladrcssen stehen mit der Anzahl der Datenkorrckturpunkic im F.inklang und werden über den mehrfach ausgenutzten Vcrtikaladreßbus 26 bzw. den mehrfach ausgenutzten Horizontaladreßbus 28 an die > AdrcsMLTungseingänge des Speichers 16 der zwölf Intcrpolaiionsschaltungen 74 bis 96 gelegt. Die Hori/ontaladrcß-Datcn auf dem llorizontakidreßbus 28 werden mit einer »H-Zeilenw-Rate, während die Vertikaladreß-DsS-: η auf dem Vertikaladreßbus 26 mit einer »I7-Zeilen«-Rate, d. h. alle 17 Abtastzeilen entsprechend, getaktet werden. Die Horizontal- und Vertikaladressen liefern demzufolge 12 unterschiedliche Sätze von Datcnfolgen über die betreffenden Speicher 16.

Auf die Daten wird, wie zuvor erläutf .ft, in jedem Speicher 16 versehachtelt zugegriffen, el. h. der Addierer 34 adressiert abwechselnd die Zugriffe auf Daten aus den oberen und unteren Matrixreihen. Die verschachtelten Daten werden in den Digital/Analog-Wandler 38 eingetastet. Sie werden über die Chip-Auswahlbefehle CS-I und CS-2 ausgelesen, wobei diese Signale gleichzeitig ihren niedrigen Pegel bei einer Taktrate von 500 kHz an allen Speichern 16 einnehmen. Das bedeutet, daß alle 2 us ein anderes Wort an dem RAM-Ausgang erscheint, r. was damit übereinstimmt, daß der Addierer 34 alle 2 ns von der oberen zur unteren bzw. von der unteren zur oberen Adresse usw. wechselt. Alle 2 jis werden ferner Daten in den intern verriegelbaren Digital/Analog-Wandler 38 eingetastet.

Πογ ["*l^tr!t2!^ Ar!iilG^tT-Wiindler 38 eiTlⁿ^^niTt '-initprrlmn Alt'* irAnnpnttufpnTAi-mi«*» V^>rt iL- ;>l_\Vi(*hl ι inert manni ino

über die Leitung 54 aus dem Sägezahngenerator 42 der Schnittstellenschaltung 24. Der Digital/Analog-Wandler 38 multipliziert das resultierende Analogsignal init der Vertikal-Wichtungsspannung und liefert ein analoges Ausgangssignal, das das Produkt aus dem betreffenden Datenwort und der Vertikal-Wichtungsspannung ist.

Die Trcppenstufenspannungs-Wellenform besteht aus einem Paar von in Beziehung zueinander stehenden Spannungspcgeln. deren Wert mit der Stellung der Zeile, die korrigiert wird, relativ zu den Matrixreihen oberhalb und unterhalb dieser Zeile korrespondiert. Dies bedeutet, daß die Treppenstufenspannung einen y, Wichtungsfaktor vorsieht, der mit der Zeilenposition L zwischen den Reihen korrespondiert, wie dies in der folgenden Tabelle gezeigt ist:

Zeilen/Vollbild	525(NTSC)	625(PAL)
V-oben	2,5 [(17-L)/17]	2,5[(20-L)/20]
V-unten	2,5 (L/17)	2.5 (L/20)
Zeilen/Reihe	17	20

Es sei bemerkt, daß sich die Wichtungsspannung einer oberen Matrixreihe »V-oben« plus der Wichtungsspannung der unteren Matrixreihe »V-unten« exakt zu 2,5 V summieren. Das bedeutet, daß die Werte des Paars von » analogen Wichtungsspannungen in inverser Beziehung wechseln, wenn die Zeilen von Zeile 0 bis Zeile 16 zwischen zwei Reihen von Korrekturpunkten abgetastet werden. Zum Beispiel beginnt bei den Reihen 3 und 4 die mit der »oberen« Reihe 3 korrespondierende Wichtungsspannung bei 2,5 V, wenn die erste Zeile unterhalb der Reihe 3 abgetastet wird und sinkt während des Abtastens von 17 Zeilen unterhalb der Reihe 3 auf 0 V ab.

Die mit der »unteren« Reihe 4 korrespondierende Wichtungsspannung beginnt bei 0 V mit der ersten Abtast- m> zeile unterhalb der Reihe 3 und steigt auf 2.5 V während des Abtastens der 17 Abtastzeilen an. Das bedeutet beispielsweise, daß das Gewicht der oberen Reihe 3 geringfügig kleiner und das Gewicht der unteren Reihe 4 geringfügig größer ist. wenn die Abtastzeile 3 unterhalb der Reihe 3 abgetastet wird, als wenn die Abtastzeile 2 unterhalb der Reihe 3 abgetastet würde. Durch die Multiplikation und die folgende Addition wird eine Interpolation zwischen den Daten aus den Reihen 3 und 4 bewirkt. -»5

Die Treppenstufenspannung wird in 17 Spannungsschritten mit einem Schritt je Fernsehzeile erzeugt. Deshalb ist die Rasterabtastung in der vertikalen Richtung diskret, und das Produktausgangssignal wird ebenfalls über 17 Pegeistufen weitergeführt.

Die Treppenstufenspannung wird mittels des Sägezahngenerators 42 erzeugt, der gemäß Fig. 4B einen Zahler 106 und einen Digital/Analog-Wandler 108 enthält. Letzterer speist den Inverter 48 und ebenso das Summierglied 50. in dem die Offset-Spannung von 2,5 V über die Leitung 52 auf das Ausgangssignal des Inverters 48 addiert wird. Die resultierende obere Vertikal-Wichtungsspannung »V-oben« wird an den Umschalter 46 geliefert. Das Ausgangssignal des Digital/Analog-Wandlers 108 wird direkt als untere Vertikal-Wichtungsspannung »V-unten« an den Umschalter 46 geliefert. Nachdem der Digital/Analog-Wandler 38 mit der »Zeilenrate« arbeitet, sind die Wichtungsspannungen demzufolge für eine gesamte Zeile konstant und gehen zu der nächsten niedrigeren oder höheren Spannung der Treppenstufe am Beginn der nächsten Zeile über. Der Umschalter 46 schaltet ebenfalls mit der gleichen Rate, ebenso wie der Addierer 34. d. h. mit 250 kHz. Deshalb wird, wenn die Daten der oberen Reihe an den Digital/Analog-Wandler 38 gelegt werden, die einer der Treppenstufen entsprechende Wichtungsspannung »V-oben« ebenfalls an den multiplizierenden Digital/Analog-Wandler 38 geliefert. Beide betreffenden Signale werden dabei miteinander multipliziert. Auf gleiche Weise bO wird, wenn die Daten der unteren Matrixreihe und die Wichtungsspannung »V-unten« dem Digital/Analog-Wandler 38 angeboten werden, dieses mit den Daten der unteren Reihe multipliziert. Demzufolge ist auch das Ausgangssignal des Digital/Analog-Wandlers 38 eine Folge von miteinander verschachtelter Spannungen, die mit dem Produkt der Wichtungsspannungen und der anfänglich verschachtelten Folge von Daten, entsprechend der folgenden Sequenz Korrespondieren: ^s

(V-oben) X (Wort 1 oben), (V-unten) X (Wort 1 unten),
(V-oben) X (Wort 2 oben),(V-unten) X (Wort 2 unten) usw.

Diese Sequenz erscheint an dem Ausgang des Digital/Analog-Wandlers .18. d. h. an dem Ausgang des Verstärkers f)0.

Als nächstes werden die mit den Wichtungsspannungen »V-oben« und »V-unten« der multiplizierten Produktspannungen der Sequenz in dem Widerstand-Summierglied addiert. Bis dahin verfolgt und hält die Abtast- und Halteschaltung 56 die mit »V-oben-« gewichteten Produktspannungen in der Sequenz, so daß, wenn die mil »V-unten« gedichtete Produktspannung an dem Widestands-Summierglied 58 erscheint, die beiden entsprechenden Größen addiert werden können. Das bedeutet, daß die mit »V-oben« gewichteten Produktspannungen um 2 jis veri..igert abgeführt werden und die Addition alle 4 μ$ durchgeführt wird, um die folgende Sequenz zu erzeugen:

(V-oben) X (Wort 1 oben) + (V-unten) X (Wort 1 unten),
(V-oben) X (Wort 2 oben) + (V-unten) X (Wort 2 unten) usw.

Diese Sequenz besteht aus der gewiehteten Summe der Korrekturdaten der Matrixreihe oberhalb und der Korrekturdaten der Matrixreihe unterhalb der abgetasteten, zu korrigierenden Zeile. Die Werte der Gewichte (korrespondierend mit den oberen und unteren Wichtungsspannungen) werden durch die Position der Zeile, die korrigiert wird, zwischen den oberen und unteren Matrixreihen bestimmt. Die Regeln, nach denen die Werte dieser Gewichte bestimmt werden, stellen sicher, daß die Sequenzen zwischen den Matrixreihen linear von einer M;i t τι ν rpihp zur nächsten verändert werden. DiS Eridsc^uenz v/'rd der Hor'zoritül-lnterpoiutionsschalt'jn" !4 ir!

jeder der zwölf Interpolations-Schaltungen 74 bis 96 zugeführt.

In dein Augenblick, in dem die Summierung bei dem Widerstands-Summierglied 58 ausgeführt ist. geht der Signalzustand des Impulssignals S2 an der Leitung 68 in den oberen Pegel über, um einen Emitterstrom für den Operationsverstärker 66 zu liefern. Letzterer ist ein sehr schneller Abtast- und Halte-Operationsverstärker, der die Signale an einem Eingang in weniger als 250 ns erkennt, was der Breite des Impulses an der Leitung 68 entspricht. Dieser wird für die erforderliche Dauer von 4 μβ gehalten, um ein Eingangssignal für den Ausgangssignalintegrator 70 zur Verfugung zu stellen. Der Ausgangssignalintegrator 70 hat eine präzise Zeitkonstante gleich dem Korrekturintervall, d. h. 4 us. und integriert die eintreffenden Signale, um das Video-Korrektursignal an dem Ausgang 72 der Interpolationsschaltung zur Verfugung zu stellen. Das Korrektursignal wird auf das Widerstands-Summierglied 58 rückgekoppelt, um ein Rückkopplungssignal zu erzeugen.

Das Ausgangssignal des Widerstands-Summiergliedes 58 stellt die Differenz zwischen dem Wert, bei dem der Signalpegel nach 4 μ$ liegen sollte, und dem Wert, auf dem es augenblicklich liegt, dar und wird als Differenzsignal dem Ausgangssignalintegrator 70 zugeführt. Es wird mit dem Operationsverstärker 66 abgetastet, in dem Ausgangssignalintegrator 70 integriert und stellt das Ausgangssignal am Ausgang 72 auf den Wert ein. der nach 4 us erreicht sein sollte.

j3 In der Schaltung (Fig. 3B) sind verschiedene Widerstände einander angepaßt. Zum Beispiel müssen ein Widerstand 110 und ein Widerstand 12 derart einander angepaßt sein, daß sie nur um 0.1% voneinander abweichen, um eine Sägezahnspannungs-Komponente zu vermeiden, die auf das Ausgangs-Korrektursignal addiert würde.

Der Zeitsignalgenerator 30 wird mit verschiedenen Signalen, wie SYNC, RÜCKSETZEN usw., Taktsignalen aus dem Kamerasystem, wie SEC WRITE, 1 MHZ, 15.62 KHZ. 2 MHZ. SEC CLOCK und V TREIBEN auf Leitungen 114 und 116 gemäß Fig. 4A und Fig. 4B versorgt, wobei unterschiedliche Komponenter Befehle vorgesehen sind und d^ SEC-Adressen in Synchronismus mit dem Kamera-Rasterabtastvorgang erzeugt werden. Der Zeitsignalgenerator 30 sieht daher einen niedrigen Pegel für das Signal READ/WRITE auf den Steuerleitungen 32 vor. das normalerweise einen hohen Pegel hat, wenn einer der Speicher 16 eine Schreibfunktion ausführt. Ein Ausgangssignal DAC SCHREIBEN auf der Leitung 41 ist das Signal, das den Dateneingang des Digital/Analog-Wandlers 38 verriegelt, wobei ein Wechsel von Daten an dem RAM-Ausgang durch den Digital/Analog-Wandler 38 ignoriert wird, bis eine Verriegelung erforderlich wird, beispielsweise dann, wenn sich die Daten stabilisiert haben. Ein Eintasten von Signalen in den Speicher 16 über die Steuerleitungen 32 ist in dem RAM erforderlich, um das Tastverhältnis zu bestimmen. Das Impulssignal 52 auf der Leitung 68 stellt das

so Abtastsignal für den Abtast- und Haltebetrieb des Operationsverstärkers 66, d. h. der Horizontal-Interpolationsschaltung 14, dar. Das Impulssignal 51 auf der Leitung 62 stellt das Abtastsigna! dar, das die mit »V-oben« gewichteten Größen aus der Sequenz des Digital/Analog-Wandlers 38 abtastet. Ein Signal WARTEN auf einer Leitung 118 stellt ein Signal dar, das an das Mikroprozessor-Steuersystem 18 zugeführt wird.

Die Speicher 16 in der Interpolationsschaltung können direkt durch das Mikroprozessor-Steuersystem 18 zu gegebenen Zeiten eingeschrieben oder ausgelesen werden. Der Mikroprozessor arbeitet jedoch bei einer Signalfrequenz von 2 MHz, die außer Phase liegen kann. Aus diesem Grunde bietet das Signal WARTEN auf der Leitung 118 einen direkten Speicherzugriff in richtiger Phasenlage.

Die Signale CHIP SELECT CS werden auf den Steuerleitungen 32 über NOR-Glieder 120 geliefert. Diese stellen Mittel zum Auswählen eines speziellen RAM aus den zwölf Kanälen dar, auf den durch das Mikroprozessor-Steuersystem 18 zugegriffen werden soll. Ein Signal am Eingang eines NOR-Gliedes 120 (CSBLU), das als »500 kHz. verzögert um 1 MHz« bezeichnet wird, tritt ebenfalls auf einer Leitung 122 auf und veranlaßt in seinem hohen Pegelzustand einen niedrigen Pegelzustand für alle Signale CHIP SELECT, was alle zwölf der Speicher 16 dahingehend beeinflußt, daß sie in den betreffenden Vertikal-Interpolationsschaltungen 12 einlesen. Ein Decoder 124 liefert die Eingangssignale von dem Mikroprozessor-Steuersystem 18 an die NOR-Glieder

Eine Reihe von UND-Gliedern 126 stellen Mittel zum Steuern der betreffenden Datenspcicherschalter 31 in jeder der zwöif Interpolationsschaltungen 74 bis 96 über die zu ihnen führenden Leitungen 33 dar. Die Datenspeicherschalter 31 sind in Paaren miteinander verbunden und ermöglichen die Lese- oder Schreibfunktion über

eine entsprechende Steuerleitung, wenn der LogikzLStand der UND-Glieder 126 den hohen Pegel einnimmt. Der Decoder 124 decodiert wiederum die Adresse der Speicher 16 mit Hilfe des Signals CHIP SELECT auf den Leitungen 32.

Hierzu 5 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Anordnung zur Korrektur von Abiastfehlern einer Farbfernsehkamera, mit einer Fehlererkennungsschaltung, die im Einstellbetrieb der Kamera für entsprechend einem Fernsehbild in Reihen und Spalten angeordnete Matrixpositione.i einer Korrekturdatenmatrix digitale Korrekturdaten für die Korrektur der Abtastfehler an den Mairixpositionen erzeugt, mit einem digitalen Korrekturdatenspeicher (16) zur Speicherung der von der Fehlererkennungsschaltung erzeugten Korrekturdaten, mit einem Digital/Analog-Wandler (38), der die digitalen Korrekturdaten in analoge Korrekturspannungen umsetzt, mit einer Interpolationsschaltung (42, 46, 56, 58, 66, 70), die durch zweidimensional, lineare Interpolation der für paarweise benachbarte Reihen der Korrekturdatenmatrix erzeugten Korrekturspannungen analoge Korrektursignale für die Korrektur von Abtastfehlern entlang von Fernsehzeilen zwischen den benachbarten Reihen der Korrekturdatenmatrix erzeugt, und mit einer Korrektureinrichtung, die im Aufnahmebetrieb der Kamera den Abtastfehler abhängig von den Korrektursignalen korrigiert, dadurch gekennzeichnet, daß die Interpolationsschaltung aufweist: einen Spannungsgenerator (42,46), der tür jede Fernsehzeile zwischen benachbarten Reihen der Korrekturdatenmatrix zwe! Wichtungsspannungen erzeugt, eine Spannungsmultiplikationseinrichtung (in 38), die die Korrekturspannungen benachbarter Matrixpositionen der oberen Reihe des Reihenpaars jeweils mit einer ersten der beiden Wichtungsspannungen und die Korrekturspannungen benachbarter Matrixpositionen der unteren Reihe des Reihenpaars jeweils mit der zweiten det beiden Wichtungsspannungen multipliziert und de;n Produkt entsprechende Produktspannungen erzeugt, eine Additionsschaltung (56, 58, 68), die die Produktspannungen von jeweils in gemeinsamen Spalten gelegenen Matrix!=ösitionen addiert und !nterpolationsspannungen für benachbarte Spalten der Korrekturdatenniatrix erzeugt und eine Rampenschaltung (70, 73), die das Korrektursignal während jedes Abtastzeitintervalls zwischen benachbarten Matrixpositionen der Reihen entsprechend einem zeitabhängig zwischen den Interpolationsspannungen benachbarter Spalten sich ändernden Rampenverlauf erzeugt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet,

daß der Spannungsgenerator (42, 46) die beiden Wichtungsspannungen aufeinanderfolgend wechselweise erzeugt und die Spannungsmultiplikationseinrichtung (in 38) die Produ-;:tspannungen aufeinanderfolgend wechselweise für die obere Reihe und die untere Reihe erzeugt,
daß die Additionsschaltung (56, 58, 68) eine Verzögerungsschaltung (56) aufweist, die aufeinanderfolgend

jo eine der beiden Produktspannungen verzögert und jeweils die verzögerte Produktspannung sowie eine

unverzöperte Produktspannung addiert.

3. Anordnung nach Anspruch 2. dadurch gekennzeichnet, daß die Additionsschaitung (56. 58, 68) ein Summierglied (58) umfaßi, welches die verzögerte und die unverzögerte Produktspannung sowie eine Pegelverschiebungs-Gkichspannung zueinander addiert und hiervon eine Rampenspannung der Rumpcn-

jj schaltung (70,73) subtrahien

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Rampenschaliung (70. 73) eino Integrationsschaltung aufweist, deren Integrations-Zeitkonstante exakt gleich dem Abtastzeitintervall zwischen zwei in einer Reihe benachbarter Matrixpositionen ist.

5. Anordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß dip VerzCgerungsschaltung als Abtast- und Halteschaltung (56) ausgebildet ist und nacheinander jeden von der Spannungsmultiplikationseinrichtung (in 38) gelieferten Produktspannungswert für die Dauer eines Abtastzeitintervalls zwischen benachbarten Matrixpositionen der Reihen hält.

6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Digital-Analog-Wandler zur Bildung der Spannungsmultiplizierschaltung als multiplizierender Digital-Analog-Wandler (38) ausgebildet ist.