DE3114922A1

DE3114922A1 - Zweidimensionale interpolierschaltung fuer ein korrektursystem zum korrigieren von farbdeckungs- und schwarz/weiss- schattierungsfehlern in fernsehbildern

Info

Publication number: DE3114922A1
Application number: DE19813114922
Authority: DE
Inventors: Joseph L. San Carlos Calif. Corkery; John O. Cupertino Calif. Ryan
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1980-04-11
Filing date: 1981-04-13
Publication date: 1982-05-06
Also published as: GB2073996A; BE888385A; NL8101775A; GB2073996B; JPH0311149B2; CA1180107A; DE3114922C2; FR2480544B1; IT8148255A0; US4354243A; FR2480544A1; IT1170884B; JPS5713865A

Description

ο' ! I4ÜZZ

Patentanwälte Dipl.-Ing.:H. We eck wan ν, D.ipj;..-Phys. Dr. K. Fincke

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr. Ing. H. Liska

8000 MÜNCHEN 86, DEN 13· Apfil _D/ßO POSTFACH 860820

MÖHLSTRASSE 22, RUFNUMMER 98 39 21/22 USSN 139,512 - ID-2756

Ampex Corporation

401 Broadway

Redwood City, Calif. 94063, V.St.A.

Zweidimensionale Interpol ier scha'ltung für ein Korrektursystem zum Korrigieren von Farbdeckungs- und Schwarz/Weiß-Schattierungsfehlern in Fernsehbildern

Die vorliegende Erfindung betrifft eine zweidimensionale Interpolierschaltung für ein Korrektursystem zum Korrigieren von Farbdeckungs- und Schwarz/Weiß-Schattierungsfehlern in Fernsehbildern, insbesondere eine Fehlerkorrekturschal tung, die eine horizontale und vertikale Interpolation bewirkt, um Fehlerkorrektursignal-WeI1enformen in einem Kamerakopf während des Kamerabetriebszustandes zur Verfügung zu stel1 en.

Es stehen verschiedene Systeme zum Messen von ausgewählten Fehlern in einem Fernsehbild und zum selektiven Speichern der gemessenen Fehlerdaten, die sich während eines Kamerabetriebs ergeben, zur Verfügung. Während des fortlaufenden Kamerabetriebs werden die Korrektursignal-WeI1enformen korrespondierend zu den gemessenen Fehlern über ein Fehlerkorrektursystem, welches in dem Kamerakopf untergebracht ist, an zahlreiche Steuereingänge, Abtast-Ablenkeinrichtungen usw. geliefert, um die gegebe'nen Fehler in dem Bild korrigieren zu können. Solche Systeme benutzen dementsprechend einen Fehlermeßschaltkreis, der im allgemeinen von dem Kamerakopf entfernt angeordnet ist und während des Kamerabetriebs wirksam ist.

Vorherrschend unter derartigen Korrektur-Anordnungen sind solche, die Quellen für Analogsignale, wie beispielsweise Potentiometer, Integratoren, Kondensatoren usw. verwenden, wobei die gemessenen Fehlerdaten codiert, mehrfach ausgenutzt und decodiert werden, wozu ein beträchtlicher Aufwand für analoge Schaltkreise in einigen dieser Systeme notwendig ist, durch die beträchtliche Driftwirkungen auftreten können und demzufolge Stabilitäts-Probleme entstehen. Die ananlogen Quellen müssen gemessen und ständig neu eingestellt werden, wobei der Kamerakopf, hier der Korrekturschaltkreis, üblicherweise ständig von den Signalen der Heßschaltung abhängig ist.

In jüngster Zeit vorgeschlagene Verbesserungen in Fehlermeß-

und Korrektursystemen sehen einen abseits von dem Kamerakopf angeordneten analogen Meßschaltkreis vor, der automatisch Fehlermeßsignale während des Versuchsbetriebes erzeugt und diese Signale in digitaler Form an einen digitalen Fehlerkorrekturschaltkreis liefert, der in dem Kamerakopf untergebracht ist. Die gemessenen Fehlerdaten werden mittels einer Differential-Abtastwerttechnik gemessen, wobei dieser Abtastwert digital in dem Kamerakopf zum Zwecke einer fortlaufenden Verwendung durch die Fehlerkorrekturschaltung unabhängig von der Fehlermeßschaltung während des Kamerabetriebes gespeichert wird. Während des Kamerabetriebes liest die Korrekturschaltung die Differenzdaten digital aus, führt eine Interpolation von Korrekturpunkt zu Korrekturpunkt durch, setzt die Differenzdaten in absolute Werte um und erzeugt analoge Fehlerspannungs-Wel1enformen, die den Basis-Ablenksignalspannungs-Wel1enformen überlagert werden, um biespielsweise horizontale und vertikale spatiale Fehler zu korrigieren. Es werden Korrektursignale für Unregelmäßigkeiten im Bildschwarz oder Schwarz/Weiß-Schattierungsfehler entnommen, zu analogen Signalen umgesetzt und dem Video-Verarbeitungsschaltkreis zur Korrektur jeder Unregelmäßigkeit in Bildschwarz oder jedes Schwarz/Weiß-Schattierungsfehlers zugeführt.

Eine solche Fehler-Korrekturschaltung hat den Nachteil, daß sie im allgemeinen eine komplexe Schaltungstechnik aufweist und einen Mangel an Genauigkeit zeigt. Genauigkeit ist jedoch in der Messung und den Korrekturschaltungen für die genannten Fehler unabdingbar.

Ein typisches analog arbeitendes Fehlermeßsystem und ein digitales Fehlerkorrektursystem nach dem Stand der Technik sind in der US-Patentanmeldung von 25. Februar 1980 mit der Serial No. 124,370 beschrieben.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die die obengenannten Mängel von Schaltungen bzw. Systemen aus dem Stand der Technik

beseitigt. Diese Aufgabe soll durch Zurverfügungstellung einer vereinfachten, hochgenauen digitalen Fehlerkorrekturschaltung, die eine horizontale und eine vertikale Interpolation zum Erzeugen von Video-Korrektursignalen für spatia-Ie Fehler und Unregelmäßikeiten in Bildschwarz ausführt, gelöst werden.

Die der Erfindung zugrundeliegende Aufgabe wird durch eine zweidimensionale Interpolierschaltung nach dem Oberbegriff des Patentanspruchs 1 gelöst, die durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale charakterisiert i st.

Vorteilhafte Weiterbildungen der Erfindung sind durch die in den Unteransprüchen angegebenen Merkmale gekennzeichnet.

Zum Zwecke einer Fehlerkorrektur empfängt ein vertikaler Interpolationsteil des zwei dimensional en Interpolators gemäß der vorliegenden Erfindung zwei Sätze von Wörtern aus einem Speicher mit wahlfreiem Zugriff RAM, die mit den Korrekturdaten aus einer Korrekturmatrixreihe oberhalb einer Zeile, die gerade zu korrigieren ist, und aus der Korrekturmatrixreihe, die gerade unterhalb davon liegt, korrespondieren. Die Wörter aus den zwei Sätzen von Daten werden eingefügt, d. h. es werden die fortlaufenden Wörter in dem oberen und unteren Reihen selektiv in einer vorgegebenen Ordnung gemischt, um einen sog. eingefügten Datenstrom zur Verfugung zu stellen. Dieser Datenstrom wird an einen multiplizierenden Digital/Analog-Wandl er zusammen mit einer Signalspannungs-Wel1enform geliefert, wobei letztere dem multiplizierenden Signalspannungseingang dieses Digital /Anal og-Wandl ers zugeführt wird. Die Signalspannungs-Wellenform ist eine eingefügte Kombination aus zwei Spannungspegeln, deren Wert durch die Position der Zeile bestimmt ist, die in der gerade vorliegenden Korrekturreihe korrigiert wird. Diese zwei Spannungen und die zwei Datensätze werden der Reihe nach in die Sequenz mit ausgewähltem

Phasenabgleich eingefügt. Die ausgewählten Spannungen der sich ergebenden Sequenz werden kurzfristig gespeichert und auf andere Spannungen der Sequenz addiert, um eine Vertikalausgangssignal-Sequenz zu erzeugen, die aus einer gewichteten Summe der Reihe oberhalb und der Reihe unterhalb der Zeile, die zu korrigieren ist, besteht.

Die Vertikaiausgangssignal-Sequenz wird einem Horizontal-Interpol ati onstei 1 zugeführt. An einem einfachen Summier-Glied darin werden die Summen der ungeradzahligen und der geradzahligen Werte in der Sequenz aus dem Vertikai-Interpolator auf das Negativ der Video-Korrekturausgangssignal-WeI llenform zuzüglich einer Offset-Gleichspannung addiert. Letztere verschiebt die Ausgangssignal-WeI1enform um einen Bereich von beispielsweise + 2 1/2 = 2 1/2 V vorzusehen. Die sich ergebende Spannung an dem Summier-Glied repräsentiert die Differenz der Werte, die dem Ort entsprechen, wo sich die Ausgangssignal-WeI1enform befindet und wo sich diese am Ende der nächsten Korrektur befinden sollte. Diese Differenzspannung wird selektiv abgetastet und einem Ausgangssignalintegrator zugeführt, der eine Zeitkonstante korrespondierend mit dem Korrekturintervall hat. Der Integrator stellt die betreffende Signal spannung von dem bestehenden Spannungspegel auf diejenige Spannung plus die Differenzspannung ein. Die sich ergebende Spannung ist das Video- -Korrektursignal.

Im folgenden wird die Erfindung anhand mehrerer, Ausführungsbeispiele für die Erfindung betreffender Figuren im einzelnen erläutert.

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemäßen Interpolierschaltung 10.

Fig. 2 zeigt schematisch eine Matrixanordnung aus Korrekturpunkten, aus welcher die entsprechenden Korrekturdaten entnommen werden.

Ah

31 * '-.Z δ 2

Fig. 3A u. Fig. 3B zeigen Prinzipschaltbilder von Horizontal- und Vertikai-Interpolatoren .

Fig. 4A u. Fig. 4B zeigen jeweils ein Prinzipschaltbild einer Steuer/-Schnittstel1enschaltung für die Interpol ator-Schaltung gemäß Fig. 3A u. Fig. 3B.

Fig. 1 zeigt eine Interpolierschaltung 10, die aus einem Vertikal-Interpolierbereich (V) 12 und einem Horizontal-Interpolierbereich (H) 14 besteht, wobei letzterer mit seinem Eingang an den Ausgang des Vertikai-Interpolierbereich (V) 12 angeschlossen ist. Die Interpolierschaltung 10 enthält einen Speicher mit wahlfreiem Zugriff RAM 16 zum Speichern gemessener Fehlerdaten in Form von 8-Bit-Wörtern. Die gemessenen Fehlerdaten werden zum Speichern aus einer Fehlermeßschaltung und einem Multiplexsystem (nicht gezeigt) eines Kamerasystems über ein Mikroprozessor-Steuersystem 18, einen Datenbus 20 und einen Adreßbus 22 aufgenommen. Eine Schnittstellenschaltung 24 liefert die erforderlichen S.teuer!ogik-Zeit/Steuer-Signale, Adressen usw., die zwischen der Interpolierschaltung 10 und dem zugeordneten Mikroprozessor-Steuersystem 18 benötigt werden. Beispiele für die Fehlermessung, den Multiplexbetrieb und das Mikroprozessor-Steuersystem und deren Beziehung zu einer Korrekturschal tung (SEC) zum Korrigieren von spatialen Fehlern oder Farbdeckungsfehlern bzw. Unregelmäßigkeiten im Bildschwarz oder Schwarz/Weiß-Schattierungsfehlern sind in der zuvor genannten US-Patentanmeldung gezeigt und beschrieben. Die Interpolierschaltung 10 gemäß der vorliegenden Erfindung definiert im wesentlichen einen SEC-Schaltungsbereich der oben erwähnten Kamerasystem-Kombination.

Die Interpolierschaltung 10 liefert ein Video-Korrektursignal zum Abtasten, d. h. zur Korrektur von horizontalen und vertikalen spatialen Fehlern oder Farbdeckungsfehlern und zur Korrektur von Schwarz/Weiß-Schattierungsfehlern im Fernsehbild. Die Daten, die verwendet werden, um die Korrektur-

r'jTi -■··-■ O ^ ■' Γ ' 9

Ji ■ -ι -^: .- i

AX

signale zu erzeugen, stammen aus einer 16 χ 16-Matrixanordnung von Korrekturpunkten, die gleichmäßig in horizontaler und vertikaler Richtung über das Fernsehbild verteilt sind, um eine wirksame 13 χ 14-Matrixanordnung aus Korrekturpunkten innerhalb des sichtbaren Bildes zu schaffen, vergl . Fig. 2. Die aktuelle Signal-WeI1enform zeigt einen sehr glatten (linearen) Verlauf zwischen diesen Punkten. Die Funktion der Interpolierschaltung 10 besteht darin, diesen glatten Verlauf durch Ausführung einer hochgenauen horizontalen und vertikalen Interpolation zwischen den Korrekturpunkten zu erreichen. Die mit den 182 Korrekturpunkten korrespondierenden Fehlerdaten werden durch eine Fehlermeßschaltung, wie zuvor erwähnt, geliefert, die ebenfalls eine im allg. analoge Abtastmatrix von beispielsweise 13 χ 14 Blöcken verwendet, die gleichmäßig über das sichtbare Fernsehbild verteilt sind. Eine -'solche Fehlermeßschaltung ist an sich bekannt.

Einhergehend mit den vertikalen (V) Korrekturdaten und den horizontalen (H) Korrekturdaten werden die betreffenden V- und Η-Adressen über eine zugeordnete Schnittstellenschaltung und insbesondere über einen Zeitsignalgenerator 30 und das Mikroprozessor-Steuersystem 18 zur Verfügung gestellt und in den Speicher mit wahlfreiem Zugriff RAM 16 mittels eines Vertikaiadreßbus 26 bzw. eines Horizontaladreßbus 28 zusammen mit den Daten geladen. Die Daten werden über einen Datenspeicherschalter 31 und zusammen mit RGB-, H- und V-Kanalauswahl befehlen über Leitungen 33 geliefert. Der Speicher mit wahlfreiem Zugriff RAM wird in Abhängigkeit von einem Signal WRITE ENABLE und einem Signal RAM STROBE auf Steuerleitungen 32 aus dem Zeitsignalgenerator 30 geladen. Die Vertikai-Adressen werden über einen Addierer 34 in Abhängigkeit von einem Auswahlbefehl für eine obere bzw. untere Reihe auf einer Leitung 36 zugeführt.

Die Inhalte des Speichers mit wahlfreiem Zugriff RAM 16 werden in Abhängigkeit von einem Signal READ ENABLE auf don

4b

Steuerleitungen 32 ausgelesen und einem multiplizierenden Digita!/Analog-Wandler 38 über einen mehrfach ausgenutzten Bus 40 zugeführt. Der Digital/Analog-Wandler 38 hat einen Schreibsteuer-Eingang, der mit einer Leitung 41 verbunden ist.

In der Schnittstellenschaltung 24 ist ein Sägezahngenerator 42 angeordnet, der eine Horizontalwert-Treppenstufenspannung in Abhängigkeit von einem Taktsignal auf einer Leitung 44 abgibt. Diese Treppenstufenspannung wird einem Umschalter 46 als eine untere Vertikalspannung und als eine obere Vertikal spannung über einen Inverter 48 und ein Summierglied 50 zugeführt. Das Summierglied 50 empfängt eine vorgegebene Gleichspannung (z. B. 2.5 V) als Eingangssignal 52.

Der Umschalter 46 wählt die untere Vertikalspannung und die obere Vertikai spannung in Abhängigkeit von einem 250 kHz-Sperrimpuls aus, der auf den Auswahl befehl für die untere

Reihe auf der Leitung 36 bezogen ist. Das Ausgangssignal des Umschalters 46 wird an einen Referenz- oder Multiplizierspannungs-Eingang des Digital/Analog-Wandlers 38 über eine Leitung 54 geliefert.

Der Digital/Analog-Wandler 38 ist direkt mit einer Abtast- und Halteschaltung (S/H) 56 und einem Widerstands-Summierglied 58 verbunden und ist außerdem an einen negativen Eingang eines Verstärkers 60 angeschlossen. Der positive Eingang des Verstärkers 60 ist auf Erde gelegt. Die Abtast- und Halteschaltung (S/H) 56 ist mit dem Widerstands-Summierglied verbunden und ist von einem Signal SAMPLE-! PULSE (250 kHz) auf einer Leitung 62 abhängig. Das Widerstands-Summierglied empfängt außerdem eine Offset-Gleichspannung über eine weitere Leitung 64. Das Ausgangssignal des Widerstands-Summi ergl i edes 58 wird an einen Operationsverstärker 66 weitergeleitet, wobei es für ein kurzes Intervall (250 ns) mittels eines Signals SAMPLE-2 PULSE auf einer weiteren Leitung 68 abgetastet wird. Der Operationsverstärker 66 speist einen Ausgangssignalintegrator 70, dessen Signalaus-

AH --

gang mit einem Ausgangssignal der Interpolierschaltung 10, nämlich mit dem Video-Korrektursignal, das die Korrekturen

für spatiale Fehler oder Abweichungen im Bildschwarz durchführt, an einem Ausgang 72 korrespondiert. Das Signal an dem Ausgang 72 ist über eine Leitung 73 als Signal mit einer negativen Wellenform auf das Widerstands-Summiergl ied 58 rückgekoppelt.

Fig. 3A, Fig. 3B zeigen die Interpolierschaltung 10 gemäß Fig. 1 als schematischen Übersichtsstromlauf, wobei gleiche Komponenten gleichartig numeriert sind. Wie zu erkennen ist, repräsentiert das Blockschaltbild in Fig. 1 zwölf gleichartige Interpolierschaltungen, nämlich die Rot-, Grün- - und Blau- (R,G,B ) -Interpolierschaltungen für die Korrektür von Farbdeckungsfehlern oder spatialen Fehlern in der vertikalen (V) und horizontalem (H) Dimension eines Fernsehbildes sowie die RGB-Interpolierschal tungen für die Korrek-

tür von Schwarz/Weiß-Unregelmäßigkeiten. Die Interpolierschaltung 10 gemäß Fig. 1 ist demzufolge aus sechs identisehen Farbdeckungs-Interpolatorschaltungen, nämlich RH 74, RV 76, GH 78, GV 80, BH 82 u. BV 84 und ebenfalls aus sechs identischen RGB-Weißfehler (WS)/Schwarzfehler (BS)-Interpo-1 atorschaltungen, nämlich RWS 86, RBS 88, GWS 90, GBS 92, BWS 94 u. BBS 96, wie durch gestrichelt gezeichnete Blöcke in Fig. 3A u. Fig. 3B angedeutet, gebildet. Nachdem diese zwölf Schaltungen für alle zwölf Kanäle, welche nur in den Eingangsdaten und den Ausgangs-Korrektursignalen unterschiedlich sind, identisch sind, ist lediglich die Farbdeckung-Interpol atorschal tung 78 für das Grün-(Master)-Horizontalsignal aus Vereinfachungsgründen beschrieben. Ein zusammengesetztes Austastsignal auf einer Leitung 95 für die Schwarz/Weiß-Fehler-Interpolatorschaltungen stellt einen Referenzpegel für die Schwarz-Pegel haitungs-Einrichtung für die weitere Videosignal-Verarbeitung zur Verfügung.

Demzufolge wird der Datenbus 20 von dem Mikroprozessor-Steuersystems 18 ausgehend während eines anfänglichen Versuchs-

-^:- 3114222

betriebes, in dem die Farbdeckungsfehler und die Unregelmäßigkeiten im Bildschwarz gemessen werden, wie dies in der oben erwähnten Druckschrift beschrieben ist, wobei eine 16 χ 16-Matrixanordnung aus Meßblöcken (13 xl4) in dem sichtbaren Bildbereich benutzt wird, an den Speicher mit wahlfreiem Zugriff RAM 16 des Grün-Horizontal-(GH)-Kanals über den Datenspeicherschalter 38 in Abhängigkeit von einem Befehl GH auf den betreffenden Leitungen 33 geschaltet. Der Speicher mit wahlfreiem Zugriff RAM 16 wird in Abhängigkeit von dem Signal WRITE ENABLE und dem Signal RAM STROBE urd Chip-Auswahl befehlen (CS-I, CS-2) auf den betreffenden Steuerleitungen 32 geladen. Die Fehlerdaten werden als 8-Bit-Wörter in den betreffenden RAM-Chips gespeichert und korrespondieren mit den Korrekturdaten für ein Feld für eine "Röhre", in diesem Fall die Grün-"Röhre" in der Farbdeckung-Interpol atorschal tung GH 78. Jeder Kanal der zwölf Kanäle speichert demzufolge -256 Bytes von 8-Bit-Wörtern betreffend die Farbdeckungs- und Schwarz/Weiß-Störungs-Korrekturdaten.

Demzufolge wird, wenn die Kamera im Normal betrieb arbeitet, der Vertikai-Interpolierbereich (V) 12 gemäß Fig. 1 mit zwei Sätzen von Wörtern aus dem betreffenden Speicher mit wahlfreiem Zugriff RAM 16 versorgt. Die zwei Sätze korrespondieren mit den gemessenen Fehlerkorrekturdaten, die auf spatiale Η-Fehler in dem Bild hinweisen und mit den gespeicherten Korrekturdaten von einer Korrekturmatrixreihe, welche oberhalb der gerade zu korrigierenden Zeile liegt, und mit einer Korrekturmatrixreihe, weiche unterhalb der zu korrigierenden Zeile liegt, korrespondieren.

Fig. 2 zeigt die Zeilen- und Reihenmatrixanordnung, worin 17 Abtastzeilen zwischen aufeinanderfolgenden Reihen von Korrekturdatenpunkten liegen. Wie erkenntlich, wird eine Matrixanordnung von 16 χ 16 Korrekturdatenpunkten gespeichert, indessen liegen davon nur 13 χ 14 innerhalb des aktiven Videobildes und werden demzufolge tatsächlich ver-

wendet. Die Wörter aus den zwei Sätzen von Daten werden eingefügt, wobei das erste Wort der oberen Reihe, dann das zweite Wort der oberen Reihe dem ersten Wort der unteren Reihe, das zweite Wort der unteren Reihe dem zweiten Wort der oberen Reihe, das dritte Wort der oberen Reihe dem zweiten Wort der unteren Reihe, das dritte Wort der unteren Reihe dem dritten Wort der oberen Reihe usw. über alle oberen und unteren Wörter entlang einer Zeile des Videobildes, das abgetastet wird, folgt. Dieser Einfügungsvorgang wird durch die Schnittstellenschaltung 24 gemäß Fig. 4A₃ Fig. 4B über den Zeitsignalgenerator 30, d. h. einen Horizontal -Adressengenerator 98 und einen Vertikai-Adressengenerator 100 sowie einen Speicherschalter 102 vorgenommen.

Demzufolge werden die beiden Sätze von Daten von dem Speicher mit wahlfreiem Zugriff RAM 16 zusammen mit den Horizontal- und Vertikaiadressen, die über den mehrfach ausgenutzten Vertikaiadreßbus 26 bzw. den Horizontaladreßbus 28 geliefert werden, abgerufen. Die Vertikaiadresse aus dem Verti kai-Adressengenerator 100 wird dem Addierer 34 zugeführt, der eine "1" oder "0" auf die Verti kai adresse addiert. Falls der Addierer 34 eine "0" addiert, korrespondiert die Vertikaiadresse mit den Daten aus einer oberen Reihe (d. h. der Reihe oberhalb der abzutastenden Zeile), und falls er eine "1" addiert, korrespondiert die Vertikaiadresse mit den Daten aus einer unteren Reihe (einer Reihe unterhalb der Zeile). Wenn beispielsweise eine Zeile zwischen der Reihe 5 und der Reihe 6 abgetastet wird, ist - falls der Addierer 34 eine "0" auf die Vertikaiadresse addiert - das Datenausgangssignal dasjenige Datum, das mit der Reihe 5 korrespondiert. Falls eine "0" auf die Vertikaiadresse addiert wird, stammt das Datenausgangssignal von der Reihe 6. Der Addierer 34 wird mit einer oberen/unteren Taktrate von 250 kHz getaktet und addiert somit abwechselnd eine "0" für 2 us und eine "1" für 2 us über eine Gesamtperiode von 4 yus.

Die Horizontaladresse und die Vertikaiadresse werden über

- ]/<Γ- - ο 1 ι ί f, τ η

J ι ι 4 J Z Z

einen Adressen-Multiplexer 104 geladen, der ausschließlich dem Vertikaladreßbus 26 und dem Horizontaladreßbus 28 zugeordnet ist, solange wie das Mikroprozessor-Steuersystem 18 nicht aus dem Speicher mit wahlfreiem Zugriff RAM 16 ausliest oder in diesen einschreibt. Die erzeugten Vertikal- und Horizontaladressen stehen mit der Anzahl der Datenkorrekturpunkte im Einklang und werden über den mehrfach ausgenutzten Vertikaiadreßbus 26 bzw. den mehrfach ausgenutzten Horizontaladreßbus 28 an die Adressierungseingänge des betreffenden Speichers mit wahlfreiem Zugriff 16 der zwölf Interpolatorschaltungen 74 bis 96 (sechs Farbdeckungs-Interpolatorschaltungen und sechs Schwarz/Weiß-Störungs-Interpo-1atorschaltungen) gelegt. Die Horizontaladreß-Daten auf dem Horizontaladreßbus 28 werden mit einer "Η-Leitungs"-Rate, während die Vertikaiadreß-Daten auf dem Vertikaiadreßbus 26 mit einer "17-Leitungs"-Rate, d. h. allen 17 Abtastzeilen entsprechend, getaktet werden. Die Horizontal und Vertikaladressen liefern demzufolge 12 unterschiedliche Satze von Datenfolgen über die betreffenden Speicher mit wahlfreiem Zugriff RAM 16.

Auf die Daten wird demzufolge in einem Einfügungsverfahren, wie zuvor erläutert, in jedem Speicher mit wahlfreiem Zugriff RAM 16 zugegriffen, d. h. der Addierer 34 adressiert abwechselnd die Zugriffe auf Daten aus den oberen und unteren Reihen aus den Daten in den Speichern mit wahlfreiem Zugriff RAM. Die eingefügten Daten werden in den Digital /Anal og-Wandl er 38 eingetastet. Sie werden über einen Chip-Auswahlbefehl CSI und einen Chip-Auswahlbefehl CS2 ausgelesen, wobei die betreffenden Signale gleichzeitig ihren niedrigen Pegel bei einer Taktrate von 500 kHz an allen Speichern mit wahlfreiem Zugriff RAM 16 einnehmen. Das bedeutet, daß alle 2 jjs ein anderes Wort an dem RAM-Ausgang erscheint, was damit übereinstimmt, daß der Addierer alle 2 ps von der oberen zur unteren von der unteren zur oberen Adresse usw. wechselt. Alle 2 ^is werden ebenfalls Daten in den intern verriegelbaren Digital/Analog-Wandler 38 eingetastet.

Afc

Der Digital/Anaiog-Wandler 38 empfängt außerdem die Vertikal -Treppenstufenspannung über die Leitung 54 aus dem Sägezahngenerator innerhalb der Schnittstellenschaltung 24, nimmt die Digital/Analog-Wandl ung vor und multipliziert das resultierende Analogsignal mit der Vertikai-Treppenstufenspannung, um ein analoges Ausgangssignal zu liefern, das das Produkt aus dem betreffenden Datenwort und der Treppenstufenspannung ist.

Die Treppenstufen-Spannungs-Wel1enform besteht aus einem eingefügten Paar von Spannungspegeln, deren Wert mit der Stellung der Zeile, die korrigiert wird, relativ zu den Korrekturreihen oberhalb und unterhalb dieser Zeile korrespondiert. Dies bedeutet, daß die Treppenstufenspannung ei nen Wichtungsfaktor vorsieht, der mit der Zeilenposition zwischen den Reihen korrespondiert, wie dies in der folgenden Tabelle gezeigt ist:

Zeilen/Rahmen 525 (NTSC) 625(PAL)

V upper 2 . 5 [(1 7-L) /11\ 2 .5 [(20-L)/2o]

V lower 2.5(L/17) 2.5(L/20)

Zeilen/Reihe 17 20

Es sei bemerkt, daß sich die Spannungen (Gewichte) einer oberen Vertikal spannung plus einer unteren Vertikai spannung exakt zu 2.5 V summieren. Das bedeutet, daß das Paar von analogen Gewichten in seinem Wert in inverser Beziehung wechselt, wenn die Zeilen von Zeile 0 bis Zeile 16 zwischen zwei Reihen von Korrekturpunkten abgetastet werden. Zur Erläuterung sei angemerkt, daß bei festgelegten Reihen 3 und 4 das Gewicht, das mit der "oberen" Reihe 3 korrespondiert, bei 2.5 V beginnt, wenn die erste Zeile unter Reihe 3 abgetastet wird und während des Abtastens von 17 Zeilen unterhalb der Reihe 3 auf 0 V absinkt. Das Gewicht korre-

spondierend mit der "unteren" Reihe 4 beginnt bei 0 V mit der ersten Abtastzeile unterhalb der Reihe 3 und steigt auf 2.5 V während des Abtastens der 17 Abtastzeilen an. Das bedeutet beispielsweise, daß das Gewicht der oberen Reihe 3 geringfügig kleiner und das Gewicht der unteren Reihe 4 geringfügig größer ist, wenn die Abtastzeile 3 unterhalb der Reihe 3 abgetastet wird, als wenn die Abtastzeile 2 unterhalb der Reihe 3 abgetastet würde. Durch die Multiplikation und die folgende Addition wird eine Interpolation zwischen den Daten an den Reihen 3 und 4 bewirkt.

Die Treppenstufenspannung wird in 17 Spannungsschritten mit einem Schritt je Fernsehzeile erzeugt. Deshalb ist die Rasterabtastung in der vertikalen Richtung diskret, und das Produktausgangssignal wird ebenfalls über 17 Pegelstufen weitergeführt.

Die Treppenstufe wird mittels des Sägezahngenerators 42 erzeugt, der gemäß Fig. 4B einen Zähler 106 und einen Digital/Analog-Wandler 108 enthält. Letzterer speist den Inverter 48 und ebenso das Summierglied 50, in dem die Of f set-Spannung von 2.5 V über die Leitung 52 auf das Ausgangssignal des Inverters 48 addiert wird. Das resultierende obere Vertikaigewicht "V upper" wird an den Umschalter 46 geliefert. Das Ausgangssignal des Digital/Analog-Wandlers 108 wird direkt als das untere Vertikai gewicht "V lower" an den Umschalter 46 geliefert. Nachdem der Digital/-Analog-Wandler mit der "Zeilenrate" arbeitet, sind die Gewichte demzufolge für eine gesamte Zeile konstant und gehen zu der nächsten betreffenden niedrigeren oder höheren Spannung der Treppenstufe am Beginn der nächsten Zeile über. Der Umschalter 46 kippt ebenfalls mit der gleichen Rate, wie es der Addierer 34 tut, d. h. bei 250 kHz. Deshalb wird, wenn die Daten der oberen Reihe an den Digital/Analog-Wandler 38 gelegt werden, das durch eine Treppenstufe dargestellte Gewicht "V upper" ebenfalls an den multiplizierenden Digital/Analog-Wandler 38 geliefert. Beide betreffen-

den Signale werden dabei miteinander multipliziert. Auf gleiche Weise wird, wenn die Daten der unteren Reihe mit dem Gewicht "V lower" dem Digital/Analog-Wandler 38 angeboten werden, dieses mit den Daten der unteren Reihe multipliziert. Demzufolge ist das Ausgangssignal des Digital/Analog-Wandlers 38 auch eine eingefügte Folge von Spannungen, die mit dem Produkt der umgeschalteten Spannungs-Wel1enform und der anfänglich eingefügten Folge von Daten, wie durch die folgenden Sequenz gezeigt ist, korrespondieren:
(V upper) X (Wort 1 upper), (V lower) X (Wort 1 lower),

(V upper) X (Wort 2 upper), (V lower) X (Wort 2 lower) usw. Diese Sequenz erscheint an dem Ausgang des Digital/Analog-Wandlers 38, d. h. an dem Ausgang des Verstärkers 60.

Als nächstes werden die Größen "V upper" und "V lower" der Sequenz in dem Widerstand-Summierglied addiert. Bis dahin verfolgt und hält die Abtast- und Halteschaltung 56 die den Ausdrucken "V upper" entsprechenden Größen in der Sequenz, so daß, wenn der betreffende Ausdruck "V lower" an dem Widerstands-Summierglied 58 erscheint, die beiden entsprechenden Größen addiert werden können. Das bedeutet, daß die Ausdrücke "V upper" um 2 /js verzögert abgeführt werden und die Addition alle 4 /js durchgeführt wird, um die folgende Sequenz zu erzeugen:

(V upper) X (Wort 1 upper) + (V lower) X (Wort 1 lower),

(V upper) X (Wort 2 upper) + (V lower) X (Wort 2 lower) usw.

Diese Sequenz besteht aus der gewichteten Summe der Korrek-3ü turreihe oberhalb und der Korrekturreihe unterhalb der Zeile, die abgetastet und korrigiert wird. Die Werte der Gewichte (korrespondierend mit den oberen und unteren Spannungen) werden durch die Position der Zeile, die korrigiert wird, zwischen den oberen und unteren Korrekturreihen bestimmt. Die Regeln, nach denen die Werte dieser Gewichte bestimmt werden, stellen sicher, daß die Sequenzen zwischen den Korrekturreihen linear von einer Korrekturreihe zu der

■■■ " 31U322 SA

nächsten verändert werden. Diese letzte Sequenz wird von dem Bereich 14 in jeder der zwölf Interpolator-Schaitungen 74 bis 96 präsentiert.

In dem Augenblick, in dem die Summierung bei dem Widerstands-Summierglied 58 ausgeführt ist, geht der Signalzustand des Signals SAMPLE 2 an der Leitung 68 in den oberen Pegel über, um einen Emitterstrom für den Operationsverstärker 66 zu liefern. Letzterer ist ein sehr schneller Abtast- und Halte-Operationsverstärker, der die Signale an einem Eingang in weniger als 250 ns erkennt, was der Breite des Impulses an der Leitung 68 entspricht. Dieser wird für die erforderliche Dauer von 4yus gehalten, um ein Eingangssignal für den Ausgangssignalintegrator 70 zur Verfügung zu stellen. Der Ausgangssignaleintegrator 70 hat eine präzise Zeitkonstante gleich dem Korrekturintervall, d. i. 4/js, und integriert die eintreffenden Signale, um das Video-Korrek-

tursignal an dem Ausgang 72 der Interpolierschaltung zur Verfugung zu stellen. Das Korrektursignal wird auf das Widerstands-Summierglied 58 rückgekoppelt, um ein Rückkopplungssignal zu erzeugen.

Demnach stellt das Ausgangssignal des Widerstands-Summiergliedes 58 die Differenz zwischen dem Wert, bei dem der Signalpegel nach 4 us liegen sollte, und dem Wert, auf dem es augenblicklich liegt, dar. Dies ist das Differenzsignal, das dem Ausgangssignal integrator 70 zugeführt wird. Es wird mit dem Operationsverstärker 66 abgetastet, in dem Ausgangssignalintegrator 70 integriert und stellt das Ausgangssignal am Ausgang 72 auf den Wert ein, der nach 4 us erreicht sein sollte.

In der Schaltung sind verschiedene Widerstände einander angepaßt, d. h. ein Widerstand 110 und ein Widerstand 12 müssen derart einander angepaßt sein, daß sie nur um 0.1% voneinander abweichen, um eine Sägezahnspannungs-Komponente zu vermeiden, die auf das Ausgangs-Korrektursignal addiert

'Vh.'. -. - .-. 31:4922

η.

würde.

Der Zeitsignalgenerator 30 wird mit verschiedenen Signalen, wie SYNC, RESET usw., Taktsignalen aus dem Kamerasystem, wie SEC WRITE, 1 MHZ, 15.62 KHZ, 2 MHZ, SEC CLOCK und V DRIVE auf Leitungen 114 und 116 gemäß Fig. 4A und Fig. 4B versorgt, wobei unterschiedliche Komponenten-Befehle vorgesehen sind und die SEC-Adressen in Synchronismus mit dem Kamera-Rasterabtastvorgang erzeugt werden. Der Zeitsignalgenerator 30 sieht daher einen niedrigen Pegel für das Signal READ/WRITE auf den Steuerleitungen 32 vor, das normalerweise einen hohen Pegel hat, wenn ein Speicher mit wahlfreiem Zugriff RAM eine Schreibfunktion ausführt. Ein Ausgangssignal DAC WRITE auf der Leitung 41 ist das Signal, das den Dateneingang des verriegelnden Digital/Analog-Wandler 38 verriegelt, wobei ein Wechsel- von Daten an dem RAM-Ausgang durch den Digital/Ananlog-Wandler 38 ignoriert wird, bis eine Verriegelung erforderlich wird, beispielsweise dann, wenn sich die Daten stabilisiert haben. Ein Eintasten von Signalen in den Speicher mit wahlfreiem Zugriff RAM über die Steuerleitungen 32 ist in dem RAM erforderlich, um das Tastverhältnis zu bestimmen. Die Bezeichnung S2 auf der Leitung 68 stellt das Abtastsignal für das Abtasten und Halten erster Ordnung in dem Operationsverstärker 66, d. h.

dem Horizontal-Interpolator, dar. Die Bezeichnung Sl auf der Leitung 62 stellt das Abtastsignal dar, das die Ausdrücke "V upper" aus der Sequenz des Digital/Analog-Wandlers 38 abtastet. Ein Signal WAIT auf einer Leitung 118 stellt ein Signal dar, das an das Mikroprozessor-Steuersystern 18 herangeführt wird.

Die Speicher mit wahlfreiem Zugriff RAM in d^r Interpolierschaltung können direkt durch das Mi kroproZB-ssor-Steuersystem 18 zu gegebenen Zeiten ei nge-s--fK oder ausgelesen werden. Der Mikroprozessor arVeitet jedoch bei einer Signal- -^^freqjie.nz Von 2 MHz, die außer Phase liegen kann. Aus diesem Grunde bietet das Signal WAIT auf der Leitung 118 einen

■■■ 3114022

direkten Speicherzugriff in richtiger Phasenlage.

Die Signale CHIP SELECT CS werden auf den Steuerleitungen 32 über NOR-Glieder 120 geliefert. Diese stellen Mittel zum Auswählen eines speziellen RAM aus den zwölf Kanälen dar, auf den durch das Mikroprozessor-Steuersystem 18 zugegriffen werden soll. Ein Signal am Eingang eines NOR-Gliedes 120 (CSBLU)₅ das als "500 kHz, verzögert um 1 MHz" bezeichnet wird, tritt ebenfalls auf einer Leitung 122 auf und veranlaßt in seinem hohen Pegelzustand einen niedrigen Pegelzustand für alle Signale CHIP SELECT, was alle zwölf der Speicher mit wahlfreiem Zugriff RAM dahingehend beeinflußt, daß sie in die betreffenden Vertikai-Interpolator-Bereiehe einlesen. Ein Decoder 124 liefert die Eingangssignale von dem Mikroprozessor-Steuersystem 18 an die NOR-Glieder 120.

Eine Reihe von UND-Gliedern 126 stellen Mittel zum Steuern der betreffenden Datenspeichtrschalter 31 in jeder der zwölf Interpolatorschaltungen 74 bis 96 über die zu ihnen führenden Leitungen 33 dar. Die Datenspeicherschalter 31 sind in Paaren miteinander verbunden und ermöglichen die Lese- oder Schreibfunktion über eine entsprechende Steuerleitung, wenn der Logikzustand der UND-Glieder 126 den hohen Pegel einnimmt. Decoder 124 decodiert wiederum die Adresse der Speicher mit Hilfe des Signals CHIP SELECT auf den Leitungen 32.

Leerseite

Claims

Patentansprüche:

Zweidimensionale Interpolierschaltung für ein Korrektursystem zum Korrigieren von Farbdeckungs- und Schwarz/Weiß-Schattierungsfehlern in Fernsehbildern zum Interpolieren zwischen Werten, die von zwei Reihen von Daten aus Datenpunkten mit einer gegebenen Distanz zwischen den Reihen der Datenpunkte abgetastet werden, um ein interpoliertes Ausgangssignal zu definieren, dadurch gekennzeichnet, daß Mittel zum Erzeugen von zwei Sätzen von Datenwörtern, die mit den Daten aus den Reihen von Punkten oberhalb und unterhalb einer zwischen diesen verlaufenden Zeile· korrespondieren, vorgesehen sind, daß ein MuI-tipiikationsmittel zum Erzeugen einer ausgewählten Sequenz von Spannungsprodukten durch Multiplizieren eines ausgewählten Datenwortes aus einer Reihe mit einer Spannung, die die

Position der Zeile zwischen den Reihen bezeichnet, vorgesehen ist, daß ein Summierungsmittel zum Addieren gegebener Spannungen in der Sequenz von Spannungsprodukten vorgesehen ist, um eine endgültige Sequenz von vertikal interpolierten Spannungen zu erzeugen, und daß Horizontal-Interpolations-Mittel zum Erzeugen eines schrägen Verlaufes zwischen den Werten der endgültigen Sequenz von Spannungen vorgesehen sind, um das interpolierte Ausgangssignal zu bestimmen.
2. Zweidimendionale Interpolierschaltung nach Anspruch 1, dadurch gekennzei chnet , daß das Mittel zum Liefern des Ausgangssignals einen ausgewählten Strom von oberen und unteren Datenwörtern aus den oberen und unteren Reihen von Datenpunkten erzeugt, daß die die Position kennzeichnende Spannung durch eine eingefügte Kombination von zwei Spannungspegeln definiert ist und daß das Mutiplikationsmittel ein multiplizierender Digital/Analog-Wandl er (38) ist, der die ausgewählte Sequenz als eine eingefügte Sequenz von Spannungbprodukten erzeugt, die aus den oberen und unteren Datenwörtern und den beiden Spannungspegeln

gebildet sind.
3. Zweidimensionale Interpolierschaltung nach Anspruch 2, dadurch gekennzei chnet , daß das Summierungsmittel eine Abtast- und Halteschaltung (56) enthält, die an den multiplizierenden Digital/Analog-Wandl er (38) angeschlossen ist, um ausgewählte Werte aus den Spannungsprodukten in der ausgewählten Sequenz zu verzögern.
4. Zweidimensionale Interpolierschaltung nach Anspruch 3, dadurch gekennzei chnet , daß das Summierungsmittel ein Widerstands-Summierglied (58) zum Empfangen der ausgewählten und verzögerten Sequenzen von Spannungsprodukten, einer Negativ-Wellenform des interpolierten Ausgangssignals und einer Offset-Gleichspannung enthält und daß das Summi erungsmi ttel eine Diff er.enzspannung erzeugt, die angibt, welchen augenblicklichen Wert das interpolierte Ausgangssignal haben soll.
5. Zweidimensionale Interpolierschaltung nach Anspruch 4, dadurch gekennzei chnet , daß ein Integrationsmittel wirksam an das Widerstands-Summierglied (58 ) angeschlossen ist und daß das Integrationsmittel eine präzise Zeitkonstante hat, die gleich der Zeit zwischen den Datenpunkten in den Reihen ist.
6. Zweidimensionale Interpolierschaltung nach Anspruch 5, dadurch gekennzei chnet , daß Speichermittel zum selektiven Speichern der Datenwörter vorgesehen sind und daß der multiplizierende Digital/Analog-Wandl er (38 ) an die Spei cherini ttel angeschlossen ist, um den Strom von Datenwörtern selektiv abzurufen.
7. Zweidemensionale Interpolierschaltung nach Anspruch 6, dadurch g e k e η η ζ e i c h η e t , daß Adressierungsmittel vorgesehen sind, die den Speichermittelη zum selektiven Adressieren des Datenwörterstroms im Wechsel zwischen obe-

ren bzw. unteren Reihen von Datenpunkten zugeordnet sind.
8. Zweidimensional Interpolierschaltung nach Anspruch 7, dadurch gekennzeichnet, daß das Ausgangssignal des multiplizierenden Digital/Analog-Wandlers (38) durch eine Sequenz (V upper) X (Wort 2 upper), (V lower) X (Wort 2 lower) usw. repräsentiert wird, wobei V die Spannungen repräsentiert, die die Zeilenposition bezeichnen.
9. Zweidimensionale Interpolierschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die endgültige Sequenz an dem Widerstands-Summierglied (58) durch die Ausdrücke (V upper) X (Wort 1 lower) + (V lower) X (Wort 1 lower), (V upper) X (Wort 2 upper) + (V lower) X (Wort 2 lower) usw. repräsentiert wird.
10. Zweidimensionale Interpolierschaltung zum Erzeugen eines Interpol ations-Ausgangssignals durch horizontales und vertikales Interpolieren zwischen Daten bei Datenpunkten einer zweisimensionalen Matrixanordnung, wobei die Datenpunkte in Reihen angeordnet sind und die Interpolation an Zeilen stattfindet, die sich innerhalb der Reihen erstrecken, dadurch gekennzeichnet, daß eine Kombination von Speichermitteln zum Liefern eines ausgewählten Stroms von Datenwörtern in Abhängigkeit von einer Adresse vorgesehen ist, wobei die Datenwörter die Reihen der Datenpunkte repräsentieren, daß ein Rampenspannungs-Erzeugungsmittel zum Abgeben gewichteter Spannungen, die die Position zwischen den Reihen der Zeile, bei welcher die

3Q Interpolation stattfindet, anzeigen, daß Multiplikationsmittel zur Aufnahme des Stromes von Datenwörtern und der gewichteten Spannungen und zum Erzeugen einer Sequenz von analogen Spannungsprodukten vorgesehen sind, daß Summierungsmittel vorgesehen sind, die an die MuI tiplikationsmittel zum Addieren ausgewählter Spannungsprodukte angeschlossen sind, um eine endgültige Sequenz von gewichteten Spannungen zu definieren, und daß Mittel, die an die Summie-

rungsmittel angeschlossen sind, vorgesehen sind, um die gewichteten Spannungen von einem Wert, den sie haben, zu einem Wert, den sie haben sollten, anzuheben oder abzusenken, um somit das interpolierte Ausgangssignal zu bestimmen. 5
11. Zweidimensionale Interpolierschaltung nach Anspruch 10 zur Verwendung in einem Fehlerkorrektursystem zum Korrigieren von spatialen Fehlern oder Farbdeckungsfehlern und Unregelmäßigkeiten im Bildschwarz oder Schwarz/Weiß-Schattierungsfehlern in den Röhren einer Vi el kanal-Kamera, dadurch gekennzeichnet, daß eine Vielzahl von Interpolations-Schaltkreisen vorgesehen sind, die entsprechend in den Kanälen, und zwar einer für jeden zu korrigierenden Fehler, angeordnet sind, und daß Mittel vorgesehen sind, die an die Interpolations-Schaltkreise jedes Kanals angeschlossen sind, um die Röhre und den Schaltkreis korrespondierend mit dem zu korrigierenden Fehler auszuwählen und um das interpolierte Korrektur-AuSgangssignal an die betreffende Röhre zu liefern.
12. Zweidimensionale Interpolierschaltung nach Anspruch 10, dadurch g e k e η η ζ e i c h η e t , daß Adressierungsmittel zum selektiven Adressieren der Speichermittel über eine Adresse vorgesehen sind, um den Strom von Datenwörtern zu erzeugen, und daß die gewichteten Spannungen in Synchronismus mit dem Strom von Datenwörtern geliefert werden.
13. Zwei dimensionale Interpolierschaltung nach Anspruch 12, dadurch gekennzei chnet , daß als MuI ti piikationsmittel ein multiplizierender Digita!/Analog-Wandler (38) zum Sperren der Datenwörter, zum Multiplizieren derselben mit den betreffenden gewichteten Spannungen und zum Umsetzen des Produkts in die Sequenz von analogen Spannungsprodukten vorgesehen ist.
14. Zweidimension ale Interpolierschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Summierungs-

mittel eine Abtast- und Halteschaltung (56) zum Verzögern eines ausgewählten aus den Spannungsprodukten und ein Widerstands-Summierglied (58), das an die Abtast- und Halteschaltung (56) angeschlossen ist, um die verzögerte und die unverzögerte Sequenz von Spannungsprodukten, eine Negativ-Wellenform des interpolierten Ausgangssignals und eine ausgewählte Offset-Gleichspannung aufzunehmen, enthält und daß das Widerstands-Summierglied (58) eine Differenzspannung zur Verfugung stellt, die anzeigt, welchen Wert das interpolierte Ausgangssignal haben sollte.
15. Zweidimensionale Interpolierschaltung nach Anspruch 14, dadurch gennzei chnet , daß Mittel zum Anheben oder Absenken der Spannungswerte vorgesehen sind, die an die Summierungsmittel angeschlossen sind, und daß ein Abtastmittel und ein Integrationsmittel, das an das Abtastmittel zum Anheben oder Absenken des interpolierten Ausgangssignals auf einen Wert korrespondierend mit der Differenzspannung, die diesem zugeführt wird, angeschlossen ist, vorgesehen sind.
16. Zweidimensionale Interpolierschaltung nach Anspruch 15, dadurch gekennzeichnet, daß eine Schnittstellenschaltung (24) vorgesehen ist, die die Erzeugungsmittel enthält und die ferner einen Zeitsignalgenerator (30) zum Erzeugen von ausgewählten Zeit- und Taktsignalen für die Schaltungselemente aufweist und Mittel wie Addierer/Multiplexer enthält, die integral mit den Adressierungsmitteln zum Erzeugen von Adressen angeordnet sind, welche die obe- ren und unteren Datenwörter der Reihen von Datenpunkten unterschei den.