DE2950466A1

DE2950466A1 - Photoelektrische abtasteinrichtung

Info

Publication number: DE2950466A1
Application number: DE19792950466
Authority: DE
Inventors: Fumihiro Ogasawara
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1978-12-14
Filing date: 1979-12-14
Publication date: 1980-06-19
Also published as: DE2950466C2; JPS5580954A; US4296441A; JPS6334671B2

Description

DR. BERG DIPL-ING. STA.^JF DIPL-ING. SCHWABE DR. DR. SANI¹MAIK

Postfach 86 02 45 · 8000 M ünchen 86

Anwaltsakte; 30 576 [J J^ Qg_Z. 1979

Ricoh Company, Ltd.
Tokyo / Japan

Photoelektrische Abtasteinrichtung

VII/XX/Rt*

Wyiinr 030025/0837 Bankkonten: typc-Bank Mönchen 44101221»

UKOSTAPFTATEftT Mim*· (BLZ 700M0II) SwiH CtK)C HVrO DE MM

TELIX: Bayet Vcrcin>b>nk München 4S3100 (BLZ 7UO2O77O)

0524MO KRO 4) FomvhMl Mun.hcn ^5?4V8ιιK (.Hl 2 7(«in(i«0j

Anwaltsakte: 30 576 - V"

Beschreibung

Die Erfindung betrifft eine photoelektrische Abtasteinrichtung für ein Faksimilesystem u.a. mit einer Photosensoranordnung mit statischer Aufladung, wie beispielsweise einer ladungsgekoppelten Anordnung (CCD) oder einer Photodiodenanordnung (PDA).

Eine derartige Einrichtung ist in der DE-OS 28 54 84 5.0 der Anmelderin beschrieben; dort wird eine ladungsgekoppelte (CCD)-Photosensoranordnung oder eine Photodiodenanordnung (PDA) zum Abtasten einer Vorlage relativ zu dieser hin- und herbewegt. Die Bewegungsrichtung verläuft senkrecht zu der Reihe oder Zeile von Photoelementen, welche die Anordnung bilden. Ein Generator gibt Zeitsteuerimpulse entsprechend jeder inkrementellen Bewegung der Anordnung ab. Sobald ein Zeitsteuersignal erzeugt ist, geben alle Photosensorelemente an ihren Ausgängen in serieller Form Datensignale ab. Die Größe jedes Datensignals entspricht der Intensität des von der Vorlage auftreffenden Lichts.

Da eine CCD-Anordnung Datensignale abgibt, welche nicht nur von dem einfallenden Licht _t sondern auch von der statischen Ladungszeit abhängen (wobei die Lichtintensität bezüglich der Zeit integriert ist) hängt der Ausgang der Anordnung von der Periode der Zeitsteuerimpulse ab. Zu Beginn jedes Hubes der Hin- und Herbewegung wird die Anordnung beschleunigt, und die Perioden der Zeitsteuerimpulse nehmen allmählich ab. Das Ge-

030025/0837

genteil gilt für das Ende jedes Hubs. Aus diesem Grund gibt die Anordnung Datensignale ab, deren Amplituden an den Enden der Hübe ein Maximum und in der Mitte ein Minimum sind.

Aus diesem Grund ist ein Servomotor u.a., welcher die Anordnung antreibt, so ausgelegt, daß er auf einer minimalen Strekke auf eine vorbestimmte Geschwindigkeit beschleunigt und danach die Anordnung mit konstanter Geschwindigkeit bewegt. Am Ende des Hubs verzögert der Motor die Anordnung auf einer minimalen Strecke bis zu einem Anschlag. Bei dieser Ausführung soll eine Zone konstanter Geschwindigkeit geschaffen werden, welche den maximal möglichen Bewegungsbereich der Anordnung einnimmt. In der Zone konstanter Geschwindigkeit sind die Perioden der Zeitsteuerimpulse konstant, und folglich ändern sich die von der Anordnung erzeugten Datensignale nur proportional zu der Intensität des auffallenden Lichts.

Es ist auch schon vorgeschlagen worden, ein Datenfreigabesignal zu erzeugen, während die Anordnung sich in der Zone konstanter Geschwindigkeit bewegt, und ferner der Zone konstanter Geschwindigkeit eine vorbestimmte Länge zu geben, die beispielsweise 1728 Zeitsteuerimpulsen entspricht. Wenn die Anordnung 64 Elemente aufweist, werden während jedes Abtasthubes der Anordnung insgesamt 1728 χ 64 = 110 592 Datens.rgnale erzeugt. Hierbei ist ein Verknüpfungsglied vorgesehen, so daß die Zeitsteuerimpulse an die Anordnung nur angelegt werden, solange das Freigabesignal abgegeben wird, und dadurch kann die Anordnung nur Datensignale in dem wirksamen Bereich geben.

295CH66

Jedoch ist bisher ein Problem noch nicht gelöst, daß nämlich die ersten 64 Datensignale eine maximale Amplitude haben, die einem gesättigten Zustand der Photosensorelemente entsprechen, und zwar deswegen, da es in der Anordnung zu einer statischen Aufladung (charge accumulation) von dem Anfang des Hubes bis zu dem Beginn der wirksamen Fläche gekommen ist. Dies ergibt eine vollkommen weiße Zeile, welche die erste inkrementelle Fläche der Abtastung darstellt.

Um diese Schwierigkeit zu überwinden, ist vorgeschlagen worden, die wirksame Fläche auf 1729 Inkremente zu erstrecken und die ersten 64 Datensignale nicht zu beachten. Jedoch ist hierzu eine komplizierte Zähler- und Verknüpfungsschaltung erforderlich, wodurch die Kosten der Einrichtung unnötig erhöht werden.

Die Erfindung soll daher eine photoelektrische Abtasteinrichtung mit einer Photosensoranordnung mit statischer Aufladung schaffen, welche mit einer vereinfachten Schaltungsanordnung eine unverzerrte Abtastung ermöglicht. Darüber hinaus soll gemäß der Erfindung eine photoelektrische Abtasteinrichtung geschaffen werden, welche im Betrieb zuverlässig ist und mit Hilfe von herkömmlichen Bauelementen auf kommerzieller Basis wirtschaftlich herzustellen ist.

Gemäß der Erfindung weist eine photoelektrische Abtasteinrichtung eine Photosensoranordnung mit statischer Aufladung auf, bei welcher eine Anzahl Photosensorelemente in einer Zeile angeordnet sind und die Anordnung zum Abtasten senkrecht zu dar

030025/0837 - 6 -

Zeile hin- und herbewegt wird; eine derartige photoelektrische Abtasteinrichtung ist gekennzeichnet durch einen Impulsgenerator, der entsprechend den inkrementellen Bewegungen der Anordnung Zeitsteuerimpulse abgibt, wobei dann die Anordnung entsprechend jedem Zeitsteuerimpuls in serieller Form Datensignale an den Ausgängen aller Elemente abgibt, durch einen Fühler, der ein Freigabesignale abgibt, wenn die Anordnung sich in einer wirksamen Abtastzone befindet, in welcher die Perioden der Zeitsteuerimpulse konstant sind, und durch eine Verknüpfungsanordnung, durch welche eine übertragung der Datensignale nur entsprechend dem Freigabesignal freigegeben wird.

Bei der Erfindung wird eine Photosensoranordnung mit statischer Aufladung zum Abtasten einer Vorlage senkrecht zu der Richtung einer Zeile von Photosensorelementen der Anordnung hin- und herbewegt. Ein Generator gibt Zeitsteuerimpulse ab, die inkrementeilen Bewegungen der Anordnung entsprechen. Alle Photosensorelemente geben dann entsprechend jedem Zeitsteuerimpuls Datensignale an ihren Ausgängen in serieller Form ab- Ein Freigabesignal wird erzeugt, wenn sich die Anordnung in eine wirksame Abtastzone bewegt, in welcher sich dann die Anordnung mit konstanter Geschwindigkeit bewegt und die Perioden der Zeitsteuerimpulse konstant sind.Die Datensignale werden in einem Speicher nur gespeichert, solange das Freigabesignal abgegeben wird. Die statischen Ladungszeiten (charge accumulation times) der Photosensorelemente in der wirksamen Abtast zone sind konstant, und insbesondere ist die statische La dungszeit bei dem ersten Bewegungsinkrement in der wirksamen

030025/0837 - 7 -

Abtastfläche dieselbe wie bei den folgenden Inkrementen. Durch die Erfindung ist somit eine insgesamt verbesserte photoelektrische Abtasteinrichtung geschaffen.

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:

Fig. 1 eine schematische Darstellung der Bewegungsbahn einer Photosensoranordnung bezüglich einer Vorlage;

Fig. 2 eine Kurvendarstellung, in welcher die Bewegungsgeschwindigkeit der Anordnung und die Erzeugung eines Zeitsteuersignals dargestellt ist;

Fig. 3 eine schematische elektrische Schaltung eines herkömmlichen, ein Abtaststartsignal abgebenden Generators;

Fig. 4 ein Zeitsteuerdiagramm der Arbeitsweise des ein Abtaststartsignal abgebenden Generators;

Fig. 5 ein Blockschaltbild einer photoelektrischen Abtasteinrichtung gemäß der Erfindung;

Fig. 6 ein schematisches Schaltbild eines verbesserten,ein Abtaststartsignal abgebenden Generators gemäß der Erfindung;

030025/0837

Fig. 7 ein Zeitsteuerdiagramm der Arbeitsweise des ein Abtast Startsignal abgebenden Generators gemäß der Erfindung;

Fig. 8 ein Zeitsteuerdiagramm der Arbeitsweise der photoelektrischen Abtasteinrichtung gemäß der Erfindung;

Fig. 9 ein ins einzelne gehendes Schaltbild von Teilen der photoelektrischen Abtasteinrichtung gemäß der Erfindung;

Fig. 10 ein Zeitsteuerdiagramm der Arbeitsweise der Schaltungsanordnung der Fig. 9; und

Fig. 11 ein vergrößertes Zeitsteuerdiagramm, in welcher ein durch eine Kurve XI abgegrenzter Bereich des Diagramms der Fig. 10 dargestellt ist.

In Fig. 1 ist eine Photosensoranordnung mit statischer Aufladung, vorzugsweise eine ladungsgekoppelte Einrichtung (CCD) oder eine Photodiodenanordnung (PDA) mit 21 bezeichnet und so angeordnet, daß eine (nicht im einzelnen bezeichnete) Zeile von Photosensorelementen in vertikaler Richtung verläuft. Die Anordnung 21 wird von links nach rechts in einem Abtasthub und rechts nach links in einem Rückführhub bezüglich einer Vorlage 22 hin- und herbewegt. Am Ende jedes Abtasthubes wird die Vorlage um eine Strecke nach oben bewegt, welche gleich der Länge der Anordnung 21 (in vertikaler Richtung) ist, so daß durch die Anordnung 21 auf der Vorlage einer Bahn folgt, die durch eine

030025/0837

2£ 33466

gestrichelte Linie 23 angegeben ist. Die Anordnung 21 gibt Datensignale ab, die dem von der Vorlage 22 auftreffenden Licht entsprechen. Die Anordnung kann so ausgelegt werden, daß der Abtasthub bezüglich der Vorlage in beiden Richtungen durchgeführt wird, d.h. nicht nur von links nach rechts, sondern auch von rechts nach links, wie beispielsweise in der GB-PS 1 541 (siehe Fig. 7) beschrieben ist. In diesem Fall weist dann die Bahn, der die Anordnung über der Vorlage folgt, von der Bahn ab.

Ein Generator gibt Zeitsteuersignale E und LS ab. Obwohl der Generator in Fig. 1 im einzelnen nicht dargestellt ist, da er im einzelnen in der vorerwähnten DE-OS 28 54 845.0 beschrieben ist, ist er symbolisch mit 24 in Form einer Platte (fix clock plate) dargestellt. Die Platte 24 weist zwei (horizontale) Reihen mit Marken auf, nämlich eine obere Reihe mit in festen Abstand voneinander angeordneten Marken EM und eine untere Reihe mit zwei Marken LM₁ und LM-. Nicht dargestellte Photosensoren werden zusammen mit derAnordnung 21 bewegt, und geben, wenn die Marken EM bzw. LM. und LM_ gefühlt werden, Zeitsteuersignale E und Flächenendsignale LS ab.Die Marken EM sind in einem Abstand voneinander angeorndet, welcher im wesentlichen gleich der Breite jedes Photosensorelements in der Anordnung 21 ist, und zwischen den Marken LM. und LM₃ gibt es 1728 Marken EM. Die Anzahl der Marken EM ist natürlich nicht nur auf 1728 beschränkt, sondern beispielsweise können im Falle einer Vorlage der Größe B4 auch 2048EM-Marken vorge-

- 10 -

030025/0837

^V- 29 5 3466

sehen sein. Ferner können, wie in der US-PS 3 970 183 beschrieben ist, obwohl nur 864 Marken EM (was gleich 1728/2 ist) vorgesehen sind, die Photosensoren elektrisch 1728 EM-Marken fühlen.

Aus Fig. 2 ist zu ersehen, daß die Anordnung 21 an den Hubenden auf eine Geschwindigkeit null verzögert wird und sich über die wirksame Abtastfläche zwischen den Marken LM₁ und LM₂ mit konstanter Geschwindigkeit bewegt. Folglich haben die Zeitsteuersignale E innerhalb der wirksamen Abtastfläche konstante Perioden, und die statische Aufladung oder die Integrationszeit der Elemente der Anordnung ist in dieser Fläche konstant. Aus Fig. 2 ist ferner zu ersehen, daß die Perioden der Signale E an den Hubenden ein Maximum sind, aber innerhalb der wirksamen Abtastfläche konstant bei einem minimalen Wert liegen.

Ferner wird, wie dort ausgeführt und vorgeschlagen ist, ein Abtaststartsignal S an der Rückflanke jedes Zeitsteuerimpulses oder ein Signal innerhalb der wirksamen Abtastfläche erzeugt. Dies wird dadurch ermöglicht, da ein Freigabesignal L erzeugt wird, welches zwischen den Signalen LS- und LS_ logisch niedrig ist, und die Abtaststartsignale S zu der Anordnung 21 nur durchgelassen werden, wenn sie niedrig sind. Bei jedem Abtaststartsignal S geben die Elemente der Anordnung 21 an ihren Ausgängen Datensignale ab, welche in serieller Form synchron mit Taktimpulsen P von der- Anordnung 21 abgegeben werden. Zwischen aufeinanderfolgenden Abtaststartsignalen S werden 64 Taktimpulse erzeugt, so daß die Ausgangssignale je-

030025/0837

- ve - -41- 2S50466

des der 64 Elemente der Anordnung 21 herausgeschoben werden. Die Anordnung 21 wird mit konstanter Geschwindigkeit bewegt, so daß das auffallende Licht durch eine Ladungsspeicherung während der Zeiten integriert wird, während welcher die vorher gespeicherten Ladungen, welche die Datensignale darstellen aus einem (nicht dargestellten) analogen Schieberegister der Anordnung 21 in bekannterweise herausgeschoben werden.

Auf diese Weise werden entsprechend jedem Zeitsteuersignal E oder Entsprechend jedem Abtaststartsignal S 64 Datensignale erzeugt, die eine vertikale Abtastzeile darstellen. Bei einer Bewegung der Anordnung 21 um ein weiteres Inkrement entsprechend einem Zeitsteuersignal E wird eine weitere vertikale Abtastzeile aus 64 Datensignalen erzeugt. Auf diese Weise wird während jedes Abtasthubes eine Fläche der Vorlage 22, die gleich der Länge (Vertikalen) der Anordnung 21 mal der Länge (Horizontalen) der wirksamen Abtastfläche ist, abgetastet, wodurch 110 592 Datensignale erzeugt werden, welche die entsprechenden Punkte auf der Vorlage 22 darstellen.

Ein herkömmlicher Generator 26 zum Erzeugen der Abtaststartsignale S in in Fig. 3 dargestellt. Die Signale L und E werden über Inverter 27 bzw. 28 an Eingänge eines UND-Glieds 29 angelegt. Der Ausgang des UND-Glieds 29 ist mit dem Eingang D eines Flip-Flops 31 verbunden, dessen Ausgang Q wiederum mit dem Eingang D eines Flip-Flops 32 und auch mit dem Eingang eines NAND-Glieds 33 verbunden ist.. Der Ausgang Q des Flip-Flops

- 12 -

030025/0837

ist mit dem anderen Eingang des NAND-Glieds 33 verbunden. Die Taktimpulse P werden an die Takteingänge der Flip-Flops 31 und 32 angelegt. Die Abtaststartimpulse S liegen am Ausgang des NAND-Glieds 33 an. Das UND-Glied 29 wird nur freigegeben, solange das Freigabesignal L niedrig ist. Die invertierte Form der Zeitsteuerimpulse E liegt am Ausgang des UND-Glieds 29 an.

Der Q-Ausgang des Flip-Flops 31 folgt infolge der hohen Frequenz der Taktimpulse P im allgemeinen des Ausgang des UND-Glieds 29, so daß die Umkehrungen der Zeitsteuersignale E am Eingang D des Flip-Flops 32 und auch an einem Eingang des NAND-Glieds 33 anliegen. Der Ausgang Q des Flip-Flops 32 folgt infolge der hohen Frequenz der Taktimpulse P dem Ausgang Q des Flip-Flops 31. Jedoch gibt es kurze Zeitperioden, wenn der Ausgang Q des Flip-Flops 31 und der Ausgang Q des Flip-Flops 32 beide hoch sind, und dadurch den Anforderungen bezüglich eines niedrigen Ausgangs an dem NAND-Glied 33 genügen. Dies kommt an den Vorderflanken der Umkehrungen der Zeitsteuerimpulse E (oder an den Rückflanken der Zeitsteuerimpulse E selbst) vor. Unmittelbar vor diesen Zeitpunkten wird der Ausgang Q des Flip-Flops 31 niedrig und der Ausgang des Flip-Flops 32 wird hoch, da beide Flip-Flops 31 und 32 sich in einem logischen Zustand befinden. Wenn die Umkehrung des zweiten Steuersignals E hoch wird, wird das Flip-Flop 31 durch den nächsten Taktimpuls P auf den logisch hohen Zustand umgeschaltet. Zu diesem Zeitpunkt ist der Ausgang Q des Flip-Flops 31 hoch und der Ausgang Q des Flip-Flops 32

- 13 -

030025/0837

25 5:466

ist ebenfalls hoch, da sich das Flip-Flop 32 noch in dem logisch niedrigen Zustand befindet. Durch den hohen Ausgang Q des Flip-Flops 31 wird das Flip-Flop 32 bei dem nächsten Taktimpuls P auf den hohen Zustand umgeschaltet. Folglich werden die Abtaststartimpulse S mit einer Impulsbreite erzeugt, welche gleich der Periode eines Taktimpulses P ist.

Aus Fig. 4 ist der Nachteil der herkömmlichen Anordnung zu ersehen, bei welcher die analogen Datensignale VID von der Anordnung 21 erzeugt werden. Entsprechend der Arbeitsweise des die Abtaststartsignale abgebenden Generators 26 wird das erste Abtaststartsignal S₁ am Anfang der wirksamen Abtastfläche an die Anordnung 21 angelegt, zu welchem Zeitpunkt das Freigabesignal L niedrig wird, undzwar deswegen, da das UND-Glied 29 gesperrt wird, wenn das Freigabesignal L hoch wird, und der Ausgang des NAND-Glieds 33 hoch bleibt. Folglich speichert die Anordnung 21 von dem linken Ende des Abtasthubs bis zu dem linken Ende der wirksamen Abtastfläche und wird gesättigt, wie bei dem Impuls VID₁ in Fig. 4 dargestellt ist. Folglich ist die erste vertikale Abtastzeile vollkommen weiß und das Abtastbild wird dadurch verzerrt. Eine herkömmlicheEinrichtung, um diese Schwierigkeiten zu überwinden, indem die ersten 64 Datensignale nicht beachtet werden, ist oben beschrieben worden.

Eine in ihrer Gesamtheit mit 41 bezeichnete, photoelektrische Abtasteinrichtung gemäß der Erfindung ist in Fig. 5 dargestellt. Die Einrichtung 41 weist die Anordnung 21 auf, deren Ausgang über einen Verstärker 4 2 mit einem Videoprozessor 4 3 verbunden

030025/0837

ist, der die analogen Datensignale VID in binäre Signale D und auch in Austastimpulse B umwandelt, welche während der Zeiten logisch hoch sind, während welcher die Anordnung 21 die Signale VID nicht hinausschiebt. Die Signale D von dem Videoprozessor 43 werden in einem Pufferspeicher 44 gespeichert, welcher ein Lese-Schreib-Speicher wie beispielsweise ein Speicher mit direktem Zugriff (RAM) ist. Der Speicher 44 hat eine Kapazität von 64 χ 1728 Bits. Der Aufbau und die Arbeitsweise des Speichers 44 ist im einzelnen in der vorerwähnten DE-OS 2854 84 5.0 beschrieben.

Nachdem jede Abtastung beendet ist und während des Rückführhubs der Anordnung 21 liest ein Datenverdichter 46 die Datensignale D aus dem Speicher 44 und verdichtet sie für eine Übertragung. Hierbei kann ein bekanntes Verdichtungsverfahren, beispielsweise ein Spurlängenkodieren angewendet werden, wie es bei einer Faksimile-Übertragung bekannt ist. Die verdichteten Datensignale werden über ein Modem einer nicht dargestellten entfernten Station für eine Dehnung und eine Wiedergabe der Vorlage 22 zugeführt.

Die Einrichtung 41 weist einen Taktimpulsgenerator 4 7 auf, dessen Taktimpulse P an die Anordnung 21, den Videoprozessor 43, den Speicher 44 _t den Verdichter 46 und einen Zeitsteuerimpulsgenerator 48 angelegt werden. Mit einem Fühler 49 werden die Marken auf der Platte 24 in der vorbeschriebenen Weise gefühlt und es werden Signale an den Generator 48 angelegt, welcher dementsprechend dann die Zeitsteuerimpulse E und das

- 15 -

030025/0837

Freigabesignal L abgibt. Die Zeitsteuerimpulse E werden dem Videoprozessor 43 und auch einem ein Abtaststartsignal abgebenden Generator 51 zugeführt. Das Freigabesignal L wird an der. Prozessor 43 und den Speicher 44 angelegt.

Der Generator 51 ist in Fig. 6 dargestellt und ist dem herkömmlichen Generator 26 ähnlich, außer daß bei ihm der Inverter 28 und das UND-Glied 29 weggelassen sind. Ähnliche Elemente sind hierbei mit den gleichen Bezugszeichen bezeichnet. Der Generator 51 arbeitet auf dieselbe Weise wie der Generator 26, außer daß die Abtaststartsignale So bei jedem Zeitsteuerimpuls E unabhängig davon erzeugt werden, ob die Anordnung 21 innerhalboder außerhalb der wirksamen Abtastfläche ist. Die Anordnung 21 gibt die 64 Datensignale VID entsprechend dem Abtaststartsignal So ab und gibt ein Abtastendsignal EOS an dem Prozessor 43 ab, wenn alle 64 Signale VID herausgeschoben sind. Die Arbeitsweise des Generators 51 ist in Fig. 7 dargestellt.

Der mit der Erfindung erreichte Vorteil ist aus Fig. 8 zu ersehen. Selbstverständlich wird die Anordnung 21 kontinuierlich betrieben und gibt unabhängig von der Stellung der Anordnung 21 Datensignale ab. Die Anordnung 21 wird am Anfang der wirksamen Abtastfläche wo das Signal SL₁ erzeugt wird, bis auf eine konstante Geschwindigkeit beschleunigt. Folglich werden die Datensignale VID₁, die während der erstenvertikalen Abtastung in der wirksamen Abtastfläche erzeugt werden, nicht verzerrt, und zwar deswegen, da die Ladungsspeicherung oder die Integrationszeit für die erste vertikale Abtastung in der wirksamen

- 16 -

030025/0837

2950A6S

Abtastfläche im Unterschied zu der herkömmlichen Einrichtung, bei welcher die erste vertikale Abtastung einem gesättigten Zustand der Anordnung 21 entspricht, dieselbe ist, wie bei dem nachfolgenden vertikalen Abtastungen.

Das Freigabesignal L wird an den Videoprozessor 4 3 und an den Speicher 44 angelegt, wobei diese nur dann freigegeben werden, wenn das Signal L niedrig ist, was nur in der wirksamen Abtastfläche der Fall ist. Wenn das Signal L hoch ist, sperrt der Videoprozessor 43 die Signale D, wodurch verhindert ist, daß sie den Speicher 44 erreichen. Außerdem verhindert das hohe Signal L, daß die Taktimpulse P an einen Inkrementations- oder schrittweisen Eingang des Speichers 44 angelegt werden, so daß die Operation, höhere Speicherstellen in dem Speicher 44 nacheinander zu adressieren, um Datensignale zu speichern, gesperrt wird. Hierbei sind die Schwierigkeiten bei der herkömmlichen Einrichtung mit Hilfe einer vereinfachten elektronischen Schaltungsanordnung überwunden. Die Daten werden aus dem Speicher 44 ausgelesen und werden unter Steuerung eines Bereit-Signals R von dem Verdichter 46 diesem (46) zugeführt.

Der Video-Prozessor 43 und der Speicher 44 sind im einzelnen in Fig. 9 dargestellt. Der Verdichter 43 weist einen Feldeffekttransistor (FET) 61 auf, über welchen die Datensignale VID seriell über einen Widerstand 62 an den nichtinvertierenden Eingang eines Operationsverstärkers 63 angelegt werden. Ein Widerstand 64 ist zwischen die Verbindung zwischen dem FET 61 und dem Widerstand 62 sowie Erde geschaltet. Das Frei-

030025/0837

2S50466

gabesignal L wird an die Steuerelektrode des FET's 61 angelegt, wodurch dieser angeschaltet wird, wenn das Signal L niedrig ist. Folglich werden die Videosignale VID dem Verstärker 63 nur zugeführt, wenn das Signal L niedrig ist.

Die Signale VID werden über einen Widerstand 67 auch an den invertierenden Eingang eines Operationsverstärkers 66 angelegt. Der Ausgang des Verstärkers 63 ist mit der Kathode einer Diode 68 verbunden, derenAnode mit deminvertierenden Eingang des Verstärkers 63 verbunden ist. Die Anode der Diode 68 ist auch mit einen Integrierkondensator 69 und einem Entladewiderstand 71 sowie mit dem invertierenden Eingang eines Operationsverstärkers 72 verbunden. Der Ausgang des Verstärkers 72 ist mit dem invertierenden Eingang einer Spannungsfolgestufe und über den VJiderstand eines Potentiometers 73 mit Erde verbunden. Der Schleifer des Potentiometers 73 ist über einen Widerstand 74 mit Erde und auch mit dem invertierenden Eingang des Verstärkers 66 verbunden.

Der Ausgang des Verstärkers 66 ist mit dem Eingang D eines Flip-Flops 76 verbunden. Die Taktimpulse P werden an den Takteingang des Flip-Flops 76 angelegt. Die Binärsignale D liegen am Ausgang des Flip-Flops 76 synchron mit den Taktimpulsen P an und werden dem Dateneingang eines Speichers (RAM) 77 mit direktem Zugriff desSpeichers 44 angelegt.

Der Verstärker 63, die Diode 68, der Kondensator 69 und der Widerstand 71 bilden einen Scheitelwertdetektor. Folglich entspricht der Ausgang des Verstärkers 62 dem Scheitenwert der

(J30025/UH37 -18-

Signale VID. Dieses Scheitelwertsignal wird durch das Potentiometer 73 spannungsgeteilt und als Schwellenwert VR an den Verstärker 66 angelegt. Der Verstärker 66 arbeitet als Vergleicher und gibt einen hohen oder niedrigen Ausgang in Abhängigkeit davon ab, ob die Datensignal VID eine Amplitude haben, die höher oder kleiner als die Amplitude des Schwellenwerts VR ist, welcher mittels des Potentiometers 73 einstellbar ist. Auf diese Weise werden die analogen Signal VID quantisiert, um dadurch Binärsignale D zu erzeugen.

Wenn das Freigabesignal L hoch ist, wird der Transistor 61 abgeschaltet, und der Kondensator 69 entlädt sich über den Widerstand 71. Der Ausgang des Verstärkers 66 und dadurch der Schwellenwert VR werden null. Dies hat dann die Wirkung, daß der Verstärker 66 unabhängig von der Amplitude der Signale VID einen niedrigen Ausgang abgibt. Folglich wird ein Nullausgang ständig an den Dateneinang des Speichers(RAM) 77 angelegt, solange das Signal L hoch ist.

Der Prozessor 43 weist ferner ein Flip-Flop 78 auf, dessen Eingang D mit dem Ausgang des NAND-Glieds 33 verbunden ist. Die Taktimpulse P werden an den Takt eingang des Flip-Flops 78 und über einen Inverter 81 auch an den Takteingang des Flip-Flops 79 angelegt. Das Signal EOS wird an den Eingang D des Flip-Flops 79 angelegt. Der Ausgang Q des Flip-Flops 78 ist mit dem Takteingang eines Flip-Flops 82 verbunden, dessen Eingang D fest mit dem positiven Pol +V einer Gleichspannungsquelle verbunden ist. Der Ausgang Q des Flip-Flops 79 ist mit einem

- 19 -

030025/0837

-*V 2S50466

invertierenden Rücksetzeingang des Flip-Flops 82 verbunden. Der Ausgang Q des Flip-Flops 82 ist mit dem Eingang D eines Flip-Flops 83 verbunden, an dessen Takteingang die Taktimpulse P anliegen.

Ein Austaktsignal B liegt am Ausgang Q des Flip-Flops 83 an und wird an eine invertierenden Eingang eines UND-Glieds 84 angelegt. Das Freigabesignal L wird an den anderen invertierenden Eingang des UND-Glieds 84 angelegt. Der Ausgang des UND-Glieds 84 ist mit einem Adressendekodierer 86 verbunden, dessen Ausgang mit dem Speicher (RAM) 77 verbunden ist. Der Ausgang des UND-Glieds 84 ist auch mit einem Eingang eines UND-Glieds 87 verbunden, dessen Ausgang mit einem Eingang eines Zeilenwählers 88 verbunden ist. Die Taktimpulse P werden über einen Inverter 89 an den anderen Eingang des UND-Glieds 87 angelegt. Der Ausgang des Zeilenwählers 88 ist mit dem Speicher RAM 77 verbunden .

Der Adressendekodierer 86 wird durch die Austaktimpulse B inkremen tier t, um aufeinanderfolgende (vertikale) Spalten in dem Speicher (RAM) 77 auszuwählen. Der Zeilenwähler 88 wird durch die Taktimpulse P inkrementiert, um aufeinanderfolgende (horizontale ) Zeilen in dem Speicher (RAM) 77 auszuwählen. Jeder Zeilen- und Spaltenwert entspricht einer diskreten Speicherstelle.

Die Arbeitsweise der Schaltungsanordnung der Fig.9 wird nunmehr anhand der Fig. 10 und 11 beschrieben. Außerhalb der wirksamen Abtastfläche sperrt das hohe Freigabesignal L das

030025/0837 - 20 -

UND-Glied 84, um eine Inkrementation des Adressendekodierers 86 zu verhindern. Durch den niedrigen Ausgang des UND-Glieds 84 wird das UND-Glied 87 gesperrt und eine Inkrementation des Zeilenwählers 88 verhindert. Wenn sich die Anordnung 81 auf der wirksamen bzw. effektiven Abtastfläche befindet, wird das UND-Glied 84 durch das niedrige Freigabesignal L freigegeben, so daß dann der Adressendekodierer 86 durch die invertierten Austastsignale B inkrementiert wird. Das UND-Glied 87 wird während der Zeiten freigegeben, während welcher die invertierten Austastsignale B hoch sind, so daß dann der Zeilenwähler 88 durch die Taktimpulse P inkrementiert werden kann.

Wenn, wie in Fig. 11 dargestellt ist, das Abtaststartsignal So niedrig wird, wird das Flip-Flops 78 entsprechend der Rückflanke des nächsten Taktimpulses P auf seinen hohen Zustand umgeschaltet. Der Ausgang Q des Flip-Flops 78 wird dann für eine Taktimpulsperiode niedrig, da das Signal So entsprechend der Vorderflanke des nächsten Taktimpulses P hoch wird, und das Flip-Flops 78 wird durch die Rückflanke dieses Taktimpulses auf den hohen Zustand umgeschaltet.

Wenn der Ausgang Q des Flip-Flops 78 hoch wird, triggert dessen Rückflanke das Flip-Flop 82 in*den hohen Zustand, da der Eingang D des Flip-Flops fest mit dem Pol PV verbunden ist. Hierdurch wird der Ausgang Q des Flip-Flops 82 niedrig; dieser niedrige Ausgang wird dann an den Eingang D des Flip-Flops 83 angelegt. Unter diesen Umständen wird dann das Flip-Flop 83 entsprechend der Vorderflanke des nächsten Taktimpulses P

- 21 -

030025/0837

2S50466

auf den hohen Zustand umgeschaltet. Das hohe Signal B wird dann durch das UND-Glied 84 invertiert, wodurch der Speicher RAM (77) für eine Dateneingabe inkrementiert wird.

Wenn das Signal EOS niedrig wird, wird das Flip-Flops 79 durch die Rückflanke des nächsten Taktimpulses P auf den niedrigen Zustand umgeschaltet. Mit dem abfallenden Ausgang Q des Flip-Flops 79 wird das Flip-Flop 8.2 rückgesetzt. Der Ausgang Q des Flip-Flops 82 wird hoch und an den Eingang D des Flip-Flops angelegt. Das Flip-Flop 83 wird durch die Anstiegsflanke des nächsten Taktimpulses P gesetzt. Der Ausgang Q des Flip-Flops 83, der das Austastsignal B darstellt, wird hoch, wodurch ein Weiterschalten des Speichers(RAM) 77 verhindert ist. Das Flip-Flop 79 wird durch die Rückflanke des nächsten Taktimpulses gesetzt, der erzeugt wird, nachdem dasSignal EOS hoch wird.

Mit der Erfindung sind somit die Nachteile der herkömmlichen Einrichtung überwunden und es ist eine photoelektrische Abtasteinrichtung geschaffen, welche mit einer einfachen Schaltung zuverlässig arbeitet. Im Rahmen der Erfindung sind auch noch verschiedene Abwandlungen möglich. Beispielsweise kann das Freigabesignal so angeordnet werden, daß ein Weiterschalten des Speichers(RAM) 77, eine übertragung von Datensignalen VID oder von Datensignalen D einzeln oder in Kombination außerhalb der wirksamen Abtastfläche bei der Erfindung verhindert ist.
Ende der Beschreibung

030025/0837

Claims

Patentansprüche

1. Photoelektrische Abtasteinrichtung mit einer Photosensoranordnung mit Ladungsspeicherung mit einer Anzahl von in einer Zeile angeordneten Photosensorelementen, wobei die Anordnung zum Abtasten senkrecht zu der Zeile hin- und herbewegt wird, gekennzeichnet durch einen Impulsgenerator (48), der entsprechend den inkrementellen Bewegungen der Anordnung (21) Zeitsteuerimpulse abgibt, worauf dann die Anordnung (21) bei jedem Zeitsteuerimpuls Datensignale an allen Ausgängen der Photosensorelemente erzeugt; durch einen Fühler (49), der ein Freigabesignal (L) abgibt, wenn die Anordnung (21) sich in einem wirksamen Abtastbereich befindet, inweichem die Perioden der Zeitsteuerimpulse konstant sind; und durch eine Verknüpfungsanordnung, welche eine Übertragung von Datensignalen nur entsprechend dem Freigabesignal (L) freigibt.

2. Einrichtung nach Anspruch 1, dadurch g e k e η η-zeichnet, daß die Verknüpfungsanordnung ein Verknüpfungsglied aufweist, das die Datensignale nur bei Anliegen des Freigabesignals (L) durchläßt.

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Taktimpulsgenerator (4 7) vorgesehen ist, bei dessenTaktimpulsen (P) die Anordnung (21) jeweils die

C «1*9)9882 72 9*8273 9Ϊ8274 913310

Telegramme: BFRGSTAPFPATENT München TELEX: 0524560 BERGd

- 2 —

B«nUomcn HyjxvRank MUm-hen 44101:2850 (BLZ 7UO2OO1]) S»it> Code in IO PI MM Ba)ei Vercinsbank München 4VMIkMBLZ 7UOJU27O) Pesischeck MUnthrn (,5343-(KIS (Hl /

ORIGINAL INSPECTED

29S046S

Datensignale abgibt, und daß die Verknüpfungsanordnung einen Lese-Schreib-Speicher (44) mit einem Dateneingang, an welchem die Datensignale anliegen und mit einem Adressenweiterschalteingang, sowie ein Verknüpfungsglied aufweist, das die Taktimpulse (P) zu dem Adressenweiterschalteingang des Speichers (44) nur bei Anliegen des Freigabesignals (L) durchläßt.

4. Einrichtung nach Anspruch 3, gekenn ze ichnet durch eine Einrichtung, welche für eine Übertragung die Datensignale aus dem Speicher (44) ausliest.

D30025/0337