DE2937929A1

DE2937929A1 - Verfahren und vorrichtung zum pruefen von leiterplatten fuer gedruckte schaltungen

Info

Publication number: DE2937929A1
Application number: DE19792937929
Authority: DE
Inventors: Yasuhiko Hara; Koichi Karasaki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-04-25
Filing date: 1979-09-19
Publication date: 1980-11-06
Also published as: GB2047879A; FR2455423B1; JPS6229737B2; GB2047879B; FR2455423A1; US4277175A; JPS55142254A; DE2937929C2

Description

HITACHI, LTD., Tokyo, Japan

Verfahren und Vorrichtung zum Prüfen

von Leiterplatten für gedruckte Schaltungen

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Prüfen von Fehlern in einem Verdrahtungs-Leiterbild, das auf einer Leiterplatte für eine gedruckte Schaltung gebildet ist, und insbesondere ein Verfahren und eine Vorrichtung zum Erfassen von Fehlern, die während der Bildung des Verdrahtungs-Leiterbildes erzeugt worden sind, durch Vergleichen eines Verdrahtungs-Leiterbildes auf einer Leiterplatte mit einem Verdrahtungs-Leiterbild auf einer anderen Leiterolatte.

0300AB/0581

Gemäß einem Merkmal der Erfindung wird ein Verfahren zum Prüfen einer gedruckten Schaltung bzw. einer Leiternlatte dafür angegeben, die ein isolierendes Substrat mit einer Verdrahtunasseite besitzt, auf der ein Verdrahtungs-Leiterbild vorgesehen ist, wobei zumindest ein (durch-) metallisiertes Loch vorgesehen ist, das in elektrischer Verbindung mit dem Verdrahtungs-Leiterbild ist und das durch die Leiterplatte hindurchgeht, wobei das Verfahren folgende Schritte aufweist:

Beleuchten der Verdrahtungsseite der Leiterplatte mit Licht, um ein optisches Bild oder Abbild der Verdrahtungsseite unter zumindestens Verwendung von reflektiertem Licht von der Verdrahtungsseite zu erhalten,

Erkennen bzw. Erfassen der Abbilder des Verdrahtungs-Leiterbildes und des metallisierten Loches auf dem gleichen Pegel im Abbild der Verdrahtungsseite ohne Unterschied zwischen ihnen und

Erkennen bzw. Erfassen des Abbildes des isolierenden Substrats auf einem sich von dem des Verdrahtungs-Leiterbildes und des metallisierten Loches unterscheidenden Pegel , um das Abbild des isolierenden Substrats von demjenigen des Verdrahtungs-Leiterbildes und des metallisierten Loches zu unterscheiden.

Gemäß einem anderen Merkmal der Erfindung wird eine Vorrichtung zum Prüfen von Leiterplatten für gedruckte Schaltungen angegeben, die aufweist:

Eine erste Einrichtung zum Erfassen eines Abbildes einer Verdrahtungsseite einer Leiterplatte, wobei das Abbild zumindest durch Verwendung von von der Verdrahtungsseite der Leiterplatte reflektiertem Licht gebildet ist,

eine zweite Einrichtung zum Erfassen eines Abbildes einer Verdrahtungsseite einer anderen Leiterplatte, wobei das Abbild durch zumindest Verwendung von von der Verdrahtungsseite der anderen Leiterplatte reflektiertem Licht gebildet ist, und

030045/0661

eine Vergleichseinrichtung zum Vergleichen der Abbilder, die von der ersten bzw. der zweiten Erfassunaseinrichtung erfaßt sind.

Damit eine leichte Lageabweichung eines metallisierten Loches, derart daß diese keine wesentliche Einwirkung auf die Funktion der Verdrahtung besitzt, nicht optisch als Fehler bei einer Leiterplatte für eine gedruckte Schaltung erfaßt wird, wird aem*.ß der Erfindung das metallisierte Loch als ein Teil des Verdrahtungs-Leiterbildes erfaßt, dadurch, daß Licht, das das metallisierte Loch wiedergibt nahezu gleiche Intensität besitzt, wie von dem Verdrahtungs-Leiterbild reflektiertes Licht. Dies wird dadurch erreicht, daß die Leiterplatte mit Licht von der Rückseite beleuchtet wird oder daß ein Reflektor an der Rückseite der Leiterplatte angeordnet wird.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen

Figur 1 vergrößert eine Aufsicht eines Teils einer üblichen Leiterplatte für eine gedruckte Schaltung,
Figur 2 den Schnitt II-II in Figur 1,

Figur 3 schematisch eine Ansicht einer herkömmlichen Vorrichtuna zum Prüfen von Leiterplatten,

Figur 4a, 4b, 5a, 5b, 6 Darstellungen zur Erläuterung des herkömmlichen Verfahrens zur Prüfung von Leiterplatten, Figur 7 schematisch ein Ausführungsbeispiel einer Vorrichtung zur Prüfung von Leiterplatten gemäß der Erfindung, Figur 8a, 8b, 9a, 9b und 1o Darstellungen zur Erläuterung des Betriebs des in Figur 7 dargestellten Ausführungsbeispiels der Erfindung,

Figur 11 schematisch ein anderes Ausführungsbeispiel einer Vorrichtung zum Prüfen von Leiterplatten gemäß der Erfindung, Figur 12a, 12b Darstellungen zur Erläuterung des Betriebes der Ausführungsbeispiele gem. Figur 11.

030045/0661

- fa -

Leiterplatten für gedruckte Schaltungen haben ganz allgemein den Aufbau gem. den Figuren 1 und 2. Fiqur 1 ist eine Aufsicht auf eine Verdrahtungsseite 2 einer Leiterplatte 1 und Ficrur ist eine Schnittansicht der Leiterplatte 1 gem. Fiaur 1 längs der Linie II-II. Es sind dargestellt Leiterteile 4, 5, die

aus

ein Verdrahtungs-Leiterbild^reiner Leiterfolie wie einer Kupferfolie bilden, ein (durch-) metallisiertes Loch 6 zum elektrischen Verbinden der Verdrahtungsseite 2 mit einer rückwärtigen Verdrahtungsseite 3, ein isolierendes Substrat 7 und ein Zwischenschicht-Leiterbild bildende Leiterteile 13, 14 , die als Masse- und als Versorqungs-Schichten verwendbar sind und durch eine Leiterfolie wie eine Kupferfolie oebildet sind. Das Verdrahtunqs-Leiterbild gem. Figur 1 wird durch Obertragen eines Musters gebildet, das durch Vollinien (mit Ausnahme der dicken Linien) und

Strichlinien gem. Figur 1 auf eine Kupferfolie gebildet ist in Form eines Ä"tzenwiderstehenden Musters durch Verwenden einer fotografischen Platte oder Maske und durch Xtzen der Kuoferfolie. Wenn Staub an der fotografischen Platte anhaftet oder ein Fleck oder Riß in dieser gebildet ist, treten auf dem Verdrahtunas-Leiterbild 2 ein feines unerwünschtes Leiterbild 8, ein teilweises Fehlen 9 eines Leiterbildes und/oder ein feiner Vorsoruna 1o auf. Weiter kann eine Verdickung 11 oder eine Verdünnung des Leiterbildes erzeugt werden, wenn der >'tzvorgang unzureichend oder zu stark durchgeführt wird. Solche wie erläuterten Fehler können Ursache für verschiedene Probleme sein. Das feine teilweise Fehlen 9 des Leiterbildes und die Verdünnung 12 des Leiterbilfes erhöhen den elektrischen Widerstand des Leiterbildes, verringern die Strombelastbarkeit des Leiterbildes und können Ausgangspunkt einer Auftrennung sein, wenn die Leiterplatte einem leichten Reiben unterworfen wird. Das feine unerwünschte Leiterbild 8,der feine Vorsprung 1o und die Verdickung 11 des Leiterbildes können Ursache für einen Kurzschluß oder für eine Lotbrücke beim Lötvorgang sein. Folglich kann keine richtiae

030065/0561 .

ORIGINAL INSPECTED COPV

oder gewünschte Verdrahtung auf der Leiterplatte gebildet werden. Insbesondere bei der seit kurzem verwendeten Hochdichten Befestigungsart, die ein Leiterbild-Rastermaß von o,1 mm verwende^ ist es erforderlich, die obiqen Fehler zu erfassen ohne sie zu übersehen. Da jedoch eine solche Erfassung nicht durch Sichtprüfung durchgeführt werden kann, wird eine Vorrichtuna, wie sie in Figur 3 dargestellt ist, verwendet, wobei ein Abbild von sowohl der zu prüfenden Leiterplatte 1 als auch einer anderen zum Vergleichszweck verwendeten Leiterplatte 1' qebildet werden zum Vergleich und zur Vergleichsauswertunq miteinander. Das herkömmliche Verfahren, das diese Vorrichtung verwendet, wir im folgenden erläutert. In Figur 3, das eine herkömmliche Vorrichtung zur Prüfung von Leiterplatten zeigt, sind rechtsseitig und linksseitig die gleichen Einrichtungen vorgesehen, mit der Ausnahme der elektrische Signale vergleichenden Einrichtung 27, wobei diejenigen rechtsseitigen Teile, die linksseitigen Teilen entsprechen, die gleichen, mit einem Strich versehenen Bezuqszeichen besitzen. Daher erfolgt keine nähere Erläuterung der Funktion und der Betriebsweise der rechtsseitigen Teile, da diese sich aus denjenigen der linksseitigen Teile ohne weiteres dadurch ergeben, daß die dort verwendeten Bezugszeichen mit dem Strich versehen werden. Auf der Verdrahtungsseite 2 der Leiterplatte 1 ist ein halbdurchlässiger bzw. halbreflektierender Spiegel 23 vorgesehen, der horizontales Licht von einer Lichtquelle 21 reflektiert zur Erzeugung des auf die Verdrahtungsseite 2 einfallenden Lichtes und durch den das von der Verdrahtungsseite 2 reflektierte Licht nach oben hindurchtritt. Weiter ist ein Refraktor bzw. eine Linse 24 vorgesehen, die das durch den Spiegel 23 hindrchgetretene Licht konvergiert zur Bildung eines Abbildes und weiter ist eine Fotodiodenanordnung 25 vorgesehen, die in einer Abbildungsebene vorqesehen ist und die ein Muster aus Helligkeit und Dunkelheit in dem gebildeten Abbild in viele elektrische Signale 26 umsetzt. Weiter ist eine Vergleichseinrichtung 27 vorgesehen, die mit so\«hl den elektrischen

030CU5/0561

COPY

- 1ο

Signalen 26 von der linksseitigen Fotodiodenanordnung 25 als auch den elektrischen Signalen 26' von der rechtsseitigen Fotodiodenanordnung 25' versorgt ist und diese als Verdrahtungs-Leiterbilder erfaßt, wobei diese miteinander verglichen und gemischt werden, um das Vorhandensein oder NichtVorhandensein von Fehlern oder Stellen, an denen Fehlern existieren, herauszustellen. Die Positionierung jeder Leiterplatte 1 , 1' wird durch nicht dargestellte Positioniereinrichtungen erreicht. Im folgenden wird der Fall beispielhaft erläutert, bei dem die Leiterplatte gem. Figur 4a geprüft wird. Gemäß Figur 3 wird das von der Lichtquelle 21 abgegebene Licht durch eine Linse 22 gerichtet zur Bildung paralleler Strahlen, wird durch den halbreflektierenden Spiegel 23 nach unten gerichtet und fällt dann auf verschiedene Teile der Verdrahtungsseite 2 der Leiterplatte 1 als Lichtstrahlen 31, 32 und 33 gem. Figur 4a auf. Der Lichtstrahl 31 wird als reflektierter Lichtstrahl 34 niedrigen Lichtstrahloegels reflektiert aufgrund des niedrigen Ref lektionsverinögens des isolierenden Substrats 7, während der Lichtstrahl 32 als reflektierter Lichtstrahl 35 hohen Lichtpegels aufgrund des hohen Reflektionsvermögens des Verdrahtungs-Leiterbildes 5, das aus einem Metall wie Kupfer gebildet ist, reflektiert wird, und der Lichtstrahl 33 löst keinerlei reflektiertes Licht aus, da er bis über die rückseitige Verdrahtunasseite 3 durch das metallisierte Loch 6 oder eine Perforation hindurchtritt. Die reflektierten Lichtstrahlen 34, 35, die nach oben gerichtet werden, fallen auf die Fläche der Fotodiodenanordnung 25 durch den halbreflektierenden Spiegel 23 und die Linse 24 auf, zur Bildung eines Abbildes. Die Fotodiodenanordnunq 25 enthält viele feine Fotodioden oder andere lichtempfangende Elemente, die lMncrs einer Geraden angeordnet sind. Beispielweise sind 256 Fotodioden längs einer Geraden angeordnet, die 5 mm lang ist. Figur 4b zeigt den Signalverlauf von elektrischen Signalen, die durch die einzelnen Fotodioden erzeugt werden, wenn die Lichtstrahlen

03004S/0561

ORIGINAL INSPECTED

34, 35 das Abbild bilden. In Figur 4b gibt die Abszisse den Ort jeder Fotodiode der Fotodiodenanordnung 25 wieder und gibt die Ordinate den Pegel jedes hektischen Siqnals wieder. Weiter ist ein Pegel I₁ elektrischer Signale wiedergegeben, die der Lage des metallisierten Loches 6 entSDrechen, der aufgrund des NichtVorhandenseins von reflektiertem Licht niedria ist. Weiter ist eh Pegel I- elektrischer Signale wiedergegeben, in die das reflektierte Licht von dem isolierenden Substrat 7 umgesetzt wird, wobei dieser Pegel I_ niedrig ist, jedoch Höher als der Pegel I₁ ist, sowie ein Pegel I, elektrischer Signale, in die das reflektierte Licht von dem Verdrahtungs-Leiterbild 5 umgesetzt wird, wobei dieser Pegel I₃ hoch ist. Zur Erleichterung des Vergleichs dieser Pegel ist es notwendig, diese drei Pegel in zwei Arten von Pegel (Licht- und Dunkelheits-Pegel) oder Binärpegel umzusetzen. Zu diesem Zweck ist ein Binärcodierer 28 vorgesehen, der aus beispielsweise einem Spannungsveraleicher besteht und der ein elektrisches Signal, dessen Signaloegel höher als ein Pegel I gem. Figur 4b ist, in den Licht-Pegel und ein

elektrisches Signal, dessen Signalpegel niedriger als der Pegel I in den Dunkelheits-Pegel umsetzt. Daher werden die elektrischen Signale auf der Grundlage des Verdrahtungs- Leiterbildes 5 in den Licht-Pegel fc>der den "1 "-Pegel des Binärcodes) und diejenigen aufgrund des isolierenden Substrats 7 und des metallisierten Loches 6 in den Dunkelheitspegel (oder den "o"-Pegel des Binärcodes) umgesetzt. D.h., die elektrischen Signale, die von der Fotodiodenanordnung 25 abgegeben werden, werden in Binärsignale umgesetzt. Die so erhaltenen Binärsignale bilden eine Linearinformation, d.h. eine Linearinformation wie dies bei dem Leiterbild gem. Figur 5a Jängs der Linie V-V dargestellt ist, da die lichtempfangende Oberfläche der Fotodiodenanordnung 25 die Form einer Linie besitzt. Demgemäß kann durch Speichern dieser Binärsignale in einem Speicher 29 während die Leiterplatte 1 parallel zur die Verdrahtungsseite 2 aufweisenden Ebene verschoben wird, die Flächeninformation erhalten werden. Dann werden die Flächeninformation der Verdrahtungsseite 2 und diejenige der Verdrahtungsseite 2', die beide in dem Speicher 29 gespeichert worden sind, miteinander gemischt bzw. verglichen

030045/0561

in.einem Musterverqleicher 3o, um diejeniqen Teile, die zv/ar einander entsprechen, jedoch zueinander inkongruent sind, als einen Fehler anzuzeigen.JGemäß diesem Prüfverfahren wird ieder Fehler genau herausgestellt auf der Grundlage der Differenz zwischen den Verdrahtungs-Leiterbildern. Jedoch erfaßt dieses Verfahren auch solche kleinen Abweichunaen in der Lage zwischen dem metallisierten Loch und dem Verdrahtungs-Leiterbild, die keine wesentliche Wirkung auf die Eigenschaft der Verdrahtung besitzen, wie den elektrischen Widerstand, die Strombelastbarkeit oder das Vorhandensein oder NichtVorhandensein von Lotbrücken beim Lötverfahren und behandelt solche Lageabweichung als Fehler. Folglich ist der Ertrag an Leiterplatten für gedruckte Schaltunqen gering und ist insbesondere die Verringeruna des Ertrages besonders deutlich bei einer hohen Packungsdichte. Im folgenden erfolgt eine Erläuterung des Falles, in dem ehe kleine Lageabweichung zwischen dem metallisierten Loch und dem Verdrahtungs-Leiterbild erreicht ist, und zwar mit Bezug auf die Fiquren 5a, 5b und 6. Fiqur 5a zeigt Leiterbilder, die durch im Speicher gespeicherte binäre Daten gebildet sind, wobei das linksseitige und das rechtsseitige Muster Fälle zeiqen, bei denen dcis metallisierte Loch zwischen der rechten Seite und der linken Seite etwas verschoben oder versetzt ist. Figur 5b zeigt den Peael der elektrischen Signale zu einem Zeitpunkt, zu dem die Fotodiodenanordnungen 25 und 25' längs der Linie V-V gemäß Figur 5a angeordnet sind. Längst der Abszisse und der Ordinate der Figur 5b sind die gleichen Größen wie in Figur 4b aufgetragen. Figur 6 zeigt einen Zustand, bei dem die beiden Binärmuster gem. Fig. 5a zum Vergleich miteinander einander überlagert sind. Wie sich am besten aus Figur 6 ergibt, sind die isolierenden Substrate 7 und 7' auf dem gleichen Dunkelheit-Pegel und konaruent zueinander, und sind die Verdrahtungs-Leiterbilder 5 und 5' ebenfalls kongruent zueinander. Jedoch sind diejenigen Teile der metallisierten Löcher 6 und 6', die durch Schraffuren dargestellt sind,

030045/0561

Copy

/937929

mit Ausnahme des Überlappungsbereiches inkongruent zueinander. D.h., daß jeder Teil in einem der binären Muster in den Dunkelheits-Pegel und in dem anderen binären Muster in den Licht-Peael umgesetzt ist. Dies wird schließlich als Fehler angezeigt.J Es ist Aufgabe der Erfindung, ein Verfahren und eine Vorrichtunq anzugeben, die die obigen Nachteile herkömmlicher Vorgehensweisen beseitigt, wobei jeqliche Lageabweichungen zwischen zwei Verdrahtungs-Leiterbildern erfaßt werden können, ohne eine relative Lageabweichung zwischen einem metallisierten Loch und einem Verdrahtungs-Leiterbild als Fehler zu erfassen.

Das Hauptmerkmal der Erfindung, das die obige Aufgabe löst und weitere Vorteile erreicht, beruht darin, daß die Erfassung einer Lageabweichung zwischen einem metallisierten Loch und einem Verdrahtungs-Leiterbild dadurch verhindert wird, daß das metallisierte Loch und das Verdrahtungs-Leiterbild auf dem qleichen Lichtnegel erfaßt werden. Genauer gesagt wird die Erfassung der Lageabweichunq des metallisierten Loches auf folgende Weise verhindert.

Gemäß einem Ausführungsbeispiel, der Erfindung wird dazu an der Rückseite einer Leiterplatte ein Lichtreflektor angeordnet, der das Licht reflektiert, das durch das metallisierte Loch hindurchgetreten ist, zur Oberseite der Leiterplatte. Gemäß einem anderen Ausführungsbeispiel wird dies dadurch erreicht, daß sowohl die Verdrahtungsseite als auch die Rückseite der Leiterplatte mit Licht beleuchtet werden.

Im folgenden wird ein bevorzugtes Auführunasbeispiel der Erfindung ausführlich unter Bezug auf die Zeichnungen erläutert. Figur 7 zeigt ein Ausführungsbeispiel einer Vorrichtung gemäß der Erfindung, wobei die Figuren 8 und 1o Darstellungen zur Erläuterung des Betriebs dieses Ausführungsbeispiels wiedergeben. In Figur 7 sind Reflektoren 4o und 4o* dargestellt. Jeder Reflektor 4o, 4o' reflektiert das Licht zurück, das von oben auf die fläche einer Leiterplatte 1 oder 1 * einfällt und durch ein metallisiertes Loch 6 hindurchtritt derart, daß das reflektierte'Licht wieder

030045/0561

COPY

nach oben wandert und wieder durch das metallisierte Loch 6 hindurchtritt. Als Reflektor 4o, 4o' kann ein Spiegel verwendet werde i, der ο.ίκκ 0 otelref lektion erreicht, eine mit einem weißei. Ar brich relativ hohen Reflektionsvermögens beschichtete Platte, ein weißes Papier oder dergleichen. Da die anderen Teile 21 - 27 und 21' - 26' in Figur 7 derjenigen in Figur 3 entsprechenden, erfolgt deren Erläuteruna nicht nochmals.

In einem Fall, in dem eine Leiterplatte 1 gem. Figur 8a geprüft wird, wird von der Lichtquelle 21 gem. Figur 7 emittiertes Licht durch die Linse 22 zur Bildung paralleler Lichtstrahlen gerichtet, durch den halbreflektierer.den Spiegel 23 nach unten gerichtet und fällt dann auf verschiedene Teile der Verdrahtungsflache als Lichtstrahlen 31, 32 und 33 gemäß Figur 8a. Der Lichtstrahl 31 wird von dem isolierenden Substrat 7 reflektiert, wobei der reflektierte Lichtstrahl 34 niedrigen Lichtstärkepeopl besitzt aufgrund des niedrigen Reflektionsvermögens des isolierenden Substrats 7. Der Lichtstrahl 37 wird von dem Verdrahtungs-Leiterbild 5 reflektiert, das aus einem Metall wie Kupfer besteht, wobei der reflektierte Lichtstrahl 3 5 hohen Lichtstärkepegel besitzt aufgrund des hohen Reflektionsvermögens des Verdrahtungs-Leiterbildes 5. Der Lichtstrahl 33 tritt durch das metallisierte Loch 6 oder eine Perforation und wird dann von dem Reflektor 4o reflektiert, wobei der reflektierte Lichtstrahl 36 hohe Lichtstärke besitzt aufgrund des hohen Reflektionsvermögens des Reflektors 4o. Diese reflektierten Lichtstrahlen 34, 35, 36 fallen wie in Figur 7 dargestellt, an die Unterseite der Fotodiodenanordnung 25 durch den halbreflektierenden Spiegel 23 und die Linse 24 ein zur Bildung eines Abbildes. Die von der Fotodiodenanordnung 25,auf der das Abbild gebildet ist, abgegebenen elektrischen Sig nale besitzen Signalpegel, wie sie in Figur 8b dargestellt sind. D.h., der reflektierte Lichtstrahl 34 von dem isolierenden Substrat .7 wird in ein Signal eines niedrigen Pegels I- umgesetzt, der Lichtstrahl 35, der von dem Verdrahtungs-Leiterbild 5 reflektiert ist,

030045/0561

^937929

wird in ein Signal hohen Pegels I., umgesetzt, und d<=r durch das metallisierte Loch 6 hindurchgetretene reflektiert lichtstrahl wird in ein Signal hohen Pegels I. umgesetzt. LJtnns der Abszisse und der Ordinate in Figur 8b sind die gleichen Größen aufgetragen, wie in Figur 4b. Die obigen drei Pegel werden in der Mischbzw. Vergleichseinrichtung 27 in zwei Pegel umgesetzt, d.h., die Pegel I₃ und I₄, die höher als der Pegel I- sind, sind auf dem Licht-Pegel und der Pegel I«, der niedriger als der Peael I ist, ist auf dem Dunkelheits-Pegel. Weiter wird die Flächen-

information in der gleichen Weise wie erwähnt erhalten und werden zwei binäre Muster miteinander verglichen. Figur 9b zeigt den Pegel elektrischer Signale, die von den Fotodiodenanordnungen 25 und 25' bei Relativbewegung längs der Linie TX-IX auf den Leiterplatten 1 bzw. 1' mit den dargestellten Leiterbildern erhalten werden. Die elektrischen Signale auf einem Peael über den Pegel I sind auf dem Licht-Segel und die elektrischen Signale eines Pegels unter dem Pegel I sind auf dem Dunkelheits-Kgel. D.h., die von den Fotodiodenanordnungen 25, 25' abgegebenen elektrischen Signale sind in Binärsignale umgesetzt. Diese Binärsignale werden zur Bildung der Flächeninformation verwendet, nämlich die Binärmuster gem. der Figur 9a. Wie in Fiaur 9a und 9b dargestellt, unterscheiden sich die Ausgangssignale der Fotodiodenanordnungen 25 und 25' aufgrund der metallisierten Löcher 6 und 6' im Pegel von denen aufgrund der Verdrahtunas-Leiterbilder 5 und 5". Jedoch besitzen beide Arten von Ausgangssignalen Pegel, die Höher als der Pegel I sind, weshalb sie beide auf dem Lichtpegel sind und daher nicht voneinander unterschieden werden können. Im übrigen sind längs der Abszisse und der Ordinate in Figur 9b die gleichen Größen wie in Figur 4b aufgetragen. Wenrjdie beiden Binärmuster gem. Figur 9a überlagert werden, können die metallisierten Löcher 6 und 6', die durch Strichlinien dargestellt sind, nicht von den Verdrahtungs-Leiterbildern 5 und 5' unterschieden werden, wie das in Figur 1o dargestellt ist.

030045/0561

Folglich kann keine Lageabweichunq zwischen den matallisierten Löchern 6 und 6' und den Verdrahtungs-Leiterbildern 5 und 5¹ erfaßt werden. Da jedoch andere Teile der Leiterplate 1 und 1' als die metallisierten Löcher 6 und 6' voneinander unterschieden werden können, ist es möalich, solche Fehler wie eine Lageabweichung des Verdrahtungs-Leiterbildes, die Bildung eines feinen unerwünschten Leiterbildes, das teilweise Fehlen eines Leiterbildes oder das Verdicken oder das Verdünnen des Leiterbildes zu erfassen. Das obiae Ausführungsbeispiel verwendet Licht, das durch ein metallisiertes Loch hindurch^tritt und dann von einem Reflektor reflektiert wird. Folglich können sowohl eine einlagige gedruckte Schaltung als auch eine zweilagige gedruckte Schaltung die jweils ein lichtdurchlässiges Substrat verwenden, mittels dieses Ausführungsbeispiels geprüft werden.

Figur 11 zeigt ein anderes Ausführungsbeispiel einer Vorrichtung zur Prüfung einer Leiterplatte gem. der Erfindung, wobei die Figuren 12a und 12b Darstellunaen zur Erläuterung des Betriebs dieses Ausführungsbeispiels zeigen. In Fiaur 11 sind Lichtouellen 41 und 41' vorgesehen zur jeweils Erzeugung eines Lichtstrahls 37, der durch das metallisierte Loch 6 hindurch^tritt, anstelle des reflektierten Lichtstrahls 36 gem. Figur 8a. Der durch das metallisierte Loch 6, 6' hindurchgetretene Lichtstrahl 37 muß eine solche Lichtstärke besitzen, daß er ein elektrisches Signal auf dem Lichte-Pegel erzeugt, wobei es vorteilhaft ist, wenn der Lichtstrahl 37 parallel zur Achse des metallisierten Loches 6, 6¹ ist. Da die anderen Teile 21 - 27 und 21' - 26' in Figur 11 mit denen in Figur 3 identisch sind, wird deren Erläuterung nicht nochmals wiederholt. In einem Fall, in dem eine Leiterplatte 1 gemäß Figur 12a einer Prüfung unterworfen wird, werden der von dem isolierenden Substrat 7 reflektierte Lichtstrahl 34, der von dem Verdrahtungs-Leiterbild 5 reflektierte Lichtstrahl 35 und der von der Lichtauelle 41 abgegebene Lichtstrahl 37 durch die Fotodiodenanordnung 25 bzw.

030045/0561

25' in ein elektrisches Signal des Pegels I„, ein elektrisches Signal des Pegels I. bzw. ein elektrisches Signal des Pegels I - umgesetzt. Diese elektrischen Signale werden in Binärsignale umgesetzt unter beispielsweise Verwendung eines Spannungsvergleichers, der einen Pegel I als Bezuqspegel verwendet, und werden dann zur Bildung der erwähten Flächeninformation verwendet, die zwei binäre Muster enthält, die miteinander zu vergleichen sind. Die binären Muster sind die gleichen wie in Figur 9a dargestellt und werden - wie in Figur 1o dargestellt - überlagert. Wie das im Zusammenhang mit den Figuren 9a und 9b und 1o erläutert worden ist, können die metallisierten Löcher 6 und 6¹, die durch Strichlinien in Figur 1o wiedergegeben sind, nicht von den Verdrahtungs-Leiterbildern 5 und 5¹ unterschieden werden. Folalich kann irgendeine Lageverschiebung oder Lageabweichung zwischen dem metallisierten Loch 6, 6¹ und dem Verdrahtungs-Leiterbild 5, 5¹ während des Misch- bzw. Vergleichsverfahrensschrittes nicht erfaßt werden. Da andere Teile der Leiterplatten 1 und 1' als die metallisierten Löcher 6, 6' voneinander unterscheidbar sind, ist es durch Vergleich und Mischen möglich, solche Fehler wie die Lageverschiebung der Leiterbahnen, die Bildung einer feinen unerwünschten Leiterbahn, das teilweise Fehlen einer Leiterbahn und das Verdicken und Verdünnen Tiir.er Leiterbahn zu erfassen. Das obige Ausführungsbeispiel besitzt einfachen Aufbau, da die Lage abweichung des metallisierten Loches 6, 6¹ zugelassen wird durch lediglich Verwenden von Lichtquellen, die unter den Leiterplatten 1, 1¹ angeordnet sind.

Wie erläutert, werden gemäß der Erfindung zwei Leiterbilder miteinander unter der Bedingung verglichen, daß ein metallisiertes Loch als Teil eines Verdrahtungs-Leiterbildes erfaßt wird. Demzufolge wird durch die Erfindung eine Lageabweichung des metallisierten Loches zugelassen, wobei jedoch zahlreiche Fehler, wie eine Lageabweichung der Leiterbilder, die Bildung eines feinen unerwünschten Leiterbildes, das teilweise Fehlen eines Leiterbildes und die Verdickung oder die Verdünnung von Leiterbildern erfaßt werden können, weshalb der Ertrag an Leiterplatten deutlich erhöht werden kann.

030045/0561

■4t-

Leerseite

Claims

Patentanwälte BEETZ-LAMPRECHT-BEETZ 800Q München 22 - Steirwtorfetr. 10 81-30.l64p(3o.l65H) 19. Sept. 1979 Ansprüche

1./Verfahren zum Prüfen einer Leiterplatte für eine gedruckte Schaltung mit einem isolierenden Substrat mit einer Verdrahtungsseite auf der ein Verdrahtungs-Leiterbild vorgesehen ist, wobei zumindest ein metallisiertes Loch vorgesehen ist, das in elektrischer Verbindung mit dem Verdrahtungs-Leiterbild ist und das durch die Leiterplatte hindurchgeht, dadurch gekennzeichnet,

daß die Verdrahtungsseite der Leiterplatte der gedruckten Schaltung mit Licht beleuchtet wird, um ein Abbild der Verdrahtungsseite unter zumindest Verwenden von reflektiertem Licht von der Verdrahtungsseite zu erhalten, daß die Abbilder des Verdrahtunas-Leiterbildes und des metallisierten Loches auf dem gleichen Pegel in dem Abbild

81-(A 4012-03) 03θΟ*Β/θΒδ1

der VercLrahtungsseite ohne Unterschied dazwischen erfaßt werden, und

daß das Abbild des isolierenden Substrats auf einem Peqel erfaßt wird, der sich von dem des Verdrahtunqs-Leiterbildes und des metallisierten Loches unterscheidet, um das Abbild des isolierenden Substrats von demjenigen des Verdrahtunqs-Leiterbildes und des metallisierten Loches zu unterscheiden.

2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,

daß die Rückseite der Leiterplatte mit Licht beleuchtet wird, durch das das optische Bild des metallisierten Loches auf den gleichen Lichtpegel wie das Abbild des Verdrahtunqs-Leiterbildes gebracht werden kann.

3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,

daß durch das metallisierte Loch zur Rückseite der Leiterplatte hindurchgetr*enes licht von einem Reflektor reflektiert wird, durch den reflektiertes Licht erzeugbar ist, das durch das metallisierte Loch gerichtet wird, und durch das das Abbild des metallisierten Loches auf dem gleichen Lichtpegel wie das Abbild des Verdrahtunqs-Leiterbildes gebracht werden kann.

4. Vorrichtung zum Prüfen gedruckter Schaltungen bzw. Leiterplatten dafür,

gekennzeichnet durch

eine erste Einrichtung (21-26) zum Erfassen eines Abbildes einer Verdrahtungsseite einer Leiterplatte (1), wobei das Abbild zumindest durch Verwenden von reflektiertem Licht von der Verdrahtunqsseite der Leiterplatte (1) erzeugt ist, eine zweite Einrichtung (21 ' - 26') zum Erfassen eines Abbildes einer Verdrahtungsseite einer anderen Leiterplatte (1¹)/ wobei das Abbild zumindest durch die Verwendung von reflektiertem Licht von der Verdrahtungsseite der anderen Leiterplatte (1') gebil-

030CH5/0561

det ist, und

eine Vergleichseinrichtunq (27) zum Vergleichen der Abbilder, die von der ersten bzw. der zweiten Einrichtung (21-26, 21'-26") erfaßt sind.

5. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,

daß jede der die Abbilder erfassenden Einrichtunoen einen Binärcodierer (28, 28') enthält, um sowohl das Abbild eines Verdrahtungs-Leiterbildes und das Abbild eines metallisierten Loches (6) in Signale gleichen Peqels umzusetzen und um ein Abbild eines isolierenden Substrat (7) in ein Sianal unterschiedlichen Pegels umzusetzen.

6. Vorrichtung nach Anspruch 5,
gekennzeichnet durch

eine erste Lichtquelle (21. 21') zum Erzeugen von auf jede der Verdrahtungsseiten einfallenden Lichtes zur Bildung eines Abbildes der Verdrahtungsseite und eine zweite Lichtauelle (41, 41') zum Erzeugen von von der Rückseite jeder der Leiterplatten (1, 1') zur ersten bzw. zur zweiten das Abbild .cfassenden Einrichtung (21 - 26, 21' - 26'), durch das metallisierte Loch (6) hindurchtietenden Lichtes.

7. Vorrichtung nach Anspruch 5,
gekennzeichnet durch

eine Lichtquelle (21, 21') zum Erzeugen von Licht, das auf jede der Verdrahtungsseiten zur Bildung eines Abbildes der Verdrahtungsseite auf fällt, und einen Reflektor (4o, 4o')# der nahe der Rückseite der jeweiligen Leiterplatten (1, 1') angeordnet ISt_x zur Reflektion von an der Rückseite durch das metallisierte Loch (6) ankommenden Lichts_y um durch das metallisierte

030046/0681

Loch (6) reflektierte Licht zu erzeugen.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Reflektor (4o, 4o') ein Spiegel ist.

9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Reflektor (4o, 4o') eine mit einem weißen Anstrich hohen Reflektionsvermogens beschichtete Platte ist.

1o. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Reflektor (4o, 4ο¹) eine Platte ist, die an ihrer Oberfläche ein weißes Papier aufweist.

030046/0681