DE2917921C2 - - Google Patents
Info
- Publication number
- DE2917921C2 DE2917921C2 DE2917921A DE2917921A DE2917921C2 DE 2917921 C2 DE2917921 C2 DE 2917921C2 DE 2917921 A DE2917921 A DE 2917921A DE 2917921 A DE2917921 A DE 2917921A DE 2917921 C2 DE2917921 C2 DE 2917921C2
- Authority
- DE
- Germany
- Prior art keywords
- resistor
- transistors
- input
- transistor
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
Description
Die Erfindung betrifft eine elektronische Multiplizierschaltung
nach dem Oberbegriff des Patentanspruchs 1.
Eine Multiplizierschaltung dieser Gattung ist aus der DE-OS
27 04 076 bekannt. In einer solchen Multiplizierschaltung
empfängt ein erster Eingang das erste Eingangssignal, ein
zweiter Eingang das zweite Eingangssignal, und der Ausgang
liefert das Produkt beider Eingangssignale. Zur Vermeidung
von Drift- und Offset-Fehlern wird eine Polaritätsumkehrungsschaltung
verwendet, die während bestimmter Zeitintervalle
die effektive Polarität des zweiten Eingangssignals umkehrt.
Der Erfindung liegt die Aufgabe zugrunde, bei einer Multiplizierschaltung
der angegebenen Art die Polaritätsumkehrung
des zweiten Signals in solcher Weise vorzunehmen, daß während
der Umschaltung keine störenden Effekte auftreten.
Diese Aufgabe wird bei der gattungsgemäßen Multiplizierschaltung
erfindungsgemäß durch die im kennzeichnenden Teil des
Patentanspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
Die Erfindung wird nun anhand der Zeichnung beispielshalber
erläutert. Es zeigen
Fig. 1A und 1B ein vereinfachtes Schaltbild eines elektronischen
Wattstundenzählers, der auf der Grundlage
einer in großem Maßstab integrierten
Schaltung aufgebaut ist, die eine Steilheitsmultipliziereinheit
gemäß der Erfindung enthält,
und
Fig. 2 den Verlauf einiger Signale, die in der integrierten
Schaltung von Fig. 1 vorkommen.
In Fig. 1 ist der elektronische Wattstundenzähler allgemein
mit 10 bezeichnet, während die integrierte Schaltung, auf
deren Grundlage der Zähler 10 aufgebaut ist, allgemein bei
12 angegeben ist. Der Wattstundenzähler 10 ist an ein zweiadriges
elektrisches Energieverteilungsnetz angeschlossen,
das aus einem spannungsführenden, heißen Leiter L und
einem neutralen Leiter, dem Nulleiter N besteht. Der
Wattstundenzähler 10 enthält ein (nicht dargestelltes)
Kunststoffgehäuse mit zwei Stromklemmen 14, 16, die in
Serie zum heißen Leiter L geschaltet sind; ferner ist an
dem Gehäuse eine dritte Klemme 18 vorgesehen, die mit
dem Nulleiter N verbunden ist. Ein Strommeßwiderstand 20
(Shunt) liegt in Serie zwischen den Stromklemmen 14, 16,
so daß an diesen Klemmen 14, 16 eine Spannung V x erzeugt
wird, deren Momentanwert gleich dem Momentanwert des in der
heißen Leitung L fließenden Stroms I ist. Die Klemme 18
steht über einen relativ niederohmigen Widerstand R 1
mit einer Klemme 18′ in Verbindung, die stoßspannungsgeschützt
ist, indem sie über einen Stoßspannungsbegrenzungs-
Varistor 22 des ZnO-Typs mit der Klemme 16
verbunden ist. Die Klemme 18′ ist auch über einen Spannungsteiler
aus zwei weiteren Widerständen R 2 und R 3
mit der Klemme 16 verbunden, so daß am Verbindungspunkt
23 der Widerstände R 2 und R 3 eine Spannung V y erzeugt
wird, die der Spannung V zwischen den Leitern L und N
proportional ist.
Die integrierte Schaltung 12 enthält einen Steilheitsmultiplizierer
24, der so ausgebildet ist, daß er eine
Ausgangsspannung erzeugt, deren Momentanwert vom Produkt
der Momentanwerte der Spannungen V x V y abhängt; ferner
enthält die integrierte Schaltung einen Spannungs-
Frequenz-Umsetzer 26, der diese produktabhängige
Spannung in eine Impulsfolge umwandelt, deren Momentanfrequenz
sich mit der produktabhängigen Spannung ändert,
sowie einen umkehrbaren Zähler 28, der die Impulse der
Impulsfolge zählen kann.
Die integrierte Schaltung12 weist zwei Eingänge 30, 32
auf, die für den Empfang der Spannung V x direkt mit der
Klemme 14 bzw. über einen sehr niederohmigen Widerstand R 4
mit der Klemme 16 verbunden sind; ein dritter Eingang
34, der über einen veränderlichen Widerstand RV 1 mit dem
Verbindungspunkt 23 der Widerstände R 2 und R 3 in Verbindung
steht, empfängt ein der Spannung V y proportionales
Signal. Ein weiterer Widerstand R 5 liegt zwischen den Anschlüssen
32 und 34. Der Zweck der Widerstände R 4 und R 5
wird noch erkennbar werden.
Außerdem weist die integrierte Schaltung 12 einen Versorgungsspannungseingang
38 und einen Versorgungsspannungseingang 42
auf; der Eingang 38 empfängt eine gegenüber der Spannung
am mit der Klemme 16 verbundenen 0-Volt-Versorgungsspannungseingang
40 positive Gleichspannung, während der Eingang 42
eine gegenüber der Spannung am Eingang 40 negative Spannung
empfängt; wie diese Versorgungsspannungen erzeugt werden,
ist in der obenerwähnten Patentanmeldung P 28 21 225.1
näher erläutert.
Der Steilheitsmultiplizierer 24 enthält zwei emittergekoppelte
NPN-Transistorpaare TR 1, TR 2 und TR 3, TR 4. Die Basisanschlüsse
der Transistoren TR 1, TR 3 sind miteinander und mit dem Eingang
30 der integrierten Schaltung 12 verbunden, während die Basisanschlüsse
der Transistoren TR 2, TR 4 miteinander und mit
dem Eingang 32 verbunden sind.
Der Steilheitsmultiplizierer 24 enthält auch eine Transistorschalteinheit
(Chopper) mit vier NPN-Transistoren TR 5 bis TR 8,
deren Kollektoranschlüsse jeweils mit dem Null-Versorgungsspannungseingang
40 verbunden sind. Die Basisanschlüsse
der Transistoren TR 5, TR 7 sind jeweils über Widerstände R 6
bzw. R 7 mit einem gemeinsamen Steuereingangspunkt 44 verbunden;
die Basisanschlüsse der Transistoren TR 6, TR 8 sind jeweils
über Widerstände R 8 bzw. R 9 mit einem gemeinsamen Steuereingangspunkt
46 verbunden. Die Eingangspunkte 44, 46
empfangen gegenphasige Rechtecksteuersignale mit einer
Frequenz von 8 Hz, wie noch zu erkennen sein wird. Die
Emitteranschlüsse der Transistoren TR 5, TR 8 sind über
gleiche Widerstände R 10 bzw. R 11 mit dem Eingang 34 der
integrierten Schaltung 12 und über zwei weitere Widerstände
R 12 bzw. R 13, deren Werte gleich den Werten der
Widerstände R 10, R 11 sind, mit den zugehörigen Chopper-
Ausgangspunkten 48, 50 verbunden. Die Emitteranschlüsse
der Transistoren TR 6, TR 7 sind über gleiche Widerstände
R 14 bzw. R 15, deren Werte 1,5mal größer als die Werte
der Widerstände R 10 bis R 13 sind, an die Punkte 48 bzw.
50 angeschlossen.
Die Chopper-Ausgangspunkte 48, 50 sind mit den Basisanschlüssen
zugehöriger NPN-Transistoren TR 9, TR 10
verbunden, deren Kollektoranschlüsse mit dem positiven
Versorgungsspannungseingang 38 verbunden sind, und
deren Emitteranschlüsse mit den Basisanschlüssen von
NPN-Transistoren TR 11 bzw. TR 12 verbunden sind. Die
Transistoren TR 9, TR 11 bilden auf diese Weise ebenfalls
wie die Transistoren TR 10, TR 12 jeweils ein hochverstärkendes
Transistorpaar. Die Kollektoranschlüsse der Transistoren
TR 11, TR 12 sind an die miteinander verbundenen Emitteranschlüsse
der Transistoren TR 1, TR 2 bzw. an die miteinander
verbundenen Emitteranschlüsse der Transistoren
TR 3, TR 4 angeschlossen, während ihre Emitter über Widerstände
R 16, R 17, deren Werte gleich den Werten der
Widerstände R 10 bis R 13 sind, mit dem Kollektoranschluß
eines NPN-Transistors TR 13 in Verbindung stehen. Der
Emitter des Transistors TR 13 ist an eine negative Bezugsspannungsquelle
51 angeschlossen; er ist so angeordnet,
daß er als Konstantstromquelle arbeitet, was mittels
eines zwischen seinem Basisanschluß und dem Versorgungsspannungseingang
40 liegenden Widerstandes R 18 und eines
als Diode (d. h. mit verbundenen Kollektor- und Basisanschlüssen)
geschalteten NPN-Transistors TR 14 zwischen
dem Basisanschluß und dem Emitteranschluß des Transistors
TR 13 erreicht wird.
Die Kollektoranschlüsse der Transistoren TR 1, TR 4 sind
am Punkt 52 miteinander verbunden, und die Kollektoranschlüsse
der Transistoren TR 2, TR 3 sind am Punkt 54
miteinander verbunden. Die Punkte 52, 54 sind über
gleiche Widerstände R 19, R 20 an den positiven Versorgungsspannungseingang
38 und über gleiche Widerstände
R 21, R 22 an den Null-Volt-Versorgungsspannungseingang
40 angeschlossen. Die Punkte 52, 54 bilden
auch den Ausgang des Multiplizierers 24.
Die Punkte 52, 54 sind mit dem invertierenden bzw.
dem nichtinvertierenden Eingang eines Differenzverstärkers
56 verbunden; diese Eingänge bilden den
Eingang des Spannungs-Frequenz-Umsetzers 26. Der
Ausgang des Verstärkers 56 ist in einer Gegenkopplungsschleife
mittels eines Kondensators C 1 zur Bildung
eines Integrationsgliedes zum invertierenden Eingang
zurückgeführt; außerdem ist der Ausgang über einen
Widerstand R 23 zum Eingang eines Spannungswertdetektors
58 geführt. Der Eingang des Detektors 58 steht über einen
Kondensator C 2 mit dem negativen Versorgungsspannungseingang
42 in Verbindung, während der Ausgang des
Detektors 58 mit dem Setzeingang einer bistabilen
Schaltung 60 verbunden ist. Der Q-Ausgang der bistabilen
Schaltung 60 ist mit dem Setzeingang einer getakteten
bistabilen Schaltung 62 verbunden, deren Q-Ausgang
mit einem Eingang eines zwei Eingänge aufweisenden UND-
Glieds 64 verbunden ist. Der Takteingang der bistabilen
Schaltung 62 und der Rücksetzeingang der bistabilen
Schaltung 60 empfangen Taktsignale CL 1 bzw. CL 2, die von
einem Taktimpulsgenerator 66 erzeugt werden. Der andere
Eingang des UND-Glieds 64 empfängt das Taktsignal CL 1
über zwei hintereinandergeschaltete Negatoren 68, 69.
Der Taktimpulsgenerator enthält einen (nicht dargestellten)
quarzgesteuerten Oszillator, mit einer typischen Betriebsfrequenz
von 32 768 Hz, (nicht dargestellte) bistabile
Frequenzteilerschaltungen und Schaltglieder, die in
herkömmlicher Weise so angeordnet sind, daß die Taktsignale
CL 1 und CL 2 mit gemeinsamer Frequenz von typischerweise
8192 Hz mit dem in Fig. 2 bei A und B dargestellten
Verlauf erzeugt werden.
Das Ausgangssignal des UND-Glieds 64 ist mit dem Basisanschluß
eines NPN-Transistors TR 15 verbunden, der zwischen
der negativen Bezugsspannungsquelle 51 und einem Ende eines
Widerstandes R 24 liegt. Das andere Ende des Widerstandes R 24
ist mit der Basis eines NPN-Transistors TR 16 verbunden, und
es steht über einen Widerstand R 25 mit den Null-Volt-Versorgungsspannungseingang
40 in Verbindung. Der Emitter des
Transistors TR 16 ist mit dem Emitter eines NPN-
Transistors TR 17 verbunden, so daß ein weiteres emittergekoppeltes
Transistorpaar entsteht, dessen verbundene
Emitteranschlüsse über einen Präzisionswiderstand R 26
mit der negativen Bezugsspannungsquelle 51 in Verbindung
stehen. Der Basisanschluß des Transistors TR 17 steht über
einen Widerstand R 27 mit dem Versorgungsspannungseingang 40
in Verbindung; außerdem liegt zwischen dem Basisanschluß
und der negativen Bezugsspannungsquelle 51 eine Serienschaltung
aus einem Widerstand R 28 und einem einstellbaren
Widerstand RV 2. Der Kollektoranschluß des Transistors TR 16
ist mit dem invertierenden Eingang des Verstärkers 56 verbunden,
und der Kollektor des Transistors TR 17 ist mit
dem nicht invertierenden Eingang dieses Verstärkers 56
verbunden.
Die Bezugsspannungsquelle 51 ist eine bekannte Bandabstand-
Bezugsquelle; eine geeignete Ausführung einer solchen Quelle
ist in der GB-Patentschrift 15 27 718 beschrieben.
Der Ausgang des UND-Glieds 64 bildet den Ausgang des
Spannungs-Frequenz-Umsetzers 26; dieser Ausgang ist über
einen Pufferverstärker 70 am Zähleingang 72 eines umkehrbaren
Zählers 28 angeschlossen. Der Zähler 28 ist ein voreinstellbarer
Binärzähler mit der Kapazität von 12 Bits;
er enthält einen Aufwärts/Abwärts-Steuereingang 74, einen
Voreinstelleingang 76 sowie eine Gruppe von Eingängen 78,
an die ein digitales Signal ständig angelegt ist, das einen
gewünschten voreinstellbaren Zählerstand repräsentiert.
Außerdem weist der Zähler 28 eine Gruppe von Zählausgängen
80 auf, die an einen Decodierer 82 angeschlossen sind,
der einen Ausgangsimpuls erzeugt, wenn der Zähler einen
vorbestimmten Zählerstand erreicht. Der Ausgang des
Decodierers 82 ist mit dem Setzeingang einer bistabilen
Schaltung 84 verbunden, deren Rücksetzeingang so angeschlossen
ist, daß er das Taktsignal CL 1 aus dem Negator 68 in
invertierter Form empfängt. Der Q-Ausgang der bistabilen
Schaltung 84 ist mit dem Voreinstelleingang 76 des Zählers 28
und über einen Pufferverstärker 86 mit einer den Ausgang der
integrierten Schaltung 12 bildenden Klemme 90 verbunden.
Die erwähnten gegenphasigen 8-Hz-Rechtecksteuersignale,
die an die Eingangspunkte 44, 46 des Multiplizierers 24
angelegt werden, werden vom Taktsignal CL 1 mit Hilfe einer
durch 512 teilenden Frequenzteilerschaltung 92 abgeleitet,
deren Ausgang mit dem Takteingang einer getakteten bistabilen
Schaltung 94 verbunden ist. Der Q-Ausgang der
bistabilen Schaltung 94 ist mit dem Eingangspunkt 44
und mit dem Aufwärts/Abwärts-Steuereingang 74 des Zählers
28 verbunden, der -Ausgang dieser bistabilen Schaltung ist
mit ihrem eigenen Setzeingang und mit dem Eingangspunkt
46 verbunden.
Zur Vervollständigung des Wattstundenzählers 10 ist
die Ausgangsklemme 90 mit einem Ende einer Magnetspule
96 eines herkömmlichen, elektromagnetbetätigten Summierzählers
98 verbunden, wie er in einigen Fernsprechgebühren-
Aufzeichnungsgeräten benutzt wird; das andere Ende der
Magnetspule 96 ist mit dem positiven Versorgungsspannungseingang
38 der integrierten Schaltung 12 verbunden.
Im Betriebszustand gelangt die vom Strommeßwiderstand 20
erzeugte Spannung V x an die Eingänge 30, 32 des Multiplizierers
24, zwischen die jeweiligen Basisanschlüsse der
Transistoren TR 1, TR 2 und zwischen die jeweiligen Basisanschlüsse
der Transistoren TR 3, TR 4. Außerdem wird die
Spannung V y an den Eingang 34 des Multiplizierers über
den veränderlichen Widerstand RV 1 angelegt.
Die Frequenz von 8192 Hz des Taktsignals CL 1, das vom
Taktimpulsgenerator 66 erzeugt wird, wird in der Frequenzteilerschaltung
92 durch 512 geteilt, so daß ein Taktsignal
mit einer Frequenz von 16 Hz entsteht, dessen Frequenz erneut
mittels der bistabilen Schaltung 94 durch 2 geteilt wird,
damit an den Q- und -Ausgängen der bistabilen Schaltung
die zuvor erwähnten gegenphasigen Rechtecksteuersignale
mit der Frequenz von 8 Hz erzeugt werden. Diese zwei gegenphasigen
Steuersignale werden an die Eingangspunkte 44, 46
des Multiplizierers 24 angelegt, wobei das eine die Transistoren
TR 5, TR 7 abwechselnd gemeinsam leitend und dann
gemeinsam nichtleitend macht, während das andere die Transistoren
TR 6, TR 8 gegenphasig zu den Transistoren TR 5, TR 7
abwechselnd gemeinsam leitend und dann gemeinsam nichtleitend
macht. Als Folge davon erscheinen an den Chopper-
Ausgangspunkten 48 und 50 des Multiplizierers 24 abwechselnd
in gleicher Weise abgeschwächte Nachbildungen der Spannung
V y, die an die hochverstärkenden Transistorpaare TR 9,
TR 11 bzw. TR 10, TR 12 angelegt werden.
Es ist zu erkennen, daß die zuletzt erwähnten Transistoren
zusammen einen Differenzverstärker bilden, der während einer
Halbperiode des gegenphasigen 8-Hz-Steuersignals den durch
die verbundenen Emitter der Transistoren TR 1, TR 2 fließenden
Strom vergrößert, während gleichzeitig der durch
die verbundenen Emitter der Transistoren TR 3, TR 4 fließende
Strom herabgesetzt wird; während der anderen Halbperiode
der gegenphasigen 8-Hz-Steuersignale reduziert
der Differenzverstärker den durch die verbundenen Emitter
der Transistoren TR 1, TR 2 fließenden Strom, während
er in entsprechender Weise den in den verbundenen Emittern
der Transistoren TR 3, TR 4 fließenden Strom vergrößert.
Die Werte der Zunahmen und der Abnahmen sind dabei in jedem
Fall im wesentlichen gleich; sie hängen von der Größe der
Spannung V y ab. Diese Stromänderungen in den Transistorpaaren
TR 1, TR 2 und TR 3, TR 4 bewirken eine Änderung der
jeweiligen Steilheit der Transistoren, so daß sie zur Folge
haben, daß zwischen den verbundenen Kollektoranschlüssen
(d. h. zwischen den Punkten 52, 54) eine Ausgangsspannung V o
erzeugen, die dem Produkt V x V y und somit dem Produkt V · I
proportional ist; die Polarität der Spannung V o ändert sich
jedoch am Ende jeder Halbperiode der gegenphasigen 8-Hz-
Steuersignale.
Die Spannung V o wird an den Punkten 52, 54 algebraisch zu
einer Offset-Spannung addiert, die von den Transistoren TR 16,
TR 17 im Spannungs-Frequenz-Umsetzer 26 erzeugt wird, wenn
der Transistor TR 15 gesperrt ist. Diese Offset-Spannung wird
mit Hilfe des veränderlichen Widerstands RV 2 so eingestellt,
daß sie negativ und größer als der normale volle positive
Skalenwert der Spannung V o ist, so daß die an den vom Verstärker
56 gebildeten Integrator (d. h. an den Eingang des
Umsetzers 26) angelegte Differenzspannung stets negativ ist,
wenn der Transistor TR 15 gesperrt ist. Diese Differenzspannung
bewirkt daher einen positiven Anstieg der Ausgangsspannung
des Verstärkers 56 mit einer von ihrer Größe abhängigen
Geschwindigkeit zur Auslösung des Detektors 58.
Der Detektor 58 setzt im ausgelösten Zustand die bistabile
Schaltung 60, die ihrerseits die bistabile Schaltung 62
in einen solchen Zustand versetzt, daß diese von der
nächsten ansteigenden Flanke des Taktsignals CL 1 (beispielsweise
bei A in Fig. 2) gesetzt wird. Die bistabile
Schaltung 62 gibt das UND-Glied 64 frei, so daß der
Transistor TR 15 von der gleichen ansteigenden Flanke
des Taktsignals CL 1 in den leitenden Zustand versetzt
wird. Die in Fig. 2 bei B angegebene nächste ansteigende
Flanke des Taktsignals CL 2 bewirkt die Rückstellung
der bistabilen Schaltung 60, so daß die bistabile Schaltung
62 für die Rückstellung durch die nächste ansteigende
Flanke des Taktsignals CL 1 vorbereitet wird. Das Rückstellen
der bistabilen Schaltung 62 sperrt das UND-Glied 64, so
daß der Transistor TR 15 wieder gesperrt wird. Der Transistor
TR 15 wird daher für die Dauer einer exakt festgelegten
Zeitperiode, die gleich einer halben Periodendauer des
Taktsignals CL 1 ist, in den leitenden Zustand versetzt.
Wenn der Transistor TR 15 in den leitenden Zustand versetzt
ist, ändert er die zuvor erwähnte Offset-Spannung, die von
den Transistoren TR 16, TR 17 erzeugt wird, um einen genau
definierten Wert, der ausreicht, die obenerwähnte Differenzspannung
positiv zu machen, was zur Folge hat, daß das
Ausgangssignal des Verstärkers 56 in negativer Richtung
zu einem Wert unterhalb des Auslösepegels des Detektors
58 abfällt. Sobald der Transistor TR 15 wieder gesperrt
wird, wird die soeben beschriebene Folge von Ereignissen
wiederholt.
Es ist zu erkennen, daß die maximale Frequenz, mit der
der Transistor TR 15 leitend gemacht werden kann, d. h.
die maximale Ausgangsfrequenz des Umsetzers 26, 8192 Hz
beträgt. Der veränderliche Widerstand RV 2 ist so eingestellt,
daß dann, wenn im Strommeßwiderstand 20 kein Strom
fließt, die Ausgangsfrequenz des Umsetzers etwa gleich
der Hälfte der Maximalfrequenz, d. h. gleich 4096 Hz ist.
Wenn der im Strommeßwiderstand fließende Strom nicht
den Wert 0 hat, ändert die von den Transistoren TR 1, TR 2
erzeugte resultierende Spannung V o die zuvor erwähnte
Differenzspannung um einen entsprechenden Wert, so daß
die Betriebsfrequenz des Transistors TR 15 vom Frequenzwert
4096 Hz aus in Abhängigkeit davon, ob die Spannung V o
negativ oder positiv ist, zunimmt oder abnimmt, wobei die
Zunahme oder Abnahme von der Größe des Produkts V · I abhängt.
Die Impulse des vom Umsetzer 26 erzeugten impulsförmigen
Signals werden an den umkehrbaren Zähler 28 angelegt und
von diesem gezählt. Es sei daran erinnert, daß das an den
Eingangspunkt 44 des Multiplizierers 24 angelegte rechteckförmige
8-Hz-Steuersignal auch die Zählrichtung des
Zählers 28 steuert, so daß der Zähler aufwärtszählt, wenn
die Transistoren TR 5, TR 7 leitend sind, während er abwärtszählt,
wenn die Transistoren TR 6, TR 8 leitend sind. Da
die gegenphasigen 8-Hz-Steuersignale auch die Polarität
des Verhältnisses V o/V ändern, ergibt sich die Anzahl N
der beginnend mit dem Zeitpunkt t₁ während einer Periode
des 8-Hz-Steuersignals an den Zähler 28 angelegten Impulse
durch die folgende Gleichung:
Diese Gleichung vereinfacht sich zu:
darin sind:
f o die Folgefrequenz der Impulse bei I = 0;
T die Periode der 8-Hz-Rechtecksignale;
k eine Proportionalitätskonstante.
f o die Folgefrequenz der Impulse bei I = 0;
T die Periode der 8-Hz-Rechtecksignale;
k eine Proportionalitätskonstante.
Die Anzahl der vom Zähler 28 gezählten Impulse ist also
dem Zeitintegral des Produkts V · I proportional.
Der maximale Zählerstand des Zählers 28 beträgt 10¹² oder
4096. Jedesmal dann, wenn der Zähler 28 einen vorbestimmten
Zählerstand erreicht, der typischerweise etwa 7/8 des vollen
Zählerstandes beträgt (d. h. gleich dem Zählerstand 3584
ist), erzeugt der Decodierer 82 jedoch einen Ausgangsimpuls,
der den Zähler über die bistabile Schaltung 84 auf seinen
voreinstellbaren Rand zurückstellt, der typischerweise
so gewählt ist, daß er etwa 1/8 des maximalen Zählerstandes
beträgt (d. h. gleich dem Zählerstand 512 ist). Obgleich der
Zähler 28 also sowohl aufwärts als auch abwärts zählen kann,
kann er in Aufwärtsrichtung nur bis zu einem bestimmten Stand
zählen, der über den Decodierer 82 und die bistabile Schaltung
84 zur Abgabe eines Ausgangsimpulses an der Ausgangsklemme
90 führt; dies bedeutet, daß der Zähler 28 bis zum Zählerstand
3584 aufwärts zählt und einen Ausgangsimpuls erzeugt,
worauf er in Abwärtsrichtung weiterzählt, wobei das Abwärtszählen
vor dem voreinstellbaren Zählerstand von 512 aus beginnt.
Die Erzeugung von Störausgangsimpulsen am Ausgang 90
wird daher vermieden.
Die am Ausgang 90 erscheinenden Impulse werden von dem
elektromagnetbetätigten Summierzähler 98 gezählt, und
die akkumulierte Gesamtsumme repräsentiert die Gesamtmenge
der über die Leiter L und N gelieferten elektrischen Energie.
Der Steilheitsmultiplizierer 24 der integrierten Schaltung
12 hat zusätzlich zu den Vorteilen der integrierten Schaltung
12 selbst eine Anzahl weiterer Vorteile, beispielsweise
die Aufhebung der thermischen Lüft- und Offset-Erscheinungen,
die im Multiplizierer 24 der Patentanmeldung P 28 21 225.1
auftreten. Durch die Auswahl der Werte der Widerstände R 10
bis R 17 kann sichergestellt werden, daß
- (a) die Eingangsimpedanz R IN am Eingang 34 des Multiplizierers 24 für jede mögliche Kombination der Schaltzustände der Transistoren TR 5 bis TR 8 im wesentlichen gleich ist und
- (b) was wichtiger ist, daß die Ausgangsimpedanz R OUT, die an den Chopper-Ausgängen 48, 50 für die entsprechenden Basisanschlüsse der Transistoren TR 9, TR 10 vorhanden ist, ebenfalls für alle möglichen Kombinationen von Zuständen der Transistoren TR 5 bis TR 8 im wesentlichen gleich ist.
Wenn die Widerstände R 10 bis R 13, R 16 und R 7 den Wert r
haben, so daß die Widerstände R 14, R 15 den Wert 1,5r haben,
dann ergibt sich die Eingangsimpedanz R IN bei leitenden
Transistoren TR 5, TR 7 durch:
1/R IN = 1/R 10 + 1/(R 11 + R 13 + R 15) = 1/r + 1/3,5r ;
bei leitenden Transistoren TR 6, TR 8 ergibt sich die Eingangsimpedanz
R IN aus:
1/R IN = 1/R 11 + 1/(R 10 + R 12 + R 14) = 1/r + 1/3,5r .
Die Ausgangsimpedanz R OUT am Chopper-Ausgang 48 ergibt
sich bei leitenden Transistoren TR 5, TR 7 aus
R OUT = R 12 = r ;
bei leitenden Transistoren TR 6, TR 8 ergibt sich die
Ausgangsimpedanz durch
1/R OUT = 1/R 14 + 1(R 10 + R 11 + R 12) = 1/1,5r + 1/3r = 1/r ;
daraus folgt: R OUT = r .
Ein weiterer Vorteil des Multiplizierers 24 besteht darin,
daß unerwünschte Gleichtaktsignale beträchtlich reduziert
werden, indem nicht nur zwei emittergekoppelte Transistorpaare
TR 1, TR 2 und TR 3, TR 4 mit kreuzweise gekoppelten
Kollektoranschlüssen verwendet werden, sondern auch
die Chopper-Schaltung mit den Transistoren TR 5 bis TR 8
und der Differenzverstärker aus den Transistoren TR 9
bis TR 12 verwendet werden, damit die jeweiligen Emitterströme
der Transistorpaare TR 1, TR 2 und TR 3, TR 4 in
entgegengesetztem Sinn abwechselnd verändert werden.
Die Widerstände R 4 und R 5 dienen lediglich dazu, die den
Strom repräsentierende Eingangsspannung V x geringfügig
zu verschieben, so daß dann, wenn über die Leitungen L und
N keine Energie zugeführt wird, die Schaltung 12 Eingangssignale
empfängt, die einen sehr niedrigen negativen oder umgekehrten
Leistungspegel anzeigen. Der Zähler 28 zeigt dabei die
Neigung, sehr langsam abwärts zu zählen. Wenn der
Stand des Zählers 28 einen vorbestimmten niedrigen
Wert, beispielsweise den Wert 2, erreicht, erzeugt
der Decodierer 82 ein weiteres Ausgangssignal an einem
(nicht dargestellten) Hilfsausgang, das auch die Rückstellung
des Zählers 28 auf seinen Voreinstellstand (ohne
Beeinflussung der bistabilen Schaltung 84) bewirkt.
Diese Anordnung stellt sicher, daß auch dann, wenn
über längere Zeitperioden keine Leistung mittels der
Leiter L und N geliefert wird, die Schaltung 12
keinen Ausgangsimpuls zur Erhöhung des Standes des
Summierzählers 98 erzeugen kann.
Die integrierte Schaltung 12 des Zählers 10 kann in
mehrfacher Hinsicht modifiziert werden. Beispielsweise
muß die Betriebsfrequenz der Chopper-Schaltung aus
den Transistoren TR 5 bis TR 8 nicht 8 Hz betragen.
Auch die Widerstände R 16, R 17 müssen nicht die
gleichen Werte wie die Widerstände R 10 bis R 13 haben;
sie können Werte haben, die lediglich in der gleichen
Größenordnung liegen, da dies normalerweise zur Erzielung
einer guten Anpassung der Temperatureigenschaften
ausreicht. Die Chopper-Schaltung aus den Transistoren TR 5
bis TR 8 und der Differenzverstärker aus den Transistoren
TR 9 bis TR 12 können so ausgebildet sein, daß sie das
andere Eingangssignal (d. h. V x) des Steilheitsmultiplizierers
aus den Transistoren TR 1 bis TR 4 beispielsweise durch Anlegen
einer verstärkten Nachbildung der Spannung V x an
den Eingang 34 umkehren, während zwischen die Basisanschlüsse
der Transistoren TR 1, TR 2 und TR 3, TR 4 eine
von der Spannung V y abgeleitete Spannung angelegt wird.
Außerdem kann der Steilheitsmultiplizierer aus den
Transistoren TR 1 bis TR 4 durch einen anderen Multiplizierertyp,
beispielsweise einen Impulsdauer-Multiplizierer
(mark-space multiplier) ersetzt werden.
Claims (11)
1. Elektronische Multiplizierschaltung mit einer Multiplizierstufe,
deren erster Eingang das erste Eingangssignal,
deren zweiter Eingang das zweite Eingangssignal empfängt
und deren Ausgang ein Signal abgibt, welches das Produkt
der beiden Eingangssignale darstellt, und mit einer
Polaritätsumkehrungsschaltung, die während bestimmter
Zeitintervalle die effektive Polarität des zweiten Eingangssignals
zur Kompensation von Offsetfehlern umkehrt,
dadurch gekennzeichnet,
daß der zweite Eingang der Multiplizierstufe
(24) ein differentieller Eingang mit zwei
Anschlüssen (48, 50) ist, daß die Polaritätsumkehrungsschaltung
eine elektronische Schalteinheit (TR 5, TR 6,
TR 7, TR 8) aufweist, die so gesteuert wird, daß sie während
der genannten bestimmten Zeitintervalle einen ersten
und außerhalb dieser Zeitintervalle einen zweiten Zustand
einnimmt, und daß diese Schalteinheit in ihrem ersten
Zustand die Heranführung des zweiten Eingangssignals an
den ersten Anschluß (48) über ein erstes Widerstandsnetzwerk
(R 10, R 12, R 14) und in ihrem zweiten Zustand die
Heranführung des zweiten Eingangssignals an den zweiten
Anschluß (50) über ein zweites Widerstandsnetzwerk (R 11,
R 13, R 15), welches dieselben Widerstandswerte wie das
erste Widerstandsnetzwerk aufweist, freigibt.
2. Multiplizierschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Multiplizierstufe einen Multiplizierschaltungsteil
(TR 1 bis TR 4) mit veränderlicher Steilheit enthält.
3. Multiplizierschaltung nach Anspruch 2, dadurch gekennzeichnet,
daß ein erstes emittergekoppeltes Transistorpaar
(TR 11, TR 12) vorgesehen ist, worin der Kollektor wenigstens
eines Transistors (TR 11) mit dem zweiten Eingang der Multiplizierstufe
(TR 1-TR 4) verbunden ist, daß die Multiplizierstufe
ein zweites emittergekoppeltes Transistorpaar (TR 1,
TR 2) enthält, das so angeordnet ist, daß es zwischen den Basisanschlüssen
der Transistoren das erste Signal empfängt,
und daß der Kollektor des einen Transistors (TR 11) des ersten
emittergekoppelten Transistorpaars mit den verbundenen
Emitteranschlüssen der Transistoren (TR 1, TR 2) des zweiten
Paares verbunden ist.
4. Multiplizierschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die Multiplizierstufe ein drittes emittergekoppeltes
Transistorpaar (TR 3, TR 4) enthält, dessen Basisanschlüsse
mit den Basisanschlüssen der Transistoren des zweiten
Paares (TR 1, TR 2) verbunden sind und dessen Kollektoranschlüsse
kreuzweise mit den Kollektoranschlüssen der Transistoren
des zweiten Paares (TR 1, TR 2) verbunden sind, und daß
der Kollektor des anderen Transistors (TR 12) des ersten
Transistorpaares (TR 11, TR 12) mit den verbundenen Emitteranschlüssen
des dritten Paares (TR 3, TR 4) verbunden ist, so
daß sich im Betriebszustand der Gesamtemitterstrom der Transistoren
des dritten Paares gegenphasig zur Änderung des Gesamtemitterstroms
der Transistoren des zweiten Paares ändert.
5. Multiplizierschaltung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die elektronische
Schalteinheit folgende Bauteile enthält: einen ersten Schalttransistor
(TR 5), einen zweiten Schalttransistor (TR 6), einen
dritten Schalttransistor (TR 8), einen vierten Schalttransistor
(TR 7), einen ersten Widerstand (R 10) und einen zweiten
Widerstand (R 12) in Serie zwischen dem Eingang (34) und dem
ersten Ausgang (48), wobei der Verbindungspunkt des ersten
Widerstandes und des zweiten Widerstandes über den ersten
Schalttransistor (TR 5) mit einem gemeinsamen niederohmigen
Punkt (40) in Verbindung steht, einen dritten Widerstand
(R 14) in Serie zum zweiten Schalttransistor (TR 6) zwischen
dem ersten Ausgang (48) und dem gemeinsamen Punkt (40), einen
vierten Widerstand (R 11) und einen fünften Widerstand (R 13)
in Serie zwischen dem Eingang (34) und dem zweiten Ausgang
(50), wobei der Verbindungspunkt des vierten Widerstandes
und des fünften Widerstandes über den dritten Schalttransistor
(TR 8) mit dem gemeinsamen Punkt (40) in Verbindung
steht, einen sechsten Widerstand (R 15) in Serie zum vierten
Schalttransistor (TR 7) zwischen dem zweiten Ausgang (50) und
dem gemeinsamen Punkt (40), einen ersten Steuereingang (44)
über den der erste Schalttransistor (TR 5) und der vierte
Schalttransistor (TR 7) gemeinsam in den leitenden Zustand
schaltbar sind, einen zweiten Steuereingang (46), über den
der zweite Schalttransistor (TR 6) und der dritte Schalttransistor
(TR 8) gemeinsam in den leitenden Zustand schaltbar
sind, wobei der erste, der zweite und der dritte Widerstand
(R 10, R 12, R 14) das erste Widerstandsnetzwerk und der vierte,
der fünfte und der sechste Widerstand (R 11, R 13, R 15) das
zweite Widerstandsnetzwerk bilden.
6. Multiplizierschaltung nach Anspruch 5, dadurch gekennzeichnet,
daß die Werte des ersten, zweiten, vierten und
fünften Widerstandes (R 10, R 12, R 11, R 13) gleich sind, daß
die Werte des dritten und sechsten Widerstandes (R 14, R 15)
gleich sind und daß die gleichen Werte des dritten und sechsten
Widerstandes im wesentlichen 1,5mal so groß wie die
gleichen Werte des ersten, zweiten, vierten und fünften Widerstandes
sind.
7. Multiplizierschaltung nach Anspruch 6, dadurch gekennzeichnet,
daß die jeweiligen Emitteranschlüsse der Transistoren
des ersten Transistorpaares (TR 11, TR 12) über einen
siebten Widerstand (R 16) und einen achten Widerstand (R 17)
miteinander in Verbindung stehen, deren Werte gleich sind
und in der gleichen Größenordnung liegen, wie die Werte des
ersten, zweiten, vierten und fünften Widerstandes (R 10, R 12,
R 11, R 13).
8. Multiplizierschaltung nach einem der vorhergehenden
Ansprüche, gekennzeichnet durch eine Konstantstromquelle
(TR 13, TR 14), die so angeschlossen ist, daß sie den Gesamtemitterstrom
der Transistoren des ersten Paares (TR 11, TR 12)
im wesentlichen konstant hält.
9. Multiplizierschaltung nach den Ansprüchen 7 und 8, dadurch
gekennzeichnet, daß die Konstantstromquelle (TR 13,
TR 14) einen Konstantstromtransistor (TR 13) enthält, dessen
Kollektor am Verbindungspunkt des siebten Widerstandes (R 16)
und des achten Widerstandes (R 17) angeschlossen ist.
10. Multiplizierschaltung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die beiden Ausgänge
(48, 50) der elektronischen Schalteinheit (TR 5 bis TR 8) an die
jeweiligen Basisanschlüsse der Transistoren des ersten Transistorpaares
(TR 11, TR 12) über zugehörige Emitterfolger-
Transistoren (TR 9, TR 10) angeschlossen sind, wobei jeder
Emitterfolgertransistor und der ihm zugeordnete Transistor
des ersten Paares zusammen ein hochverstärkendes Transistorpaar
bilden.
11. Multiplizierschaltung nach einem der vorhergehenden
Ansprüche, gekennzeichnet durch ihre Verwendung in einem
elektronischen Wattstundenzähler zum Anschluß an ein mehradriges
elektrisches Energieverteilungsnetz für die Erzeugung
eines mit der über das Verteilungsnetz gelieferten
elektrischen Energie in Beziehung stehenden Signals, mit
einer Vorrichtung (20) zur Erzeugung eines Signals, das den
durch eine Ader des Verteilungsnetzes fließenden Strom repräsentiert,
wobei diese Vorrichtung dieses den Strom repräsentierende
Signal an die Multiplizierschaltung als eines
der beiden Eingangssignale anlegt, und mit Vorrichtungen
(R 2, R 3, RV 1) zur Erzeugung eines die Spannung zwischen der
einen Ader und einer anderen Ader des Verteilungsnetzes repräsentierenden
Signals und zum Anlegen dieses die Spannung
repräsentierenden Signals an die Multiplizierschaltung als
das andere der beiden Eingangssignale.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1812978 | 1978-05-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2917921A1 DE2917921A1 (de) | 1979-11-15 |
DE2917921C2 true DE2917921C2 (de) | 1990-05-31 |
Family
ID=10107158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792917921 Granted DE2917921A1 (de) | 1978-05-06 | 1979-05-03 | Elektronische multiplizierschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4242634A (de) |
JP (1) | JPS55997A (de) |
DE (1) | DE2917921A1 (de) |
FR (1) | FR2425116B1 (de) |
IT (1) | IT1113949B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663587A (en) * | 1985-10-02 | 1987-05-05 | Westinghouse Electric Corp. | Electronic circuit for measuring electrical energy |
US4906875A (en) * | 1988-05-09 | 1990-03-06 | Hewlett-Packard Company | Digital integtrating mixer |
US4870303A (en) * | 1988-06-03 | 1989-09-26 | Motorola, Inc. | Phase detector |
GB2234069B (en) * | 1988-10-28 | 1992-08-12 | Motorola Inc | Sensor arrangement |
JP2576774B2 (ja) * | 1993-10-29 | 1997-01-29 | 日本電気株式会社 | トリプラおよびクァドルプラ |
EP1184971A1 (de) * | 2000-08-17 | 2002-03-06 | Motorola, Inc. | Schaltmischstufe |
US6594478B1 (en) * | 2000-11-03 | 2003-07-15 | Motorola, Inc. | Self oscillating mixer |
US8698545B2 (en) * | 2012-04-03 | 2014-04-15 | Texas Instruments Incorporated | Analog multiplier and method for current shunt power measurements |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2661457A (en) * | 1950-03-04 | 1953-12-01 | Iowa State College Res Found | Wattmeter-varmeter |
US3432650A (en) * | 1964-11-10 | 1969-03-11 | Northern Electric Co | Signal multiplier providing an output signal substantially free of components proportional to the individual input signals |
GB1129521A (en) * | 1965-03-11 | 1968-10-09 | Solartron Electronic Group | Improvements in multiplicative modulator |
GB1224162A (en) * | 1967-01-10 | 1971-03-03 | English Electric Co Ltd | Improvements in power meters |
US3526786A (en) * | 1967-09-19 | 1970-09-01 | Honeywell Inc | Control apparatus |
JPS5610667B2 (de) * | 1973-06-20 | 1981-03-10 | ||
FR2341164A1 (fr) * | 1976-02-11 | 1977-09-09 | Chauvin Arnoux Sa | Dispositif correcteur d'erreur de multiplication analogique notamment pour wattmetre de precision |
US4053832A (en) * | 1976-05-24 | 1977-10-11 | National Semiconductor Corporation | A.C. power meter |
-
1979
- 1979-04-13 US US06/029,808 patent/US4242634A/en not_active Expired - Lifetime
- 1979-05-03 DE DE19792917921 patent/DE2917921A1/de active Granted
- 1979-05-04 IT IT22384/79A patent/IT1113949B/it active
- 1979-05-04 JP JP5414079A patent/JPS55997A/ja active Granted
- 1979-05-04 FR FR7911235A patent/FR2425116B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IT7922384A0 (it) | 1979-05-04 |
DE2917921A1 (de) | 1979-11-15 |
IT1113949B (it) | 1986-01-27 |
JPS55997A (en) | 1980-01-07 |
US4242634A (en) | 1980-12-30 |
JPH0350313B2 (de) | 1991-08-01 |
FR2425116A1 (fr) | 1979-11-30 |
FR2425116B1 (fr) | 1985-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2821225C2 (de) | ||
DE3125664C2 (de) | ||
DE2949461A1 (de) | Elektronisches energieverbrauchsmessgeraet | |
DE2302798A1 (de) | Steuerschaltung fuer induktive verbraucher | |
DE1616885B1 (de) | Schaltungsanordnung,die auf ein ihr zugefuehrtes frequenzmoduliertes Eingangssignal hin eine Ausgangsspannung abgibt,deren Amplitude von der Frequenz des Eingangssignals abhaengt | |
DE2917921C2 (de) | ||
EP0415490A2 (de) | Schaltungsanordnung zum Speisen einer Last | |
DE1143856B (de) | Elektronischer Schalter, der durch eine Steuerspannung betaetigt wird, die in ihrer Polaritaet veraenderlich ist | |
DE2002818C3 (de) | Analog-Digital-Umsetzer | |
DE1292178B (de) | Analog-Digital-Umsetzer mit einem Impulsgenerator | |
DE1277321B (de) | Spannungs-Frequenz-Wandler mit Rueckkopplungszweig | |
DE1271214C2 (de) | Frequenzmodulationsschaltung | |
DE2709331A1 (de) | Schaltungsanordnung zur digitalen verarbeitung einer belichtungssteuerungsinformation | |
DE1466723A1 (de) | Elektrische Impuls-Messeinrichtung | |
DE10102791A1 (de) | Elektrischer Messumformer | |
DE2340847A1 (de) | Analog-digital-umsetzer fuer signale mit gegenlaeufig geneigt verlaufenden kurvenabschnitten | |
DE1187267B (de) | Impulsbreitenmodulator | |
DE2116145C3 (de) | Schaltungsanordnung zum Erzeugen einer Sägezahn- oder Dreieckspannung | |
DE1229141B (de) | Schaltungsanordnung zur Erzeugung zweier um 90íÒ phasenverschobener dreieckfoermiger Impulsfolgen | |
DE1295651B (de) | Schaltungsanordnung fuer einen elektronischen Frequenzteiler zur Untersetzung von Impulsfolgen | |
DE1046678B (de) | Frequenzteiler mit monostabilem Multivibrator | |
DE2056078A1 (de) | Ruckgekoppelter Vernegelungsschal | |
DE3344413A1 (de) | Praezisionsstromquellenschaltung | |
EP0533964B1 (de) | Anordnung zum Bilden von Produktsignalen | |
DE2543777A1 (de) | Saegezahn-spannungsgenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT. |
|
8181 | Inventor (new situation) |
Free format text: METCALF, ERIC, ROPLEY, HAMPSHIRE, GB |
|
8125 | Change of the main classification |
Ipc: G06G 7/16 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |