DE2841467C2 - Programmierbarer Festwertspeicher - Google Patents
Programmierbarer FestwertspeicherInfo
- Publication number
- DE2841467C2 DE2841467C2 DE2841467A DE2841467A DE2841467C2 DE 2841467 C2 DE2841467 C2 DE 2841467C2 DE 2841467 A DE2841467 A DE 2841467A DE 2841467 A DE2841467 A DE 2841467A DE 2841467 C2 DE2841467 C2 DE 2841467C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- diode
- layer
- junction
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 63
- 210000004027 cell Anatomy 0.000 description 38
- 230000007704 transition Effects 0.000 description 30
- 239000004020 conductor Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 19
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910000085 borane Inorganic materials 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Description
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit programmierbaren Festwertspeicherzellen,
die je mindestens die Kombination einer Diode mit einein
pn-Übergang und einem elektrisch zerstörbaren Programmierelement enthalten, welche Anordnung einen
Halbleiterkörper enthält, auf dem eine Isolierschicht vorhanden ist.
Gewisse als »integrierte Schaltungen« bezeichnete Halbleiteranordnungen enthalten eine Vielzahl von Kreisen, und es ist manchmal während der Herstellung einer Anordnung notwendig, die Bildung gewisser Kreise aufzuschieben und erst nachher nach Unterbringung der Anordnung in ihrer Umhüllung auf selektive Weise durchzuführen. Dies ist z. B. bei den sogenannten programmierbaren integrierten Festwertspeichern der Fall, in denen zum Einschreiben von Informationen gemäß einem bestimmten Programm gewählte Kreise mit Hilfe elektrischer Impulse, die von außen her adressiert werden, endgültig hergestellt oder unterbrochen werden.
Gewisse als »integrierte Schaltungen« bezeichnete Halbleiteranordnungen enthalten eine Vielzahl von Kreisen, und es ist manchmal während der Herstellung einer Anordnung notwendig, die Bildung gewisser Kreise aufzuschieben und erst nachher nach Unterbringung der Anordnung in ihrer Umhüllung auf selektive Weise durchzuführen. Dies ist z. B. bei den sogenannten programmierbaren integrierten Festwertspeichern der Fall, in denen zum Einschreiben von Informationen gemäß einem bestimmten Programm gewählte Kreise mit Hilfe elektrischer Impulse, die von außen her adressiert werden, endgültig hergestellt oder unterbrochen werden.
Es sind andere integrierte Haibleileranordnungen bekannt, die auch Zellen von demselben Typ enthalten, die
ebenfalls programmierbar sind, z. B. gewisse Dekodieranordnungen und gewisse Anordnungen zur Verarbeitung
von Datengruppen. Diese Anordnungen werden nachstehend ebenfalls mit dem allgemeinen Ausdruck
»Speicher« bezeichnet.
Ein Verfahren zum Programmieren unter Verwendung programmierbarer schmelzbarer Elemente besteht
darin, daß vorher an den möglichen Verbindungspunkten eine Verbindung hergestellt wird, die einen
schwachen Punkt enthalt, an dem ein selektiv zugeführter Stromimpuls die Verbindung zum Schmelzen bringen
kann, wodurch der betreffende Kreis endgültig geöffnet wird. Einer der Nachteile der Programmierung
von Anordnungen durch Schmelzen war, daß Vorgänge zur örtlichen Ablagerung schmelzbarer Metalle als Widerstandmaterial,
wie Nickel-Chrom, auf einer integrierten Schaltung aus Halbleitermaterial erforderlich
bo sind, welche Schaltung übrigens homogen ist. Es wurde versucht. Schmelzsicherungen aus Halbleitermaterial,
insbesondere aus polykristallinen! Silizium, herzustellen.
Dies ist z. B. bei schmelzbaren Verbindungen der Fall, die insbesondere in der französischen Patentschrift
21 68 368 beschrieben sind und in einer Schicht aus polykristallinem
Silizium gebildet werden, die auf einem Substrat unter Zwischenfiigung einer Isolierschicht abgeliigert
ist, durch die die Verbindungen gefi'ihri sind.
die die Schmelzsicherungen mit den Dioden verbinden, mit denen sie in Reihe liegen. Die Dioden oder die komplexeren
Einzelteile, die mit den Schmelzsicherungen in Reihe liegen, sind in dem Substrat integriert, aber neben
diesen Bestandteilen muß meistens Platzraum für zugehörige Schaltungen, wie Dekodier-, Adressier-, Lese-,
Verstärkerschaltungen usw. reserviert werden, die mit den Speicherzellen zusammenarbeiten und eine große
Oberfläche beanspruchen. Die zur Aufnahme all dieser Elemente notwendige Oberfläche der Scheibe ist groß
und es erweist sich als wünschenswert, diese Oberfläche herabzusetzen und die Integrationsdichte der Anordnungen,
insbesondere für die Speicher, weiter vergrößern zu können, die meistens eine sehr große Anzahl
von Elementen enthalten.
Übrigens ist auch das Verfahren zur Programmierung durch Zerstörung eines Übergangs bekannt, das darin
besteht, daß durch einen genügend starken inversen Stromimpuls der pn-übergang einer Diode kurzgeschlossen
wird. Diese Diode wird als »Programmierdiode« bezeichnet und in jedem möglichen Verbindungskreis angebracht. Die Techniken zur Lokalisierung eines
planaren Übergangs, die bisher zur Herstellung der Programmierdioden
sowie der sogenannten Isolierdioden der Zellen von Matrixspeichern, verwendet werden, erfordern
minimale Abmessungen, die nicht derart stark herabgesetzt werden, daß ein Wert der Stromstärke zur
Zerstörung eines Übergangs erhalten wird, der mit den niedrigen Speisespannungen kompatibel ist, die die
Technologie erfordert. Auch in diesem Falle muß neben den Speicherzellen Platzraum für die zugehörigen
Schaltungen reserviert werden, was eine große Oberfläche erfordert. Es versteht sich, daß in allen Fällen die
Programmierimpulse gar keinen Effekt auf die Schaltungselemente haben sollen, die erhalten bleiben.
Es ist Aufgabe der Erfindung, eine Halbleiteranordnung der eingangs genannten Art anzugeben, die eine
große Integrationsdichte und eine gute Homogenität aufweist, wobei die zerstörbaren Elemente und die Dioden
durch bekannte Techniken hergestellt werden können.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 gekennzeichneten Merkmale gelöst.
Vorzugsweise ist das elektrisch zerstörbare Programmierclcment ebenfalls in der dünnen Halblciicrmaterialschicht
angebracht und besieht diese Schicht aus polykristallinem Halbleitermaterial.
Infolge der Tatsache, daß die Isolierdioden der Anordnung
und die Programmierelemente in derselben dünnen Schicht gebildet werden, weisen die durch die
genannten Dioden und Elemente gebildeten Kreise eine homogene Struktur auf und nehmen nur einen beschränkten
Platzraum ein. Da sich die dünne Schicht über einen Halbleiterkörper erstreckt, bleibt letztere
vollständig für zugehörige Schaltungen und für alle andere Einzelteile als die Dioden und Programmierelemente
verfügbar.
Insbesondere in einer bevorzugten Ausführungsform sind die Dioden und die zerstörbaren Programmierelemente
in einer dünnen Schicht aus polykristallinem Silizium gebildet, die auf einer Schicht aus Siliziumoxid
abgelagert ist, die einen Halbleiterkörper aus einkristallinem Silizium bedeckt. In diesem können andere Einzelteile
gebildet werden, wobei durch die Isolierschicht gegebenenfalls Verbindungen geführt werden, die die genannten
Dioden oder die genannten Elemente mit den genannten Einzelteilen verbinden.
Die Herstellung einer derartigen Anordnung basiert auf bekannten Techniken zur Ablagerung, Implantation,
Diffusion und zum selektiven Angriff mit Lokalisierung durch Maskierung. Die Programmierelemente werden
zugleich mit den Dioden ohne zusätzliche Bearbeitung hergestellt. Außerdem ergibt die Isolierschicht, die vorzugsweise
aus Siliziumoxid besteht, eine erhebliche Wärmeisolierung zwischen dem zerstörbaren Element
und dem Halbleiterkörper.
Die Zerstörung des Programmierelements kann, je
Die Zerstörung des Programmierelements kann, je
ίο nach dem gegebenen Fall, einen ursprünglich geschlossenen
Kreis öffnen oder einen Kurzschluß in einem ursprünglich geöffneten Kreis herbeiführen.
Im ersten Fall ist die Zone eines der zwei Gebiete der Diode, das das zerstörbare Element bildet, unmittelbar
mit einem Stromzuführungsleiter verbunden und weist vorzugsweise einen Schmelzpunkt auf, bei dem der
Kreis unter der Einwirkung eines Impulses mit genügender Energie unterbrochen wird.
Im zweiten Fall ist das Programmierelement, das ei-
nen lateralen Übergang enthält, mit einem Stromzuführungsleiter
verbunden, um eine Überspannung anzulegen, die einen Kurzschluß durch eine Lawinenerscheinung
genügender Energie herbeiführen kann.
Es sei bemerkt, daß ein Übergang als lateral bezeichnet wird, wenn er auf eine Oberfläche beschränkt ist. die zu der Ebene der Halbleitermaterialschicht nahezu senkrecht ist.
Es sei bemerkt, daß ein Übergang als lateral bezeichnet wird, wenn er auf eine Oberfläche beschränkt ist. die zu der Ebene der Halbleitermaterialschicht nahezu senkrecht ist.
Zum Beispiel wird ein Speicher, der durch eine XY-Matrix
von Speicherzellen und von zugehörigen Dekodier- und Adressierschaltungen gebildet wird, aus einem
Netzwerk von Dioden aus polykristallinem Silizium aufgebaut, das sich auf einer Siliziumoxidschicht erstreckt,
die einen Körper aus einkristallinem Silizium bedeckt, in dem die zugehörigen Schaltungen integriert sind. Der
ganze Körper steht zur Verfügung, um darin die Einzelteile dieser zugehörigen Schaltungen zu bilden. Die Anordnung
der Dioden und der Schmelzsicherungen ist homogen, wobei die Schmelzsicherungen mit Gebieten
der Dioden ein Ganzes bilden. Außerdem weist das vorzugsweise dotierte polykristalline Silizium in bezug auf
den spezifischen Widerstand und die Schmelztemperatur Eigenschaften auf, die für die Herstellung von
Schmelzsicherungen günstig sind.
Vorzugsweise ist der Querschnitt des Übergangs der Programmierdiode kleiner als ein Zehntel des Querschnittes
des Übergangs der Isolierdiode, wodurch die Programmierung ohne Gefahr für die letztere Diode
sichergestellt werden kann.
Auf diese Weise wird ein Speicher, der durch eine so A'V-Matrix von Speicherzellen und zugehörigen Schaltungen
gebildet wird, aus einem Netzwerk von Isolierdioden und Programmierdioden aus polykristallinem Silizium
auf der oberen Fläche einer Siliziumoxidschicht aufgebaut, die einen Körper aus einkristallinem Silizium
bedeckt, in dem Schaltungselemente der zugehörigen Schaltungen integriert sind. Die ganze Oberfläche des
Körpers steht zur Verfügung, um darin die Schaltungselemente der zugehörigen Schaltungen zu bilden. Die
Anordnung der Dioden, einschließlich der Programbo mierdioden, ist homogen.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher
beschrieben. Es zeigt
Fig. I einen schematischen Schnitt durch eine Festb5
Wertspeicherzelle nach der Erfindung längs der Linie l-l
der F i g. 2,
F i g. 2 eine Draufsicht auf die Zelle nach F i g. 1.
F i g. 3 ein Schaltbild einer Matrix eines program-
mierten Festwertspeichers,
Fig.4 einen schemaiischen Schnitt längs der Linie
A-B der Fig. 5 durch eine programmierbare Speicherzelle
mit einer Schmelzsicherung, F i g. 5 eine Draufsicht auf die Zelle nach F i g. 4,
Fig.6 einen schematischen Schnitt längs der Linie
C-Dder Fig. 7 durch eine programmierbare Speicherzelle
mit zerstörbarem Übergang,
F i g. 7 eine Draufsicht auf die Zelle nach F i g. 6, Fig.8 einen schematischen Schnitt längs der Linie
E-F der Fig. 9 durch eine programmierbare Speicherzelle mit einer Schmelzsicherung,
F i g. 9 eine Draufsicht auf die Zelle nach F i g. 8, Fig. 10 einen schematischen Schnitt längs der Linie
C-H der Fig. 11 durch eine programmierbare Speicherzelle mit zerstörbarem Übergang,
Fig. 11 eine Draufsicht, auf die Zelle nach Fig. 10,
Fig. 12 einen teilweisen schematischen Schnitt längs der Linie K-Lder Fig. 13 durch eine programmierbare
Anordnung mit zugehörigen Schaltungen,
Fig. 13 eine teilweise Draufsicht auf die Zelle nach
Fig. 12,
Fig. 14 ein Schaltbild eines programmierbaren Festwertspeichers
mit zerstörbarem Übergang, und
Fig. 15 ein Schaltbild eines programmierbaren Festwertspeichers
mit Schmelzsicherungen.
Es sei bemerkt, daß der Deutlichkeit halber in den Figuren die Abmessungen nicht maßstäblich sind, wobei
insbesondere die Dickenabmessungen stark übertrieben sind, und daß in den Draufsichten die Isolierschichten
annahmeweise transparent sind.
Ein programmierbarer Festwertspeicher wird auf einem Halbleiterkörper 101 (F i g. 1 und 2) aus einkristallinem
Silizium hergestellt, das mit einer Schicht aus Siliziumdioxid 102 überzogen ist. Der Körper 101 ist z. B.
p-leitend und enthält eine epitaktische Schicht vom n-Leitungstyp,
in der Einzelteile zugehöriger Schaltungen, wie Dekodierschaltungen, Adressierschaltungen oder
Verstärkerschaltungen, gebildet werden, die zum Schreiben oder Lesen des Informationsinhalts des Speichers
erforderlich sind. Die genannte epitaktische Schicht und die darin integrierten Einzelteile sind nicht
dargestellt.
Eine dünne Schicht aus polykristallinem Silizium ist auf der Isolierschicht 102 abgelagert. Die dünne Schicht
aus polykristallinem Silizium enthält mehrere Inseln, die voneinander getrennt sind und die je ein n-leitendes
Gebiet 103 und ein p-leitendes Gebiet 104 enthalten,
zwischen denen zur Bildung einer Diode mit pn-übergang ein lateraler Übergang 105 gebildet ist. Das Gebilde
der zwei Gebiete 103 und 104 weist einen schmäleren Zwischenteil geringerer Breite auf, der das zerstörbare
Programmierelement bildet und zwischen zwei Teilen größerer Breite liegt und an diese Teile grenzt, wobei
sich der Übergang 105 in dem genannten schmäleren Teil befindet So wird die Querschnittsfläche des pn-Übergangs
der Diode der zu der Ebene der Oberfläche des Halbleiterkörpers senkrecht ist, verringert
Die Gebiete 103 und 104 und ihr Übergang 105 sind
mit einer Isolierschicht 106 überzogen, in der Fenster 109 und 110 vorgesehen sind. Die genannten Fenster
sind über den breiteren Teilen der Gebiete 103 bzw. 104 hergestellt und die Kontakte auf den Gebieten 103 und
104 der Dioden werden über die Fenster 109 und 110 mit Hilfe von Aluminiumleitern gebildet, die durch Aufdampfen
in einem Vakuum abgelagert sind und z. B. durch einen Spaltenleiter 107 und einen Zeilenleiter 108
gebildet werden.
Der programmierbare Speicher wird im allgemeinen in Form einer -YV-Matrix hergestellt, die Zeilen und
Spalten enthält, zwischen denen die Dioden mit ihren Zeilen/Spalten-Verbindungen Koppelelemente bilden.
Die Dioden dienen dabei bekanntlich der Vermeidung von Rückströmen beim Betrieb des Speichers, die Zeilen/Spalten-Verbindungen
sind zerstörbar und bilden die eigentlichen Programmierelemente. Vor der Programmierung
ist jede Spalte des Speichers mit jeder Zeile über eine Zeilen/Spalten-Verbindung (mit Übergangsdiode)
verbunden, z. B. über die Dioden nach dem Schaltbild der F i g. 3 zwischen der Spalte C2S und den
Zeilen L21, Z.22. i-2j, /-24. Bei der Programmierung werden
die entsprechenden Verbindungen durch das Schmelzen t5 des Halbleitermaterials des schmalen Zwischenteiles,
z. B. die Verbindungen zwischen der Spale C22 und der
Zeile L21 oder zwischen der Spalte C25 und der Zeile /._<2
des Schaltbildes nach F i g. 3, unterbrochen.
Das Verfahren zur Herstellung eines Speichers mit Zeilen gemäß dem schematisch in den Fi g. 1 und 2 dargestellten
Beispiel kann mit Hilfe von Vorgängen durchgeführt werden, die üblicherweise bei der Herstellung
von Halbleitern verwendet werden.
Ausgehend von einer Scheibe aus einkristallinem SiIizium,
werden die zugehörigen Schaltungen des Speichers mit den Einzelteilen und den erforderlichen Verbindungen
in der genannten Scheibe hergestellt. Die genannten Schaltungen werden durch ein beliebiges bekanntes
Verfahren hergestellt, das mit Rücksicht auf die Erhaltung des höchsterzielbaren Betriebsverhalten und
in Abhängigkeit von den gewünschten Eigenschaften gewählt wird, wobei die zu berücksichtigenden Bedingungen
darin bestehen, daß einerseits die genannten Schaltungselemente und die genannten Verbindungen
ohne Beschädigung die Wärmebehandlungen aushalten können müssen, die infolge der Vorgänge zur Bildung
der Dioden des Speichers notwendig sind, und daß andererseits durch Anwendung des gewählten Verfahrens
eine Oberfläche der Scheibe erhalten werden können muß, die eine angemessene Flachheit aufweist und imstande
ist, eine Ablagerung von Isoliermaterial und dann von polykristallinem Silizium aufzunehmen.
Die Scheibe, in der die erforderlichen Schaltungen hergestellt sind, wird dann mit einer Isolierschicht aus
Siliziumdioxid (SiOj) überzogen, die vorzugsweise chemisch aus der Dampfphase in einer Dicke in der Größenordnung
von 0,1 μπι abgelagert wird. Die genannte Schicht kann durch eine Schicht aus Siliziumnitrid auf
einer Teilschicht aus SiO2, die chemisch aus der Dampfphase
abgelagert wird, ersetzt werden. Die Ablagerung polykristallinen Siliziums, in dem die Dioden der Zellen
des Speichers gebildet werden, erfolgt anschließend. Bei der Ablagerung wird von Silan (S1H4) ausgegangen, dem
Boran (B2H6) zugesetzt ist, damit die abgelagerte
Schicht mit Bor dotiert ist; die Ablagerung findet in einem Reaktor bei einer Temperatur zwischen 600 und
700° C statt Die abgelagerte Schicht ist auf eine Dicke von 0,3 μίτι beschränkt und der Borangehalt wird derart
eingestellt, daß eine Borkonzentration in der Größen-Ordnung von 10'7 Atomen/cm3 erhalten wird.
Im Falle, in dem die Einzelteile und/oder die Verbindungen,
die bereits in der Scheibe hergestellt sind, keine hohen Temperaturen aushalten können, kann die Isolierschicht
durch jedes der bekannten Oxidationsverfahren unter Druck und bei niedriger Temperatur erhalten
werden, während die Ablagerung polykristallinen Siliziums durch ein die Plasmagastechniken verwendendes
Verfahren bei Temperaturen von nicht mehr als 4000C
erhalten werden kann.
Die Dioden werden dann dadurch lokalisiert, daß die Siliziumschicht über eine gelochte Siliziumoxidmaske
geätzt wird. Das polykrisialline Silizium wird mit Hilfe
eines Gemisches von Fluorwasserstoffsäure, Salpetersäure und Essigsäure oder mit Hilfe eines Plasmas auf
Basis von Fluorid geätzt. Eine neue Maske, die, wenn
möglich, vorzugsweise aus Siliziumnitrid besteht, ist derart ausgebildet, daß die n-lcitenden Gebiete der Dioden
durch Implantation von Arsenionen mit einer Dosis, die eine Arsenkonzentration von 5 ■ 1017 Atomen/cm-1
bestimmt, lokalisiert werden.
Die Anordnung wird durch Ablagerung einer Isolierschicht aus Siliziumdioxid, in der Kontaktfenster angebracht
werden, und durch Ablagerung einer Aluminiumschicht und eine anschließende Ätzbehandlung
zum Definieren der Verbindungsleiter fertiggestellt.
Die programmierbare Speicherzelle nach F i g. 4 und 5 ist mit einem Körper hergestellt, von dem wenigstens
eine Oberflächenschicht aus Isoliermaterial besteht. In einer dünnen Halbleitermaterialschicht sind ein erstes
Gebiet 2 von einem ersten Leitungstyp und ein zweites Gebiet 3 vom entgegengesetzten Leitungstyp vorhanden,
wobei diese beiden Gebiete einen Übergang 4 bilden. Das Gebiet 3 weist eine Konfiguration oder Kontur
auf, die einen schmäleren Teil 5 zwischen dem Übergang 4 und einem Kontaktgebiet 6 enthält. Die zwei
Gebiete 2 und 3 und der verbleibende Teil der Oberfläche des Körpers sind mit einer Isolierschicht 7 überzogen,
die Kontaktöffnungen 8 für das Gebiet 2 und 9 für das Gebiet 3 aufweist. Ein Metallstreifen 10 ist mit dem
Gebiet 2 in Kontakt, während ein Metallstreifen U mit dem Gebiet 3 in Kontakt ist. Der Streifen 11 erstreckt
sich senkrecht zu dem Streifen 10, wenn der programmierbare Speicher von dem Typ mit einer ΧΎ-Matrix ist
(siehe das Schaltbild nach F i g. 15). Dieser Streifen 11 ist
gegen den Streifen 10 über die Dicke einer Isolierschicht 12 isoliert; dieser Streifen ist in der Draufsicht
nach F i g. 5 nicht dargestellt.
Der schmale Teil 5 des Gebietes 3 der Diode bildet einen Schwachpunkt, wobei mit Hilfe eines genügend
starken Spannungsimpulses, der zwischen den Leitern 10 und 11 in der Durchlaßrichtung des Übergangs 4
angelegt wird, ein Strom diesen schmalen Teil 5 zum Schmelzen bringen kann und der ursprünglich einseitig
gerichtete Kreis endgültig geöffnet wird. Die Diode und die Schmelzsicherung bilden eine Kombination, die homogen
ist und minimale Abmessungen aufweist. Die Herstellung der Diode und der Schmelzsicherung, /.. B.
aus polykristallinem Silizium, mit einer Isolierung mit Hilfe von Siliziumoxid basiert auf in der Halbleitertechnologie
bekannten Techniken.
Die programmierbare Speicherzelle nach den F i g. 6 und 7 ist mit einem Körper 21 hergestellt, von dem
wenigstens eine Oberflächenschicht aus Isoliermaterial besteht und der in einer dünnen Halbleitermaterialschicht
ein erstes Gebiet 22 von einem ersten Leitungstyp und ein zweites Gebiet 23 vom entgegengesetzten
Leitungstyp enthält, wobei diese beiden Gebiete einen Übergang 24 bilden. Ein drittes Gebiet 25 vom gleichen
Leilungstyp wie das Gebiet 22 ist vorhanden, das mit dem Gebiet 23 einen Übergang 26 bildet Das Gebiet 23
und das Gebiet 25 weisen eine Konfiguration oder Kontur auf, die einen schmäleren Teil 27 an der Stelle des
Übergangs 26 enthält, während die Gebiete 22 und 25 Kontaktierungszonen enthalten. Die drei Gebiete und
der verbleibende Teil des Körpers sind mit einer Isolierschicht 28 überzogen, die Kontaktöffnungen 29 für das
Gebiet 22 und 30 für das Gebiet 25 aufweist. Ein Metallstreifen 31 ist mit dem Gebiet 22 in Kontakt, während
ein Metallstreifen 32 mit dem Gebiet 25 in Kontakt ist. Der Metallstreifen 32 ist in der Draufsicht der F i g. 6
nicht dargestellt; er erstreckt sich senkrecht zu dem Streifen 31, wenn der Speicher von dem Typ mit einer
ΛΎ-Matrix ist (siehe das Schaltbild nach F i g. 14), wobei die zwei Streifen 31 und 32 gegeneinander durch die
isolierschicht 33 isoliert sind.
ίο Der Übergang 26 weist einen geringen Querschnitt
auf, wobei beim Auftreten eines genügend starken Spannungsimpulses, der zwischen den Leitern 31 und 32
in der Durchlaßrichtung des Übergangs 24 (der Sperrrichtung des Übergangs 26) angelegt wird, ein Strom die
Zerstörung durch Kurzschluß dieses Übergangs 26 herbeiführen kann, ohne daß der Übergang 24 beschädigt
wird. Der infolge der zwei in Reihe und gegensinnig geschalteten Übergänge ursprünglich geöffnete Kreis
wird endgültig ein einseitig gerichter geschlossener Kreis. Die Diode 22,23 und die Diode 23,25 bilden eine
Kombination von Elementen, die homogen ist und minimale Abmessungen aufweist. Die Herstellung der zwei
Dioden, z. B. aus polykristallinem Silizium mit einer Isolierung mit Hilfe von Siliziumoxid, basiert auf in der
Halbleitertechnologie bekannten Techniken.
Die programmierbare Speicherzelle nach den F i g. 8 und 9 ist mit einem Körper 71 hergestellt und enthält in
einer dünnen Schicht aus polykristallinem Silizium ein erstes Gebiet 72 von einem ersten Leitungstyp und ein
zweites Gebiet 73 vom entgegengesetzten Leitungstyp, wobei diese zwei Gebiete einen planaren oder flachen
Übergang bilden. Das Gebiet 72 enthält einen schmalen Teil zwischen dem genannten Übergang und einer Kontaktzone
80. Die Gebiete 72 und 73 und der verbleibende Teil der Scheibe sind mit einer Isolierschicht 74 überzogen,
die Kontaktfenster 79 für das Gebiet 73 und 77 für das Gebiet 72 aufweist. Ein Metalleiter 75 ist mit
dem Gebiet 73 über das Fenster 79 in Kontakt, während ein Leiter 76 (der in F i g. 8 nicht dargestellt ist), der sich
senkrecht zu dem Leiter 75 erstreckt, wenn der Speicher von dem Typ mit einer λΎ-Matrix ist, mit dem Gebiet
72 über das Fenster 77 in Kontakt ist. Die zwei Leiter sind gegeneinander über die Isolierschicht 70 isoliert.
Diese Ausführungsform der Zelle unterscheidet sich von der an Hand der Fig.4 und 5 beschriebenen Zelle
nur in bezug auf die Isolierdiode, die eine Diode mit flachem Übergang statt einer Diode mit lateralem
Übergang ist. In den beiden Fällen enthält ein Gebiet der Diode einen schmalen Teil (78), der ein schmelzbares
Element bildet. Das Gebiet 73 wird z. B. durch Ionenimplantation hergestellt.
Die programmierbare Speicherzelle nach den F i g. 10 und 11 ist mit einem Substrat 81 hergestellt und enthält
in einer dünnen Schicht aus polykristallinem Silizium ein erstes Gebiet 84 von einem ersten Leitungstyp und ein
zweites Gebiet 83 vom entgegengesetzten Leitungstyp, wobei diese zwei Gebiete einen planaren Übergang bilden.
Ein drittes Gebiet 82 vom gleichen Leitungstyp wie das Gebiet 84 bildet mit dem Gebiet 83 einen lateralen
Übergang 89. Die Gebiete 82 und 83 weisen eine Konfiguration auf, die einen schmalen Teil 92 an der Stelle des
Übergangs 89 enthält; die Gebiete und der verbleibende Teil der Scheibe sind mit einer Isolierschicht 85 überzogen,
die Kontaktfenster 88 für das Gebiet 82 und 91 für das Gebiet 84 aufweist Ein Metalleiter 86 ist mit dem
Gebiet 84 in Kontakt während ein Metalleiter 87 mit dem Gebiet 82 in Kontakt ist (wobei der letztere Leiter
in Fig.8 nicht dargestellt ist), während im Falle eines
ΛΎ-Speichers sich dieser Leiter senkrecht zu dem Leiter
84 erstreckt. Die zwei Leiter 87 und 84 sind gegeneinander über eine Isolierschicht 93 isoliert.
Die Zelle nach dieser Ausführungsform unterscheidet sich von der an Hand der Fig.6 und 7 beschriebenen
Zelle nur in bezug auf die Isolierdiode, die eine Diode mit planarem Übergang statt einer Diode mit lateralem
Übergang ist. In den beiden Fällen bilden die zwei Gebiete zu beiden Seiten des lateralen Übergangs eine
programmierbare Diode, die mit einem genügend starken Sperrstrom kurzgeschlossen werden kann. Das Gebiet
84 ist vorzugsweise durch Ionenimplantation hergestellt.
Die programmierbare Speicherzelle nach den F i g. 12 und 13 ist vom Typ mit zwei in Reihe und gegensinnig
angeordneten Dioden. Der Speicher ist auf einem Substrat 41 aus einkristallinem p-!eitendem Silizium hergestellt,
das mit einer epitaktischen η-leitenden Schicht versehen ist, in der die Einzelteile zugehöriger mit den
Zellen des Speichers zusammenarbeitender Schaltungen, wie z. B. die Dekodierer und die Verstärker zum
Einschreiben und zum Auslesen des Inhalts des Speichers, gebildet werden. Einer der Transistoren der zugehörigen
Schaltungen ist vom npn-Typ und ist im Schnitt nach Fig. 12 dargestellt; er enthält einen Kollektor 42,
der einen Teil der epitaktischen Schicht bildet und mit einer vergrabenen η+-Schicht 43 versehen ist. Außerdem
ist eine Basis 45 vom p-Typ in die epitaktische Schicht eindiffundiert, und ist ein Emitter 46 vom
n+-Typ, in das Basisgebiet eindiffundiert. Der dargestellte
Transistor ist lateral gegen die anderen Schaltungselemente mit Hilfe von Gebieten 47 aus Siliziumoxid
isoliert, die bis zu dem Substrat vom p-Typ reichen. Die Oberfläche der epitaktischen Schicht ist mit einer
dünnen Isolierschicht 48 aus Siliziumoxid überzogen, die Kontaktöffnungen aufweist, und zwar eine öffnung 49
für den durch einen Metalleiter 50 gebildeten Kontakt des Kollektors, eine öffnung 51 für den durch einen
Metalleiter 52 gebildeten Kontakt der Basis und eine öffnung 53 für den durch einen Metalleiter 54 gebildeten
Kontakt des Emitters.
Das Netzwerk von Verbindungen der zugehörigen Schaltungen, die in dem Halbleiterkörper integriert
sind, welches Netzwerk die Leiter 50,52, 54 enthält, ist mit einer Isolierschicht 55 aus Siliziumoxid überzogen,
die gegebenenfalls öffnungen an den Stellen aufweisen kann, an denen Zeilen oder Spalten programmierbarer
Elemente mit einer zugehörigen Schaltung verbunden werden müssen.
Auf der Isolierschicht 55 wird eine dünne Schicht aus polykristallinem Silizium angewachsen, von der Teile
aufrechterhalten sind, die den Dioden des Speichers entsprechen. Die Dioden sind denen nach den F i g. 6 und 7
ähnlich und enthalten ein erstes p-leitendes Gebiet 56, ein zweites η-leitendes Gebiet 57 und ein drittes p-lei
tendes Gebiet 58. Der Übergang 59 zwischen den Gebieten 57 und 56 weist einen größeren Querschnitt als
der Übergang 60 zwischen den Gebieten 58 und 57 auf. Es versteht sich, daß ein ähnlicher Speicher aus Zellen
aufgebaut sein könnte, die schmelzbare Elemente gleich denen nach den F i g. 4 und 5 enthalten. Der Übergang
60 bildet das zerstörbare Programmierelement der Speicherzelle. Die Programmierimpulse werden durch
mit dem Gebiet 56 in Kontakt stehenden Metallleiter 61 und durch mit dem Gebiet 58 in Kontakt stehende Leiter
62 geschickt Der Leiter 61 ist ein Aluminiumstreifen, der durch Aufdampfen im Vakuum abgelagert ist, ähnliches
trifft für den Leiter 62 zu. Der letztere Leiter steht mit dem Gebiet 58 über eine öffnung 63 in Kontakt, die
in einer Isolierschicht 64 aus Siliziumoxid angebracht ist, die die ganze Scheibe und insbesondere die Leiter 61
bedeckt.
Da mehrere Speicherzellen, die der Zelle ähnlich sind, die durch die drei Gebiete 56, 57 und 58 gebildet wird,
auf einer Linie angeordnet sind, kann der über die Öffnung 63 hergestellte Kontakt für zwei benachbarte Zellen
verwendet werden, wobei das Gebiet 58 verlängert
ίο wird und das dritte Gebiet 65 einer der beschriebenen
Zelle benachbarte Zelle bildet. Durch diese Anordnung wird Platz erspart, was eine vergrößerte Integrationsdichte
zur Folge hat.
Das Verfahren zur Herstellung eines Speichers, dessen Zellen dem schematisch in den F i g. 5 und 6 gezeigten
Beispiel entsprechen, umfaßt Bearbeitungen, die auf üblichen bei der Herstellung von Halbleitern verwendeten
Techniken basieren.
Ausgehend von einer Scheibe aus einkristallinem SiIizium werden in dieser Scheibe die zugehörigen Schaltungen des Speichers, einschließlich Schaltungselemente sowie der erforderlichen Verbindungen, gebildet. Diese Schaltungen werden nach einer der bekannten Techniken hergestellt, die mit Rücksicht auf die Erhaltung des besten Betriebsvcrhaltens und in Abhängigkeit von den gewünschten Eigenschaften gewählt ist. Die Bedingungen, die berücksichtigt werden sollen, bestehen darin, daß einerseits diese Schaltungselemente und diese Verbindungen ohne Beschädigung die Wärmebehandlungen aushalten können müssen, die bei den Vorgängen zur Bildung der Isolierdioden und der Programmierdioden des Speichers erforderlich sind, und daß andererseits mit dem gewählten Verfahren eine Oberfläche der Scheibe erhalten werden können muß, die eine angemessene Flachheit aufweist und eine Ablagerung von isoliermaterial und dann von polykristallinem Silizium genügender Qualität aufnehmen kann.
Ausgehend von einer Scheibe aus einkristallinem SiIizium werden in dieser Scheibe die zugehörigen Schaltungen des Speichers, einschließlich Schaltungselemente sowie der erforderlichen Verbindungen, gebildet. Diese Schaltungen werden nach einer der bekannten Techniken hergestellt, die mit Rücksicht auf die Erhaltung des besten Betriebsvcrhaltens und in Abhängigkeit von den gewünschten Eigenschaften gewählt ist. Die Bedingungen, die berücksichtigt werden sollen, bestehen darin, daß einerseits diese Schaltungselemente und diese Verbindungen ohne Beschädigung die Wärmebehandlungen aushalten können müssen, die bei den Vorgängen zur Bildung der Isolierdioden und der Programmierdioden des Speichers erforderlich sind, und daß andererseits mit dem gewählten Verfahren eine Oberfläche der Scheibe erhalten werden können muß, die eine angemessene Flachheit aufweist und eine Ablagerung von isoliermaterial und dann von polykristallinem Silizium genügender Qualität aufnehmen kann.
Die Scheibe, in der die erforderlichen Schaltungen hergestellt sind, wird dann mit einer Isolierschicht aus
Siliziumoxid überzogen, die vorzugsweise auf chemischem Wege aus der Dampfphase abgelagert wird und
eine Dicke in der Größenordnung von 0,1 μιτι aufweist.
Diese Schicht kann durch eine Schicht aus Siliziumnitrid auf einer Unterlage aus SiOj ersetzt werden, die auf
chemische Wege aus der Dampfphase abgelagert wird. Anschließend findet die Ablagerung von polykristallinen!
Silizium statt, in dem die Dioden der Zellen des Speichers nachher gebildet werden: Die Ablagerung erfolgt
aus Silan (SiH4), dem Boran (B2H6) zugesetzt ist,
damit die abgelagerte Schicht mit Bor dotiert ist, und zwar in einem Reaktor bei einer Temperatur zwischen
600 und 700° C. Die Ablagerung wird derart geregelt,
daß eine Schicht mit einer Dicke von 03 Rm erhalten wird, und der Borangehalt wird derart eingestellt, daß
1- 55 eine Borkonzentration in der Größenordnung von
10t7 Atomen/cm3 erhalten wird.
Falls die Schaltungselemente und/oder die Verbindungen, die bereits in und oder auf der Scheibe gebildet
sind, keine hohen Temperaturen aushalten können, kann die Isolierschicht durch jedes der bekannten Verfahren
zum Oxidieren unter Druck bei niedriger Temperatur erhalten werden, während die Ablagerung von
polykristallinem Silizium durch ein Verfahren erfolgen kann, das auf den Gasplasmatechniken basiert und bei
dem Temperaturen verwendet werden, die 4000C nicht
überschreiten.
Die Dioden werden anschließend durch Ätzung der Siliziumschicht mit Hilfe einer Photoätzmaske aus SiIi-
11
/iumoxid lokalisiert. Das polykristalline Silizium wird
mit Hilfe eines Gemisches von Fluorwasserstoffsäure, Salpetersäure und Essigsäure oder durch Ätzung mittels
eines Plasmas auf Basis von Fluorid angegriffen. Eine neue Maske, die vorzugsweise, wenn möglich, aus Siliziumnitrid
besieht, wird gebildet, um die η-leitenden Gebiete der Dioden durch Arsenionenimplantation mit einer
Dosis entsprechend einer Arsenkonzentration von 5 · 10" Atomen/cm3zu lokalisieren.
Die Anordnung wird durch Ablagerung einer Isolierschicht aus Siliziumdioxid, in der Kontaktfenster geöffnet
werden, und durch eine Ablagerung von Aluminium und eine anschließende Ätzung zum Definieren der Verbindungsleiter
fertiggestellt.
Ein unter den obengenannten Bedingungen hergestcllher
Speicher kann Programmierströme zulassen, die den Kurzschluß der gewünschten Übergänge sicherstellen
und in der Größenordnung von 20 mA liegen, wenn die Übergänge der Programmierdioden einen Flächeninhalt
in der Größenordnung von 1 μιη: aufweisen.
wobei ζ. B. die Siliziumschicht eine Dicke von etwa 0,3 μίτι aufweist und die Breite an der schmälsten Stelle,
an dem sich der Übergang befindet, nahezu 3 μηι beträgt.
25 Hierzu 4 Blatt Zeichnungen
JO
35
40
50
60
65
Claims (11)
1. Halbleiteranordnung mit programmierbaren Festwertspeicherzellen, die je mindestens die Kombination
einer Diode mit einem pn-Obergang und einem elektrisch zerstörbaren Programmierelement
enthalten, welche Anordnung einen Halbleiterkörper enthält, auf dem eine Isolierschicht vorhanden
ist, dadurch gekennzeichnet, daß der pn-Übergang jeder Diode zwischen zwei Gebieten einer
sich auf der Isolierschicht erstreckenden dünnen Halbleitermaterialschicht gebildet ist
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das elektrisch zerstörbare Programmierelement
ebenfalls in der dünnen Halbleitermaterialschicht angebracht ist und diese Schicht
aus polykristallinem Halbleitermaterial bes-eht
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das elektrisch zerstörbare
Programmierelement einen streifenförmigen Teil der dünnen Halbleitermateriaischicht umfaßt,
der eine Verjüngung aufweist, wobei ein Zwischenteil geringerer Breite zwischen zwei Teilen größerer
Breite liegt und an diese Teile grenzt, und daß sich der pn-Übergang der Diode in dem Zwischenteil
geringerer Breite befindet.
4. Halbleiteranordnung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß den beiden benachbarten
Dioden zweier benachbarter Speicherzellen ein Gebiet der dünnen Halbleitermaterialschicht gemeinsam
ist.
5. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Programmierelement
eine mit der Diode mit pn-übergang in Reihe geschaltete Schmelzsicherung ist und durch einen
Teil eines der beiden Gebiete der Diode gebildet wird.
6. Halbleiteranordnung npch Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Programmierelcment
eine zweite Diode mit pn-übergang ist, die kurzgeschlossen werden kann, daß die erste und die
zweite Diode in Reihe und gegensinnig geschaltet sind, und daß die zweite Diode zwei Halbleitergebiete
umfaßt, die einen pn-Übergang bilden, wobei einem ersten dieser zwei Halbleitergebiete und einem
der zwei Gebiete der ersten Diode eine Zone der dünnen Halbleiterschicht gemeinsam ist.
7. Halbleiteranordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die erste Diode mit
ihrem pn-Übergang an einer Stelle in einem Teil der dünnen Halbleiterschicht angebracht ist, die eine
Querschnittsfläche aufweist, die größer ist als die kleinste Querschnittsfläche der Stelle dieses Teiles,
an der das Programmierelement angebracht ist.
8. Halbleiteranordnung nach einem oder mehreren der Ansprüche 5 bis 7, dadurch gekennzeichnet,
daß ein erster Teil der Dioden, die durch einen Übergang zwischen zwei Gebieten der dünnen Halbleitermaterialschicht
gebildet werden, mit in der dünnen Schicht gebildeten schmelzbaren Elementen in Reihe geschaltet sind, und daß ein zweiter Teil der
Dioden mit Dioden in Reihe geschaltet sind, die kurzgeschlossen werden können und die in der dünnen
Halbleiterm uerialschicht gebildet sind.
9. Halbleitern lordnung nach einem oder mehreren
der vorstehenden Ansprüche, dadurch gekennzeichnet, daß sie Schaltungen enthält, die mit den
Zellen des Festwertspeichers zusammenarbeiten und von denen Schaltungselemente in den Halbleiterkörper
integriert sind.
10. Halbleiteranordnung «ach Anspruch!), dadurch gekennzeichnet, daß der Halbleiterkörper ein
einkristaliiner Körper ist, und daß die integrierten Schaltungselemente wenigstens teilweise u.iter dem
Gebiet der dünnen Schicht liegen, das von den Zellen des Festwertspeichers eingenommen wird.
11. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet
daß die Dioden und die zerstörbaren Programmierelemente in einer dünnen Schicht aus polykristallinem
Silizium gebildet sind, die auf einer Schicht aus Siliziumoxid abgelagert ist, die einen
Halbleiterkörper aus einkristallinem Silizium bedeckt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7729477A FR2404922A1 (fr) | 1977-09-30 | 1977-09-30 | Dispositif semi-conducteur formant cellule de memoire morte programmable |
FR7810208A FR2422224A1 (fr) | 1978-04-06 | 1978-04-06 | Memoire morte programmable a diodes semiconductrices |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2841467A1 DE2841467A1 (de) | 1979-04-12 |
DE2841467C2 true DE2841467C2 (de) | 1984-06-14 |
Family
ID=26220243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2841467A Expired DE2841467C2 (de) | 1977-09-30 | 1978-09-23 | Programmierbarer Festwertspeicher |
Country Status (5)
Country | Link |
---|---|
US (1) | US4494135A (de) |
JP (1) | JPS5812742B2 (de) |
CA (1) | CA1135854A (de) |
DE (1) | DE2841467C2 (de) |
GB (1) | GB2005078B (de) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2490860B1 (fr) * | 1980-09-24 | 1986-11-28 | Nippon Telegraph & Telephone | Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit |
JPS5763854A (en) * | 1980-10-07 | 1982-04-17 | Toshiba Corp | Semiconductor device |
DE3150164A1 (de) * | 1980-12-29 | 1982-08-12 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Programmierbarer festwertspeicher und speicherzelle zur anwendung in einem derartigen speicher |
US4424579A (en) * | 1981-02-23 | 1984-01-03 | Burroughs Corporation | Mask programmable read-only memory stacked above a semiconductor substrate |
JPS5846174B2 (ja) * | 1981-03-03 | 1983-10-14 | 株式会社東芝 | 半導体集積回路 |
DK306081A (da) * | 1981-07-10 | 1983-03-14 | Gnt Automatic As | Fladebundet digitalt informationslager samt fremgangsmaade til aflaesning og omkodning af samme |
US4516223A (en) * | 1981-08-03 | 1985-05-07 | Texas Instruments Incorporated | High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication |
US4518981A (en) * | 1981-11-12 | 1985-05-21 | Advanced Micro Devices, Inc. | Merged platinum silicide fuse and Schottky diode and method of manufacture thereof |
US4562639A (en) * | 1982-03-23 | 1986-01-07 | Texas Instruments Incorporated | Process for making avalanche fuse element with isolated emitter |
JPS58188155A (ja) * | 1982-04-27 | 1983-11-02 | Seiko Epson Corp | 2層構造rom集積回路 |
DK143783A (da) * | 1982-06-17 | 1983-12-18 | Gnt Automatic As | Datalager |
JPS5961061A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59214239A (ja) * | 1983-05-16 | 1984-12-04 | Fujitsu Ltd | 半導体装置の製造方法 |
US4616404A (en) * | 1984-11-30 | 1986-10-14 | Advanced Micro Devices, Inc. | Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects |
JPS6228929U (de) * | 1985-08-05 | 1987-02-21 | ||
US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
US4823181A (en) * | 1986-05-09 | 1989-04-18 | Actel Corporation | Programmable low impedance anti-fuse element |
US5266829A (en) * | 1986-05-09 | 1993-11-30 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
US4876220A (en) * | 1986-05-16 | 1989-10-24 | Actel Corporation | Method of making programmable low impedance interconnect diode element |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
JP2614763B2 (ja) * | 1989-03-24 | 1997-05-28 | 則男 赤松 | 記憶方法及びこの方法で記憶する記憶装置 |
US5311039A (en) * | 1990-04-24 | 1994-05-10 | Seiko Epson Corporation | PROM and ROM memory cells |
US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
US5672905A (en) * | 1992-08-26 | 1997-09-30 | At&T Global Information Solutions Company | Semiconductor fuse and method |
US6337507B1 (en) | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
DE19638666C1 (de) | 1996-01-08 | 1997-11-20 | Siemens Ag | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US5949127A (en) | 1997-06-06 | 1999-09-07 | Integrated Device Technology, Inc. | Electrically programmable interlevel fusible link for integrated circuits |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6351406B1 (en) | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6385074B1 (en) | 1998-11-16 | 2002-05-07 | Matrix Semiconductor, Inc. | Integrated circuit structure including three-dimensional memory array |
US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6323534B1 (en) | 1999-04-16 | 2001-11-27 | Micron Technology, Inc. | Fuse for use in a semiconductor device |
US6791157B1 (en) * | 2000-01-18 | 2004-09-14 | Advanced Micro Devices, Inc. | Integrated circuit package incorporating programmable elements |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US6631085B2 (en) | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
US6323535B1 (en) * | 2000-06-16 | 2001-11-27 | Infineon Technologies North America Corp. | Electrical fuses employing reverse biasing to enhance programming |
US6624011B1 (en) | 2000-08-14 | 2003-09-23 | Matrix Semiconductor, Inc. | Thermal processing for three dimensional circuits |
US6580124B1 (en) | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
US6881994B2 (en) * | 2000-08-14 | 2005-04-19 | Matrix Semiconductor, Inc. | Monolithic three dimensional array of charge storage devices containing a planarized surface |
US6661730B1 (en) | 2000-12-22 | 2003-12-09 | Matrix Semiconductor, Inc. | Partial selection of passive element memory cell sub-arrays for write operation |
US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6545898B1 (en) | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
US6853049B2 (en) * | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
US6813182B2 (en) * | 2002-05-31 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet |
US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
US20070164388A1 (en) * | 2002-12-19 | 2007-07-19 | Sandisk 3D Llc | Memory cell comprising a diode fabricated in a low resistivity, programmed state |
US20060249753A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
US7145255B2 (en) * | 2004-08-26 | 2006-12-05 | Micrel, Incorporated | Lateral programmable polysilicon structure incorporating polysilicon blocking diode |
US20060067117A1 (en) * | 2004-09-29 | 2006-03-30 | Matrix Semiconductor, Inc. | Fuse memory cell comprising a diode, the diode serving as the fuse element |
US7486534B2 (en) * | 2005-12-08 | 2009-02-03 | Macronix International Co., Ltd. | Diode-less array for one-time programmable memory |
WO2008155724A1 (en) * | 2007-06-20 | 2008-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | An electronic component, and a method of manufacturing an electronic component |
US7619295B2 (en) * | 2007-10-10 | 2009-11-17 | Fairchild Semiconductor Corporation | Pinched poly fuse |
KR101446332B1 (ko) * | 2008-03-04 | 2014-10-08 | 삼성전자주식회사 | 멀티 플러그를 이용한 멀티 비트 otp 메모리 소자와 그제조 및 동작방법 |
US20090272958A1 (en) * | 2008-05-02 | 2009-11-05 | Klaus-Dieter Ufert | Resistive Memory |
US20100283053A1 (en) * | 2009-05-11 | 2010-11-11 | Sandisk 3D Llc | Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature |
WO2011023922A1 (en) * | 2009-08-28 | 2011-03-03 | X-Fab Semiconductor Foundries Ag | Improved pn junctions and methods |
GB0915501D0 (en) * | 2009-09-04 | 2009-10-07 | Univ Warwick | Organic photosensitive optoelectronic devices |
JP2011216240A (ja) * | 2010-03-31 | 2011-10-27 | Oki Semiconductor Co Ltd | 電流ヒューズ、半導体装置及び電流ヒューズの切断方法 |
KR20120139361A (ko) * | 2011-06-17 | 2012-12-27 | 삼성전자주식회사 | 이-퓨즈 구조체 및 그 동작 방법 |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1266353B (de) * | 1964-03-13 | 1968-04-18 | Bbc Brown Boveri & Cie | Matrixfoermige Anordnung von Oxydschichtdioden zur Verwendung als manipulierbarer Festwertspeicher oder Informationsumsetzer |
DE1524849A1 (de) * | 1966-09-23 | 1970-10-22 | Gen Precision Inc | Schaltungsanordnung zur Durchfuehrung von Lese- und Schreibvorgaengen in einem Magnetspeicher |
US3486087A (en) * | 1967-08-30 | 1969-12-23 | Raytheon Co | Small capacity semiconductor diode |
DE1524879A1 (de) * | 1967-11-09 | 1970-11-26 | Ibm Deutschland | Festwertspeicher fuer Datenverarbeitungsanlagen |
US3651385A (en) * | 1968-09-18 | 1972-03-21 | Sony Corp | Semiconductor device including a polycrystalline diode |
US3582908A (en) * | 1969-03-10 | 1971-06-01 | Bell Telephone Labor Inc | Writing a read-only memory while protecting nonselected elements |
BE755039A (fr) * | 1969-09-15 | 1971-02-01 | Ibm | Memoire semi-conductrice permanente |
DE2015480A1 (de) * | 1970-04-01 | 1971-10-21 | Rohde & Schwarz | Verfahren zum Herstellen einer Wider stands- oder Dioden-Matrix mit fest eingespeicherter Informatiion |
US3699403A (en) * | 1970-10-23 | 1972-10-17 | Rca Corp | Fusible semiconductor device including means for reducing the required fusing current |
BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
US4041518A (en) * | 1973-02-24 | 1977-08-09 | Hitachi, Ltd. | MIS semiconductor device and method of manufacturing the same |
FR2228271B1 (de) * | 1973-05-04 | 1976-11-12 | Honeywell Bull Soc Ind | |
CH581904A5 (de) * | 1974-08-29 | 1976-11-15 | Centre Electron Horloger | |
FR2404895A1 (fr) * | 1977-09-30 | 1979-04-27 | Radiotechnique Compelec | Cellule de memoire programmable a diodes semiconductrices |
-
1978
- 1978-09-21 CA CA000311762A patent/CA1135854A/en not_active Expired
- 1978-09-23 DE DE2841467A patent/DE2841467C2/de not_active Expired
- 1978-09-27 GB GB7838321A patent/GB2005078B/en not_active Expired
- 1978-09-30 JP JP53119936A patent/JPS5812742B2/ja not_active Expired
-
1982
- 1982-09-28 US US06/425,147 patent/US4494135A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2005078A (en) | 1979-04-11 |
US4494135A (en) | 1985-01-15 |
JPS5812742B2 (ja) | 1983-03-10 |
GB2005078B (en) | 1982-02-17 |
CA1135854A (en) | 1982-11-16 |
DE2841467A1 (de) | 1979-04-12 |
JPS5460581A (en) | 1979-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2841467C2 (de) | Programmierbarer Festwertspeicher | |
DE3036869C2 (de) | Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren | |
DE2217538C3 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2841230C2 (de) | Programmierbare Speicherzelle mit Halbleiterdioden | |
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE3927033C2 (de) | Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE2750209A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE2017642B2 (de) | Programmierbarer Festwertspeicher | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE2754397A1 (de) | Verfahren zur herstellung eines schottky-sperrschicht-kontaktes | |
EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
DE3240162C2 (de) | Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß | |
DE3109074C2 (de) | ||
DE1924712C3 (de) | Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung | |
DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
DE2850864C2 (de) | Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung | |
DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2800363C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE3923619C2 (de) | ||
DE19806555A1 (de) | Halbleiterbauelement | |
DE3322669A1 (de) | Selbstjustierendes verfahren zum herstellen einer ig-halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |